TWI714293B - 移位暫存電路 - Google Patents

移位暫存電路 Download PDF

Info

Publication number
TWI714293B
TWI714293B TW108135879A TW108135879A TWI714293B TW I714293 B TWI714293 B TW I714293B TW 108135879 A TW108135879 A TW 108135879A TW 108135879 A TW108135879 A TW 108135879A TW I714293 B TWI714293 B TW I714293B
Authority
TW
Taiwan
Prior art keywords
transistor
electrically coupled
terminal
internal node
node voltage
Prior art date
Application number
TW108135879A
Other languages
English (en)
Other versions
TW202116054A (zh
Inventor
黃建中
任珂銳
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW108135879A priority Critical patent/TWI714293B/zh
Priority to CN202010252591.7A priority patent/CN111341259B/zh
Application granted granted Critical
Publication of TWI714293B publication Critical patent/TWI714293B/zh
Publication of TW202116054A publication Critical patent/TW202116054A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

移位暫存電路包括多個移位暫存器，各包括第一至第六電晶體與第一電容。第一電晶體接收前一級掃描信號或起始脈衝、接收第三時脈信號且電性耦接至第一內部節點電壓。第二電晶體接收第一時脈信號、電性耦接至第一內部節點電壓且輸出本級掃描信號。第三電晶體電性耦接至第一參考電壓、第二與第一內部節點電壓。第四電晶體電性耦接至第一參考電壓、第二內部節點電壓與本級掃描信號。第五電晶體電性耦接至第二內部節點電壓。第六電晶體電性耦接至第一參考電壓、第一與第二內部節點電壓。第一電容電性耦接於本級掃描信號與第一內部節點電壓之間。

Description

移位暫存電路
本發明是有關於一種移位暫存電路。
以顯示面板而言，如何能夠產生良好的信號波形，以避免影響顯示面板的操作或功能是重要議題之一。
以目前顯示面板而言，內部的電路(如掃描電路)可能會遇到電路短路的問題(高準位電壓與低準位電壓同時寫入同一個節點)，這將使得電流與功率消耗增加。此外，如果內部的電路出現漏電流的話，則所產生的信號可能會有信號失誤(fail)的話。
故而，如何避免短路與漏電，乃是業界努力方向之一。
根據本案一實施例，提出一種移位暫存電路包括串接的複數個移位暫存器，以及複數個複數條時脈信號線，用以提供一第一時脈信號、一第二時脈信號、一第三時脈信號與一第一發光信號及一第二發光信號至該些移位暫存器。每一該些移位暫存器包括一第一至一第六電晶體與一第一電容。該第一電晶體的一第一端接收前一級掃描信號或一起始脈衝、一閘極接收該第三時脈信號、一第二端電性耦接至一第一內部節點電壓。該第二電晶體的一第一端接收該第一時脈信號、一閘極電性耦接至該第一內部節點電壓(Qn)、一第二端輸出一本級掃描信號。該第三電晶體的一第一端電性耦接至一第一參考電壓、一閘極電性耦接至一第二內部節點電壓(Qb)、一第二端電性耦接至該第一內部節點電壓。該第四電晶體的一第一端電性耦接至該第一參考電壓、一閘極電性耦接該第二內部節點電壓、一第二端電性耦接至該本級掃描信號。該第五電晶體電性耦接至該第二內部節點電壓。該第六電晶體的一第一端電性耦接至該第一參考電壓、一閘極電性耦接至該第一內部節點電壓、一第二端則電性耦接至該第二內部節點電壓。該第一電容電性耦接於該本級掃描信號與該第一內部節點電壓之間。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式詳細說明如下：
本說明書的技術用語係參照本技術領域之習慣用語，如本說明書對部分用語有加以說明或定義，該部分用語之解釋係以本說明書之說明或定義為準。本揭露之各個實施例分別具有一或多個技術特徵。在可能實施的前提下，本技術領域具有通常知識者可選擇性地實施任一實施例中部分或全部的技術特徵，或者選擇性地將這些實施例中部分或全部的技術特徵加以組合。
第1圖顯示根據本案一實施例的顯示面板。如第1圖所示，顯示面板100包括：顯示區110與非顯示區120。顯示區110包括複數個畫素單元(未示出)。非顯示區120電性耦接至顯示區110，包括串接的複數個移位暫存器SR1-SRN(N為正整數)。各移位暫存器SR1-SRN包括掃描電路SR1_S-SRN_S、重置電路SR1_R-SRN_R與發光電路SR1_EM-SRN_EM。該些移位暫存器SR1-SRN的掃描電路SR1_S-SRN_S提供掃描信號S(1)-S(N)到顯示區110的該些畫素單元，掃描信號S(1)-S(N)讓資料信號可以輸入至該些畫素單元。該些移位暫存器SR1-SRN的重置電路SR1_R-SRN_R提供重置信號R(1)-R(N)到顯示區110的該些畫素單元，重置信號R(1)-R(N)可以讓畫素單元能清除殘餘電荷。該些移位暫存器SR1-SRN的發光電路SR1_EM-SRN_EM提供發光信號EM(1)-EM(N)到顯示區110的該些畫素單元，發光信號EM(1)-EM(N)可以導通電流路徑，使得畫素單元能夠發光。複數條時脈信號線(可以使用現有的時脈信號線)位於非顯示區120的周邊走線區。該些時脈信號線提供時脈信號CK1-CK3、RCK1-RCK2與ECK1-ECK2給該些移位暫存器SR1-SRN。ECK1-ECK2亦可稱為發光時脈信號。
特別是，第一級移位暫存器SR1的掃描電路SR1_S接收起始脈衝(start pulse)SP，以及時脈信號CK1、CK2與ECK2，以產生掃描信號S(1)到顯示區110的一列畫素單元。第一級移位暫存器SR1的掃描電路SR1_S更提供內部節點電壓Qn至重置電路SR1_R與發光電路SR1_EM。第一級移位暫存器SR1的重置電路SR1_R接收信號RCK1與內部節點電壓Qn，以產生重置信號R(1)到顯示區110的一列畫素單元。第一級移位暫存器SR1的發光電路SR1_EM接收信號ECK1與內部節點電壓Qn，以產生發光信號EM(1)到顯示區110的一列畫素單元。第二級移位暫存器SR2的掃描電路SR2_S接收前一級的掃描信號S(1)，以及時脈信號CK2、CK3與ECK1，以產生掃描信號S(2)到顯示區110的一列畫素單元。第二級移位暫存器SR2的重置電路SR2_R接收信號RCK2與內部節點電壓Qn，以產生重置信號R(2)到顯示區110的一列畫素單元。第二級移位暫存器SR2的發光電路SR2_EM接收信號ECK2與內部節點電壓Qn，以產生發光信號EM(2)到顯示區110的一列畫素單元。其餘的移位暫存器可依此類推。亦即，掃描電路接收前一級掃描信號或起始脈衝SP，時脈信號CK1-CK3中之兩者，與時脈信號ECK1與ECK2中之一者。重置電路接收信號RCK1與RCK2中之一者。發光電路接收信號ECK1與ECK2中之一者。
第2圖顯示顯示區110的畫素單元P的示意圖。如第2圖所示，畫素單元P包括：驅動電晶體T_D、有機發光二極體(OLED)D與補償電路20。補償電路20根據掃描信號S(i)、重置信號R(i)與發光信號EM(i)(i為介於1至N的正整數)來分別導通/關閉該驅動電晶體T_D，重置該畫素單元P，並驅動有機發光二極體D發光。補償電路20的細節在此可不特別限定之。VDD與VSS分別代表操作電壓與接地電壓。
現請參考第3圖，其顯示根據本案一實施例的移位暫存器的掃描電路，其可用於實施第1圖的移位暫存器SR1-SRN的掃描電路SR1_S-SRN_S。第4圖顯示第3圖的掃描電路的波形圖。
如第3圖所示，本案實施例的移位暫存器的掃描電路300包括：輸入單元310、輸出單元320、下拉單元330、穩壓單元340與輸出電容C1。輸入單元310包括電晶體T1。輸出單元320包括電晶體T2。下拉單元330包括電晶體T3與T4。穩壓單元340包括電晶體T5與T6。
電晶體T1的一端(如源極端)接收前一級的掃描信號S(N-1)、其閘極接收時脈信號CK3、其另一端(如汲極端)電性耦接至電晶體T2的閘極(亦即內部節點電壓Qn)。
電晶體T2的一端(如源極端)接收時脈信號CK1、其閘極電性耦接至內部節點電壓Qn、其另一端(如汲極端)則輸出本級的掃描信號S(N)。此外，在本案實施例中，將電晶體T2的閘極電壓亦稱為內部節點電壓Qn。
電晶體T3的一端(如源極端)電性耦接至參考電壓VGL、其閘極電性耦接至另一內部節點電壓Qb、其另一端(如汲極端)則電性耦接至內部節點電壓Qn。
電晶體T4的一端(如源極端) 電性耦接至參考電壓VGL、其閘極電性耦接至另一內部節點電壓Qb、其另一端(如汲極端)則電性耦接至電晶體T2的汲極端(亦即接收掃描信號S(N))。電晶體T3與T4的閘極電壓即為內部節點電壓Qb。
電晶體T5的一端(如源極端)接收時脈信號CK2、其閘極接收時脈信號ECK2、其另一端(如汲極端)則電性耦接至內部節點電壓Qb。
電晶體T6的一端(如源極端)電性耦接至參考電壓VGL、其閘極電性耦接至內部節點電壓Qn、其另一端(如汲極端)則電性耦接至內部節點電壓Qb。
輸出電容C1電性耦接於掃描信號S(N)與內部節點電壓Qn之間。
現請搭配第3圖與第4圖，以說明本案實施例的掃描電路300的操作。
在預充電階段P1中，時脈信號CK3為邏輯高(H)，使得電晶體T1為導通，故而，前一級掃描信號S(N-1)(於預充電階段P1內為H)可使得內部節點電壓Qn拉高至邏輯高H。由於內部節點電壓Qn拉高至邏輯高H，使得電晶體T2為導通，但由於在預充電階段P1期間，時脈信號CK1仍為L，故而本級掃描信號S(N)仍為L。由於內部節點電壓Qn由L變H，使得電晶體T6導通，將電晶體T3與T4的閘極拉低，使得電晶體T3與T4關閉。由於電晶體T3與T4為關閉，使得內部節點電壓Qn(亦即電晶體T2的閘極準位)會被保持住(也就是可以穩壓內部節點電壓Qn)，不會有漏電流產生。亦即，在預充電階段P1中，將內部節點電壓Qn由L拉高至H。
在升壓(boost)階段P2內，時脈信號CK1由L變H。由於輸出電容C1的耦合效應，使得內部節點電壓Qn由H更進一步拉高變成H+。本級掃描信號S(N)也由L變為H(因為電晶體T2仍為導通，而時脈信號CK1於P2內變為H，故而可以產生本級掃描信號S(N))。亦即，在升壓階段P2內，使得內部節點電壓Qn由H更進一步拉高變成H+，且產生本級掃描信號S(N)。
在浮接(floating)階段P3內，時脈信號CK1由H變L，由於電晶體T2仍導通，所以本級掃描信號S(N)變為L。由於輸出電容C1的耦合效應，內部節點電壓Qn由H+稍拉低變成H。亦即，在浮接階段P3內，本級掃描信號S(N)變為L且內部節點電壓Qn由H+拉低變成H。
在拉低階段P4，由於時脈信號CK2與ECK2皆為H，使得內部節點電壓Qb由L變為H，使得電晶體T3與T4為導通，故而將內部節點電壓Qn由H拉低至L，且更一進讓本案掃描信號S(N)放電(亦即，讓輸出電容C1放電)。在拉低階段P4內，雖然電晶體T5為導通使得內部節點電壓Qb由L變為H，但由於電晶體T4被關閉(因為內部節點電壓Qn為L)，故而，本案實施例中的短路問題可以得到解決(亦即，內部節點電壓Qb被電晶體T5耦合至H，但內部節點電壓Qb不會被電晶體T4耦合至L)。
故而，由上述描述可知，本案第3圖實施例的掃描電路可以避免短路問題，也可以減少漏電流的問題。
現請參照第5圖，其顯示根據本案一實施例的移位暫存器的掃描電路，其可用於實施第1圖的移位暫存器SR1-SRN的掃描電路SR1_S-SRN_S。第4圖的掃描電路的波形圖亦可應用於第5圖中。
第5圖的掃描電路500包括：電晶體T1-T8，與輸出電容C1。第5圖的電晶體T1-T6與輸出電容C1相同或相似於第3圖的電晶體T1-T6與輸出電容C1，故其細節在此省略。第5圖的電晶體T7-T8乃是屬於下拉單元，用以將內部節點電壓Qn下拉。
細言之，電晶體T7的一端(如源極端)電性耦接至內部節點電壓Qn、其閘極接收時脈信號CK2、其另一端(如汲極端)電性耦接至電晶體T8的汲極端。電晶體T8的一端(如源極端)電性耦接至參考電壓VGL、其閘極接收時脈信號ECK2、其另一端(如汲極端)電性耦接至電晶體T7的汲極端。
當時脈信號CK2與ECK2皆為H時(如第4圖中的拉低階段P4)，電晶體T7與T8才會同時導通，將內部節點電壓Qn下拉。
特別是，在第5圖中，當時脈信號CK2與ECK2同時為H時，電晶體T7導通，且內部節點電壓Qb為H，使得電晶體T3導通，內部節點電壓Qn下拉。隨著內部節點電壓Qn下拉，電晶體T6的開啟能力愈來愈差，所以，電晶體T6對內部節點電壓Qb的下拉能力也愈來愈弱，相對而言，內部節點電壓Qb愈能維持在H。如此可以順利將內部節點電壓Qn拉低並更能穩壓內部節點電壓Qb。
此外，在第5圖中，當內部節點電壓Qn是H(不是H+)時，不會讓時脈信號CK2與ECK2同時為H(也就是不讓電晶體T7與T8同時導通)，在預充電階段P1時，即便時脈信號ECK2為H，但時脈信號CK2不會同時為H。同樣，在升壓階段P2時，時脈信號CK2為H但時脈信號ECK2為L。如此可以避免漏電流路徑產生。
此外，以穩壓角度來看，在預充電階段P1期間，當時脈信號ECK2為H時(電晶體T5導通)，但由於時脈信號CK2為L，所以，內部節點電壓Qb也為L，也可避免短路的問題。在升壓階段P2期間，當時脈信號CK2為H時，時脈信號ECK2為L，所以，電晶體T5不通，H不會寫入至內部節點電壓Qb，也避免了短路的問題。
現請參照第6A圖，其顯示根據本案一實施例的移位暫存器的掃描電路，其可用於實施第1圖的移位暫存器SR1-SRN的掃描電路SR1_S-SRN_S。第6B圖顯示第6A圖的掃描電路的波形圖。
第6A圖的掃描電路600包括：電晶體T1-T8，與輸出電容C1。
相較於第5圖，於第6A圖中的電晶體T5的閘極接收時脈信號ECK1，而其源極端則接收時脈信號CK3；第6A圖的電晶體T7的閘極接收時脈信號CK3，第6A圖的電晶體T8的閘極接收時脈信號ECK1。
相似地，在第6A圖中，當時脈信號CK3與ECK1同時為H時(於拉低階段P4內)，內部節點電壓Qn會被拉低。此時，根據本級掃描信號S(N)所產生的本級發光信號EM(N)會被拉H(其產生細節在此省略)，所以，資料寫入時間D_IN的時間比較長。亦即，如果能使得，內部節點電壓Qn愈晚拉至L，則本級發光信號EM(N)就會愈晚才由L切換成H。如此可以改變本級發光信號EM(N)EM的資料寫入時間D_IN的時間，使得本級發光信號EM(N)EM的資料寫入時間D_IN的時間可以隨著補償電路的需求而改變，來滿足補償電路的操作需求與解多工(de-mux)的需求。
現請參照第7圖，其顯示根據本案一實施例的移位暫存器的掃描電路，其可用於實施第1圖的移位暫存器SR1-SRN的掃描電路SR1_S-SRN_S。第4圖的掃描電路的波形圖亦可應用於第7圖中。
第7圖的掃描電路700包括：電晶體T1-T8，輸出電容C1與穩壓電容C2。穩壓電容C2電性耦接於內部節點電壓Qb與參考電壓VGL之間。
相較於第5圖，於第7圖中的掃描電路700多了穩壓電容C2。第7圖的電晶體T1-T8的操作基本上可以參考上述實施例，其細節在此不省略。當時脈信號ECK2與CK2同時為H時，內部節點電壓Qb會被寫入H，且穩壓電容C2也被寫入H。如此一來，可以透過穩壓電容C2來穩壓內部節點電壓Qb，以增加電路的穩壓能力。
現請參照第8圖，其顯示根據本案一實施例的移位暫存器的掃描電路，其可用於實施第1圖的移位暫存器SR1-SRN的掃描電路SR1_S-SRN_S。第4圖的掃描電路的波形圖亦可應用於第8圖中。
第8圖的掃描電路800包括：電晶體T1-T6與T9-T10，輸出電容C1與穩壓電容C3-C4。穩壓電容C3電性耦接於內部節點電壓Qb與參考電壓VGL之間。穩壓電容C4電性耦接於另一內部節點電壓Qa與參考電壓VGL之間。
電晶體T9的一端(如源極端)電性耦接至參考電壓VGH、其閘極電性耦接至內部節點電壓Qb、其另一端(如汲極端)電性耦接至內部節點電壓Qa(亦即電晶體T3與T4的閘極)。
電晶體T10的一端(如源極端)電性耦接至參考電壓VGL、其閘極電性耦接至內部節點電壓Qn、其另一端(如汲極端)電性耦接至內部節點電壓Qa。
相較於第3圖，於第8圖中的掃描電路800多了電晶體T9-T10，以及穩壓電容C3與C4。第8圖的電晶體T1-T6的操作基本上可以參考上述實施例，其細節在此不省略。
當內部節點電壓Qb為H時(於拉低階段P4)，電晶體T9被導通，使得參考電壓VGH寫入至內部節點電壓Qa與穩壓電容C4，由於此時的內部節點電壓Qn為L(於拉低階段P4)，故而電晶體T10為關閉，參考電壓VGL無法寫入至內部節點電壓Qa，避免了內部節點電壓Qa的短路問題。另外，內部節點電壓Qa可被穩壓電容C4所穩壓。
當內部節點電壓Qn為H於(於階段P1-P3期間)，電晶體T10為導通，可將內部節點電壓Qa拉低並將穩壓電容C4放電。
另外，以穩壓電容C3而言，當內部節點電壓Qb被拉為H時(亦即，於拉低階段P4內)，電晶體T9為導通，使得參考電壓VGH可以寫入至穩壓電容C3。所以，穩壓電容C3可以增加對內部節點電壓Qb的穩壓能力。
另外，於拉低階段P4內，由於時脈信號CK2與ECK2同時為H，使得內部節點電壓Qb也為H，進而導通電晶體T9。隨著導通電晶體T9，VGH可寫入至內部節點電壓Qa，進說導通電晶體T3與T4，而將內部節點電壓Qn與本級掃描信號S(N)拉低。
如果當內部節點電壓Qb意外變成L時，由於H已寫入至穩壓電容C4，所以，電晶體T3與T4仍可以導通，不影響對內部節點電壓Qn與本級掃描信號S(N)的拉低能力。
故而，第8圖的掃描電路藉由在內部節點電壓Qa上增加電晶體T9，可以增加電路的穩壓能力。
現請參照第9圖，其顯示根據本案一實施例的移位暫存器的掃描電路，其可用於實施第1圖的移位暫存器SR1-SRN的掃描電路SR1_S-SRN_S。第4圖的掃描電路的波形圖亦可應用於第9圖中。
第9圖的掃描電路900包括：電晶體T1a與T1b、T2、T3a與T3b、T4-T6與T11-T12，輸出電容C1。
電晶體T11電性耦接成二極體接法，其一端(如源極端)相接至閘極，而其另一端(如汲極端)電性耦接至電晶體T1a與T1b的電性耦接節點N2。
電晶體T12的一端(如源極端)接收時脈信號CK1、其閘極電性耦接至內部節點電壓Qn、其另一端(如汲極端)電性耦接至節點N1。節點N1更電性耦接至電晶體T11的源極端與閘極，以及輸出電容C1的另一端，及電晶體T3a與T3b的耦接端。
相較於第3圖，第9圖中的掃描電路900中，電晶體T1與電晶體T3均以雙閘極(dual-gate)電晶體結構實現，亦即，將第3圖的電晶體T1可以是如第9圖中的串接的電晶體T1a與T1b，且將第3圖的電晶體T3可以如第9圖中的串接的電晶體T3a與電晶體T3b。電晶體T1a與T1b一樣具有輸入單元的功能，而電晶體T3a與T3b一樣具有將內部節點電壓Qn下拉的功能。
由第9圖可知，在內部節點電壓Qn的路徑上，額外加了T11與T12。
如所知般，在理想上，當電晶體VGS=0時，希望此電晶體處在關閉狀態(IDS=0)。但當操作一段時間後，電晶體可能出現偏負而造成漏電流。亦即，當操作一段時間後，有可能當電晶體的VGS=0時，該電晶體的IDS卻仍不為0，使得該電晶體出現漏電流。故而，在第9圖中，透過額外增加電晶體T11與T12，來防止因為電晶體T1b偏負所造成的漏電流問題。
細言之，在升壓階段P2內，內部節點電壓Qn由H變成H+是因為利用電容耦合效應，但此時的內部節點電壓Qn是處於浮接狀態。如果有電晶體(例如是電晶體T1b與T3a)因為偏壓造成的漏電流的話，則會內部節點電壓Qn往下降。所以，在升壓階段P2，如能使得內部節點電壓Qn路徑上的電晶體(特別是電晶體T1b與T3a)能確定不會出現漏電流的話，則可避免此問題。
在升壓階段P2時(內部節點電壓Qn為H+)，由於時脈信號CK1為H而時脈信號CK3為L。在升壓階段P2時(內部節點電壓Qn為H+)，由於電晶體T2與T12為導通，故而可在時脈信號CK1為H期間，電晶體T2可以產生本級掃描信號S(N)而節點N1上則出現H。由於將節點N1拉回至電晶體T12且電晶體T12是二極體接法，所以電晶體T12為導通，使得節點N2也為H。在此時，以電晶體T1b來看，其閘極為L(時脈信號CK3在升壓階段P2為L)，而其汲極端(節點N2)與源極端(Qn)皆為H，使得電晶體T1b的VGS為負，讓電晶體T1b處於為逆偏狀態，可以順利將電晶體T1b關閉，不會有漏電流。
同樣地，當內部節點電壓Qn為H+(在升壓階段P2)時，電晶體T6導通，將參考電壓VGL寫入至內部節點電壓Qb(亦即內部節點電壓Qb為L)，對於電晶體T3a而言，其閘極電壓(Qb)為L而其源極端(節點N1的電壓)與汲極端(Qn)皆為H，所以，電晶體T3a的VGS為負，讓電晶體T3a為逆偏狀態，可以順利將電晶體T3a關閉，不會有漏電流。
在第9圖中，於本發明知另一實施例中，電晶體T3a與電晶體T3b可以是以雙閘極電晶體實現。電晶體T3a的一端連接至內部節點電壓Qn而電晶體T3b的一端連接至參考電壓VGL，可以防止電晶體長時間處於偏負狀態所造成的漏電流問題。
第10圖顯示根據本案一實施例的顯示面板。如第10圖所示，顯示面板1000包括：顯示區1010與非顯示區1020。顯示區1010包括複數個畫素單元(未示出)。非顯示區1020包括串接的複數個移位暫存器SR1-SRN(N為正整數)。
不同於第1圖，在第10圖，第一級移位暫存器SR1的掃描電路SR1_S接收起始脈衝SP，以及時脈信號CK1、CK3與ECK1，以產生掃描信號S(1)到顯示區1010的一列畫素單元。第一級移位暫存器SR1的掃描電路SR1_S更提供內部節點電壓Qn至重置電路SR1_R與發光電路SR1_EM。第一級移位暫存器SR1的重置電路SR1_R接收信號RCK1與內部節點電壓Qn，以產生重置信號R(1)到顯示區110的一列畫素單元。第一級移位暫存器SR1的發光電路SR1_EM接收信號ECK1與內部節點電壓Qn，以產生發光信號EM(1)到顯示區110的一列畫素單元。第二級移位暫存器SR2的掃描電路SR2_S接收前一級的掃描信號S(1)，以及時脈信號CK1、CK2與ECK2，以產生掃描信號S(2)到顯示區110的一列畫素單元。第二級移位暫存器SR2的重置電路SR2_R接收信號RCK2與內部節點電壓Qn，以產生重置信號R(2)到顯示區110的一列畫素單元。第二級移位暫存器SR2的發光電路SR2_EM接收信號ECK2與內部節點電壓Qn，以產生發光信號EM(2)到顯示區110的一列畫素單元。其餘的移位暫存器可依此類推。亦即，掃描電路接收前一級掃描信號或起始脈衝SP，以及時脈信號CK1-CK3中之兩者，與時脈信號ECK1與ECK2中之一者。重置電路接收信號RCK1與RCK2中之一者。發光電路接收信號ECK1與ECK2中之一者。
在本案上述實施例中，移位暫存器可以提供給畫素單元所需的信號，包括掃描信號，重置信號與發光信號。重置信號與發光信號則是根據掃描電路的內部節點電壓Qn所產生，所以，如果能保持掃描電路的內部節點電壓Qn，避免漏電流與短路的問題的話，則可以避免影響到所產生的重置信號與發光信號。
綜上所述，雖然本發明已以實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100:顯示面板 110:顯示區 120:非顯示區 SR1-SRN:移位暫存器 SR1_S-SRN_S:掃描電路 SR1_R-SRN_R:重置電路 SR1_EM-SRN_EM:發光電路 S(1)-S(N):掃描信號 R(1)-R(N):重置信號 EM(1)-EM(N):發光信號 CK1-CK3、RCK1-RCK2與ECK1-ECK2:時脈信號 Qn:內部節點電壓 SP:起始脈衝 P:畫素單元 T_D:驅動電晶體 D:有機發光二極體 20:補償電路 VDD:操作電壓 VSS:接地電壓 300、500、600、700、800、900:掃描電路 310:輸入單元 320:輸出單元 330:下拉單元 340:穩壓單元 C1-C4:電容 T1-T12、T1a、T1b、T3a、T3b:電晶體 VGL、VGH:參考電壓 Qn、Qa、Qb:內部節點電壓 P1-P4:階段 1000:顯示面板 1010:顯示區 1020:非顯示區
第1圖顯示根據本案一實施例的顯示面板。 第2圖顯示顯示區的畫素單元的示意圖。 第3圖顯示根據本案一實施例的移位暫存器的掃描電路。 第4圖顯示第3圖的掃描電路的波形圖。 第5圖顯示根據本案一實施例的移位暫存器的掃描電路。 第6A圖顯示根據本案一實施例的移位暫存器的掃描電路。 第6B圖顯示第6A圖的掃描電路的波形圖。 第7圖顯示根據本案一實施例的移位暫存器的掃描電路。 第8圖顯示根據本案一實施例的移位暫存器的掃描電路。 第9圖顯示根據本案一實施例的移位暫存器的掃描電路。 第10圖顯示根據本案一實施例的顯示面板。
300:掃描電路
310:輸入單元
320:輸出單元
330:下拉單元
340:穩壓單元
C1:電容
T1-T6:電晶體
VGL:參考電壓
Qn、Qb:內部節點電壓
CK1-CK3、ECK2:時脈信號

Claims (8)

  1. 一種移位暫存電路包括串接的複數個移位暫存器，以及複數個複數條時脈信號線，用以提供一第一時脈信號、一第二時脈信號、一第三時脈信號與一第一發光信號及一第二發光信號至該些移位暫存器， 其中，每一該些移位暫存器包括一第一至一第六電晶體與一第一電容， 該第一電晶體的一第一端接收前一級掃描信號或一起始脈衝、一閘極接收該第三時脈信號、一第二端電性耦接至一第一內部節點電壓； 該第二電晶體的一第一端接收該第一時脈信號、一閘極電性耦接至該第一內部節點電壓(Qn)、一第二端輸出一本級掃描信號； 該第三電晶體的一第一端電性耦接至一第一參考電壓、一閘極電性耦接至一第二內部節點電壓(Qb)、一第二端電性耦接至該第一內部節點電壓； 該第四電晶體的一第一端電性耦接至該第一參考電壓、一閘極電性耦接該第二內部節點電壓、一第二端電性耦接至該本級掃描信號； 該第五電晶體電性耦接至該第二內部節點電壓； 該第六電晶體的一第一端電性耦接至該第一參考電壓、一閘極電性耦接至該第一內部節點電壓、一第二端則電性耦接至該第二內部節點電壓；以及 該第一電容電性耦接於該本級掃描信號與該第一內部節點電壓之間。
  2. 如申請專利範圍第1項所述之移位暫存電路，其中，該第五電晶體的一第一端接收該第二時脈信號、一閘極接收該第二發光信號、一第二端電性耦接至該第二內部節點電壓。
  3. 如申請專利範圍第1項所述之移位暫存電路，其中，每一該些移位暫存器更包括： 一第七電晶體與一第八電晶體，該第七電晶體串接該第八電晶體並電性耦接於該第一內部節點電壓與該第一參考電壓之間。
  4. 如申請專利範圍第3項所述之移位暫存電路，其中， 該第五電晶體的一第一端接收該第二時脈信號、一閘極接收該第二發光信號、一第二端電性耦接至該第二內部節點電壓； 該第七電晶體的一第一端電性耦接至該第一內部節點電壓、一閘極接收該第二時脈信號、一第二端電性耦接至該第八電晶體；以及 該第八電晶體的一第一端電性耦接至該第一參考電壓、一閘極接收該第二發光信號、一第二端電性耦接至該第七電晶體的該第二端。
  5. 如申請專利範圍第4項所述之移位暫存電路，更包括一第二電容，電性耦接於該第二內部節點電壓與該第一參考電壓之間。
  6. 如申請專利範圍第3項所述之移位暫存電路，其中， 該第五電晶體的一第一端接收該第三時脈信號、一閘極接收該第一發光信號、一第二端電性耦接至該第二內部節點電壓； 該第七電晶體的一第一端電性耦接至該第一內部節點電壓、一閘極接收該第三時脈信號、一第二端電性耦接至該第八電晶體；以及 該第八電晶體的一第一端電性耦接至該第一參考電壓、一閘極接收該第一發光信號、一第二端電性耦接至該第七電晶體的該第二端。
  7. 如申請專利範圍第2項所述之移位暫存電路，更包括：一第九電晶體、一第十電晶體、一第三電容與一第四電容； 其中該第三電晶體的該閘極經由該第九電晶體耦接至該第二內部節點電壓，該第九電晶體的一第一端電性耦接至一第二參考電壓、一閘極耦接至該第二內部節點電壓、一第二端電性耦接至該第四電晶體的該閘極； 該第十電晶體的一第一端電性耦接至該第一參考電壓、一閘極電性耦接至該第一內部節點電壓、一第二端電性耦接至該第三與該第四電晶體的該閘極； 該第三電容電性耦接於該第二內部節點電壓與該第一參考電壓之間；以及 該第四電容電性耦接於該第三與該第四電晶體的該閘極，與該第一參考電壓之間。
  8. 如申請專利範圍第2項所述之移位暫存電路，更包括：一第十一電晶體與一第十二電晶體， 該第十一電晶體的一第一端與一閘極皆電性耦接至一第一節點，而一第二端電性耦接至該第一電晶體； 該第十二電晶體的一第一端接收該第一時脈信號、一閘極電性耦接至該第一內部節點電壓、一第二端電性耦接至該第一節點； 其中，該第一電晶體與該第三電晶體是一雙閘極電晶體結構。
TW108135879A 2019-10-03 2019-10-03 移位暫存電路 TWI714293B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW108135879A TWI714293B (zh) 2019-10-03 2019-10-03 移位暫存電路
CN202010252591.7A CN111341259B (zh) 2019-10-03 2020-04-01 移位暂存电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108135879A TWI714293B (zh) 2019-10-03 2019-10-03 移位暫存電路

Publications (2)

Publication Number Publication Date
TWI714293B true TWI714293B (zh) 2020-12-21
TW202116054A TW202116054A (zh) 2021-04-16

Family

ID=71187500

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108135879A TWI714293B (zh) 2019-10-03 2019-10-03 移位暫存電路

Country Status (2)

Country Link
CN (1) CN111341259B (zh)
TW (1) TWI714293B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160314851A1 (en) * 2010-03-02 2016-10-27 Semiconductor Energy Laboratory Co., Ltd. Pulse signal output circuit and shift register
TWI671747B (zh) * 2018-11-12 2019-09-11 友達光電股份有限公司 移位暫存器

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8068577B2 (en) * 2009-09-23 2011-11-29 Au Optronics Corporation Pull-down control circuit and shift register of using same
WO2012029799A1 (ja) * 2010-09-02 2012-03-08 シャープ株式会社 シフトレジスタ及び表示装置
KR101768544B1 (ko) * 2010-10-28 2017-08-16 엘지디스플레이 주식회사 쉬프트 레지스터 및 이를 이용한 평판표시장치
CN103065592B (zh) * 2012-12-13 2014-11-19 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路与显示器件
CN103151011B (zh) * 2013-02-28 2016-04-27 北京京东方光电科技有限公司 一种移位寄存器单元及栅极驱动电路
CN103915067B (zh) * 2013-07-11 2016-05-04 上海中航光电子有限公司 一种移位寄存单元、显示面板及显示装置
KR102085152B1 (ko) * 2013-07-24 2020-03-06 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시 장치
TWI512703B (zh) * 2014-03-06 2015-12-11 Au Optronics Corp 移位暫存電路及移位暫存器
CN104282255B (zh) * 2014-09-25 2016-09-28 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路及其驱动方法、显示装置
US10192507B2 (en) * 2015-02-23 2019-01-29 Sharp Kabushiki Kaisha Shift register circuit and display device provided with same
CN104616618B (zh) * 2015-03-09 2017-04-26 京东方科技集团股份有限公司 移位寄存器单元、移位寄存器、显示面板及显示装置
CN105139794B (zh) * 2015-09-08 2019-05-03 京东方科技集团股份有限公司 移位寄存电路及其驱动方法、扫描驱动电路、显示装置
CN106297697B (zh) * 2016-08-29 2017-09-15 京东方科技集团股份有限公司 移位寄存器及其操作方法
CN106356019B (zh) * 2016-11-28 2019-05-17 京东方科技集团股份有限公司 选择连接单元、移位寄存器和显示面板
CN108288450B (zh) * 2018-02-06 2021-04-27 合肥京东方光电科技有限公司 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN108648686B (zh) * 2018-07-27 2021-01-26 京东方科技集团股份有限公司 移位寄存器单元及栅极驱动电路
CN109285505B (zh) * 2018-11-02 2020-06-23 北京大学深圳研究生院 一种移位寄存器单元、栅极驱动电路和显示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160314851A1 (en) * 2010-03-02 2016-10-27 Semiconductor Energy Laboratory Co., Ltd. Pulse signal output circuit and shift register
TWI671747B (zh) * 2018-11-12 2019-09-11 友達光電股份有限公司 移位暫存器

Also Published As

Publication number Publication date
CN111341259B (zh) 2021-08-06
TW202116054A (zh) 2021-04-16
CN111341259A (zh) 2020-06-26

Similar Documents

Publication Publication Date Title
US10586494B2 (en) Scan driver, display device, and method of driving display device
US10078983B2 (en) Scan driver, display device, and method of driving display device
US11817028B2 (en) Gate driving structure having overlapped signal wiring and capacitor, array substrate and display device
US11295645B2 (en) Shift register and driving method thereof, gate driving circuit and display apparatus
EP2337033B1 (en) Shift register and method of driving the same
WO2018129932A1 (zh) 移位寄存器单元电路及其驱动方法、栅极驱动电路和显示装置
CN102111144B (zh) 电平转换电路、信号驱动电路、显示装置和电子装置
CN111445854B (zh) 像素驱动电路及其驱动方法、显示面板
JP7071318B2 (ja) ゲート駆動部およびこれを用いた電界発光表示装置
US8542162B2 (en) Shift register unit, gate drive circuit, and display apparatus
US20150028933A1 (en) Gate driving circuit for display
TWI595472B (zh) 顯示面板
US20150123886A1 (en) Gate driving circuit for display
US20210335196A1 (en) Shift Register Unit, Driving Method, Gate Driver on Array and Display Device
CN109036250A (zh) 显示基板、显示面板及驱动方法、显示装置
CN114120909A (zh) 像素电路及显示面板
CN108538244B (zh) 一种移位寄存器及其驱动方法、发射驱动电路和显示装置
TW201608545A (zh) 顯示面板
CN108510938B (zh) 一种移位寄存器及其驱动方法、发射驱动电路和显示装置
US20230352110A1 (en) Shift register and control method therefor, gate drive circuit, and display panel
CN113299223B (zh) 一种显示面板和显示装置
KR102637295B1 (ko) 디스플레이용 인버터 회로와 이를 포함하는 쉬프트 레지스터 및 디스플레이 장치
TWI714293B (zh) 移位暫存電路
WO2022199077A1 (zh) 移位寄存器单元、栅极驱动电路、显示面板
US11967278B2 (en) Shift register, driving circuit and display substrate