CN109036250A - 显示基板、显示面板及驱动方法、显示装置 - Google Patents

Abstract

本发明提供一种显示基板、显示面板及驱动方法、显示装置，属于显示技术领域，其可至少部分解决现有的显示基板中因晶体管源漏端漏电造成亮点的问题。本发明的显示基板，包括呈阵列分布的多个像素电路，以及多个级联的移位寄存器，像素电路包括初始化单元、写入单元、存储单元、发光单元；初始化单元包括第一晶体管，其栅极和第一极均连接对应的复位信号端，第二极连接第一节点；写入单元连接第一节点、数据信号端、栅控制信号端，用于根据栅控制信号端的信号及数据信号端的信号修改第一节点的电压；存储单元连接第一电源和第一节点，用于存储第一节点的电压；发光单元用于根据第一节点的电压发光。

Description

显示基板、显示面板及驱动方法、显示装置

技术领域

本发明属于显示技术领域，具体涉及一种显示基板、一种显示面板、一种显示装置及一种显示面板的驱动方法。

背景技术

在现有的显示基板中，一般呈阵列式设置有多个相同的像素电路，每个像素电路形成一个发出单一颜色光的最小单位。图1是现有的一种像素电路，其中各晶体管均为PMOS管，其栅电压低电平有效。图2是对应图1的像素电路的驱动信号的时序图。该像素电路的工作过程如下：

复位电压提供端Init始终提供低电平信号。以第一电源VDD的电压为4.6V，第二电源VSS的电压为-2.4V，数据信号端的数据电压为4.3V，第三晶体管T3的阈值电压为-1V，Init始终提供-3V电压为例进行说明。在第一阶段，向复位信号端Reset输出低电平，向栅控制信号端Gate、读取控制端EM输出高电平，这样第一晶体管T1导通，复位电压提供端Init的低电压被写入到第一节点N1，此时第一节点N1的电压是-3V；在第二阶段，向复位信号端Reset输出高电平，向栅控制信号端Gate输出低电平，向读取控制端EM输出高电平，这样数据信号端Vdata所提供的数据电压经第四晶体管T4、第三晶体管T3、第二晶体管T2后被叠加一个阈值电压后写入到第一节点N1，此时第一节点的电压是3.3V(4.3V-1V)；在第三阶段，向复位信号端Reset输出高电平，向栅控制信号端Gate输出高电平，向读取控制端EM输出低电平，这样第五晶体管T5、第六晶体管T6导通，从第一电源VDD到第二电源VSS形成通路，发光二极管D发光，该阶段中第一节点的电压最初是3.3V。

其中，栅控制信号端Gate的栅控制信号是由设于显示基板(如阵列基板)上的栅极驱动电路(GOA)提供，栅极驱动电路由多个级联的移位寄存器组成，其中每个移位寄存器的输出端控制一行像素电路中的驱动晶体管(具体即图1中的第三晶体管)的栅极是否被写入数据电压。

现有技术中至少存在如下问题：在显示基板中需要为每个像素电路中的复位电压提供端Init(也即是为第一晶体管T1的漏极)提供专门的信号线，占用显示基板的走线面积且需要为这些信号线提供端口，增加显示基板内端口的数量；在第三阶段中，第一晶体管的源漏电压差(也即是第一节点N1与复位电压提供端Init之间的电压差，依据前例，该电压差为3.3-(-3)＝6.3V)过大，容易造成第一晶体管T1源漏两端的漏电流，从而使得第一节点N1的电压(也即第三晶体管T3的栅极电压)降低，流经第三晶体管T3的源漏电流(也即是流经发光二极管D的电流)增大，造成亮点不良。

发明内容

本发明至少部分解决上述现有技术存在的复位电压提供端占用过多走线和端口资源以及亮点问题，提供一种显示基板、一种显示面板及驱动方法、一种显示装置。

根据本发明的第一方面，提供一种显示基板，包括呈阵列分布的多个像素电路，以及多个级联的移位寄存器，按照所述显示基板的扫描方向，第i级移位寄存器的输出端作为第i行像素电路的栅控制信号端和第i-1行像素电路的复位信号端，

所述像素电路包括初始化单元、写入单元、存储单元、发光单元；

所述初始化单元包括第一晶体管，其栅极和第一极均连接对应的复位信号端，第二极连接第一节点；

所述写入单元连接第一节点、数据信号端、栅控制信号端，用于根据所述栅控制信号端的信号及所述数据信号端的信号修改第一节点的电压；

所述存储单元连接定压源和第一节点，用于存储第一节点的电压；

所述发光单元用于根据第一节点的电压发光。

可选地，所述写入单元包括第二晶体管、第三晶体管、第四晶体管；

所述第二晶体管的栅极连接对应的栅控制信号端，第一极连接第一节点，第二极连接第四节点，所述第三晶体管的栅极连接第一节点，第一极连接第四节点，第二极连接第二节点，所述第四晶体管的栅极连接对应的栅控制信号端，第一极连接数据信号端，第二极连接第二节点。

可选地，所述发光单元包括发光二极管，其正极连接第三节点，负极连接第二电源；

所述初始化单元还包括第七晶体管，所述第七晶体管的栅极和第一极均连接对应的栅控制信号端，第二极连接第三节点。

可选地，所述像素电路还包括开关单元，所述开关单元用于控制所述发光二极管是否发光。

可选地，所述开关单元包括第五晶体管和第六晶体管；

所述第五晶体管的栅极连接读取控制端，其第一极连接第一电源，第二极连接第二节点；

所述第六晶体管的栅极连接读取控制端，其第一极连接第三节点，第二极连接第四节点。

可选地，所述存储单元包括存储电容，其第一端连接第一电压，第二端连接第一节点。

可选地，每个所述移位寄存器的复位信号端连接一条沿行方向延伸的连接线；所述像素电路的第一晶体管的栅极和第一极相互连接后与对应的连接线相连，或者所述第一晶体管的栅极和第一极分别与对应的连接线连接。

根据本发明的第二方面，提供一种显示面板，包括根据本发明第一方面所提供的显示基板。

根据本发明的第三方面，提供一种显示装置，包括根据本发明第二方面所提供的显示面板。

根据本发明的第四方面，提供一种显示面板的驱动方法，应用于根据本发明第二方面所提供的显示面板，对应于每一行的像素电路，该驱动方法包括：

在第一阶段，向对应的复位信号端输出有效电平，向对应的栅控制信号端输出无效电平，向对应的读取控制端输出无效电平；

在第二阶段，向对应的复位信号端输出无效电平，向对应的栅控制信号端输出有效电平，向对应的读取控制端输出无效电平；

在第三阶段，向对应的复位信号端输出无效电平，向对应的栅控制信号端输出无效电平，向对应的读取控制端输出有效电平。

附图说明

图1为现有的像素电路的电路图；

图2为图1所示像素电路的时序图；

图3为本发明的实施例的一种显示基板的电路连接关系示意图；

图4为本发明的实施例的一种显示基板中像素电路的电路图；

图5是图4所示像素电路的时序图；

其中，附图标记为：1、移位寄存器；2、初始化单元；3、写入单元；4、存储单元；5、发光单元；6、开关单元；10、像素区；D、发光二极管；C、存储电容；T1、第一晶体管；T2、第二晶体管；T3、第三晶体管；T4、第四晶体管；T5、第五晶体管；T6、第六晶体管；T7、第七晶体管；N1、第一节点；N2、第二节点；N3、第三节点；N4、第四节点；Reset、复位信号端；Gate、栅控制信号端；EM、读取控制端；Vdata、数据信号端；Init、复位电压提供端；VSS、第二电源；VDD、第一电源。

具体实施方式

为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。

实施例1：

本实施例提供一种显示基板，包括呈阵列分布的多个像素电路，以及多个级联的移位寄存器1(它们共同组成栅极驱动电路)，按照显示基板的扫描方向，第i级移位寄存器1的输出端作为第i行像素电路的栅控制信号端Gate和第i-1行像素电路的复位信号端Reset，像素电路包括初始化单元2、写入单元3、存储单元4、发光单元5；初始化单元2包括第一晶体管T1，其栅极和第一极均连接对应的复位信号端Reset，第二极连接第一节点N1；写入单元3连接第一节点N1、数据信号端Vdata、栅控制信号端Gate，用于根据栅控制信号端Gate的信号及数据信号端Vdata的信号修改第一节点N1的电压；存储单元4连接定压源(例如图4中该定压源为第一电源VDD，当然该定压源也可以是第二电源VSS等)和第一节点N1，用于存储第一节点N1的电压；发光单元5用于根据第一节点N1的电压发光。

例如，图3所示的显示基板的像素区10内有240行360列的像素电路。每行像素电路的时序是相同的，故所需的复位信号和栅控制信号也是相同的，因此在图3中仅以Pixel_1表示第一行的各像素电路，以此类推。在像素区10的左侧设置有级联的241个移位寄存器1(代号为G0&R1-G240&R241)，它们用于为这些像素电路的复位信号端Reset提供复位信号，以及为这些像素电路的栅控制信号端Gate提供栅控制信号。图3所示的显示基板的扫描方向为从第一行像素电路到第240行像素电路的方向(像素区10左右两侧的箭头所指示的方向)。按照该扫描方向，第0级移位寄存器1的输出端作为第一行各像素电路中的复位信号端Reset，为它们提供复位信号。第1级移位寄存器1的输出端作为第一行各像素电路中的栅控制信号端Gate，为它们提供栅控制信号，以此类推。

初始化单元2的作用是对第一节点N1的电压进行初始化。写入单元3的作用是当栅控制信号端Gate的信号有效时，根据数据信号端Vdata的信号修改第一节点N1的电压。存储单元4的作用是存储第一节点N1的电压。发光单元5的作用是根据第一节点N1的电压发光。

本发明实施例中用到的各晶体管均以PMOS管为例进行说明，基于相同的原理，本领域技术人员同样可以将它们更换为NMOS管。

如图4所示，像素电路中的初始化单元2包括第一晶体管T1，其栅极和第一极均连接对应的复位信号端Reset，第二极连接第一节点N1。从而当第一晶体管T1的栅极电压有效时，例如此时该栅极电压是低电平，其第一极和第二极的电压也是低电平，第一节点N1被写入低电平，实现第一节点N1电压的初始化。随后当第一晶体管T1的栅极电压无效时，例如其栅极电压此时是高电平，其第一极也是高电平，这样即使后续第一节点N1被写入较高的数据电压，第一晶体管T1的第一极和第二极的电压差也不会很大，从而极大地抑制第一晶体管T1的源漏两极之间的漏电流(即第一极与第二极之间的漏电流)，防止第一节点N1电压的降低。根据前文已知第一节点N1的电压降低会造成发光单元5亮度的提升，从而上述显示基板可减少亮点不良。

此外，由于无需在显示基板中专门设置复位电压提供端及对应的走线，这也减少了显示基板中的端口数目以及降低布线的复杂性。

在一个实例中，第一晶体管T1的栅极电压的高低电平分别为5V、-5V，当第一晶体管T1关断后(栅极电压由-5V升为5V)，其第一极电压也从-5V升为5V，当第一节点N1的电压(即第一晶体管T1的第二极的电压)为3.3V时，第一晶体管T1的第一极与第二极的电压差仅为5-3.3＝1.7V，第一晶体管T1的源漏电压差相对于现有技术得到大幅的降低，从而减少漏光不良。

图3中右侧区域还示出了级联的240个移位寄存器1(编号为EM_1-EM_240)。这些移位寄存器1的输出端作为读取控制端EM，一个读取控制端EM控制一行像素电路。

可选地，每个移位寄存器1的复位信号端Reset连接一条沿行方向延伸的连接线；像素电路的第一晶体管T1的栅极和第一极相互连接后与对应的连接线相连，或者第一晶体管T1的栅极和第一极分别与对应的连接线连接。以上为两种可行的布线方式。

可选地，如图4所示，发光单元5包括发光二极管D，其正极连接第三节点N3，负极连接第二电源VSS；初始化单元2还包括第七晶体管T7，第七晶体管T7的栅极和第一极均连接对应的栅控制信号端Gate，第二极连接第三节点N3。

如图5所示，由于栅控制信号端Gate的电压的有效沿(即图5中的下降沿)出现在复位信号端Reset的电压的无效沿(即图5中的上升沿)之后或者说二者紧邻，栅控制信号端Gate的电压保持低电平的时间内，第三节点N3处的积累电荷被抽走，第三节点N3的电压(即发光单元5的一端的电压)被设置在固定值。从而后续在栅控制信号端Gate的电压无效而读取控制端EM的信号有效后，不存在积累电荷影响发光单元5的亮度。

可选地，如图4所示，写入单元3包括第二晶体管T2、第三晶体管T3、第四晶体管T4；第二晶体管T2的栅极连接对应的栅控制信号端Gate，第一极连接第一节点N1，第二极连接第四节点N4，第三晶体管T3的栅极连接第一节点N1，第一极连接第四节点N4，第二极连接第二节点N2，第四晶体管T4的栅极连接对应的栅控制信号端Gate，第一极连接数据信号端Vdata，第二极连接第二节点N2。

当栅控制信号端Gate的电压有效时，数据信号端Vdata处的数据电压依次经第四晶体管T4、第三晶体管T3、第二晶体管T2被叠加第三晶体管T3的一个阈值电压后被写入到第一节点N1。

写入单元3也可以是其他类型的电路，例如直接将数据信号端Vdata处的数据电压不做补偿地写入到第一节点N1处的电路。

可选地，像素电路还包括开关单元6，开关单元6用于控制发光二极管D是否发光。即在第一节点N1处被写入一定电压后，发光单元5是否发光还受到开关单元6的控制。

可选地，如图4所示，开关单元6包括第五晶体管T5和第六晶体管T6；第五晶体管T5的栅极连接读取控制端EM，其第一极连接第一电源VDD，第二极连接第二节点N2；第六晶体管T6的栅极连接读取控制端EM，其第一极连接第三节点N3，第二极连接第四节点N4。

从而仅当读取控制端EM的信号有效时，从第一电源VDD依次经第五晶体管T5、第三晶体管T3、第六晶体管T6、发光单元5到第二电源VSS的线路是导通的。也即仅仅当读取控制端EM的信号有效时，发光单元5才根据第一节点N1的电压发光，其他时间发光单元5不发光。

可选地，如图4所示，存储单元4包括存储电容C，其第一端连接定压源(即第一电源VDD)，第二端连接第一节点N1。即由存储电容C来存储第一节点N1的电压。当第一晶体管T1和第二晶体管T2都被关断后(即复位信号端Reset和栅控制信号端Gate的电压无效时)，第一节点N1是浮空的，从而存储电容C两端的电压都是恒定的，也就是第三晶体管T3的栅极电压是恒定的。上述定压源优选为第一电源VDD，这样电路结构简单。但定压源的电压只要固定即可，具体电位是多少并不影响存储电容C的工作。

实施例2：

本实施例提供一种显示面板，包括根据实施例1所提供的显示基板。

即由上述显示基板结合诸如封装层之类的结构形成显示面板。

实施例3：

本实施例提供一种显示装置，包括根据实施例2所提供的显示面板。

具体的，该显示装置可为有机发光二极管(OLED)显示模组、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

实施例4：

本实施例提供一种显示面板的驱动方法，应用于根据实施例2所提供的显示面板，对应于每一行的像素电路，如图5所示，该驱动方法包括：

在第一阶段，向对应的复位信号端Reset输出有效电平，向对应的栅控制信号端Gate输出无效电平，向对应的读取控制端EM输出无效电平；

在第二阶段，向对应的复位信号端Reset输出无效电平，向对应的栅控制信号端Gate输出有效电平，向对应的读取控制端EM输出无效电平；

在第三阶段，向对应的复位信号端Reset输出无效电平，向对应的栅控制信号端Gate输出无效电平，向对应的读取控制端EM输出有效电平。

该驱动方法无需像现有技术那样专门设置端口为各像素电路中的第一晶体管T1的第一极提供复位电压，减少显示基板中的电极数并减少布线。

可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (10)

1.一种显示基板，包括呈阵列分布的多个像素电路，以及多个级联的移位寄存器，按照所述显示基板的扫描方向，第i级移位寄存器的输出端作为第i行像素电路的栅控制信号端和第i-1行像素电路的复位信号端，其特征在于，

所述像素电路包括初始化单元、写入单元、存储单元、发光单元；

所述初始化单元包括第一晶体管，其栅极和第一极均连接对应的复位信号端，第二极连接第一节点；

所述写入单元连接第一节点、数据信号端、栅控制信号端，用于根据所述栅控制信号端的信号及所述数据信号端的信号修改第一节点的电压；

所述存储单元连接定压源和第一节点，用于存储第一节点的电压；

所述发光单元用于根据第一节点的电压发光。

2.根据权利要求1所述的显示基板，其特征在于，所述发光单元包括发光二极管，其正极连接第三节点，负极连接第二电源；

所述初始化单元还包括第七晶体管，所述第七晶体管的栅极和第一极均连接对应的栅控制信号端，第二极连接第三节点。

3.根据权利要求2所述的显示基板，其特征在于，所述写入单元包括第二晶体管、第三晶体管、第四晶体管；

所述第二晶体管的栅极连接对应的栅控制信号端，第一极连接第一节点，第二极连接第四节点，所述第三晶体管的栅极连接第一节点，第一极连接第四节点，第二极连接第二节点，所述第四晶体管的栅极连接对应的栅控制信号端，第一极连接数据信号端，第二极连接第二节点。

4.根据权利要求3所述的显示基板，其特征在于，所述像素电路还包括开关单元，所述开关单元用于控制所述发光二极管是否发光。

5.根据权利要求4所述的显示基板，其特征在于，所述开关单元包括第五晶体管和第六晶体管；

所述第五晶体管的栅极连接读取控制端，其第一极连接第一电源，第二极连接第二节点；

所述第六晶体管的栅极连接读取控制端，其第一极连接第三节点，第二极连接第四节点。

6.根据权利要求1所述的显示基板，其特征在于，所述存储单元包括存储电容，其第一端连接定压源，第二端连接第一节点。

7.根据权利要求1所述的显示基板，其特征在于，每个所述移位寄存器的复位信号端连接一条沿行方向延伸的连接线；

所述像素电路的第一晶体管的栅极和第一极相互连接后与对应的连接线相连，或者所述第一晶体管的栅极和第一极分别与对应的连接线连接。

8.一种显示面板，其特征在于，包括根据权利要求1-7任意一项所述的显示基板。

9.一种显示装置，其特征在于，包括根据权利要求8所述的显示面板。

10.一种显示面板的驱动方法，其特征在于，应用于根据权利要求8所述的显示面板，对应于每一行的像素电路，该驱动方法包括：

在第一阶段，向对应的复位信号端输出有效电平，向对应的栅控制信号端输出无效电平，向对应的读取控制端输出无效电平；

在第二阶段，向对应的复位信号端输出无效电平，向对应的栅控制信号端输出有效电平，向对应的读取控制端输出无效电平；

在第三阶段，向对应的复位信号端输出无效电平，向对应的栅控制信号端输出无效电平，向对应的读取控制端输出有效电平。