CN204808833U - 一种像素电路、显示面板和显示装置 - Google Patents
一种像素电路、显示面板和显示装置 Download PDFInfo
- Publication number
- CN204808833U CN204808833U CN201520515015.1U CN201520515015U CN204808833U CN 204808833 U CN204808833 U CN 204808833U CN 201520515015 U CN201520515015 U CN 201520515015U CN 204808833 U CN204808833 U CN 204808833U
- Authority
- CN
- China
- Prior art keywords
- node
- transistor
- connects
- section point
- signal end
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本实用新型实施例提供一种像素电路、显示面板和显示装置,涉及显示技术领域,能够避免驱动晶体管阈值电压漂移对有源发光器件驱动电流的影响。该像素电路,包括:补偿单元、数据写入单元,驱动单元、第一储能单元、第二储能单元和显示单元。本实用新型实施例用于显示器制造。
Description
技术领域
本实用新型涉及显示技术领域,尤其涉及一种像素电路、显示面板和显示装置。
背景技术
有源矩阵有机发光二极管面板(ActiveMatrixOrganicLightEmittingDiode,简称AMOLED)具有能耗低、生产成本低、视角宽、响应速度快等优点,因此AMOLED已经逐渐取代传统的液晶显示器。有机发光二极管(OLED)属于电流驱动,其工作原理是电子和空穴结合产生辐射光,也就是直接把电能转化为光能,所以显示时需要稳定的电流来控制发光。
目前OLED是通过一个驱动晶体管(英文:DriveThinFilmTransistor,简称:DTFT)进行驱动,DTFT通常是P型的开关管。DTFT的栅极连接数据输入端Vdata,源极连接恒压的电源输入端VDD,漏极连接OLED。由源极的VDD与栅极的Vdata之间产生电压差VGS,从而使得DTFT漏极的OLED导通,OLED的驱动电流IOLED=K(VGS-Vth)2,其中Vth为DTFT本身的阈值电压,K为常数。
由上述驱动电流公式可以看出,DTFT的阈值电压Vth会对流过OLED的驱动电流IOLED会产生影响,而由于制造工艺的误差、器件老化等原因,会使各个像素单元中DTFT的阈值电压Vth产生漂移,对流过OLED的驱动电流造成偏差,进而影响显示效果。
实用新型内容
本实用新型的实施例提供一种像素电路、显示面板和显示装置,能够避免驱动晶体管的阈值电压漂移对有源发光器件驱动电流的影响,进而提高了显示图像的均匀性。
为达到上述目的,本实用新型的实施例采用如下技术方案:
一方面,提供一种像素电路,包括:补偿单元、数据写入单元,驱动单元、第一储能单元、第二储能单元和显示单元;
所述补偿单元连接第一电平端、复位信号端、控制信号端、参考信号端、第一节点、第二节点和第三节点;用于在所述控制信号端和所述复位信号端的控制下将所述第一电平端的电平写入所述第二节点和所述第三节点;用于在所述复位信号端的控制下将所述参考信号端的电平写入所述第一节点;
所述数据写入单元连接扫描信号端、数据信号端和所述第二节点,用于在所述扫描信号端的控制下将所述数据信号端的信号写入所述第二节点;
所述第一储能单元连接所述第一节点和所述第二节点,用于存储所述第一节点和所述第二节点间的电压;
所述第二储能单元连接所述第一电平端和所述第二节点,用于存储所述第一电平端和所述第二节点间的电压;
所述驱动单元连接所述第一节点、第三节点和所述显示单元,用于在所述第一节点和所述第二节点的控制下向所述显示单元输出驱动信号;
所述显示单元连接所述驱动单元和第二电平端,用于在所述驱动信号和所述第二电平端的控制下显示灰阶。
可选的,所述补偿单元包括:第二晶体管、第三晶体管和第四晶体管;
所述第二晶体管的栅极连接所述复位信号端,所述第二晶体管的第一端连接所述第三节点,所述第二晶体管的第二端连接所述第二节点;
所述第三晶体管的栅极连接所述控制信号端,所述第三晶体管的第一端连接所述第一电平端,所述第三晶体管的第二端连接所述第三节点;
所述第四晶体管的栅极连接所述复位信号端,所述第四晶体管的第一端连接所述参考信号端,所述第四晶体管的第二端连接所述第一节点。
可选的,所述数据写入单元包括:第一晶体管,所述第一晶体管的栅极连接所述扫描信号端,所述第一晶体管的第一端连接所述数据信号端,所述第一晶体管的第二端连接所述第二节点。
可选的,所述驱动单元包括驱动晶体管,所述驱动晶体管的栅极连接所述第一节点,所述驱动晶体管的第一端连接所述第三节点,所述驱动晶体管的第二端连接所述显示单元。
可选的,所述第一储能单元包括第一电容,所述第一电容的第一极连接所述第一节点,所述第一电容的第二极连接所述第二节点。
可选的,所述第二储能单元包括第二电容,所述第二电容的第一极连接所述第一电平端,所述第二电容的第二极连接所述第二节点。
可选的,所述显示单元包括有机发光二极管,所述发光二极管的第一极连接所述驱动单元,所述发光二极管的第二极连接所述第二电平端。
一方面,提供一种显示面板,包括:上述任一像素电路。
一方面,提供一种显示装置,包括:上述的显示面板。
本实用新型的实施例提供一种像素电路、显示面板和显示装置,能够通过补偿单元对驱动单元进行阈值电压补偿避免驱动单元的驱动晶体管的阈值电压漂移对有源发光器件驱动电流的影响,进而提高了显示图像的均匀性。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本实用新型实施例提供的一种像素电路结构示意图;
图2为本实用新型另一实施例提供的一种像素电路结构示意图;
图3为本实用新型实施例提供的如图2所示的像素电路的信号时序状态示意图;
图4a为本实用新型实施例提供的像素电路在第一时间段的等效电路示意图;
图4b为本实用新型实施例提供的像素电路在第二时间段的等效电路示意图;
图4c为本实用新型实施例提供的像素电路在第三时间段的等效电路示意图;
图4d为本实用新型实施例提供的像素驱动电路在第四时间段的等效电路示意图;
图5为本实用新型的实施例提供的像素电路的阈值电压补偿效果示意图。
具体实施方式
下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
本实用新型所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件,根据在电路中的作用本实用新型的实施例所采用的晶体管主要为开关晶体管。由于这里采用的开关晶体管的源极、漏极是对称的,所以其源极、漏极是可以互换的。在本实用新型实施例中,为区分晶体管除栅极之外的两极,将其中源极称为第一端,漏极称为第二端。按附图中的形态规定晶体管的中间端为栅极、信号输入端为源极、信号输出端为漏极。此外本实用新型实施例所采用的开关晶体管包括P型开关晶体管和N型开关晶体管两种,其中,P型开关晶体管在栅极为低电平时导通,在栅极为高电平时截止,N型开关晶体管为在栅极为高电平时导通,在栅极为低电平时截止;驱动晶体管包括P型和N型,其中P型驱动晶体管在栅极电压为低电平(栅极电压小于源极电压),且栅极源极的压差的绝对值大于阈值电压时处于放大状态或饱和状态;其中N型驱动晶体管的栅极电压为高电平(栅极电压大于源极电压),且栅极源极的压差的绝对值大于阈值电压时处于放大状态或饱和状态。
参照图1所示,本实用新型的实施例提供一种像素电路,包括:补偿单元11、数据写入单元12,驱动单元13、第一储能单元14、第二储能单元15和显示单元16;
补偿单元11连接第一电平端V1、复位信号端RESET、控制信号端EM、参考信号端Vref、第一节点A、第二节点B和第三节点C;用于在控制信号端EM和复位信号端RESET的控制下将第一电平端V1的电平写入第二节点B和第三节点C;用于在复位信号端RESET的控制下将参考信号端Vref的电平写入第一节点A;
数据写入单元12连接扫描信号端SCAN、数据信号端DATA和第二节点B,用于在扫描信号端SCAN的控制下将数据信号端DATA的信号写入第二节点B;
第一储能单元14连接第一节点A和第二节点B,用于存储第一节点A和第二节点B间的电压;
第二储能单元15连接第一电平端V1和第二节点B,用于存储第一电平端V1和第二节点B间的电压;
驱动单元13连接第一节点A、第三节点C和显示单元16,用于在第一节点A和第二节点B的控制下向显示单元16输出驱动信号;
显示单元16连接驱动单元13和第二电平端V2,用于在驱动信号13和第二电平端V2的控制下显示灰阶。
其中,为实现对驱动单元进行阈值电压补偿各个单元的功能描述如下:首先,补偿单元用于在复位信号端和控制信号端的控制下将第一电平端的电平写入第二节点和第三节点,并在复位信号端的控制下将参考信号端的电平写入第一节点;其次,第二节点通过驱动单元和显示单元放电,第一储能单元存储驱动单元的阈值电压;再次,数据写入单元在扫描信号端的控制下将数据信号端的信号写入第二节点;最后,补偿单元在控制信号端的控制下将第一电平端的电平写入第三节点;第二储能单元存储第二节点和第一电平端之间的电压,第一储能单元存储保持第二节点和所述第一节点之间的电压,驱动单元向显示单元输出驱动信号,显示单元在驱动信号和第二电平端的控制下显示灰阶。其中由于第一储能单元存储了驱动单元的阈值电压,因此在发光阶段,可以直接通过该存储的阈值电压对驱动单元进行阈值电压补偿。
本实用新型的实施例提供的像素电路,能够通过补偿单元对驱动单元进行阈值电压补偿避免驱动单元的驱动晶体管的阈值电压漂移对有源发光器件驱动电流的影响,进而提高了显示图像的均匀性。
参照图1、2所示,本实用新型的实施例提供一种像素电路,具体的,补偿单元11包括:第二晶体管M2、第三晶体管M3和第四晶体管M4;
第二晶体管M2的栅极连接复位信号端RESET,第二晶体管M2的第一端连接第三节点C,第二晶体管M2的第二端连接第二节点B;
第三晶体管M3的栅极连接控制信号端EM,第三晶体管M3的第一端连接第一电平端V1,第三晶体管M3的第二端连接第三节点C;
第四晶体管M4的栅极连接复位信号端RESET,第四晶体管M4的第一端连接参考信号端Vref,第四晶体管M4的第二端连接第一节点A。
数据写入单元12包括:第一晶体管M1,第一晶体管M1的栅极连接扫描信号端SCAN,第一晶体管M1的第一端连接数据信号端DATA,第一晶体管M1的第二端连接第二节点B。
驱动单元13包括驱动晶体管MDT,驱动晶体管MDT的栅极连接第一节点A,驱动晶体管MDT的第一端连接第三节点C,驱动晶体管MDT的第二端连接显示单元16。
第一储能单元14包括第一电容C1,第一电容C1的第一极连接第一节点A,第一电容C1的第二极连接第二节点B。
第二储能单元15包括第二电容C2,第二电容C2的第一极连接第一电平端V1,第二电容C2的第二极连接第二节点B。
显示单元16包括有机发光二极管OLED,发光二极管OLED的第一极连接驱动单元13,发光二极管OLED的第二极连接第二电平端V2。
其中,为实现对驱动单元进行阈值电压补偿各个单元的功能描述如下:首先,补偿单元中复位信号端控制晶体管M2、控制信号端控制M3将第一电平端的电平写入第二节点和第三节点,复位信号端控制晶体管M4将参考信号端的电平写入第一节点;其次,第二节点通过驱动单元中的驱动晶体管MDT和显示单元的OLED放电,第一储能单元的C1存储驱动单元中驱动晶体管MDT的阈值电压;再次,数据写入单元中扫描信号端控制晶体管M1将数据信号端的信号写入第二节点;最后,补偿单元中控制信号端控制晶体管M3将第一电平端的电平写入第三节点;第二储能单元中的C2存储第二节点和第一电平端之间的电压,第一储能单元C1存储保持第二节点和第一节点之间的电压,驱动单元中的MDT向显示单元中的OLED输出驱动信号,显示单元中的OLED在驱动信号和第二电平端的控制下显示灰阶。其中由于第一储能单元中的C1存储了驱动单元中MDT的阈值电压,因此在发光阶段,可以直接通过该存储的阈值电压对驱动单元中的MDT进行阈值电压补偿。
上述的各个晶体管为同一类型的“N型”或“P型”晶体管,当然在显示面板的制程工艺中,若全采用同一类型的晶体管有利于减少制程工艺,保证器件性能的统一性,优选采用“P”型的晶体管。此外,这里的发光器件可以为有源发光二极管OLED,当该OLED的第一极为阳极时,第二电平端V2的电平V2低于第一电平端V1的电平V1;优选的,低电平为接地端;当然图2中是以第一极为阳极OLED为例的。
本实用新型实施例提供的像素电路能够通过补偿单元对驱动单元进行阈值电压补偿避免驱动单元的驱动晶体管的阈值电压漂移对有源发光器件驱动电流的影响,进而提高了显示图像的均匀性。
参照以上实施例提供的像素电路本实用新型实施例还提供了以上各实施例像素电路的驱动方法:
第一阶段,补偿单元在复位信号端和控制信号端的控制下将第一电平端的电平写入第二节点和第三节点,并在复位信号端的控制下将参考信号端的电平写入第一节点。
第二阶段,第二节点通过驱动单元和显示单元放电,第一储能单元存储驱动单元的阈值电压。
第三阶段,数据写入单元在扫描信号端的控制下将数据信号端的信号写入第二节点。
第四阶段,补偿单元在控制信号端的控制下将第一电平端的电平写入第三节点;第二储能单元存储第二节点和第一电平端之间的电压,第一储能单元存储保持第二节点和所述第一节点之间的电压,驱动单元向所述显示单元输出驱动信号,显示单元在驱动信号和第二电平端的控制下显示灰阶。
可选的,补偿单元包括:第二晶体管、第三晶体管和第四晶体管;
在第一阶段,第二晶体管、第三晶体管和第四晶体管均为导通状态,将所述第一电平端的电平通过所述第三晶体管写入所述第三节点,将所述第一电平端的电平通过所述第二晶体管和第三晶体管写入所述第二节点,将所述参考信号端的电平通过所述第四晶体管写入所述第一节点;
在第二阶段,第二晶体管和第四晶体管均为导通状态,第三晶体管为截止状态;
在第三阶段,第二晶体管、第三晶体管和第四晶体管均为截止状态;
在第四阶段,第二晶体管和第四晶体管均为截止状态;第三晶体管为导通状态,将所述第一电平端的电平通过所述第三晶体管写入所述第三节点。
可选的,数据写入单元包括:第一晶体管;
在第一阶段,第一晶体管为截止状态;
在第二阶段,第一晶体管为截止状态;
在第三阶段,第一晶体管为导通状态,将数据信号端的信号通过所述第一晶体管写入所述第二节点;
在第四阶段,第一开关晶体管为截止状态。
本实用新型实施例提供的像素电路的驱动方法,能够通过补偿单元对驱动单元进行阈值电压补偿避免驱动单元的驱动晶体管的阈值电压漂移对有源发光器件驱动电流的影响,进而提高了显示图像的均匀性。
这里以晶体管M1-M4以及驱动晶体管DTFT均为“P”型开关晶体管为例进行说明,V1端为高电平VDD信号,V2端为低电平VSS。参照图2提供的像素电路,图3提供的像素驱动电路的信号时序状态示意图,同时参照图4a~4d所提供的像素电路的各个阶段工作状态的等效电路示意图,本实用新型实施例提供一种像素电路的驱动方法,该电路工作原理分成四个部分,他们分别是第一阶段T1的复位阶段,第二阶段T2的驱动晶体管阈值电压写入阶段,第三阶段T3是数据信号写入阶段,第四阶段T4是发光阶段。
T1的复位阶段:RESET=0,EM=0,SCAN=1,需要说明的是,以下实施例中,“0”表示低电平;“1”表示高电平。参照图4a所示的等效电路图,RESET和EM为低压导通信号,SCAN为高压截止信号状态。RESET控制的晶体管M2和M4开启,M2的开启,使得节点B和C通过M2导通连接;M4的开启,将Vref端的Vref信号写入到节点A。EM控制的晶体管M3导通,将VDD信号写入到节点C。这样电容C1和C2的节点A和B节点电位分别复位成Vref和VDD电位。
T2的阈值电压写入阶段:RESET=0,EM=1,SCAN=1,此阶段RESET处于低压导通信号阶段,SCAN和EM处于高压截止信号阶段。此时EM控制的M3截止,这样节点B在T1阶段写入的VDD信号通过驱动晶体管MDT和发光二极管OLED进行放电,直至驱动晶体管MDT的源极电位低至使得MDT处于关闭状态之前的临界状态或关闭状态。这样节点B的电位变成Vref-Vth,Vth为MDT的阈值电压。这样在电容C1两端的电压分别是A点电位Vref,B点电位Vref-Vth。这样电容C1便将MDT的阈值电压保存在C1电容上。
T3的输出写入阶段:RESET=1,EM=1,SCAN=0,此时只有SCAN处于低压导通信号阶段,RESET和EM都处于高压截止信号状态。当SCAN控制晶体管M1导通,将数据信号端DATA端的Vdata信号通过M1写入到节点B,此时电容C1的另一节点A处于Floating(浮接)状态,根据电容电荷守恒原理,C1电容变化前的电量是(Vref-Vth-Vref)*C1,假设变化后节点A电位为X,这样变化后的电荷量是(Vdata-X)*C1,这样根据变化前后电荷量相同,即(Vref-Vth-Vref)*C1=(Vdata-X)*C1,即X=Vdata+Vth。
T4发光阶段:RESET=1,EM=0,SCAN=1,RESET和SCAN处于高压截止信号状态,EM处于低压导通信号状态。由于M2的关闭,节点B和C相互间不会干扰。节点B的电位通过电容C2和V1端的VDD电位进行保存。这样节点A的电荷也间接性通过节点B和C1进行存储,以保持节点A在发光阶段电位与T3阶段相同,都是Vdata+Vth。由于驱动晶体管MDT处于饱和阶段,根据晶体管饱和区电流公式可知:
其中,VGS为MDT源极和栅极之间的电压差,μ、Cox为工艺常数,W为MDT沟道宽度,L为晶体管的沟道长度,W、L都为可选择性设计的常数,因此电流大小只与SD和VDD相关联。
由上式中可以看到工作电流IOLED已经不受阈值电压Vth的影响,只与Vdata有关。彻底解决了驱动晶体管MDT由于工艺制程及长时间的操作造成阈值电压漂移的问题,消除其对IOLED的影响,保证OLED的正常工作。参照图5是给出了该电路结构在高、低灰阶时,随着驱动晶体管MDT阈值电压变化的电流变化情况,其中,纵坐标表示的电流差异比率,横坐标表示的阈值电压漂移;在高灰阶状态下电流差异比例在-2%至2%时,阈值电压漂移能够控制在-0.3V至0.3V之间;在低灰阶状态下,电流差异比例在4%至-8%时,阈值电压漂移能够控制在-0.3V至0.3V之间;即无论在高灰阶还是低灰阶状态是在满足正常工况的电流差异比率条件下,MDT阈值电压漂移均能够控制在较小的范围内,因此可以看出上述方案对于Vth变化的补偿效果良好。
本实用新型的实施例提供一种显示面板,包括:上述的像素电路。
本实用新型的实施例提供一种显示装置,包括:上述的显示面板。另外,显示装置还可以为电子纸、手机、电视、数码相框等等显示设备。
本实用新型实施例提供的显示装置,能够通过补偿单元对驱动单元进行阈值电压补偿避免驱动单元的驱动晶体管的阈值电压漂移对有源发光器件驱动电流的影响,进而提高了显示图像的均匀性。
以上所述,仅为本实用新型的具体实施方式,但本实用新型的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本实用新型的保护范围之内。因此,本实用新型的保护范围应以所述权利要求的保护范围为准。
Claims (9)
1.一种像素电路,其特征在于,包括:补偿单元、数据写入单元,驱动单元、第一储能单元、第二储能单元和显示单元;
所述补偿单元连接第一电平端、复位信号端、控制信号端、参考信号端、第一节点、第二节点和第三节点;用于在所述控制信号端和所述复位信号端的控制下将所述第一电平端的电平写入所述第二节点和所述第三节点;用于在所述复位信号端的控制下将所述参考信号端的电平写入所述第一节点;
所述数据写入单元连接扫描信号端、数据信号端和所述第二节点,用于在所述扫描信号端的控制下将所述数据信号端的信号写入所述第二节点;
所述第一储能单元连接所述第一节点和所述第二节点,用于存储所述第一节点和所述第二节点间的电压;
所述第二储能单元连接所述第一电平端和所述第二节点,用于存储所述第一电平端和所述第二节点间的电压;
所述驱动单元连接所述第一节点、第三节点和所述显示单元,用于在所述第一节点和所述第二节点的控制下向所述显示单元输出驱动信号;
所述显示单元连接所述驱动单元和第二电平端,用于在所述驱动信号和所述第二电平端的控制下显示灰阶。
2.根据权利要求1所述的像素电路,其特征在于,所述补偿单元包括:第二晶体管、第三晶体管和第四晶体管;
所述第二晶体管的栅极连接所述复位信号端,所述第二晶体管的第一端连接所述第三节点,所述第二晶体管的第二端连接所述第二节点;
所述第三晶体管的栅极连接所述控制信号端,所述第三晶体管的第一端连接所述第一电平端,所述第三晶体管的第二端连接所述第三节点;
所述第四晶体管的栅极连接所述复位信号端,所述第四晶体管的第一端连接所述参考信号端,所述第四晶体管的第二端连接所述第一节点。
3.根据权利要求1所述的像素电路,其特征在于,所述数据写入单元包括:第一晶体管,所述第一晶体管的栅极连接所述扫描信号端,所述第一晶体管的第一端连接所述数据信号端,所述第一晶体管的第二端连接所述第二节点。
4.根据权利要求1所述的像素电路,其特征在于,所述驱动单元包括驱动晶体管,所述驱动晶体管的栅极连接所述第一节点,所述驱动晶体管的第一端连接所述第三节点,所述驱动晶体管的第二端连接所述显示单元。
5.根据权利要求1所述的像素电路,其特征在于,所述第一储能单元包括第一电容,所述第一电容的第一极连接所述第一节点,所述第一电容的第二极连接所述第二节点。
6.根据权利要求1所述的像素电路,其特征在于,所述第二储能单元包括第二电容,所述第二电容的第一极连接所述第一电平端,所述第二电容的第二极连接所述第二节点。
7.根据权利要求1所述的像素电路,其特征在于,所述显示单元包括有机发光二极管,所述发光二极管的第一极连接所述驱动单元,所述发光二极管的第二极连接所述第二电平端。
8.一种显示面板,其特征在于,包括权利要求1-7任一项所述的像素电路。
9.一种显示装置,其特征在于,包括:权利要求8所述的显示面板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201520515015.1U CN204808833U (zh) | 2015-07-15 | 2015-07-15 | 一种像素电路、显示面板和显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201520515015.1U CN204808833U (zh) | 2015-07-15 | 2015-07-15 | 一种像素电路、显示面板和显示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN204808833U true CN204808833U (zh) | 2015-11-25 |
Family
ID=54593615
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201520515015.1U Active CN204808833U (zh) | 2015-07-15 | 2015-07-15 | 一种像素电路、显示面板和显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN204808833U (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104916257A (zh) * | 2015-07-15 | 2015-09-16 | 京东方科技集团股份有限公司 | 一种像素电路及其驱动方法、显示面板和显示装置 |
CN107507564A (zh) * | 2017-09-21 | 2017-12-22 | 京东方科技集团股份有限公司 | 一种像素驱动电路、像素驱动方法和显示装置 |
WO2018210329A1 (zh) * | 2017-05-18 | 2018-11-22 | 京东方科技集团股份有限公司 | 像素驱动电路及其驱动方法、显示装置 |
CN109147665A (zh) * | 2017-06-16 | 2019-01-04 | 上海和辉光电有限公司 | 一种像素电路及其驱动方法、显示面板 |
-
2015
- 2015-07-15 CN CN201520515015.1U patent/CN204808833U/zh active Active
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104916257A (zh) * | 2015-07-15 | 2015-09-16 | 京东方科技集团股份有限公司 | 一种像素电路及其驱动方法、显示面板和显示装置 |
WO2017008484A1 (zh) * | 2015-07-15 | 2017-01-19 | 京东方科技集团股份有限公司 | 一种像素驱动电路及其驱动方法、显示面板和显示装置 |
US10229639B2 (en) | 2015-07-15 | 2019-03-12 | Boe Technology Group Co., Ltd. | Pixel driving circuit for compensating drifting threshold voltage of driving circuit portion and driving method thereof |
WO2018210329A1 (zh) * | 2017-05-18 | 2018-11-22 | 京东方科技集团股份有限公司 | 像素驱动电路及其驱动方法、显示装置 |
CN109147665A (zh) * | 2017-06-16 | 2019-01-04 | 上海和辉光电有限公司 | 一种像素电路及其驱动方法、显示面板 |
CN109147665B (zh) * | 2017-06-16 | 2020-03-17 | 上海和辉光电有限公司 | 一种像素电路及其驱动方法、显示面板 |
CN107507564A (zh) * | 2017-09-21 | 2017-12-22 | 京东方科技集团股份有限公司 | 一种像素驱动电路、像素驱动方法和显示装置 |
WO2019056818A1 (zh) * | 2017-09-21 | 2019-03-28 | 京东方科技集团股份有限公司 | 一种像素驱动电路、像素驱动方法和显示装置 |
US11094257B2 (en) | 2017-09-21 | 2021-08-17 | Hefei Xinsheng Optoelectronics Technology Co., Ltd. | Pixel driving circuit, pixel driving method and display apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104916257A (zh) | 一种像素电路及其驱动方法、显示面板和显示装置 | |
CN103971640B (zh) | 一种像素驱动电路及其驱动方法和显示装置 | |
CN107393473B (zh) | Goa电路 | |
CN104217677B (zh) | 触控显示电路及显示装置 | |
CN103886838B (zh) | 像素补偿电路、阵列基板及显示装置 | |
CN103198794B (zh) | 像素电路及其驱动方法、有机发光显示面板及显示装置 | |
CN113192460A (zh) | 一种显示面板和显示装置 | |
CN103544917B (zh) | 发光二极管像素单元电路、其驱动方法及显示面板 | |
CN103971638B (zh) | 像素驱动电路、驱动方法、阵列基板及显示装置 | |
CN105575320A (zh) | 像素电路及其驱动方法和有机发光显示器 | |
CN104409047A (zh) | 像素驱动电路、像素驱动方法和显示装置 | |
CN109509433A (zh) | 像素电路、显示装置和像素驱动方法 | |
CN104700776A (zh) | 像素电路及其驱动方法、显示装置 | |
CN104157238A (zh) | 像素电路、像素电路的驱动方法和显示装置 | |
CN104217674A (zh) | 像素单元驱动电路、方法、像素驱动电路和amoled显示装置 | |
CN104850270A (zh) | 触控模组的驱动方法、驱动电路、触控模组、面板和装置 | |
CN105096837A (zh) | 一种像素电路及其驱动方法、显示面板和显示装置 | |
CN103021331A (zh) | 一种像素驱动电路及其驱动方法、阵列基板和显示装置 | |
CN104658480A (zh) | 像素电路及其驱动方法、显示装置 | |
CN104599638A (zh) | 一种像素电路及其驱动方法和显示装置 | |
CN109036250A (zh) | 显示基板、显示面板及驱动方法、显示装置 | |
CN103198793A (zh) | 像素电路及其驱动方法、显示装置 | |
CN102473376A (zh) | 显示装置 | |
CN103474026B (zh) | 一种像素电路及显示器 | |
CN104409043A (zh) | 像素驱动电路和像素驱动方法、显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |