CN108389549A - 像素电路及其驱动方法、显示面板及其驱动方法 - Google Patents

像素电路及其驱动方法、显示面板及其驱动方法 Download PDF

Info

Publication number
CN108389549A
CN108389549A CN201810090017.9A CN201810090017A CN108389549A CN 108389549 A CN108389549 A CN 108389549A CN 201810090017 A CN201810090017 A CN 201810090017A CN 108389549 A CN108389549 A CN 108389549A
Authority
CN
China
Prior art keywords
transistor
signal end
node
signal
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810090017.9A
Other languages
English (en)
Other versions
CN108389549B (zh
Inventor
符鞠建
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Tianma Microelectronics Co Ltd
Original Assignee
Shanghai Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Tianma Microelectronics Co Ltd filed Critical Shanghai Tianma Microelectronics Co Ltd
Priority to CN201810090017.9A priority Critical patent/CN108389549B/zh
Publication of CN108389549A publication Critical patent/CN108389549A/zh
Application granted granted Critical
Publication of CN108389549B publication Critical patent/CN108389549B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明公开了一种像素电路及其驱动方法、显示面板及其驱动方法，该像素电路包括第一晶体管、驱动晶体管、第二晶体管、阈值补偿模块、第一电容器、第二电容器、发光元件以及第五晶体管，其中，第一晶体管用于响应于扫描信号端的使能信号，将数据信号端的信号传输至第一节点；阈值补偿模块，用于响应于第二开关控制信号端的使能信号，将所述第一节点的信号经所述驱动晶体管传输至所述第二节点；第一电容器，所述第一电容器的第一极板电连接于所述第一节点。本发明的像素电路可以先进行数据写入阶段，而后进行初始化阶段、补偿阶段和发光阶段，可以增加像素电路补偿阶段的时间，提升补偿效果。

Description

像素电路及其驱动方法、显示面板及其驱动方法
技术领域
本发明涉及显示技术领域，更具体地，涉及一种像素电路及其驱动方法、显示面板及其驱动方法。
背景技术
有机电致发光二极管(Organic Light Emitting Diode，OLED)显示器是目前研究领域的热点之一，与液晶显示器(Liquid Crystal Display，LCD)相比，OLED具有低能耗、生产成本低、自发光、宽视角及响应速度快等优点。其中，像素电路设计是OLED显示器核心技术内容，具有重要的研究意义。
AMOLED采用薄膜晶体管(Thin Film Transistor，TFT)构建像素电路为OLED发光器件提供相应的电流。然而，在面积较大的玻璃基板上制作大量的薄膜晶体管时，由于技术参数的差异，容易造成不同的薄膜晶体管的阈值电压之间存在差异，另外，在显示面板的工作过程中，长时间的偏压状态会造成薄膜晶体管的阈值电压的漂移，进一步加剧了不同薄膜晶体管的阈值电压之间的差异，从而造成显示面板的显示亮度的均一性较差。在现有技术中，通常采用在像素电路中设置阈值电压补偿电路的方式改善此问题，但是阈值电压的补偿效果并不理想，尤其是在高分辨率的显示面板中，这个问题更加突出，亟待解决。
发明内容
有鉴于此，本发明提供了一种像素电路及其驱动方法、显示面板及其驱动方法。
本发明的实施例提供一种像素电路，该像素电路包括：第一晶体管，用于响应于扫描信号端的使能信号，将数据信号端的信号传输至第一节点；驱动晶体管，用于根据第二节点的使能信号，在第三节点至第四节点的导通路径上产生驱动电流；第二晶体管，用于响应于第一开关控制信号端的使能信号，将参考电位端的信号传输至第二节点，为驱动晶体管提供初始化电压；阈值补偿模块，用于响应于第二开关控制信号端的使能信号，将第一节点的信号经驱动晶体管传输至第二节点；第一电容器，第一电容器的第一极板电连接于第一节点，第一电容器的第二极板电连接于固定电位端；第二电容器，用于维持第二节点的电位；以及发光元件，发光元件的第一电极耦接于第四节点，发光元件的第二电极电连接于第一电源电压端；第五晶体管，用于响应于发光控制信号端的使能信号，使第二电源电压端的信号传输至第三节点。
本发明的实施例还提供一种像素电路驱动方法，该像素电路包括：第一晶体管，用于响应于扫描信号端的使能信号，将数据信号端的信号传输至第一节点；驱动晶体管，用于根据第二节点的使能信号，在第三节点至第四节点的导通路径上产生驱动电流；第二晶体管，用于响应于第一开关控制信号端的使能信号，将参考电位端的信号传输至第二节点，为驱动晶体管提供初始化电压；阈值补偿模块，用于响应于第二开关控制信号端的使能信号，将第一节点的信号经驱动晶体管传输至第二节点；第一电容器，第一电容器的第一极板电连接于第一节点，第一电容器的第二极板电连接于固定电位端；第二电容器，用于维持第二节点的电位；以及发光元件，发光元件的第一电极耦接于第四节点，发光元件的第二电极电连接于第一电源电压端；第五晶体管，用于响应于发光控制信号端的使能信号，使第二电源电压端的信号传输至第三节点；驱动方法应用于像素电路；在驱动方法中，像素电路工作阶段包括数据写入阶段、初始化阶段、阈值补偿阶段和发光阶段；在数据写入阶段，扫描信号端提供使能信号，第一开关控制信号端提供非使能信号，第二开关控制信号端提供非使能信号，所述发光控制信号端提供使能信号，使得数据信号端提供的数据信号存储至第一电容器；在初始化阶段，扫描信号端提供非使能信号，第一开关控制信号端提供使能信号，第二开关控制信号端提供非使能信号，所述发光控制信号端提供非使能信号，使得驱动晶体管初始化；在阈值补偿阶段，扫描信号端提供非使能信号，第一开关控制信号端提供非使能信号，第二开关控制信号端提供使能信号，所述发光控制信号端提供非使能信号，使得第一节点的信号传输至第二节点；在发光阶段，所述扫描信号端提供非使能信号，所述第一开关控制信号端提供非使能信号，所述第二开关控制信号端提供非使能信号，所述发光控制信号端提供使能信号，发光元件发光。
本发明的实施例还提供一种显示面板，该显示面板包括：多个上述任一的像素电路，像素电路呈阵列排布；扫描驱动电路，通过扫描信号线与像素电路的扫描信号端电连接，扫描信号线与像素电路所在行对应设置；第一信号端，多个像素电路的第一开关控制信号端通过第一开关信号线均与第一信号端电连接；第二信号端，多个像素电路的第二开关控制信号端通过第二开关信号线均与第二信号端电连接；第三信号端，所述多个像素电路的发光信号控制端通过发光信号控制线均与所述第三信号端电连接。
本发明的实施例还提供一种显示面板驱动方法，应用于上述任一的显示面板；在驱动方法中，像素电路的工作阶段包括数据写入阶段、初始化阶段、阈值补偿阶段和发光阶段；显示面板的一帧显示阶段包括逐行数据写入阶段、统一初始化阶段、阈值统一补偿阶段和帧发光阶段；在逐行数据写入阶段，扫描驱动电路逐行输出扫描信号，各像素电路行的像素电路的数据写入阶段逐行进行；在统一初始化阶段，各像素电路的初始化阶段同时进行；在阈值统一补偿阶段，各像素电路的阈值补偿阶段同时进行；在帧发光阶段，各像素电路的发光阶段同时进行。
本发明实施例提供的像素电路及其驱动方法、显示面板及其驱动方法，通过像素电路的结构变化，可以先进行数据写入阶段，而后进行初始化阶段、补偿阶段和发光阶段。当显示面板包括多个像素电路时，多个像素电路可以首先分别进行数据写入阶段，而后统一进行初始化阶段、补偿阶段和发光阶段，大大减小了在一帧显示时间中，初始化阶段、补偿阶段和发光阶段出现的次数，在不增加或者进一步减小帧显示时间的情况下，可以通过增加像素电路补偿阶段的时间，提升补偿效果，从而提升显示品质，有利于应用在具有高分辨率的显示面板中。
当然，实施本发明的任一产品必不特定需要同时达到以上所述的所有技术效果。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
被结合在说明书中并构成说明书的一部分的附图示出了本发明的实施例，并且连同其说明一起用于解释本发明的原理。
图1为现有技术提供的7T1C的补偿电路示意图；
图2为应用于图1中的补偿电路的信号时序图；
图3为图1提供的补偿电路中驱动晶体管的源漏极电压差随时间的电位变化曲线图；
图4为本发明的实施例提供的一种像素电路的结构示意图；
图5为本发明的另一实施例提供的一种像素电路的结构示意图；
图6为图5提供的像素电路的信号时序图；
图7为本发明的另一实施例提供的一种像素电路的结构示意图；
图8为本发明的实施例提供的一种显示面板的结构示意图；
图9为一种或非门电路的结构示意图；
图10为对图8中的显示面板中的多行像素电路的信号时序图；
图11为本发明的另一实施例提供的一种显示面板的结构示意图；
图12为应用于图11提供的显示面板的信号时序图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。
在这里示出和讨论的所有例子中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它例子可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
图1为现有技术提供的7T1C的补偿电路示意图，图2为应用于图1中的补偿电路的信号时序图，图3为图1提供的补偿电路中驱动晶体管的源漏极电压差随时间的电位变化曲线图。图1提供的7T1C的补偿电路包括第一晶体管M01至第七晶体管M07、存储电容Cst和发光元件O。图1提供的电路包括三个工作阶段，分别为初始化阶段T1、补偿阶段T2和发光阶段T3。
其中，在初始化阶段T1，第五晶体管M05和第七晶体管M07在第一扫描信号S01的控制下打开，参考电压Vref传输至第一节点N01、对第三晶体管M03的栅极电位进行初始化；参考电压Vref传输至第四节点N04、对发光元件进行初始化。此时，第一节点N01的电位Vn1＝Vref。
在补偿阶段T2，第二晶体管M02和第四晶体管M04在第二扫描信号S02的控制下打开，第一节点N01的电位在存储电容Cst的作用下保持为Vref、控制第三晶体管M03打开；数据信号Vdata依次通过第二晶体管M02、第三晶体管M03和第四晶体管M04传输至第一节点N01，而后将第一节点N01的电位Vn1充电至Vdata－|Vth|时、第三晶体管M03截止，其中，Vth是第三晶体管M03的阈值电压。此时，第三晶体管M03的栅极和源极电压差Vgs＝|Vg－Vs|，其中，Vs是第三晶体管M03的源极电位，Vs＝Vdata；Vg是第三晶体管M03的栅极电位,Vg＝Vn1＝Vdata－|Vth|。因此，第三晶体管M03的栅源电压差Vgs＝|Vg－Vs|＝|Vdata－|Vth|－Vdata|＝|Vth|。
在发光阶段T3，第一晶体管M01、第六晶体管M06在发光信号Emit的控制下打开，第三晶体管M03生成的驱动电流传输至发光元件O，发光元件O响应驱动电流发光。
现有技术提供的7T1C的补偿电路中，在补偿阶段T2，数据信号Vdata对第一节点N01充电，直至第三晶体管M03的栅源电压差Vgs＝|Vth|，数据信号Vdata对第一节点N01充电的过程需要一段时间。具体的，请参考图3，图3中，横坐标表示充电的时间，纵坐标表示第三晶体管M03栅源电压差Vgs。从图3可以看出，随着充电时间的增加，第三晶体管M03栅源电压差Vgs的值逐渐升高、最终达到Vth。如果充电时间过短，第三晶体管M03栅源电压差Vgs无法达到Vth，此时，无法消除驱动晶体管的阈值电压对驱动电流大小的影响。
在显示屏的尺寸相同的情况下，随着显示屏的分辨率变大，PPI(Pixel Per Inch)也变大，在相同的帧显示时间下，每行像素的刷新时间变短，因而每行补偿电路的工作时间变短，补偿阶段T2的时间相应变短，第三晶体管M03栅源电压差Vgs无法达到Vth，因而会导致补偿效果变差，残影现象、肉眼可见的显示缺陷现象等光学不良现象变严重，影响了显示品质。
为了解决上述问题，本发明的实施例提供一种像素电路。
图4为本发明的实施例提供的像素电路的示意图。如图4所示，该像素电路包括：第一晶体管M1、驱动晶体管M0、第二晶体管M2、阈值补偿模块10、第一电容器C1、第二电容器C2、发光元件D以及第五晶体管M5。
具体地，第一晶体管M1用于响应于扫描信号端Scan的使能信号，将数据信号端Data的信号传输至第一节点N1；驱动晶体管M0用于根据第二节点N2的使能信号，在第三节点N3至第四节点N4的导通路径上产生驱动电流；第二晶体管M2用于响应于第一开关控制信号端S1的使能信号，将参考电位端Vref的信号传输至第二节点N2，为驱动晶体管M0提供初始化电压；阈值补偿模块10用于响应于第二开关控制信号端S2的使能信号，将第一节点N1的信号经驱动晶体管M0传输至第二节点N2；第一电容器C1的第一极板电连接于第一节点N1，第一电容器C1的第二极板电连接于固定电位端，例如可以是第二电源电压端pvdd；该第二电容器C2用于维持第二节点N2的电位；发光元件D的第一电极耦接于第四节点N4，发光元件D的第二电极电连接于第一电源电压端pvee。其中，阈值补偿模块10可以由一个或多个晶体管构成。发光元件D为有机发光二极管，第五晶体管M5用于响应于发光控制信号端Emit的使能信号，使第二电源电压端pvdd的信号传输至第三节点N3。
本发明实施例提供的像素电路中，设置了第一电容器C1，第一电容器C1的第一极板电连接于第一节点N1，第一电容器C1的第二极板电连接于固定电位端，因此，数据信号端Data的信号传输至第一节点N1后，在第一电容器C1的作用下，可以在一段时间内保持第一节点N1的电位稳定在数据信号端Data输入的信号对应的电位。因此，本实施例提供的像素电路在工作时，可以先进行数据写入阶段，而后进行初始化阶段、补偿阶段和发光阶段。当显示面板包括多个像素电路时，多个像素电路可以首先分别进行数据写入阶段，而后统一进行初始化阶段、补偿阶段和发光阶段，大大减小了在一帧显示时间中，初始化阶段、补偿阶段和发光阶段出现的次数，从而在不增加或者进一步减少帧显示时间的情况下，可以通过增加像素电路补偿阶段的时间，提升补偿效果，从而提升显示品质。
在一些可选的实现方式中，在本发明的实施例提供的像素电路中，第一晶体管M1的栅极电连接于扫描信号端Scan，第一晶体管M1的第一电极电连接于数据信号端Data，第一晶体管M1的第二电极电连接于第一节点N1；驱动晶体管M0的栅极电连接于第二节点N2，驱动晶体管M0的第一电极电连接于第三节点N3，驱动晶体管M0的第二电极电连接于第四节点N4；第二晶体管M2的栅极电连接于第一开关控制信号端S1，第二晶体管M2的第一电极电连接于第二节点N2，第二晶体管M2的第二电极电连接于参考电位端Vref；第五晶体管M5的栅极电连接于发光控制信号端Emit，第五晶体管M5的第一电极电连接于第二电源电压端pvdd，第五晶体管M5的第二电极电连接于第三节点N3。
第一开关控制信号端S1用于控制第二晶体管M2的打开与关闭。第二开关控制信号端S2用于控制阈值补偿模块10的阈值补偿过程。扫描信号端Scan用于控制第一晶体管M1的打开与关闭，实现逐行扫描。数据信号端Data的电信号与发光元件的发光亮度相关。参考电位端Vref和第二电源电压端pvdd的电位为恒定电位。第一晶体管M1、第二晶体管M2为开关晶体管。第一晶体管M1、第二晶体管M2、驱动晶体管M0和第五晶体管M5可以均为低温多晶硅薄膜晶体管或金属氧化物半导体薄膜晶体管。第一开关控制信号端S1的信号、第二开关控制信号端S2的信号和发光控制信号端Emit的信号可以由外部时序控制器提供。
图5为本发明的另一实施例提供的一种像素电路的结构示意图。如图5所示，阈值补偿模块包括第三晶体管M3和第四晶体管M4；第三晶体管M3的栅极电连接于第二开关控制信号端S2，第三晶体管M3的第一电极电连接于第一节点N1，第三晶体管M3的第二电极电连接于第四节点N4；第四晶体管M4的栅极电连接于第二开关控制信号端S2，第四晶体管M4的第一电极电连接于第三节点N3，第四晶体管M4的第二电极电连接于第二节点N2；第二电容器C2的第一电极电连接于发光元件D的第一电极，第二电容器C2的第二电极电连接于第二节点。在本实施例中，驱动晶体管M0可以为N型晶体管。
请继续参考图5，在本发明的另一实施例提供的像素电路中，还包括第六晶体管M6，
第六晶体管M6的栅极电连接于发光控制信号端Emit，第六晶体管M6的第一电极电连接于第四节点N4，第六晶体管M6的第二电极电连接于发光元件D的第一电极；第六晶体管M6的栅极在发光控制信号端Emit的电信号的控制下打开或者关闭，用于控制驱动晶体管M0的驱动电流传输至发光元件D，使发光元件D发光。
可选的，在本发明的实施例提供的像素电路中，第一电容器C1的第二极板连接于固定的电位，例如第一电容器C1的第二极板电连接于第二电源电压端pvdd。或者，可选的，第一电容器C1的第二极板连接于第一电源电压端pvee。
可选地，请参考图4或者图5，在本发明的实施例提供的像素电路中，第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6和驱动晶体管M0可以均为N型薄膜晶体管，第一晶体管M1的第一电极、第二晶体管M2的第一电极、第三晶体管M3的第一电极、第四晶体管M4的第一电极、第五晶体管M5的第一电极、第六晶体管M6的第一电极以及驱动晶体管M0的第一电极可以均为源极，第一晶体管M1的第二电极、第二晶体管M2的第二电极、第三晶体管M3的第二电极、第四晶体管M4的第二电极、第五晶体管M5的第二电极、第六晶体管M6的第二电极以及驱动晶体管M0的第二电极可以均为漏极。
需要说明的是，图4和图5所示的像素电路，仅以像素电路中的晶体管为N型晶体管为例进行说明。可选的，本发明实施例提供的像素电路中的晶体管可以为P型晶体管，具体的，请参考图7。
图7为本发明的另一实施例提供的一种像素电路的结构示意图。在本发明的另一实施例中，驱动晶体管为P型晶体管。可选的，像素电路中其余的晶体管也均为P型晶体管，当驱动晶体管M0为P型晶体管时，第三晶体管M3的栅极电连接于第二开关控制信号端S2，第三晶体管M3的第一电极电连接于第一节点N1，第三晶体管M3的第二电极电连接于第三节点N3；第四晶体管M4的栅极电连接于第二开关控制信号端S2，第四晶体管M4的第一电极电连接于第四节点N4，第四晶体管M4的第二电极电连接于第二节点N2；第二电容器C2的第一极板电连接于第二电源电压端pvdd，第二电容器C2的第二极板电连接于第二节点N2。
图7所示的像素电路中，第一开关控制信号端S1用于控制第二晶体管M2的打开与关闭。第二开关控制信号端S2用于控制第三晶体管M3和第四晶体管M4的打开与关闭。扫描信号端Scan用于控制第一晶体管M1的打开与关闭，实现逐行扫描。数据信号端Data的电信号与发光元件的发光亮度相关。参考电位端Vref和固定电位端的电位为恒定电位。第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5和第六晶体管M6为开关晶体管。第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6和驱动晶体管M0可以均为低温多晶硅薄膜晶体管或金属氧化物半导体薄膜晶体管。第一开关控制信号端S1的信号和第二开关控制信号端S2的信号可以由外部时序控制器提供。
在本发明的另一个实施例中，第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6和驱动晶体管M0可以均为P型薄膜晶体管，第一晶体管M1的第一电极、第二晶体管M2的第一电极、第三晶体管M3的第一电极、第四晶体管M4的第一电极、第五晶体管M5的第一电极、第六晶体管M6的第一电极以及驱动晶体管M0的第一电极可以均为漏极，第一晶体管M1的第二电极、第二晶体管M2的第二电极、第三晶体管M3的第二电极、第四晶体管M4的第二电极、第五晶体管M5的第二电极、第六晶体管M6的第二电极以及驱动晶体管M0的第二电极可以均为源极。
可选地，第二电源电压pvdd高于第一电源电压pvee。
本发明的实施例还提供一种像素电路驱动方法，该像素电路驱动方法可应用于上述实施例提供的像素电路。在该驱动方法中，像素电路工作阶段包括数据写入阶段、初始化阶段、阈值补偿阶段和发光阶段。在数据写入阶段，扫描信号端Scan提供使能信号，第一开关控制信号端S1提供非使能信号，第二开关控制信号端S2提供非使能信号，发光控制信号端Emit提供使能信号，使得数据信号端Data提供的数据信号存储至第一电容器C1；在初始化阶段，扫描信号端Scan提供非使能信号，第一开关控制信号端S1提供使能信号，第二开关控制信号端S2提供非使能信号，发光控制信号端Emit提供非使能信号，使得驱动晶体管M0初始化；在阈值补偿阶段，扫描信号端Scan提供非使能信号，第一开关控制信号端S1提供非使能信号，第二开关控制信号端S2提供使能信号，发光控制信号端Emit提供非使能信号，使得第一节点N1的信号传输至第二节点N2；在发光阶段，扫描信号端Scan提供非使能信号，第一开关控制信号端S1提供非使能信号，第二开关控制信号端S2提供非使能信号，发光控制信号端Emit提供使能信号，发光元件D发光。
具体而言，请结合参考图5和图6，本发明在此仅以图5提供的像素电路为例、对本实施例提供的驱动方法进行说明。图5中，仅以晶体管均为N型薄膜晶体管为例进行示意，对应地，本实施例中，使能信号为高电平信号、非使能信号为低电平信号。
在数据写入阶段T01，扫描信号端Scan提供高电平信号，第一开关控制信号端S1提供低电平信号，第二开关控制信号端S2提供低电平信号，发光控制信号端Emit提供高电平信号，在第一电容器C1的作用下，数据信号端Data提供的数据信号存储至第一电容器C1。具体地，扫描信号端Scan提供高电平信号，第一晶体管M1打开；第一开关控制信号端S1提供低电平信号，第二晶体管M2关闭；第二开关控制信号端S2提供低电平信号，第三晶体管M3和第四晶体管M4关闭；发光控制信号端Emit提供高电平信号，第五晶体管M5打开，第二电源电压端pvdd的信号经第五晶体管M5传输至第三节点，第六晶体管M6打开，驱动晶体管M0产生的驱动电流可以经第六晶体管M6传输至发光元件；数据信号端Data提供的数据信号经第一晶体管M1传输至第一节点N1，此时，第一节点N1的电位为Vdata，其中Vdata为数据信号端Data提供的数据信号的电位。在第一电容器C1的作用下，数据信号端Data提供的数据信号存储至第一电容器C1。
在初始化阶段T02，扫描信号端Scan提供低电平信号，一开关控制信号端S1提供高电平信号，第二开关控制信号端S2提供低电平信号，发光控制信号端Emit提供低电平信号，对驱动晶体管M0的栅极进行初始化。具体地，扫描信号端Scan提供低电平信号，第一晶体管M1关闭；第一开关控制信号端S1提供高电平信号，第二晶体管M2打开；第二开关控制信号端S2提供低电平信号，第三晶体管M3和第四晶体管M4关闭；发光控制信号端Emit提供低电平信号，第五晶体管M5和第六晶体管M6均关闭；参考电位端Vref的信号经第二晶体管M2传输至第二节点N2，对驱动晶体管M0的栅极进行初始化。
在阈值补偿阶段T03，扫描信号端Scan提供低电平信号，第一开关控制信号端S1提供低电平信号，第二开关控制信号端S2提供高电平信号，发光控制信号端Emit提供低电平信号。具体地，扫描信号端Scan提供低电平信号，第一晶体管M1关闭；第一开关控制信号端S1提供低电平信号，第二晶体管M2关闭；第二开关控制信号端S2提供高电平信号，第三晶体管M3和第四晶体管M4打开；发光控制信号端Emit提供低电平信号，第五晶体管M5和第六晶体管M6均关闭；使得第一节点N1的电信号Vdata经过第三晶体管M3、驱动晶体管M0和第四晶体管M4传输至第二节点N2，即为数据信号端Data提供的数据信号传输至第二节点N2，第二节点N2的电位最终停留在Vdata+Vth，其中，Vth是驱动晶体管M0的阈值电压。
在发光阶段T04，扫描信号端Scan提供低电平信号，第一开关控制信号端S1提供低电平信号，第二开关控制信号端S2提供低电平信号，发光控制信号端Emit提供高电平信号，发光元件D响应驱动电流发光。具体地，扫描信号端Scan提供低电平信号，第一晶体管M1关闭；第一开关控制信号端S1提供低电平信号，第二晶体管M2关闭；第二开关控制信号端S2提供低电平信号，第三晶体管M3和第四晶体管M4关闭；发光控制信号端Emit提供高电平信号，第五晶体管M5和第六晶体管M6均打开，驱动晶体管M0生成的驱动电流传输至发光元件D，发光元件D响应驱动电流发光。
在发光阶段T04，驱动晶体管M0的电流的计算公式请参考(式1)：
I＝K*(Vgs－Vth)2 (式1)
其中，K是常数；Vgs即为驱动晶体管M0的栅源电压差，Vgs＝Vg－Vs；Vs是驱动晶体管M0的源极电位，在发光阶段T04，Vs＝Vpvee，其中，Vpvee第一电源电压端pvee提供的电信号；Vg是驱动晶体管M0的栅极电位,即为第二节点N2的电位，Vg＝Vdata+Vth。因而，Vgs的计算公式请参考(式2)：
Vgs＝Vg－Vs＝Vdata+Vth－Vpvee (式2)
Vth是驱动晶体管M0的阈值电压，由于本实施例中，以驱动晶体管M0的为N型晶体管为例进行说明，驱动晶体管M0的阈值电压是正值，因此，驱动晶体管M0的电流的计算公式为(式3)：
I＝K*(Vgs-Vth)2 (式3)
将(式2)代入(式3)中，可以得到(式4)：
I＝K*(Vgs-Vth)2＝K*(Vdata+Vth－Vpvee-Vth)2＝K*(Vdata－Vpvee)2 (式4)
根据(式4)可知，驱动晶体管M0的电流和驱动晶体管M0的阈值电压Vth无关，因此在阈值补偿阶段，阈值补偿模块可以补偿驱动晶体管M0的阈值电压Vth。
本实施例提供的像素电路的驱动方法驱动像素电路工作时，可以先进行数据写入阶段，而后进行初始化阶段、补偿阶段和发光阶段。当显示面板包括多个像素电路时，可以首先分别驱动多个像素电路进行数据写入阶段，而后统一进行初始化阶段、补偿阶段和发光阶段，大大减小了在一帧显示时间中，初始化阶段、补偿阶段和发光阶段出现的次数，从而在不增加或者进一步减少帧显示时间的情况下，可以增加像素电路补偿阶段的时间，提升补偿效果，从而提升显示品质。
可选的，请结合参考图5和图8，本发明的实施例还提供一种显示面板，该显示面板包括：多个像素电路PC、扫描驱动电路AS、第一信号端PS1、第二信号端PS2以及第三信号端PS3。该像素电路为上述任一实施例提供的像素电路，且该像素电路呈阵列排布；该扫描驱动电路通过扫描信号线50与像素电路的扫描信号端Scan电连接，扫描信号线50与像素电路PC所在行对应设置；多个像素电路PC的第一开关控制信号端S1通过第一开关信号线LS1均与第一信号端PS1电连接；多个像素电路PC的第二开关控制信号端S2通过第二开关信号线LS2均与第二信号端PS2电连接；多个像素电路PC的发光信号控制端Emit通过发光信号控制线LS3均与所述第三信号端PS3电连接。具体的，例如，显示面板可以包括N行像素电路PC和N行扫描信号线50，一行像素电路PC和一行扫描信号线50对应设置。需要说明的是，附图中仅示意了各部件之间的连接关系，对于引线位置的具体设置方式可以根据实施情况进行设定，对此本申请不作限定。
在现有技术提供的一种显示面板中，显示面板中包括N行像素时，在一帧的时间内，依次逐行刷新像素、以显示图像。其中，补偿电路的工作阶段包括初始化阶段T1、补偿阶段T2和发光阶段T3，在刷新每一行中的像素时，初始化阶段T1、补偿阶段T2和发光阶段T3依次进行。其中，初始化阶段T1的时间为t1、补偿阶段T2的时间为t2、发光阶段T3的时间为t3，则现有技术中，显示面板的一帧工作时间t’＝N*(t1+t2+t3)。而在本发明提供的显示面板中，显示面板中包括N行像素时，在一帧的时间内，首先逐行对像素电路PC进行数据写入阶段T01，而后使N行像素电路PC同时进行初始化阶段T02、阈值补偿阶段T03和发光阶段T04。数据写入阶段T01的时间为t01，初始化阶段T02的时间为t02、阈值补偿阶段T03的时间为t03，发光阶段T04的时间为t04。因而本实施例提供的显示面板的一帧工作时间t”＝N*t01+t02+t03+t04。
对比现有技术提供的显示面板的一帧工作时间t’＝N*(t1+t2+t3)和本实施例提供的显示面板的一帧工作时间t”＝N*t01+t02+t03+t04可知，现有技术提供的显示面板中，补偿电路的每个工作阶段的时间均需要乘以像素电路的行数N，由于显示面板中的像素电路的行数一般较大，因此t’的值较大。而本实施例提供的像素电路中，只有数据写入阶段T01的时间t01需要乘以像素电路的行数N，其余的初始化阶段T02、阈值补偿阶段T03和发光阶段T04只需进行一次即可。因而，相对于现有技术，本实施例提供的显示面板的一帧工作时间可以大大减少。并且，当显示面板的PPI越大、即为N越大时，可以节省的时间越多，因此，本实施例提供的显示面板，在高PPI的情况下，N行像素电路可以节省较多的工作时间，节省出的工作时间可以用于进行阈值补偿阶段，从而可以增加补偿的时间，可以提升了像素电路的补偿效果，提升显示品质。
可选的，请继续参考图8，在本发明的实施例提供的显示面板中，第一信号端PS1、第二信号端PS2、第三信号端PS3分别为集成电路的输出信号端；或者第一信号端PS1、第二信号端PS2、第三信号端PS3分别通过柔性电路板与主电路板连接。具体的，可选的，显示面板上可以绑定集成电路(Integrated Circuit，简称IC)，集成电路可以处理显示面板中的至少部分电信号，集成电路包括多个输出信号端，输出信号端向显示面板中与其电连接的结构传输电信号，其中，第一信号端、第二信号端、第三信号端可以为集成电路的输出信号端。或者，可选的，显示面板上可以绑定柔性电路板(Flexible Printed Circuit，简称FPC)，显示面板所在的终端装置中还包括主电路板，主电路板用于处理显示面板中的电信号。柔性电路板将显示面板和主电路板电连接，用于将主电路板中的电信号传输至显示面板中。其中，第一信号端、第二信号端、第三信号端可以分别通过柔性电路板与主电路板连接。
现有技术中，根据补偿电路的工作方式，在一帧的时间中，显示面板中的N行像素中的补偿电路逐行工作，其中，对于不同行的补偿电路而言，发光信号Emit的提供脉冲信号的时间是不同的，因而，现有技术中，使用移位寄存器提供发光信号Emit。
而本实施例中，根据像素电路的工作方式，首先逐行对像素电路PC进行数据写入阶段T01，而后使N行像素电路PC同时进行初始化阶段T02、阈值补偿阶段T03和发光阶段T04。请结合参考图10，在一帧显示时间内，第一开关控制信号端S1的电信号、第二开关控制信号端S2的电信号和发光控制信号端Emit的电信号均只需提供一次脉冲信号，因而可以使用集成电路或者柔性电路板的输出端为第一信号端、第二信号端和第三信号端，分别用于输出第一开关控制信号端S1、第二开关控制信号端S2和发光控制信号端Emit对应的电信号，而无需使用移位寄存器可以简化为像素电路提供电信号的电路的结构，从而简化显示面板的设计，有利于显示面板的窄边框化。
可选的，在本实施例提供的显示面板中，扫描驱动电路包括N+2级移位寄存器，第一级移位寄存器至第N级移位寄存器的输出端分别与扫描信号线电连接；第N+1级移位寄存器的输出端为第一信号端；第N+2级移位寄存器的输出端为第二信号端；第一信号端与第二信号端经或非门电路与第三信号端电连接，第三信号端为或非门电路的输出端；其中，N为像素电路行的数量。具体的，请结合参考图9，图9为应用于显示面板的一种或非门电路的示意图。或非门电路是数字逻辑电路中的基本元件，实现逻辑或非功能。或非门电路包括2个输入端A和B，1个输出端Y。只有当两个输入A和B为低电平(逻辑0)时输出Y为高电平(逻辑1)。也可以理解为任意输入为高电平(逻辑1)，输出Y为低电平(逻辑0)。如图6所示，或非门电路中的P型的TFT连接于VGH上，N型的TFT连接于VGL上，具体地，或非门电路(NOR gate)的结构为由两个N型TFT并联连接于VGL上，2个P型的TFT串联连接于VGH上，P型的TFT和N型TFT的另一端相连接作为输出端。本实施例中，使用第N+1级移位寄存器的输出端、第N+2级移位寄存器的输出端和或非门电路，为第三信号端提供电信号，比如第N+1级移位寄存器的输出端与输入端A连接，第N+2级移位寄存器的输出端与输入端B连接，输出端Y为第三信号端，相对于现有技术，无需单独设置移位寄存器为第三信号端提供电信号，可以简化移位寄存器的电路，从而简化显示面板的设计，有利于显示面板的窄边框化。
可选的，第N+1级移位寄存器的输出端输出的信号的脉冲宽度、第N+2级移位寄存器的输出端输出的信号的脉冲宽度均大于第1级移位寄存器至第N级移位寄存器的输出端输出的信号的脉冲宽度。具体的，请结合参考图6，第N+1级移位寄存器的输出端为第一信号端S1提供电信号，第N+2级移位寄存器的输出端为第二信号端S2提供电信号，第1级移位寄存器至第N级移位寄存器的输出端为扫描信号端Scan提供电信号，第N+1级移位寄存器的输出端输出的信号的脉冲宽度、第N+2级移位寄存器的输出端输出的信号的脉冲宽度均大于第1级移位寄存器至第N级移位寄存器的输出端输出的信号的脉冲宽度，可以使初始化阶段T02和在阈值补偿阶段T03的时间较长，从而可以保证初始化阶段T02和在阈值补偿阶段T03的时间充足、提升初始化效果和阈值补偿效果，从而提升显示品质。
本发明的实施例还提供一种显示面板驱动方法，应用于上述任一显示面板；在该驱动方法中，像素电路的工作阶段包括数据写入阶段、初始化阶段、阈值补偿阶段和发光阶段；显示面板的一帧显示阶段包括逐行数据写入阶段、统一初始化阶段、阈值统一补偿阶段和帧发光阶段；在逐行数据写入阶段，扫描驱动电路逐行输出扫描信号，各像素电路行的像素电路的数据写入阶段逐行进行；在统一初始化阶段，各像素电路的初始化阶段同时进行；在阈值统一补偿阶段，各像素电路的阈值补偿阶段同时进行；在帧发光阶段，各像素电路的发光阶段同时进行。具体的，例如，请结合参考图5和图8，显示面板可以包括N行像素电路PC和N行扫描信号线50，一行像素电路PC和一行扫描信号线50对应设置。
图10为对图8中的显示面板中的多行像素电路的信号时序图。请结合参考图10、图5和图8，其中，Scan1为第一行像素电路PC的扫描信号端Scan接收的信号，Scan2为第二行像素电路PC的扫描信号端Scan接收的信号，依次类推，ScanN为第N行像素电路PC的扫描信号端Scan接收的信号。本实施例中，显示面板的工作阶段包括数据写入阶段、初始化阶段、阈值补偿阶段和发光阶段。
具体的，在逐行数据写入阶段T01’，第一行像素电路PC至第N行像素电路PC的扫描信号端Scan依次接收高电平信号，即每行像素电路的数据写入阶段T01依次进行，完成对N行像素电路PC的数据写入，逐行数据写入阶段T01’的时间可以为N行像素电路的数据写入阶段T01的时间和。
在统一初始化阶段T02’，对N行像素电路PC同时进行初始化。即，N行像素电路同时进行初始化阶段T02。比如，可以通过同一信号端向显示面板中的各像素电路的第一开关控制信号端同时输入信号。
在阈值统一补偿阶段T03’，对N行像素电路PC同时进行补偿。即，N行像素电路同时进行阈值补偿阶段T03。
在帧发光阶段T04’，N行像素电路PC同时发光。即，N行像素电路的同时进行发光阶段T04。.
本实施例提供的显示面板驱动方法中，在高PPI的情况下，N行像素电路可以节省较多的工作时间，从而在帧显示时间不变或者进一步减小的情况下，可以将节省出的时间用于补偿阶段、增加了补偿的时间，可以提升了像素电路的补偿效果，提升显示品质。
可选的，在本发明的实施例提供的显示面板中，多个像素电路被划分为至少两个像素电路组，每个像素电路组包括相邻的多个像素电路行，像素电路组沿像素电路列所在的方向排列；显示面板包括至少两个信号端组，每个信号端组包括一个第一信号端、一个第二信号端和一个第三信号端，一个信号端组与一个像素电路组对应设置。
具体的，请结合参考图5、图6、图11和图12。图11为本发明的另一实施例提供的一种显示面板的结构示意图。在本发明的实施例提供的显示面板中，显示面板中，多个像素电路被划分为至少两个像素电路组AA0，例如，可以被划分为M个像素电路组AA0，分别为像素电路组AA01、像素电路组AA02、……至像素电路组AA0M。每个像素电路组AA0包括相邻的多个像素电路行，像素电路组AA0沿像素电路列所在的方向排列。其中，沿第一方向x位于同一行的多个像素电路PC为一个像素电路行，沿第二方向y位于同一列的多个像素电路PC为一个像素电路列。
可选的，位于同一行的像素电路PC仅位于一个像素电路组AA0，每个像素电路组AA0中包括至少两行像素电路PC。可选的，每个像素电路组AA0中的像素电路PC的行数是相同的，例如，每个像素电路组AA0中包括S行像素电路PC。其中M可以为大于等于2且小于等于10的整数，例如，M为2、3、4、5、6、7、8、9或者10。S为大于等于2的整数。
显示面板还包括至少两个信号端组，分别为信号端组ZU1和信号端组ZU2，每个信号端组包括一个第一信号端PS1、一个第二信号端PS2和一个第三信号端PS3，一个信号端组ZU1为一个像素电路组AA0提供电信号。
本实施例中，显示面板在工作时，M个像素电路组AA0可以依次工作，每个像素电路组AA0的工作阶段TAA0均包括逐行数据写入阶段T10、统一初始化阶段T20、阈值统一补偿阶段T30和帧发光阶段T40。其中，在逐行数据写入阶段T10，每个像素电路组AA0中的每行像素电路PC依次进行数据写入阶段T01；在统一初始化阶段T20，每个像素电路组AA0中的S行像素电路同时进行初始化阶段T02；在阈值统一补偿阶段T30，每个像素电路组AA0中的S行像素电路同时进行阈值补偿阶段T03；在帧发光阶段T40，每个像素电路组AA0中的S行像素电路同时进行发光阶段T04。
本实施例中，依次驱动M个像素电路组AA0执行逐行数据写入阶段T10、统一初始化阶段T20、阈值统一补偿阶段T30和帧发光阶段T40。每个像素电路组AA0内的像素电路的行数较少，因此逐行数据写入阶段T10的时间较少，对于像素电路组AA0中第一行进行数据写入的像素电路而言，只需等待较少的时间便可以进入后续的工作阶段，比如，统一初始化阶段T20。可以防止数据信号端Data提供的数据信号传输至第一节点N1后由于可能存在的第一电容的漏电流问题而导致的随着时间的增加而逐渐衰减的问题，从而可以提升像素电路中电信号的精确度，从而提升像素电路的工作性能，提升显示品质。
可选的，在本发明的实施例提供的显示面板驱动方法中，一帧显示阶段包括至少两个子帧显示阶段，每个子帧显示阶段均包括逐行数据写入阶段、统一初始化阶段、阈值统一补偿阶段和帧发光阶段，至少两个子帧显示阶段依次进行。具体的，在一帧显示阶段内，显示面板可以显示一幅图像，本实施例中，一帧显示阶段包括至少两个子帧显示阶段，每个子帧显示阶段只对应该图像的一部分的显示，至少两个子帧显示阶段所分别显示的图像可以拼接为一帧显示阶段对应的一幅图像。
请结合参考图5、图6、图11和图12，图12为应用于图11提供的显示面板的信号时序图。换言之，本实施例中，将显示面板划分为至少两个像素电路组，至少两个像素电路组依次进入显示阶段，每个像素电路组的显示阶段即为每个子帧。每个子帧显示阶段内，包括逐行数据写入阶段T10、统一初始化阶段T20、阈值统一补偿阶段T30和帧发光阶段T40。
附图12中每个像素电路组AA0对应的各扫描信号端与该像素电路组AA0中的各行像素电路PC一一对应，比如，像素电路组AA01中，Scan01为第一行像素电路PC的扫描信号端Scan，Scan02为第二行像素电路PC的扫描信号端Scan，依次类推，Scan0S为第S行像素电路PC的扫描信号端Scan。
本实施例提供的驱动方法中，每个子帧显示阶段内所刷新的像素电路的行数较少，因此逐行数据写入阶段T10的时间较少，对于像素电路组AA0中第一行进行数据写入的像素电路而言，只需等待较小的T10时间可以进入后续的工作阶段。可以防止数据信号端Data提供的数据信号传输至第一节点N1后由于可能存在的第一电容的漏电流问题而导致的随着时间的增加而逐渐衰减的问题，从而可以提升像素电路中电信号的精确度，从而提升像素电路的工作性能，提升显示品质。
需要说明的是，本发明各实施例提供的显示面板，可以应用于手机、电脑、电视等显示装置中。本实施例对此不作具体限制。
虽然已经通过例子对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上例子仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (13)

1.一种像素电路，其特征在于，该像素电路包括：
第一晶体管，用于响应于扫描信号端的使能信号，将数据信号端的信号传输至第一节点；
驱动晶体管，用于根据第二节点的使能信号，在第三节点至第四节点的导通路径上产生驱动电流；
第二晶体管，用于响应于第一开关控制信号端的使能信号，将参考电位端的信号传输至所述第二节点，为所述驱动晶体管提供初始化电压；
阈值补偿模块，用于响应于第二开关控制信号端的使能信号，将所述第一节点的信号经所述驱动晶体管传输至所述第二节点；
第一电容器，所述第一电容器的第一极板电连接于所述第一节点，所述第一电容器的第二极板电连接于固定电位端；
第二电容器，用于维持所述第二节点的电位；以及发光元件，所述发光元件的第一电极耦接于所述第四节点，所述发光元件的第二电极电连接于第一电源电压端；
第五晶体管，用于响应于发光控制信号端的使能信号，使第二电源电压端的信号传输至所述第三节点。
2.如权利要求1所述的像素电路，其特征在于，所述第一晶体管的栅极电连接于所述扫描信号端，所述第一晶体管的第一电极电连接于所述数据信号端，所述第一晶体管的第二电极电连接于所述第一节点；
所述驱动晶体管的栅极电连接于所述第二节点，所述驱动晶体管的第一电极电连接于所述第三节点，所述驱动晶体管的第二电极电连接于所述第四节点；
所述第二晶体管的栅极电连接于所述第一开关控制信号端，所述第二晶体管的第一电极电连接于所述第二节点，所述第二晶体管的第二电极电连接于所述参考电位端；
所述第五晶体管的栅极电连接于所述发光控制信号端，所述第五晶体管的第一电极电连接于所述第二电源电压端，所述第五晶体管的第二电极电连接于所述第三节点。
3.如权利要求2所述的像素电路，其特征在于，所述阈值补偿模块包括第三晶体管和第四晶体管；
所述第三晶体管的栅极电连接于所述第二开关控制信号端，所述第三晶体管的第一电极电连接于所述第一节点，所述第三晶体管的第二电极电连接于所述第四节点；
所述第四晶体管的栅极电连接于所述第二开关控制信号端，所述第四晶体管的第一电极电连接于所述第三节点，所述第四晶体管的第二电极电连接于所述第二节点；
所述第二电容器的第一极板电连接于所述发光元件的第一电极，所述第二电容器的第二极板电连接于所述第二节点；或者，所述第三晶体管的栅极电连接于所述第二开关控制信号端，所述第三晶体管的第一电极电连接于所述第一节点，所述第三晶体管的第二电极电连接于所述第三节点；
所述第四晶体管的栅极电连接于所述第二开关控制信号端，所述第四晶体管的第一电极电连接于所述第四节点，所述第四晶体管的第二电极电连接于所述第二节点；
所述第二电容器的第一极板电连接于所述第二电源电压端，所述第二电容器的第二极板电连接于所述第二节点。
4.如权利要求1所述的像素电路，其特征在于，该像素电路还包括第六晶体管；
所述第六晶体管的栅极电连接于所述发光控制信号端，所述第六晶体管的第一电极电连接于所述第四节点，所述第六晶体管的第二电极电连接于所述发光元件的第一电极。
5.如权利要求1所述的像素电路，其特征在于，所述第一电容器的第二极板电连接于所述第二电源电压端。
6.一种像素电路驱动方法，其特征在于，像素电路包括：
第一晶体管，用于响应于扫描信号端的使能信号，将数据信号端的信号传输至第一节点；
驱动晶体管，用于根据第二节点的使能信号，在第三节点至第四节点的导通路径上产生驱动电流；
第二晶体管，用于响应于第一开关控制信号端的使能信号，将参考电位端的信号传输至所述第二节点，为所述驱动晶体管提供初始化电压；
阈值补偿模块，用于响应于第二开关控制信号端的使能信号，将所述第一节点的信号经所述驱动晶体管传输至所述第二节点；
第一电容器，所述第一电容器的第一极板电连接于所述第一节点，所述第一电容器的第二极板电连接于固定电位端；
第二电容器，用于维持所述第二节点的电位；以及发光元件，所述发光元件的第一电极耦接于所述第四节点，所述发光元件的第二电极电连接于第一电源电压端；
第五晶体管，用于响应于发光控制信号端的使能信号，使第二电源电压端的信号传输至所述第三节点；
所述驱动方法应用于所述像素电路；
在所述驱动方法中，所述像素电路工作阶段包括数据写入阶段、初始化阶段、阈值补偿阶段和发光阶段；
在所述数据写入阶段，所述扫描信号端提供使能信号，所述第一开关控制信号端提供非使能信号，所述第二开关控制信号端提供非使能信号，所述发光控制信号端提供使能信号，使得所述数据信号端提供的数据信号存储至所述第一电容器；
在所述初始化阶段，所述扫描信号端提供非使能信号，所述第一开关控制信号端提供使能信号，所述第二开关控制信号端提供非使能信号，所述发光控制信号端提供非使能信号，使得所述驱动晶体管初始化；
在所述阈值补偿阶段，所述扫描信号端提供非使能信号，所述第一开关控制信号端提供非使能信号，所述第二开关控制信号端提供使能信号，所述发光控制信号端提供非使能信号，使得所述第一节点的信号传输至所述第二节点；
在所述发光阶段，所述扫描信号端提供非使能信号，所述第一开关控制信号端提供非使能信号，所述第二开关控制信号端提供非使能信号，所述发光控制信号端提供使能信号，所述发光元件发光。
7.一种显示面板，其特征在于，包括：
多个如权利要求1-5任一项所述的像素电路，所述像素电路呈阵列排布；
扫描驱动电路，通过扫描信号线与所述像素电路的扫描信号端电连接，所述扫描信号线与所述像素电路所在行对应设置；
第一信号端，所述多个像素电路的第一开关控制信号端通过第一开关信号线均与所述第一信号端电连接；
第二信号端，所述多个像素电路的第二开关控制信号端通过第二开关信号线均与所述第二信号端电连接；
第三信号端，所述多个像素电路的发光信号控制端通过发光信号控制线均与所述第三信号端电连接。
8.如权利要求7所述的显示面板，其特征在于，所述第一信号端、第二信号端、第三信号端分别为集成电路的输出信号端；或者
所述第一信号端、第二信号端、第三信号端分别通过柔性电路板与主电路板连接。
9.如权利要求7所述的显示面板，其特征在于，所述扫描驱动电路包括N+2级移位寄存器，第一级移位寄存器至第N级移位寄存器的输出端分别与所述扫描信号线电连接；
所述第N+1级移位寄存器的输出端为所述第一信号端；
所述第N+2级移位寄存器的输出端为所述第二信号端；
所述第一信号端与所述第二信号端经或非门电路与所述第三信号端电连接，所述第三信号端为所述或非门电路的输出端；
其中，N为像素电路行的数量。
10.如权利要求9所述的显示面板，其特征在于，所述第N+1级移位寄存器的输出端输出的信号的脉冲宽度、所述第N+2级移位寄存器的输出端输出的信号的脉冲宽度均大于所述第1级移位寄存器至第N级移位寄存器的输出端输出的信号的脉冲宽度。
11.如权利要求7所述的显示面板，其特征在于，所述多个像素电路被划分为至少两个像素电路组，每个所述像素电路组包括相邻的多个像素电路行，所述像素电路组沿像素电路列所在的方向排列；
所述显示面板包括至少两个信号端组，每个所述信号端组包括一个所述第一信号端、一个所述第二信号端和一个所述第三信号端，所述一个信号端组与所述一个像素电路组对应设置。
12.一种显示面板驱动方法，其特征在于，应用于如权利要求7-11任一项所述的显示面板；
在所述驱动方法中，像素电路的工作阶段包括数据写入阶段、初始化阶段、阈值补偿阶段和发光阶段；
所述显示面板的一帧显示阶段包括逐行数据写入阶段、统一初始化阶段、阈值统一补偿阶段和帧发光阶段；
在所述逐行数据写入阶段，扫描驱动电路逐行输出扫描信号，各像素电路行的像素电路的数据写入阶段逐行进行；
在所述统一初始化阶段，各像素电路的初始化阶段同时进行；
在所述阈值统一补偿阶段，各像素电路的阈值补偿阶段同时进行；
在所述帧发光阶段，各像素电路的发光阶段同时进行。
13.如权利要求12所述的显示面板驱动方法，其特征在于，所述一帧显示阶段包括至少两个子帧显示阶段，每个所述子帧显示阶段均包括逐行数据写入阶段、统一初始化阶段、阈值统一补偿阶段和帧发光阶段，所述至少两个子帧显示阶段依次进行。
CN201810090017.9A 2018-01-30 2018-01-30 像素电路及其驱动方法、显示面板及其驱动方法 Active CN108389549B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810090017.9A CN108389549B (zh) 2018-01-30 2018-01-30 像素电路及其驱动方法、显示面板及其驱动方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810090017.9A CN108389549B (zh) 2018-01-30 2018-01-30 像素电路及其驱动方法、显示面板及其驱动方法

Publications (2)

Publication Number Publication Date
CN108389549A true CN108389549A (zh) 2018-08-10
CN108389549B CN108389549B (zh) 2019-09-24

Family

ID=63074808

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810090017.9A Active CN108389549B (zh) 2018-01-30 2018-01-30 像素电路及其驱动方法、显示面板及其驱动方法

Country Status (1)

Country Link
CN (1) CN108389549B (zh)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109036250A (zh) * 2018-08-22 2018-12-18 京东方科技集团股份有限公司 显示基板、显示面板及驱动方法、显示装置
CN109859686A (zh) * 2019-03-29 2019-06-07 京东方科技集团股份有限公司 像素驱动电路及其驱动方法以及显示面板
CN110428774A (zh) * 2019-07-19 2019-11-08 深圳市华星光电半导体显示技术有限公司 像素驱动电路和显示面板
CN111223435A (zh) * 2019-07-05 2020-06-02 友达光电股份有限公司 像素电路与像素驱动方法
CN111341249A (zh) * 2019-05-08 2020-06-26 友达光电股份有限公司 可调变驱动电流脉波宽度的像素电路和相关的显示面板
CN111508421A (zh) * 2020-04-27 2020-08-07 昆山国显光电有限公司 像素电路及其驱动方法、显示面板及显示装置
CN111916027A (zh) * 2019-05-09 2020-11-10 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板及其驱动方法
CN113140607A (zh) * 2021-04-19 2021-07-20 合肥京东方卓印科技有限公司 显示面板、显示装置
CN113160739A (zh) * 2020-12-07 2021-07-23 友达光电股份有限公司 显示装置与像素驱动电路
CN113436569A (zh) * 2021-06-29 2021-09-24 昆山国显光电有限公司 显示面板及其制作方法、显示装置
WO2022227231A1 (zh) * 2021-04-27 2022-11-03 武汉华星光电半导体显示技术有限公司 像素电路及显示面板
WO2023044816A1 (zh) * 2021-09-24 2023-03-30 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示装置
WO2023133753A1 (zh) * 2022-01-13 2023-07-20 京东方科技集团股份有限公司 驱动电路、驱动方法和显示装置
WO2023205964A1 (zh) * 2022-04-24 2023-11-02 京东方科技集团股份有限公司 像素电路、其驱动方法、显示面板及显示装置
WO2024036751A1 (zh) * 2022-08-15 2024-02-22 昆山国显光电有限公司 像素驱动电路和显示面板

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1623178A (zh) * 2002-03-08 2005-06-01 三星电子株式会社 有机电致发光显示器及其驱动方法
CN101714331A (zh) * 2008-09-29 2010-05-26 索尼株式会社 显示板模块和电子设备
US20130113690A1 (en) * 2011-11-09 2013-05-09 Ryo Ishii Method of driving electro-optic device and electro-optic device
CN103903561A (zh) * 2012-12-24 2014-07-02 乐金显示有限公司 有机发光显示装置及其驱动方法
CN104200771A (zh) * 2014-09-12 2014-12-10 上海天马有机发光显示技术有限公司 像素电路、阵列基板及显示装置
CN104409042A (zh) * 2014-12-04 2015-03-11 上海天马有机发光显示技术有限公司 像素电路及其驱动方法、显示面板、显示装置
CN107316613A (zh) * 2017-07-31 2017-11-03 上海天马有机发光显示技术有限公司 像素电路、其驱动方法、有机发光显示面板及显示装置
CN107610651A (zh) * 2017-10-31 2018-01-19 武汉天马微电子有限公司 像素电路、像素电路的驱动方法和显示面板

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1623178A (zh) * 2002-03-08 2005-06-01 三星电子株式会社 有机电致发光显示器及其驱动方法
CN101714331A (zh) * 2008-09-29 2010-05-26 索尼株式会社 显示板模块和电子设备
US20130113690A1 (en) * 2011-11-09 2013-05-09 Ryo Ishii Method of driving electro-optic device and electro-optic device
CN103903561A (zh) * 2012-12-24 2014-07-02 乐金显示有限公司 有机发光显示装置及其驱动方法
CN104200771A (zh) * 2014-09-12 2014-12-10 上海天马有机发光显示技术有限公司 像素电路、阵列基板及显示装置
CN104409042A (zh) * 2014-12-04 2015-03-11 上海天马有机发光显示技术有限公司 像素电路及其驱动方法、显示面板、显示装置
CN107316613A (zh) * 2017-07-31 2017-11-03 上海天马有机发光显示技术有限公司 像素电路、其驱动方法、有机发光显示面板及显示装置
CN107610651A (zh) * 2017-10-31 2018-01-19 武汉天马微电子有限公司 像素电路、像素电路的驱动方法和显示面板

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109036250A (zh) * 2018-08-22 2018-12-18 京东方科技集团股份有限公司 显示基板、显示面板及驱动方法、显示装置
CN109859686A (zh) * 2019-03-29 2019-06-07 京东方科技集团股份有限公司 像素驱动电路及其驱动方法以及显示面板
CN109859686B (zh) * 2019-03-29 2021-03-23 京东方科技集团股份有限公司 像素驱动电路及其驱动方法以及显示面板
CN111341249A (zh) * 2019-05-08 2020-06-26 友达光电股份有限公司 可调变驱动电流脉波宽度的像素电路和相关的显示面板
CN111916027B (zh) * 2019-05-09 2022-08-23 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板及其驱动方法
CN111916027A (zh) * 2019-05-09 2020-11-10 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板及其驱动方法
CN111223435A (zh) * 2019-07-05 2020-06-02 友达光电股份有限公司 像素电路与像素驱动方法
CN111223435B (zh) * 2019-07-05 2022-10-14 友达光电股份有限公司 像素电路与像素驱动方法
CN110428774A (zh) * 2019-07-19 2019-11-08 深圳市华星光电半导体显示技术有限公司 像素驱动电路和显示面板
CN111508421B (zh) * 2020-04-27 2023-02-21 昆山国显光电有限公司 像素电路及其驱动方法、显示面板及显示装置
CN111508421A (zh) * 2020-04-27 2020-08-07 昆山国显光电有限公司 像素电路及其驱动方法、显示面板及显示装置
TWI747647B (zh) * 2020-12-07 2021-11-21 友達光電股份有限公司 顯示裝置與畫素驅動電路
CN113160739A (zh) * 2020-12-07 2021-07-23 友达光电股份有限公司 显示装置与像素驱动电路
CN113160739B (zh) * 2020-12-07 2023-11-24 友达光电股份有限公司 显示装置与像素驱动电路
CN113140607B (zh) * 2021-04-19 2022-11-25 合肥京东方卓印科技有限公司 显示面板、显示装置
WO2022222459A1 (zh) * 2021-04-19 2022-10-27 京东方科技集团股份有限公司 显示面板、显示装置
CN113140607A (zh) * 2021-04-19 2021-07-20 合肥京东方卓印科技有限公司 显示面板、显示装置
US11844253B2 (en) 2021-04-19 2023-12-12 Hefei Boe Joint Technology Co. , Ltd. Display panel, display device
WO2022227231A1 (zh) * 2021-04-27 2022-11-03 武汉华星光电半导体显示技术有限公司 像素电路及显示面板
CN113436569A (zh) * 2021-06-29 2021-09-24 昆山国显光电有限公司 显示面板及其制作方法、显示装置
WO2023044816A1 (zh) * 2021-09-24 2023-03-30 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示装置
WO2023133753A1 (zh) * 2022-01-13 2023-07-20 京东方科技集团股份有限公司 驱动电路、驱动方法和显示装置
WO2023205964A1 (zh) * 2022-04-24 2023-11-02 京东方科技集团股份有限公司 像素电路、其驱动方法、显示面板及显示装置
WO2024036751A1 (zh) * 2022-08-15 2024-02-22 昆山国显光电有限公司 像素驱动电路和显示面板

Also Published As

Publication number Publication date
CN108389549B (zh) 2019-09-24

Similar Documents

Publication Publication Date Title
CN108389549B (zh) 像素电路及其驱动方法、显示面板及其驱动方法
CN107170408B (zh) 像素电路、驱动方法、有机电致发光显示面板及显示装置
CN109461407B (zh) 一种有机发光显示面板及有机发光显示装置
CN105913801B (zh) 一种有机发光显示面板及其驱动方法
CN105609050B (zh) 像素补偿电路及amoled显示装置
CN107068057B (zh) 一种像素驱动电路、其驱动方法及显示面板
CN107358917A (zh) 一种像素电路、其驱动方法、显示面板及显示装置
CN108399895A (zh) 显示面板及其驱动方法、显示装置
CN105405395B (zh) 一种像素结构、其驱动方法及相关显示装置
CN107919093A (zh) 一种像素补偿电路及其驱动方法、显示装置
CN112071262A (zh) 显示设备及其驱动方法
CN107967896A (zh) 像素补偿电路
CN110010072A (zh) 像素电路及其驱动方法、显示装置
CN107146577B (zh) 一种像素电路、其驱动方法、显示面板及显示装置
CN108492777A (zh) 像素驱动电路的驱动方法、显示面板和显示装置
CN113393790B (zh) 显示面板的驱动方法、装置及显示装置
CN111063304B (zh) 一种像素驱动电路及其驱动方法、阵列基板、显示装置
CN112289269A (zh) 一种像素电路及其控制方法和显示面板
CN108417178A (zh) 阵列基板、其驱动方法、电致发光显示面板及显示装置
CN107301842A (zh) 一种oled像素驱动电路及像素驱动方法
CN105427808A (zh) 一种像素驱动电路及其驱动方法、显示装置
CN109935207A (zh) 像素驱动电路、像素电路和显示装置及其驱动方法
US20230298530A1 (en) Gate Driver and Electroluminescent Display Apparatus Including the Same
CN107331352A (zh) 一种oled像素驱动电路及像素驱动方法
US20230215381A1 (en) Gate driver circuit, display panel and display device including the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant