CN107610651A - 像素电路、像素电路的驱动方法和显示面板 - Google Patents

Abstract

本发明公开了一种像素电路、像素电路的驱动方法和显示面板，其中，像素电路包括：发光元件，用于响应驱动电流而发光显示；驱动晶体管，用于在发光阶段向发光元件提供驱动电流；第一复位模块，用于在初始化阶段，向驱动晶体管栅极提供初始化电压；第二复位模块，与驱动晶体管的第一极电连接，用于在初始化阶段，向驱动晶体管的第一电极提供初始化电压；数据写入模块，用于将数据信号写入驱动晶体管的栅极；阈值补偿模块，用于补偿驱动晶体管的阈值电压；保持模块，与驱动晶体管的栅极电连接，用于保持驱动晶体管在发光阶段的栅极电压。本发明实施例提供的技术方案，可以提高显示的均一性，解决显示过程出现的残影问题，提高显示效果。

Description

像素电路、像素电路的驱动方法和显示面板

技术领域

本发明实施例涉及显示技术领域，尤其涉及一种像素电路、像素电路的驱动方法和显示面板。

背景技术

OLED显示面板中的设置有多个像素电路，像素电路用于相应扫描线上的扫描信号和数据线上的数据信号驱动有机发光元件发光显示，像素驱动电路一般包括驱动晶体管、若干个开关晶体管和存储电容，驱动晶体管产生的驱动电流驱动有机发光元件发光显示。现有像素电路一般由于因工艺和TFT老化造成的驱动晶体管的阈值电压漂移，造成显示不均匀。通过抓取驱动晶体管的阈值电压，对现有像素电路进行补偿可以解决阈值电压漂移造成的显示不均问题。但是还存在高低灰阶切换时的迟滞效应，造成残影及第一帧亮度不均现象。

发明内容

本发明提供一种像素电路、像素电路的驱动方法和显示面板，以降低驱动晶体管的特征漂移，提高显示的均一性，解决显示过程的出现的残影问题，提高显示效果。

第一方面，本发明实施例提供了一种像素电路，该像素电路包括：

发光元件，用于响应驱动电流而发光显示；

驱动晶体管，用于在发光阶段向所述发光元件提供驱动电流；

第一复位模块，与所述驱动晶体管的栅极电连接，用于在初始化阶段，向所述驱动晶体管栅极提供初始化电压；

第二复位模块，与所述驱动晶体管的第一极电连接，用于在所述初始化阶段，向所述驱动晶体管的第一电极提供所述初始化电压；

数据写入模块，用于将数据信号写入所述驱动晶体管的栅极；

阈值补偿模块，用于补偿所述驱动晶体管的阈值电压；

保持模块，与所述驱动晶体管的栅极电连接，用于保持所述驱动晶体管在所述发光阶段的栅极电压。

第二方面，本发明实施例还提供了一种显示面板，该显示面板包括本发明任意实施例提供的像素电路。

第三方面，本发明实施例还提供了一种像素电路的驱动方法，可用于本发明任意实施例提供的像素电路，该驱动方法包括：

本发明通过设置第一复位模块和第二复位模块，在初始化阶段，第一复位模块向驱动晶体管的栅极提供初始化电压，第二复位模块向驱动晶体管的第一极提供初始化电压，即在每一帧都驱动晶体管的栅极和第一极进行初始化，改善迟不同帧时由于驱动晶体管的第一极电压不一致以及驱动晶体管的栅极电压不一致造成的亮度不一致现象，提高显示的均一性。同时在初始化阶段，驱动晶体管栅极的初始化电压和第一极的初始化电压使驱动晶体管中流过大电流，恢复驱动管因偏压引起的性能漂移，解决显示过程的出现的残影问题，提高显示效果。

附图说明

图1是本发明实施例提供的一种像素电路的电路图；

图2是现有技术提供的一种像素电路的电路图；

图3是本发明实施例提供的一种驱动时序图；

图4是本发明实施例提供的另一种像素电路的电路图；

图5是本发明实施例提供的另一种驱动时序图；

图6是本发明实施例提供的另一种像素电路的电路图；

图7是本发明实施例提供的另一种像素电路的电路图；

图8是本发明实施例提供的一种显示面板的结构示意图；

图9是本发明实施例提供的一种显示装置的示意图

图10是本发明实施例提供的一种像素电路的驱动方法的流程示意图；

图11是本发明实施提供的一种显示面板中驱动器的结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

本发明实施例提供一种像素电路，该像素电路包括：发光元件，用于响应驱动电流而发光显示；驱动晶体管，用于在发光阶段向发光元件提供驱动电流；第一复位模块，与驱动晶体管的栅极电连接，用于在初始化阶段，向驱动晶体管栅极提供初始化电压；第二复位模块，与驱动晶体管的第一极电连接，用于在初始化阶段，向驱动晶体管的第一电极提供初始化电压；数据写入模块，用于将数据信号写入驱动晶体管的栅极；阈值补偿模块，用于补偿驱动晶体管的阈值电压；保持模块，与驱动晶体管的栅极电连接，用于保持驱动晶体管在发光阶段的栅极电压。

示例性地，参考图1，图1是本发明实施例提供的一种像素电路的电路图。该像素电路包括：发光元件11，用于响应驱动电流而发光显示，驱动电流由驱动晶体管12产生；驱动晶体管12，用于在发光阶段向发光元件11提供驱动电流；第一复位模块13，与驱动晶体管12的栅极电连接，也即与第一节点N1电连接，用于在初始化阶段，向驱动晶体管12栅极提供初始化电压；例如，将第三电平信号线Vref3上的电压写入驱动晶体管12的栅极。

第二复位模块14，第二复位模块14与驱动晶体管12的第一极电连接，也即与第二节点N2电连接，用于在初始化阶段，向驱动晶体管12的第一极提供初始化电压；例如，第二复位模块14将第三电平信号线Vref3上的电压写入驱动晶体管12的第一极。

数据写入模块15，用于将数据信号写入驱动晶体管12的栅极；例如，数据写入模块15将数据线data上的数据信号写入驱动晶体管12的栅极。阈值补偿模块16，用于补偿驱动晶体管12的阈值电压；保持模块17，与驱动晶体管12的栅极电连接，用于保持驱动晶体管12在发光阶段的栅极电压。保持模块17的第一极与驱动晶体管的栅极电连接，另一极用于输入固定电平信号，例如，另一极与第一电平信号线PVDD电连接。

具体地，在初始化阶段，第一复位模块13和第二复位模块14导通，第一复位模块13将第三电平信号线Vref3上的初始化电压写入驱动晶体管12的栅极，即写入第一节点N1，第二复位模块14将第三电平信号线Vref3上的初始化电压写入驱动晶体管12的第一极，即将初始化电压写入第二节点N2。同时对第一节点N1和第二节点N2的电位进行初始化。在数据写入阶段，数据写入模块15、阈值补偿模块16、驱动晶体管12导通，数据线上的数据信号依次通过数据写入模块15、驱动晶体管12和阈值补偿模块16写入驱动晶体管12的栅极，也即第一节点N1，直至驱动晶体管12的栅极和第一极的电压等于驱动晶体管12的阈值电压，驱动晶体管12截止，此时，保持模块17存储第一节点N1的电压。在发光阶段，驱动晶体管12产生驱动电流，产生的驱动电流流经发光元件11，发光元件11响应该驱动电流而发光。

本发明实施例提供的技术方案，在初始化阶段，驱动晶体管12的栅极和第一极均被写入初始化电压，如此，从上一帧的发光阶段到当前帧的初始化阶段，驱动晶体管12的栅极电压和第一极电压被强制为初始化电压，可以改善驱动晶体管12的栅极和第一极的电压跳变引起的发光亮度不一致，提高显示的均一性，改善显示效果。同时由于驱动晶体管栅极和第一极同时被初始化，驱动晶体管中流过大电流，可以恢复驱动晶体管由于偏压应力发生的阈值电压漂移，降低驱动晶体管的漂移程度。

为了清楚说明本发明实施例的技术方案的技术效果，现与另一像素电路进行对比说明。示例性地，参考图2，图2是现有技术提供的另一种像素电路的电路图，图2所示像素电路与图1所示像素电路不同的是，图2所示的像素电路没有设置第二复位模块。该针对该像素电路进行仿真模块，第n-1帧为0灰阶，第n帧为255灰阶，第n+1帧为255灰阶，对第一节点N1和第二节点N2在不同时段的电位进行检测，检测结果如下表所示。

表1

由上述表1可以看出，在初始化阶段，第n帧时，第二节点N2的电位与第n+1帧时第二节点N2的电位不同。这是由于在初始化阶段时，第n帧时，第一节点N1的电位-3V是由3.44V(第n-1帧的发光阶段第一节点N1的电位)过来；而第n+1帧的第一节点N1的电位-3V是由1.5V切换过来的，由于像素电路中第一节点N1和第二节点N2之间存在寄生电容，而第二节点N2在初始化阶段处于悬空状态，因此第一节点N1的电压变化量△V不一致，导致第n帧初始化阶段时第二节点N2的电位与第n+1帧初始化阶段第二节点N2的电位不同。进而导致在数据写入阶段时，第n帧时第一节点N1的电位与第n+1帧时第一节点N1的电位不同，从而造成第n帧亮度与第n+1帧亮度不一致的问题。例如，第n-1帧可对应像素显示的黑画面，第n帧可对应像素显示的白画面，可为开始显示的第一帧，这样将造成第一帧的亮度不一致。并且该像素电路驱动发光元件发光一段时间后，由于偏压应力会使驱动晶体管的阈值电压发生偏压，受偏移变化不同影响，出现迟滞效应，进而导致残影现象出现。

而本发明实施例提供的像素电路，在初始化阶段，第一复位模块13向驱动晶体管12的栅极，即第一节点N1提供初始化电压，第二复位模块14向驱动晶体管12的第一极，也即第二节点N2提供初始电压，对于相同的灰阶，在数据写入阶段，不同帧时第一节点N1的电位一致，提高显示的均一性。而且，在数据写入阶段，对驱动晶体管12的阈值电压进行抓取，第一节点N1的电压与驱动晶体管12的阈值电压相关，如此，第一节点N1抓取的阈值电压将趋于一致，改善第一节点N1和第二节点N2的电压跳变引起的阈值电压抓取不一致。即在每一帧都对第一节点N1和第二节点N2进行初始化，每一帧初始化阶段后，第一节点N1的电位均一致，而且第二节点N2的电位也均一致，相当于每一帧对第一节点N1和第二节点N2进行完全强制复位，改善亮度不一致现象，提高显示的均一性。同时在初始化阶段，第一节点N1的初始化电压和第二节点N2的初始化电压使驱动晶体管中流过大电流，恢复驱动晶体管因偏压引起的性能漂移，改善迟滞效应，解决显示出现的残影问题。

在本发明实施中，发光阶段还包括多个发光子阶段和多个发光截止阶段；

在发光子阶段，第二复位模块14截止；在发光截止阶段，第二复位模块14导通，向驱动晶体管12的第一极提供初始化电压。在发光截止阶段，向驱动晶体管12第一极提供的初始化电压，可以改善驱动晶体管12的偏压，恢复驱动晶体管12因偏压引起的性能漂移，解决显示出现的残影问题，改善显示效果。

进一步的，本发明实施例提供的像素电路还可包括发光控制模块；发光控制模块的控制端与第一发光信号线电连接；第二复位模块的控制端与第一控制信号线电连接。

继续参考图1，其中，发光控制模块可包括第一发光控制模块18和第二发光控制模块19；

第一发光信号线Emit1上的信号包括多个高、低电平脉冲，第一控制信号线上的信号包括多个高、低电平脉冲；

在发光阶段，第一发光信号线的高电平脉冲与第一控制信号线的低电平脉冲对应，第一发光信号线的低电平脉冲与第一控制信号线的高电平脉冲对应。

图3是本发明实施例提供的一种驱动时序图，参考图3，SSn表示第n帧，SSn+1表示第n+1帧，t3阶段为发光阶段，可以看到，第一发光信号线Emit1上的信号包括多个高、低电平脉冲，第一控制信号线K1上的信号包括多个高、低电平脉冲；并且在t3阶段，第一发光信号线Emit1的高电平脉冲与第一控制信号线K1的低电平脉冲对应，第一发光信号线Emit1的低电平脉冲与第一控制信号线K1的高电平脉冲对应。由此，发光阶段，驱动晶体管12的不一直处于同正偏压状态或者负偏压状态，可以改善驱动晶体管12长时间处于同一种偏压状态下而造成的阈值漂移情况，恢复驱动晶体管12的特性漂移，改善显示效果。

图4是本发明实施例提供的另一种像素电路的电路图，参考图4，在上述实施例的基础上，数据写入模块包括第一晶体管M1，阈值补偿模块包括第二晶体管M2，第一复位模块包括第六晶体管M6；第一晶体管M1的第一极与数据线data电连接、第二极与驱动晶体管12的第一极电连接、栅极与第一扫描线S1电连接；第二晶体管M2的第一极与驱动晶体管12的第二极电连接、第二极与驱动晶体管12的栅极电连接、栅极与第一扫描线S1电连接；第六晶体管M6的第一极与第三电平信号线Vref3电连接、第二极与驱动晶体管12的栅极电连接、栅极与第二扫描线S2电连接；第一电容Cst1的第一极与驱动晶体管12的栅极电连接，第一电容Cst1的第二极与第一电平信号线PVDD电连接；发光元件11的第二极与第二电平信号线PVEE电连接。

发光控制模块包括第四晶体管M4和第五晶体管M5；第四晶体管M4的第一极与第一电平信号线PVEE电连接、第二极与驱动晶体管12的第一极电连接、栅极与第一发光信号线Emit1电连接；第五晶体管M5的第一极与驱动晶体管12的第二极电连接、第二极与发光元件11的第一极电连接、栅极与第一发光信号线Emit1电连接。

第二复位模块包括第七晶体管M7；第七晶体管M7的第一极与第三电平信号线Vref3电连接、第二极与驱动晶体管12的第一极电连接、栅极与第一控制信号线K1电连接。

图5是本发明实施例提供的另一种驱动时序图，下面结合图4和图5，示例性地说明图4所示像素电路的工作过程。其中，第一电平信号线PVDD上的第一电平信号为高电平，第二电平信号线PVEE上的第二电平信号为低电平。各晶体管均为P型晶体管。该像素电路的工作过程包括如下阶段：

t1阶段，也称初始化阶段，第一发光信号线Emit1上的信号为高电平，第四晶体管M4和第五晶体管M5截止。第一控制信号线K1上的信号为低电平，第七晶体管M7导通，第三电平信号线Vref3上的初始化电压通过导通的第七晶体管M7写入驱动晶体管12的第一极，也即第二节点N2，驱动晶体管的第一极为驱动晶体管的栅极。第二扫描线S2上的信号为低电平，第六晶体管M6导通，第三电平信号线Vref3上的初始化电压通过导通的第六晶体管M6写入驱动晶体管12的栅极和第一电容Cst1的第一极，其中，初始化电压可以为低电平，以对驱动晶体管12的栅极电极和第一电容Cst1的第一极的电压进行初始化，保证下一阶段驱动晶体管12导通，数据信号能够写入驱动晶体管12的栅极，由于对驱动晶体管12的栅极电压和第一极的电压均进行初始化，驱动晶体管12中流过大电流，强制恢复驱动晶体管12因偏压引起的性能漂移。

t2阶段，也称数据写入阶段，第四晶体管M4和第五晶体管M5截止，第一控制信号线K1上的信号为高电平，第七晶体管M7截止；第二扫描线S2上的信号为低电平，第六晶体管M6导通。第二扫描线S2上的信号为高电平，第六晶体管M6截止。第一扫描线S1上的信号为低电平，第一晶体管M1和第二晶体管M2导通，数据线data上的数据信号依次通过第一晶体管M1、驱动晶体管12和第二晶体管M2写入驱动晶体管12的栅极和第一电容Cst1的第一极，驱动晶体管12的栅极电压逐渐升高，直至驱动晶体管12的栅极电压和源极电压差等于驱动晶体管12的阈值电压时，驱动晶体管12截止，驱动晶体管12的栅极电压保持不变，驱动晶体管12的栅极电压，即第一节点N1的电压V₁＝V_data-|V_th|，其中V_data为数据线data上的数据信号的电压值，V_th为驱动晶体管12的阈值电压。

t3阶段，也称发光阶段，第一发光信号线Emit1上的信号为低电平，第四晶体管M4和第五晶体管M5导通。第一扫描线S1上的信号为高电平，第一晶体管M1和第二晶体管M2截止，第六晶体管M6和第七晶体管M6也截止。驱动晶体管的第一极(源极)的电压为V_PVDD，驱动晶体管源极和栅极电压差V_sg＝V_PVDD-V₁＝V_PVDD-V_data+|V_th|，驱动晶体管12的漏电流，即驱动晶体管12产生的驱动电流驱动发光元件11发光，驱动电流I_d满足以下公式：

其中，V_PVDD为第一电平信号线PVDD上的第一电平信号的电压值，也即第二节点N2的电压值。可以看到，驱动晶体管12产生的驱动电流I_d与驱动晶体管12的阈值电压V_th无关。实现了对驱动晶体管12的阈值电压补偿，解决了驱动晶体管12阈值电压漂移引起的显示异常问题。而且对驱动晶体管12的栅极和第一极同时进行初始化，改善不同帧时由于驱动晶体管的栅极电压差异以及驱动晶体管的第一极电压差异而造成的亮度不一致像素，提高显示的均一性，并解决显示过程出现的残影问题，提高显示效果。

在本发明实施例的其他实施方式中，发光阶段可包括还包括多个发光子阶段和多个发光截止阶段，示例性地，继续参考图3，发光阶段t3包括发光子阶段t31、t33和t35，以及截止阶段t32和t34。

在发光子阶段t31、t33和t35，各晶体管的工作过程与发光阶段相同，驱动晶体管12处于负偏压状态，不在赘述。在截止阶段t32和t34，第一发光信号线Emit1上的信号为高电平，第四晶体管M4和第五晶体管M5截止。第一控制信号线K1上的信号为低电平，第七晶体管M7导通，第三电平信号线Vref3上的初始化电压通过导通的第七晶体管M7写入驱动晶体管12的第一极，也即第二节点N2。此阶段，驱动晶体管12的栅极电压为V₁＝V_data-|V_th|，驱动晶体管12的第一极的电压有V_PVDD变化为V_ref，V_ref为第三电平信号线Vref3上的信号电压值。V_data-|V_th|大于V_ref，此阶段，驱动晶体管12处于正偏压状态。可以看到，在发光阶段t3，驱动晶体管12交替处于正偏压状态和负偏压状态，防止驱动晶体管12长时间一直处于正偏压状态或者负偏压状态，恢复驱动晶体管12因偏压应力引起的特性漂移，减小驱动晶体管12的特性漂移。

图6是本发明实施例提供的另一种像素电路的电路图。与图4所示像素电路不同的是，第二晶体管M2与第六晶体管M6为双栅结构。第二晶体管M2和第六晶体管M6为双栅结构，第二晶体管M2和第六晶体管M6在发光阶段截止，可以降低第二晶体管M2和第六晶体管M6截止时的漏电流，降低对第一节点N1电压的影响，提高显示的均一性，抑制闪烁。

上述示例中，第一晶体管M1、第二晶体管M2、第四晶体管M4、第五晶体管M5、第六晶体管M6、第七晶体管M7、和驱动晶体管12为P型晶体管，在本发明实施的其他实施方式中第一晶体管M1、第二晶体管M2、第四晶体管M4、第五晶体管M5、第六晶体管M6、第七晶体管M7、和驱动晶体管12可均为N型晶体管。

图7是本发明实施例提供的另一种像素电路的电路图，在上述实施例的基础上，本发明实施例提供的像素电路还包括阳极复位模块，阳极复位模块用于初始化发光元件第一极的电压；

参考图7，阳极复位模块可包括第八晶体管M8；第八晶体管M8的第一极与第三电平信号线Vref3电连接、第二极与发光元件11的第一极电连接、栅极与第一扫描线S1或者第二扫描线S2电连接。第八晶体管M8在初始化阶段或者复位阶段，将第三电平信号线Vref3上的电压写入，发光元件11的第一极，对发光元件11的第一极电位进行初始化，降低上一帧发光元件11第一极的电压对后一帧发光元件11第一极电压的影响，提高显示的均一性。

本发明实施例还提供了一种显示面板，参考图8，图8是本发明实施例提供的一种显示面板的结构示意图，该显示面板80包括本发明任意实施例提供的像素电路10。其中Sn-2、Sn-1和Sn为扫描线。

本发明实施例还提供了一种显示装置，参加图9，图9是本发明实施例提供的一种显示装置的示意图，该显示装置90包括本发明任意实施例提供的显示面板80。显示装置90可以是例如触摸显示屏、手机、平板计算机、笔记本电脑或电视机等任何具有显示功能的电子设备。

本发明实施例还提供了一种像素电路的驱动方法，可用于本发明任意实施例提供的像素电路。参考图10，该驱动方法包括：

S110、初始化阶段，第一复位模块导通，第一初始化信号写入驱动晶体管的栅极；第二复位模块导通，第二初始化信号写入驱动晶体管的第一极；

S120、数据写入阶段，第一复位模块和第二复位模块关断，数据写入模块和阈值补偿模块导通，保持模块和驱动晶体管电连接的一端存储的电压与驱动晶体管的阈值电压关联；

S130、发光阶段，数据写入模块和阈值补偿模块关断，驱动晶体管产生驱动电流驱动发光元件发光显示。

示例性地，本发明实施例提供的像素电路的驱动方法用于图1所示的像素电路时，参加图11，图11是本发明实施例提供的显示面板中驱动器的结构示意。扫描驱动器112可向扫描线提供扫描信号，例如向第一扫描线S1和第二扫描线S2提供扫描信号。数据驱动器113可向数据线data提供数据信号。电源驱动器111可向第一电平信号线PVDD和第二电平信号线PVDD、第三电平信号线Vref3提供电平信号。其中第一控制信号线K1上的信号包括多个高、低电平脉冲时，可以由扫描驱动器112，或者显示面板上的其他驱动器提供。

在初始化阶段，第二扫描线S2上的扫描信号控制第一复位模块13导通，第三电平信号线Vref3上的第一初始化信号写入驱动晶体管12的栅极；第一控制信号线K1上信号控制第二复位模块14导通，第二初始化信号写入驱动晶体管12的第一极；其中，第二初始化信号可以与第一初始化信号相同，例如图1中第二复位模块14将第三电平信号线Vref3上的第一初始化信号写入驱动晶体管12的第一极。即，同时对驱动晶体管12的栅极和第一极的电位进行初始化。

在数据写入阶段，第二扫描线S2上的信号控制第一复位模块13关断，第一控制信号线K1上的信号控制第二复位模块14关断，第一扫描线S1上的扫描信号控制数据写入模块15和阈值补偿模块16导通，数据线data上的数据信号通过数据写入模块15、驱动晶体管12和阈值补偿模块16写入驱动晶体管12的栅极，直至驱动晶体管12的栅极和源极电压差等于其阈值电压时，驱动晶体管12截止，保持模块17和驱动晶体管12电连接的一端抓取到驱动晶体管12的阈值电压；

在发光阶段，第一扫描线S1上的信号控制数据写入模块15和阈值补偿模块16关断，驱动晶体管12产生驱动电流，产生的驱动电流流经发光元件发光显示。

进一步的，像素电路还包括发光控制模块，发光控制模块的控制端与第一发光信号线电连接；

数据写入模块的控制端与第一扫描线电连接、第一端与数据线电连接、第二端与驱动晶体管的第一极电连接；

阈值补偿模块的控制端与第一扫描线电连接、第一端与驱动晶体管的第二极电连接、第二端与驱动晶体管的栅极电连接；

保持模块的第一端与驱动晶体管的栅极电连接，保持模块的第二端用于输入固定电平信号；

第一发光控制模块的控制端与第一发光信号线电连接、第一端与第一电平信号线电连接、第二端与驱动晶体管的第一极电连接、第三端与驱动晶体管的第二极电连接、第四端与发光元件的第一极电连接；

发光元件的第二极与第二电平信号线电连接；

第一复位模块的控制端与第二扫描线电连接、第一端与第三电平信号线电连接、第二端与驱动晶体管的栅极电连接；

第二复位模块的控制端与第一控制信号线电连接、第一端与第三电平信号线电连接、第二端与驱动晶体管的第一极电连接；

发光阶段还包括多个发光子阶段和多个发光截止阶段；

驱动方法还包括：在发光子阶段，第二复位模块截止，发光控制模块导通，驱动晶体管产生的驱动电流传输至发光元件；在发光截止阶段，第二复位模块导通，发光控制模块截止，第二复位模块向驱动晶体管的第一极提供初始化电压。

其中，第一发光信号线上的信号可包括多个高、低电平脉冲，第一控制信号线上的信号可包括多个高、低电平脉冲；在发光阶段，第一发光信号线的高电平脉冲与第一控制信号线的低电平脉冲对应，第一发光信号线的低电平脉冲与第一控制信号线的高电平脉冲对应。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (13)

1.一种像素电路，其特征在于，包括：

发光元件，用于响应驱动电流而发光显示；

驱动晶体管，用于在发光阶段向所述发光元件提供驱动电流；

第一复位模块，与所述驱动晶体管的栅极电连接，用于在初始化阶段，向所述驱动晶体管栅极提供初始化电压；

第二复位模块，与所述驱动晶体管的第一极电连接，用于在所述初始化阶段，向所述驱动晶体管的第一电极提供所述初始化电压；

数据写入模块，用于将数据信号写入所述驱动晶体管的栅极；

阈值补偿模块，用于补偿所述驱动晶体管的阈值电压；

保持模块，与所述驱动晶体管的栅极电连接，用于保持所述驱动晶体管在所述发光阶段的栅极电压。

2.根据权利要求1所述的像素电路，其特征在于，所述发光阶段还包括多个发光子阶段和多个发光截止阶段；

在所述发光子阶段，所述第二复位模块截止；在所述发光截止阶段，所述第二复位模块导通，向所述驱动晶体管的第一极提供所述初始化电压。

3.根据权利要求2所述的像素电路，其特征在于，还包括发光控制模块；

所述发光控制模块的控制端与第一发光信号线电连接；

所述第二复位模块的控制端与第一控制信号线电连接；

所述第一发光信号线上的信号包括多个高、低电平脉冲，所述第一控制信号线上的信号包括多个高、低电平脉冲；

在所述发光阶段，所述第一发光信号线的高电平脉冲与所述第一控制信号线的低电平脉冲对应，所述第一发光信号线的低电平脉冲与所述第一控制信号线的高电平脉冲对应。

4.根据权利要求3所述的像素电路，其特征在于，所述发光控制模块包括第四晶体管和第五晶体管；

所述第四晶体管的第一极与第一电平信号线电连接、第二极与所述驱动晶体管的第一极电连接、栅极与所述第一发光信号线电连接；

所述第五晶体管的第一极与所述驱动晶体管的第二极电连接、第二极与所述发光元件的第一极电连接、栅极与所述第一发光信号线电连接。

5.根据权利要求3所述的像素电路，其特征在于，所述第二复位模块包括第七晶体管；

所述第七晶体管的第一极与第三电平信号线电连接、第二极与所述驱动晶体管的第一极电连接、栅极与所述第一控制信号线电连接。

6.根据权利要求2所述的像素电路，其特征在于，所述数据写入模块包括第一晶体管，所述阈值补偿模块包括第二晶体管，所述第一复位模块包括第六晶体管；

所述第一晶体管的第一极与数据线电连接、第二极与所述驱动晶体管的第一极电连接、栅极与第一扫描线电连接；

所述第二晶体管的第一极与所述驱动晶体管的第二极电连接、第二极与所述驱动晶体管的栅极电连接、栅极与所述第一扫描线电连接；

所述第六晶体管的第一极与第三电平信号线电连接、第二极与所述驱动晶体管的栅极电连接、栅极与第二扫描线电连接；

所述第一电容的第一极与所述驱动晶体管的栅极电连接，所述第一电容的第二极与第一电平信号线电连接；

所述发光元件的第二极与第二电平信号线电连接。

7.根据权利要求6所述的像素电路，其特征在于，所述第二晶体管与所述第六晶体管为双栅结构。

8.根据权利要求6所述的像素电路，其特征在于，所述第一晶体管、所述第二晶体管、所述第六晶体管、和所述驱动晶体管均为P型晶体管或N型晶体管。

9.根据权利要求2所述的像素电路，其特征在于，还包括阳极复位模块，用于初始化所述发光元件第一极的电压；

所述阳极复位模块包括第八晶体管；所述第八晶体管的第一极与第四电平信号线电连接、第二极与所述发光元件的第一极电连接、栅极与第一扫描线或者第二扫描线电连接。

10.一种显示面板，其特征在于，包括权利要求1-9任一项所述的像素电路。

11.一种用于驱动权利要求1所述的像素电路的驱动方法，其特征在于，包括：

初始化阶段，所述第一复位模块导通，第一初始化信号写入所述驱动晶体管的栅极；第二复位模块导通，第二初始化信号写入所述驱动晶体管的第一极；

数据写入阶段，所述第一复位模块和所述第二复位模块关断，所述数据写入模块和所述阈值补偿模块导通，所述保持模块和所述驱动晶体管电连接的一端存储的电压与所述驱动晶体管的阈值电压关联；

发光阶段，所述数据写入模块和所述阈值补偿模块关断，所述驱动晶体管产生驱动电流驱动所述发光元件发光显示。

12.根据权利要求11所述的驱动方法，其特征在于，所述像素电路还包括发光控制模块，所述发光控制模块的控制端与第一发光信号线电连接；

所述数据写入模块的控制端与第一扫描线电连接、第一端与数据线电连接、第二端与所述驱动晶体管的第一极电连接；

所述阈值补偿模块的控制端与所述第一扫描线电连接、第一端与所述驱动晶体管的第二极电连接、第二端与所述驱动晶体管的栅极电连接；

所述保持模块的第一端与所述驱动晶体管的栅极电连接，所述保持模块的第二端用于输入固定电平信号；

所述第一发光控制模块的控制端与第一发光信号线电连接、第一端与第一电平信号线电连接、第二端与所述驱动晶体管的第一极电连接、第三端与所述驱动晶体管的第二极电连接、第四端与所述发光元件的第一极电连接；

所述发光元件的第二极与第二电平信号线电连接；

所述第一复位模块的控制端与第二扫描线电连接、第一端与第三电平信号线电连接、第二端与所述驱动晶体管的栅极电连接；

所述第二复位模块的控制端与第一控制信号线电连接、第一端与所述第三电平信号线电连接、第二端与所述驱动晶体管的第一极电连接；

所述发光阶段还包括多个发光子阶段和多个发光截止阶段；

所述驱动方法还包括：在所述发光子阶段，所述第二复位模块截止，所述发光控制模块导通，所述驱动晶体管产生的驱动电流传输至所述发光元件；在所述发光截止阶段，所述第二复位模块导通，所述发光控制模块截止，所述第二复位模块向所述驱动晶体管的第一极提供所述初始化电压。

13.根据权利要求12所述的驱动方法，其特征在于，所述第一发光信号线上的信号包括多个高、低电平脉冲，所述第一控制信号线上的信号包括多个高、低电平脉冲；

在所述发光阶段，所述第一发光信号线的高电平脉冲与所述第一控制信号线的低电平脉冲对应，所述第一发光信号线的低电平脉冲与所述第一控制信号线的高电平脉冲对应。