CN214377609U - 像素电路、显示面板及显示装置 - Google Patents

Abstract

本申请公开了一种像素电路、显示面板及显示装置。像素电路包括：使能模块、阳极复位模块及发光模块；其中，使能模块与发光模块串联在第一电源线与第二电源线之间，使能模块用于驱动发光模块发光；阳极复位模块与发光模块的阳极电连接，用于对发光模块的阳极复位；阳极复位模块包括第一晶体管和第二晶体管，第一晶体管的栅极和第二晶体管的栅极均与第一扫描信号线电连接，第一晶体管的第一极与第一参考信号线电连接，第一晶体管的第二极与第二晶体管的第一极电连接，第二晶体管的第二极与发光模块的阳极电连接。根据本申请实施例，能够降低晶体管的漏电流对显示效果的影响。

Description

像素电路、显示面板及显示装置

技术领域

本申请涉及显示技术领域，具体涉及一种像素电路、显示面板及显示装置。

背景技术

有机发光二极管(Organic Light Emitting Diode，OLED)是当今显示器研究领域的热点之一，与液晶显示器(Liquid Crystal Display，LCD)相比，OLED显示屏具有低能耗、生产成本低、自发光、宽视角及响应速度快等优点，目前，在手机、PDA、数码相机等显示领域OLED显示面板已经开始取代传统的LCD显示面板。

在OLED显示面板中，OLED需要利用像素电路进行驱动，像素电路主要由多个晶体管构成，然而晶体管存在漏电流现象，影响显示面板的显示效果。

实用新型内容

本申请提供一种像素电路、显示面板及显示装置，能够降低晶体管的漏电流对显示效果的影响。

第一方面，本申请实施例提供一种像素电路，其包括：使能模块、阳极复位模块及发光模块；其中，使能模块与发光模块串联在第一电源线与第二电源线之间，使能模块用于驱动发光模块发光；阳极复位模块与发光模块的阳极电连接，用于对发光模块的阳极复位；阳极复位模块包括第一晶体管和第二晶体管，第一晶体管的栅极和第二晶体管的栅极均与第一扫描信号线电连接，第一晶体管的第一极与第一参考信号线电连接，第一晶体管的第二极与第二晶体管的第一极电连接，第二晶体管的第二极与发光模块的阳极电连接。

在第一方面一种可能的实施方式中，使能模块包括数据写入子模块、驱动子模块、阈值补偿子模块、复位子模块、存储子模块、第一发光控制子模块及第二发光控制子模块；其中，

数据写入子模块与驱动子模块电连接，数据写入子模块用于向驱动子模块的控制端写入数据电压，驱动子模块用于产生驱动电流；

阈值补偿子模块连接于驱动子模块的第二端和控制端之间，用于对驱动子模块进行阈值补偿；

复位子模块与驱动子模块的控制端电连接，用于对驱动子模块的控制端进行复位；

存储子模块连接于驱动子模块的控制端和第一电源线之间，存储子模块用于维持驱动子模块的控制端的电位；

第一发光控制子模块连接于第一电源线和驱动子模块的第一端之间，第二发光控制子模块连接在驱动子模块的第二端与发光模块之间，第一发光控制子模块和第二发光控制子模块用于控制驱动子模块产生的驱动电流传输至发光模块。

在第一方面一种可能的实施方式中，阈值补偿子模块包括第一双栅晶体管，第一双栅晶体管包括第三晶体管和第四晶体管，第三晶体管和第四晶体管的栅极均与第二扫描信号线电连接，第三晶体管的第一极与驱动子模块的第二端电连接，第三晶体管的第二极与第四晶体管的第一极电连接，第四晶体管的第二极与驱动子模块的控制端电连接。

在第一方面一种可能的实施方式中，第三晶体管的第二极及第四晶体管的第一极与第一晶体管的第二极及第二晶体管的第一极电连接。

在第一方面一种可能的实施方式中，使能模块还包括漏电抑制子模块，漏电抑制子模块与第三晶体管的第二极及第四晶体管的第一极电连接，用于抑制驱动子模块的控制端的漏电流。

在第一方面一种可能的实施方式中，漏电抑制子模块包括第五晶体管，第五晶体管的栅极与第三扫描信号线电连接，第五晶体管的第一极与第二参考信号线电连接，第五晶体管的第二极与第三晶体管的第二极及第四晶体管的第一极电连接。

在第一方面一种可能的实施方式中，复位子模块包括第二双栅晶体管，第二双栅晶体管包括第六晶体管和第七晶体管，第六晶体管和第七晶体管的栅极均与第四扫描信号线电连接，第六晶体管的第一极与第三参考信号线电连接，第六晶体管的第二极与第七晶体管的第一极电连接，第七晶体管的第二极与驱动子模块的控制端电连接。

在第一方面一种可能的实施方式中，数据写入子模块包括第八晶体管，驱动子模块包括第九晶体管，第一发光控制子模块包括第十晶体管，第二发光控制子模块包括第十一晶体管，存储子模块包括存储电容，发光模块包括至少一个发光元件；其中，

第八晶体管的栅极与第二扫描信号线电连接，第八晶体管的第一极与数据信号线电连接，第八晶体管的第二极与第九晶体管的第一极电连接；

第九晶体管的栅极为驱动子模块的控制端，第九晶体管的第一极为驱动子模块的第一端，第九晶体管的第二极为驱动子模块的第二端；

第十晶体管的栅极和第十一晶体管的栅极均与发光控制信号线电连接，第十晶体管的第一极与第一电源线电连接，第十晶体管的第二极与第九晶体管的第一极电连接，第十一晶体管的第一极与第九晶体管的第二极电连接，第十一晶体管的第二极与发光元件的阳极电连接；

存储电容的第一极与第一电源线电连接，存储电容的第二极与第九晶体管的栅极电连接；

发光元件的阴极与第二电源线电连接。

第二方面，基于同一发明构思，本申请实施例提供一种显示面板，其包括如第一方面实施例的像素电路。

第三方面，本申请实施例提供一种显示装置，其包括如第一方面实施例的显示面板。

根据本申请实施例提供的像素电路、显示面板及显示装置，由于发光模块的阳极与第一参考信号线之间设有两个晶体管，相对于仅设置一个晶体管隔离发光模块的阳极与第一参考信号线，第一晶体管和第二晶体管能够有效减小第一参考信号线对第一电源线和第二电源线回路上的电流的分流，从而改善显示面板亮度不均的问题。

附图说明

通过阅读以下参照附图对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显，其中，相同或相似的附图标记表示相同或相似的特征，附图并未按照实际的比例绘制。

图1示出本申请一种实施例提供的像素电路的结构示意图；

图2示出本申请另一种实施例提供的像素电路的结构示意图；

图3示出本申请又一种实施例提供的像素电路的结构示意图；

图4示出本申请又一种实施例提供的像素电路的结构示意图；

图5示出本申请又一种实施例提供的像素电路的结构示意图；

图6示出本申请又一种实施例提供的像素电路的结构示意图；

图7示出本申请又一种实施例提供的像素电路的结构示意图；

图8示出本申请另一种实施例提供的像素电路的结构示意图；

图9示出本申请又一种实施例提供的像素电路的结构示意图；

图10示出图8的一种时序示意图；

图11示出图9的一种时序示意图；

图12示出本申请一种实施例提供的显示面板的结构示意图；

图13示出本申请一种实施例提供的显示装置的结构示意图。

具体实施方式

下面将详细描述本申请的各个方面的特征和示例性实施例，为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本申请进行进一步详细描述。应理解，此处所描述的具体实施例仅被配置为解释本申请，并不被配置为限定本申请。对于本领域技术人员来说，本申请可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本申请的示例来提供对本申请更好的理解。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。

应当理解，在描述部件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将部件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。

经本申请发明人研究发现，为了防止显示面板的残影问题，可以设置一个晶体管对发光元件的阳极进行复位，然而该晶体管若漏电的话，在发光阶段，该晶体管会分流发光元件的电流，并且不同像素电路中该晶体管的漏电存在差异，因此会引起显示面板亮度不均，另外在低灰阶下这种现象会比较明显。

针对上述技术问题，本申请提供一种像素电路、显示面板及显示装置。以下将通过附图对本申请实施例提供的像素电路、显示面板及显示装置进行说明。

如图1所示，本申请实施例提供的像素电路10包括使能模块11、阳极复位模块12和发光模块13。其中，使能模块11和发光模块13串联在第一电源线ELVDD和第二电源线ELVSS之间，使能模块11用于驱动发光模块13发光。示例性的，第一电源线ELVDD上的电压为正电压，第二电源线ELVSS的电压为负电压。阳极复位模块12与发光模块13的阳极电连接，用于对发光模块13的阳极复位。示例性的，发光模块13的阴极与第二电源线ELVSS电连接。

阳极复位模块12包括第一晶体管T1和第二晶体管T2。第一晶体管T1的栅极和第二晶体管T2的栅极均与第一扫描信号线SCAN1电连接，第一晶体管T1的第一极与第一参考信号线Vint1电连接，第一晶体管T1的第二极与第二晶体管T2的第一极电连接，第二晶体管T2的第二极与发光模块13的阳极电连接。可以理解为，第一晶体管T1和第二晶体管T2构成了一个双栅晶体管。

根据本申请实施例提供的像素电路，由于发光模块13的阳极与第一参考信号线Vint1之间设有两个晶体管，相对于仅设置一个晶体管隔离发光模块13的阳极与第一参考信号线Vint1，第一晶体管T1和第二晶体管T2能够有效减小第一参考信号线Vint1对第一电源线ELVDD和第二电源线ELVSS回路上的电流的分流，从而改善显示面板亮度不均的问题。

示例性的，第一晶体管T1和第二晶体管T2可以均为P型晶体管，也可以均为N型晶体管，本申请对此不作限定。第一扫描信号线SCAN1可以与栅极驱动电路的输出端电连接，用于传输扫描信号。第一参考信号线Vint1可以与参考信号端电连接，用于传输参考信号。第一参考信号线Vint1上传输的电压可以是负电压。

本申请对使能模块11的具体结构不作限定，只要使能模块11能够驱动发光模块13发光即可。在一些可选的实施例中，如图2所示，使能模块11可以包括数据写入子模块111、驱动子模块112、阈值补偿子模块113、复位子模块114、存储子模块115、第一发光控制子模块116及第二发光控制子模块117。

其中，数据写入子模块111与驱动子模块112电连接，数据写入子模块111用于向驱动子模块112控制端写入数据电压，驱动子模块112用于产生驱动电流。阈值补偿子模块113连接于驱动子模块112的第二端和控制端之间，用于对驱动子模块112进行阈值补偿。复位子模块114与驱动子模块112的控制端电连接，用于对驱动子模块112的控制端进行复位。存储子模块115连接于驱动子模块112的控制端和第一电源线ELVDD之间，存储子模块115用于维持驱动子模块112的控制端的电位。第一发光控制子模块116连接在第一电源线ELVDD和驱动子模块112的第一端之间，第二发光控制子模块117连接在驱动子模块112的第二端与发光模块13之间，第一发光控制子模块116和第二发光控制子模块117用于控制驱动子模块112产生的驱动电流传输至发光模块13。

根据本申请实施例，通过设置阈值补偿子模块113可以使流经发光模块13的电流免受驱动子模块112的阈值电压的影响，从而提高显示面板的亮度均一性；通过设置复位子模块113，可以避免数据写入子模块111无法将数据信号写入驱动子模块112控制端的情况出现。

示例性的，数据写入子模块111与数据信号线VDATA及驱动子模块112的第一端电连接。数据写入子模块111和阈值补偿子模块113的控制端可以均与第二扫描信号线SCAN2电连接。复位子模块114可以与第三参考信号线Vint3及第四扫描信号线SCAN4电连接。第一发光控制子模块116及第二发光控制子模块117的控制端可以与发光控制信号线EM电连接。可选的，第一扫描信号线SCAN1可以复用为第四扫描信号线SCAN4，第一参考信号线Vint1可以复用为第三参考信号线Vint3。

在一些可选的实施例中，如图3所示，阈值补偿子模块113包括第一双栅晶体管T1’，第一双栅晶体管T1’包括第三晶体管T3和第四晶体管T4，第三晶体管T3和第四晶体管T4的栅极均与第二扫描信号线SCAN2电连接，第三晶体管T3的第一极与驱动子模块112的输出端电连接，第三晶体管T3的第二极与第四晶体管T4的第一极电连接，第四晶体管T4的第二极与驱动子模块112的控制端电连接。

双栅晶体管相对于单栅晶体管具有更低的漏电流，通过将阈值补偿子模块113设置为双栅晶体管，能够降低驱动子模块112的控制端的漏电流。

第三晶体管T3和第四晶体管T4可以均为P型晶体管，也可以均为N型晶体管。示例性的，第三晶体管T3的第二极和第四晶体管T4的第一极在第一节点N1连接，第三晶体管T3和第四晶体管T4的栅极与第三晶体管T3的第二极和第四晶体管T4的第一极之间构成寄生电容。以第三晶体管T3和第四晶体管T4均为P型晶体管为例，本申请的发明人发现，第二扫描信号线SCAN2上的扫描信号为低电平时，第三晶体管T3和第四晶体管T4导通，驱动子模块112的控制端的电位为Vdata+|Vth|，此时第一节点N1的电位也为Vdata+|Vth|，在第二扫描信号线SCAN2上的扫描信号由低电平变跳变为高电平时，第三晶体管T3和第四晶体管T4的栅极电位升高，由于寄生电容的耦合作用，第一节点N1的电位也会升高△V1，第一节点N1的电位变为Vdata+|Vth|+△V1，例如△V1为5V～10V，导致第一节点N1与驱动子模块112的控制端的电位不再相等，导致第四晶体管T4在发光阶段会漏电，影响驱动子模块112的控制端的电位，使得显示面板会出现闪烁(flicker)甚至显示不均(mura)。

为了解决上述技术问题，在一些可选的实施例中，如图4所示，第三晶体管T3的第二极及第四晶体管T4的第一极与第一晶体管T1的第二极及第二晶体管T2的第一极电连接。例如，第一晶体管T1的第二极及第二晶体管T2的第一极在第二节点N2连接，也就是说，第一节点N1与第二节点N2连接。

示例性的，在同一帧内，第一扫描信号线SCAN1上的扫描信号的导通电平的开始时刻在第二扫描信号线SCAN2上的扫描信号的导通电平的结束时刻之后，导通电平可以理解为能够使晶体管导通的电平，例如P型晶体管的导通电平为低电平，N型晶体管的导通电平为高电平。

第一晶体管T1和第二晶体管T2的栅极与第一晶体管T1的第二极及第二晶体管T2的第一极之间也会构成寄生电容。在第二扫描信号线SCAN2上的扫描信号由低电平变跳变为高电平时，第一节点N1的电位为Vdata+|Vth|+△V1，以第一参考信号线Vint1上的电压为V1为例，第一扫描信号线SCAN1上的扫描信号为低电平时，第一晶体管T1和第二晶体管T2导通，第二节点N2的电位为V1，此时第一节点N1的电位由Vdata+|Vth|+△V1变为V1，第一扫描信号线SCAN1上的扫描信号由低电平跳变为高电平时，由于寄生电容的耦合作用，第二节点N2也会升高△V2，因此第一节点N1的电位由V1变为V1+△V2。例如，△V2为5V～10V。V1为负电压，例如V1为-3V。因此，通过将第一节点N1和第二节点N2电连接，可以在阈值补偿阶段之后且在发光阶段之前，将第一节点N1的电位拉低，从而使第一节点N1的电位与驱动子模块112的控制端的电位接近，也就是说能够改善第四晶体管T4的漏电问题，提高驱动子模块112的控制端的电位的稳定性，改善由于第四晶体管T4的漏电引起的闪烁或亮度不均的问题。

在另一些可选的实施例中，如图5所示，使能模块11还可以包括漏电抑制子模块118，漏电抑制子模块118与第三晶体管T3的第二极及第四晶体管T4的第一极电连接，用于抑制驱动子模块112的控制端通过第四晶体管T4的漏电流。

漏电抑制子模块118能够抑制第四晶体管T4的漏电流，可以在阈值补偿阶段之后且在发光阶段之前，将第一节点N1的电位拉低，从而使第一节点N1的电位与驱动子模块112的控制端的电位接近，也就是说能够改善第四晶体管T4的漏电问题，提高驱动子模块112的控制端的电位的稳定性，改善由于第四晶体管T4的漏电引起的闪烁或亮度不均的问题。

在一些可选的实施例中，如图6所示，漏电抑制子模块118包括第五晶体管T5，第五晶体管T5的栅极与第三扫描信号线SCAN3电连接，第五晶体管T5的第一极与第二参考信号线Vint2电连接，第五晶体管T5的第二极与第三晶体管T3的第二极及第四晶体管T4的第一极电连接。示例性的，第五晶体管T5的第二极与第一节点N1电连接。

示例性的，第一扫描信号线SCAN1可以复用为第三扫描信号线SCAN3。第一参考信号线Vint1可以复用为第二参考信号线Vint2。当然第三扫描信号线SCAN3上的信号也可以随数据电压的变化而变化，以尽可能减小驱动子模块112的控制端与第一节点N1的电位的差距。

在同一帧内，第三扫描信号线SCAN3上的扫描信号的导通电平的开始时刻在第二扫描信号线SCAN2上的扫描信号的导通电平的结束时刻之后。

第五晶体管T5的栅极与第五晶体管T5的第二极之间也会构成寄生电容。第五晶体管T5可以是P型晶体管，也可以是N型晶体管。在第二扫描信号线SCAN2上的扫描信号由低电平变跳变为高电平时，第一节点N1的电位为Vdata+|Vth|+△V1，以第五晶体管T5为P型晶体管，以第二参考信号线Vint2上的电压为V2为例，第二扫描信号线SCAN2上的扫描信号为低电平时，第五晶体管T5导通，第五晶体管T5的第二极的电位变为V2，此时第一节点N1的电位由Vdata+|Vth|+△V1变为V2，第三扫描信号线SCAN3上的扫描信号由低电平跳变为高电平时，由于寄生电容的耦合作用，第五晶体管T5的第二极也会升高△V3，因此第一节点N1的电位由V1变为V2+△V3。例如，△V3为5V～10V。V2为负电压，例如V2为-3V。因此，可以在阈值补偿阶段之后且在发光阶段之前，将第一节点N1的电位拉低，从而使第一节点N1的电位与驱动子模块112的控制端的电位接近，也就是说能够改善第四晶体管T4的漏电问题，提高驱动子模块112的控制端的电位的稳定性，改善由于第四晶体管T4的漏电引起的闪烁或亮度不均的问题。

在一些可选的实施例中，如图7所示，复位子模块114包括第二双栅晶体管T2’，第二双栅晶体管T2’包括第六晶体管T6和第七晶体管T7，第六晶体管T6和第七晶体管T7的栅极均与第四扫描信号线SCAN4电连接，第六晶体管T6的第一极与第三参考信号线Vint3电连接，第六晶体管T6的第二极与第七晶体管T7的第一极电连接，第七晶体管T7的第二极与驱动子模块112的控制端电连接。

示例性的，第一参考信号线Vint1可以复用为第三参考信号线Vint3。第六晶体管T6和第七晶体管T7可以均为P型晶体管，也可以均为N型晶体管，本申请对此不作限定。

示例性的，第四扫描信号线SCAN4上的扫描信号的导通电平的结束时刻可以在第二扫描信号线SCAN2上的扫描信号的导通电平的开始时刻之前，第二扫描信号线SCAN2上的扫描信号的导通电平的结束时刻可以在第一扫描信号线SCAN1上的扫描信号的导通电平的开始时刻之前。

双栅晶体管相对于单栅晶体管具有更低的漏电流，通过将复位子模块114设置为双栅晶体管，能够降低驱动子模块112的控制端的漏电流。

在一些可选的实施例中，如图8或图9所示，数据写入子模块111包括第八晶体管T8，驱动子模块112包括第九晶体管T9，第一发光控制子模块116包括第十晶体管T10，第二发光控制子模块117包括第十一晶体管T11，存储子模块115包括存储电容Cst，发光模块13包括至少一个发光元件D。

其中，第八晶体管T8的栅极与第二扫描信号线SCAN2电连接，第八晶体管T8的第一极与数据信号线VDATA电连接，第八晶体管T9的第二极与第九晶体管T9的第一极电连接。第九晶体管T9的栅极为驱动子模块112的控制端，第九晶体管T9的第一极为驱动子模块112的第一端，第九晶体管T9的第二极为驱动子模块112的第二端。第十晶体管T10的栅极和第十一晶体管T11的栅极均与发光控制信号线EM电连接，第十晶体管T10的第一极与第一电源线ELVDD电连接，第十晶体管T10的第二极与第九晶体管T9的第一极电连接，第十一晶体管T11的第一极与第九晶体管T9的第二极电连接，第十一晶体管T11的第二极与发光元件D的阳极电连接。存储电容Cst的第一极与第一电源线ELVDD电连接，存储电容Cst的第二极与第九晶体管T9的栅极电连接。发光元件D的阴极与第二电源线ELVSS电连接。

第八晶体管T8、第九晶体管T9、第十晶体管T10及第十一晶体管T11可以为P型晶体管，也可以为N型晶体管，本申请对此不作限定。以下实施例中以像素电路中的各晶体管均为P型晶体管为例。

如图10所示，图8所示的像素电路10的驱动过程可以包括第一复位阶段t11、数据写入阶段t12、第二复位阶段t13及发光阶段t14。另外，第一参考信号线Vint1可以复用为第三参考信号线Vint3。

在第一复位阶段t11，第六晶体管T6及第七晶体管T7导通，第三参考信号线Vint3上的电压写入第九晶体管T9的栅极，对第九晶体管T9的栅极进行复位。在数据写入阶段t12，第八晶体管T8、第九晶体管T9、第三晶体管T3及第四晶体管T4导通，数据信号线VDATA上的数据电压写入第九晶体管T9的栅极，且第三晶体管T3及第四晶体管T4对第九晶体管T9的阈值电压进行补偿，第九晶体管T9的栅极电位为Vdata+|Vth|。在第二扫描信号线SCAN2上的扫描信号由低电平跳变为高电平后，第一节点N1的电位变为Vdata+|Vth|+△V1。在第二复位阶段t13，第一晶体管T1及第二晶体管T2导通，第一参考信号线Vint1上的电压写入发光元件D的阳极，对发光元件D的阳极进行复位。在第一扫描信号线SCAN1上的扫描信号由低电平跳变为高电平后，第二节点N2的电位变为V1+△V2，第一节点N1的电位也变为V1+△V2，因此在发光阶段t14之前将第一节点N1的电位拉低，从而使第一节点N1的电位与驱动子模块112的控制端的电位接近，也就是说能够改善第四晶体管T4的漏电问题，提高驱动子模块112的控制端的电位的稳定性，改善由于第四晶体管T4的漏电引起的闪烁或亮度不均的问题。在发光阶段t14，第十晶体管T10及第十一晶体管T11导通，发光元件D发光。

如图11所示，图9所示的像素电路10的驱动过程可以包括第一复位阶段t11’、数据写入阶段t12’、第二复位阶段t13’及发光阶段t14’。另外，第一参考信号线Vint1可以复用为第三参考信号线Vint3。第一扫描信号线SCAN1可以复用为第三扫描信号线SCAN3，或者，第一扫描信号线SCAN1可以复用为第四扫描信号线SCAN4。

以第一扫描信号线SCAN1复用为第三扫描信号线SCAN3为例，图11与图10所示的像素电路10的驱动过程的不同之处在于，在第二复位阶段t13’之后，且在第三扫描信号线SCAN3上的扫描信号由低电平跳变为高电平后，第一节点N1的电位也变为V1+△V2，因此在发光阶段t14之前将第一节点N1的电位拉低，从而使第一节点N1的电位与驱动子模块112的控制端的电位接近，提高驱动子模块112的控制端的电位的稳定性，改善由于第四晶体管T4的漏电引起的闪烁或亮度不均的问题。

如图12所示，本申请实施例还提供一种显示面板100，显示面板100包括上述任一项实施例的像素电路10。显示面板100可以是有机发光二极管(OrganicLight-EmittingDiode，OLED)显示面板，多个像素电路10可以呈阵列排布。由于显示面板100包括上述任一项实施例的像素电路10，因此显示面板100具有上述任一项实施例所述的像素电路10的有益效果，在此不再赘述。

本申请还提供了一种显示装置，包括本申请提供的显示面板。请参考图13，图13是本申请实施例提供的一种显示装置的结构示意图。图13提供的显示装置1000包括本申请上述任一实施例提供的显示面板100。图13实施例仅以手机为例，对显示装置1000进行说明，可以理解的是，本申请实施例提供的显示装置，可以是可穿戴产品、电脑、电视、车载显示装置等其他具有显示功能的显示装置，本申请对此不作具体限制。本申请实施例提供的显示装置，具有本申请实施例提供的显示面板的有益效果，具体可以参考上述各实施例对于显示面板的具体说明，本实施例在此不再赘述。

依照本申请如上文所述的实施例，这些实施例并没有详尽叙述所有的细节，也不限制该申请仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本申请的原理和实际应用，从而使所属技术领域技术人员能很好地利用本申请以及在本申请基础上的修改使用。本申请仅受权利要求书及其全部范围和等效物的限制。

Claims (10)

1.一种像素电路，其特征在于，包括使能模块、阳极复位模块及发光模块；其中，

所述使能模块与所述发光模块串联在第一电源线与第二电源线之间，所述使能模块用于驱动所述发光模块发光；

所述阳极复位模块与所述发光模块的阳极电连接，用于对所述发光模块的阳极复位；

所述阳极复位模块包括第一晶体管和第二晶体管，所述第一晶体管的栅极和所述第二晶体管的栅极均与第一扫描信号线电连接，所述第一晶体管的第一极与第一参考信号线电连接，所述第一晶体管的第二极与所述第二晶体管的第一极电连接，所述第二晶体管的第二极与所述发光模块的阳极电连接。

2.根据权利要求1所述的像素电路，其特征在于，所述使能模块包括数据写入子模块、驱动子模块、阈值补偿子模块、复位子模块、存储子模块、第一发光控制子模块及第二发光控制子模块；其中，

所述数据写入子模块与所述驱动子模块电连接，所述数据写入子模块用于向所述驱动子模块的控制端写入数据电压，所述驱动子模块用于产生驱动电流；

所述阈值补偿子模块连接于所述驱动子模块的第二端与控制端之间，用于对所述驱动子模块进行阈值补偿；

所述复位子模块与所述驱动子模块的控制端电连接，用于对所述驱动子模块的控制端进行复位；

所述存储子模块连接于所述驱动子模块的控制端和所述第一电源线之间，用于维持所述驱动子模块的控制端的电位；

所述第一发光控制子模块连接于所述第一电源线和所述驱动子模块的第一端之间，所述第二发光控制子模块连接于所述驱动子模块的第二端与所述发光模块之间，所述第一发光控制子模块和所述第二发光控制子模块用于控制所述驱动子模块产生的驱动电流传输至所述发光模块。

3.根据权利要求2所述的像素电路，其特征在于，所述阈值补偿子模块包括第一双栅晶体管，所述第一双栅晶体管包括第三晶体管和第四晶体管，所述第三晶体管和所述第四晶体管的栅极均与第二扫描信号线电连接，所述第三晶体管的第一极与所述驱动子模块的第二端电连接，所述第三晶体管的第二极与所述第四晶体管的第一极电连接，所述第四晶体管的第二极与所述驱动子模块的控制端电连接。

4.根据权利要求3所述的像素电路，其特征在于，所述第三晶体管的第二极及所述第四晶体管的第一极与所述第一晶体管的第二极及所述第二晶体管的第一极电连接。

5.根据权利要求3所述的像素电路，其特征在于，所述使能模块还包括漏电抑制子模块，所述漏电抑制子模块与所述第三晶体管的第二极及所述第四晶体管的第一极电连接，用于抑制所述驱动子模块的控制端通过所述第四晶体管的漏电流。

6.根据权利要求5所述的像素电路，其特征在于，所述漏电抑制子模块包括第五晶体管，所述第五晶体管的栅极与第三扫描信号线电连接，所述第五晶体管的第一极与第二参考信号线电连接，所述第五晶体管的第二极与所述第三晶体管的第二极及所述第四晶体管的第一极电连接。

7.根据权利要求2所述的像素电路，其特征在于，所述复位子模块包括第二双栅晶体管，所述第二双栅晶体管包括第六晶体管和第七晶体管，所述第六晶体管和所述第七晶体管的栅极均与第四扫描信号线电连接，所述第六晶体管的第一极与第三参考信号线电连接，所述第六晶体管的第二极与所述第七晶体管的第一极电连接，所述第七晶体管的第二极与所述驱动子模块的控制端电连接。

8.根据权利要求2所述的像素电路，其特征在于，所述数据写入子模块包括第八晶体管，所述驱动子模块包括第九晶体管，第一发光控制子模块包括第十晶体管，第二发光控制子模块包括第十一晶体管，所述存储子模块包括存储电容，所述发光模块包括至少一个发光元件；其中，

所述第八晶体管的栅极与第二扫描信号线电连接，所述第八晶体管的第一极与数据信号线电连接，所述第八晶体管的第二极与所述第九晶体管的第一极电连接；

所述第九晶体管的栅极为所述驱动子模块的控制端，所述第九晶体管的第一极为所述驱动子模块的第一端，所述第九晶体管的第二极为所述驱动子模块的第二端；

所述第十晶体管的栅极和所述第十一晶体管的栅极均与发光控制信号线电连接，所述第十晶体管的第一极与第一电源线电连接，所述第十晶体管的第二极与所述第九晶体管的第一极电连接，所述第十一晶体管的第一极与所述第九晶体管的第二极电连接，所述第十一晶体管的第二极与所述发光元件的阳极电连接；

所述存储电容的第一极与所述第一电源线电连接，所述存储电容的第二极与所述第九晶体管的栅极电连接；

所述发光元件的阴极与所述第二电源线电连接。

9.一种显示面板，其特征在于，包括如权利要求1至8任一项所述的像素电路。

10.一种显示装置，其特征在于，包括如权利要求9所述的显示面板。

Images