CN113889042A - 一种像素驱动电路及其驱动方法、显示面板 - Google Patents

一种像素驱动电路及其驱动方法、显示面板 Download PDF

Info

Publication number
CN113889042A
CN113889042A CN202111335373.0A CN202111335373A CN113889042A CN 113889042 A CN113889042 A CN 113889042A CN 202111335373 A CN202111335373 A CN 202111335373A CN 113889042 A CN113889042 A CN 113889042A
Authority
CN
China
Prior art keywords
electrically connected
module
transistor
reset
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111335373.0A
Other languages
English (en)
Other versions
CN113889042B (zh
Inventor
张文帅
洪森全
敦栋梁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Tianma Microelectronics Co Ltd
Original Assignee
Wuhan Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Tianma Microelectronics Co Ltd filed Critical Wuhan Tianma Microelectronics Co Ltd
Priority to CN202111335373.0A priority Critical patent/CN113889042B/zh
Publication of CN113889042A publication Critical patent/CN113889042A/zh
Application granted granted Critical
Publication of CN113889042B publication Critical patent/CN113889042B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明提供一种像素驱动电路及其驱动方法、显示面板，包括驱动晶体管、第一发光控制模块、发光元件、控制模块和第一复位模块；驱动晶体管的第一极与第一恒定电压端电连接；发光元件的第二极与第二恒定电压端电连接；控制模块包括第一晶体管和第二晶体管，第一晶体管的栅极与第二晶体管的栅极均与附加扫描信号端电连接，第一晶体管的第一极与驱动晶体管的栅极电连接，第一晶体管的第二极与第二晶体管的第一极电连接；第一复位模块的控制端与第一扫描信号端电连接，第一复位模块的第一端与第一复位电压端电连接，第一复位模块的第二端与第一晶体管的第二极电连接。本发明提供一种像素驱动电路及其驱动方法、显示面板，以改善低频模式下的闪烁问题。

Description

一种像素驱动电路及其驱动方法、显示面板
技术领域
本发明涉及显示技术领域，尤其涉及一种像素驱动电路及其驱动方法、显示面板。
背景技术
随着显示技术的发展，有源矩阵有机发光二极管(Active Matrix Organic LightEmitting Diode，AMOLED)显示面板逐渐进入市场，与传统的薄膜晶体管液晶显示面板(Thin Film Transistor Liquid Crystal Display，TFT LCD)相比，AMOLED显示面板具有能耗低、自发光、视角宽、响应速度快以及易于适用于柔性显示技术等优点。AMOLED显示面板通常可采用电流驱动，即利用驱勃电流控制发光模块发光。
变频驱动技术逐渐应用于显示面板，比如采用刷新率较高的驱动方式来驱动显示动态画面(例如体育赛事或者游戏场景)，以保证显示画面的流畅性：采用刷新率较低的驱动方式来驱动显示慢镜头图像或者静态画面，以降低功耗。在低频模式下，显示面板较易出现闪烁的问题。
发明内容
本发明提供一种像素驱动电路及其驱动方法、显示面板，以改善低频模式下的闪烁问题。
第一方面，本发明实施例提供一种像素驱动电路，包括驱动晶体管、第一发光控制模块、发光元件、控制模块和第一复位模块；
所述驱动晶体管的第一极与第一恒定电压端电连接；
所述第一发光控制模块的控制端与发光信号端电连接，所述第一发光控制模块的第一端与所述驱动晶体管的第二极电连接，所述第一发光控制模块的第二端与所述发光元件的第一极电连接；
所述发光元件的第二极与第二恒定电压端电连接；
所述控制模块包括第一晶体管和第二晶体管，所述第一晶体管的栅极与所述第二晶体管的栅极均与附加扫描信号端电连接，所述第一晶体管的第一极与所述驱动晶体管的栅极电连接，所述第一晶体管的第二极与所述第二晶体管的第一极电连接；
所述第一复位模块的控制端与第一扫描信号端电连接，所述第一复位模块的第一端与第一复位电压端电连接，所述第一复位模块的第二端与所述第一晶体管的第二极电连接。
第二方面，本发明实施例提供一种基于第一方面所述像素驱动电路的驱动方法，显示帧包括数据写入阶段和至少一个维持阶段；
在所述数据写入阶段以及至少一个所述维持阶段，第一扫描信号端输入的第一扫描使能信号控制第一复位模块导通，将第一复位电压端的第一复位电压施加到第一晶体管的第二极。
第三方面，本发明实施例提供一种显示面板，包括第一方面所述的像素驱动电路，以及附加扫描电路；
所述附加扫描电路与附加扫描信号端电连接。
本发明实施例提供一种像素驱动电路，控制模块包括第一晶体管和第二晶体管，第一晶体管的第一极连接于第一节点，第一晶体管的第二极和第二晶体管的第一极均连接于第二节点。第一复位模块的第二端连接于第二节点，从而在第一扫描信号端输入的信号控制第一复位模块导通时，第一复位电压端输入的第一复位电压可以传输到第二节点，为第二节点复位，减小第一节点和第二节点之间的电压差，降低第二节点向第一节点的漏电流，减小一个显示帧内的亮度变化，以改善低频模式下的闪烁问题。
附图说明
图1为本发明实施例提供的一种像素驱动电路的电路结构示意图；
图2为本发明实施例提供的另一种像素驱动电路的电路结构示意图；
图3为本发明实施例提供的另一种像素驱动电路的电路结构示意图；
图4为本发明实施例提供的另一种像素驱动电路的电路结构示意图；
图5为本发明实施例提供的另一种像素驱动电路的电路结构示意图；
图6为本发明实施例提供的另一种像素驱动电路的电路结构示意图；
图7为本发明实施例提供的另一种像素驱动电路的电路结构示意图；
图8为本发明实施例提供的一种像素驱动电路的驱动时序示意图；
图9为本发明实施例提供的另一种像素驱动电路的驱动时序示意图；
图10为本发明实施例提供的另一种像素驱动电路的驱动时序示意图；
图11为本发明实施例提供的另一种像素驱动电路的驱动时序示意图；
图12为本发明实施例提供的另一种像素驱动电路的驱动时序示意图；
图13为本发明实施例提供的另一种像素驱动电路的驱动时序示意图；
图14为本发明实施例提供的另一种像素驱动电路的驱动时序示意图；
图15为本发明实施例提供的另一种像素驱动电路的驱动时序示意图；
图16为本发明实施例提供的另一种像素驱动电路的驱动时序示意图；
图17为本发明实施例提供的另一种像素驱动电路的驱动时序示意图；
图18为已知技术中第一节点N1电压、第二节点N2电压和驱动电流IVSS的示意图；
图19为本发明一实施例中第一节点N1电压、第二节点N2电压和驱动电流IVSS的示意图；
图20为本发明另一实施例中第一节点N1电压、第二节点N2电压和驱动电流IVSS的示意图；
图21为本发明实施例提供的一种显示面板的结构示意图；
图22为本发明实施例提供的另一种显示面板的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
图1为本发明实施例提供的一种像素驱动电路的电路结构示意图，参考图1，像素驱动电路包括驱动晶体管M0、第一发光控制模块11、发光元件12、控制模块13和第一复位模块14。驱动晶体管M0的第一极与第一恒定电压端PVDD电连接，用于提供驱动电流。第一发光控制模块11的控制端与发光信号端EMIT电连接，第一发光控制模块11的第一端与驱动晶体管M0的第二极电连接，第一发光控制模块11的第二端与发光元件12的第一极电连接。发光元件12的第二极与第二恒定电压端PVEE电连接。在一实施方式中，第一恒定电压端PVDD的电压值大于第二恒定电压端PVEE的电压值。控制模块13包括第一晶体管M1和第二晶体管M2，第一晶体管M1的栅极与第二晶体管M2的栅极均与附加扫描信号端SN电连接，第一晶体管M1的第一极与驱动晶体管M0的栅极电连接，第一晶体管M1的第一极和驱动晶体管M0的栅极均连接于第一节点N1。第一晶体管M1的第二极与第二晶体管M2的第一极电连接，第一晶体管M1的第二极和第二晶体管M2的第一极均连接于第二节点N2。需要说明的是，第一节点N1和第二节点N2可以为实际上的连接点，例如焊接点，也可以为虚拟的连接点。第一复位模块14的控制端与第一扫描信号端SCAN1电连接，第一复位模块14的第一端与第一复位电压端VREF1电连接，第一复位模块14的第二端与第一晶体管M1的第二极电连接，即，第一复位模块14的第二端连接于第二节点N2。
本发明实施例提供一种像素驱动电路，控制模块13包括第一晶体管M1和第二晶体管M2，第一晶体管M1的第一极连接于第一节点N1，第一晶体管M1的第二极和第二晶体管M2的第一极均连接于第二节点N2。第一复位模块14的第二端连接于第二节点N2，从而在第一扫描信号端SCAN1输入的信号控制第一复位模块14导通时，第一复位电压端VREF1输入的第一复位电压可以传输到第二节点N2，为第二节点N2复位，减小第一节点N1和第二节点N2之间的电压差，降低第二节点N2向第一节点N1的漏电流，减小一个显示帧内的亮度变化，以改善低频模式下的闪烁问题。
可选地，参考图1，第二晶体管M2的第二极与驱动晶体管M0的第二极电连接。本发明实施例中，驱动晶体管M0的栅极与驱动晶体管M0的第二极通过串接的第一晶体管M1、第二晶体管M2电连接，控制模块13作为阈值补偿模块131。在需要对第一节点N1复位时，第一扫描信号端SCAN1输入的信号控制第一复位模块14导通，第一复位电压端VREF1输入的第一复位电压可以传输到第二节点N2，为第二节点N2复位。附加扫描信号端SN输入的信号控制第一晶体管M1和第二晶体管M2均导通，第一复位电压经第一晶体管M1传输到第一节点N1，为第一节点N1复位。在不需要对第一节点N1复位时，附加扫描信号端SN输入的信号控制第一晶体管M1和第二晶体管M2均截止，此时，若第一扫描信号端SCAN1输入的信号控制第一复位模块14导通，第一复位电压端VREF1输入的第一复位电压可以传输到第二节点N2，为第二节点N2复位。
示例性地，在一些实施方式中，像素驱动电路还可以包括数据写入模块，数据写入模块用于将数据信号写入到驱动晶体管M0的栅极。在将数据信号写入到驱动晶体管M0的栅极的过程中，若控制模块13作为阈值补偿模块131，则第一晶体管M1和第二晶体管M2均导通，驱动晶体管M0的栅极与驱动晶体管M0的第二极具有相同的电压。
图2为本发明实施例提供的另一种像素驱动电路的电路结构示意图，参考图2，像素驱动电路还包括数据写入模块15、保持模块16和第二发光控制模块17。数据写入模块15的第一端与数据信号端DATA电连接，数据写入模块15的第二端与驱动晶体管M0的第一极电连接。保持模块16的第一端与第一恒定电压端PVDD电连接，保持模块16的第二端与驱动晶体管M0的栅极电连接，保持模块16用于维持第一节点N1的电压。第二发光控制模块17的控制端与发光信号端EMIT电连接，第二发光控制模块17的第一端与第一恒定电压端PVDD电连接，第二发光控制模块17的第二端与驱动晶体管M0的第一极电连接。数据写入模块15的控制端与第二扫描信号端SCAN2或者附加扫描信号端SN电连接。
示例性地，参考图2，像素驱动电路还包括第二复位模块18，第二复位模块18的控制端与第一扫描信号端SCAN1或者第二扫描信号端SCAN2电连接，第二复位模块18的第一端与第二复位电压端VREF2电连接，第二复位模块18的第二端与发光元件12的第一极电连接。在第一扫描信号端SCAN1或者第二扫描信号端SCAN2输入的信号控制第二复位模块18导通时，第二复位电压端VREF2输入的第二复位电压可以传输到发光元件12的第一极，为发光元件12的第一极复位。
图3为本发明实施例提供的另一种像素驱动电路的电路结构示意图，参考图3，第一发光控制模块11包括第三晶体管M3，第三晶体管M3的栅极作为第一发光控制模块11的控制端，第三晶体管M3的第一极作为第一发光控制模块11的第一端，第三晶体管M3的第二极作为第一发光控制模块11的第二端。发光元件12可以为有机发光二极管，在其他实施方式中，发光元件12还可以为无机二极管。第一复位模块14包括第四晶体管M4，第四晶体管M4的栅极作为第一复位模块14的控制端，第四晶体管M4的第一极作为第一复位模块14的第一端，第四晶体管M4的第二极作为第一复位模块14的第二端。数据写入模块15包括第五晶体管M5，第五晶体管M5的栅极作为数据写入模块15的控制端，第五晶体管M5的第一极作为数据写入模块15的第一端，第五晶体管M5的第二极作为数据写入模块15的第二端。保持模块16包括存储电容C，存储电容C的第一极板作为保持模块16的第一端，存储电容C的第二极板作为保持模块16的第二端。第二发光控制模块17包括第六晶体管M6，第六晶体管M6的栅极作为第二发光控制模块17的控制端，第六晶体管M6的第一极作为第二发光控制模块17的第一端，第六晶体管M6的第二极作为第二发光控制模块17的第二端。第二复位模块18包括第七晶体管M7，第七晶体管M7的栅极作为第二复位模块18的控制端，第七晶体管M7的第一极作为第二复位模块18的第一端，第七晶体管M7的第二极作为第二复位模块18的第二端。
图4为本发明实施例提供的另一种像素驱动电路的电路结构示意图，参考图4，像素驱动电路还包括数据写入模块15、保持模块16和第二发光控制模块17。数据写入模块15的第一端与数据信号端DATA电连接，数据写入模块15的第二端与保持模块16的第一端电连接。保持模块16的第二端与驱动晶体管M0的栅极电连接，即，保持模块16的第二端连接于第一节点N1。第二发光控制模块17的控制端与发光信号端EMIT电连接，第二发光控制模块17的第一端与第三复位电压端VREF3电连接，第二发光控制模块17的第二端与保持模块16的第一端电连接。数据写入模块15的控制端与第二扫描信号端SCAN2或者附加扫描信号端SN电连接。
图5为本发明实施例提供的另一种像素驱动电路的电路结构示意图，参考图5，第五晶体管M5的第一极与数据信号端DATA电连接，第五晶体管M5的第二极与存储电容C的第一极板电连接，第五晶体管M5的栅极与第二扫描信号端SCAN2或者附加扫描信号端SN电连接。第六晶体管M6的第一极与第三复位电压端VREF3电连接，第六晶体管M6的第二极与存储电容C的第一极板电连接，第六晶体管M6的栅极与发光信号端EMIT电连接。存储电容C的第二极板与第一节点N1电连接。在一实施方式中，第二复位电压端VREF2和第三复位电压端VREF3可以具有相同的电压，接收同一个的负压信号。
图6为本发明实施例提供的另一种像素驱动电路的电路结构示意图，参考图6，像素驱动电路还包括阈值补偿模块131，阈值补偿模块131的第一端与驱动晶体管M0的栅极电连接，阈值补偿模块131第二极与驱动晶体管M0的第二极电连接，阈值补偿模块131的控制端与第二扫描信号端SCAN2电连接，阈值补偿模块131用于补偿驱动晶体管M0的阈值电压。第二晶体管M2的第二极与第一复位电压端VREF1电连接。本发明实施例中，第一节点N1通过串接的第一晶体管M1、第二晶体管M2连接于第一复位电压端VREF1，控制模块13作为附加复位模块132。在需要对第一节点N1复位时，附加扫描信号端SN输入的信号控制第一晶体管M1和第二晶体管M2均导通，第一复位电压端VREF1输入的第一复位电压经第一晶体管M1传输到第二节点N2，为第二节点N2复位，第一复位电压经过第一晶体管M1传输到第一节点N1，为第一节点N1复位。此时，第一扫描信号端SCAN1输入的信号可以控制第一复位模块14导通或者不导通。在不需要对第一节点N1复位时，附加扫描信号端SN输入的信号控制第一晶体管M1和第二晶体管M2均截止，此时，若第一扫描信号端SCAN1输入的信号控制第一复位模块14导通，第一复位电压端VREF1输入的第一复位电压可以传输到第二节点N2，为第二节点N2复位。
图7为本发明实施例提供的另一种像素驱动电路的电路结构示意图，参考图7，阈值补偿模块131包括第八晶体管M8和第九晶体管M9，第八晶体管M8的第一极与第一节点N1电连接，第八晶体管M8的第二极与第九晶体管M9的第一极电连接，第九晶体管M9的第二极与驱动晶体管M0的第二极电连接。第八晶体管M8和第九晶体管M9的栅极均与第二扫描信号端SCAN2电连接。第八晶体管M8的第一极作为阈值补偿模块131的第一端，第九晶体管M9的第二极作为阈值补偿模块131的第二端，第八晶体管M8的栅极和第九晶体管M9的栅极共同作为阈值补偿模块131的控制端。在其它一实施方式中，阈值补偿模块131还可以采用一个晶体管。在其它另一实施方式中，阈值补偿模块131包括第八晶体管M8和第九晶体管M9，还可以在第八晶体管M8的第二极连接一个复位模块，用于对第八晶体管M8的第二极复位，减小第八晶体管M8的第二极向第一节点N1的漏电流。
本发明实施例还提供基于上述实施例中的像素驱动电路的驱动方法，图8为本发明实施例提供的一种像素驱动电路的驱动时序示意图，结合参考图1和图6中的一幅，以及图8，显示帧包括数据写入阶段和至少一个维持阶段(图8中以一个维持阶段进行示例)。同一个显示帧中，维持阶段位于数据写入阶段之后。在数据写入阶段，可以将数据信号写入到驱动晶体管M0的栅极，即写入到第一节点N1。在维持阶段，利用第一节点N1维持的电压控制驱动电流，进而控制发光元件12的发光亮度。在维持阶段，不进行数据信号的写入，即，不将数据信号写入到驱动晶体管M0的栅极。在数据写入阶段以及至少一个维持阶段，第一扫描信号端SCAN1输入的第一扫描使能信号控制第一复位模块14导通，将第一复位电压端VREF1的第一复位电压施加到第一晶体管M1的第二极，即，将第一复位电压端VREF1的第一复位电压施加到第二节点N2。
本发明实施例提供一种像素驱动电路的驱动方法，在数据写入阶段，第一扫描信号端SCAN1输入的第一扫描使能信号控制第一复位模块14导通，第一复位电压施加到第二节点N2，实现对第二节点N2的复位。在至少一个维持阶段，第一扫描使能信号控制第一复位模块14导通，第一复位电压施加到第二节点N2，实现对第二节点N2的复位。对第二节点N2的复位操作，减小第一节点N1和第二节点N2之间的电压差，降低第二节点N2向第一节点N1的漏电流，减小一个显示帧内的亮度变化，以改善低频模式下的闪烁问题。
示例性地，参考图3、图8和图7中的一幅，以及图8，像素驱动电路中的各晶体管均以PMOS晶体管为例，第四晶体管M4以PMOS晶体管为例，第一扫描使能信号为第一扫描信号端SCAN1输入的信号中的低电平信号。在其他实施方式中，像素驱动电路中的各晶体管可以包括至少一个NMOS晶体管，对于NMOS晶体管而言，低电平信号为其非使能信号，高电平信号为其使能信号。
图9为本发明实施例提供的一种像素驱动电路的驱动时序示意图，结合参考图1和图6中的一幅，以及图9，数据写入阶段包括第一初始复位子阶段T11、数据写入子阶段T12和第一发光子阶段T13，数据写入子阶段T12位于第一初始复位子阶段T11之后，第一发光子阶段T13位于数据写入子阶段T12之后。维持阶段包括第二初始复位子阶段T21和第二发光子阶段T23。第二发光子阶段T23位于第二初始复位子阶段T21之后。在第一初始复位子阶段T11，附加扫描信号端SN输入的附加扫描使能信号将第一晶体管M1与第二晶体管M2导通，第一扫描使能信号控制第一复位模块14导通，将第一复位电压施加到第二节点N2，第一复位电压通过第一晶体管M1传输到第一节点N1，即第一复位电压施加到驱动晶体管M0的栅极。其中，第一扫描使能信号位于附加扫描使能信号的时段内。在第二初始复位子阶段T21，附加扫描信号端SN输入的附加扫描非使能信号将第一晶体管M1与第二晶体管M2截止，第一扫描使能信号控制第一复位模块14导通，将第一复位电压施加到第一晶体管M1的第二极，由于第一晶体管M1截止，第一复位电压不会被施加到第一节点N1，不会影响第一节点N1的电压，从而不会影响正常的发光过程。其中，附加扫描使能信号为附加扫描信号端SN输入的信号中的使能信号，附加扫描非使能信号为附加扫描信号端SN输入的信号中的非使能信号。
图10为本发明实施例提供的一种像素驱动电路的驱动时序示意图，结合参考图2、图4和图7中的一幅，以及图10，像素驱动电路还包括数据写入模块15，数据写入模块15的控制端与第二扫描信号端SCAN2电连接。在数据写入子阶段T12，第二扫描信号端SCAN2输入的第二扫描使能信号控制数据写入模块15导通，将数据信号写入驱动晶体管M0的栅极。第二扫描使能信号位于附加扫描使能信号的时段内，第二扫描使能信号位于第一扫描使能信号之后。
示例性地，参考图2和图10，在数据写入阶段中，在第一初始复位子阶段T11，发光信号端EMIT为高电平，第一发光控制模块11和第二发光控制模块17均截止。附加扫描信号端SN为低电平，第一晶体管M1和第二晶体管M2均导通，第一节点N1的电压等于第二节点N2的电压。第一扫描信号端SCAN1为低电平，第一复位模块14导通，将第一复位电压施加到第一节点N1和第二节点N2，实现第一节点N1和第二节点N2的复位。第二扫描信号端SCAN2为高电平，数据写入模块15截止。在数据写入子阶段T12，发光信号端EMIT为高电平，第一发光控制模块11和第二发光控制模块17均截止。附加扫描信号端SN为低电平，第一晶体管M1和第二晶体管M2均导通，第一节点N1的电压等于第二节点N2的电压。第一扫描信号端SCAN1为高电平，第一复位模块14截止。第二扫描信号端SCAN2为低电平，数据写入模块15导通，将数据信号施加到驱动晶体管M0的第一极，由于第一晶体管M1和第二晶体管M2均导通，数据信号经驱动晶体管M0、第一晶体管M1和第二晶体管M2后被施加到驱动晶体管M0的栅极。第一发光子阶段T13，发光信号端EMIT为低电平，第一发光控制模块11和第二发光控制模块17均导通，驱动晶体管M0产生的驱动电流驱动发光元件12发光。附加扫描信号端SN为高电平，第一晶体管M1和第二晶体管M2均截止。第一扫描信号端SCAN1为高电平，第一复位模块14截止。第二扫描信号端SCAN2为高电平，数据写入模块15截止。
示例性地，参考图2和图10，在维持阶段中，在第二初始复位子阶段T21，发光信号端EMIT为高电平，第一发光控制模块11和第二发光控制模块17均截止。附加扫描信号端SN为高电平，第一晶体管M1和第二晶体管M2均截止，第二节点N2的电压不会影响第一节点N1维持的电压，不会影响正常的发光显示。第一扫描信号端SCAN1为低电平，第一复位模块14导通，将第一复位电压施加到第二节点N2，实现第二节点N2的复位。第二扫描信号端SCAN2为高电平，数据写入模块15截止。在第二发光子阶段T23，发光信号端EMIT为高电平，第一发光控制模块11和第二发光控制模块17均导通，驱动晶体管M0产生的驱动电流驱动发光元件12发光。附加扫描信号端SN为高电平，第一晶体管M1和第二晶体管M2均截止。第一扫描信号端SCAN1为高电平，第一复位模块14截止。第二扫描信号端SCAN2为高电平，数据写入模块15截止。
可选地，结合参考图2、图4和图7中的一幅，以及图9，像素驱动电路还包括数据写入模块15。数据写入模块15的控制端与附加扫描信号端SN电连接。在数据写入子阶段T12，附加扫描使能信号控制数据写入模块15导通，将数据信号写入驱动晶体管M0的栅极。本发明实施例中，数据写入模块15的控制端与附加扫描信号端SN电连接，通过附加扫描信号端SN输入的信号控制数据写入模块15的导通与截止，而无需采用扫描信号控制数据写入模块15的导通与截止，从而减少了扫描信号端口的使用。
示例性地，参考图2和图9，在数据写入阶段中，在第一初始复位子阶段T11，附加扫描信号端SN为低电平，第一晶体管M1和第二晶体管M2均导通，第一复位电压被施加到第一节点N1和第二节点N2。在数据写入子阶段T12，数据写入模块15导通，附加扫描信号端SN为低电平，第一晶体管M1和第二晶体管M2均导通，数据写入模块15导通，将数据信号施加到驱动晶体管M0的第一极，由于第一晶体管M1和第二晶体管M2均导通，数据信号经驱动晶体管M0、第一晶体管M1和第二晶体管M2后被写入到驱动晶体管M0的栅极。在维持阶段中，附加扫描信号端SN为高电平，数据写入模块15截止。
图11为本发明实施例提供的一种像素驱动电路的驱动时序示意图，结合参考图2、图4和图7中的一幅，以及图11，数据写入模块15的控制端与第二扫描信号端SCAN2电连接。在维持阶段，第二扫描信号端SCAN2输入的第二扫描使能信号控制数据写入模块15导通，将数据信号施加到驱动晶体管M0的第一极。本发明实施例中，在维持阶段，数据信号周期性地施加到驱动晶体管M0的第一极，周期性地刷新驱动晶体管M0的第一极的电压，恢复驱动晶体管M0的IV特性，使各个阶段中驱动晶体管M0的IV特性一致，提高各个阶段中发光亮度的一致性，改善闪烁问题。
示例性地，参考图2和图11，维持阶段还包括虚拟数据写入子阶段T22，虚拟数据写入子阶段T12位于第二初始复位子阶段T21与第二发光子阶段T23之间。在虚拟数据写入子阶段T22，不将数据信息写入到驱动晶体管M0的栅极。在虚拟数据写入子阶段T22，第二扫描信号端SCAN2为低电平，数据写入模块15导通，将数据信号施加到驱动晶体管M0的第一极。
图12为本发明实施例提供的一种像素驱动电路的驱动时序示意图，参考图12，在数据写入阶段，数据信号端DATA输入的数据信号为数据使能信号。在维持阶段，数据信号端DATA输入的数据信号为数据非使能信号。其中，数据使能信号为数据信号中的使能信号，数据非使能信号为数据信号中的非使能信号。
图13为本发明实施例提供的一种像素驱动电路的驱动时序示意图，参考图13，在数据写入阶段和至少一个维持阶段，数据信号端DATA输入的数据信号均为数据使能信号。在数据写入模块15的控制端与第二扫描信号端SCAN2电连接时，在数据写入阶段和至少一个维持阶段，数据使能信号均被施加到驱动晶体管M0的第一极，减小了第一发光子阶段T13和第二发光子阶段T23的驱动晶体管M0 IV特性的差异，提高各个阶段中发光亮度的一致性，改善闪烁问题。
可选地，参考图9-图13中的任一幅，在数据写入阶段中第一发光子阶段T13外，以及在维持阶段中第二发光子阶段T23外的时段中，发光信号端EMIT输入的发光非使能信号控制第一发光控制模块11截止。在数据写入阶段，附加扫描使能信号和第一扫描使能信号均位于发光非使能信号的时段内。在维持阶段，第一扫描使能信号位于发光非使能信号的时段内。
示例性地，参考图图10-图13中的任一幅，在数据写入阶段，第二扫描使能信号位于发光非使能信号的时段内。参考图图11-图13中的任一幅，在维持阶段，第二扫描使能信号位于发光非使能信号的时段内。
可选地，结合参考图2、图4和图7中的一幅，以及图8，像素驱动电路还包括第二复位模块18，第二复位模块18的控制端与第一扫描信号端SCAN1电连接，第二复位模块18的第一端与第二复位电压端VREF2电连接，第二复位模块18的第二端与发光元件12的第一极电连接。在第一初始复位子阶段T11以及第二初始复位子阶段T21，第一扫描使能信号控制第二复位模块18导通，将第二复位电压端VREF2的第二复位电压施加到发光元件12的第一极。本发明实施例中，在第一初始复位子阶段T11以及第二初始复位子阶段T21，第二复位电压均能被施加到发光元件12的第一极，实现发光元件12的第一极的复位，提高各个阶段中发光亮度的一致性，改善闪烁问题。
可选地，结合参考图2、图4和图7中的一幅，以及图10，像素驱动电路还包括第二复位模块18，第二复位模块18的控制端与第二扫描信号端SCAN2电连接，第二复位模块18的第一端与第二复位电压端VREF2电连接，第二复位模块18的第二端与发光元件12的第一极电连接。在数据写入子阶段T12，第二扫描信号端SCAN2输入的第二扫描使能信号控制第二复位模块导通，将第二复位电压端VREF2的第二复位电压施加到发光元件12的第一极，实现对发光元件12的第一极的复位。
可选地，结合参考图2、图4和图7中的一幅，以及图11-图13中的一幅，第二复位模块18的控制端与第二扫描信号端SCAN2电连接，在虚拟数据写入子阶段T22，第二扫描信号端SCAN2输入的第二扫描使能信号控制第二复位模块导通，将第二复位电压端VREF2的第二复位电压施加到发光元件12的第一极，实现对发光元件12的第一极的复位。由于在数据写入子阶段T12和虚拟数据写入子阶段T22，均实现发光元件12的第一极的复位，提高各个阶段中发光亮度的一致性，改善闪烁问题。
图14为本发明实施例提供的一种像素驱动电路的驱动时序示意图，结合参考图2、图4和图7中的一幅，以及图14，在第一初始复位子阶段T11，为了实现对第一节点N1的有效复位，对第一复位电压存在一定的数值要求，第一复位电压通常为一负电压。在维持阶段，由于第一晶体管M1处于截止状态，第一复位电压不会被施加到第一节点N1。此时，第一复位电压的数值设定较为灵活，第一复位电压的设定尽量与第一节点N1的电压相同，以减小第二节点N2向第一节点N1的漏电流。由此，本发明实施例中，设置第一复位电压在数据写入阶段的电压值小于在维持阶段的电压值，第一复位电压在维持阶段的电压值与被写入到第一节点N1的数据信号的电压值尽量接近(数据信号的电压通常为正电压)，减小第二节点N2向第一节点N1的漏电流。
在一实施方式中，显示帧包括数据写入阶段和多个维持阶段，任一维持阶段包括一个第二初始复位子阶段T21。任一维持阶段中，实现一次第二节点N2的复位。图15为本发明实施例提供的一种像素驱动电路的驱动时序示意图，参考图1和图15，多个维持阶段包括依次排列的第一个维持阶段、第二个维持阶段和第三个维持阶段。在第一个维持阶段、第二个维持阶段和第三个维持阶段的任一者中，第一扫描信号端SCAN1输入的第一扫描使能信号控制第一复位模块14导通，第一复位电压施加到第二节点N2，实现对第二节点N2的复位。
在另一实施方式中，显示帧包括数据写入阶段和多个维持阶段，一部分维持阶段包括第二初始复位子阶段T21，另一部分维持阶段不包括第二初始复位子阶段T21。多个维持阶段实现一次第二节点N2的复位。图16为本发明实施例提供的一种像素驱动电路的驱动时序示意图，参考图1和图16，多个维持阶段包括依次排列的第一个维持阶段、第二个维持阶段和第三个维持阶段。在第一个维持阶段和第三个维持阶段，第一扫描信号端SCAN1输入的第一扫描非使能信号控制第一复位模块14截止，未对第二节点N2复位。在第二个维持阶段，第一扫描信号端SCAN1输入的第一扫描使能信号控制第一复位模块14导通，第一复位电压施加到第二节点N2，实现对第二节点N2的复位。
在又一实施方式中，显示帧包括数据写入阶段和至少一个维持阶段，一个维持阶段包括至少两个第二初始复位子阶段T21。一个维持阶段实现至少两次第二节点N2的复位。图17为本发明实施例提供的一种像素驱动电路的驱动时序示意图，参考图1和图17，多个维持阶段包括依次排列的第一个维持阶段、第二个维持阶段和第三个维持阶段。在第一个维持阶段、第二个维持阶段和第三个维持阶段均包括两个第二初始复位子阶段T21，均实现第二节点N2的两次复位。
图18为已知技术中第一节点N1电压、第二节点N2电压和驱动电流IVSS的示意图，参考图18，已知技术中，由于第二节点N2的电压较高，在一个显示帧内，持续向第一节点N1漏流，导致驱动电流IVSS在一个显示帧内持续下降。其中，驱动电流IVSS为流过发光元件12的电流。
图19为本发明一实施例中第一节点N1电压、第二节点N2电压和驱动电流IVSS的示意图，结合参考图1和图19，在数据写入阶段之后的第一个维持阶段、第二个维持阶段和第三个维持阶段，第一复位电压端VREF1输入的第一复位电压均可以传输到第二节点N2，为第二节点N2复位，减小第一节点N1和第二节点N2之间的电压差，降低第二节点N2向第一节点N1的漏电流，从而可以有效改善一个显示帧内的驱动电流IVSS下降。
在维持阶段(例如第一个维持阶段、第二维持阶段和第三个维持阶段)，为第二节点N2复位写入的电压为第一复位电压端VREF1输入的第一复位电压，第一复位电压变化时，第二节点N2的电压发生变化，第二节点N2与第一节点N1的电压差值发生变化，第二节点N2向第一节点N1的漏电流随之发生变化。可以理解的是，第二节点N2与第一节点N1的电压差值越小，则第二节点N2向第一节点N1的漏电流越小，故而，可以将维持阶段的第一复位电压设定为与第一节点N1的电压比较接近。图20为本发明另一实施例中第一节点N1电压、第二节点N2电压和驱动电流IVSS的示意图，参考图20，第一复位电压端VREF1输入的第一复位电压在数据写入阶段的电压值小于在维持阶段的电压值，第一复位电压在维持阶段的电压值与被写入到第一节点N1的数据信号的电压值尽量接近，减小第二节点N2向第一节点N1的漏电流。
图21为本发明实施例提供的一种显示面板的结构示意图，参考图21，显示面板包括上述实施例中的像素驱动电路10以及附加扫描电路20。附加扫描电路20与附加扫描信号端SN电连接，为附加扫描信号端SN提供附加扫描使能信号和附加扫描非使能信号。
示例性地，参考图21，显示面板包括两个附加扫描电路20，两个附加扫描电路20位于相对两侧，共同驱动同一行的多个像素驱动电路10，为双边驱动设计。在其他实施方式中，附加扫描电路20还可以采用单边设计，即，设置一个附加扫描电路20来驱动所有的像素驱动电路10。
图22为本发明实施例提供的另一种显示面板的结构示意图，参考图22，多个像素驱动电路10行列排布。附加扫描电路20包括多个级联的附加移位寄存器201，每一个附加移位寄存器201与两行像素驱动电路10的附加扫描信号端SN电连接。本发明实施例中，每一个附加移位寄存器201与两行像素驱动电路10的附加扫描信号端SN电连接，用于驱动与之电连接的两行像素驱动电路10，为一驱二设计，如此，减少了附加移位寄存器201的数量。在其他实施方式中，还可以采用一驱一设计，即，每一个附加移位寄存器201与一行像素驱动电路10的附加扫描信号端SN电连接。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (16)

1.一种像素驱动电路，其特征在于，包括驱动晶体管、第一发光控制模块、发光元件、控制模块和第一复位模块；
所述驱动晶体管的第一极与第一恒定电压端电连接；
所述第一发光控制模块的控制端与发光信号端电连接，所述第一发光控制模块的第一端与所述驱动晶体管的第二极电连接，所述第一发光控制模块的第二端与所述发光元件的第一极电连接；
所述发光元件的第二极与第二恒定电压端电连接；
所述控制模块包括第一晶体管和第二晶体管，所述第一晶体管的栅极与所述第二晶体管的栅极均与附加扫描信号端电连接，所述第一晶体管的第一极与所述驱动晶体管的栅极电连接，所述第一晶体管的第二极与所述第二晶体管的第一极电连接；
所述第一复位模块的控制端与第一扫描信号端电连接，所述第一复位模块的第一端与第一复位电压端电连接，所述第一复位模块的第二端与所述第一晶体管的第二极电连接。
2.根据权利要求1所述的像素驱动电路，其特征在于，所述第二晶体管的第二极与所述驱动晶体管的第二极电连接。
3.根据权利要求1所述的像素驱动电路，其特征在于，还包括阈值补偿模块，所述阈值补偿模块的第一端与所述驱动晶体管的栅极电连接，所述阈值补偿模块第二极与所述驱动晶体管的第二极电连接，所述阈值补偿模块的控制端与第二扫描信号端电连接；
所述第二晶体管的第二极与所述第一复位电压端电连接。
4.根据权利要求1所述的像素驱动电路，其特征在于，还包括数据写入模块、保持模块和第二发光控制模块；
所述数据写入模块的第一端与数据信号端电连接，所述数据写入模块的第二端与所述驱动晶体管的第一极电连接；所述保持模块的第一端与所述第一恒定电压端电连接，所述保持模块的第二端与所述驱动晶体管的栅极电连接；
所述第二发光控制模块的控制端与所述发光信号端电连接，所述第二发光控制模块的第一端与所述第一恒定电压端电连接，所述第二发光控制模块的第二端与所述驱动晶体管的第一极电连接；
所述数据写入模块的控制端与第二扫描信号端或者所述附加扫描信号端电连接。
5.根据权利要求1所述的像素驱动电路，其特征在于，还包括数据写入模块、保持模块和第二发光控制模块；
所述数据写入模块的第一端与数据信号端电连接，所述数据写入模块的第二端与所述保持模块的第一端电连接；所述保持模块的第二端与所述驱动晶体管的栅极电连接；
所述第二发光控制模块的控制端与所述发光信号端电连接，所述第二发光控制模块的第一端与第三复位电压端电连接，所述第二发光控制模块的第二端与所述保持模块的第一端电连接；
所述数据写入模块的控制端与第二扫描信号端或者所述附加扫描信号端电连接。
6.一种基于如权利要求1所述像素驱动电路的驱动方法，其特征在于，显示帧包括数据写入阶段和至少一个维持阶段；
在所述数据写入阶段以及至少一个所述维持阶段，第一扫描信号端输入的第一扫描使能信号控制第一复位模块导通，将第一复位电压端的第一复位电压施加到第一晶体管的第二极。
7.根据权利要求6所述的驱动方法，其特征在于，所述数据写入阶段包括第一初始复位子阶段、数据写入子阶段和第一发光子阶段，所述维持阶段包括第二初始复位子阶段和第二发光子阶段；
在所述第一初始复位子阶段，附加扫描信号端输入的附加扫描使能信号将所述第一晶体管与第二晶体管导通，所述第一扫描使能信号控制所述第一复位模块导通，将所述第一复位电压施加到驱动晶体管的栅极；所述第一扫描使能信号位于所述附加扫描使能信号的时段内；
在所述第二初始复位子阶段，所述附加扫描信号端输入的附加扫描非使能信号将所述第一晶体管与所述第二晶体管截止，所述第一扫描使能信号控制所述第一复位模块导通，将所述第一复位电压施加到所述第一晶体管的第二极。
8.根据权利要求7所述的驱动方法，其特征在于，所述像素驱动电路还包括数据写入模块；
所述数据写入模块的控制端与第二扫描信号端电连接，在所述数据写入子阶段，所述第二扫描信号端输入的第二扫描使能信号控制所述数据写入模块导通，将数据信号写入所述驱动晶体管的栅极；所述第二扫描使能信号位于所述附加扫描使能信号的时段内，位于所述第一扫描使能信号之后。
9.根据权利要求7所述的驱动方法，其特征在于，所述像素驱动电路还包括数据写入模块；
所述数据写入模块的控制端与所述附加扫描信号端电连接，在所述数据写入子阶段，所述附加扫描使能信号控制所述数据写入模块导通，将数据信号写入所述驱动晶体管的栅极。
10.根据权利要求8所述的驱动方法，其特征在于，在所述维持阶段，所述第二扫描信号端输入的第二扫描使能信号控制所述数据写入模块导通，将数据信号施加到所述驱动晶体管的第一极。
11.根据权利要求7所述的驱动方法，其特征在于，在所述数据写入阶段中所述第一发光子阶段外，以及在所述维持阶段中所述第二发光子阶段外的时段中，所述发光信号端输入的发光非使能信号控制所述第一发光控制模块截止；
在所述数据写入阶段，所述附加扫描使能信号和所述第一扫描使能信号均位于所述发光非使能信号的时段内；
在所述维持阶段，所述第一扫描使能信号位于所述发光非使能信号的时段内。
12.根据权利要求7所述的驱动方法，其特征在于，所述像素驱动电路还包括第二复位模块，所述第二复位模块的控制端与所述第一扫描信号端电连接，所述第二复位模块的第一端与第二复位电压端电连接，所述第二复位模块的第二端与发光元件的第一极电连接；
在所述第一初始复位子阶段以及所述第二初始复位子阶段，所述第一扫描使能信号控制所述第二复位模块导通，将所述第二复位电压端的第二复位电压施加到所述发光元件的第一极。
13.根据权利要求7所述的驱动方法，其特征在于，所述像素驱动电路还包括第二复位模块，所述第二复位模块的控制端与第二扫描信号端电连接，所述第二复位模块的第一端与第二复位电压端电连接，所述第二复位模块的第二端与发光元件的第一极电连接；
在所述数据写入子阶段，所述第二扫描信号端输入的第二扫描使能信号控制所述第二复位模块导通，将所述第二复位电压端的第二复位电压施加到所述发光元件的第一极。
14.根据权利要求6所述的驱动方法，其特征在于，所述第一复位电压在所述数据写入阶段的电压值小于在所述维持阶段的电压值。
15.一种显示面板，其特征在于，包括权利要求1-5任一项所述的像素驱动电路，以及附加扫描电路；
所述附加扫描电路与附加扫描信号端电连接。
16.根据权利要求15所述的显示面板，其特征在于，多个所述像素驱动电路行列排布；
所述附加扫描电路包括多个级联的附加移位寄存器，每一个所述附加移位寄存器与两行所述像素驱动电路的附加扫描信号端电连接。
CN202111335373.0A 2021-11-11 2021-11-11 一种像素驱动电路及其驱动方法、显示面板 Active CN113889042B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111335373.0A CN113889042B (zh) 2021-11-11 2021-11-11 一种像素驱动电路及其驱动方法、显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111335373.0A CN113889042B (zh) 2021-11-11 2021-11-11 一种像素驱动电路及其驱动方法、显示面板

Publications (2)

Publication Number Publication Date
CN113889042A true CN113889042A (zh) 2022-01-04
CN113889042B CN113889042B (zh) 2023-02-17

Family

ID=79017273

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111335373.0A Active CN113889042B (zh) 2021-11-11 2021-11-11 一种像素驱动电路及其驱动方法、显示面板

Country Status (1)

Country Link
CN (1) CN113889042B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115050331A (zh) * 2022-07-25 2022-09-13 武汉天马微电子有限公司 一种像素驱动电路及其驱动方法、显示面板和显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107610651A (zh) * 2017-10-31 2018-01-19 武汉天马微电子有限公司 像素电路、像素电路的驱动方法和显示面板
CN111508426A (zh) * 2020-05-29 2020-08-07 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
CN111613177A (zh) * 2020-06-28 2020-09-01 上海天马有机发光显示技术有限公司 一种像素电路及其驱动方法、显示面板和显示装置
KR20210049221A (ko) * 2019-10-24 2021-05-06 삼성디스플레이 주식회사 표시 장치
CN214377609U (zh) * 2021-02-07 2021-10-08 昆山国显光电有限公司 像素电路、显示面板及显示装置
CN113628585A (zh) * 2021-08-31 2021-11-09 上海视涯技术有限公司 像素驱动电路及其驱动方法、硅基显示面板和显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107610651A (zh) * 2017-10-31 2018-01-19 武汉天马微电子有限公司 像素电路、像素电路的驱动方法和显示面板
KR20210049221A (ko) * 2019-10-24 2021-05-06 삼성디스플레이 주식회사 표시 장치
CN111508426A (zh) * 2020-05-29 2020-08-07 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
CN111613177A (zh) * 2020-06-28 2020-09-01 上海天马有机发光显示技术有限公司 一种像素电路及其驱动方法、显示面板和显示装置
CN214377609U (zh) * 2021-02-07 2021-10-08 昆山国显光电有限公司 像素电路、显示面板及显示装置
CN113628585A (zh) * 2021-08-31 2021-11-09 上海视涯技术有限公司 像素驱动电路及其驱动方法、硅基显示面板和显示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115050331A (zh) * 2022-07-25 2022-09-13 武汉天马微电子有限公司 一种像素驱动电路及其驱动方法、显示面板和显示装置

Also Published As

Publication number Publication date
CN113889042B (zh) 2023-02-17

Similar Documents

Publication Publication Date Title
CN111710299B (zh) 一种显示面板、其驱动方法及显示装置
CN112735314B (zh) 像素电路及其驱动方法、显示面板和显示装置
US11508298B2 (en) Display panel and driving method thereof and display device
CN111710300B (zh) 一种显示面板、驱动方法及显示装置
CN110808012B (zh) 像素电路、移位寄存器单元、栅极驱动电路和显示装置
US20240105119A1 (en) Pixel Circuit, Driving Method Therefor, and Display Apparatus
JP2022542303A (ja) ディスプレイモジュール及びその制御方法、ディスプレイ駆動回路、並びに電子デバイス
CN113192460A (zh) 一种显示面板和显示装置
CN111508435B (zh) 像素驱动电路、显示面板及终端设备
JP4628447B2 (ja) 半導体装置
CN113012638B (zh) 显示面板其驱动方法及显示装置
WO2020052287A1 (zh) 像素电路及其驱动方法、显示装置
CN112102778B (zh) 像素电路及其驱动方法、显示基板和显示装置
JP7237918B2 (ja) 画素回路、表示装置、画素回路の駆動方法および電子機器
CN112289269A (zh) 一种像素电路及其控制方法和显示面板
CN110992891A (zh) 一种像素驱动电路、驱动方法和显示基板
CN114495836B (zh) 像素电路及其驱动方法、显示面板及电子设备
CN114187872B (zh) 一种显示面板的驱动方法及显示装置
CN111402782B (zh) 一种数字驱动像素电路及数字驱动像素的方法
CN114783349A (zh) 显示面板及其驱动方法、显示装置
CN113889042B (zh) 一种像素驱动电路及其驱动方法、显示面板
CN113066439B (zh) 一种像素电路、驱动方法、电致发光显示面板及显示装置
CN113971936A (zh) 显示面板及其驱动方法
CN115938312A (zh) 一种像素电路及显示面板
CN115565493A (zh) 一种像素驱动电路及其驱动方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant