CN115938312A - 一种像素电路及显示面板 - Google Patents

Abstract

本发明实施例公开一种像素电路及显示面板。该像素电路包括数据写入模块、驱动晶体管、补偿模块、第一初始化模块和发光模块，在写入帧，第一初始化模块用于在初始化阶段将初始化电压传输至驱动晶体管的栅极，驱动晶体管用于在发光阶段根据自身栅极的电压产生驱动信号驱动发光模块发光；第一初始化模块和补偿模块用于根据控制信号关断，以保持驱动晶体管的栅极的电压；第一初始化模块至少包括串联连接的第一晶体管和第二晶体管；第一晶体管包括串联连接的至少两个子晶体管，相邻两个子晶体管之间串联有第二晶体管。本发明实施例提供的技术方案解决在低刷新频率工作条件下，像素电路的栅极电位不稳定导致显示面板存在闪烁的问题。

Description

一种像素电路及显示面板

技术领域

本发明实施例涉及显示技术领域，尤其涉及一种像素电路及显示面板。

背景技术

随着显示技术的发展，人们对显示面板的要求越来越高。现有的显示面板包括像素电路，像素电路包括驱动晶体管，对于低温多晶硅工艺制作的显示面板，驱动晶体管栅极存在较大的漏电，使得在低刷新频率工作条件下，显示面板存在闪烁的问题，影响显示面板的显示效果。

发明内容

本发明实施例提供一种显示装置，以解决在低刷新频率工作条件下，像素电路的栅极电位不稳定，导致显示面板存在闪烁的问题。

为实现上述技术问题，本发明采用以下技术方案：

根据本发明的一方面，本发明实施例提供了一种像素电路，包括：

数据写入模块、驱动晶体管、补偿模块、第一初始化模块和发光模块，其中，第一初始化模块和补偿模块均与驱动晶体管的栅极电连接；

第一初始化模块用于在写入帧的初始化阶段将初始化电压传输至驱动晶体管的栅极；

数据写入模块用于在写入帧的数据写入阶段向驱动晶体管的栅极写入数据信号；

补偿模块用于在写入帧的数据写入阶段将包含驱动晶体管阈值电压的信息写入到驱动晶体管的栅极；

驱动晶体管用于在发光阶段根据自身栅极的电压产生驱动信号驱动发光模块发光；

第一初始化模块和补偿模块用于根据控制信号关断，以保持驱动晶体管的栅极的电压；

第一初始化模块至少包括串联连接的第一晶体管和第二晶体管；

第一晶体管包括串联连接的至少两个子晶体管，相邻两个子晶体管之间串联有第二晶体管。

可选的，第一晶体管包括串联连接的第一子晶体管和第二子晶体管，第二晶体管串联连接于第一子晶体管和第二子晶体管之间；

第一晶体管的控制端接入补偿控制信号；

第二晶体管的控制端接入第一扫描信号。

可选的，第一子晶体管的第一端作为第一初始化模块的第一端，用于接入初始化电压，第一子晶体管的第二端与第二晶体管的第一端电连接，第二晶体管的第二端与第二子晶体管的第一端电连接，第二子晶体管的第二端作为第一初始化模块的第二端，并与驱动晶体管的栅极电连接。

可选的，补偿模块至少包括串联的第三晶体管和第四晶体管；

第三晶体管的控制端接入补偿控制信号，

第四晶体管的控制端接入第二扫描信号。

可选的，第三晶体管包括串联的第三子晶体管和第四子晶体管；

第三子晶体管和第四子晶体管的控制端均接入补偿控制信号。

可选的，第一扫描信号包括至少两个脉冲扫描信号；

第二扫描信号包括至少两个脉冲扫描信号。

可选的，像素电路，还包括：

漏电抑制模块，漏电抑制模块的第一端与驱动晶体管的栅极连接，漏电抑制模块的第二端与第一初始化模块的第二端和补偿模块的第一端连接于第一节点；漏电抑制模块的控制端接入补偿控制信号；补偿模块的第二端连接驱动晶体管的第二极，驱动晶体管的第一极电连接第一电源电压输入端；

漏电抑制模块用于在初始化阶段将初始化电压传输至驱动晶体管的栅极；在数据写入阶段将包含驱动晶体管阈值电压的信息写入到驱动晶体管的栅极。

可选的，像素电路，还包括：

第一发光控制模块和第二发光控制模块，第一发光控制模块和第二发光控制模块的控制端均接入发光控制信号，第一发光控制模块的第一端与第一电源电压输入端电连接，第一发光控制模块的第二端与驱动晶体管的第一极电连接；

驱动晶体管的第二极与第二发光控制模块的第一端电连接，第二发光控制模块的第二端与发光模块的第一端电连接，发光模块的第二端与第二电源电压输入端电连接。

可选的，像素电路，还包括：

第二初始化模块，第二初始化模块的控制端接入第三扫描信号，第二初始化模块的第一端接入初始化电压，第二初始化模块的第二端与发光模块的第一端电连接；

优选的，数据写入模块的控制端接入第二扫描信号，数据写入模块的第一端接入数据信号，数据写入模块的第二端与驱动晶体管的第一极电连接；

优选的，像素电路还包括：第一存储模块和第二存储模块，第一存储模块的第一端与第一电源电压输入端连接，第一存储模块的第二端与驱动晶体管的控制端连接；第二存储模块的第一端与第一电源电压输入端连接，第二存储模块的第二端与漏电抑制模块的第二端连接于第一节点。

根据本发明的另一方面，本发明实施例提供一种显示面板，包括：第一方面任意项提出的像素电路。

本发明实施例提供的像素电路通过设置第一初始化模块在写入帧的初始化阶段将初始化电压传输至驱动晶体管的栅极；数据写入模块在写入帧的数据写入阶段向驱动晶体管的栅极写入数据信号；补偿模块在写入帧的数据写入阶段将包含驱动晶体管阈值电压的信息写入到驱动晶体管的栅极；驱动晶体管在写入帧的发光阶段根据自身栅极的电压产生驱动信号驱动发光模块发光；第一初始化模块和补偿模块用于关断，以保持驱动晶体管的栅极的电压；第一初始化模块至少包括串联连接的第一晶体管和第二晶体管；第一晶体管包括串联连接的至少两个子晶体管，相邻两个子晶体管之间串联有第二晶体管。这样设置使得显示面板以低刷新频率进行画面显示时，在时间较长的保持帧，第一初始化模块和补偿模块关断，使得驱动晶体管的栅极不能通过第一初始化模块和补偿模块所在的通路漏电，从而保持驱动晶体管的栅极的电压稳定，改善显示面板的显示效果，避免显示面板出现闪烁的现象。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对本发明实施例描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据本发明实施例的内容和这些附图获得其他的附图。

图1是本发明实施例提供的一种像素电路的结构示意图；

图2是本发明实施例提供的一种像素电路的写入帧和保持帧的示意图；

图3是本发明实施例提供的一种像素电路的写入帧的时序示意图；

图4是本发明实施例提供的一种像素电路的保持帧的时序示意图；

图5是本发明实施例提供的另一种像素电路的结构示意图；

图6是本发明实施例提供的另一种像素电路的写入帧的时序示意图；

图7是本发明实施例提供的一种显示面板的结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

正如背景技术中所述，现有技术中像素电路包括驱动晶体管，由于低温多晶硅工艺制作的晶体管具有迁移率高、驱动能力强、工艺成本低的优点，低温多晶硅工艺制作的晶体管应用广泛。但由于低温多晶硅工艺制作的晶体管存在较大的漏电，使得在低刷新频率工作条件下，显示面板存在闪烁的问题。发明人经过长期研究发现，由于低温多晶硅工艺制作的显示面板，驱动晶体管栅极存在较大的漏电，不能满足显示面板在低刷新频率下一帧时间内的电流保持率，导致显示面板在低刷新频率下存在闪烁，影响显示面板的显示均一性。

基于上述技术问题，本实施例提出了以下解决方案：

图1是本发明实施例提供的一种像素电路的结构示意图。图2是本发明实施例提供的一种像素电路的写入帧AF和保持帧SF的示意图。结合图1和图2，本发明实施例提供的像素电路100包括：数据写入模块10、驱动晶体管T1、补偿模块30、第一初始化模块20和发光模块40，其中，第一初始化模块20和补偿模块30均与驱动晶体管T1的栅极G电连接；第一初始化模块20用于在写入帧AF的初始化阶段将初始化电压Vref传输至驱动晶体管T1的栅极G；数据写入模块10用于在写入帧AF的数据写入阶段向驱动晶体管T1的栅极G写入数据信号Data；补偿模块30用于在写入帧AF的数据写入阶段将包含驱动晶体管T1阈值电压的信息写入到驱动晶体管T1的栅极G；驱动晶体管T1用于在发光阶段根据自身栅极G的电压产生驱动信号驱动发光模块40发光；第一初始化模块20和补偿模块30用于根据控制信号关断，以保持驱动晶体管T1的栅极G的电压；第一初始化模块20至少包括串联连接的第一晶体管T10和第二晶体管T4；第一晶体管T10包括串联连接的至少两个子晶体管，相邻两个子晶体管之间串联有第二晶体管T4。

具体的，显示面板200在显示画面过程中，以预设的刷新频率显示画面，作为显示面板的正常刷新频率，例如60Hz的刷新频率。以低于60Hz的刷新频率进行画面显示时，定义为低刷新频率，例如30Hz或1Hz的刷新频率等。显示面板以低刷新频率进行画面显示时，每一个刷新频率对应的时间内包括写入帧AF和保持帧SF。例如，参见图2，以1Hz进行画面显示时，可以在以60Hz的刷新频率进行画面显示的基础上，进行跳幅显示。第1帧通常为写入帧AF，第2帧至第60帧通常为保持帧SF。在写入帧AF通常包括初始化阶段、数据写入阶段和发光阶段。在写入帧AF之后的保持帧SF，由于驱动晶体管T1的栅极G存在漏电，使得在保持帧SF，驱动晶体管T1的栅极G电位不能得到良好保持，使得显示面板200出现闪烁的现象，尤其在低频显示时，闪烁现象更为严重。

第一晶体管T10可以包括n栅晶体管，其中，n≥2，即第一晶体管T10可以包括n个子晶体管。由于第一初始化模块20与驱动晶体管T1的栅极G连接，因此设置第一晶体管T10包括串联连接的至少两个子晶体管，例如第一晶体管T10至少包括第一子晶体管T10-1和第二子晶体管T10-2，相邻两个子晶体管之间串联有第二晶体管T4，示例性的，第二晶体管T4串联连接于相邻的第一子晶体管T10-1和第二子晶体管T10-2之间，可以使得第一初始化模块20的漏电流较小，有利于驱动晶体管T1的栅极G电位的保持。

本实施例中，在写入帧AF，像素电路100包括初始化阶段、数据写入阶段和发光阶段。第一初始化模块20在初始化阶段将初始化电压Vref传输至驱动晶体管T1的栅极G，使得第一初始化模块20通过初始化电压Vref将驱动晶体管T1的栅极G进行初始化，避免前一帧驱动晶体管T1的栅极G的电压不同，改善不同行的驱动晶体管T1的栅极G电压的均一性。在初始化阶段后，驱动晶体管T1的栅极G的电位约等于初始化电压Vref。在写入帧AF，数据写入模块10在数据写入阶段向驱动晶体管T1的栅极G写入数据信号Data，数据信号Data会经过补偿模块30写入到驱动晶体管T1的栅极G。在数据写入阶段后，驱动晶体管T1的栅极G电位约等于数据信号Data与驱动晶体管T1的阈值电压的和。在发光阶段，驱动晶体管T1根据自身栅极G的电压产生驱动信号驱动发光模块40发光。

由于保持帧SF的时间较长，设置第一初始化模块20和补偿模块30关断。显示面板200的其他行的像素电路100在写入帧AF时，即使第一初始化模块20和补偿模块30的控制信号发生跳变，当前行的第一初始化模块20和补偿模块30仍能保持关断。这样设置使得减小驱动晶体管T1的栅极G通过第一初始化模块20和补偿模块30所在的通路漏电，从而保持驱动晶体管T1的栅极G的电压稳定。在显示面板200以低刷新频率显示画面时，在写入帧AF和保持帧SF，驱动晶体管T1的栅极G电位得到良好保持，改善显示面板200的显示效果，避免显示面板200出现闪烁的现象。

本实施例提供的像素电路100通过设置第一初始化模块20在写入帧AF的初始化阶段将初始化电压Vref传输至驱动晶体管T1的栅极G；数据写入模块10在写入帧AF的数据写入阶段向驱动晶体管T1的栅极G写入数据信号Data；补偿模块30在写入帧AF的数据写入阶段将包含驱动晶体管T1的阈值电压的信息写入到驱动晶体管T1的栅极G；驱动晶体管T1在写入帧AF的发光阶段根据自身栅极G的电压产生驱动信号驱动发光模块40发光；第一初始化模块20和补偿模块30用于关断，以保持驱动晶体管T1的栅极G的电压。第一初始化模块至少包括串联连接的第一晶体管和第二晶体管；第一晶体管包括串联连接的至少两个子晶体管，相邻两个子晶体管之间串联有第二晶体管，这样设置使得显示面板200以低刷新频率进行画面显示时，在写入帧AF和时间较长的保持帧SF，第一初始化模块20和补偿模块30根据控制信号关断，使得在写入帧AF和保持帧SF，驱动晶体管T1的栅极G均不能通过第一初始化模块20和补偿模块30所在的通路漏电，从而保持驱动晶体管T1的栅极G的电压稳定，改善显示面板200的显示效果，避免显示面板200出现闪烁的现象。

可选的，图3是本发明实施例提供的一种像素电路的写入帧的时序示意图。图4是本发明实施例提供的一种像素电路的保持帧的时序示意图。在上述实施例的基础上，结合图1，图3和图4，本发明实施例提供的第一晶体管T10包括串联连接的第一子晶体管T10-1和第二子晶体管T10-2，第二晶体管T4串联连接于第一子晶体管T10-1和第二子晶体管T10-2之间；第一晶体管T10的控制端接入补偿控制信号EMB；第二晶体管T4的控制端接入第一扫描信号S1。

具体的，第一晶体管T10可以包括n栅晶体管，其中，n≥2，由于第一初始化模块20与驱动晶体管T1的栅极G连接，因此设置第一晶体管T10包括n栅晶体管，例如第一晶体管T10至少包括第一子晶体管T10-1和第二子晶体管T10-2，第二晶体管T4串联连接于第一子晶体管T10-1和第二子晶体管T10-2之间，可以使得第一初始化模块20的漏电流较小，有利于驱动晶体管T1的栅极G电位的保持。

第一晶体管T10的控制端接入补偿控制信号EMB，第二晶体管T4的控制端接入第一扫描信号S1，补偿控制信号EMB的频率小于第一扫描信号S1的频率。在初始化阶段T1，补偿控制信号EMB和第一扫描信号S1均为有效电平信号，使得第一初始化模块20导通，初始化电压Vref通过导通的第一初始化模块20写入所述驱动晶体管T1的栅极G。在数据写入阶段T2，第一扫描信号S1为无效电平信号，使得第二晶体管T4关断，数据信号Data通过数据写入模块10和补偿模块30将数据电压写入驱动晶体管T1的栅极G。在数据写入阶段T2之后，补偿控制信号EMB由有效电平信号跳变为无效电平信号，使得由补偿控制信号EMB控制的第一晶体管T10的第一子晶体管T10-1和第二子晶体管T10-2均关断。当下一行的像素电路100进入初始化阶段T1时，由于相邻行的第一初始化信号可以共用同一条初始化线，第一即使第一扫描信号S1由无效电平信号跳变为有效电平信号，使得第二晶体管T4导通。但由于连接在第二晶体管T4两端的第一子晶体管T10-1和第二子晶体管T10-2均关断，使得初始化电压Vref不能通过关断的第一子晶体管T10-1向驱动晶体管T1的栅极G传输，且由于关断的第二子晶体管T10-2存在，减小了驱动晶体管T1的栅极G通过第一初始化模块20的漏电，使得驱动晶体管T1的栅极G电位较好的保持，进一步改善显示面板200在低刷新频率下的显示效果。

可选的，在上述实施例的基础上，继续参见图1，本发明实施例提供的像素电路100的第一子晶体管T10-1的第一端作为第一初始化模块的第一端，用于接入初始化电压Vref，第一子晶体管T10-1的第二端与第二晶体管T4的第一端电连接，第二晶体管T4的第二端与第二子晶体管T10-2的第一端电连接，第二子晶体管T10-2的第二端作为第一初始化模块20的第二端，并与驱动晶体管T1的栅极G电连接。

具体的，第一晶体管T10可以包括第一子晶体管T10-1和第二子晶体管T10-2，且第二晶体管T4串联连接于第一子晶体管T10-1和第二子晶体管T10-2之间。当n＝3时，第一晶体管T10还可以包括第五子晶体管，第五子晶体管可以串联连接于第一子晶体管T10-1和第二晶体管T4之间，或者，第五子晶体管串联连接于第二晶体管T4和第二子晶体管T10-2之间。第五子晶体管的栅极G接入补偿控制信号EMB，使得第五子晶体管根据补偿控制信号EMB导通或关断。这样设置可以在写入帧AF，第一补偿模块30根据第一扫描信号S1和补偿控制信号EMB导通，将补偿电压写入驱动晶体管T1的栅极G，并在保持帧SF根据第一扫描信号S1和补偿控制信号EMB关断，降低驱动晶体管T1的栅极G向第一初始化模块20的漏电，较好的保持驱动晶体管T1的栅极G电位，进一步改善显示面板200在低刷新频率下的显示效果。

可选的，在上述实施例的基础上，继续参见图1，本发明实施例提供的像素电路100的补偿模块30至少包括串联的第三晶体管T9和第四晶体管T3；第三晶体管T9的控制端接入补偿控制信号EMB，第四晶体管T3的控制端接入第二扫描信号S2。

具体的，由于补偿模块30与驱动晶体管T1的栅极G连接，因此设置补偿模块30至少包括串联的第三晶体管T9和第四晶体管T3，且第三晶体管T9的控制端接入补偿控制信号EMB，第四晶体管T3的控制端接入第二扫描信号S2，使得在写入帧AF的数据写入阶段T2，第二扫描信号S2为有效电平信号，补偿控制信号EMB为有效电平信号，使得补偿模块30导通，使得数据写入模块10在写入帧AF的数据写入阶段T2通过补偿模块30向驱动晶体管T1的栅极G写入数据信号Data。由于在写入帧AF的数据写入阶段T2之后，补偿控制信号EMB由有效电平信号跳变至无效电平信号，使得由补偿控制信号EMB控制的第三晶体管T9关断。在保持帧SF，由于补偿控制信号EMB保持无效电平信号，使得第三晶体管T9可靠关断，较小了驱动晶体管T1的栅极G电压向补偿模块30所在的支路的漏电，使得驱动晶体管T1的栅极G电位在保持帧SF得到有效保持，进一步改善显示面板200在低刷新频率下的显示效果。

可选的，图5是本发明实施例提供的另一种像素电路的结构示意图。在上述实施例的基础上，参见图5，本发明实施例提供的像素电路100的第三晶体管T9包括串联的第三子晶体管T9-1和第四子晶体管T9-2；第三子晶体管T9-1和第四子晶体管T9-2的控制端均接入补偿控制信号EMB。

具体的，第三晶体管T9可以包括m栅晶体管，其中，m≥2，由于补偿模块30与驱动晶体管T1的栅极G连接，因此设置第三晶体管T9包括m栅晶体管，例如第三晶体管T9至少包括第三子晶体管T9-1和第四子晶体管T9-2，第四晶体管T3串联连接于第三子晶体管T9-1和第四子晶体管T9-2之间，可以使得补偿模块30的漏电流较小，有利于驱动晶体管T1的栅极G电位的保持。

需要说明的是，第三晶体管T9可以为单栅晶体管或双栅晶体管或多栅晶体管，可以根据像素电路100的像素排布方式及工艺布线图合理选择第三晶体管T9的栅极G的数量，在此不作任何限定。当第三晶体管T9可以为单栅晶体管时，可以降低像素电路100的布线密度，提高显示面板200的透过率。

可选的，图6是本发明实施例提供的另一种像素电路的写入帧的时序示意图。在上述实施例的基础上，结合图5和图6，本发明实施例提供的像素电路100的第一扫描信号S1包括至少两个脉冲扫描信号；第二扫描信号S2包括至少两个脉冲扫描信号。

具体的，参见图3，在初始化阶段T1，当第一扫描信号S1为单脉冲扫描信号时，当第一扫描信号S1的单脉冲扫描信号到达时，由第一扫描信号S1控制的第二晶体管T4导通，由于在初始化阶段T1，补偿控制信号EMB为有效电平信号，由补偿控制信号EMB控制的第一晶体管T10也导通，使得初始化电压Vref经过导通的第一补偿模块30写入驱动晶体管T1的栅极G。当第二扫描信号S2为单脉冲时，当第二扫描信号S2的单脉冲扫描信号到达时，由第二扫描信号S2控制的第四晶体管T3导通，由于在数据写入阶段T2，补偿控制信号EMB为有效电平信号，使得数据信号Data经过导通的数据写入模块10和补偿模块30写入驱动晶体管T1的栅极G。

参见图6，在写入帧AF，当第一扫描信号S1为至少两个脉冲扫描信号，第二扫描信号S2为至少两个脉冲扫描信号时，由于数据信号Data的到达时间是固定的，可以设置当第二扫描信号S2的最后一个脉冲到达时，数据信号Data到达，数据写入模块10将数据信号Data通过补偿模块30写入驱动晶体管T1的栅极G。当第一扫描信号S1为至少两个脉冲扫描信号，第一扫描信号S1控制第一初始化模块20对驱动晶体管T1的栅极G写入初始化电压Vref，以对驱动晶体管T1的栅极G电位进行初始化。第二扫描信号S2的最后一个脉冲扫描信号之前的脉冲扫描信号到达时，第二扫描信号S2控制数据写入模块10写入固定的数据电压，例如，将前几行的数据信号Data写入本行的像素电路100的驱动晶体管T1的栅极G，使得像素电路100的初始化电流一致，较好的改善残影，提高显示面板200的显示均一性。

图6示例性的示出当第一扫描信号S1为两个脉冲扫描信号，第二扫描信号S2为两个脉冲扫描信号时的情况。第一阶段T’1和第三阶段T’3为初始化阶段，第二阶段T’2和第四阶段T’4为数据写入阶段。第五阶段T’5为保持和第六阶段T’6为发光阶段。当第二扫描信号S2的最后一个脉冲到达时，即第四阶段T’4时，数据信号Data到达，数据写入模块10将数据信号Data通过补偿模块30写入驱动晶体管T1的栅极G。这样设置使得像素电路100的初始化电流一致，较好的改善残影，提高显示面板200的显示均一性。

可选的，在上述实施例的基础上，继续参见图4和图5，本发明实施例提供的像素电路100，还可以包括：漏电抑制模块50，漏电抑制模块50的第一端与驱动晶体管T1的栅极G连接，漏电抑制模块50的第二端与第一初始化模块的第二端和补偿模块30的第一端连接于第一节点N；漏电抑制模块50的控制端接入补偿控制信号EMB；漏电抑制模块50用于在初始化阶段T1将初始化电压Vref传输至驱动晶体管T1的栅极G；在数据写入阶段T2将包含驱动晶体管T1阈值电压的信息写入到驱动晶体管T1的栅极G。

具体的，这样设置可以使得驱动晶体的栅极G仅有一条发生漏电的通路，即漏电抑制模块50所在的通路。漏电抑制模块50根据补偿控制信号EMB导通，由于补偿控制信号EMB在保持帧SF为无效电平信号，使得漏电抑制模块50在保持帧SF可以关断，从而使得驱动晶体管T1的栅极G电位可以较好的保持，提高驱动晶体管T1的栅极G电位的电压保持率，从而可以较好的改善显示面板200在低刷新频率显示画面时的闪烁问题，进一步改善显示面板200的显示效果。

可选的，漏电抑制模块50包括漏电抑制晶体管T8，漏电抑制晶体管T8的第一端与驱动晶体管T1的栅极G连接，漏电抑制晶体管T8的第二端与第一节点N电连接，漏电抑制晶体管T8的控制端接入补偿控制信号EMB。

可选的，在上述实施例的基础上，继续参见图4和图5，本发明实施例提供的像素电路100，还可以包括：第一发光控制模块60和第二发光控制模块70，第一发光控制模块60和第二发光控制模块70的控制端均接入发光控制信号EM，第一发光控制模块60的第一端与第一电源电压输入端VDD电连接，第一发光控制模块60的第二端与驱动晶体管T1的第一极电连接；驱动晶体管T1的第二极与第二发光控制模块70的第一端电连接，第二发光控制模块70的第二端与发光模块40的第一端电连接，发光模块40的第二端与第二电源电压输入端VSS电连接。

具体的，第一发光控制模块60包括第一发光控制晶体管T5，第二发光控制模块70包括第二发光控制晶体管T6，发光模块40包括发光器件D1，发光器件D1可以是有机发光器件，也可以是无机发光器件，本实施在此不作具体限定。第一发光控制晶体管T5和第二发光控制晶体管T6根据其控制端接入的发光控制信号EM导通时，驱动晶体管T1在发光阶段T3根据自身栅极G的电压产生驱动信号驱动发光模块40发光。

可选的，在上述实施例的基础上，继续参见图5，本发明实施例提供的像素电路100，还可以包括：第二初始化模块110，第二初始化模块110的控制端接入第三扫描信号S3，第二初始化模块110的第一端接入初始化电压Vref，第二初始化模块110的第二端与发光模块40的第一端电连接。

具体的，第二初始化模块110包括第五晶体管T7，第五晶体管T7的栅极G接入第三扫描信号S3。第三扫描信号S3与第二扫描信号S2相同时，第五晶体管T7在数据写入阶段T2导通，将初始化电压Vref传输至发光模块40的第一端，可以改善发光器件D1的阳极的电荷残留导致的残影问题。

优选的，数据写入模块10的控制端接入第二扫描信号S2，数据写入模块10的第一端接入数据信号Data，数据写入模块10的第二端与驱动晶体管T1的第一极电连接。

具体的，数据写入模块10的控制端接入第二扫描信号S2，数据写入模块10包括第六晶体管T2，所述第六晶体管T2的栅极G接入第二扫描信号S2时，第六晶体管T2在数据写入阶段T2导通，使得数据电压传输至驱动晶体管T1的第一极。由于驱动晶体管T1的第一极与驱动晶体管T1的栅极G之间的电压大于驱动晶体管T1的阈值电压，使得驱动晶体管T1的第一极和第二极导通。与驱动晶体管T1的第二极连接的补偿模块30在数据写入阶段T2根据第二扫描信号S2和补偿控制信号导通，使得数据电压写入驱动晶体管T1的栅极G。

优选的，继续参见图5，本实施例提供的像素电路100还可以包括：第一存储模块80和第二存储模块90，第一存储模块80的第一端与第一电源电压输入端VDD连接，第一存储模块80的第二端与驱动晶体管T1的控制端连接；第二存储模块90的第一端与第一电源电压输入端VDD连接，第二存储模块90的第二端与漏电抑制模块50的第二端连接于第一节点N。

具体的，第一存储模块80包括第一电容Cst1，第一电容Cst1用于存储电能，并稳定驱动晶体管T1的栅极G电位。第二存储模块90包括第二电容Cst2，第二电容Cst2用于存储电能，以稳定第一节点N的电位。这样设置使得在其他行像素电路100的第一扫描信号S1开启阶段，第一晶体管T10根据为无效电平信号的补偿控制信号关断，从而使得初始化电压Vref的低电压不影响第一节点NN的电位，从而进一步提高了驱动晶体管T1的栅极G的电位的电压保持率，从而可以较好的改善低频的闪烁效果。

图7是本发明实施例提供的一种显示面板的结构示意图。在上述实施例的基础上，参见图7，本发明实施例提供的显示面板200，包括上述任意实施例提出的像素电路100，具有上述任意实施例提供的像素电路100的有益效果，在此不再赘述。本发明实施例提供的显示面板200中的第一电源电压输入端VDD、第二电源电压输入端VSS以及初始化电压Vref，可以与驱动芯片300连接，驱动芯片300用于向第一电源电压输入端VDD、第二电源电压输入端VSS以及初始化电压Vref提供电压信号。本发明实施例提供的显示面板200可以应用于手机、电脑、可穿戴设备等终端。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种像素电路，其特征在于，包括：

数据写入模块、驱动晶体管、补偿模块、第一初始化模块和发光模块，其中，所述第一初始化模块和所述补偿模块均与所述驱动晶体管的栅极电连接；

所述第一初始化模块用于在写入帧的初始化阶段将初始化电压传输至所述驱动晶体管的栅极；

数据写入模块用于在所述写入帧的数据写入阶段向所述驱动晶体管的栅极写入数据信号；

所述补偿模块用于在所述写入帧的所述数据写入阶段将包含所述驱动晶体管阈值电压的信息写入到所述驱动晶体管的栅极；

所述驱动晶体管用于在发光阶段根据自身栅极的电压产生驱动信号驱动所述发光模块发光；所述第一初始化模块和所述补偿模块用于根据控制信号关断，以保持所述驱动晶体管的栅极的电压；

所述第一初始化模块至少包括串联连接的第一晶体管和第二晶体管；

所述第一晶体管包括串联连接的至少两个子晶体管，相邻两个子晶体管之间串联有所述第二晶体管。

2.根据权利要求1所述像素电路，其特征在于，所述第一晶体管包括串联连接的第一子晶体管和第二子晶体管，所述第二晶体管串联连接于所述第一子晶体管和所述第二子晶体管之间；

所述第一晶体管的控制端接入补偿控制信号；

所述第二晶体管的控制端接入第一扫描信号。

3.根据权利要求2所述像素电路，其特征在于，

所述第一子晶体管的第一端作为所述第一初始化模块的第一端，用于接入初始化电压，所述第一子晶体管的第二端与所述第二晶体管的第一端电连接，所述第二晶体管的第二端与所述第二子晶体管的第一端电连接，所述第二子晶体管的第二端作为所述第一初始化模块的第二端，并与所述驱动晶体管的栅极电连接。

4.根据权利要求3所述像素电路，其特征在于，

所述补偿模块至少包括串联的第三晶体管和第四晶体管；

所述第三晶体管的控制端接入补偿控制信号，

所述第四晶体管的控制端接入第二扫描信号。

5.根据权利要求4所述像素电路，其特征在于，所述第三晶体管包括串联的第三子晶体管和第四子晶体管；

所述第三子晶体管和所述第四子晶体管的控制端均接入补偿控制信号。

6.根据权利要求4或5所述像素电路，其特征在于，

所述第一扫描信号包括至少两个脉冲扫描信号；

所述第二扫描信号包括至少两个脉冲扫描信号。

7.根据权利要求1所述像素电路，其特征在于，所述像素电路，还包括：

漏电抑制模块，所述漏电抑制模块的第一端与所述驱动晶体管的栅极连接，所述漏电抑制模块的第二端与所述第一初始化模块的第二端和所述补偿模块的第一端连接于第一节点；所述漏电抑制模块的控制端接入补偿控制信号；所述补偿模块的第二端连接所述驱动晶体管的第二极，所述驱动晶体管的第一极电连接第一电源电压输入端；

所述漏电抑制模块用于在初始化阶段将初始化电压传输至所述驱动晶体管的栅极；在数据写入阶段将包含所述驱动晶体管阈值电压的信息写入到所述驱动晶体管的栅极。

8.根据权利要求1所述像素电路，其特征在于，所述像素电路，还包括：

第一发光控制模块和第二发光控制模块，所述第一发光控制模块和所述第二发光控制模块的控制端均接入发光控制信号，第一发光控制模块的第一端与第一电源电压输入端电连接，第一发光控制模块的第二端与驱动晶体管的第一极电连接；

所述驱动晶体管的第二极与所述第二发光控制模块的第一端电连接，所述第二发光控制模块的第二端与发光模块的第一端电连接，所述发光模块的第二端与第二电源电压输入端电连接。

9.根据权利要求7所述像素电路，其特征在于，所述像素电路，还包括：

第二初始化模块，所述第二初始化模块的控制端接入第三扫描信号，所述第二初始化模块的第一端接入初始化电压，所述第二初始化模块的第二端与所述发光模块的第一端电连接；

优选的，所述数据写入模块的控制端接入第二扫描信号，所述数据写入模块的第一端接入数据信号，所述数据写入模块的第二端与所述驱动晶体管的第一极电连接；

优选的，所述像素电路还包括：第一存储模块和第二存储模块，所述第一存储模块的第一端与第一电源电压输入端连接，所述第一存储模块的第二端与所述驱动晶体管的控制端连接；所述第二存储模块的第一端与第一电源电压输入端连接，所述第二存储模块的第二端与所述漏电抑制模块的第二端连接于第一节点。

10.一种显示面板，其特征在于，包括：权利要求1至9任一项所述像素电路。

Images