CN112908265B - 像素驱动电路、其驱动方法、阵列基板及显示装置 - Google Patents

像素驱动电路、其驱动方法、阵列基板及显示装置 Download PDF

Info

Publication number
CN112908265B
CN112908265B CN202110112520.1A CN202110112520A CN112908265B CN 112908265 B CN112908265 B CN 112908265B CN 202110112520 A CN202110112520 A CN 202110112520A CN 112908265 B CN112908265 B CN 112908265B
Authority
CN
China
Prior art keywords
node
electrically connected
transistor
display mode
reset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110112520.1A
Other languages
English (en)
Other versions
CN112908265A (zh
Inventor
李威
黄建邦
刘长波
茹巧巧
吴章敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202110112520.1A priority Critical patent/CN112908265B/zh
Publication of CN112908265A publication Critical patent/CN112908265A/zh
Application granted granted Critical
Publication of CN112908265B publication Critical patent/CN112908265B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本申请实施例提供了一种像素驱动电路、其驱动方法、阵列基板及显示装置。该像素驱动电路包括驱动模块、存储模块、发光模块和第一漏电抑制模块，该第一漏电抑制模块分别与第一节点、第二节点、栅极信号端和第二电源端电连接，且被配置为在数据写入阶段响应于栅极信号端输入的工作电平将第一节点和第二节点导通以使数据电压写入第一节点，并对数据电压进行存储，在发光阶段响应于栅极信号端输入的非工作电平断开第一节点和第二节点的电连接，并通过存储的数据电压降低第一节点和第二节点之间的漏电流。使得第一节点的电位能够更好地保持，也就是能够使得驱动电流更为稳定，从而改善闪烁现象，提升显示效果。

Description

像素驱动电路、其驱动方法、阵列基板及显示装置
技术领域
本申请涉及显示技术领域，具体而言，本申请涉及一种像素驱动电路、其驱动方法、阵列基板及显示装置。
背景技术
有源矩阵(Active-matrix，AM)显示产品的像素驱动电路中，由于存储电容容易通过一些路径漏电，使得发光过程中驱动晶体管的栅极电位难以维持稳定，从而使得有机发光二极管(OrganicLight-Emitting Diode，OLED)、量子点等发光元件难以维持稳定的亮度进行发光，产生闪烁等降低显示效果的现象。
发明内容
本申请针对现有方式的缺点，提出一种像素驱动电路、其驱动方法、阵列基板及显示装置，以抑制关键路径的漏电，从而提升显示效果。
第一个方面，本申请实施例提供了一种像素驱动电路，包括：
驱动模块，分别与第一电源端、第一节点、第二节点、栅极信号端和数据写入端电连接，且被配置为在数据写入阶段响应于所述栅极信号端输入的工作电平将所述数据写入端写入的数据信息写入所述第一节点，并在发光阶段根据所述第一节点的电位和所述第一电源端的电位产生驱动发光模块的驱动电流；
存储模块，分别与所述第一电源端和所述第一节点电连接，且被配置为对写入所述第一节点的电压进行存储；
发光模块，分别与所述第二节点和第二电源端电连接，且在所述驱动电流的驱动下进行发光；
第一漏电抑制模块，分别与所述第一节点、所述第二节点、所述栅极信号端和所述第二电源端电连接，且被配置为在所述数据写入阶段响应于所述栅极信号端输入的工作电平将所述第一节点和所述第二节点导通以使数据电压写入所述第一节点，并对所述数据电压进行存储，在所述发光阶段响应于所述栅极信号端输入的非工作电平断开所述第一节点和所述第二节点的电连接，并通过存储的所述数据电压降低所述第一节点和所述第二节点之间的漏电流。
可选地，所述像素驱动电路还包括：第二漏电抑制模块，分别与所述第一节点、复位控制端、复位电源端、复合控制端和所述第二电源端电连接，所述第二漏电抑制模块被配置为：
在复位阶段，响应于所述复位控制端输入的工作电平和所述复合控制端输入的工作电平将所述第一节点和所述复位电源端导通以使所述复位电压写入所述第一节点，并对所述复位电压进行存储；
在所述数据写入阶段，响应于所述复合控制端输入的工作电平对所述数据电压进行存储；
在所述发光阶段，响应于所述复位控制端输入的非工作电平和所述复合控制端输入的非工作电平，断开所述第一节点和所述复位电源端的电连接，并通过存储的所述数据电压降低所述第一节点和所述复位电源端之间的漏电流。
可选地，所述像素驱动电路具有第一显示模式和第二显示模式，所述第一显示模式为低频显示模式，第二显示模式为高频显示模式；在所述第一显示模式下的所述数据写入阶段，所述第二漏电抑制模块响应于所述复合控制端输入的工作电平对所述数据电压进行存储，在所述第二显示模式下的所述数据写入阶段，所述第二漏电抑制模块响应于所述复合控制端输入的非工作电平断开与所述第一节点的电连接。
可选地，所述存储模块包括存储电容，所述存储电容的两端分别与所述第一电源端和所述第一节点电连接；所述第一漏电抑制模块包括第一晶体管、第二晶体管和第一电容，所述第一晶体管的栅极和所述第二晶体管的栅极均与所述栅极信号端电连接，所述第一晶体管的第一极与所述第一节点电连接，所述第一晶体管的第二极、所述第二晶体管的第一极和所述第一电容的第一端均与第三节点电连接，所述第二晶体管的第二极与所述第二节点电连接，所述第一电容的第二端与第二电源端电连接。
可选地，所述第二漏电抑制模块包括第三晶体管、第四晶体管和第二电容，所述第三晶体管的栅极与所述复位控制端电连接，所述第三晶体管的第一极与所述复位电源端电连接，所述第三晶体管的第二极、所述第四晶体管的第一极和所述第二电容的第一端均与第四节点电连接，所述第四晶体管的栅极与所述复合控制端电连接，所述第四晶体管的第二极与所述第一节点电连接，所述第二电容的第二端与所述第二电源端电连接。
可选地，所述驱动模块包括：第五晶体管，栅极与所述栅极信号端电连接，第一极与所述数据写入端电连接，第二极与第五节点电连接；第六晶体管，栅极与所述第一节点电连接，第一极与所述第五节点电连接，第二极与所述第二节点电连接；第七晶体管，栅极与发光控制端电连接，第一极与所述第一电源端电连接，第二极与所述第五节点电连接。
第二个方面，本申请实施例提供了一种阵列基板，该阵列基板包括上述的像素驱动电路。
第三个方面，本申请实施例提供了一种显示装置，该显示装置包括上述的阵列基板。
第四个方面，本申请实施例提供了一种像素驱动方法，包括：
数据写入阶段，驱动模块响应于栅极信号端输入的工作电平将数据写入端写入的数据电压写入第一节点，第一漏电抑制模块响应于所述栅极信号端输入的工作电将第一节点和第二节点导通，以使所述数据电压写入所述第一节点并对所述数据电压进行存储，存储模块对写入所述第一节点的数据电压进行存储；
发光阶段，所述驱动模块根据所述第一节点的电位和第一电源端的电位产生驱动电流以驱动发光模块进行发光，所述第一漏电抑制模块通过存储的所述数据电压降低所述第一节点和所述第二节点之间的漏电流。
可选地，所述像素驱动方法具有第一显示模式和第二显示模式，所述第一显示模式为低频显示模式，第二显示模式为高频显示模式，所述像素驱动方法还包括：
复位阶段，第二漏电抑制模块应于复位控制端输入的工作电平和复合控制端输入的工作电平将所述第一节点和第四节点导通，以使复位电压写入所述第一节点并对所述复位电压进行存储；
在第一显示模式下的所述数据写入阶段，所述第二漏电抑制模块响应于所述复合控制端输入的工作电平将所述第一节点和所述第四节点导通，以使所述数据电压写入所述第一节点并对所述数据电压进行存储，在第二显示模式下的所述数据写入阶段，响应于所述复合控制端输入的非工作电平将所述第一节点和所述第四节点断开；
在所述第一显示模式下的所述发光阶段，响应于所述复位控制端输入的非工作电平和所述复合控制端输入的非工作电平，断开所述第一节点和所述复位电源端的电连接，并通过存储的所述数据电压降低所述第一节点和所述复位电源端之间的漏电流；在所述第二显示模式下的所述发光阶段，响应于所述复位控制端输入的非工作电平和所述复合控制端输入的非工作电平，断开所述第一节点和所述复位电源端的电连接。
本申请实施例提供的技术方案带来的有益技术效果是：
本申请实施例提供的本实施例提供的像素驱动电路、其驱动方法、阵列基板及显示装置中，利用第一漏电抑制模块对数据电压进行存储，从而在发光阶段通过消耗第一漏电抑制模块存储的电量能够减缓第一节点与第二节点之间的电位差的变化速度，从而减小漏电流，使得第一节点的电位能够更好地保持，也就是能够使得驱动电流更为稳定，从而改善闪烁现象，提升显示效果；进一步地，当像素驱动电路包括第二漏电抑制模块时，通过对驱动信号的调整，第二漏电抑制模块在高频显示模式下无需进行充电而保障了存储模块的充电效率，而在低频显示模式下则对第二漏电抑制模块进行充电并在发光阶段起到保持第一节点电位的作用，也就是通过对驱动时序的调整能够在同一像素驱动电路中实现高频显示模式和低频显示模式。
本申请附加的方面和优点将在下面的描述中部分给出，这些将从下面的描述中变得明显，或通过本申请的实践了解到。
附图说明
本申请上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
图1为本申请实施例提供的一种像素驱动电路的结构示意图；
图2为本申请实施例提供的另一种像素驱动电路的结构示意图；
图3为本申请实施例提供的一种像素驱动电路的具体电路图；
图4为本申请实施例提供的像素驱动电路中的一条漏电路径的等价电路图；
图5为本申请实施例提供的一种像素驱动方法在第一显示模式下的时序图；
图6为本申请实施例提供的一种像素驱动方法在第二显示模式下的时序图；
图7为本申请实施例提供的像素驱动电路和现有技术中的像素驱动电路中的第一节点的电压随时间的变化曲线；
图8为本申请实施例提供的一种阵列基板的结构示意图；
图9为本申请实施例提供的一种显示装置的框架示意图。
附图标记：
1-驱动模块；2-存储模块；3-第一漏电抑制模块；4-发光模块；5-第二漏电抑制模块；
N1-第一节点；N2-第二节点；N3-第三节点；N4-第四节点；N5-第五节点；
VDD-第一电源端；VSS-第二电源端；Vinit-复位电源端；
Gate-栅极信号端；Reset-复位控制端；EM-扫描控制端；Re-Gate-复合控制端。
具体实施方式
下面详细描述本申请，本申请的实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的部件或具有相同或类似功能的部件。此外，如果已知技术的详细描述对于示出的本申请的特征是不必要的，则将其省略。下面通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能解释为对本申请的限制。
本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语(包括技术术语和科学术语)，具有与本申请所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语，应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样被特定定义，否则不会用理想化或过于正式的含义来解释。
本技术领域技术人员可以理解，除非特意声明，这里使用的单数形式“一”、“一个”、“”和“该”也可包括复数形式。应该进一步理解的是，本申请的说明书中使用的措辞“包括”是指存在特征、整数、步骤、操作、元件和/或组件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。
有源矩阵显示产品，例如AMOLED显示产品以及量子点显示产品等，所使用的像素驱动电路中的存储电容极易通过一些路径产生漏电，一旦产生的漏电现象则会引起存储电容的电位不稳定，使得发光过程中驱动晶体管的栅极电位难以维持稳定，从而使得发光器件难以维持稳定的亮度进行发光，产生闪烁等降低显示效果的现象。
具体地，因为应用场景的区别，显示屏幕需要动态调整刷新频率。如游戏时，需要高刷新率，以保证画面流畅性；仅显示时间时，则需要低刷新率，以节省电耗。
以AMOLED产品为例，低频显示必须要解决像素驱动电路中存储电容的电压保持问题。如果漏电太快，存储电容电压变化明显。在一帧之内画面亮度会明显降低(或升高)，等下一帧刷新时，画面亮度又恢复，就会出现人眼可见的闪烁。而高频显示则需解决存储电容的充电速率问题，因为高频显示时，需要对存储电容进行快速充电。如果在规定时间内，存储电容的电压没有达到目标值，画面亮度就会异常，甚至出现色偏。
增大存储电容的电容量，让存储电容储存更多电荷，减少漏电对电压的影响，在一定程度上解决Cst(存储电容)的电压保持的问题。但大电容意味着充电时需要更多电荷，在高频显示时，需要驱动IC有极高的驱动能力，以确保存储电容充电到目标电压。实际上，两者往往不可兼得。而且为实现高PPI(分辨率)，屏幕内并没有多少面积用于补偿电路增加Cst，增加Cst并不现实。
本申请提供的像素驱动电路、其驱动方法、阵列基板和显示装置，旨在解决现有技术的如上技术问题。
下面以具体地实施例对本申请的技术方案以及本申请的技术方案如何解决上述技术问题进行详细说明。
本申请实施例提供了一种像素驱动电路，如图1所示，该像素驱动电路包括：
驱动模块1，分别与第一电源端VDD、第一节点N1、第二节点N2、栅极信号端Gate和数据写入端Vdata电连接，且被配置为在数据写入阶段响应于栅极信号端Gate输入的工作电平将数据写入端输入的数据电压写入第一节点N1，并在发光阶段根据第一节点N1的电位和第一电源端VDD的电位产生驱动发光模块4的驱动电流；
存储模块2，分别与第一电源端VDD和第一节点N1电连接，且被配置为对写入第一节点N1的电压进行存储；
发光模块4，分别与第二节点N2和第二电源端VSS电连接，且在驱动电流的驱动下进行发光；
第一漏电抑制模块3，分别与第一节点N1、第二节点N2、栅极信号端Gate和第二电源端VSS电连接，且被配置为在数据写入阶段响应于栅极信号端Gate输入的工作电平将第一节点N1和第二节点N2导通以使数据电压写入第一节点N1，并对数据电压进行存储，在发光阶段响应于栅极信号端Gate输入的非工作电断开第一节点N1和第二节点N2的电连接，并通过存储的数据电压降低第一节点N1和第二节点N2之间的漏电流。
其中，第一节点N1与存储模块2的两端中未与第一电源端VDD电连接的一端等电位，还与第一漏电抑制模块3未与第二节点N2、栅极信号端Gate以及第二电源端VSS电连接的一端等电位，同时还与驱动模块1未与第二节点N2、栅极信号端Gate、第一电源端VDD以及数据写入端Vdata电连接的一端等电位；第二节点N2与驱动模块2未与发光模块4电连接的一端等电位，还与发光模块4未与第二电源端VSS电连接的一端等电位。
本实施例提供的像素驱动电路中，第一漏电抑制模块3能够对数据电压进行存储，从而在发光阶段通过消耗第一漏电抑制模块3存储的电量能够减缓第一节点N1与第二节点N2之间的电位差的变化速度，从而减小漏电流，使得第一节点N1的电位能够更好地保持，也就是能够使得驱动电流更为稳定，从而改善闪烁现象，提升显示效果。
需要说明的是，虽然本实施例中的第一电源端为VDD、第二电源端为VSS，但这仅是示例性说明，本申请对此不作限制。实际上，可以根据具体的应用要求，第一电源端也可以为VSS，而第二电源端为VDD。
可选地，如图2所示，本实施例提供的像素驱动电路还包括第二漏电抑制模块5，该第二漏电抑制模块5分别与第一节点N1、复位控制端Reset、复位电源端Vinit、复合控制端Re-Gate和第二电源端VSS电连接，第二漏电抑制模块5被配置为：
在复位阶段，响应于复位控制端Reset输入的工作电平和复合控制端Re-Gate输入的工作电平将第一节点N1和复位电源端Vinit导通以使复位电压写入第一节点N1，并对复位电压进行存储；
在数据写入阶段，响应于复合控制端Re-Gate输入的工作电平对数据电压进行存储；
在发光阶段，响应于复位控制端Reset输入的非工作电平和复合控制端Re-Gate输入的非工作电平，断开第一节点N1和复位电源端Vinit的电连接，并通过存储的数据电压降低第一节点N1和复位电源端Vinit之间的漏电流。
本实施例提供的像素驱动电路，利用第二漏电抑制模块5和第一漏电抑制模块3能够对数据电压进行存储，从而在发光阶段通过消耗第二漏电抑制模块5存储的电量能够减缓第一节点N1与复位电源端Vinit之间的电位差的变化速度，并通过消耗第一漏电抑制模块3存储的电量能够减缓第一节点N1与第二节点N2之间的电位差的变化速度，从而减小漏电流，使得第一节点N1的电位能够更好地保持，也就是能够进一步提升驱动电流的稳定性来改善闪烁现象，从而进一步提升显示效果。
可选地，本实施例提供的像素驱动电路具有第一显示模式和第二显示模式，第一显示模式为低频显示模式，第二显示模式为高频显示模式。具体地，低频显示模式通常是指刷新频率低于10Hz的显示模式，例如，刷新频率为1Hz；而高频显示模式通常是指刷新频率大于60hz的显示模式，例如刷新频率为90Hz、120Hz或144Hz。在实际应用中，第二显示模式可以为用户进行游戏时的显示模式，为了保证画面的流畅性，需要高刷新频率；第二显示模式可以是仅仅用于显示时间的显示模式，通过采用低刷新频率即可，以节省电耗。
在本实施例中，仅在第一显示模式下的数据写入阶段，第二漏电抑制模块5响应于复合控制端Re-Gate输入的工作电平对数据电压进行存储，在第二显示模式下的数据写入阶段，第二漏电抑制模块5响应于复合控制端Re-Gate输入的非工作电平断开与第一节点N1的电连接。
由于低频显示模式下漏电时间持续较长，漏电现象对第一节点N1的电位的影响较大，闪烁较为明显，在此模式下第二漏电抑制模块5起到抑制漏电的作用；而在高频显示模式下漏电时间很短，漏电对第一节点N1的电位影响很小，此时第二漏电抑制模块5无需对数据电压进行存储，也就是在数据写入阶段减少了像素驱动电路的总充电量，降低了数据写入阶段的充电要求，从而有利于降低对驱动IC的驱动能力的要求。
可选地，如图3所示，本实施例提供的像素驱动电路中，存储模块2包括存储电容Cst，存储电容Cst的两端分别与第一电源端VDD和第一节点N1电连接。第一漏电抑制模块3包括第一晶体管T1、第二晶体管T2和第一电容C1，第一晶体管T1的栅极和第二晶体管T2的栅极均与栅极信号端Gate电连接，第一晶体管T1的第一极与第二节点N2电连接，第一晶体管T1的第二极、第二晶体管T2的第一极和第一电容C1的第一端均与第三节点N3电连接，第二晶体管T2的第二极与第一节点N1电连接，第一电容C1的第二端与第二电源端VSS电连接。
具体地，第一晶体管T1和第二晶体管T2在数据写入阶段均处于导通状态以使数据电压写入第一节点N1和第三节点N3，第二电容C1对写入第三节点N3的数据电压进行存储；第一晶体管T1和第二晶体管T2在发光阶段均断开，并通过第一电容C1存储的数据电压以降低第三节点N3的电压的变化速度，从而减小第一节点N1和第三节点N3之间的漏电流。
本实施例提供的像素驱动电路中，第一漏电抑制模块3包括两个晶体管和一个电容，结构较为简单，能够满足高PPI的设计需求，并且第一电容C1对数据电压进行保存从而在发光阶段通过消耗第一电容C1存储的电量，有利于维持第一节点N1的电位，以改善闪烁现象。
可选地，如图3所示，本实施例提供的像素驱动电路中，第二漏电抑制模块5包括第三晶体管T3、第四晶体管T4和第二电容C2，第三晶体管T3的栅极与复位控制端Reset电连接，第三晶体管T3的第一极与复位电源端Vinit电连接，第三晶体管T3的第二极、第四晶体管T4的第一极和第二电容C2的第一端均与第四节点N4电连接，第四晶体管T4的栅极与复合控制端Re-Gate电连接，第四晶体管T4的第二极与第一节点N1电连接，第二电容C2的第二端与第二电源端VSS电连接。
具体地，在复位阶段，第三晶体管T3响应于复位控制端Reset输入的工作电位而处于导通状态，第四晶体管T4响应于复合控制端Re-Gate输入的工作电平而处于导通状态，从而使复位电压写入第四节点N4和第一节点N1，即对第二电容C2和存储电容Cst的电压进行重置。
在数据写入阶段，当处于第一显示模式(低频显示模式)下，第三晶体管T3响应于复位控制端Reset输入的非工作电平而处于断开状态，第四晶体管T4响应于复合控制端Re-Gate输入的工作电平而处于导通状态，从而使数据电压写入第四节点N4，且第二电容C2对数据电压进行存储；而在第二显示模式(高频显示模式)下，第三晶体管T3响应于复位控制端Reset输入的非电平电位而处于断开状态，第四晶体管T4响应于复合控制端Re-Gate输入的非工作电平而处于断开状态，也就是在第二显示模式下，数据电压不写入第二电容C2，能够在数据写入阶段减少了像素驱动电路的总充电量，降低了数据写入阶段的充电要求，从而有利于降低对驱动IC的驱动能力的要求。
在发光阶段，第三晶体管T3和第一晶体管T1均处于断开状态，当处于第一显示模式下时，由于第二电容C2存储有数据电压，能够降低第一节点N1的电压的变化速度，从而减小第一节点N1和第四节点N4之间的漏电流。当处于第二显示模式下时，由于第二电容C2存储有复位电压，虽然存储有复位电压的第二电容C2的电量较低，但仍具有一定能够减小第一节点N1和第四节点N4之间的漏电流的作用，并且由于高频显示模式下的刷新速率快，漏电对存储电容Cst电压的影响本就较小，因此，无需在数据写入阶段对第二电容C2进行充电也不会出现可视的闪烁。
可选地，如图3所示，本实施例提供的像素驱动电路中，驱动模块1包括第五晶体管T5、第六晶体管T6、第七晶体管T7。
第五晶体管T5的栅极与栅极信号端Gate电连接，第一极与数据写入端Vdata电连接，第二极与第五节点N5电连接；第六晶体管T6的栅极与第一节点N1电连接，第一极与第五节点N5电连接，第二极与第二节点N2电连接；第七晶体管T7的栅极与发光控制端EM电连接，第一极与第一电源端VDD电连接，第二极与第五节点N5电连接。
进一步地，发光模块4包括发光器件EL和第八晶体管T8，第八晶体管T8的栅极与发光控制端EM电连接，第一极与第二节点N2电连接，第二端与发光器件EL电连接电连接。具体地，发光器件EL为OLED或量子点等。
如图3所示，本实施例提供的像素驱动电路还包括复位模块6，复位模块6包括第九晶体管T9，第九晶体管T9的栅极与复位控制端Reset电连接，第一极与复位电源端Vinit电连接，第二极与第八晶体管T8的第二极和发光器件EL的阳极电连接。
在如图3所示的像素驱动电路中，第一节点N1与存储电容Cst未与第一电源端VDD电连接的一端、第四晶体管T4的第二极以及第六晶体管T6的栅极等电位；第二节点N2与第一晶体管T1的第一极、第六晶体管T6的第二极以及第八晶体管T8的第一极等电位；第三节点N3与第一电容C1与第一晶体管T1的第二极、第二晶体管T2的第一极电连接一端等电位；第四节点N4与第二电容C2与第三晶体管T3的第二极、第四晶体管T4的第一极电连接的一端等电位；第五节点N5与第五晶体管T5的第二极、第六晶体管T6的第一极以及第七晶体管T7的第二极等电位。
具体地，第五晶体管T5为写入晶体管，第六晶体管T6为驱动晶体管。第五晶体管T5和第六晶体管T6在数据写入阶段响应于栅极扫描信号而处于导通状态，以将数据写入端输入的数据电压分别写入第一节点N1、第二节点N2和第三节点N3，在第一显示模式时，也写入第四节点N4；第六晶体管T6在发光阶段根据第一节点N1和第一电源端VDD的电位生成驱动电流。
第七晶体管T7和第八晶体管T8均用于在发光阶段响应于发光控制端EM输入的工作电平而处于导通状态，从而使发光模块4接收到第六晶体管T6产生的驱动电流而进行发光。
具体地，第九晶体管T9在复位阶段响应于复位控制端Reset输入的工作电平而处于导通状态，从而使复位电压写入发光器件EL的阳极的电压进行重置。
需要说明的是，上述实施例中驱动模块1的结构仅为示例性说明，在具体实施时，可根据不同的显示需求，选择不同结构的驱动模块1，本申请对此不作限制。
需要说明的是，虽然上述实施例提供的第一漏电抑制模块3和第二漏电抑制模块5均仅包括两个晶体管和一个电容，但在具体实施时，可以根据具体的要求适应性地增加晶体管和/或电容的数量，以进一步提升对第一节点N1的电位的保持效果。
为了便于说明第一漏电抑制模块3在发光阶段具有维持第一节点N1的电位的作用，以下结合图4对本实施例中的第一漏电抑制模块3的减少漏电的原理进行对比说明。
如图4所示，本实施例中，发光阶段的起始点是第一节点N1与第二节点N2之间的两个晶体管断开的瞬间，第一节点N1的电位与第三节点N3之间的电压处于相同的状态，则此时流经该条路径的漏电流为0；由于第三节点N3与第一电容C1电连接，从而在第一节点N1和第二节点N2漏电时先消耗第一电容C1存储的电荷，从而使第三节点N3的电位由Vdata+Vth缓慢地下降，使得第一节点N1和第三节点N3之间的漏电流趋于0，也就是存储电容Cst的漏电流趋于0，从而使第一节点N1电位和第三节点N3的电位变化较为缓慢，维持在较为稳定的电位，因而增加了第一节点N1的电压保持的时间。
需要说明的是，所谓的“电压保持”并非是指该节点的电压保持丝毫不变，而是指该节点的电压变化在允许的范围内。
同理，第二漏电抑制模块5在发光阶段减小漏电流的作用与第一漏电抑制模块3的相同，在此不再赘述。
基于同一发明构思，本申请实施例还提供了一种像素驱动方法，该像素驱动方法包括：
数据写入阶段，驱动模块1响应于栅极信号端Gate输入的栅极扫描信号将数据写入端写入的数据信息写入第二节点N2，第一漏电抑制模块3响应于栅极扫描信号将第一节点N1和第二节点N2导通以使数据电压写入第一节点N1并对数据电压进行存储，存储模块2对写入第一节点N1的电压进行存储；
发光阶段，驱动模块1根据第一节点N1和第一电源端VDD的电位产生驱动电流以驱动发光模块4进行发光，第一漏电抑制模块3通过存储的数据电压降低第一节点N1和第二节点N2之间的漏电流。
本实施例提供的像素驱动电路中，第一漏电抑制模块3能够对数据电压进行存储，从而在发光阶段通过消耗第一漏电抑制模块3存储的电量能够减缓第一节点N1与第二节点N2之间的电位差的变化速度，从而减小漏电流，使得第一节点N1的电位能够更好地保持，也就是能够使得驱动电流更为稳定，从而改善闪烁现象，提升显示效果。
可选地，本实施例提供的像素驱动方法具有第一显示模式和第二显示模式，第一显示模式为低频显示模式，第二显示模式为高频显示模式，本像素驱动方法还包括：
复位阶段，第二漏电抑制模块5应于复位控制端输入的复位信号和复合控制端Re-Gate输入的第一控制信号将第一节点N1和第四节点N4导通，以使复位电压写入第一节点N1并对复位电压进行存储；
在第一显示模式下的数据写入阶段，第二漏电抑制模块5响应于复合控制端Re-Gate输入的工作电平将第一节点N1和第四节点N4导通，以使数据电压写入第一节点N1和第四节点N4并对数据电压进行存储，在第二显示模式下的数据写入阶段，响应于复合控制端Re-Gate输入的非工作电平将第一节点N1和第四节点N4断开；
在第一显示模式下的发光阶段，响应于复位控制端输入的非工作电平和复合控制端Re-Gate输入的非工作电平，断开第一节点N1和复位电源端的电连接，并通过存储的数据电压降低第一节点N1和复位电源端之间的漏电流；在第二显示模式下的发光阶段，响应于复位控制端Reset输入的非工作电平和复合控制端Re-Gate输入的非工作电平，断开第一节点N1和复位电源端Vinit的电连接。
具体地，第一显示模式对应低频显示模式，第二显示模式对应高频显示模式。例如，在用户进行游戏时，为了保证画面的流畅性，需要高刷新频率；而仅仅用于显示时间，则采用低刷新频率即可，以节省电耗。
由于低频显示模式下漏电时间持续较长，漏电现象对第一节点N1的电位的影响较大，闪烁较为明显，在此模式下第二漏电抑制模块5起到抑制漏电的作用；而在高频显示模式下漏电时间很短，漏电对第一节点N1的电位影响很小，此时第二漏电抑制模块5无需对数据电压进行存储，也就是在数据写入阶段减少了像素驱动电路的总充电量，降低了数据写入阶段的充电要求，从而有利于降低对驱动IC的驱动能力的要求。
本实施例提供的像素驱动方法，利用第二漏电抑制模块5第一漏电抑制模块3能够对数据电压进行存储，从而在发光阶段通过消耗第二漏电抑制模块5存储的电量能够减缓第一节点N1与复位电源端Vinit之间的电位差的变化速度，从而减小漏电流，使得第一节点N1的电位能够更好地保持，也就是能够进一步提升驱动电流的稳定性来改善闪烁现象，从而进一步提升显示效果。
为了便于理解本实施例提供的像素驱动方法，以下结合图3、图5和图6对本像素驱动方法的进行详细说明。为了便于说明，将第一晶体管值第九晶体管分别简写为T1至T9，存储电容简写为Cst，第一电容简写为C1，第二电容简写为C2。
如图3和图5所示，在第一显示模式下，本实施例提供的像素驱动方法包括：
复位阶段A1：复位控制端Reset和复合控制端Re-Gate均接收到工作电平，T3，T4和T9导通，其余TFT关闭，复位电压Vinit进入第一节点N1、第四节点N4和发光模块4的阳极，即复位电压写入Cst和C2。
数据写入阶段A2：栅极信号端Gate和复合控制端Re-Gate均接收到工作电平，T1、T2、T5、T6和T4打开，其余TFT关闭，数据电压Vdata写入第一节点N1、第二节点N2、第三节点N3和第四节点N4，即数据电压Vdata写入Cst、C1和C2，并且，Cst、C1和C2的最终电压均为Vdata+Vth。
发光阶段A3：发光控制端接收到工作电平，T6、T7和T8导通，其余TFT关闭。第一电源端VDD输入的直流电流通过T6、T7和T8到达发光模块4(即OLED)，使得发光模块4发光。发光亮度正比于(Vgs-Vth)2，其中，Vgs为T5的栅极电压(Vg)与源极电压(Vs)之差，Vg＝Vdata+Vth，Vs＝VDD。
发光阶段连接Cst的T2漏电路径等效电路如图4。N1若有电流流进Cst，会引起Cst电压波动ΔV，那么Vg＝Vdata+Vth+ΔV。通过亮度公式可知，Cst电压变化时，亮度也会发生变化。而第一电容C1和第二电容C2存储的电量用来在发光阶段稳定第一节点N1的电位，从而改善在低频显示模式下的闪烁问题，提升在低频显示模式下的显示效果。
如图3和图6所示，在第二显示模式下，本实施例提供的像素驱动方法包括：
复位阶段B1：复位控制端Reset和复合控制端Re-Gate均接收到工作电平，T3，T4和T9导通，其余TFT关闭，复位电压Vinit进入第一节点N1、第四节点N4和发光模块4的阳极，即复位电压写入Cst和C2。
数据写入阶段B2：栅极信号端Gate接收到工作电平，T1、T2、T5和T6打开，其余TFT关闭，数据电压Vdata写入第一节点N1、第二节点N2、第三节点N3，即数据电压Vdata写入Cst和C1，并且，Cst和C1的最终电压均为Vdata+Vth。
发光阶段B3：发光控制端接收到工作电平，T6、T7和T8导通，其余TFT关闭。第一电源端VDD输入的直流电流通过T6、T7和T8到达发光模块4(即OLED)，使得发光模块4发光。发光亮度正比于(Vgs-Vth)2，其中，Vgs为T5的栅极电压(Vg)与源极电压(Vs)之差，Vg＝Vdata+Vth，Vs＝VDD。
在第二显示模式，即高频显示模式下，无需对第二电容C2进行充电，进行利用第一电容C1存储的电量即可满足在发光阶段用来稳定第一节点N1电位的需求，从而改善在低频显示模式下的闪烁问题，提升在低频显示模式下的显示效果；并且由于无需在数据写入过程中对第二电容C2进行充电，能够提升数据写入阶段的充电速率，保证在设定时间内达到对存储电容Cst的充电要求，同时有利于降低对驱动IC的驱动能力的要求。
为了表征改善效果，以下从理论计算采用本实施例中的第一漏电抑制模块3和第二漏电抑制模块5的像素驱动电路中的Cst的保持电压的效果。
电容定义C＝Q/U和电流定义I＝Q/t
C-电容容值
Q-电容电荷量
U-电容电压
t-时间
I-电流
如图4所示，Cst和C1电压随时间一直在变化，但在极短的时间dt内，引起的电压变化dV，满足以下式子：
Figure GDA0003511325410000171
V0＝Vdata+Vth，VN2＝VDD设为U，通常上述微分方程组能够解得本实施例中的存储电容Cst的电压随时间变化的方程为：
Figure GDA0003511325410000172
现有技术中通常采用双TFT方案来改善漏电现象，在该现有技术中的像素驱动电路中的Cst随时间变化满足：
Figure GDA0003511325410000173
解得采用现有技术中的双TFT方案的像素驱动电路中的Cst随时间变化的方程为：
Figure GDA0003511325410000174
如图7所示，现有技术中的第一节点N1原，即现有技术中的像素驱动电路中的Cst的电压随时间的变化较快，而采用本实施例提供的方案的像素驱动电路中的Cst的电压随时间的变化较慢，变化率降低了15倍左右，明显提升了存储电容Cst的电压保持效果。
基于同一发明构思，本申请实施例还提供了一种阵列基板，如图8所述，该阵列基板包括上述实施例中的像素驱动电路，具有上述实施例中的像素驱动电路的有益效果，在此不再赘述。
具体地，阵列基板包括多条栅极线GL和数据线DL，栅极线GL可以作为相应的像素驱动电路的栅极信号端，数据线DL可以作为相应的像素驱动电路的数据写入端。
基于同一发明构思，本申请实施例还提供了一种显示装置，如图9所述，该显示装置包括上述实施例中的阵列基板，具有上述实施例中的阵列基板的有益效果，在此不再赘述。
具体地，本实施例提供的显示装置还包括驱动芯片和供电电源等，其中，驱动芯片为阵列基板提供驱动信号，供电电源为阵列基板提供电能。
应用本申请实施例，至少能够实现如下有益效果：
本申请实施例提供的本实施例提供的像素驱动电路、其驱动方法、阵列基板及显示装置中，利用第一漏电抑制模块对数据电压进行存储，从而在发光阶段通过消耗第一漏电抑制模块存储的电量能够减缓第一节点与第二节点之间的电位差的变化速度，从而减小漏电流，使得第一节点的电位能够更好地保持，也就是能够使得驱动电流更为稳定，从而改善闪烁现象，提升显示效果；进一步地，当像素驱动电路包括第二漏电抑制模块时，通过对驱动信号的调整，第二漏电抑制模块在高频显示模式下无需进行充电而保障了存储模块的充电效率，而在低频显示模式下则对第二漏电抑制模块进行充电并在发光阶段起到保持第一节点电位的作用，也就是通过对驱动时序的调整能够在同一像素驱动电路中实现高频显示模式和低频显示模式。
本技术领域技术人员可以理解，本申请中已经讨论过的各种操作、方法、流程中的步骤、措施、方案可以被交替、更改、组合或删除。进一步地，具有本申请中已经讨论过的各种操作、方法、流程中的其他步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。进一步地，现有技术中的具有与本申请中公开的各种操作、方法、流程中的步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。
在本申请的描述中，需要理解的是，术语“中心”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
在本说明书的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
应该理解的是，虽然附图的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，其可以以其他的顺序执行。而且，附图的流程图中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，其执行顺序也不必然是依次进行，而是可以与其他步骤或者其他步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
以上仅是本申请的部分实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。

Claims (10)

1.一种像素驱动电路，其特征在于，包括：
驱动模块，分别与第一电源端、第一节点、第二节点、栅极信号端和数据写入端电连接，且被配置为在数据写入阶段响应于所述栅极信号端输入的工作电平将所述数据写入端写入的数据信息写入所述第一节点，并在发光阶段根据所述第一节点的电位和所述第一电源端的电位产生驱动发光模块的驱动电流；
存储模块，分别与所述第一电源端和所述第一节点电连接，且被配置为对写入所述第一节点的电压进行存储；
发光模块，分别与所述第二节点和第二电源端电连接，且在所述驱动电流的驱动下进行发光；
第一漏电抑制模块，分别与所述第一节点、所述第二节点、所述栅极信号端和所述第二电源端电连接，且被配置为在所述数据写入阶段响应于所述栅极信号端输入的工作电平将所述第一节点和所述第二节点导通以使数据电压写入所述第一节点，并对所述数据电压进行存储，在所述发光阶段响应于所述栅极信号端输入的非工作电平断开所述第一节点和所述第二节点的电连接，并通过存储的所述数据电压降低所述第一节点和所述第二节点之间的漏电流；
所述第一漏电抑制模块包括第一晶体管、第二晶体管和第一电容，所述第一晶体管的栅极和所述第二晶体管的栅极均与所述栅极信号端电连接，所述第一晶体管的第一极与所述第一节点电连接，所述第一晶体管的第二极、所述第二晶体管的第一极和所述第一电容的第一端均与第三节点电连接，所述第二晶体管的第二极与所述第二节点电连接，所述第一电容的第二端与第二电源端电连接。
2.根据权利要求1所述的像素驱动电路，其特征在于，还包括：
第二漏电抑制模块，分别与所述第一节点、复位控制端、复位电源端、复合控制端和所述第二电源端电连接，所述第二漏电抑制模块被配置为：
在复位阶段，响应于所述复位控制端输入的工作电平和所述复合控制端输入的工作电平将所述第一节点和所述复位电源端导通以使复位电压写入所述第一节点，并对所述复位电压进行存储；
在所述数据写入阶段，响应于所述复合控制端输入的工作电平对所述数据电压进行存储；
在所述发光阶段，响应于所述复位控制端输入的非工作电平和所述复合控制端输入的非工作电平，断开所述第一节点和所述复位电源端的电连接，并通过存储的所述数据电压降低所述第一节点和所述复位电源端之间的漏电流。
3.根据权利要求2所述的像素驱动电路，其特征在于，所述像素驱动电路具有第一显示模式和第二显示模式，所述第一显示模式为低频显示模式，第二显示模式为高频显示模式；
在所述第一显示模式下的所述数据写入阶段，所述第二漏电抑制模块响应于所述复合控制端输入的工作电平对所述数据电压进行存储，在所述第二显示模式下的所述数据写入阶段，所述第二漏电抑制模块响应于所述复合控制端输入的非工作电平断开与所述第一节点的电连接。
4.根据权利要求2所述的像素驱动电路，其特征在于，
所述存储模块包括存储电容，所述存储电容的两端分别与所述第一电源端和所述第一节点电连接。
5.根据权利要求2所述的像素驱动电路，其特征在于，
所述第二漏电抑制模块包括第三晶体管、第四晶体管和第二电容，所述第三晶体管的栅极与所述复位控制端电连接，所述第三晶体管的第一极与所述复位电源端电连接，所述第三晶体管的第二极、所述第四晶体管的第一极和所述第二电容的第一端均与第四节点电连接，所述第四晶体管的栅极与所述复合控制端电连接，所述第四晶体管的第二极与所述第一节点电连接，所述第二电容的第二端与所述第二电源端电连接。
6.根据权利要求1-5中任一项所述的像素驱动电路，其特征在于，所述驱动模块包括：
第五晶体管，栅极与所述栅极信号端电连接，第一极与所述数据写入端电连接，第二极与第五节点电连接；
第六晶体管，栅极与所述第一节点电连接，第一极与所述第五节点电连接，第二极与所述第二节点电连接；
第七晶体管，栅极与发光控制端电连接，第一极与所述第一电源端电连接，第二极与所述第五节点电连接。
7.一种阵列基板，其特征在于，包括权利要求1-6中任一项所述的像素驱动电路。
8.一种显示装置，其特征在于，包括权利要求7所述的阵列基板。
9.一种像素驱动方法，用于对权利要求1-6中任一项所述的像素驱动电路进行驱动，其特征在于，包括：
数据写入阶段，驱动模块响应于栅极信号端输入的工作电平将数据写入端写入的数据电压写入第一节点，第一漏电抑制模块响应于所述栅极信号端输入的工作电将第一节点和第二节点导通，以使所述数据电压写入所述第一节点并对所述数据电压进行存储，存储模块对写入所述第一节点的数据电压进行存储；
发光阶段，所述驱动模块根据所述第一节点的电位和第一电源端的电位产生驱动电流以驱动发光模块进行发光，所述第一漏电抑制模块通过存储的所述数据电压降低所述第一节点和所述第二节点之间的漏电流。
10.根据权利要求9所述的像素驱动方法，其特征在于，具有第一显示模式和第二显示模式，所述第一显示模式为低频显示模式，第二显示模式为高频显示模式，所述像素驱动方法还包括：
复位阶段，第二漏电抑制模块应于复位控制端输入的工作电平和复合控制端输入的工作电平将所述第一节点和第四节点导通，以使复位电压写入所述第一节点并对所述复位电压进行存储；
在第一显示模式下的所述数据写入阶段，所述第二漏电抑制模块响应于所述复合控制端输入的工作电平将所述第一节点和所述第四节点导通，以使所述数据电压写入所述第一节点并对所述数据电压进行存储，在第二显示模式下的所述数据写入阶段，响应于所述复合控制端输入的非工作电平将所述第一节点和所述第四节点断开；
在所述第一显示模式下的所述发光阶段，响应于所述复位控制端输入的非工作电平和所述复合控制端输入的非工作电平，断开所述第一节点和复位电源端的电连接，并通过存储的所述数据电压降低所述第一节点和所述复位电源端之间的漏电流；在所述第二显示模式下的所述发光阶段，响应于所述复位控制端输入的非工作电平和所述复合控制端输入的非工作电平，断开所述第一节点和所述复位电源端的电连接。
CN202110112520.1A 2021-01-27 2021-01-27 像素驱动电路、其驱动方法、阵列基板及显示装置 Active CN112908265B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110112520.1A CN112908265B (zh) 2021-01-27 2021-01-27 像素驱动电路、其驱动方法、阵列基板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110112520.1A CN112908265B (zh) 2021-01-27 2021-01-27 像素驱动电路、其驱动方法、阵列基板及显示装置

Publications (2)

Publication Number Publication Date
CN112908265A CN112908265A (zh) 2021-06-04
CN112908265B true CN112908265B (zh) 2022-06-14

Family

ID=76118991

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110112520.1A Active CN112908265B (zh) 2021-01-27 2021-01-27 像素驱动电路、其驱动方法、阵列基板及显示装置

Country Status (1)

Country Link
CN (1) CN112908265B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114023260A (zh) * 2021-12-07 2022-02-08 云谷（固安）科技有限公司 像素驱动电路
CN114724508B (zh) * 2021-11-25 2023-04-07 云谷（固安）科技有限公司 像素电路及其驱动方法和显示面板
CN113284454A (zh) * 2021-06-30 2021-08-20 云谷（固安）科技有限公司 像素电路及显示面板
CN113870758B (zh) 2021-09-18 2022-10-21 云谷（固安）科技有限公司 像素电路及其驱动方法、显示面板
CN114005396B (zh) * 2021-10-29 2024-01-16 昆山国显光电有限公司 像素电路和显示面板
CN113990243B (zh) * 2021-11-04 2023-01-24 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置及显示驱动方法
CN113936600A (zh) * 2021-11-10 2022-01-14 云谷（固安）科技有限公司 像素电路及显示面板
CN114038430B (zh) * 2021-11-29 2023-09-29 武汉天马微电子有限公司 像素电路及其驱动方法、显示面板、显示装置
CN114038420B (zh) * 2021-11-30 2023-04-07 上海天马微电子有限公司 一种显示面板和显示装置
CN114783374B (zh) * 2022-04-22 2023-06-23 武汉天马微电子有限公司 像素驱动电路、显示面板及显示装置
CN114724514B (zh) * 2022-05-20 2024-01-23 京东方科技集团股份有限公司 像素驱动电路、其驱动方法、显示面板及显示装置
CN114783372B (zh) * 2022-06-24 2023-03-14 惠科股份有限公司 像素驱动电路、显示面板及显示装置
WO2024113225A1 (zh) * 2022-11-30 2024-06-06 京东方科技集团股份有限公司 像素电路、显示装置及驱动方法
CN117423315B (zh) * 2023-12-19 2024-04-16 维信诺科技股份有限公司 一种像素电路及显示面板

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102383741B1 (ko) * 2015-09-10 2022-04-08 삼성디스플레이 주식회사 화소, 화소를 포함하는 유기전계발광 표시장치 및 화소의 구동 방법
CN108538250A (zh) * 2017-03-04 2018-09-14 昆山工研院新型平板显示技术中心有限公司 像素电路及其驱动方法、显示装置
CN106875893B (zh) * 2017-03-07 2019-03-15 京东方科技集团股份有限公司 像素电路和具有该像素电路的显示装置
WO2019012370A1 (ja) * 2017-07-14 2019-01-17 株式会社半導体エネルギー研究所 撮像装置および電子機器
CN107591124B (zh) * 2017-09-29 2019-10-01 上海天马微电子有限公司 像素补偿电路、有机发光显示面板及有机发光显示装置
CN111179859B (zh) * 2020-03-16 2021-03-02 京东方科技集团股份有限公司 一种像素电路、显示面板及显示装置
CN111445848B (zh) * 2020-04-30 2021-10-08 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示基板
CN111613177A (zh) * 2020-06-28 2020-09-01 上海天马有机发光显示技术有限公司 一种像素电路及其驱动方法、显示面板和显示装置
CN111883044B (zh) * 2020-07-31 2022-09-13 昆山国显光电有限公司 像素电路和显示装置
CN112259050B (zh) * 2020-10-30 2023-01-06 武汉天马微电子有限公司 显示面板及其驱动方法、显示装置

Also Published As

Publication number Publication date
CN112908265A (zh) 2021-06-04

Similar Documents

Publication Publication Date Title
CN112908265B (zh) 像素驱动电路、其驱动方法、阵列基板及显示装置
US11626069B2 (en) Display panel and display device
CN112102778B (zh) 像素电路及其驱动方法、显示基板和显示装置
US8441421B2 (en) Pixel and organic light emitting display device using the same
CN112216244B (zh) 显示面板及其驱动方法和显示模组
GB2615936A (en) Pixel circuit and driving method therefor, and display device
CN112771600B (zh) 像素电路及其驱动方法、阵列基板及显示装置
CN112102784B (zh) 一种像素驱动电路及其制作方法、显示装置
CN112313732A (zh) 显示设备
US12067938B2 (en) Pixel circuit and display device and method of driving same
CN103875031A (zh) 图像显示装置
CN114582287A (zh) 显示面板及显示装置
CN112365843B (zh) 像素驱动电路及其驱动方法、显示面板及装置
CN115565493B (zh) 一种像素驱动电路及其驱动方法、显示装置
CN114495836B (zh) 像素电路及其驱动方法、显示面板及电子设备
CN113421525A (zh) 像素驱动电路、显示面板、显示设备和驱动控制方法
CN114120907A (zh) 像素电路、显示装置及其驱动方法
CN114038406A (zh) 像素电路及其驱动方法、显示面板
CN111292694B (zh) 像素驱动电路及其驱动方法、显示面板
CN113748454A (zh) 像素电路及其驱动方法以及显示面板
CN116741099A (zh) 阵列基板和显示设备
CN114758625B (zh) 显示基板和显示装置
CN115938312A (zh) 一种像素电路及显示面板
CN116363998A (zh) 一种显示面板及显示装置
CN111261112B (zh) 像素驱动电路、显示面板、显示装置及像素驱动方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant