CN111883044B - 像素电路和显示装置 - Google Patents

Abstract

本发明实施例公开了一种像素电路和显示装置。像素电路，包括：数据写入模块、阈值补偿模块、存储模块、驱动模块、发光控制模块、发光模块和漏电抑制模块；驱动模块用于根据存储模块存储的数据电压驱动发光模块发光；阈值补偿模块包括双栅晶体管，漏电抑制模块连接在双栅节点，该双栅节点位于双栅晶体管的两个栅极之间，漏电抑制模块用于根据其控制端的信号导通或者关断，保持双栅节点的电位为设定电压值，漏电抑制模块的控制端与发光控制模块的控制端连接。本发明的技术方案，有助于维持驱动模块的控制端的电位稳定，使得驱动模块产生稳定的驱动电流，提升了显示装置的显示效果。

Description

像素电路和显示装置

技术领域

本发明实施例涉及显示技术领域，尤其涉及一种像素电路和显示装置。

背景技术

随着显示技术的发展，显示装置得到越来越广泛的应用。

显示装置中包括多个像素电路，像素电路通常包括多个薄膜晶体管和发光器件。像素电路工作过程中，薄膜晶体管由于其自身特性等原因，会出现漏电的情况，导致发光器件的驱动电流不稳定，从而影响发光器件的发光亮度及显示装置的显示效果。

发明内容

本发明实施例提供一种像素电路和显示装置，以维持驱动模块的控制端的电位稳定，使得驱动模块产生驱动发光模块发光的稳定的驱动电流，提升了显示装置的显示效果。

第一方面，本发明实施例提供了一种像素电路，包括：数据写入模块、阈值补偿模块、存储模块、驱动模块、发光控制模块、发光模块和漏电抑制模块；

所述数据写入模块用于向所述存储模块写入数据电压；

所述阈值补偿模块连接于所述驱动模块的控制端，用于对所述驱动模块进行阈值补偿；

所述发光控制模块、所述驱动模块以及所述发光模块连接于第一电源线和第二电源线之间；所述发光控制模块用于根据其控制端的信号将第一电源线的电压和第二电源线的电压供给至所述驱动模块和发光控制模块；

所述驱动模块用于根据所述存储模块存储的所述数据电压驱动所述发光模块发光；

所述阈值补偿模块包括双栅晶体管，所述漏电抑制模块连接在双栅节点，所述双栅节点位于所述双栅晶体管的两个栅极之间，所述漏电抑制模块用于根据其控制端的信号导通或者关断，保持所述双栅节点的电位为设定电压值，所述漏电抑制模块的控制端与所述发光控制模块的控制端连接。

可选地，所述漏电抑制模块连接设定电压线，所述设定电压线上的设定电压值为所述数据电压的最大值与所述数据电压的最小值的平均值。

可选地，所述漏电抑制模块连接设定电压线，所述设定电压线连接所述第二电源线。

可选地，所述漏电抑制模块连接设定电压线，所述设定电压线连接初始化信号线。

可选地，所述数据写入模块包括第一晶体管，所述驱动模块包括第二晶体管，所述存储模块包括存储电容，所述发光模块包括发光器件；

所述第一晶体管的第一极连接数据线，所述第一晶体管的第二极连接所述第二晶体管的第一极，所述第一晶体管的栅极连接第一扫描线；

所述第二晶体管的第一极连接所述第一电源线，所述第二晶体管的第二极连接所述发光器件的第一极，所述第二晶体管的栅极连接所述存储电容的第一极；

所述存储电容的第二极连接所述第一电源线；

所述发光器件的第二极连接所述第二电源线。

可选地，所述双栅晶体管包括第三晶体管和第四晶体管，所述发光控制模块包括第五晶体管和第六晶体管，所述漏电抑制模块包括第七晶体管；

所述第三晶体管的第一极连接所述第二晶体管的第二极，所述第三晶体管的第二极连接所述第四晶体管的第一极，所述第四晶体管的第二极连接所述第二晶体管的栅极，所述第三晶体管和所述第四晶体管的栅极连接第二扫描线；

所述第五晶体管的第一极连接所述第一电源线，所述第五晶体管的第二极连接所述第二晶体管的第一极，所述第五晶体管的栅极连接发光控制信号线；

所述第六晶体管的第一极连接所述第二晶体管的第二极，所述第六晶体管的第二极连接所述发光器件的第一极，所述第六晶体管的栅极连接发光控制信号线；

所述第七晶体管的第一极连接设定电压线，所述第七晶体管的第二极连接于所述第三晶体管的第二极和所述第四晶体管的第一极之间，所述第七晶体管的栅极连接所述发光控制信号线。

可选地，还包括第八晶体管和第九晶体管；

所述第八晶体管的第一极连接初始化信号线，所述第八晶体管的第二极连接所述第三晶体管的第一极，所述第八晶体管的栅极连接第三扫描线；

所述第九晶体管的第一极连接初始化信号线，所述第九晶体管的第二极连接所述发光器件的第一极，所述第九晶体管的栅极连接第三扫描线。

第二方面，本发明实施例还提供了一种显示装置，包括如第一方面所述的像素电路，还包括驱动芯片、第一电源线、第二电源线、多条数据线和多条扫描线；

所述发光控制模块连接所述第一电源线，所述发光模块包括第一电极和第二电极，所述第一电极连接所述发光控制模块，所述第二电极连接所述第二电源线，所述数据写入模块连接对应的所述数据线，所述数据写入模块、所述阈值补偿模块、所述驱动模块、所述发光控制模块和所述漏电抑制模块分别连接对应的所述扫描线。

可选地，所述漏电抑制模块连接设定电压线，所述设定电压线连接所述发光模块的第二电极。

可选地，所述设定电压线与所述第一电源线和所述数据线中的至少一类同层设置。

本发明实施例提提供了一种像素电路和显示装置，像素电路设置阈值补偿模块包括双栅晶体管，相较于单栅晶体管，降低了阈值补偿模块在发光阶段关断时产生的漏电流，设置漏电抑制模块在发光阶段导通，利用漏电抑制模块保持双栅节点的电位为设定电压值，以减小双栅节点与驱动模块的控制端的电位的电位差，或避免双栅晶体管在发光阶段导通，以达到进一步减小双栅节点与驱动模块的控制端之间的漏电流的效果。本发明的技术方案，缓解了现有技术中与驱动晶体管栅极电连接的晶体管漏电导致发光阶段驱动晶体管栅极的电位不稳定，使得驱动晶体管产生的驱动电流不稳定，进而影响显示装置的显示效果的问题。本发明的技术方案，降低了发光阶段阈值补偿模块产生的漏电流，有助于维持驱动模块的控制端的电位稳定，使得驱动模块产生驱动发光模块发光的稳定的驱动电流，提升了显示装置的显示效果。

附图说明

图1是本发明实施例提供的一种像素电路的模块结构示意图；

图2是本发明实施例提供的一种像素电路的结构示意图；

图3是本发明实施例提供的一种像素电路的驱动时序图；

图4是本发明实施例提供的另一种像素电路的结构示意图；

图5是本发明实施例提供的另一种像素电路的驱动时序图；

图6是本发明实施例提供的另一种像素电路的结构示意图；

图7是本发明实施例提供的另一种像素电路的驱动时序图；

图8是本发明实施例提供的另一种像素电路的结构示意图；

图9是本发明实施例所提供的显示装置的结构示意图；

图10是本发明实施例提供的一种显示装置的剖面结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

正如背景技术所述，现有像素电路在工作过程中存在漏电情况，导致发光器件的驱动电流不稳定，从而影响发光器件的发光亮度及显示装置的显示效果。经发明人研究发现，出现上述问题的原因在于，现有技术中，显示装置通常包括像素电路，像素电路包括多个薄膜晶体管和发光器件，薄膜晶体管包括驱动晶体管和开关晶体管。驱动晶体管的栅极连接有开关晶体管，例如用于对驱动晶体管进行阈值电压补偿的开关晶体管(简称阈值补偿晶体管)，在数据电压写入阶段，阈值补偿晶体管导通，以对驱动晶体管的栅极写入的数据电压进行阈值电压补偿。在发光阶段，阈值补偿晶体管关断，驱动晶体管根据其栅极写入的数据电压产生驱动电流，以驱动发光器件发光。在数据电压写入阶段结束至发光阶段开始时，阈值补偿晶体管由导通变为关断，由于薄膜晶体管的自身特性等多种原因，阈值补偿晶体管在关断时会发生漏电。例如当阈值补偿晶体管为P沟道晶体管时，阈值补偿晶体管由导通变为关断，其栅极的电位由低电平跳变至高电平，阈值补偿晶体管栅极与漏极之间的寄生电容Cgd减小，使得阈值补偿晶体管的沟道空间电荷被赶至驱动晶体管的栅极，阈值补偿晶体管漏电至驱动晶体管的栅极，造成驱动晶体管的栅极电位不稳定，使得驱动晶体管产生的驱动电流也不稳定，影响了发光器件的发光亮度，引起显示装置显示不均，使得显示装置的显示效果变差。

基于上述问题，本发明实施例提供了一种像素电路。图1是本发明实施例提供的一种像素电路的模块结构示意图，如图1所示，该像素电路100包括：数据写入模块110、阈值补偿模块120、存储模块130、驱动模块140、发光控制模块150、发光模块160和漏电抑制模块170；数据写入模块110用于向存储模块130写入数据电压；阈值补偿模块120连接于驱动模块140的控制端G1，用于对驱动模块140进行阈值补偿；发光控制模块150、驱动模块140以及发光模块160连接于第一电源线ELVDD和第二电源线ELVSS之间；发光控制模块150用于根据其控制端G2/G3的信号将第一电源线ELVDD的电压和第二电源线ELVSS的电压供给至驱动模块140和发光控制模块150；驱动模块140用于根据存储模块130存储的数据电压驱动发光模块160发光；阈值补偿模块120包括双栅晶体管，漏电抑制模块170连接在双栅节点N，该双栅节点N位于双栅晶体管的两个栅极之间，漏电抑制模块170用于根据其控制端G4的信号导通或者关断，保持双栅晶体管两个栅极之间的电位为设定电压值，漏电抑制模块170的控制端G4与发光控制模块150的控制端G2/G3连接。

参考图1，示例性地，本实施例中的双栅晶体管可为双栅场效应管，双栅晶体管具有两个栅极，从结构上来看可看作是两个单栅晶体管的串联，第一个单栅晶体管的源极连接第二个单栅晶体管的漏极，形成两个单栅晶体管相连接的公共电极，第一个单栅晶体管的漏极作为双栅晶体管的漏极，第二个单栅晶体管的源极作为双栅晶体管的源极。双栅节点N的位置位于双栅晶体管的两个栅极之间，实际上双栅节点N可看做两个单栅晶体管相连接的公共电极。

参考图1，本实施例中的像素电路工作时，其显示一帧画面的工作时序内，至少包括数据写入阶段和发光阶段。在数据写入阶段，控制发光控制模块150和漏电抑制模块170关断，并控制数据写入模块110、驱动模块140和阈值补偿模块120导通，数据线Vdata上的数据电压通过数据写入模块110、驱动模块140和阈值补偿模块120写入存储模块130，实现了存储模块130的数据电压写入以及驱动模块140的阈值电压补偿，其中，控制模块的导通或者关断，可以向各模块所连接的扫描线上施加扫描信号实现。在发光阶段，控制数据写入模块110和阈值补偿模块120关断，并控制发光控制模块150导通，第一电源线ELVDD上的第一电源电压和第二电源线ELVSS上的第二电源电压作为驱动模块140产生驱动电流的电源，驱动模块140根据存储模块130存储的数据电压产生相应的驱动电流，驱动发光模块160发光。

在发光阶段，阈值补偿模块120关断。由于阈值补偿模块120包括双栅晶体管，双栅晶体管关断时的漏电流明显小于单栅晶体管的漏电流，因此，设置阈值补偿模块120包括双栅晶体管，可以降低阈值补偿模块120关断时产生的漏电流，有助于维持驱动模块140的栅极电位稳定。

图1示意性地示出了双栅晶体管为P沟道晶体管的情况，以此为例进行说明，示例性地，经发明人研究发现，在数据电压写入阶段结束至发光阶段开始时，双栅晶体管由导通变为关断，其栅极的电位由低电平跳变至高电平，根据双栅晶体管的结构，以及反冲(Kickback)效应可知，当双栅晶体管的栅极发生低电平至高电平的电位跳变时，双栅晶体管的双栅节点N也会耦合出高电平，使得双栅节点N与驱动模块140的控制端G1形成较高的电位差，双栅节点N将漏电至驱动模块140的控制端G1。因此，即使双栅晶体管相对于单栅晶体管可在一定程度降低漏电流，但是双栅晶体管与驱动模块140的控制端G1之间存在漏电路径，将会引起驱动模块140的控制端G1的电位不稳定，使得驱动模块140产生的驱动电流也不稳定，影响发光器件的发光亮度，引起显示装置显示不均，进而使得显示装置的显示效果变差。

本实施例中，在设置阈值补偿模块120包括双栅晶体管的基础上，为进一步降低双栅晶体管产生的漏电流，设置漏电抑制模块170的控制端G4与发光控制模块150的控制端G2/G3连接，使得在发光阶段，发光控制模块150根据其控制端G2/G3的信号导通的同时，漏电抑制模块170也可根据其控制端G4的信号导通，设定电压线Vx上的设定电压通过漏电抑制模块170写入双栅节点N。示例性地，设定电压线Vx上的设定电压值，即写入至双栅节点N的电压值，可以是与驱动模块140的控制端G1的电压值接近的数值，以减小双栅节点N与驱动模块140的控制端G1之间的电位差，进而降低双栅节点N与驱动模块140的控制端G1之间的漏电流，维持驱动模块140的控制端G1的电位稳定，减小了漏电流对驱动模块140产生的驱动电流的影响。设定电压线Vx上的设定电压值，即写入至双栅节点N的电压值，也可以是使得双栅晶体管在发光阶段不会导通的电压值，例如通过设置设定电压线Vx上的设定电压值，令双栅晶体管中的一个晶体管的栅极与源极的压差Vgs＜0，使得该晶体管不满足导通条件，进而使得双栅晶体管与驱动模块140的控制端G1之间不存在漏电路径，以维持驱动模块140的控制端G1的电位稳定，避免对驱动模块140产生的驱动电流产生影响，有助于提升显示装置的显示效果。并且，以同样的信号控制漏电抑制模块170和发光控制模块150，不仅有助于在发光阶段维持驱动模块140的控制端的电位稳定，以像素电路中现有的信号走线控制漏电抑制模块170，还能够简化像素电路的结构。

示例性地，参考图1，在上述实施例的基础上，设置漏电抑制模块170连接设定电压线Vx，设定电压线Vx上的设定电压值为数据电压的最大值与数据电压的最小值的平均值。具体地，可以通过显示装置的驱动芯片向设定电压线Vx提供设定电压。数据电压的最大值可以是驱动芯片中伽马电源输出的峰值电压VGMP，VGMP可对应于显示画面最高灰阶的数据电压。数据电压的最小值可以是驱动芯片中伽马电源输出的低谷电压VGSP，VGSP可以对应于显示画面最低灰阶的数据电圧。驱动像素电路显示每帧画面时，在数据写入阶段，存储模块130存储的数据电压值大于等于VGSP，小于等于VGMP，在发光阶段，驱动模块140根据其控制端G1的电位，即数据电压产生驱动电流。设置设定电压线Vx上的设定电压值为数据电压的最大值与数据电压的最小值的平均值，即(VGMP+VGSP)/2，可以在发光阶段将双栅节点N的电位固定，一方面可以降低双栅晶体管的栅极电位由低电平跳变至高电平对节点N的耦合作用，另一方面，由于驱动模块140的控制端G1的电压为数据电压，数据电压的值与(VGMP+VGSP)/2较为接近，降低了节点N与驱动模块140的控制端G1之间的压差，即降低了双栅晶体管中靠近驱动模块140的控制端G1的晶体管的漏极与源极之间的电压，减小了该晶体管产生的漏电流，有助于维持驱动模块140的控制端G1的电位稳定，从而使得驱动模块140能够以稳定的驱动电流驱动发光模块160发光，优化了显示装置显示效果。

图2是本发明实施例提供的一种像素电路的结构示意图，如图2所示，本实施例中，设置数据写入模块110包括第一晶体管T1，驱动模块140包括第二晶体管T2，存储模块130包括存储电容C，发光模块160包括发光器件D1；第一晶体管T1的第一极连接数据线，第一晶体管T1的第二极连接第二晶体管T2的第一极，第一晶体管T1的栅极连接第一扫描线SW1；第二晶体管T2的第一极连接第一电源线ELVDD，第二晶体管T2的第二极连接发光器件D1的第一极，第二晶体管T2的栅极连接存储电容C的第一极；存储电容C的第二极连接第一电源线ELVDD；发光器件D1的第二极连接第二电源线ELVSS。

继续参考图2，设置双栅晶体管包括第三晶体管T3和第四晶体管T4，发光控制模块150包括第五晶体管T5和第六晶体管T6，漏电抑制模块170包括第七晶体管T7；第三晶体管T3的第一极连接第二晶体管T2的第二极，第三晶体管T3的第二极连接第四晶体管T4的第一极，第四晶体管T4的第二极连接第二晶体管T2的栅极，第三晶体管T3和第四晶体管T4的栅极连接第二扫描线SW2；第五晶体管T5的第一极连接第一电源线ELVDD，第五晶体管T5的第二极连接第二晶体管T2的第一极，第五晶体管T5的栅极连接发光控制信号线EM；第六晶体管T6的第一极连接第二晶体管T2的第二极，第六晶体管T6的第二极连接发光器件D1的第一极，第六晶体管T6的栅极连接发光控制信号线EM；第七晶体管T7的第一极连接设定电压线Vx，第七晶体管T7的第二极连接于第三晶体管T3的第二极和第四晶体管T4的第一极之间，第七晶体管T7的栅极连接发光控制信号线EM。

图3是本发明实施例提供的一种像素电路的驱动时序图，可以根据图3所示的驱动时序来控制图2所示的像素电路工作。结合图2和图3，以第一晶体管T1至第七晶体管T7均为P沟道晶体管为例，对图2所示的像素电路的工作过程进行说明。其中，图2所示的像素电路的工作时序至少包括数据写入阶段t11和发光阶段t12。

在数据写入阶段t11，发光控制信号线EM输入高电平信号，第五晶体管T5、第六晶体管T6和第七晶体管T7关断。第一扫描线SW1和第二扫描线SW2输入低电平信号，第一晶体管T1、第三晶体管T3和第四晶体管T4导通。数据线Vdata输入数据电压信号，数据电压通过第一晶体管T1、第二晶体管T2、第三晶体管T3和第四晶体管T4写入存储电容C中，实现了存储电容C的充电，以及第二晶体管T2的阈值电压补偿。

在发光阶段t12，发光控制信号线EM输入低电平信号，第五晶体管T5、第六晶体管T6和第七晶体管T7导通。第一扫描线SW1和第二扫描线SW2输入高电平信号，第一晶体管T1、第三晶体管T3和第四晶体管T4关断。第一电源线ELVDD上的第一电源电压和第二电源线ELVSS上的第二电源电压提供第二晶体管T2产生驱动电流的电源，第二晶体管T2根据存储电容C存储的数据电压产生驱动发光器件D1发光的驱动电流。在发光阶段t12，第三晶体管T3和第四晶体管T4构成的双栅晶体管，相对于单栅晶体管，双栅晶体管产生的漏电流较小，从而在一定程度上降低了双栅晶体管与第二晶体管T2的栅极之间的漏电流，有助于维持第二晶体管T2的栅极电位稳定。

在发光阶段t12，设定电压线Vx上的设定电压通过第七晶体管T7写入第三晶体管T3的第二极和第四晶体管T4的第一极之间，即设定电压写入双栅节点N，以设定电压值的大小为数据电压的最大值与数据电压的最小值的平均值，即(VGMP+VGSP)/2为例进行说明。将固定电压值(VGMP+VGSP)/2写入双栅节点N中，避免了数据写入阶段t11结束至发光阶段t12开始时，双栅晶体管的栅极输入的信号由低电平跳变至高电平时对双栅节点N电位的耦合作用，防止双栅节点N耦合出高电平，增大双栅节点N与第二晶体管T2的栅极之间的压差，从而增大双栅节点N与第二晶体管T2的栅极之间的漏电流。将固定电压值(VGMP+VGSP)/2写入双栅节点N，使得双栅节点N的电位与第二晶体管T2的栅极的电位接近，即第四晶体管T4的第一极与第四晶体管T4的第二极之间的电位接近，降低了第四晶体管T4的第一极与第四晶体管T4的第二极之间的压差，降低了第四晶体管T4与第二晶体管T2的栅极之间的漏电流，有助于维持第二晶体管T2的栅极电位稳定，从而使得第二晶体管T2能够以稳定的驱动电流驱动发光器件D1发光，优化了显示装置显示效果。

图4是本发明实施例提供的另一种像素电路的结构示意图，如图4所示，在上述实施例的基础上，本实施例设置像素电路100还包括第八晶体管T8和第九晶体管T9；第八晶体管T8的第一极连接初始化信号线Vref，第八晶体管T8的第二极连接第三晶体管T3的第一极，第八晶体管T8的栅极连接第三扫描线SW3；第九晶体管T9的第一极连接初始化信号线Vref，第九晶体管T9的第二极连接发光器件D1的第一极，第九晶体管T9的栅极连接第三扫描线SW3。

图5是本发明实施例提供的另一种像素电路的驱动时序图，可以根据图5所示的驱动时序来控制图4所示的像素电路工作。结合图4和图5，以第一晶体管T1至第九晶体管T9均为P沟道晶体管为例，对图4所示的像素电路的工作过程进行说明。其中，图4所示的像素电路的工作时序至少包括初始化阶段t21、数据写入阶段t22和发光阶段t23。

参考图4和图5，在初始化阶段t21，发光控制信号线EM和第一扫描线SW1输入高电平信号，第一晶体管T1、第五晶体管T5、第六晶体管T6和第七晶体管T7关断。第二扫描线SW2和第三扫描线SW3输入低电平信号，第三晶体管T3、第四晶体管T4、第八晶体管T8和第九晶体管T9导通。初始化信号线Vref输入初始化信号，初始化电压通过第九晶体管T9写入发光器件D1的阳极，发光器件D1阳极的电位被初始化为初始化电压的电位，避免了上一帧显示画面的残留电荷对下一帧显示画面造成影响。初始化电压还通过第八晶体管T8、第三晶体管T3和第四晶体管T4写入第二晶体管T2的栅极，第二晶体管T2的栅极电位被初始化为初始化电压的电位，避免了上一帧显示画面的残留电荷对下一帧显示画面造成影响。

现有技术中，通常设置初始化晶体管直接与驱动晶体管的栅极电连接，若初始化晶体管在发光阶段无法完全关断，初始化晶体管与驱动晶体管之间将产生漏电流，使得驱动晶体管的栅极电位不稳定。本实施例中，设置初始化电压通过第八晶体管T8、第三晶体管T3和第四晶体管T4写入第二晶体管T2的栅极，减少了与第二晶体管T2的栅极电连接的晶体管的数量，从而减少了一条漏电路径，有助于维持第二晶体管T2栅极电位的稳定性，使得第二晶体管T2能够以稳定的驱动电流驱动发光器件D1发光，提升了显示装置的显示效果。

在数据写入阶段t22，发光控制信号线EM和第三扫描线SW3输入高电平信号，第五晶体管T5、第六晶体管T6、第七晶体管T7、第八晶体管T8和第九晶体管T9关断。第一扫描线SW1和第二扫描线SW2输入低电平信号，第一晶体管T1、第三晶体管T3和第四晶体管T4导通。数据线Vdata输入数据电压信号，数据电压通过第一晶体管T1、第二晶体管T2、第三晶体管T3和第四晶体管T4写入存储电容C中，实现了存储电容C的充电，以及第二晶体管T2的阈值电压补偿。

在发光阶段t23，发光控制信号线EM输入低电平信号，第五晶体管T5、第六晶体管T6和第七晶体管T7导通。第一扫描线SW1、第二扫描线SW2和第三扫描线SW3输入高电平信号，第一晶体管T1、第三晶体管T3、第四晶体管T4、第七晶体管T7和第八晶体管T8关断。第一电源线ELVDD上的第一电源电压和第二电源线ELVSS上的第二电源电压提供第二晶体管T2产生驱动电流的电源，第二晶体管T2根据存储电容C存储的数据电压产生驱动发光器件D1发光的驱动电流。在发光阶段t23，第三晶体管T3和第四晶体管T4构成的双栅晶体管，相对于单栅晶体管，双栅晶体管产生的漏电流较小，从而在一定程度上降低了双栅晶体管与第二晶体管T2的栅极之间的漏电流，有助于维持第二晶体管T2的栅极电位稳定。

在发光阶段t23，设定电压线Vx上的设定电压通过第七晶体管T7写入第三晶体管T3的第二极和第四晶体管T4的第一极之间，即设定电压写入双栅节点N，以设定电压值的大小为数据电压的最大值与数据电压的最小值的平均值，即(VGMP+VGSP)/2为例进行说明。将固定电压值(VGMP+VGSP)/2写入双栅节点N中，避免了数据写入阶段t22结束至发光阶段t23开始时，双栅晶体管的栅极输入的信号由低电平跳变至高电平时对双栅节点N电位的耦合作用，防止双栅节点N耦合出高电平，增大双栅节点N与第二晶体管T2的栅极之间的压差，从而增大双栅节点N与第二晶体管T2的栅极之间的漏电流。将固定电压值(VGMP+VGSP)/2写入双栅节点N，使得双栅节点N的电位与第二晶体管T2的栅极的电位接近，即第四晶体管T4的第一极与第四晶体管T4的第二极之间的电位接近，降低了第四晶体管T4的第一极与第四晶体管T4的第二极之间的压差，降低了第四晶体管T4与第二晶体管T2的栅极之间的漏电流，有助于维持第二晶体管T2的栅极电位稳定，从而使得第二晶体管T2能够以稳定的驱动电流驱动发光器件D1发光，优化了显示装置显示效果。

现有技术中，通常设置阈值补偿晶体管与初始化晶体管分别直接与驱动晶体管的栅极电连接，若阈值补偿晶体管和初始化晶体管在发光阶段无法完全关断，阈值补偿晶体管与驱动晶体管之间，以及初始化晶体管与驱动晶体管之间均会产生漏电流，使得像素电路中存在阈值补偿晶体管至驱动晶体管栅极，以及初始化晶体管至驱动晶体管栅极这两条漏电路径，降低了驱动晶体管的栅极电位的稳定性。本实施例的技术方案，设置初始化电压通过第八晶体管T8、第三晶体管T3和第四晶体管T4写入第二晶体管T2的栅极，减少了一条漏电路径，在发光阶段，设置第七晶体管T7将设定电压写入双栅节点N，降低了双栅节点N与第二晶体管T2栅极的压差，进一步降低了第二晶体管T2栅极的漏电，提升了第二晶体管T2栅极电位的稳定性，使得第二晶体管T2能够以稳定的驱动电流驱动发光器件D1发光，优化了显示装置的显示效果。

图6是本发明实施例提供的另一种像素电路的结构示意图，如图6所示，在上述实施例的基础上，本实施例设置像素电路100还包括第十晶体管T10、第十一晶体管T11和第十二晶体管T12；第十晶体管T10和第十一晶体管T11构成双栅晶体管，第十一晶体管T11的第一极连接初始化信号线Vref，第十一晶体管T11的第二极连接第十晶体管T10的第一极，第十晶体管T10的第二极连接第二晶体管T2的栅极，第十晶体管T10和第十一晶体管T11的栅极连接第二扫描线SW2；第十二晶体管T12的第一极连接初始化信号线Vref，第十二晶体管T12的第二极连接发光器件D1的阳极，第十二晶体管T12的栅极连接第二扫描线SW2；第三晶体管T3和第四晶体管T4的栅极连接第一扫描线SW1。

图7是本发明实施例提供的另一种像素电路的驱动时序图，可以根据图7所示的驱动时序来控制图6所示的像素电路工作。结合图6和图7，以第一晶体管T1至第十二晶体管T12均为P沟道晶体管为例，对图6所示的像素电路的工作过程进行说明。其中，图6所示的像素电路的工作时序至少包括初始化阶段t31、数据写入阶段t32和发光阶段t33。

参考图6和图7，在初始化阶段t31，发光控制信号线EM和第一扫描线SW1输入高电平信号，第一晶体管T1、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7关断。第二扫描线SW2输入低电平信号，第十晶体管T10、第十一晶体管T11和第十二晶体管T12导通。初始化信号线Vref输入初始化信号，初始化电压通过第十二晶体管T12写入发光器件D1的阳极，发光器件D1阳极的电位被初始化为初始化电压的电位，避免了上一帧显示画面的残留电荷对下一帧显示画面造成影响。初始化电压还通过第十晶体管T10和第十一晶体管T11写入第二晶体管T2的栅极，第二晶体管T2的栅极电位被初始化为初始化电压的电位，避免了上一帧显示画面的残留电荷对下一帧显示画面造成影响。

在初始化阶段t31，利用第十晶体管T10和第十一晶体管T11构成的双栅晶体管作为初始化第二晶体管T2栅极电位的晶体管，相较于单栅晶体管，可以降低在发光阶段由于初始化晶体管无法完全关断而产生的漏电流，有助于维持第二晶体管T2栅极电位的稳定性。

在数据写入阶段t32，发光控制信号线EM和第二扫描线SW2输入高电平信号，第五晶体管T5、第六晶体管T6、第七晶体管T7、第十晶体管T10、第十一晶体管T11和第十二晶体管T12关断。第一扫描线SW1输入低电平信号，第一晶体管T1、第三晶体管T3和第四晶体管T4导通。数据线Vdata输入数据电压信号，数据电压通过第一晶体管T1、第二晶体管T2、第三晶体管T3和第四晶体管T4写入存储电容C中，实现了存储电容C的充电，以及第二晶体管T2的阈值电压补偿。

在发光阶段t33，发光控制信号线EM输入低电平信号，第五晶体管T5、第六晶体管T6和第七晶体管T7导通。第一扫描线SW1和第二扫描线SW2输入高电平信号，第一晶体管T1、第三晶体管T3、第四晶体管T4、第十晶体管T10、第十一晶体管T11和第十二晶体管T12关断。第一电源线ELVDD上的第一电源电压和第二电源线ELVSS上的第二电源电压提供第二晶体管T2产生驱动电流的电源，第二晶体管T2根据存储电容C存储的数据电压产生驱动发光器件D1发光的驱动电流。在发光阶段t33，第三晶体管T3和第四晶体管T4构成的双栅晶体管，相对于单栅晶体管，双栅晶体管产生的漏电流较小，从而在一定程度上降低了双栅晶体管与第二晶体管T2的栅极之间的漏电流，有助于维持第二晶体管T2的栅极电位稳定。

示例性地，本实施例中，设置漏电抑制模块170连接设定电压线Vx，设定电压线Vx连接初始化信号线Vref。具体地，参考图6和图7，在发光阶段t33，设定电压线Vx上输入初始化电压信号，设定电压线Vx上的设定电压为初始化电压，初始化电压通过第七晶体管T7写入第三晶体管T3的第二极和第四晶体管T4的第一极之间，即初始化电压写入双栅节点N。初始化电压通常为负值，例如-3V左右。以第四晶体管T4的第一极(双栅节点N)为源极，第四晶体管T4的第二极为漏极为例进行说明：

一方面，在发光阶段t33开始时，第四晶体管T4的栅极电位由低电平跳变至高电平，第四晶体管T4的源极写入-3V左右的初始化电压，这样第四晶体管T4的栅源电压Vgs＞0，由于第四晶体管T4为P沟道晶体管，而P沟道晶体管在Vgs＜0时才能导通，因此第四晶体管T4在发光阶段t33无法导通，也就是说，第四晶体管T4无法漏电至第二晶体管T2的栅极，本实施例的技术方案，避免了第四晶体管T4的栅极电位跳变至高电平对双栅节点N电位的耦合作用，防止双栅节点N耦合出高电平，增大双栅节点N与第二晶体管T2的栅极之间的压差，从而增大双栅节点N与第二晶体管T2的栅极之间的漏电流。

另一方面，在发光阶段t33开始时，第四晶体管T4的栅极电位由低电平跳变至高电平，第四晶体管T4的沟道状态由强反型状态变为耗尽型状态，根据集成电路开关误差原理，将第四晶体管T4的源极电压稳定在-3V左右的初始化电压，使得第四晶体管T4的栅源电压Vgs大于栅漏压差Vgd，第四晶体管T4的沟道电荷大部分会流至第四晶体管T4的源极，即双栅节点N，避免了第四晶体管T4的栅极电位跳变至高电平引起第四晶体管T4的沟道电容Cgd减少，使得第四晶体管T4的沟道电荷被赶至第二晶体管T2的栅极，引起第二晶体管T2的栅极电位升高。

本实施例的技术方案，设置漏电抑制模块170连接设定电压线Vx，设定电压线Vx连接初始化信号线Vref，使得初始化电压通过第七晶体管T7写入双栅节点N，避免了双栅晶体管中的第四晶体管T4在发光阶段导通所引起的第四晶体管T4与第二晶体管T2的栅极之间的漏电流，有助于维持第二晶体管T2的栅极电位稳定，从而使得第二晶体管T2能够以稳定的驱动电流驱动发光器件D1发光，优化了显示装置显示效果。

需要说明的是，本实施例仅示意性地设置图6所示的像素电路中，漏电抑制模块170连接设定电压线Vx，设定电压线Vx连接初始化信号线Vref。实际应用中，也可以设置如图4所示的像素电路中，漏电抑制模块170连接设定电压线Vx，设定电压线Vx连接初始化信号线Vref，以通过初始化电压固定双栅节点N的电位，从而维持第二晶体管的栅极电位稳定。同样的，也可以在其他具有初始化信号线的像素电路结构中设置设定电压线Vx连接初始化信号线Vref，本实施例对此不进行限制。

图8是本发明实施例提供的另一种像素电路的结构示意图，如图8所示，示例性地，本实施例设置漏电抑制模块170连接设定电压线Vx，设定电压线Vx连接第二电源线ELVSS。具体地，显示装置包括显示面板，显示面板包括显示区和非显示区，第二电源线ELVSS上的第二电源信号由显示装置中的驱动芯片提供，第二电源线ELVSS围绕显示区的四周设置，显示区四周的第二电源线ELVSS上具有内拉至屏体内部的引线，以通过第二电源线ELVSS和该引线为屏体内部的像素电路提供第二电源信号，设定电压线Vx可连接至第二电源线ELVSS内拉至屏体内部的引线上。

图7所示的驱动时序也可以用来控制图8所示的像素电路工作，结合图7和图8，仍以第一晶体管T1至第十二晶体管T12均为P沟道晶体管为例，对图8所示的像素电路的工作过程进行说明。图8所示的像素电路与图6所示像素电路在初始化阶段t31和数据写入阶段t32的工作原理一致，不再赘述。

参考图7和图8，在发光阶段t33，设定电压线Vx上输入第二电源电压信号，设定电压线Vx上的设定电压为第二电源电压，第二电源电压通过第七晶体管T7写入第三晶体管T3的第二极和第四晶体管T4的第一极之间，即第二电源电压写入双栅节点N，第二电源电压通常为负值。以第四晶体管T4的第一极(双栅节点N)为源极，第四晶体管T4的第二极为漏极为例进行说明：

一方面，在发光阶段t33开始时，第四晶体管T4的栅极电位由低电平跳变至高电平，第四晶体管T4的源极写入负值的第二电源电压，这样第四晶体管T4的栅源电压Vgs＞0，由于第四晶体管T4为P沟道晶体管，而P沟道晶体管在Vgs＜0时才能导通，因此第四晶体管T4在发光阶段t33无法导通，也就是说，第四晶体管T4无法漏电至第二晶体管T2的栅极，本实施例的技术方案，避免了第四晶体管T4的栅极电位跳变至高电平对双栅节点N电位的耦合作用，防止双栅节点N耦合出高电平，增大双栅节点N与第二晶体管T2的栅极之间的压差，从而增大双栅节点N与第二晶体管T2的栅极之间的漏电流。

另一方面，在发光阶段t33开始时，第四晶体管T4的栅极电位由低电平跳变至高电平，第四晶体管T4的沟道状态由强反型状态变为耗尽型状态，根据集成电路开关误差原理，将第四晶体管T4的源极电压稳定在负值的第二电源电压，使得第四晶体管T4的栅源电压Vgs大于栅漏压差Vgd，第四晶体管T4的沟道电荷大部分会流至第四晶体管T4的源极，即双栅节点N，避免了第四晶体管T4的栅极电位跳变至高电平引起第四晶体管T4的沟道电容Cgd减少，使得第四晶体管T4的沟道电荷被赶至第二晶体管T2的栅极，引起第二晶体管T2的栅极电位升高。

本实施例的技术方案，设置漏电抑制模块170连接设定电压线Vx，设定电压线Vx连接第二电源线ELVSS，使得第二电源电压通过第七晶体管T7写入双栅节点N，避免了双栅晶体管中的第四晶体管T4在发光阶段导通所引起的第四晶体管T4与第二晶体管T2的栅极之间的漏电流，有助于维持第二晶体管T2的栅极电位稳定，从而使得第二晶体管T2能够以稳定的驱动电流驱动发光器件D1发光，优化了显示装置显示效果。

需要说明的是，本实施例仅示意性地设置图8所示的像素电路中，漏电抑制模块170连接设定电压线Vx，设定电压线Vx连接第二电源线ELVSS。实际应用中，也可以设置如图1、图2和图4所示的像素电路中，漏电抑制模块170连接设定电压线Vx，设定电压线Vx连接第二电源线ELVSS，以通过第二电源电压固定双栅节点N的电位，从而维持第二晶体管的栅极电位稳定。同样的，也可以在其他具有第二电源线的像素电路结构中设置设定电压线Vx连接第二电源线，本实施例对此不进行限制。

本发明实施例还提供了一种显示装置，该显示装置包括本发明任意实施例所提供的像素电路。图9是本发明实施例所提供的显示装置的结构示意图，图10是本发明实施例提供的一种显示装置的剖面结构示意图，结合图1、图9和图10，本发明实施例提供的显示装置30包括本发明上述实施例提供的像素电路100，还包括驱动芯片20、第一电源线ELVDD、第二电源线ELVSS、多条数据线DLj和多条扫描线GLk；发光控制模块150连接第一电源线ELVDD，发光模块160包括第一电极d1和第二电极d2，第一电极d1连接发光控制模块150，第二电极d2连接第二电源线ELVSS，数据写入模块110连接对应的数据线DLj，数据写入模块110、阈值补偿模块120、驱动模块140、发光控制模块150和漏电抑制模块170分别连接对应的扫描线GLk。

参考图1和图9，示例性地，显示装置30包括像素电路100、驱动芯片20、第一电源线ELVDD、第二电源线ELVSS、沿行方向延伸的多条扫描线(GL1～GLk)和沿列方向延伸并与扫描线交叉的多条数据线(DL1～DLj)，还包括沿行方向延伸的多条发光控制信号线(EM1～EMn)。驱动芯片20包括扫描驱动电路210、数据驱动电路220、电源电路230和发光控制信号生成电路240。其中，扫描驱动电路210连接显示面板10中的多条扫描线，向多条扫描线逐行输入扫描信号。数据驱动电路220连接显示面板10中的多条数据线，向多条数据线输入数据电压信号。电源电路230连接显示面板10中的第一电源线ELVDD和第二电源线ELVSS，电源电路230向第一电源线ELVDD输入第一电源信号，并向第二电源线ELVSS输入第二电源信号。发光控制信号生成电路240连接显示面板10中的多条发光控制信号线，向发光控制信号线输入发光控制信号。

示例性地，参考图8，漏电抑制模块170连接设定电压线Vx，设定电压线Vx连接发光模块160的第二电极d2。具体地，图8所示像素电路也可用于示意发光模块160的第二电极d2与设定电压线Vx连接的情况，参考图8，发光模块160的第一电极d1可以是发光器件D1的阳极，发光模块160的第二电极d2可以是发光器件D1的阴极，设定电压线Vx连接发光模块160的第二电极d2，第二电极d2连接第二电源线ELVSS。在发光模块160的第二电极d2输入第二电源电压信号，设定电压线Vx上的设定电压为第二电源电压，第二电源电压通过第七晶体管T7写入第三晶体管T3的第二极和第四晶体管T4的第一极之间，即第二电源电压写入双栅节点N，第二电源电压通常为负值。以第四晶体管T4的第一极(双栅节点N)为源极，第四晶体管T4的第二极为漏极为例进行说明：

一方面，在发光阶段开始时，第四晶体管T4的栅极电位由低电平跳变至高电平，第四晶体管T4的源极写入负值的第二电源电压，这样第四晶体管T4的栅源电压Vgs＞0，由于第四晶体管T4为P沟道晶体管，而P沟道晶体管在Vgs＜0时才能导通，因此第四晶体管T4在发光阶段t33无法导通，也就是说，第四晶体管T4无法漏电至第二晶体管T2的栅极，本实施例的技术方案，避免了第四晶体管T4的栅极电位跳变至高电平对双栅节点N电位的耦合作用，防止双栅节点N耦合出高电平，增大双栅节点N与第二晶体管T2的栅极之间的压差，从而增大双栅节点N与第二晶体管T2的栅极之间的漏电流。

另一方面，在发光阶段开始时，第四晶体管T4的栅极电位由低电平跳变至高电平，第四晶体管T4的沟道状态由强反型状态变为耗尽型状态，根据集成电路开关误差原理，将第四晶体管T4的源极电压稳定在负值的第二电源电压，使得第四晶体管T4的栅源电压Vgs大于栅漏压差Vgd，第四晶体管T4的沟道电荷大部分会流至第四晶体管T4的源极，即双栅节点N，避免了第四晶体管T4的栅极电位跳变至高电平引起第四晶体管T4的沟道电容Cgd减少，使得第四晶体管T4的沟道电荷被赶至第二晶体管T2的栅极，引起第二晶体管T2的栅极电位升高。

本实施例的技术方案，设置漏电抑制模块170连接设定电压线Vx，设定电压线Vx连接发光模块160的第二电极d2，使得在发光阶段，发光模块160的第二电极d2输入的第二电源电压通过第七晶体管T7写入双栅节点N，避免了双栅晶体管中的第四晶体管T4在发光阶段导通所引起的第四晶体管T4与第二晶体管T2的栅极之间的漏电流，有助于维持第二晶体管T2的栅极电位稳定，从而使得第二晶体管T2能够以稳定的驱动电流驱动发光器件D1发光，优化了显示装置显示效果。另外，设定电压线Vx一般为金属线，与第二电源线ELVSS连接，而发光模块160的第二电极d2(阴极)还与第二电源线ELVSS连接，设置设定电压线Vx与发光模块160的阴极连接，例如发光模块160的阴极的一部分搭接在设定电压线Vx上，相对于在发光模块160的阴极上并联金属线的连接方式，可以降低发光模块160的阴极层的阻抗，有利于减小第二电源线ELVSS上的第二电源信号在阴极层上产生的压降，以提升显示均一性，进一步优化显示效果。

需要说明的是，本实施例仅示意性地设置图8所示的像素电路中，漏电抑制模块170连接设定电压线Vx，设定电压线Vx连接发光模块160的第二电极d2。实际应用中，也可以设置如图1、图2和图4所示的像素电路中，漏电抑制模块170连接设定电压线Vx，设定电压线Vx连接发光模块160的第二电极d2，以通过发光模块160的第二电极d2输入的第二电源电压固定双栅节点N的电位，从而维持第二晶体管的栅极电位稳定。同样的，也可以在其他具有像素电路结构中设置设定电压线Vx连接发光模块160的第二电极d2，本实施例对此不进行限制。

结合图8至图10，示例性地，在上述实施例的基础上，设定电压线Vx与第一电源线ELVDD和数据线DLj中的至少一类同层设置。具体地，图10仅示意性地示出了像素电路100中的部分薄膜晶体管T和存储电容C，以及发光模块160，其中，金属走线1可以是第一电源线ELVDD或数据线DLj，金属走线1可与薄膜晶体管T和存储电容C所在的金属层同层设置。本实施例中，将设定电压线Vx与第一电源线ELVDD和数据线DLj中的至少一类同层设置，一方面，可以将设定电压线Vx与第一电源线ELVDD和数据线DLj中的至少一类在同一工艺中进行制备，减少一道显示装置的制作工艺，降低工艺成本。另一方面，无需为设定电压线Vx单独增加一层膜层，减小了显示装置的厚度，符合显示面板轻薄化的发展趋势。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种像素电路，其特征在于，包括：数据写入模块、阈值补偿模块、存储模块、驱动模块、发光控制模块、发光模块和漏电抑制模块；

所述数据写入模块用于向所述存储模块写入数据电压；

所述阈值补偿模块连接于所述驱动模块的控制端，用于对所述驱动模块进行阈值补偿；

所述发光控制模块、所述驱动模块以及所述发光模块连接于第一电源线和第二电源线之间；所述发光控制模块用于根据其控制端的信号将第一电源线的电压和第二电源线的电压供给至所述驱动模块和发光控制模块；

所述驱动模块用于根据所述存储模块存储的所述数据电压驱动所述发光模块发光；

所述阈值补偿模块包括双栅晶体管，所述漏电抑制模块连接在双栅节点，所述双栅晶体管包括第三晶体管和第四晶体管，所述第三晶体管的第二极连接所述第四晶体管的第一极，所述双栅节点位于所述第三晶体管的第二极和所述第四晶体管的第一极之间，所述漏电抑制模块用于根据其控制端的信号导通或者关断，保持所述双栅节点的电位为设定电压值，所述漏电抑制模块的控制端与所述发光控制模块的控制端连接。

2.根据权利要求1所述的像素电路，其特征在于，所述漏电抑制模块连接设定电压线，所述设定电压线上的设定电压值为所述数据电压的最大值与所述数据电压的最小值的平均值。

3.根据权利要求1所述的像素电路，其特征在于，所述漏电抑制模块连接设定电压线，所述设定电压线连接所述第二电源线。

4.根据权利要求1所述的像素电路，其特征在于，所述漏电抑制模块连接设定电压线，所述设定电压线连接初始化信号线。

5.根据权利要求1所述的像素电路，其特征在于，所述数据写入模块包括第一晶体管，所述驱动模块包括第二晶体管，所述存储模块包括存储电容，所述发光模块包括发光器件；

所述第一晶体管的第一极连接数据线，所述第一晶体管的第二极连接所述第二晶体管的第一极，所述第一晶体管的栅极连接第一扫描线；

所述第二晶体管的第一极通过所述发光控制模块连接所述第一电源线，所述第二晶体管的第二极通过所述发光控制模块连接所述发光器件的第一极，所述第二晶体管的栅极连接所述存储电容的第一极；

所述存储电容的第二极连接所述第一电源线；

所述发光器件的第二极连接所述第二电源线。

6.根据权利要求5所述的像素电路，其特征在于，所述双栅晶体管包括第三晶体管和第四晶体管，所述发光控制模块包括第五晶体管和第六晶体管，所述漏电抑制模块包括第七晶体管；

所述第三晶体管的第一极连接所述第二晶体管的第二极，所述第三晶体管的第二极连接所述第四晶体管的第一极，所述第四晶体管的第二极连接所述第二晶体管的栅极，所述第三晶体管和所述第四晶体管的栅极连接第二扫描线；

所述第五晶体管的第一极连接所述第一电源线，所述第五晶体管的第二极连接所述第二晶体管的第一极，所述第五晶体管的栅极连接发光控制信号线；

所述第六晶体管的第一极连接所述第二晶体管的第二极，所述第六晶体管的第二极连接所述发光器件的第一极，所述第六晶体管的栅极连接发光控制信号线；

所述第七晶体管的第一极连接设定电压线，所述第七晶体管的第二极连接于所述第三晶体管的第二极和所述第四晶体管的第一极之间，所述第七晶体管的栅极连接所述发光控制信号线。

7.根据权利要求6所述的像素电路，其特征在于，还包括第八晶体管和第九晶体管；

所述第八晶体管的第一极连接初始化信号线，所述第八晶体管的第二极连接所述第三晶体管的第一极，所述第八晶体管的栅极连接第三扫描线；

所述第九晶体管的第一极连接初始化信号线，所述第九晶体管的第二极连接所述发光器件的第一极，所述第九晶体管的栅极连接第三扫描线。

8.一种显示装置，其特征在于，包括权利要求1-7任一项所述的像素电路，还包括驱动芯片、第一电源线、第二电源线、多条数据线和多条扫描线；

所述发光控制模块连接所述第一电源线，所述发光模块包括第一电极和第二电极，所述第一电极连接所述发光控制模块，所述第二电极连接所述第二电源线，所述数据写入模块连接对应的所述数据线，所述数据写入模块、所述阈值补偿模块、所述驱动模块、所述发光控制模块和所述漏电抑制模块分别连接对应的所述扫描线。

9.根据权利要求8所述的显示装置，其特征在于，所述漏电抑制模块连接设定电压线，所述设定电压线连接所述发光模块的第二电极。

10.根据权利要求9所述的显示装置，其特征在于，所述设定电压线与所述第一电源线和所述数据线中的至少一类同层设置。

Images