CN114842806B - 像素驱动电路及其驱动方法、显示面板和显示装置 - Google Patents

像素驱动电路及其驱动方法、显示面板和显示装置 Download PDF

Info

Publication number
CN114842806B
CN114842806B CN202210477952.7A CN202210477952A CN114842806B CN 114842806 B CN114842806 B CN 114842806B CN 202210477952 A CN202210477952 A CN 202210477952A CN 114842806 B CN114842806 B CN 114842806B
Authority
CN
China
Prior art keywords
transistor
electrode
electrically connected
circuit
signal terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210477952.7A
Other languages
English (en)
Other versions
CN114842806A (zh
Inventor
袁长龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202210477952.7A priority Critical patent/CN114842806B/zh
Publication of CN114842806A publication Critical patent/CN114842806A/zh
Priority to PCT/CN2023/088966 priority patent/WO2023207673A1/zh
Application granted granted Critical
Publication of CN114842806B publication Critical patent/CN114842806B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本公开提供了一种像素驱动电路及其驱动方法、显示面板和显示装置。该像素驱动电路配置为驱动发光元件发光，该像素驱动电路包括：驱动子电路，连接至发光元件；数据写入子电路，电连接至数据信号端、扫描信号端和驱动子电路，并在来自扫描信号端的扫描信号的控制下，将来自数据信号端的数据信号写入驱动子电路，以及将来自数据信号端的数据信号施加至漏电补偿点；以及发光控制子电路，电连接至驱动子电路、发光控制信号端和发光元件，发光控制子电路配置为在来自发光控制信号端的发光控制信号的控制下，控制驱动子电路向发光元件输出与数据信号相关的驱动电流，其中，在发光元件的发光过程中，利用漏电补偿点的电压补偿驱动子电路的控制极电压。

Description

像素驱动电路及其驱动方法、显示面板和显示装置
技术领域
本公开涉及显示技术领域，更具体地，涉及一种像素驱动电路及其驱动方法、显示面板和显示装置。
背景技术
有机发光二极管(Organic Light Emitting Diode，OLED)显示器是当今平板显示器研究领域的热点之一。
OLED显示器的显示面板利用驱动像素电路提供的驱动电流来控制发光。当数据电压被施加到像素驱动电路中的驱动晶体管时，驱动晶体管向OLED显示器输出与数据电压对应的电流，从而驱动OLED显示器发出相应亮度的光。然而，在低频驱动像素电路中，常会出现较为明显地闪烁问题，劣化显示质量。
发明内容
本公开提出了一种像素驱动电路及其驱动方法、显示面板和显示装置。
根据本公开的一个方面，提出了一种像素驱动电路，配置为驱动发光元件发光，像素驱动电路包括：
像素驱动电路包括：
驱动子电路，连接至发光元件；
数据写入子电路，电连接至数据信号端、扫描信号端和驱动子电路，并在来自扫描信号端的扫描信号的控制下，将来自数据信号端的数据信号写入驱动子电路，以及将来自数据信号端的数据信号施加至漏电补偿点；以及
发光控制子电路，电连接至驱动子电路、发光控制信号端和发光元件，发光控制子电路配置为在来自发光控制信号端的发光控制信号的控制下，控制驱动子电路向发光元件输出与数据信号相关的驱动电流，其中，在发光元件的发光过程中，利用漏电补偿点的电压补偿驱动子电路的控制极电压。
例如，数据写入子电路包括第一晶体管、第二晶体管和第一双栅晶体管，扫描信号端包括第一扫描信号端、第二扫描信号端和第三扫描信号端，漏电补偿点包括第一漏电补偿点；
其中，第一晶体管的控制极电连接至第一扫描信号端，第一晶体管的第一极电连接至数据信号端，第一晶体管的第二极电连接至第一双栅晶体管的双栅之间的第一漏电补偿点，第一双栅晶体管的栅极与第二扫描信号端电连接，第一极与预定初始电压端相连，第二极与驱动子电路的控制极电连接；
第二晶体管的控制极电连接至第三扫描信号端，第二晶体管的第一极电连接至第一晶体管的第二极，第二晶体管的第二极电连接至驱动子电路的输入端。
例如，数据写入子电路还包括第三晶体管和第二双栅晶体管，扫描信号端包括第四扫描信号端，漏电补偿点还包括第二漏电补偿点；
其中，第三晶体管的控制极电连接至第四扫描信号端，第三晶体管的第一极电连接至第一晶体管的第二极，第三晶体管的第二极电连接至第二双栅晶体管的双栅之间的第二漏电补偿点；第二双栅晶体管的栅极与第三扫描信号端电连接，第一极与发光控制子电路电连接，第二极与驱动子电路的控制极电连接。
例如，数据写入子电路还包括第四晶体管；
其中，第四晶体管的控制极电连接至第四扫描信号端，第四晶体管的第一极电连接至第一晶体管的第二极，第四晶体管的第二极电连接至第一漏电补偿点。
例如，数据写入子电路包括第一晶体管、第二晶体管和第一双栅晶体管，扫描信号端包括第一扫描信号端和第三扫描信号端，漏电补偿点包括第一漏电补偿点；
其中，第一晶体管的控制极电连接至第一扫描信号端，第一晶体管的第一极电连接至第二晶体管的第二极，第一晶体管的第二极电连接至驱动子电路的输入端；以及
第二晶体管的控制极电连接至第三扫描信号端，第二晶体管的第一极电连接至数据信号端，第二晶体管的第二极电连接至第一双栅晶体管的双栅之间的第一漏电补偿点。
例如，数据写入子电路包括第一晶体管、第二晶体管、第三晶体管和第一双栅晶体管，漏电补偿点包括第一漏电补偿点，扫描信号端包括第三扫描信号端；
其中，第一晶体管的控制极电连接至第一双栅晶体管的双栅之间的第一漏电补偿点，第一晶体管的第一极电连接至第二晶体管的第二极，第一晶体管的第二极电连接至第三晶体管的第一极；
第二晶体管的控制极电连接至第三扫描信号端，第二晶体管的第一极电连接至数据信号端，第二晶体管的第二极电连接至驱动子电路的输入端；以及
第三晶体管的控制极电连接至第三扫描信号端，第三晶体管的第二极在连接至第一漏电补偿点。
例如，数据写入子电路包括第一晶体管、第三晶体管和第二双栅晶体管，漏电补偿点包括第一漏电补偿点，扫描信号端包括第一扫描信号端和第三扫描信号端；
其中，第一晶体管的控制极电连接至第一扫描信号端，第一晶体管的第一极电连接至数据信号端，第一晶体管的第二极电连接至位于第三晶体管与第二双栅晶体管之间的第一漏电补偿点；以及
第三晶体管的控制极电连接至第四扫描信号端，第三晶体管的第一极电连接至第一漏电补偿点，第三晶体管的第二极电连接至驱动子电路的输入端。
例如，数据写入子电路还包括第五晶体管；
其中，第五晶体管的控制极电连接至第二扫描信号端，第五晶体管的第一极电连接至预定初始电压端，第五晶体管的第二极电连接至发光元件的阳极。
例如，发光控制子电路包括第六晶体管和第七晶体管；
其中，第六晶体管的控制极电连接至发光控制信号端，第六晶体管的第一极电连接至第一电源，第六晶体管的第二极电连接至驱动子电路的输入端；以及
第七晶体管的控制极电连接至发光控制信号端，第七晶体管的第一极电连接至驱动子电路的输出端，第七晶体管的第二极电连接至发光元件。
例如，驱动子电路包括驱动晶体管和存储电容；
其中，驱动晶体管的控制极电连接至数据写入子电路，驱动晶体管的源极电连接至数据写入子电路，漏极电连接至发光控制子电路；以及
存储电容的第一端电连接至驱动晶体管的控制极，存储电容的第二端电连接至第一电源。
例如，当驱动电流驱动发光元件发光时，驱动电流为K(Vdata-ELVDD)2，其中K为与驱动晶体管相关的常数，Vdata为数据信号，ELVDD为第一电源电压。
根据本公开实施例的另一方面，提供了一种显示面板，包括：
扫描信号线，配置为提供扫描信号；
数据信号线，配置为提供数据信号；
初始化信号线，配置为提供初始化信号；
控制信号线，配置为提供发光控制信号；
根据本公开实施例的像素驱动电路；以及
发光元件，发光元件的第一端连接至像素驱动电路，发光元件的第二端连接至第二电源。
根据本公开实施例的另一方面，提供了一种显示装置，包括根据本公开实施例的显示面板。
根据本公开实施例的另一方面，提供了一种像素驱动方法，应用于根据本公开实施例的像素驱动电路，像素驱动方法包括：
在第一时段，来自扫描信号端的扫描信号的控制下，利用来着预定初始电压端的初始化信号对发光元件和驱动子电路进行初始化；
在第二时段，来自扫描信号端的扫描信号的控制下，将来自数据信号端的数据信号写入驱动子电路；
在第三时段，来自扫描信号端的扫描信号的控制下，将来自数据信号端的数据信号施加至漏电补偿点；以及
在第四时段，来自发光控制信号端的发光控制信号的控制下，控制驱动子电路向发光元件输出与数据信号相关的驱动电流，其中，在第四时段中，利用漏电补偿点的电压补偿驱动子电路的控制极电压。
根据本公开实施例的另一方面，提供了一种驱动方法，应用于根据本公开实施例的显示面板，驱动方法包括：
向扫描信号线提供有效电平的扫描信号，向控制信号线提供有效电平的发光控制信号，向数据信号线提供初始化信号；
向扫描信号线提供有效电平的扫描信号，向数据信号线提供数据信号；以及
向控制信号线提供有效电平的发光控制信号。
根据公开实施例的技术方案，提供了一种像素驱动电路结构。在数据写入驱动子电路后，将数据信号施加至漏电补偿点，使得在发光阶段漏电补偿点可以对驱动子电路的控制极电压进行补偿，从而为驱动晶体管的栅极提供稳定电压，提高显示画面质量。
附图说明
通过下面结合附图说明本公开实施例，将使本公开实施例的上述及其它目的、特征和优点更加清楚。应注意，贯穿附图，相同的元素由相同或相近的附图标记来表示。图中：
图1示出了本公开实施例的像素电路的结构示意图；
图2A示出了根据本公开实施例的另一像素电路的结构示意图；
图2B示出了图2A中的像素电路的信号时序图；
图2C～图2F示出了根据本公开实施例的像素电路在不同阶段的等效电路图；
图3A示出了根据本公开实施例的另一像素电路的结构示意图；
图3B示出了图3A中的像素电路的信号时序图；
图4A示出了根据本公开实施例的另一像素电路的结构示意图；
图4B示出了图4A中的像素电路的信号时序图
图5A示出了根据本公开实施例的另一像素电路的结构示意图；
图5B～5C示出了图5A中的像素电路的信号时序图；
图6A示出了根据本公开实施例的另一像素电路的结构示意图；
图6B示出了图6A中的像素电路的信号时序图；
图7A示出了根据本公开实施例的像素电路的结构示意图；
图7B示出了图7A中的像素电路的信号时序图；
图8A～8D示出了根据本公开实施例的像素电路中的第一晶体管T8和第一双栅晶体管T1的截面图；
图9示出了根据本公开实施例的显示装置的结构示意图；
图10示出了根据本公开实施例的显示面板的堆叠结构的示意图；以及
图11示出了本公开实施例的像素电路的驱动方法的流程图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整的描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部。基于所描述的本公开实施例，本领域普通技术人员在无需创造性劳动的前提下获得的所有其他实施例都属于本公开保护的范围。在以下描述中，一些具体实施例仅用于描述目的，而不应该理解为对本公开有任何限制，而只是本公开实施例的示例。在可能导致对本公开的理解造成混淆时，将省略常规结构或构造。应注意，图中各部件的形状和尺寸不反映真实大小和比例，而仅示意本公开实施例的内容。
除非另外定义，本公开实施例使用的技术术语或科学术语应当是本领域技术人员所理解的通常意义。本公开实施例中使用的“第一”、“第二”以及类似词语并不表示任何顺序、数量或重要性，而只是用于区分不同的组成部分。
此外，在本公开实施例的描述中，术语“连接至”或“相连”可以是指两个组件直接连接，也可以是指两个组件之间经由一个或多个其他组件相连，连接方式为电连接或电耦合。此外，这两个组件还可以通过有线或无线方式相连或相耦合。
根据其功能不同，本公开实施例中采用的晶体管可以包括开关晶体管和驱动晶体管。开关晶体管和驱动晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件。在本公开示例中，以P型驱动晶体管为例进行描述。
本公开实施例中使用的开关晶体管的源极、漏极是对称的，所以其源极、漏极可以互换。在本公开实施例中，根据其功能，可以将栅极称作控制极，将源极和漏极中的一个称为第一极，将源极和漏极中的另一个称为第二极。在以下示例中以开关晶体管为P型薄膜晶体管为例进行描述。本领域技术人员可以理解，本公开实施例显然可以应用于开关晶体管为N型薄膜晶体管的情况。
此外，在本公开实施例的描述中，术语“第一电源电压”和“第二电源电压”仅用于区别两个电源电压的幅度不同。例如，下文中以“第一电源电压”为相对高电压、“第二电源电压”为相对低电压为例进行描述。本领域技术人员可以理解，本公开不局限于此。
在低频驱动像素电路中，例如刷新频率为1Hz、5Hz、10Hz、15Hz、30Hz或60Hz时，由于单行发光元件在显示中的发光时间较长，期间驱动晶体管的栅极会出现漏电现象。由于驱动晶体管的栅极电位改变，会引起较为明显的闪烁问题，从而影响显示器的显示效果。
本公开实施例提供了一种像素驱动电路，在数据写入驱动子电路后，将数据信号施加至漏电补偿点，使得在发光阶段漏电补偿点可以对驱动子电路中驱动晶体管的栅极电压进行补偿，从而为驱动晶体管的栅极提供稳定电压，提高显示画面质量。
本公开实施例提供的像素驱动电路包括驱动子电路、数据写入子电路和发光控制子电路。驱动子电路连接至发光元件。数据写入子电路，电连接至数据信号端、扫描信号端和驱动子电路，并在来自扫描信号端的扫描信号的控制下，将来自数据信号端的数据信号写入驱动子电路，以及将来自数据信号端的数据信号施加至漏电补偿点。发光控制子电路，电连接至驱动子电路、发光控制信号端和发光元件，发光控制子电路配置为在来自发光控制信号端的发光控制信号的控制下，控制驱动子电路向发光元件输出与数据信号相关的驱动电流。在发光元件的发光过程中，利用漏电补偿点的电压补偿驱动子电路的控制极电压。
下面，将参照附图详细描述根据本公开的各个实施例。需要注意的是，在附图中，将相同的附图标记赋予基本上具有相同或类似结构和功能的组成部分，并且将省略关于它们的重复描述。
图1示出了本公开实施例的像素电路的结构示意图。该像素电路例如用于OLED显示装置的子像素。
如图1所示，像素电路100包括像素驱动电路110和发光元件120。发光元件120可以是有机电致发光二极管OLED，也可以是其他类型的电流驱动型发光元件。像素驱动电路110包括驱动子电路111、数据写入子电路112和发光控制子电路113。
驱动子电路111连接至发光元件120。驱动子电路111配置为控制驱动发光元件120发光的驱动电流。
数据写入子电路112电连接至数据信号端Vdata、扫描信号端Vscan和驱动子电路111。在来自扫描信号端Vscan的扫描信号的控制下，将来自数据信号端Vdata的数据信号写入驱动子电路111，以及将来自数据信号端Vdata的数据信号施加至漏电补偿点M。漏电补偿点M与驱动子电路111的控制极相连。
发光控制子电路131电连接至驱动子电路111、发光控制信号端EM和发光元件120。发光控制子电路113配置为在来自发光控制信号端EM的发光控制信号的控制下，控制驱动子电路111向发光元件120输出与数据信号相关的驱动电流。
根据本公开实施例，发光控制子电路113与第一电源ELVDD相连，发光元件120与第二电源ELVSS相连。例如，第一电源VDD提供的可以是高电压，第二电源ELVSS提供的可以是低电平，例如接地。第一电源提供的电压高于第二电源提供的电压。
数据写入子电路112还与预定初始电压端VINT相连，并在扫描信号Vscan的控制下，利用来自预定初始电压端VINT的初始化信号对发光元件120的阳极和驱动子电路111的控制极进行初始化，本公开的实施例包括但不限于此情形。
在发光元件120的发光过程中，利用漏电补偿点M的电压补偿驱动子电路111的控制极电压，使得驱动子电路111的控制极在发光阶段被提供稳定的电压。
需要说明是，在本公开实施例的说明中，漏电补偿点M并非电路中实际存在的部件，而是表示位于电路图中某一电路上的某一点。符号Vdata既可以表示数据信号端又可以表示数据信号的电平。同样地，符号Vscan既可以表示扫描信号端又可以表示扫描信号的电平。符号VINT既可以表示预定初始电压端又可以表示初始信号的电压，符号ELVDD既可以表示第一电源又可以表示第一电源提供的第一电源电压，符号ELVSS既可以表示第二电源又可以第二电源提供的第二电源电压。以下各实施例与此相同，不再赘述。
图2A示出了根据本公开实施例的另一像素电路的结构示意图。如图2A所示，像素电路200包括像素驱动电路210和发光元件220。发光元件220示出为OLED。例如，发光元件OLED可以为各种类型的OLED，例如顶发射、底发射、双侧发射等，可以发红光、绿光、蓝光或自光等，本公开的实施例对此不作限制。
像素驱动电路210包括驱动子电路211、数据写入子电路212和发光控制子电路213。
驱动子电路211包括驱动晶体管T3和存储电容CST1。
驱动晶体管T3的栅极在节点N1电连接至数据写入子电路212，驱动晶体管T3的源极在节点N2电连接至数据写入子电路212，漏极在节点N3电连接至发光控制子电路213。存储电容CST1的第一端在N1节点电连接至驱动晶体管T3的栅极，存储电容CST1的第二端电连接至第一电源ELVDD。
扫描信号端包括第一扫描信号端SK、第二扫描信号端SI和第三扫描信号端SS，漏电补偿点包括第一漏电补偿点A。
数据写入子电路212包括第一晶体管T8、第二晶体管T4、第一双栅晶体管T1和第二双栅晶体管T2。第一双栅晶体管T1包括晶体管T1-1和晶体管T1-2。第二双栅晶体管T2包括晶体管T2-1和晶体管T2-2。第一晶体管T8、第二晶体管T4、第一双栅晶体管T1和第二双栅晶体管T2被用作开关晶体管。
第一晶体管T8的栅极电连接至第一扫描信号端SK，第一极电连接至数据信号端Vdata，第二极电连接至第一双栅晶体管T1的双栅之间的第一漏电补偿点A。第一双栅晶体管T1的栅极与第二扫描信号端SI电连接，第一极与预定初始电压端VINT相连，第二极与驱动子电路211中驱动晶体管T3的栅极在N1节点电连接。第二晶体管T4的栅极电连接至第三扫描信号端SS，第一极电连接至第一晶体管T8的第二极，第二极在N2节点电连接至驱动子电路211中驱动晶体管T3的源极。第二双栅晶体管T2的栅极电连接至第三扫描信号端SS，第一极在第三节点N3电连接至驱动晶体管T3的漏极，第二极在第一节点N1电连接至驱动晶体管T3的栅极。
数据写入子电路212还包括第五晶体管T7，第五晶体管T7被用作开关晶体管。第五晶体管T7的栅极电连接至第二扫描信号端SI，第一极电连接至预定初始电压端VINT，第二极在第四节点N4电连接至发光元件220的阳极。
发光控制子电路213包括第六晶体管T5和第七晶体管T6。第六晶体管T5和第七晶体管T6被用作开关晶体管。
第六晶体管T5的栅极电连接至发光控制信号端EM，第一极电连接至第一电源ELVDD，第二极在N1节点电连接至驱动子电路211中驱动晶体管T3的源极。第七晶体管T6的栅极电连接至发光控制信号端EM，第一极在N3节点电连接至驱动子电路211中驱动晶体管T3的漏极，第二极在第四节点N4电连接至发光元件220。
在本公开实施例的说明中，第一节点N1、第二节点N2、第三节点N3和第四节点N4并非表示实际存在的部件，而是表示电路图中相关电路连接的汇合点。
图2B示出了图2A中的像素电路的信号时序图。如图2B所示，每一帧图像的显示过程可以包括初始化阶段、数据写入阶段、漏电补偿阶段和发光阶段。图2B示出了每个阶段中各个信号的时序波形。
图2C示出了根据本公开实施例的像素驱动电路在初始化阶段的等效电路图，图2D示出了根据本公开实施例的像素驱动电路在数据写入阶段的等效电路图，图2E示出了根据本公开实施例的像素驱动电路在漏电补偿阶段的等效电路图。图2F示出了根据本公开实施例的像素驱动电路在发光阶段的等效电路图。图2C～图2F中带箭头的虚线表示像素电路在对应阶段内的电流方向。
接下来，将参考图2A～图2F，详细描述根据本公开实施例的像素驱动电路的操作。
在初始化阶段，第二扫描信号SI的低电平为有效电平，其他扫描信号为高电平，发光控制信号为高电平。在第二扫描信号SI的控制下，第一双栅晶体管T1和第五晶体管T7导通。第一晶体管T8被第一扫描信号SK的高电平截止。第二晶体管T4和第二双栅晶体管T2被第三扫描信号SS的高电平截止。第六晶体管T5和第七晶体管T6被发光控制信号EM的高电平截止。
如图2C所示，在初始化阶段，第一双栅晶体管T1导通，初始化信号沿着从预定初始电压端VINT到第一节点N1经由第一双栅晶体管T1的初始化路径，被写入到第一节点N1，从而对驱动晶体管T3的栅极电压初始化为VINT。第五晶体管T7导通，初始化信号沿着从预定初始电压端VINT到第四节点N4的初始化路径，被写入到第四节点N4，从而将发光元件EL的阳极电压初始化为VINT。
可以理解，初始信号端VINT与第二电源端ELVSS的电压差(VINT-ELVSS)应小于发光元件EL的阈值电压Voled。其中，ELVSS为发光元件OLED的第二端的电压，Voled是发光元件EL的发光阈值电压。由此可以确保在初始化阶段中发光元件EL不会发光。
在经过初始化阶段后，第一节点N1和第四节点N4的电位均为初始化信号VINT的电压。初始化信号VINT为低电平信号，例如可以是接地或者其他低电平信号。存储电容CST1与驱动晶体管T3的栅极连接的第一端被初始化，存储电容CST1的第二端连接第一电源ELVDD。此时，存储电容CST1的两端的电压为VC＝ELVDD-VN1＝＝ELVDD-VINT。第一电源电压ELVDD为相对于VINT的高电位电压，从而使后续阶段中的数据信号可以被更迅速、更可靠地存储在存储电容CST1中。
在数据写入阶段，第一扫描信号SK和第三扫描信号SS的低电平为有效电平，其他扫描信号为高电平，发光控制信号为高电平。在第一扫描信号SK的控制下，第一晶体管T8导通。在第三扫描信号SS的控制下，第二晶体管T4和第二双栅晶体管T2导通。第一双栅晶体管T1和第五晶体管T7被第二扫描信号SI的高电平截止。第六晶体管T5和第七晶体管T6被发光控制信号EM的高电平截止。
如图2D所示，在数据写入阶段，第一数据信号从数据信号端Vdata输入，第一数据信号的电位幅值为Vdata。第一晶体管T8、第二晶体管T4、驱动晶体管T3、第二双栅晶体管T2导通，第一数据信号沿着从数据信号端Vdata到第一节点N1经由第一晶体管T8、第二晶体管T4、驱动晶体管T3、第二双栅晶体管T2的数据写入路径，被写入第一节点N1。将第一数据信号写入第一节点N1的过程也是对存储电容CST1充电。此时，第一节点N1的电位升高。第二节点N2的电位保持为Vdata，同时根据驱动晶体管T3的自身特性，当第一节点N1的电位增大到Vdata+Vth时，驱动晶体管T3截止，充电过程结束。需要说明的是，Vth表示驱动晶体管T3的阈值电压，由于在本实施例中，驱动晶体管T3是以P型晶体管为例就行说明的，所以此处阈值电压Vth可以是个负值。
在经过数据写入阶段后，第一节点N1和第三节点N3的电位均为Vdata+Vth。此时，将带有数据信号Vdata和阈值电压Vth的电压信息存储在了存储电容CST1中，以用于后续在发光阶段控制驱动晶体管T3的栅极。
在漏电补偿阶段，第一扫描信号SK的低电平为有效电平，其他扫描信号为高电平，发光控制信号为高电平。在第一扫描信号SK的控制下，第一晶体管T8导通。第二晶体管T4和第二双栅晶体管T2被第三扫描信号SS的高电平截止。第一双栅晶体管T1和第五晶体管T7被第二扫描信号SI的高电平截止。第六晶体管T5和第七晶体管T6被发光控制信号的高电平截止。
如图2E所示，在漏电补偿阶段，第二数据信号从数据信号端Vdata输入，第二数据信号的电位幅值为Vdata+V0。第一晶体管T8导通，第二数据信号从数据信号端到第一漏电补偿点A经由第一晶体管T8的漏电补偿路径，被写入到第一漏电补偿点A。第一漏电补偿点A的电位可以通过第一双栅晶体管T1的栅极与源极或漏极之间的寄生电容保持，也可以通过在第一漏电补偿点A处设置电容CST2保持。在第一漏电补偿点A处设置有电容CST2的情况下，电容CST2的第一端为第一漏电补偿点A，与第一晶体管T8的第二极相连，第二端连接任一稳定电压VREF。稳定电压VREF可以是ELVSS、VINT或ELVDD，也可以是其他稳定电压。在对第一漏电补偿点A进行充电的同时，对电容CST2充电。此时，第一漏电补偿点A的电位升高，直至第一漏电补偿点A的电位增大到Vdata+V0，充电过程结束。
需要说明的是，电压V0可以是一个动态变化的值，电压V0的平均幅值与驱动晶体管T3的阈值电压Vth近似相等。电压V0的幅值可以为V0≈Vth±0.5，或者V0≈Vth±1。电压V0幅值可以通过测试驱动晶体管T3的阈值电压Vth来确定。例如，在显示面板的非显示区域(显示区域外围的边框区域)上任意选择测试点，进行测试单元区(Test Element Group，TEG)检测，计算驱动晶体管T3的阈值电压Vth平均值以确定具体V0的数值。选择TEG的宽长比与显示区域的宽长比一致。电压V0的范围还可以通过仿真进行优化精确。
在经过漏电补偿阶段后，第一漏电补偿点A的电位VA均为Vdata+V0。此时，第一节点N1的电压VN1仍然保持为Vdata+Vth。第一漏电补偿点A的电位VA用于后续在发光阶段对第一节点N1的电压VN1阈值电压进行补偿。
在发光阶段，发光控制信号EM的低电平为有效电平，扫描信号为高电平。发光控制信号EM的控制下，第六晶体管T5和第七晶体管T6导通。驱动晶体管T3在存储电容CST1存储的电压信号的驱动下导通。第一晶体管T8被第一扫描信号SK的高电平截止。第二晶体管T4和第二双栅晶体管T2被第三扫描信号SS的高电平截止。第一双栅晶体管T1和第五晶体管T7被第二扫描信号SI的高电平截止。
如图2F所示，在发光阶段，第六晶体管T5和第七晶体管T6导通，驱动电流沿着从第一电源到发光元件EL经由第六晶体管T5、驱动晶体管T3和第七晶体管T6的发光路径，被施加至发光元件EL以使发光元件EL发光。此时，第二节点N2与第一电源ELVDD相连，第一电源ELVDD的第一电源电压被施加到第二节点N2，VN2＝ELVDD。VA和VN1保持不变，VA＝Vdata+V0，VN1＝Vdata+Vth，VA≈VN1，从而第一双栅晶体管中晶体管T1-2的VSD≈0。此时流过晶体管T1-2的漏电流极小，驱动晶体管T3的栅极电位可以保持稳定，减少闪烁的可能，提高显示质量。
流经驱动晶体管Td的驱动电流IDS可以根据IDS＝K(Vgs-Vth)2计算得到。驱动晶体管T3的栅极和源极之间的电压Vgs根据此时驱动晶体管T3栅极电压与第一节点N1的电压相同，源极的电压与第二节点N2的电压相同。Vgs＝VN1-VN2＝Vdata+Vth-VDD，由此IDS＝K(Vgs-Vth)2＝K(Vdata+Vth-VDD-Vth)2＝K(Vdata-VDD)2。其中，K＝(μWCox)/2L，K为与驱动晶体管T3的工艺和设计相关的参数，一旦驱动晶体管T3制成，该参数K为常数。
可以看出，以上驱动电流IDS与驱动晶体管T3的驱动晶体管T3的阈值电压Vth均无关。因此，根据本公开实施例的像素驱动电路能够对驱动晶体管T3的阈值Vth的补偿，可以解决驱动晶体管T3由于工艺制程及长时间的操作造成阈值电压漂移的问题，消除其对驱动电流IDS的影响，从而可以改善采用其的显示装置的显示效果。
在图2A的示例中，第一晶体管T8、第二晶体管T4、第五晶体管T7、第六晶体管T5、第七晶体管T6、第一双栅晶体管T1、第二双栅晶体管T2以及驱动晶体管T3均为P型晶体管，例如有源层为低温掺杂多晶硅(LTPS)的薄膜晶体管。本领域技术人员可以理解，根据本公开实施例，第一晶体管T8、第二晶体管T4、第五晶体管T7、第六晶体管T5、第七晶体管T6、第一双栅晶体管T1、第二双栅晶体管T2以及驱动晶体管T3也可以为N型晶体管，例如有源层为铟镓锌氧化物(IGZO)的薄膜晶体管，相应改变各晶体管的栅极导通信号的电平即可。
此外，本领域技术人员可以理解，存储电容可以被分别实现为单个电容器或多个并联或串联的电容单元，只需能够实现其相应功能即可。
图3A示出了根据本公开另一实施例的像素电路的结构示意图。如图3A所示，像素电路包括晶体管T1～T9、发光元件EL、存储电容(CST1)以及电容(CST2-1和CST2-2)。扫描信号端包括第一扫描信号端SK、第二扫描信号端SI、第三扫描信号端SS和第四扫描信号端SN，漏电补偿点包括第一漏电补偿点A和第二漏电补偿点B。
在本公开实施例中，晶体管T1～T8、存储电容CST1、电容CST2-1、扫描信号端(第一扫描信号端SK、第二扫描信号端SI和第三扫描信号端SS)、预定初始电压端VINT、控制信号端EM、第一电源ELVDD以及第二电源ELVSS分别与图2A中的晶体管T1～T8、存储电容CST1、电容CST2、扫描信号端(第一扫描信号端SK、第二扫描信号端SI和第三扫描信号端SS)、预定初始电压端VINT、控制信号端EM、第一电源ELVDD以及第二电源ELVSS具有类似功能和类似的连接关系。为了简明，本公开不再赘述。
如图3A所示，像素驱动电路还包括第三晶体管T9，扫描信号端还包括第四扫描信号端SY，漏电补偿点还包括第二漏电补偿点B。
第三晶体管T9的栅极电连接至第四扫描信号端SY，第一极电连接至第一晶体管T8的第二极，第二极电连接至第二双栅晶体T2的双栅之间的第二漏电补偿点B。
图3B示出了图3A中的像素电路的信号时序图。如图3B所示，每一帧图像的显示过程包括初始化阶段、数据写入阶段、漏电补偿阶段和发光阶段。图3B示出了每个阶段中各个信号的时序波形。
在本公开实施例中，初始化阶段、数据写入阶段和发光阶段分别与图2B中的初始化阶段、数据写入阶段和发光阶段类似。为了简明，本公开不再赘述。
如图3B所示，在漏电补偿阶段中，第一扫描信号SK的低电平为有效电平，第四扫描信号SY的低电平为有效电平。在第一扫描信号SK的控制下，第一晶体管T8导通。在第四扫描信号SY的控制下，第三晶体管T9导通。
在漏电补偿阶段，第二数据信号从数据信号端Vdata输入，第二数据信号的电位幅值为Vdata+V0。第一晶体管T8导通和第三晶体管T9导通。第二数据信号沿着从数据信号端Vdata到第一漏电补偿点A经由第一晶体管T8的路径被写入到第一漏电补偿点A，第二数据信号还沿着从数据信号端Vdata到二漏电补偿点B经由第一晶体管T8和第三晶体管T9的漏电补偿路径，被写入到第二漏电补偿点B。
保持第一漏电补偿点A电位的方法与上一实施例的过程类似，本公开不再赘述。第二漏电补偿点B的电位可以通过第二双栅晶体管T2的栅极与源极或漏极之间的寄生电容保持，也可以通过在第二漏电补偿点B处设置电容CST2-2保持。在第二漏电补偿点B处设置有电容CST2-2的情况下，电容CST2-2的第一端为第二漏电补偿点B，与第一晶体管T8的第二极相连，第二端连接任一稳定电压VREF。稳定电压VREF可以是ELVSS、VINT或ELVDD，也可以是其他稳定电压。在对第二漏电补偿点B充电的同时，对电容CST2-2充电。此时，第二漏电补偿点B的电位升高，直至第二漏电补偿点B的电位增大到Vdata+V0，充电过程结束。
在经过漏电补偿阶段后，第二漏电补偿点B的电位VB均为Vdata+V0。此时，第一节点N1的电压VN1仍然保持为Vdata+Vth。第二漏电补偿点B的电位VB和第一漏电补偿点A的电位VA都用于后续在发光阶段对第一节点N1的电压VN1阈值电压进行补偿。
在发光阶段，VA＝VB＝Vdata+V0，VN1＝Vdata+Vth，VA≈VB≈VN1，从而第一双栅晶体管中晶体管T1-2的VSD≈0，以及第二双栅晶体管中晶体管T2-1的VSD≈0。此时流过晶体管T1-2和晶体管T2-1的漏电流极小，驱动晶体管T3的栅极电位可以保持稳定，减少闪烁的可能，提高显示质量。
图4A示出了根据本公开另一实施例的像素电路的结构示意图。如图4A所示，像素电路包括晶体管T1～T10、发光元件EL、存储电容CST1以及电容(CST2-1和CST2-2)。扫描信号端包括第一扫描信号端SK、第二扫描信号端SI、第三扫描信号端SS和第四扫描信号端SN，漏电补偿点包括第一漏电补偿点A和第二漏电补偿点B。
在本公开实施例中，晶体管T1～T9、存储电容CST1、电容(CST2-1和CST2-2)、扫描信号端(第一扫描信号端SK、第二扫描信号端SI、第三扫描信号端SS和第四扫描信号端SN)、预定初始电压端VINT、控制信号端EM、第一电源ELVDD以及第二电源ELVSS分别与图3A中的晶体管T1～T8、存储电容CST1、电容(CST2-1和CST2-2)、扫描信号端(第一扫描信号端SK、第二扫描信号端SI、第三扫描信号端SS和第四扫描信号端SN)、预定初始电压端VINT、控制信号端EM、第一电源ELVDD以及第二电源ELVSS具有类似功能和类似的连接关系。为了简明，本公开不再赘述。
如图4A所示，像素驱动电路还包括第四晶体管T10。
第四晶体管T10的栅极电连接至第四扫描信号端SY，第一极电连接至第一晶体管T8的第二极，第二极电连接至第一双栅晶体T1的双栅之间的第一漏电补偿点A。
图4B示出了图4A中的像素电路的信号时序图。如图4B所示，每一帧图像的显示过程包括初始化阶段、数据写入阶段、漏电补偿阶段和发光阶段。图4B示出了每个阶段中各个信号的时序波形。
在本公开实施例中，初始化阶段、数据写入阶段和发光阶段分别与图3B中的初始化阶段、数据写入阶段和发光阶段类似。为了简明，本公开不再赘述。
如图4B所示，在漏电补偿阶段，第一扫描信号SK和第四扫描信号SY的低电平为有效电平。在第一扫描信号SK的控制下，第一晶体管T8导通。在第四扫描信号SY的控制下，第四晶体管T10导通。
在漏电补偿阶段，第二数据信号从数据信号端Vdata输入，第二数据信号的电位幅值为Vdata+V0。第一晶体管T8和第四晶体管T10导通，第二数据信号沿着从数据信号端Vdata到第一漏电补偿点A经由第一晶体管T8和第四晶体管T10导通的漏电补偿路径，被写入到第一漏电补偿点A。此时，第一漏电补偿点A的电位升高，直至第一漏电补偿点A的电位增大到Vdata+V0。
第二数据信号写入第二漏电补偿点B的过程与上一实施例的过程类似，本公开不再赘述。
在经过漏电补偿阶段后，第二漏电补偿点B的电位VB均为Vdata+V0。此时，第一节点N1的电压VN1仍然保持为Vdata+Vth。第二漏电补偿点B的电位VB和第一漏电补偿点A的电位VA都用于后续在发光阶段对第一节点N1的电压VN1阈值电压进行补偿。
在发光阶段，VA＝VB＝Vdata+V0，VN1＝Vdata+Vth，VA≈VB≈VN1，从而第一双栅晶体管中晶体管T1-2的VSD≈0，以及第二双栅晶体管中晶体管T2-1的VSD≈0。此时流过晶体管T1-2和晶体管T2-1的漏电流极小，驱动晶体管T3的栅极电位可以保持稳定，减少闪烁的可能，提高显示质量。
图5A示出了根据本公开另一实施例的像素电路的结构示意图。如图5A所示，像素电路包括晶体管T1～T8、发光元件EL以及存储电容(CST1和CST2)。扫描信号端包括第一扫描信号端SK、第二扫描信号端SI和第三扫描信号端SS，漏电补偿点包括第一漏电补偿点A。
在本公开实施例中，晶体管(T1～T3和T5～T7)、存储电容CST1、电容CST2、扫描信号端(第一扫描信号端SK、第二扫描信号端SI和第三扫描信号端SS)、预定初始电压端VINT、控制信号端EM、第一电源ELVDD以及第二电源ELVSS分别与图2A中的晶体管(T1～T3和T5～T7)、存储电容CST1、电容CST2、扫描信号端(第一扫描信号端SK、第二扫描信号端SI和第三扫描信号端SS)、预定初始电压端VINT、控制信号端EM、第一电源ELVDD以及第二电源ELVSS具有类似功能和类似的连接关系。为了简明，本公开不再赘述。
如图5A所示，第一晶体管T8的栅极电连接至第一扫描信号端SK，第一极电连接至第二晶体管T4的第二极，第二极在第二节点N2电连接至驱动晶体管T3的源极。第二晶体管T4的栅极电连接至第三扫描信号端SS，第一极电连接至数据信号端Vdata，第二极电连接至第一双栅晶体管的双栅之间的第一漏电补偿点A。
图5B示出了图5A中的像素电路的信号时序图。如图5B所示，每一帧图像的显示过程包括初始化阶段、数据写入阶段、漏电补偿阶段和发光阶段。图5B示出了每个阶段中各个信号的时序波形。
在本公开实施例中，初始化阶段、数据写入阶段和发光阶段分别与图2B中的初始化阶段、数据写入阶段和发光阶段类似。为了简明，本公开不再赘述。
如图5B所示，在漏电补偿阶段，从数据信号端Vdata输入第二数据信号，第二数据信号的电位幅值为Vdata+V0。第三扫描信号SS的低电平为有效电平，第一扫描信号SK为高电平。在第三扫描信号SS的控制下，第二晶体管T4导通。第二数据信号沿着从数据信号端Vdata到第一漏电补偿点A经由第二晶体管T4的漏电补偿路径，被写入到第一漏电补偿点A。第一漏电补偿点A的电位升高，直至第一漏电补偿点A的电位增大到Vdata+V0。
在经过漏电补偿阶段后，第一漏电补偿点A的电位VA为Vdata+V0。在发光阶段，VA＝Vdata+V0，VN1＝Vdata+Vth，VA≈VN1，从而第一双栅晶体管中晶体管T1-2的VSD≈0。此时流过晶体管T1-2漏电流极小，驱动晶体管T3的栅极电位可以保持稳定，减少闪烁的可能，提高显示质量。
图5C示出了图5A中的像素电路的另一信号时序图。如图5C所示，每一帧图像的显示过程包括初始化阶段、数据写入阶段、漏电补偿阶段和发光阶段。图5C示出了每个阶段中各个信号的时序波形。
在本公开实施例中，数据写入阶段、漏电补偿阶段和发光阶段分别与图5B中的初数据写入阶段、漏电补偿阶段和发光阶段类似。为了简明，本公开不再赘述。
在初始化阶段，第一扫描信号SK和第二扫描信号SI的低电平为有效电平。在第一扫描信号SK的控制下，第一晶体管T8导通。在第二扫描信号SI的控制下，第一双栅晶体管T1导通。初始化信号从预定初始化端VINT输入。初始化信号VINT的电压沿着从预定初始化端VINT到第二节点N2经由晶体管T1-1和第一晶体管T8的初始化路径，被写入到第二节点N2，从而将驱动晶体管T3的源极电压初始化为VINT。初始化阶段对驱动晶体管T3的栅极和发光元件EL阳极的初始化过程与图2C对应的实施例相同，本公开不再赘述。
在初始化阶段对驱动晶体管T3的栅极电压Vg和源极电压Vs同时进行初始化，使得VGS＝0，驱动晶体管T3处于On-Bias状态，进而改善DTFT的迟滞现象，改善短期残像问题。
图6A示出了根据本公开另一实施例的像素电路的结构示意图。如图6A所示，像素电路包括晶体管T1～T9、发光元件EL以及存储电容CST1和电容CST2。扫描信号端包括第二扫描信号端SI和第三扫描信号端，漏电补偿点包括第一漏电补偿点A。
在本公开实施例中，晶体管T1～T7、存储电容CST1、电容CST2、扫描信号端(第二扫描信号端SI和第三扫描信号端SS)、预定初始电压端VINT、控制信号端EM、第一电源ELVDD以及第二电源ELVSS分别与图2A中的晶体管T1～T7、存储电容CST1、电容CST2、扫描信号端(第二扫描信号端SI和第三扫描信号端SS)、预定初始电压端VINT、控制信号端EM、第一电源ELVDD以及第二电源ELVSS具有类似功能和类似的连接关系。为了简明，本公开不再赘述。
如图6A所示，第一晶体管T8的栅极电连接至第一双栅晶体管T1的双栅之间的第一漏电补偿点A，第一极电连接至第二晶体管T4的第二极，第二极电连接至第三晶体管T9的第一极。第三晶体管T9的栅极电连接至第三扫描信号端SS，第二极连接至第一双栅晶体管T1的双栅之间的第一漏电补偿点A。
图6B示出了图6A中的像素电路的信号时序图。如图6B所示，每一帧图像的显示过程包括初始化阶段、数据写入阶段和发光阶段。图6B示出了每个阶段中各个信号的时序波形。
在本公开实施例中，发光阶段分别与图2B中的发光阶段类似。为了简明，本公开不再赘述。本公开实施例中对第一漏电补偿点A的充电过程在数据写入阶段完成。因此可以认为本公开实施例的数据写入阶段包括漏电补偿阶段。
在初始化阶段，第二扫描信号SI的低电平为有效电平。在第二扫描信号SI的控制下，第一双栅晶体管T1导通。初始化信号沿着从预定初始电压端VINT到第一晶体管T8的栅极经过晶体管T1-1的初始化路径，被写入到第一晶体管T8的栅极，从而将第一晶体管T8的栅极电压初始化为VINT。
在数据写入阶段，第三扫描信号SS的低电平为有效电平，在第三扫描信号SS的控制下，第三晶体管T9导通。第一晶体管T8的栅极电压和驱动晶体管T3的栅极电压由于在初始化阶段被初始化为VINT，第一晶体管T8和驱动晶体管T3导通。需要说明的是，第一晶体管T8和驱动晶体管T3具有接近的阈值电压Vth。从数据信号端Vdata输入的数据信号的电压幅值为Vdata，数据信号沿着从数据信号端Vdata到第一漏电补偿点A经由第二晶体管T4、第一晶体管T8和第三晶体管T9的数据写入路径，被写入到第一漏电补偿点A。此时，第一漏电补偿点A的电位升高，直至第一漏电补偿点A的电位增大到Vdata+Vth。
在经过漏电补偿阶段后，第一漏电补偿点A的电位VA均为Vdata+Vth，第一节点N1的电压VN1为Vdata+Vth。在发光阶段，VA＝VN1＝Vdata+Vth，从而第一双栅晶体管中晶体管T1-2的VSD≈0，此时流过晶体管T1-2的漏电流极小，驱动晶体管T3的栅极电位可以保持稳定，减少闪烁的可能，提高显示质量。
需要说明的是，晶体管T2可以是双栅极晶体管，也可以是单栅极晶体管。双栅晶体管也可以在一定程度上缓解驱动晶体管栅极的漏电问题。
图7A示出了根据本公开另一实施例的像素电路的结构示意图。如图7A所示，像素电路包括晶体管T1～T9、发光元件EL、存储电容CST1以及电容CST2。扫描信号端包括第一扫描信号端SK、第二扫描信号端SI、第三扫描信号端SS和第四扫描信号端SY，漏电补偿点包括第一漏电补偿点A。
在本公开实施例中，晶体管T1～T7、存储电容CST1、电容CST2、扫描信号端(第一扫描信号端SK、第二扫描信号端SI、第三扫描信号端SS和第四扫描信号端SY)、预定初始电压端VINT、控制信号端EM、第一电源ELVDD以及第二电源ELVSS分别与图2A中的晶体管T1～T7、存储电容CST1、电容CST2、扫描信号端(第一扫描信号端SK、第二扫描信号端SI、第三扫描信号端SS和第四扫描信号端SY)、预定初始电压端VINT、控制信号端EM、第一电源ELVDD以及第二电源ELVSS具有类似功能和类似的连接关系。为了简明，本公开不再赘述。
如图7A所示，第一晶体管T8的栅极电连接至第一扫描信号端SK，第一极电连接至数据信号端Vdata，第二极电连接至位于第三晶体管T9与第二双栅晶体管T2之间的第一漏电补偿点A。第一漏电补偿点A还需要位于第三晶体管T9与第一双栅晶体管T1之间。第三晶体管T9的栅极电连接至第四扫描信号端SY，第一极电连接至第一漏电补偿点A，第二极在N1节点电连接至驱动晶体管T3的源极。
图7B示出了图7A中的像素电路的信号时序图。如图7B所示，每一帧图像的显示过程包括初始化阶段、数据写入阶段、漏电补偿阶段和发光阶段。图7B示出了每个阶段中各个信号的时序波形。
在本公开实施例中，漏电补偿阶段和发光阶段分别与图2B中的漏电补偿阶段和发光阶段类似。为了简明，本公开不再赘述。
在初始化阶段，第二扫描信号SI和第四扫描信号SY的低电平为有效电平。在第二扫描信号SI的控制下，第一双栅晶体管T1导通。在第四扫描信号SY的控制下，第三晶体管T9导通。初始化信号VINT的电压沿着从预定初始电压端VINT到第一节点N1经由第一双栅晶体管T1和第三晶体管T9，被写入到第一节点N1。
在数据写入阶段，第三扫描信号SS和第四扫描信号SY的低电平为有效电平。在第三扫描信号SS的控制下，第二晶体管T4和第二双栅晶体管T2导通。在第四扫描信号SY的控制下，第三晶体管T9导通。第一数据信号从数据信号端Vdata输入，第一数据信号的电位幅值为Vdata。第一数据信号沿着从数据信号端Vdata到第一节点N1经由第二晶体管T4、驱动晶体管T3、第二双栅晶体管T2和第三晶体管T9，被写入到第一节点N1。当第一节点N1的电位增大到Vdata+Vth时，驱动晶体管T3截止。
在经过漏电补偿阶段后，第一漏电补偿点A的电位VA均为Vdata+V0。在发光阶段，VA＝＝Vdata+V0，VN1＝Vdata+Vth，VA≈VN1，从而第一双栅晶体管中晶体管T1-2的VSD≈0。此时流过晶体管T1-2的漏电流极小，驱动晶体管T3的栅极电位可以保持稳定，减少闪烁的可能，提高显示质量。
图8A～图8D为图4A所示的像素电路中的第一晶体管T1和第一双栅晶体管T1的截面图。
如图8A～图8D所示，在PI基地810上依次形成阻隔层820、PI基地810、无机层830、绝缘层840～860。在第一晶体管T8开启后，信号线SD1上的电压通过第一晶体管T8的源极进入。第一晶体管T8的漏极与第一双栅晶体管T1的双栅之间的第一漏电补偿点A通过信号线SD2电连接。
第一漏电补偿点A处设置有存储电容CST2。第一漏电补偿点A可认为是存储电容CST2的一个极板。第一双栅晶体管T1的栅极Gate2或沟道层下方的金属层870(图8B示出)作为存储电容CST2的另一个极板。第一双栅晶体管T1的栅极Gate2或沟道层下方的金属层840可通过信号线SD1电连接提供稳定电位VREF的任一电源。
本公开还提供了一种显示装置的实施例。图9示出了根据本公开实施例的显示装置的结构示意图。如图9所示，根据本公开实施例的显示装置900可以包括显示面板910、扫描驱动器920、数据驱动器930、发光控制驱动器940、控制器950以及为显示装置900提供外部电压的电源单元960。
显示面板910包括扫描信号线S0～Sn、数据信号线DL1～DLm、控制信号线EM1～EMn、初始化信号线VINT和多个像素单元。扫描信号线S0～Sn配置为提供扫描信号。每一扫描信号线Sn包括多个扫描信号线，该多个信号线分别用于提供上述实施例的第一扫描信号端SK、第二扫描信号端SI、第三扫描信号端SS和第四扫描信号端SY。数据信号线DL1～DLm配置为提供数据信号，初始化信号线VINT配置为提供初始化信号，控制信号线EM1～EMn配置为提供发光控制信号。像素单元包括上述图1、图2A、图3A、图4A、图5A、图6A和图7A对应实施例中提供的任一像素电路。像素电路包括像素驱动电路和发光元件。像素驱动电路包括上述实施例中提供的任一像素驱动电路。发光元件的第一端连接至像素驱动电路第二端连接至第二电源ELVSS。其中m和n为正整数。
多个像素单元被供有外部电压，诸如来自电源单元960的第一电源电压ELVDD、第二电源电压ELVSS、初始化电压VINT。第一电源电压ELVDD的电压电平可比第二电源电压ELVSS的电压电平高。
显示面板910包括以近似矩阵形式排列的多个像素单元。多个扫描线S0～Sn在第一方向上基本延伸成行，从而相互平行，并且多个数据线在与第一方向交叉的第二方向上基本延伸成列，从而在像素的排列中相互平行。然而，本公开实施的实施方式不限于此。
像素单元分别连接至用于将扫描信号传输至显示面板910的多个扫描线S0至Sn之中。每个像素单元都连接至与于相应的像素行相对应的扫描线，而且每个像素也连接至其前一行的扫描线。然而，本公开的实施方式不限于此。
此外，多个像素单元中的每一个像素分别连接至将数据信号传输至显示面板910的多个数据线DL1～DLm之中的一个数据线，以及将发光控制信号传输至显示面板910的多个发光控制信号线EM1至EMn之中的一个发光控制信号线。
扫描驱动器920产生多个相应的扫描信号并通过多个扫描线S0～Sn将这多个相应的扫描信号传输至像素单元。数据驱动器930通过多个数据线DL1～DLm将数据信号传输至每个像素。发光控制驱动器940产生发光控制信号，并且通过多个发光控制信号线EM1～EMn将发光控制信号传输至每个像素单元。
控制器950将从外部源传输的多个视频信号R、G和B转换(或改变)成多个图像数据信号DR、DG和DB，并将多个图像数据信号DR、DG和DB传输至数据驱动器930。此外，控制器950接收垂直同步信号Vsync、水平同步信号Hsync和时钟信号MCLK以产生控制信号，从而控制扫描驱动器920、数据驱动器930、发光控制驱动器940的驱动。也就是说，控制器950产生并传输控制扫描驱动器20的扫描驱动控制信号SCS、控制数据驱动器930的数据驱动控制信号DCS、以及控制发光控制驱动器940的发光控制信号ECS。
根据通过多个数据线DL1～DLm传输的数据信号，通过提供给每个像素中的OLED的驱动电流，多个像素分别发射具有亮度(例如，预定的亮度)的光。
根据本公开实施例的显示装置900可以是电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
图10示出了根据本公开实施例的显示面板的堆叠结构的示意图。如图10所示，在LTPS基板1010上依次形成薄膜晶体管阵列TFT1020、发射层EML1030、封装膜层TFE1040、触摸电极层Touch1050、偏光层1060和盖板1070。偏光层也可以为滤光层。
根据本公开实施例，还提供了一种像素驱动电路的驱动方法。图11示出了根据本公开实施例的像素驱动电路的驱动方法的流程图。如图11所示，根据本公开实施例的像素驱动电路的驱动方法可以包括以下步骤。应注意，以下方法中各个步骤的序号仅作为该步骤的表示以便描述，而不应被看作表示该各个步骤的执行顺序。除非明确指出，否则该方法不需要完全按照所示顺序来执行。
在步骤S1110，在第一时段，来自扫描信号端的扫描信号的控制下，利用来着预定初始电压端的初始化信号对发光元件和驱动子电路进行初始化。
在步骤S1120，在第二时段，来自扫描信号端的扫描信号的控制下，将来自数据信号端的数据信号写入驱动子电路。
在步骤S1130，在第三时段，来自扫描信号端的扫描信号的控制下，将来自数据信号端的数据信号施加至漏电补偿点。
在步骤S1140，在第四时段，来自发光控制信号端的发光控制信号的控制下，控制驱动子电路向发光元件输出与数据信号相关的驱动电流。
在第四时段中，利用漏电补偿点的电压补偿驱动子电路的控制极电压。
根据本公开实施例，例如，在第一时段，第二扫描信号SI为有效电平，第一双栅晶体管T1导通。在第二时段，第一扫描信号SK和第三扫描信号SS为有效电平，第一晶体管T8和第二晶体管T4导通，通过第一晶体管T8和第二晶体管T4将来自数据信号端的第一数据信号写入驱动子电路。在第三时段，第一扫描信号为有效电平，第一晶体管T8导通，通过第一晶体管T8将来自数据信号端的第二数据信号施加至第一漏电补偿点。
例如，在第三时段，第四扫描信号SY为有效电平，第三晶体管T9和/或第四晶体管T10导通，通过第三晶体管T9导通将来自数据信号端的第二数据信号施加至第二漏电补偿点，和/或通过第四晶体管T10导将来自数据信号端的第二数据信号施加至第一漏电补偿点。
根据本公开实施例，例如，在第三时段，第三扫描信号SS为有效电平，第二晶体管T4导通，通过第二晶体管T4将来自数据信号端的第二数据信号施加至第一漏电补偿点。
例如，在第一时段，第一扫描信号SK为有效电平，第一晶体管T8导通，利用初始化信号通过第一晶体管T8对驱动子电路的输入端进行初始化。
根据本公开实施例，例如，在第二时段和第三时段，第三扫描信号SS为有效电平，第一晶体管T8、第二晶体管T4和第三晶体管T9导通，通过第二晶体管T4将来自数据信号端的第一数据信号写入驱动子电路的输入端，以及通过第一晶体管T8和第三晶体管T9将来自数据信号端的第一数据信号施加至第一漏电补偿点A。
根据本公开实施例，例如，在第二时段，第三扫描信号SS和第四扫描信号SN为有效电平，第二双栅晶体管T2、第二晶体管T4和第三晶体管导通T9，通过第二双栅晶体管T2、第二晶体管T4和第三晶体管T9将来自数据信号端的第一数据信号写入驱动子电路。
根据本公开实施例，例如，第二数据信号的幅值为第一数据信号的幅值和附加信号的幅值之和，附加信号的幅值与驱动晶体管的阈值电压相关。
应当注意的是，在以上的描述中，仅以示例的方式，示出了本公开实施例的技术方案，但并不意味着本公开实施例局限于上述步骤和结构。在可能的情形下，可以根据需要对步骤和结构进行调整和取舍。因此，某些步骤和单元并非实施本公开实施例的总体发明思想所必需的元素。
至此已经结合优选实施例对本公开进行了描述。应该理解，本领域技术人员在不脱离本公开实施例的精神和范围的情况下，可以进行各种其它的改变、替换和添加。因此，本公开实施例的范围不局限于上述特定实施例，而应由所附权利要求所限定。

Claims (21)

1.一种像素驱动电路，其特征在于，配置为驱动发光元件发光，所述像素驱动电路包括：
驱动子电路，连接至所述发光元件；
数据写入子电路，电连接至数据信号端、扫描信号端和所述驱动子电路，并在来自所述扫描信号端的扫描信号的控制下，将来自所述数据信号端的数据信号写入所述驱动子电路，以及将来自所述数据信号端的数据信号施加至漏电补偿点；以及
发光控制子电路，电连接至所述驱动子电路、发光控制信号端和所述发光元件，所述发光控制子电路配置为在来自发光控制信号端的发光控制信号的控制下，控制所述驱动子电路向所述发光元件输出与所述数据信号相关的驱动电流，其中，在所述发光元件的发光过程中，利用所述漏电补偿点的电压补偿所述驱动子电路的控制极电压。
2.根据权利要求1所述的像素驱动电路，其中，所述数据写入子电路包括第一晶体管、第二晶体管(T4)和第一双栅晶体管，所述扫描信号端包括第一扫描信号端(SK)、第二扫描信号端(SI)和第三扫描信号端(SS)，所述漏电补偿点包括第一漏电补偿点(A)；
其中，所述第一晶体管(T8)的控制极电连接至所述第一扫描信号端(SK)，所述第一晶体管(T8)的第一极电连接至所述数据信号端(Vdata)，所述第一晶体管(T8)的第二极电连接至所述第一双栅晶体管的双栅之间的所述第一漏电补偿点(A)，所述第一双栅晶体管的栅极与第二扫描信号端(SI)电连接，第一极与预定初始电压端相连，第二极与所述驱动子电路的控制极电连接；
所述第二晶体管(T4)的控制极电连接至所述第三扫描信号端(SS)，所述第二晶体管(T4)的第一极电连接至所述第一晶体管(T8)的第二极，所述第二晶体管(T4)的第二极电连接至所述驱动子电路的输入端。
3.根据权利要求2所述的像素驱动电路，其中，所述数据写入子电路还包括第三晶体管(T9)和第二双栅晶体管(T2-1T2-2)，所述扫描信号端包括第四扫描信号端(SY)，所述漏电补偿点还包括第二漏电补偿点(B)；
其中，所述第三晶体管(T9)的控制极电连接至所述第四扫描信号端(SY)，所述第三晶体管(T9)的第一极电连接至所述第一晶体管(T8)的第二极，所述第三晶体管(T9)的第二极电连接至所述第二双栅晶体管的双栅之间的第二漏电补偿点(B)；所述第二双栅晶体管的栅极与第三扫描信号端(SS)电连接，第一极与所述发光控制子电路电连接，第二极与所述驱动子电路的控制极电连接。
4.根据权利要求3所述的像素驱动电路，其中，所述数据写入子电路还包括第四晶体管(T10)；
其中，所述第四晶体管(T10)的控制极电连接至所述第四扫描信号端(SY)，所述第四晶体管(T10)的第一极电连接至所述第一晶体管(T8)的第二极，所述第四晶体管(T10)的第二极电连接至所述第一漏电补偿点(A)。
5.根据权利要求1所述的像素驱动电路，其中，所述数据写入子电路包括第一晶体管(T8)、第二晶体管(T4)和第一双栅晶体管(TI-1T1-2)，所述扫描信号端包括第一扫描信号端(SK)和第三扫描信号端(SS)，所述漏电补偿点包括第一漏电补偿点(A)；
其中，所述第一晶体管(T8)的控制极电连接至所述第一扫描信号端(SK)，所述第一晶体管(T8)的第一极电连接至所述第二晶体管(T4)的第二极，所述第一晶体管(T8)的第二极电连接至所述驱动子电路的输入端；以及
所述第二晶体管(T4)的控制极电连接至所述第三扫描信号端(SS)，所述第二晶体管(T4)的第一极电连接至所述数据信号端(Vdata)，所述第二晶体管(T4)的第二极电连接至所述第一双栅晶体管的双栅之间的所述第一漏电补偿点(A)。
6.根据权利要求1所述的像素驱动电路，其中，所述数据写入子电路包括第一晶体管(T8)、第二晶体管(T4)、第三晶体管(T9)和第一双栅晶体管(T1-1T1-2)，所述漏电补偿点包括第一漏电补偿点(A)，所述扫描信号端包括第三扫描信号端(SS)；
其中，所述第一晶体管(T8)的控制极电连接至所述第一双栅晶体管的双栅之间的第一漏电补偿点(A)，所述第一晶体管(T8)的第一极电连接至所述第二晶体管(T4)的第二极，所述第一晶体管(T8)的第二极电连接至所述第三晶体管(T9)的第一极；
所述第二晶体管(T4)的控制极电连接至所述第三扫描信号端(SS)，所述第二晶体管(T4)的第一极电连接至所述数据信号端，所述第二晶体管(T4)的第二极电连接至所述驱动子电路的输入端；以及
所述第三晶体管(T9)的控制极电连接至第三扫描信号端(SS)，所述第三晶体管(T9)的第二极在连接至所述第一漏电补偿点(A)。
7.根据权利要求1所述的像素驱动电路，其中，所述数据写入子电路包括第一晶体管(T8)、第三晶体管(T9)和第二双栅晶体管，所述漏电补偿点包括第一漏电补偿点(A)，所述扫描信号端包括第一扫描信号端(SK)和第三扫描信号端(SS)；
其中，所述第一晶体管(T8)的控制极电连接至所述第一扫描信号端(SK)，所述第一晶体管(T8)的第一极电连接至所述数据信号端，所述第一晶体管(T8)的第二极电连接至位于所述第三晶体管(T9)与所述第二双栅晶体管之间的所述第一漏电补偿点(A)；以及
所述第三晶体管(T9)的控制极电连接至第四扫描信号端(SY)，所述第三晶体管(T9)的第一极电连接至所述第一漏电补偿点(A)，所述第三晶体管(T9)的第二极电连接至所述驱动子电路的输入端。
8.根据权利要求1所述的像素驱动电路，其中，所述数据写入子电路还包括第五晶体管(T7)；
其中，所述第五晶体管(T7)的控制极电连接至第二扫描信号端(SI)，所述第五晶体管(T7)的第一极电连接至预定初始电压端(VINT)，所述第五晶体管(T7)的第二极电连接至所述发光元件的阳极。
9.根据权利要求1所述的像素驱动电路，其中，所述发光控制子电路包括第六晶体管(T5)和第七晶体管(T6)；
其中，所述第六晶体管(T5)的控制极电连接至所述发光控制信号端(EM)，所述第六晶体管(T5)的第一极电连接至第一电源(ELVDD)，所述第六晶体管(T5)的第二极电连接至所述驱动子电路的输入端；以及
所述第七晶体管(T6)的控制极电连接至所述发光控制信号端(EM)，所述第七晶体管(T6)的第一极电连接至所述驱动子电路的输出端，所述第七晶体管(T6)的第二极电连接至所述发光元件。
10.根据权利要求1所述的像素驱动电路，其中，所述驱动子电路包括驱动晶体管(T3)和存储电容(C1)；
其中，驱动晶体管(T3)的控制极电连接至所述数据写入子电路，所述驱动晶体管(T3)的源极电连接至所述数据写入子电路，漏极电连接至所述发光控制子电路；以及
所述存储电容的第一端电连接至所述驱动晶体管的控制极，所述存储电容的第二端电连接至第一电源(ELVDD)。
11.根据权利要求1所述的像素驱动电路，其中，当所述驱动电流驱动所述发光元件发光时，所述驱动电流为K(Vdata-ELVDD)2，其中K为与驱动晶体管相关的常数，Vdata为所述数据信号，ELVDD为第一电源电压。
12.一种显示面板，包括：
扫描信号线，配置为提供扫描信号；
数据信号线，配置为提供数据信号；
初始化信号线，配置为提供初始化信号；
控制信号线，配置为提供发光控制信号；
根据权利要求1-11任一项所述的像素驱动电路；以及
发光元件，所述发光元件的第一端连接至所述像素驱动电路，所述发光元件的第二端连接至第二电源。
13.一种显示装置，包括根据权利要求12所述的显示面板。
14.一种像素驱动方法，应用于根据权利要求1-11任一项所述的像素驱动电路，所述像素驱动方法包括：
在第一时段，来自所述扫描信号端的扫描信号的控制下，利用来着预定初始电压端的初始化信号对所述发光元件和所述驱动子电路进行初始化；
在第二时段，来自所述扫描信号端的扫描信号的控制下，将来自所述数据信号端的数据信号写入驱动子电路；
在第三时段，来自所述扫描信号端的扫描信号的控制下，将来自所述数据信号端的数据信号施加至漏电补偿点；以及
在第四时段，来自发光控制信号端的发光控制信号的控制下，控制所述驱动子电路向所述发光元件输出与所述数据信号相关的驱动电流，其中，在所述第四时段中，利用所述漏电补偿点的电压补偿所述驱动子电路的控制极电压。
15.根据权利要求14所述的方法，其中，
在第一时段，第二扫描信号(SI)为有效电平，第一双栅晶体管(T1)导通；
在第二时段，第一扫描信号(SK)和第三扫描信号(SS)为有效电平，第一晶体管(T8)和第二晶体管(T4)导通，通过所述第一晶体管(T8)和所述第二晶体管(T4)将来自所述数据信号端的第一数据信号写入驱动子电路；
在第三时段，第一扫描信号为有效电平，第一晶体管(T8)导通，通过所述第一晶体管(T8)将来自所述数据信号端的第二数据信号施加至第一漏电补偿点。
16.根据权利要求15所述的方法，其中，
在第三时段，第四扫描信号为有效电平，第三晶体管(T9)和/或第四晶体管(T10)导通，通过所述第三晶体管(T9)导通将来自所述数据信号端的第二数据信号施加至第二漏电补偿点，和/或通过所述第四晶体管(T10)导将来自所述数据信号端的第二数据信号施加至第一漏电补偿点。
17.根据权利要求14所述的方法，其中，
在第三时段，第三扫描信号(SS)为有效电平，第二晶体管(T4)导通，通过所述第二晶体管(T4)将来自所述数据信号端的第二数据信号施加至第一漏电补偿点。
18.根据权利要求17所述的方法，其中，
在第一时段，第一扫描信号(SK)为有效电平，第一晶体管(T8)导通，利用初始化信号通过所述第一晶体管(T8)对所述驱动子电路的输入端进行初始化。
19.根据权利要求14所述的方法，其中，
在第二时段和第三时段，第三扫描信号(SS)为有效电平，第一晶体管(T8)、第二晶体管(T4)和第三晶体管(T9)导通，通过所述第二晶体管(T4)将来自所述数据信号端的第一数据信号写入驱动子电路的输入端，以及通过所述第一晶体管(T8)和所述第三晶体管(T9)将来自所述数据信号端的第一数据信号施加至第一漏电补偿点。
20.根据权利要求14所述的方法，其中，
在第二时段，第三扫描信号(SS)和第四扫描信号(SN)为有效电平，第二双栅晶体管(T2)、第二晶体管(T4)和第三晶体管导通(T9)，通过所述第二双栅晶体管(T2)、所述第二晶体管(T4)和所述第三晶体管(T9)将来自所述数据信号端的第一数据信号写入所述驱动子电路。
21.根据权利要求15或16所述的方法，其中，所述第二数据信号的幅值为所述第一数据信号的幅值和附加信号的幅值之和，所述附加信号的幅值与驱动晶体管的阈值电压相关。
CN202210477952.7A 2022-04-29 2022-04-29 像素驱动电路及其驱动方法、显示面板和显示装置 Active CN114842806B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210477952.7A CN114842806B (zh) 2022-04-29 2022-04-29 像素驱动电路及其驱动方法、显示面板和显示装置
PCT/CN2023/088966 WO2023207673A1 (zh) 2022-04-29 2023-04-18 像素驱动电路及其驱动方法、显示面板和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210477952.7A CN114842806B (zh) 2022-04-29 2022-04-29 像素驱动电路及其驱动方法、显示面板和显示装置

Publications (2)

Publication Number Publication Date
CN114842806A CN114842806A (zh) 2022-08-02
CN114842806B true CN114842806B (zh) 2023-12-08

Family

ID=82567050

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210477952.7A Active CN114842806B (zh) 2022-04-29 2022-04-29 像素驱动电路及其驱动方法、显示面板和显示装置

Country Status (2)

Country Link
CN (1) CN114842806B (zh)
WO (1) WO2023207673A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114842806B (zh) * 2022-04-29 2023-12-08 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板和显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170081082A (ko) * 2015-12-31 2017-07-11 엘지디스플레이 주식회사 유기발광 표시장치
WO2021007694A1 (zh) * 2019-07-12 2021-01-21 深圳市柔宇科技有限公司 像素单元、阵列基板与显示终端
CN113284454A (zh) * 2021-06-30 2021-08-20 云谷（固安）科技有限公司 像素电路及显示面板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015102793A (ja) * 2013-11-27 2015-06-04 株式会社ジャパンディスプレイ 表示装置及び表示装置の駆動方法
KR102417120B1 (ko) * 2015-01-21 2022-07-06 삼성디스플레이 주식회사 유기발광표시장치
CN110085170B (zh) * 2019-04-29 2022-01-07 昆山国显光电有限公司 一种像素电路、像素电路的驱动方法和显示面板
CN109903724B (zh) * 2019-04-29 2021-01-19 昆山国显光电有限公司 一种像素电路、像素电路的驱动方法和显示面板
KR102627150B1 (ko) * 2019-10-14 2024-01-22 삼성디스플레이 주식회사 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치
CN111445848B (zh) * 2020-04-30 2021-10-08 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示基板
CN111710303B (zh) * 2020-07-16 2021-08-10 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示装置
CN111883044B (zh) * 2020-07-31 2022-09-13 昆山国显光电有限公司 像素电路和显示装置
US20240105119A1 (en) * 2021-04-23 2024-03-28 Boe Technology Group Co., Ltd. Pixel Circuit, Driving Method Therefor, and Display Apparatus
CN116580671A (zh) * 2021-05-17 2023-08-11 厦门天马微电子有限公司 显示面板和显示装置
CN113257192B (zh) * 2021-05-21 2022-07-19 昆山国显光电有限公司 像素电路和显示装置
CN114842806B (zh) * 2022-04-29 2023-12-08 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板和显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170081082A (ko) * 2015-12-31 2017-07-11 엘지디스플레이 주식회사 유기발광 표시장치
WO2021007694A1 (zh) * 2019-07-12 2021-01-21 深圳市柔宇科技有限公司 像素单元、阵列基板与显示终端
CN113284454A (zh) * 2021-06-30 2021-08-20 云谷（固安）科技有限公司 像素电路及显示面板

Also Published As

Publication number Publication date
WO2023207673A1 (zh) 2023-11-02
CN114842806A (zh) 2022-08-02

Similar Documents

Publication Publication Date Title
US11984081B2 (en) Pixel circuit and method of driving the same, display device
CN113838421B (zh) 像素电路及其驱动方法、显示面板
CN110176213B (zh) 像素电路及其驱动方法、显示面板
CN107358918B (zh) 一种像素电路及其驱动方法、显示装置
US10978002B2 (en) Pixel circuit and driving method thereof, and display panel
US11881164B2 (en) Pixel circuit and driving method thereof, and display panel
CN113838419B (zh) 像素电路及其驱动方法、显示面板
US11232749B2 (en) Pixel circuit and driving method thereof, array substrate, and display device
US10733933B2 (en) Pixel driving circuit and driving method thereof, display panel and display device
WO2019062579A1 (zh) 像素电路及其驱动方法、显示装置
WO2015188533A1 (zh) 像素驱动电路、驱动方法、阵列基板及显示装置
US11922881B2 (en) Pixel circuit and driving method thereof, array substrate and display apparatus
KR102653575B1 (ko) 표시 장치
CN109872692A (zh) 像素电路及其驱动方法、显示装置
WO2019047701A1 (zh) 像素电路及其驱动方法、显示装置
CN106940983A (zh) 像素电路及其驱动方法、显示装置
GB2620507A (en) Pixel circuit and driving method therefor and display panel
JP7113750B2 (ja) 画素回路及びその駆動方法、表示パネル、表示装置
CN114842806B (zh) 像素驱动电路及其驱动方法、显示面板和显示装置
KR20200075488A (ko) 픽셀 회로와 이를 이용한 전계 발광 표시장치
CN117672139A (zh) 像素电路及其驱动方法、显示面板、显示装置
CN117296092A (zh) 像素电路及其驱动方法、显示面板、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant