CN113362758B - 驱动电路及显示面板 - Google Patents

驱动电路及显示面板 Download PDF

Info

Publication number
CN113362758B
CN113362758B CN202110618746.9A CN202110618746A CN113362758B CN 113362758 B CN113362758 B CN 113362758B CN 202110618746 A CN202110618746 A CN 202110618746A CN 113362758 B CN113362758 B CN 113362758B
Authority
CN
China
Prior art keywords
transistor
sub
electrically connected
connection
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110618746.9A
Other languages
English (en)
Other versions
CN113362758A (zh
Inventor
曾勉
孙亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202110618746.9A priority Critical patent/CN113362758B/zh
Priority to PCT/CN2021/103153 priority patent/WO2022252321A1/zh
Priority to US17/606,795 priority patent/US11942033B2/en
Publication of CN113362758A publication Critical patent/CN113362758A/zh
Application granted granted Critical
Publication of CN113362758B publication Critical patent/CN113362758B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明提供一种驱动电路及显示面板。驱动电路包括驱动模块和附加模块，驱动模块包括与第一信号线电性连接的第一晶体管及与第一晶体管栅极连接的连接晶体管，连接晶体管具有连接节点；附加模块包括与第一晶体管具有相同阈值电压的第二晶体管，第二晶体管连接于连接节点与第一信号线之间，以通过第二晶体管及第一信号线降低连接节点与第一晶体管栅极之间的电压，从而在一帧时间内降低连接节点处电位变化量，进而改善发光器件的发光亮度在一帧时间内随时间变化较大的问题，有利于改善显示面板在实现低频驱动时，显示面板易出现闪烁的问题。

Description

驱动电路及显示面板
技术领域
本发明涉及显示技术领域，具体涉及一种驱动电路及显示面板。
背景技术
现有的显示面板多采用如图1A中(a)所示的7T1C像素驱动电路配合如图1B所示的驱动时序以驱动发光器件发光，但在发光阶段中，晶体管T3与晶体管T4存在漏电流，影响晶体管T1栅极电压(即B点电位)的稳定性，从而影响发光器件的亮度稳定性，导致显示面板所显示的画面亮度会随时间而降低。因此为降低漏电流对显示画面的影响，晶体管T3和晶体管T4采用双栅设计，如图1A中的(b)所示。但在实际面板制作过程中，难免会产生寄生电容，致使T3-1与T3-2之间的A1点电位、T4-1和T4-2之间的A2点电位因寄生电容的耦合作用发生变化，尤其是在扫描信号Scan的上升沿，A1点电位和A2点电位会因耦合作用变为与B点电位不同，当发光器件发光时，T3-1、T4-1会因存在漏电使B点电位变动，导致发光器件的发光亮度在一帧时间内随时间变化逐渐降低。特别地，在低频驱动的情况下，由于一帧的时间较长，发光器件发生的亮度变化会较大，导致出现闪烁问题。
发明内容
本发明实施例提供一种驱动电路及一种显示面板，可以降低因连接晶体管的连接节点处的电位变化，导致发光器件的发光亮度在一帧时间内随时间变化较大的问题。
本发明实施例提供一种驱动电路，所述驱动电路包括驱动模块及附加模块。
所述驱动模块包括发光器件、第一晶体管及连接晶体管。所述发光器件与所述第一晶体管串联于第一电压端和第二电压端之间，所述第一晶体管的源极和漏极中的一个与第一信号线电性连接；所述连接晶体管包括串联的第一子连接晶体管和第二子连接晶体管，所述第一子连接晶体管和所述第二子连接晶体管具有连接节点，所述第一子连接晶体管的源极和漏极中的一个与所述第一晶体管的栅极电性连接，所述第一子连接晶体管的栅极和所述第二子连接晶体管的栅极电性连接。
所述附加模块包括第二晶体管，所述第二晶体管的源极和漏极中的一个与所述第一信号线电性连接，所述第二晶体管的所述源极和所述漏极中的另一个与所述连接节点、所述第二晶体管的栅极电性连接，所述第二晶体管的阈值电压与所述第一晶体管的阈值电压相同。
本发明还提供一种显示面板，所述显示面板包括上述的驱动电路。
本发明还提供一种显示面板，所述显示面板包括：多个阵列排布的驱动电路及多个附加电路。
每一所述驱动电路包括驱动模块，所述驱动模块包括发光器件、第一晶体管及连接晶体管，所述发光器件与所述第一晶体管串联于第一电压端和第二电压端之间，所述第一晶体管的源极和漏极中的一个与第一信号线电性连接；所述连接晶体管包括串联的第一子连接晶体管和第二子连接晶体管，所述第一子连接晶体管和所述第二子连接晶体管具有连接节点，所述第一子连接晶体管的源极和漏极中的一个与所述第一晶体管的栅极电性连接，所述第一子连接晶体管的栅极和所述第二子连接晶体管的栅极电性连接。
每一所述附加电路与对应列的多个所述驱动电路电性连接，每一所述附加电路包括第一附加模块、第二附加模块及信号模块。所述第一附加模块包括第二奇晶体管，所述第二奇晶体管的源极和漏极中的一个电性连接于奇数行的所述驱动电路的所述连接节点和所述第二奇晶体管的栅极，所述第二奇晶体管的阈值电压与奇数行的所述驱动电路的所述第一晶体管的阈值电压相同。所述第二附加模块包括第二偶晶体管，所述第二偶晶体管的源极和漏极中的一个电性连接于偶数行的所述驱动电路的所述连接节点和所述第二偶晶体管的栅极，所述第二偶晶体管的阈值电压与偶数行的所述驱动电路的所述第一晶体管的阈值电压相同。所述信号模块包括第五奇晶体管和第五偶晶体管，所述第五奇晶体管电性连接于所述第二奇晶体管的所述源极和所述漏极中的一个与所述第一信号线之间，所述第五偶晶体管电性连接于所述第二偶晶体管的所述源极和漏极中的一个与所述第一信号线之间，所述第五奇晶体管的栅极电性连接于第二信号线，所述第五偶晶体管的栅极电性连接于第三信号线。
在本发明实施例提供的驱动电路及显示面板中，所述驱动电路包括驱动模块及附加模块。所述驱动模块包括发光器件、第一晶体管及连接晶体管。所述发光器件与所述第一晶体管串联于第一电压端和第二电压端之间，所述第一晶体管的源极和漏极中的一个与第一信号线电性连接；所述连接晶体管包括串联的第一子连接晶体管和第二子连接晶体管，所述第一子连接晶体管和所述第二子连接晶体管具有连接节点，所述第一子连接晶体管的源极和漏极中的一个与所述第一晶体管的栅极电性连接，所述第一子连接晶体管的栅极和所述第二子连接晶体管的栅极电性连接。所述附加模块包括第二晶体管，所述第二晶体管的源极和漏极中的一个与所述第一信号线电性连接，所述第二晶体管的所述源极和所述漏极中的另一个与所述连接节点、所述第二晶体管的栅极电性连接，所述第二晶体管的阈值电压与所述第一晶体管的阈值电压相同。通过在所述附加模块中设置与所述第一晶体管具有相同阈值电压的第二晶体管，以利用所述第一信号线及所述第二晶体管降低所述连接节点与第一晶体管栅极之间的电压，从而在一帧时间内降低所述连接节点处电位变化量，进而改善所述发光器件的发光亮度在一帧时间内随时间变化较大的问题，有利于改善显示面板在实现低频驱动时，显示面板易出现闪烁的问题。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1A～图1B是现有技术中驱动电路的结构示意图及时序控制图；
图2A～图2D是本发明实施例提供的驱动电路的结构示意图；
图3A～图3C是本发明实施例提供的时序图；
图4是本发明实施例提供的显示面板的结构示意图；
图5A～图5B是本发明实施例提供的显示面板的结构示意图；
图6A是本发明实施例提供的驱动电路的结构示意图；
图6B～图6C是本发明实施例提供的附加电路的结构示意图；
图7是对应图5B所示的显示面板的时序图；
图8是本发明实施例提供的显示面板亮度测量预期效果图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。在本发明中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而“内”和“外”则是针对装置的轮廓而言的。
具体地，如图2A～图2D是本发明实施例提供的驱动电路的结构示意图。本发明的实施例提供一种驱动电路，所述驱动电路包括驱动模块及附加模块。
所述驱动模块包括发光器件D1、第一晶体管T1及连接晶体管Tc。其中，所述第一晶体管T1与所述发光器件D1串联于第一电压端VDD与第二电压端VSS之间，所述第一晶体管T1与所述第一信号线DL电性连接，所述第一晶体管T1用于根据所述第一信号线DL载入的数据信号Vdata产生驱动所述发光器件D1发光的驱动电流，驱动所述发光器件D1发光。所述连接晶体管Tc与所述第一晶体管T1的栅极电性连接；进一步地，所述连接晶体管Tc包括串联的第一子连接晶体管Tc1和第二子连接晶体管Tc2，所述第一子连接晶体管Tc1和所述第二子连接晶体管Tc2具有连接节点A，所述第一子连接晶体管Tc1的源极和漏极中的一个与所述第一晶体管T1的栅极电性连接，所述第一子连接晶体管Tc1的栅极和所述第二子连接晶体管Tc2的栅极电性连接。
可选地，所述发光器件D1包括有机发光二极管、次毫米发光二极管或微型发光二极管。可选地，所述驱动电路可为像素驱动电路或背光驱动电路。其中，在所述驱动电路为像素驱动电路时，所述发光器件D1作为子像素；在所述驱动电路为背光驱动电路时，所述发光器件D1作为背光源。
可以理解的，在图2A～图2D所示的驱动电路中，仅以一所述驱动电路中包括一所述发光器件D1为例进行说明。在实际应用中，一所述驱动电路中可包括多个所述发光器件D1。其中，多个所述发光器件D1可以串联，或多个所述发光器件D1并联，以同时实现对多个所述发光器件D1发光状态的控制。
所述附加模块包括第二晶体管T2，所述第二晶体管T2与所述第一信号线DL及所述连接节点A电性连接，所述第二晶体管T2的阈值电压与所述第一晶体管T1的阈值电压相同。具体地，所述第二晶体管T2的源极和漏极中的一个与所述第一信号线DL电性连接，所述第二晶体管T2的所述源极和所述漏极中的另一个与所述连接节点A、所述第二晶体管T2的栅极电性连接。
所述附加模块用于根据所述第一信号线DL载入的所述数据信号Vdata及所述第二晶体管T2的阈值电压降低所述连接节点A与所述第一晶体管T1的栅极之间的电压，即降低所述第一晶体管T1的栅极处与所述连接节点A处的电位差，从而在一帧时间内降低所述连接节点A处的电位变化量，进而改善所述发光器件D1的发光亮度在一帧时间内随时间变化较大的问题。
可以理解的，可通过使所述第一晶体管T1与所述第二晶体管T2具有相同的制备参数等方式保证所述第二晶体管T2具有与所述第一晶体管T1相同的阈值电压。但在实际应用时，由于受制程工艺等因素影响，所述第二晶体管T2的阈值电压与所述第一晶体管T1的阈值电压可能存在些微差异。因此，本发明中的所述第二晶体管T2的阈值电压与所述第一晶体管T1的阈值电压相同包括：因制程工艺等因素影响导致所述第二晶体管T2的阈值电压与所述第一晶体管T1的阈值电压存在些微差异的情况。
进一步地，所述驱动模块包括至少一所述连接晶体管Tc。其中，在所述驱动模块包括一所述连接晶体管Tc时，所述连接晶体管Tc可电性连接于所述第一晶体管T1的栅极与所述第一晶体管Tc的源极和漏极中的一个之间；或所述连接晶体管Tc可电性连接于所述第一晶体管T1的栅极与第三电压端Vi之间。在所述驱动模块包括两所述连接晶体管Tc时，所述连接晶体管Tc电性连接于所述第一晶体管T1的栅极与所述第一晶体管Tc的源极和漏极中的一个之间，以及电性连接于所述第一晶体管T1的栅极与第三电压端Vi之间，如图2A～图2D所示。
具体地，所述连接晶体管Tc包括第三晶体管T3，所述第三晶体管T3包括串联的第三子连接晶体管Tc3和第四子连接晶体管Tc4，所述第三子连接晶体管Tc3和所述第四子连接晶体管Tc4具有第一子连接节点A1。其中，所述第一子连接晶体管Tc1包括所述第三子连接晶体管Tc3，所述第二子连接晶体管Tc2包括所述第四子连接晶体管Tc4，所述连接节点A包括所述第一子连接节点A1。所述第三子连接晶体管Tc3的源极和漏极电性连接于所述第一子连接节点A1与所述第一晶体管T1的所述栅极之间，所述第四子连接晶体管Tc4的源极和漏极连接于所述第一子连接节点A1与所述第一晶体管T1的所述源极和所述漏极中的一个之间，所述第三子连接晶体管Tc3的栅极和所述第四子连接晶体管Tc4的栅极电性连接；和/或，所述连接晶体管Tc包括第四晶体管T4，所述第四晶体管T4包括串联的第五子连接晶体管Tc5和第六子连接晶体管Tc6，所述第五子连接晶体管Tc5和所述第六子连接晶体管Tc6具有第二子连接节点A2。其中，所述第一子连接晶体管Tc1包括所述第五子连接晶体管Tc5，所述第二子连接晶体管Tc2包括所述第六子连接晶体管Tc6，所述连接节点A包括所述第二子连接节点A2。所述第五子连接晶体管Tc5的源极和漏极电性连接于所述第二子连接节点A2与所述第一晶体管T1的所述栅极之间，所述第六子连接晶体管Tc6的源极和漏极电性连接于所述第二子连接节点A2与所述第三电压端Vi之间，所述第五子连接晶体管Tc5的栅极和所述第六子连接晶体管Tc6的栅极电性连接。其中，所述驱动模块可通过所述第四晶体管T4及所述第三电压端Vi载入的信号对所述第一晶体管T1的栅极电位进行复位。
可选地，所述第三晶体管T3的栅极与所述第四晶体管T4的栅极均与扫描线电性连接。具体地，所述第三晶体管T3的栅极与传输第n级扫描信号Scan(n)的第n条扫描线SL(n)电性连接，所述第四晶体管T4的栅极与传输第n-1级扫描信号Scan(n-1)的第n-1条扫描线SL(n-1)电性连接。其中，n≥1。
可选地，所述第三晶体管T3的有源层及所述第四晶体管T4的有源层均包括无机半导体材料。进一步地，所述第三晶体管T3的有源层及所述第四晶体管T4的有源层均包括硅半导体材料。
进一步地，请继续参阅图2A～图2D，所述附加模块还包括第五晶体管T5，所述第五晶体管T5的源极和漏极电性连接于所述第一信号线DL和所述第二晶体管T2之间，所述第五晶体管T5用于将所述第一信号线DL载入的所述数据信号Vdata传输至所述第二晶体管T2。具体地，所述第五晶体管T5的源极和漏极中的一个与所述第二晶体管T2的所述源极和所述漏极中的一个电性连接，所述第五晶体管T5的源极和漏极中的另一个与所述第一信号线DL电性连接。
进一步地，所述附加模块还包括第一电容C1，所述第一电容C1电性连接于所述第一电压端VDD与所述第二晶体管T2的栅极、所述第二晶体管T2的源极和漏极中的一个之间，以及电性连接于所述第一电压端VDD与所述连接节点A之间。具体地，所述第一电容C1的第一端与所述第一电压端VDD电性连接，所述第一电容C1的第二端与所述第二晶体管T2的所述源极和所述漏极中连接所述第二晶体管T2的所述栅极的一个、所述连接节点A电性连接。
进一步地，请继续参阅图2A～图2C，所述附加模块还包括第六晶体管T6，所述第六晶体管T6的源极和漏极电性连接于所述第一电容C1与所述第二晶体管T2之间，所述第六晶体管T6用于断开所述第二晶体管T2与所述第一电容C1的电性连接，或使所述第二晶体管T2与所述第一电容C1实现电性连接。具体地，所述第六晶体管T6的源极和漏极中的一个与所述第一电容C1的所述第二端电性连接，所述第六晶体管T6的所述源极和所述漏极中的另一个与所述第二晶体管T2的所述源极和所述漏极中连接所述第二晶体管T2的所述栅极的一个电性连接。
进一步地，请继续参阅图2A～图2D，所述附加模块还包括第七晶体管T7，所述第七晶体管T7的源极和漏极电性连接于所述第二晶体管T2的所述栅极与所述第三电压端Vi之间，通过所述第七晶体管T7及所述第三电压端Vi对所述第二晶体管T2的栅极电位进行复位。
可选地，所述第五晶体管T5的栅极与所述第七晶体管T7的栅极可与传输不同复用信号MUX的复用信号线ML电性连接，如图2A所示。具体地，所述复用信号线ML包括第一复用信号线ML1和第二复用信号线ML2，所述第一复用信号线ML1载入的第一复用信号MUX1与所述第二复用信号线ML2载入的第二复用信号MUX2反相，所述第一复用信号线ML1和所述第二复位信号线ML2中的一个与所述第五晶体管T5的栅极电性连接，所述第一复用信号线ML1和所述第二复用信号线ML2中的另一个与所述第七晶体管T7的栅极电性连接。
可选地，所述第五晶体管T5的栅极与所述第七晶体管T7的栅极可与同一所述复用信号线ML电性连接，如图2B所示。而为保证所述第五晶体管T5和所述第七晶体管T7不同时导通，所述第五晶体管T5与所述第七晶体管T7的类型不同。具体地，所述第五晶体管T5的栅极与所述第七晶体管T7的栅极均与同一所述复用信号线ML电性连接，所述第五晶体管T5为P型晶体管和N型晶体管中的一个，所述第七晶体管T7为P型晶体管和N型晶体管中的另一个。
可选地，所述第五晶体管T5的所述栅极和所述第七晶体管T7的栅极可与传输不同扫描信号的扫描线SL电性连接，如图2C～图2D所示。具体地，所述第五晶体管T5的所述栅极与传输第n级扫描信号Scan(n)的第n条扫描线SL(n)电性连接，所述第七晶体管T7的栅极与传输第n-1级扫描信号Scan(n-1)的第n-1条扫描线SL(n-1)电性连接。
可选地，所述第六晶体管T6的栅极可与传输时钟信号的时钟信号线CKL电性连接，如图2A～图2B所示；或所述第六晶体管T6的所述栅极与传输第n级扫描信号Scan(n)的第n条扫描线SL(n)电性连接，如图2C所示。其中，在所述第五晶体管T5的所述栅极和所述第七晶体管T7的栅极与传输不同扫描信号的扫描线SL电性连接时，所述第六晶体管T6可省略，如图2D所示。
其中，在图2A～图2C所示的驱动电路中，所述第五晶体管T5与所述第六晶体管T6的类型相同，即所述第五晶体管T5与所述第六晶体管T6均为P型晶体管或N型晶体管。进一步地，在图2A～图2B所示的驱动电路中，所述第六晶体管T6的栅极电性连接的所述时钟信号线CKL载入的所述时钟信号与所述第五晶体管T5的栅极电性连接的所述复用信号线ML载入的所述复用信号MUX同相，以使所述第五晶体管T5和所述第六晶体管T6同时导通，从而使所述数据信号Vdata经所述第六晶体管T6传输至所述第一电容C1的所述第二端。与之相似的，在图2C所示的驱动电路中，所述第五晶体管T5和所述第六晶体管T6响应第n级扫描信号Scan(n)同时导通。此外，在图2A～图2B所示的驱动电路中，所述第六晶体管T6的栅极可与所述第五晶体管T5的栅极电性连接传输相同复用信号的复用信号线ML，以降低所述驱动电路所用的控制信号的数量。
请继续参阅图2A～图2D，为避免所述第一电容C1上存储的电压对所述连接节点A在不需补偿所述连接节点A的变化时，对所述连接节点A造成错误补偿，所述驱动电路还包括开关模块，所述开关模块包括开关晶体管Ts，所述开关晶体管Ts用于断开所述连接节点A与所述附加模块的电性连接，或用于实现所述连接节点A与所述附加模块的电性连接。可选地，所述开关晶体管Ts的栅极与传输第n+1级扫描信号Scan(n+1)的第n+1条扫描线SL(n+1)电性连接。
其中，在所述驱动模块包括一所述连接晶体管Tc时，所述开关模块可包括一所述开关晶体管Ts，所述开关晶体管Ts的源极和漏极中的一个与所述连接节点A电性连接，所述开关晶体管Ts的所述源极和所述漏极中的另一个与所述第一电容C1的所述第二端电性连接。在所述驱动模块包括两所述连接晶体管Tc时，所述开关模块可包括一所述开关晶体管Ts，如图2D所示，也可包括两所述开关晶体管Ts，如图2A～图2C所示。
具体地，请继续参阅图2A～图2C，所述开关晶体管Ts包括第一子开关晶体管Ts1和第二子开关晶体管Ts2。所述第一子开关晶体管Ts1的源极和漏极中的一个与所述第一子连接节点A1电性连接，所述第一子开关晶体管Ts1的所述源极和所述漏极中的另一个与所述第一电容C1的所述第二端电性连接。所述第二子开关晶体管Ts2的源极和漏极中的一个与所述第二子连接节点A2电性连接，所述第二子开关晶体管Ts2的所述源极和所述漏极中的另一个与所述第一电容C1的所述第二端电性连接。
具体地，请继续参阅图2D，所述开关晶体管Ts的源极和漏极中的一个与所述第一子连接节点A1、所述第二子连接节点A2电性连接，所述开关晶体管Ts的所述源极和所述漏极中的另一个与所述第一电容C1的所述第二端电性连接。相较于图2A～图2C所示的驱动电路，图2D所示的驱动电路中应用的晶体管的数量更少，有利于降低控制难度并降低布线设计复杂度，节省布线空间。
其中，由于所述第六晶体管T6电性连接于所述第一电容C1的所述第二端与所述第二晶体管T2的所述源极和所述漏极中与所述第二晶体管T2的所述栅极连接的一个之间。因此，所述开关晶体管Ts与所述第一电容C1的所述第二端电性连接即为所述开关晶体管Ts与所述第六晶体管T6的所述源极和所述漏极中与所述第一电容C1的所述第二端连接的一个电性连接，所述第六晶体管T6可实现所述开关晶体管Ts与所述第二晶体管T2的电性连接。
请继续参阅图2A～图2D，所述驱动模块还包括第八晶体管T8、第九晶体管T9、第十晶体管T10、第十一晶体管T11及第二电容C2。
所述第八晶体管T8的源极和漏极电性连接于所述第一信号线DL与所述第一晶体管T1之间，以将所述第一信号线DL载入的所述数据信号Vdata传输至所述第一晶体管T1。具体地，所述第八晶体管T8的源极和漏极中的一个与所述第一晶体管T1的源极和漏极中的一个电性连接，所述第八晶体管T8的所述源极和所述漏极中的一个与所述第一信号线DL电性连接，所述第八晶体管T8的栅极与传输第n级扫描信号Scan(n)的第n条扫描线SL(n)电性连接。
所述第九晶体管T9的源极和漏极电性连接于所述第一电压端VDD与所述第一晶体管T1之间。具体地，所述第九晶体管T9的源极和漏极中的一个与所述第一晶体管T1的源极和漏极中的一个电性连接，所述第九晶体管T9的所述源极和所述漏极中的一个与所述第一电压端VDD电性连接，所述第九晶体管T9的栅极与传输发光控制信号EM(n)的发光控制信号线EML(n)电性连接。
所述第十晶体管T10的源极和漏极电性连接于所述发光器件D1与所述第一晶体管T1之间。具体地，所述第十晶体管T10的源极和漏极中的一个与所述第一晶体管T1的所述源极和所述漏极中的另一个电性连接，所述第十晶体管T10的所述源极和所述漏极中的一个与所述发光器件D1的阳极电性连接，所述第十晶体管T10的栅极与传输发光控制信号EM(n)的发光控制信号线EML(n)电性连接。
所述第二电容C2串联于所述第一晶体管T1的栅极与所述第一电压端VDD之间。
所述发光器件D1的阴极与所述第二电压端VSS电性连接。
请继续参阅图3A～图3C是本发明实施例提供的时序图。其中，图3A是对应图2A所示的驱动电路的时序图，图3B是对应图2B所示的驱动电路的时序图，图3C是对应图2C～图2D所示的驱动电路的时序图。以所述驱动模块中包括的所述第一晶体管T1、所述第三晶体管T3、所述第四晶体管T4、所述第八晶体管T8、所述第九晶体管T9、所述第十晶体管T10及所述第十一晶体管T11均为P型晶体管。所述附加模块包括的所述第二晶体管T2、所述第五晶体管T5、所述第六晶体管T6及所述第七晶体管T7均为P型晶体管，结合图3A和图3C所示的时序图对图2A和图2C～图2D所示的驱动电路的工作原理进行说明。
具体地，请继续参阅图2A及图3A中的(a)，若所述第五晶体管T5的栅极与第二复用信号线ML2电性连接，所述第七晶体管T7的栅极与第一复用信号线ML1电性连接，则与所述第六晶体管T6的栅极连接的所述时钟信号线CKL载入第一时钟信号CK。
复位阶段S1：在第n-1条扫描线SL(n-1)载入的第n-1级扫描信号Scan(n-1)及第一复用信号线ML1载入的第一复用信号MUX1为低电平时，所述第二复用信号线ML2载入的第二复用信号MUX2及所述时钟信号线CKL载入的所述第一时钟信号CK为高电平。所述第四晶体管T4响应第n-1级扫描信号Scan(n-1)导通，使得所述第一晶体管T1的栅极电位通过所述第三电压端Vi进行复位；所述第七晶体管T7响应所述第一复用信号MUX1导通，使得所述第二晶体管T2的栅极电位通过所述第三电压端Vi进行复位。
数据写入阶段S2：第n条扫描线SL(n)载入的第n级扫描信号Scan(n)、第二复用信号线ML2载入的第二复用信号MUX2及所述时钟信号线CKL载入的所述第一时钟信号CK为低电平，所述第一复用信号线ML1载入的第一复用信号MUX1为高电平。所述第三晶体管T3、所述第八晶体管T8及所述第十一晶体管T11响应第n级扫描信号Scan(n)导通，所述第一信号线DL载入的所述数据信号Vdata经所述第八晶体管T8、所述第一晶体管T1及所述第三晶体管T3传输至所述第一晶体管T1的栅极(即B点处)，所述第二电容C2维持所述第一晶体管T1的栅极电位为Vdata-Vth1；所述第十一晶体管T11导通使得所述发光器件D1的阳极电位通过所述第三电压端Vi进行复位；所述第五晶体管T5响应所述第二复用信号MUX2导通，所述第六晶体管T6响应所述第一时钟信号CK导通，所述第一信号线DL载入的所述数据信号Vdata经所述第五晶体管T5、所述第二晶体管T2及所述第六晶体管T6传输至所述第一电容C1的所述第二端(即C点处)，所述第一电容C1维持C点处的电位为Vdata-Vth2。其中，Vth1表示第一晶体管T1的阈值电压，Vth2表示第二晶体管T2的阈值电压。
保持阶段S3：第n+1条扫描线SL(n+1)载入的第n+1级扫描信号Scan(n+1)、所述第一复用信号线ML1载入的第一复用信号MUX1为低电平，第二复用信号线ML2载入的第二复用信号MUX2及所述时钟信号线CKL载入的所述第一时钟信号CK为高电平。所述开关晶体管Ts响应第n+1级扫描信号Scan(n+1)导通，所述第一子连接节点A1电位变为Vdata-Vth2，所述第二子连接节点A2电位变为Vdata-Vth2；所述第七晶体管T7响应所述第一复用信号MUX1导通，使得所述第二晶体管T2的栅极通过所述第三电压端Vi进行复位。
发光阶段S4：所述发光控制信号线EML载入的所述发光控制信号EM为低电平，所述第九晶体管T9及所述第十晶体管T10响应所述发光控制信号导通，所述第一晶体管T1产生驱动电流驱动所述发光器件D1发光。其中，在所述发光阶段S4中，即使所述第一时钟信号CK、第一复用信号MUX1和第二复用信号MUX2分别在高电平及低电平之间连续跳变，但因响应第n+1级扫描信号Scan(n+1)的所述开关晶体管Ts始终保持截止状态，所以所述附加模块对所述发光器件D1的发光状态不造成影响。
与之相似地，若所述第五晶体管T5的栅极与第一复用信号线ML1电性连接，所述第七晶体管T7的栅极与第二复用信号线ML2电性连接，则与所述第六晶体管T6的栅极电性连接的所述时钟信号线CKL载入第二时钟信号XCK，所述第一时钟信号CK与所述第二时钟信号XCK反相，所述第一时钟信号CK与所述第二复用信号MUX2同相，则可通过图3A中的(b)得到所述驱动电路的工作原理，在此不再进行赘述。
具体地，请继续参阅图2C～图2D及图3C，所述驱动电路的工作原理仍包括复位阶段S1、数据写入阶段S2、保持阶段S3及发光阶段S4。
复位阶段S1：第n-1级扫描信号Scan(n-1)为低电平，所述第四晶体管T4、所述第七晶体管T7响应第n-1级扫描信号Scan(n-1)导通，所述第三电压端Vi对所述第一晶体管T1的栅极电位及所述第二晶体管T2的栅极电位进行复位。
数据写入阶段S2：第n级扫描信号Scan(n)为低电平，所述第五晶体管T5、所述第三晶体管T3、所述第八晶体管T8及所述第十一晶体管T11响应第n级扫描信号Scan(n)导通。在图2C所示的驱动电路中，所述第六晶体管T6也响应第n级扫描信号Scan(n)导通。所述数据信号Vdata经所述第八晶体管T8、所述第一晶体管T1及所述第三晶体管T3传输至所述第一晶体管T1的栅极(即B点处)，所述第二电容C2维持所述第一晶体管T1的栅极电位为Vdata-Vth1；所述第十一晶体管T11导通使得所述发光器件D1的阳极电位通过所述第三电压端Vi进行复位。在图2C所示的驱动电路中，所述第五晶体管T5及所述第六晶体管T6导通，所述数据信号Vdata经所述第五晶体管T5、所述第二晶体管T2及所述第六晶体管T6传输至所述第一电容C1的所述第二端(即C点处)，所述第一电容C1维持C点处的电位为Vdata-Vth2。在图2D所示的驱动电路中，所述第五晶体管T5导通，所述数据信号Vdata经所述第五晶体管T5、所述第二晶体管T2传输至所述第一电容C1的所述第二端(即C点处)，所述第一电容C1维持C点处的电位为Vdata-Vth2。
保持阶段S3：第n+1级扫描信号Scan(n+1)为低电平，所述开关晶体管Ts响应第n+1级扫描信号Scan(n+1)导通，所述第一子连接节点A1电位变为Vdata-Vth2，所述第二子连接节点A2电位变为Vdata-Vth2。
发光阶段S4：所述发光控制信号EM为低电平，所述第九晶体管T9及所述第十晶体管T10响应所述发光控制信号EM导通，所述第一晶体管T1产生驱动电流驱动所述发光器件D1发光。
具体地，请继续参阅图2B及图3B中的(a)，以所述驱动模块中包括的所述第一晶体管T1、所述第三晶体管T3、所述第四晶体管T4、所述第八晶体管T8、所述第九晶体管T9、所述第十晶体管T10及所述第十一晶体管T11均为P型晶体管。所述附加模块包括的所述第二晶体管T2及所述第七晶体管T7为P型晶体管，所述第五晶体管T5及所述第六晶体管T6为N型晶体管，所述第五晶体管T5的栅极、所述第六晶体管T6的栅极及所述第七晶体管T7的栅极均与同一复用信号线ML电性连接，结合图3B中的(a)对图2B所示的驱动电路的工作原理进行说明。
复位阶段S1：第n-1级扫描信号Scan(n-1)为低电平时，所述复用信号线ML载入的复用信号MUX为低电平。所述第四晶体管T4响应第n-1级扫描信号Scan(n-1)导通，所述第三电压端Vi对所述第一晶体管T1的栅极电位进行复位；所述第七晶体管T7响应所述复用信号MUX导通，所述第三电压端Vi对所述第二晶体管T2的栅极电位进行复位。
数据写入阶段S2：第n级扫描信号Scan(n)、所述复用信号MUX为高电平，所述第三晶体管T3、所述第八晶体管T8及所述第十一晶体管T11响应第n级扫描信号Scan(n)导通，所述数据信号Vdata经所述第八晶体管T8、所述第一晶体管T1及所述第三晶体管T3传输至所述第一晶体管T1的栅极(即B点处)，所述第二电容C2维持所述第一晶体管T1的栅极电位为Vdata-Vth1；所述第十一晶体管T11导通使得所述发光器件D1的阳极电位通过所述第三电压端Vi进行复位；所述第五晶体管T5及所述第六晶体管T6响应所述复用信号MUX导通，所述数据信号Vdata经所述第五晶体管T5、所述第二晶体管T2及所述第六晶体管T6传输至所述第一电容C1的所述第二端(即C点处)，所述第一电容C1维持C点处的电位为Vdata-Vth2。
保持阶段S3：第n+1级扫描信号Scan(n+1)为低电平，所述复用信号MUX为低电平，所述开关晶体管Ts响应第n+1级扫描信号Scan(n+1)导通，所述第一子连接节点A1电位变为Vdata-Vth2，所述第二子连接节点A2电位变为Vdata-Vth2；所述第七晶体管T7响应所述复用信号MUX导通，使得所述第二晶体管T2的栅极通过所述第三电压端Vi进行复位。
发光阶段S4：所述发光控制信号EM为低电平，所述第九晶体管T9及所述第十晶体管T10响应所述发光控制信号导通，所述第一晶体管T1产生驱动电流驱动所述发光器件D1发光。
与之相似地，若所述附加模块包括的所述第二晶体管T2、所述第五晶体管T5及所述第六晶体管T6为P型晶体管，所述第七晶体管T7为N型晶体管，所述第五晶体管T5的栅极、所述第六晶体管T6的栅极及所述第七晶体管T7的栅极均与同一复用信号线ML电性连接时，则可通过图3B中的(b)得到所述驱动电路的工作原理，在此不再进行赘述。
其中，在图2B所示的驱动电路中，所述第六晶体管T6的栅极与时钟信号线CKL电性连接时，所述时钟信号线载入的时钟信号与所述复用信号线ML载入的所述复用信号MUX同相，以使所述第五晶体管T5和所述第六晶体管T6可同时导通，保证所述第一信号线DL传输的数据信号Vdata被传输至C点处。
通过对图2A～图2D所示的驱动电路的工作原理进行分析可知：由于所述第二晶体管T2的所述阈值电压Vth2与所述第一晶体管T1的所述阈值电压Vth1相同，且在所述保持阶段S3使所述连接晶体管Tc的所述连接节点A的电位为Vdata-Vth2，降低了所述连接晶体管Tc的所述连接节点A与所述第一晶体管T1的栅极之间的电压，即降低了所述第一子连接晶体管Tc1的源极与漏极之间的电压。而根据晶体管的源极与漏极之间的电压差较小时，晶体管的漏电流会大幅度下降的特性可得，在所述第一子连接晶体管Tc1的源极与漏极之间的电压差减小时，所述连接晶体管Tc中的漏电流也会下降，因此可在所述发光阶段S4改善所述发光器件的发光亮度随时间变化较大的问题。
如图4是本发明实施例提供的显示面板的结构示意图。本发明还提供一种显示面板，所述显示面板包括上述的任一驱动电路。其中，所述驱动电路为像素驱动电路，所述发光器件D1用作子像素；或所述驱动电路为背光驱动电路，所述发光器件D1用作背光源。
为便于说明，以所述驱动电路为像素驱动电路，所述发光器件D1用作子像素为例对所述显示面板进行说明。而所述驱动电路为背光驱动电路，所述发光器件D1用作背光源时显示面板的设计可参照所述驱动电路为像素驱动电路，所述发光器件D1用作子像素时的显示面板进行设计，在此不再进行赘述。
具体地，所述显示面板包括显示区400a和非显示区400b，所述显示面板包括多个阵列排布的子像素401，多个所述子像素401位于所述显示区400a内，每一所述子像素401均由一所述发光器件D1形成。
相应地，所述显示面板包括多个所述驱动电路。其中，在图2A～图2D所示的驱动电路中，一所述驱动电路中的所述驱动模块用一所述附加模块，以降低所述连接节点A与所述第一晶体管T1的栅极之间的电压。但在实际应用中，由于一显示面板包括多个所述驱动电路，则多个所述驱动电路中的所述驱动模块可复用一所述附加模块，以降低所述连接节点A与所述第一晶体管T1的栅极之间的电压。即所述显示面板中包括的所述驱动模块的数量可大于或等于所述显示面板中包括的所述附加模块的数量，每一所述附加模块可与至少一所述驱动模块中的所述连接晶体管Tc的所述连接节点A电性连接。
进一步地，在图2A～图2B所示的驱动电路中，所述附加模块需采用复用信号，则所述显示面板还包括位于所述非显示区400b内的复用器，所述复用器通过多条所述复用信号线ML与多个所述附加模块电性连接。
进一步地，在所述第五晶体管T5的栅极与所述第七晶体管T7的栅极与不同的复用信号线电性连接，所述第六晶体管T6的栅极与时钟信号线CKL电性连接时，所述显示面板还包括位于所述非显示区400b内的时序控制器，所述时序控制器通过多条所述时钟信号线与多个所述附加模块电性连接。
其中，在图2A～图2B所示的驱动电路中，由于多个所述驱动电路中的所述附加模块均与所述复用器及所述时序控制器电性连接，因此，多个所述驱动电路中的所述附加模块可均位于所述非显示区400b内。进一步地，多个所述驱动电路中的所述附加模块(即图4中的402表示多个所述驱动电路中的所述附加模块)可位于所述显示面板的下边框区域内。
进一步地，所述显示面板还包括位于所述非显示区400b内的栅极驱动芯片403及源极驱动芯片404，所述栅极驱动芯片403通过多条扫描线SL与多个所述驱动电路连接，所述源极驱动芯片404通过多条所述第一信号线DL与多个所述驱动电路连接。
其中，在图2C～图2D所示的驱动电路中，由于多个所述驱动电路中的所述附加模块均与所述栅极驱动芯片403电性连接，因此，多个所述驱动电路中的所述附加模块均位于所述显示区400a内。
可选地，所述驱动电路的数量可小于或等于所述子像素401的数量。具体地，若每一所述驱动电路均包括一所述发光器件D1，则所述驱动电路的数量等于所述子像素401的数量。若至少一所述驱动电路包括多个所述发光器件D1，则所述驱动电路的数量小于所述子像素401的数量。
可选地，多个所述驱动电路可与所述子像素401采样相同的形式排布，也可采用与所述子像素401不同的排布形式排布(如在一些显示面板中，所述显示区400a还包括主显示区、透光区及位于所述主显示区和透光区之间的过渡区。位于所述透光区及所述过渡区的所述子像素401阵列排布，而与位于所述透光区及所述过渡区内的多个所述子像素401分别电性连接的多个所述驱动电路中的所述第一晶体管T1、所述连接晶体管Tc、所述第八晶体管T8、所述第九晶体管T9、所述第十晶体管T10、所述第十一晶体管T11、所述开关晶体管Ts及所述第二电容C2均位于所述过渡区内。其中，所述主显示区为主要用于显示图像的区域，所述透光区在用于显示图像的同时还可以使光线透过，以使位于对应所述透光区设置的传感器接收到光信号，所述传感器包括指纹传感器、摄像头等。)。
相应地，所述显示面板包括多条所述第一信号线DL，多条所述第一信号线DL沿第一方向x依次排布，每一所述第一信号线DL沿所述第二方向y延伸，每一所述第一信号线DL与位于同一列的多个所述子像素401电性连接。进一步地，由于一所述附加模块可与至少一所述驱动模块电性连接，则与位于同一列的多个所述子像素401电性连接的所述驱动模块中的所述连接晶体管Tc的所述中间节点Q连接的多个所述附加模块和同一所述第一信号线DL电性连接，以保证与位于同一列的多个所述子像素401电性连接的多个所述驱动模块和对应的所述附加模块均采用相同的所述数据信号Vdata，保证每一所述驱动模块中的所述连接晶体管Tc的所述连接节点A与所述第一晶体管T1的栅极之间的电压得到有效降低。
如图5A～图5B是本发明实施例提供的显示面板的结构示意图，如图6A是本发明实施例提供的驱动电路的结构示意图；如图6B～图6C是本发明实施例提供的附加电路的结构示意图。其中，图5A～图5B及图6A～图6B中的port1表示驱动电路501与第一信号线DL的连接端；port2和port3、port2和port31、port2和port32表示驱动电路501与附加电路502的连接端；port4、port41与port42表示附加电路502与第一信号线DL的连接端。
本发明提供一种显示面板，所述显示面板包括多个阵列排布的驱动电路501、多个附加电路502、多条第一信号线DL、源极驱动芯片503及栅极驱动芯片504。
每一所述第一信号线DL与位于同一列的多个所述驱动电路501电性连接，每一所述第一信号线DL与至少一所述附加电路502电性连接，每一所述第一信号线DL用于传输数据信号Vdata。
所述源极驱动芯片503位于所述显示面板的非显示区500b内，所述源极驱动芯片503通过多条第一信号线DL与多个所述驱动电路501及多个所述附加电路502电性连接。
所述栅极驱动芯片504位于所述显示面板的非显示区500b内，所述栅极驱动芯片504通过多条扫描线SL与多个所述驱动电路501电性连接。
请参阅图5A～图5B及图6A，多个所述驱动电路501位于显示面板的显示区500a内，每一所述驱动电路501包括发光器件D1、第一晶体管T1及连接晶体管Tc。所述第一晶体管T1的源极和漏极中的一个与对应的所述第一信号线DL电性连接，所述发光器件D1与所述第一晶体管T1串联于第一电压端VDD和第二电压端VSS之间，所述连接晶体管Tc与所述第一晶体管T1的栅极电性连接。所述连接晶体管Tc包括串联的第一子连接晶体管Tc1和第二子连接晶体管Tc2，所述第一子连接晶体管Tc1和所述第二子连接晶体管Tc2具有连接节点A，所述第一子连接晶体管Tc1的源极和漏极中的一个与所述第一晶体管T1的栅极电性连接，所述第一子连接晶体管Tc1的栅极和所述第二子连接晶体管Tc2的栅极电性连接。
请参阅图5A及图6A～图6B，每一所述附加电路502均包括第二晶体管T2，所述第二晶体管T2的阈值电压与对应的所述驱动电路501中的所述第一晶体管T1具有相同的阈值电压。一所述附加电路502与一所述驱动电路501电性连接，且与位于同一列的多个所述驱动电路501电性连接的多个所述附加电路502和同一所述第一信号线DL电性连接，以使位于同一列的多个所述驱动电路501和对应的所述附加电路502均采用相同的所述数据信号Vdata，保证每一所述驱动电路501中的所述连接晶体管Tc的所述连接节点A与所述第一晶体管T1的栅极之间的电压得到有效降低，从而改善所述发光器件D1的发光亮度在一帧时间内随时间变化较大的问题，有利于改善显示面板在实现低频驱动时，显示面板易出现闪烁的问题。
具体地，每一所述附加电路502中的所述第二晶体管T2的源极和漏极中的一个与对应的所述第一信号线DL电性连接，所述第二晶体管T2的所述源极和所述漏极中的另一个与所述第二晶体管T2的栅极、以及对应的所述驱动电路501中的所述连接节点A电性连接。
可以理解的，由于在所述显示面板的实际制备过程中，多个所述驱动电路501中的所述第一晶体管T1具有相同的制备参数且同步制备，因此，多个所述驱动电路501中的所述第一晶体管T1的阈值电压相同。而为节省制程工序，并保证多个所述驱动电路501中的所述第一晶体管T1与多个所述附加电路502中的所述第二晶体管T2具有相同的阈值电压，所述第二晶体管T2和所述第一晶体管T1具有相同的制备参数且同步制备。
请继续参阅图5A～图5B及图6A，每一所述驱动电路501包括至少一所述连接晶体管Tc。
具体地，所述连接晶体管Tc包括第三晶体管T3，所述第三晶体管T3电性连接于所述第一晶体管T1的栅极与所述第一晶体管T1的源极和漏极中的一个之间；和/或，所述连接晶体管Tc包括第四晶体管T4，所述第四晶体管T4电性连接于所述第一晶体管T1的所述栅极与第三电压端之间。
进一步地，所述第三晶体管T3包括串联的第三子连接晶体管Tc3和第四子连接晶体管Tc4，所述第三子连接晶体管Tc3和所述第四子连接晶体管Tc4具有第一子连接节点A1。其中，所述第一子连接晶体管Tc1包括所述第三子连接晶体管Tc3，所述第二子连接晶体管Tc2包括所述第四子连接晶体管Tc4，所述连接节点A包括所述第一子连接节点A1。所述第三子连接晶体管Tc3的源极和漏极电性连接于所述第一子连接节点A1与所述第一晶体管T1的所述栅极之间，所述第四子连接晶体管Tc4的源极和漏极电性连接于所述第一子连接节点A1与所述第一晶体管T1的所述源极和所述漏极中的另一个之间，所述第三子连接晶体管Tc3的栅极和所述第四子连接晶体管Tc4的栅极电性连接。
所述第四晶体管T4包括串联的第五子连接晶体管Tc5和第六子连接晶体管Tc6，所述第五子连接晶体管Tc5和所述第六子连接晶体管Tc6具有第二子连接节点A2。其中，所述第一子连接晶体管Tc1包括所述第五子连接晶体管Tc5，所述第二子连接晶体管Tc2包括所述第六子连接晶体管Tc6，所述连接节点A包括所述第二子连接节点A2。所述第五子连接晶体管Tc5的源极和漏极电性连接于所述第二子连接节点A2与所述第一晶体管T1的所述栅极之间，所述第六子连接晶体管Tc6的源极和漏极电性连接于所述第二子连接节点A2与所述第三电压端Vi之间，所述第五子连接晶体管Tc5的栅极和所述第六子连接晶体管Tc6的栅极电性连接。可选地，所述第三晶体管T3的有源层及所述第四晶体管T4的有源层均包括硅半导体材料。
进一步地，每一所述驱动电路501还包括第八晶体管T8、第九晶体管T9、第十晶体管T10、第十一晶体管T11及第二电容C2。
所述第八晶体管T8的源极和漏极中的一个与所述第一晶体管T1的源极和漏极中的一个电性连接，所述第八晶体管T8的所述源极和所述漏极中的一个与对应的所述第一信号线DL电性连接，所述第八晶体管T8的栅极与传输第n级扫描信号Scan(n)的第n条扫描线SL(n)电性连接。
所述第九晶体管T9的源极和漏极中的一个与所述第一晶体管T1的源极和漏极中的一个电性连接，所述第九晶体管T9的所述源极和所述漏极中的一个与所述第一电压端VDD电性连接，所述第九晶体管T9的栅极与传输发光控制信号EM(n)的发光控制信号线EML(n)电性连接。
所述第十晶体管T10的源极和漏极中的一个与所述第一晶体管T1的所述源极和所述漏极中的另一个电性连接，所述第十晶体管T10的所述源极和所述漏极中的一个与所述发光器件D1的阳极电性连接，所述第十晶体管T10的栅极与传输发光控制信号EM(n)的发光控制信号线EML(n)电性连接。
所述第二电容C2串联于所述第一晶体管T1的栅极与所述第一电压端VDD之间。
所述发光器件D1的阴极与所述第二电压端VSS电性连接。可选地，所述发光器件D1包括次毫米发光二极管、微型发光二极管或有机发光二极管。所述发光器件D1可作为子像素或背光源，每一所述驱动电路可包括多个所述发光器件D1。
进一步地，每一所述驱动电路501还包括开关模块，所述开关模块包括开关晶体管Ts。具体地，在所述连接晶体管Tc包括所述第三晶体管T3和所述第四晶体管T4时，所述开关模块包括一所述开关晶体管Ts，所述开关晶体管Ts的源极和漏极中的一个与所述第一子连接节点A1、所述第二子连接节点A2电性连接，所述开关晶体管Ts的所述源极和所述漏极中的另一个与对应的所述附加电路502中的所述第一电容C1的所述第二端电性连接。或，所述开关晶体管Ts包括第一子开关晶体管Ts1和第二子开关晶体管Ts2；所述第一子开关晶体管Ts1的源极和漏极中的一个与所述第一子连接节点A1电性连接，所述第一子开关晶体管Ts1的所述源极和所述漏极中的另一个与对应的所述附加电路502中的所述第一电容C1的所述第二端电性连接；所述第二子开关晶体管Ts2的源极和漏极中的一个与所述第二子连接节点A2电性连接，所述第二子开关晶体管Ts2的所述源极和所述漏极中的另一个与对应的所述附加电路502中的所述第一电容C1的所述第二端电性连接。
请继续参阅图6B，每一所述附加电路502还包括信号模块，所述信号模块包括第五晶体管T5。所述第五晶体管T5的源极和漏极中的一个与所述第二晶体管T2的所述源极和所述漏极中的一个电性连接，所述第五晶体管T5的源极和漏极中的另一个与对应的所述第一信号线DL电性连接。
进一步地，每一所述附加电路502还包括第七晶体管T7及第一电容C1。所述第一电容C1的第一端与所述第一电压端VDD电性连接，所述第一电容C1的第二端与所述第二晶体管T2的所述源极和所述漏极中连接所述第二晶体管T2的所述栅极的一个、所述连接节点A电性连接。所述第七晶体管T7的源极和漏极中的一个与第三电压端Vi电性连接，所述第七晶体管T7的所述源极和所述漏极中的另一个与所述第二晶体管T2的所述栅极电性连接。
进一步地，每一所述附加电路502还包括第六晶体管T6，所述第六晶体管T6的源极和漏极中的一个与所述第一电容C1的第二端电性连接，所述第六晶体管T6的所述源极和所述漏极中的另一个与所述第二晶体管T2的所述源极和所述漏极中连接所述第二晶体管T2的所述栅极的一个电性连接。
所述栅极驱动芯片504通过多条扫描线SL与多个所述附加电路502电性连接。具体地，每一所述附加电路502中的所述第五晶体管T5的所述栅极、所述第六晶体管T6的栅极与传输第n级扫描信号Scan(n)的第n条扫描线SL(n)电性连接，所述第七晶体管T7的栅极与传输第n-1级扫描信号Scan(n-1)的第n-1条扫描线SL(n-1)电性连接。
其中，在所述栅极驱动芯片504通过多条扫描线SL与多个所述附加电路502电性连接时，由于每一所述附加电路502连接不同的所述扫描线SL，则多个所述附加电路502均位于显示区500a内，且一所述驱动电路501与一所述附加电路502对应设置，如图5A所示。进一步地，在所述栅极驱动芯片504通过多条扫描线SL与多个所述附加电路502电性连接时，所述第六晶体管T6可省略。
在实际应用中，由于所述显示面板包括多个所述驱动电路501及多个所述附加电路502，则多个所述驱动电路可共用一所述附加电路502，以降低所述驱动电路501内所述连接节点A与所述第一晶体管T1处的栅极电压，如图5B所示。多个所述附加电路502位于所述非显示区500b内时，所述附加电路502通过复用信号及时钟信号实现控制。
具体地，请参阅图5B及图6C，每一所述附加电路502与对应列的多个所述驱动电路501连接，且位于同一列的多个所述驱动电路501和对应连接的多个所述附加电路502与同一所述第一信号线DL电性连接。即位于同一列的多个所述驱动电路501与一所述附加电路502电性连接，所述附加电路502和电性连接的多个驱动电路501连接于同一所述第一信号线DL，以通过一所述附加电路502对多个所述驱动电路501的连接节点A进行补偿。其中，在图5B所示的显示面板中，5011表示位于奇数行的驱动电路，5012表示位于偶数行的驱动电路。
进一步地，每一所述附加电路502包括第一附加模块5021、第二附加模块5022及信号模块。所述第一附加模块5021与位于奇数行的所述驱动电路5011电性连接，所述第二附加模块5022与位于偶数行的所述驱动电路5012电性连接，每一所述附加电路502中的所述第一附加模块5021和所述第二附加模块5022均与同一所述第一信号线DL电性连接。
所述第一附加模块5021包括第二奇晶体管T21，所述第二奇晶体管T21的源极和漏极中的一个电性连接于奇数行的所述驱动电路5011的所述连接节点A和所述第二奇晶体管T21的栅极，所述第二奇晶体管T21的阈值电压与奇数行的所述驱动电路5011的所述第一晶体管T1的阈值电压相同。
所述第二附加模块5022包括第二偶晶体管T22，所述第二偶晶体管T22的源极和漏极中的一个电性连接于偶数行的所述驱动电路5012的所述连接节点A和所述第二偶晶体管T22的栅极，所述第二偶晶体管T22的阈值电压与偶数行的所述驱动电路5012的所述第一晶体管T1的阈值电压相同。
所述信号模块包括第五奇晶体管T51和第五偶晶体管T52，所述第五奇晶体管T51的源极和漏极电性连接于所述第二奇晶体管T21的所述源极和漏极中的一个与对应的所述第一信号线DL之间，所述第五偶晶体管T52的源极和漏极电性连接于所述第二偶晶体管T22的所述源极和漏极中的一个与对应的所述第一信号线DL之间，所述第五奇晶体管T51的栅极电性连接于第二信号线，所述第五偶晶体管T52的栅极电性连接于第三信号线。其中，所述第二信号线与所述第三信号线中的一个可为传输第一复位信号MUX1的第一复位信号线ML1，所述第二信号线与所述第三信号线中的另一个可为传输第二复位信号MUX2的第二复位信号线ML2。
进一步地，所述第一附加模块5021还包括第一奇电容C11，所述第一奇电容C11电性连接于所述第一电压端VDD与所述第二奇晶体管T21的所述栅极之间；所述第二附加模块5022还包括第一偶电容C12，所述第一偶电容C12电性连接于所述第一电压端VDD与所述第二偶晶体管T22的所述栅极之间。
进一步地，所述第一附加模块5021还包括第六奇晶体管T61，所述第六奇晶体管T61的源极和漏极电性连接于奇数行的所述驱动电路5011的所述第一子开关晶体管Ts1与所述第二奇晶体管T21的所述源极和所述漏极中的一个之间，以及，电性连接于奇数行的所述驱动电路5011的所述第二子开关晶体管Ts2与所述第二奇晶体管T21的所述源极和所述漏极中的一个之间。所述第二附加模块5022还包括第六偶晶体管T62，所述第六偶晶体管T62的源极和漏极电性连接于偶数行的所述驱动电路5012的所述第一子开关晶体管Ts1与所述第二偶晶体管T22的所述源极和所述漏极中的一个之间，以及，电性连接于偶数行的所述驱动电路5012的所述第二子开关晶体管Ts2与所述第二偶晶体管T22的所述源极和所述漏极中的一个之间。
进一步地，所述第一附加模块5021还包括第七奇晶体管T71，所述第七奇晶体管T71的源极和漏极电性连接于所述第三电压端Vi与所述第二奇晶体管T21的所述栅极之间；所述第二附加模块5022还包括第七偶晶体管T72，所述第七偶晶体管T72的源极和漏极电性连接于所述第三电压端Vi与所述第二偶晶体管T22的所述栅极之间。
请继续参阅图5B及图6C，所述显示面板还包括复用器，所述复用器位于所述显示面板的非显示区500b内，所述复用器通过第一复用信号线ML1和第二复用信号线ML2与多个所述附加电路502电性连接。具体地，所述第一附加模块5021中的所述第五奇晶体管T51的栅极和所述第二附加模块5022中的所述第七偶晶体管T72的栅极与所述第二复用信号线ML2电性连接；所述第一附加模块5021中的所述第七奇晶体管T71的栅极和所述第二附加模块5022中的所述第五偶晶体管T52的栅极与所述第一复用信号线ML1电性连接。可选地，所述第一附加模块5021中的所述第六奇晶体管T61的栅极与所述第二复用信号线ML2电性连接，所述第二附加模块5022中的所述第六偶晶体管T62的栅极与所述第一复用信号线ML1电性连接。
进一步地，所述显示面板还包括时序控制器，所述时序控制器位于所述显示面板的非显示区500b内，所述时序控制器通过第一时钟信号线CKL1、第二时钟信号线CKL2与多个所述附加电路502电性连接。具体地，所述第一附加模块5021中的所述第六奇晶体管T61的栅极与所述第一时钟信号线CKL1电性连接，所述第二附加模块5022中的所述第六偶晶体管T62的栅极与所述第二时钟信号线CKL2电性连接。
请继续参阅图5B、图6A及图6C，奇数行的所述驱动电路5011的所述第一子开关晶体管Ts1的源极和漏极电性连接于奇数行的所述驱动电路5011的所述第一子连接节点A1与所述第二奇晶体管T21的所述源极和所述漏极中的另一个之间，奇数行的所述驱动电路5011的所述第二子开关晶体管Ts2的源极和漏极连接于奇数行的所述驱动电路5011的所述第二子连接节点A2和所述第二奇晶体管T21的所述源极和所述漏极中的另一个之间；偶数行的所述驱动电路5012的所述第一子开关晶体管Ts1的源极和漏极连接于偶数行的所述驱动电路5012的所述第一子连接节点A1与所述第二偶晶体管T22的所述源极和所述漏极中的另一个之间，偶数行的所述驱动电路5012的所述第二子开关晶体管Ts2的源极和漏极连接于偶数行的所述驱动电路5012的所述第二子连接节点A2和所述第二偶晶体管T22的所述源极和所述漏极中的另一个之间。
相对于图5B所示的显示面板，图5A所示的显示面板中由于多个所述附加电路502通过多条扫描线SL与所述栅极驱动芯片504电性连接，使得多个所述附加电路502可位于所述显示区500a内，有利于所述显示面板实现窄边框设计。而相对于图5A所示的显示面板，图5B所示的显示面板中由于多个所述附加电路502与所述复用器及所述时序控制器电性连接，使得多个所述附加电路502可位于所述非显示区500b内，有利于节省所述显示面板显示区500a内的布线空间，降低所述显示面板的布线难度。
如图7是本发明实施例提供的对应图5B所示的显示面板的时序图，下面以所述驱动电路501及所述附加电路502中包括的各晶体管均为P型晶体管为例，结合图7对图5B所示的显示面板的工作原理进行说明。其中，图5B所示的显示面板采用图6A所示的驱动电路及图6C所示的附加电路。
请参阅图5B及图7中的(a)，在扫描信号Scan(0)为低电平时，所述第一复用信号线ML1载入的第一复用信号MUX1及所述第二时钟信号线CKL2载入的第二时钟信号XCK为低电平，所述第二复用信号线ML2载入的第二复用信号MUX2及所述第一时钟信号线CKL1载入的第一时钟信号CK为高电平。位于第一行(奇数行)的多个所述驱动电路5011中的所述第四晶体管T4响应扫描信号Scan(0)导通，使得所述第一晶体管T1的栅极电位通过所述第三电压端Vi进行复位；与位于第一行的多个所述驱动电路5011电性连接的所述第一附加模块5021中的所述第七奇晶体管T71响应所述第一复用信号MUX1导通，使得所述第二奇晶体管T21的栅极电位通过所述第三电压端Vi进行复位。
在扫描信号Scan(1)为低电平时，所述第二复用信号MUX2及所述第一时钟信号CK为低电平，所述第一复用信号MUX1及所述第二时钟信号XCK为高电平。位于第一行的多个所述驱动电路5011中的所述第三晶体管T3、所述第八晶体管T8及所述第十一晶体管T11响应扫描信号Scan(1)导通，多条所述第一信号线DL载入的所述数据信号Vdata经所述第八晶体管T8、所述第一晶体管T1及所述第三晶体管T3传输至所述第一晶体管T1的栅极(即B点处)，所述第二电容C2维持所述第一晶体管T1的栅极电位为Vdata-Vth1(即位于第一行、第一列的所述驱动电路中的B点处的电位为Vdata1-Vth1，位于第一行、第二列的所述驱动电路中的B点处的电位为Vdata2-Vth1，……。其中，Vdatai表示第i子信号线DLi载入的数据信号，i＝1、2、……。)；位于第一行的多个驱动电路5011中的所述第十一晶体管T11导通使得所述发光器件D1的阳极电位通过所述第三电压端Vi进行复位。与位于第一行的多个所述驱动电路5011电性连接的所述第一附加模块5021中的所述第五奇晶体管T51响应所述第二复用信号MUX2导通，所述第六奇晶体管T61响应所述第一时钟信号CK导通，多条所述第一信号线DL载入的数据信号Vdata经所述第五奇晶体管T51、所述第二奇晶体管T21及所述第六奇晶体管T61传输至所述第一奇电容C11的所述第二端(即Co点处)，所述第一奇电容C11维持Co点处的电位为Vdata-Vth2(即与位于第一行、第一列的所述驱动电路电性连接的所述第一附加模块中的Co点处的电位为Vdata1-Vth2，与位于第一行、第二列的所述驱动电路电性连接的所述第一附加模块中的Co点处的电位为Vdata2-Vth2，……。)。
与此同时，位于第二行(偶数行)的多个所述驱动电路5012中的所述第四晶体管T4响应扫描信号Scan(1)导通，使得所述第一晶体管T1的栅极电位通过所述第三电压端Vi进行复位；与位于第二行的多个所述驱动电路5012电性连接的所述第二附加模块5022中的所述第七偶晶体管T72响应所述第二复用信号MUX2导通，使得所述第二偶晶体管T22的栅极电位通过所述第三电压端Vi进行复位。
在扫描信号Scan(2)为低电平时，所述第二复用信号MUX2及所述第一时钟信号CK为高电平，所述第一复用信号MUX1及所述第二时钟信号XCK为低电平。位于第一行的多个所述驱动电路5011中的所述开关晶体管Ts响应扫描信号Scan(2)导通，所述连接节点A处的电位变为Vdata-Vth2(即位于第一行、第一列的所述驱动电路中的所述连接节点A处的电位变为Vdata1-Vth2，位于第一行、第二列的所述驱动电路中的所述连接节点A处的电位变为Vdata2-Vth2，……。)；与位于第一行的多个所述驱动电路5011电性连接的所述第一附加模块5021中的所述第七奇晶体管T71响应所述第一复用信号MUX1导通，使得所述第二奇晶体管T21的栅极通过所述第三电压端Vi进行复位。
与此同时，位于第二行的多个所述驱动电路5012中的所述第三晶体管T3、所述第八晶体管T8及所述第十一晶体管T11响应扫描信号Scan(2)导通，多条所述第一信号线DL载入的所述数据信号Vdata经所述第八晶体管T8、所述第一晶体管T1及所述第三晶体管T3传输至所述第一晶体管T1的栅极(即B点处)，所述第二电容C2维持所述第一晶体管T1的栅极电位为Vdata-Vth1(即位于第二行、第一列的所述驱动电路中的B点处的电位为Vdata1-Vth1，位于第二行、第二列的所述驱动电路中的B点处的电位为Vdata2-Vth1，……。)；位于第二行的多个驱动电路5012中的所述第十一晶体管T11导通使得所述发光器件D1的阳极电位通过所述第三电压端Vi进行复位。与位于第二行的多个所述驱动电路5012电性连接的所述第二附加模块5022中的所述第五偶晶体管T52响应所述第一复用信号MUX1导通，所述第六偶晶体管T62响应所述第二时钟信号XCK导通，多条所述第一信号线DL载入的数据信号Vdata经所述第五偶晶体管T52、所述第二偶晶体管T22及所述第六偶晶体管T62传输至所述第一偶电容C12的所述第二端(即Ce点处)，所述第一偶电容C12维持Ce点处的电位为Vdata-Vth2(即与位于第二行、第一列的所述驱动电路电性连接的所述第二附加模块中的Ce点处的电位为Vdata1-Vth2，与位于第二行、第二列的所述驱动电路电性连接的所述第二附加模块中的Ce点处的电位为Vdata2-Vth2，……。)。
与此同时，位于第三行(奇数行)的多个所述驱动电路5011中的所述第四晶体管T4响应扫描信号Scan(2)导通，使得所述第一晶体管T1的栅极电位通过所述第三电压端Vi进行复位；与位于第三行的多个所述驱动电路5011电性连接的所述第一附加模块5021中的所述第七奇晶体管T71响应所述第一复用信号MUX1导通，使得所述第二奇晶体管T21的栅极通过所述第三电压端Vi进行复位。可以理解的，由于所述第一附加模块5021仅与奇数行的所述驱动电路电性连接，因此，与位于第三行的多个所述驱动电路电性连接的所述第一附加模块5021即为与位于第三行的多个所述驱动电路电性连接的所述第一附加模块5021。
在发光控制信号EM1为低电平时，位于第一行的多个所述驱动电路5011中的所述第九晶体管T9及所述第十晶体管T10响应所述发光控制信号EM1导通，所述第一晶体管T1产生驱动电流驱动所述发光器件D1发光。
依次类推，还可得到Scan(3)等其余的扫描信号为低电平时，所述显示面板对应的工作原理，在此不再进行赘述。
通过分析图5B所示的显示面板的工作原理可知：所述第一时钟信号CK及所述第二复用信号MUX2有效时的时刻对应奇数行的驱动电路5011接收所述第一信号线DL传输的所述数据信号Vdata的时刻；所述第二时钟信号XCK及所述第一复用信号MUX1有效时的时刻对应偶数行的驱动电路5012接收所述第一信号线DL传输的所述数据信号Vdata的时刻。
此外，所述第一附加模块5021中的所述第五奇晶体管T51的栅极和所述第二附加模块5022中的所述第七偶晶体管T72的栅极还可与所述第一复用信号线ML1电性连接；所述第一附加模块5021中的所述第七奇晶体管T71的栅极和所述第二附加模块5022中的所述第五偶晶体管T52的栅极还可与所述第二复用信号线ML2电性连接。相应地，所述第一附加模块5021中的所述第六奇晶体管T61的栅极与所述第二时钟信号线CKL2电性连接，所述第二附加模块5022中的所述第六偶晶体管T62的栅极与所述第一时钟信号线CKL1电性连接，对应的控制时序如图7中的(b)所示。此时，所述第一时钟信号CK及所述第二复用信号MUX2有效时的时刻对应偶数行的驱动电路接收所述第一信号线DL传输的所述数据信号Vdata的时刻；所述第二时钟信号XCK及所述第一复用信号MUX1有效时的时刻对应奇数行的驱动电路接收所述第一信号线DL传输的所述数据信号Vdata的时刻。
可选地，所述第五奇晶体管T51的栅极、所述第五偶晶体管T52的栅极、所述第七奇晶体管T71的栅极和所述第七偶晶体管T72的栅极均与所述第一复用信号线ML1电性连接；所述第六奇晶体管T61的栅极、所述第六偶晶体管T62的栅极均与所述第一复用信号线ML1电性连接或均与所述第二时钟信号线CKL2电性连接。此时所述第五奇晶体管T51、所述第六奇晶体管T61及所述第七偶晶体管T72为N型晶体管，所述第五偶晶体管T52、所述第六偶晶体管T62及所述第七奇晶体管T71为P型晶体管，以降低所述显示面板所用的复用信号线的数量。其中，所述第一复用信号线ML1载入的第一复用信号MUX1及所述第二时钟信号线CKL2载入的第二时钟信号XCK的时序如图7中的(a)所示。
可选地，所述第五奇晶体管T51的栅极、所述第五偶晶体管T52的栅极、所述第七奇晶体管T71的栅极和所述第七偶晶体管T72的栅极均与所述第二复用信号线ML2电性连接；所述第六奇晶体管T61的栅极、所述第六偶晶体管T62的栅极均与所述第二复用信号线ML2电性连接或均与所述第一时钟信号线CKL1电性连接。此时所述第五奇晶体管T51、所述第六奇晶体管T61及所述第七偶晶体管T72为N型晶体管，所述第五偶晶体管T52、所述第六偶晶体管T62及所述第七奇晶体管T71为P型晶体管，以降低所述显示面板所用的复用信号线的数量。其中，所述第二复用信号线ML2载入的第二复用信号MUX2及所述第一时钟信号线CKL1载入的第一时钟信号CK的时序如图7中的(b)所示。
可选地，图5B所示的显示面板中位于同一列的多个所述驱动电路501与一所述附加电路502电性连接，但在实际应用时，位于同一列的多个所述驱动电路501也可与多个所述附加电路502电性连接(如位于同一列的多个所述驱动电路中，位于第一行的驱动电路和位于第二行的驱动电路与同一所述附加电路电性连接，且所述附加电路的所述第一附加模块与第一行的驱动电路电性连接，所述附加电路的所述第二附加模块与第二行的驱动电路电性连接；位于第三行的驱动电路和位于第四行的驱动电路与同一所述附加电路电性连接，且所述附加电路的所述第一附加模块与第三行的驱动电路电性连接，所述附加电路的所述第二附加模块与第四行的驱动电路电性连接，……。)，多个所述附加电路502仍位于所述非显示区500b内。
如图8是本发明实施例提供的显示面板亮度测量预期效果图，其中，L1表示采用本发明得到的亮度测量预期效果曲线，L2表示采用图1A～图1B所示的现有设计得到的亮度测量预期效果曲线，ΔL1与ΔL2表示一帧时间(1frame)内亮度的变化量。相较于图1A～图1B所示的现有设计，本发明中的驱动电路中的所述连接节点A与所述第一晶体管T1的栅极之间的电位差更小，得到的ΔL1更小。即降低了所述第一子连接晶体管Tc1的源漏极压差，进而降低了所述第一子连接晶体管Tc1的漏电流，最终减小了所述第一晶体管T1的栅极电位在一帧时间内的变化量。
本发明还提供一种显示装置，所述显示装置包括任一上述的驱动电路或任一上述的显示面板。
可以理解地，所述显示装置包括可移动显示装置(如笔记本电脑、手机等)、固定终端(如台式电脑、电视等)、测量装置(如运动手环、测温仪等)等。
本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (19)

1.一种驱动电路，其特征在于，包括：
驱动模块，包括发光器件、第一晶体管及连接晶体管，所述发光器件与所述第一晶体管串联于第一电压端和第二电压端之间，所述第一晶体管的源极和漏极中的一个与第一信号线电性连接；所述连接晶体管包括串联的第一子连接晶体管和第二子连接晶体管，所述第一子连接晶体管和所述第二子连接晶体管具有连接节点，所述第一子连接晶体管的源极和漏极中的一个与所述第一晶体管的栅极电性连接，所述第一子连接晶体管的栅极和所述第二子连接晶体管的栅极电性连接；所述连接晶体管包括第三晶体管，所述第三晶体管电性连接于所述第一晶体管的栅极和所述第一晶体管的所述源极和所述漏极中的一个之间，所述第三晶体管包括串联的第三子连接晶体管和第四子连接晶体管，所述第三子连接晶体管和所述第四子连接晶体管具有第一子连接节点，所述第一子连接晶体管包括所述第三子连接晶体管，所述第二子连接晶体管包括所述第四子连接晶体管，所述连接节点包括所述第一子连接节点；以及，
附加模块，包括第二晶体管及第一子开关晶体管，所述第二晶体管的源极和漏极中的一个与所述第一信号线电性连接，所述第二晶体管的所述源极和所述漏极中的另一个与所述连接节点、所述第二晶体管的栅极电性连接，所述第二晶体管的阈值电压与所述第一晶体管的阈值电压相同；所述第一子开关晶体管的源极和漏极电性连接于所述第一子连接节点与所述第二晶体管的所述源极和所述漏极中的另一个之间；
其中，所述第三晶体管和所述第一子开关晶体管响应不同级的扫描信号分时导通，且所述第三晶体管先于所述第一子开关晶体管导通。
2.根据权利要求1所述的驱动电路，其特征在于，所述第三子连接晶体管的源极和漏极电性连接于所述第一晶体管的所述栅极与所述第一子连接节点之间，所述第四子连接晶体管的源极和漏极电性连接于所述第一子连接节点与所述第一晶体管的所述源极和所述漏极中的一个之间，所述第三子连接晶体管的栅极和所述第四子连接晶体管的栅极电性连接。
3.根据权利要求2所述的驱动电路，其特征在于，所述连接晶体管还包括第四晶体管，所述第四晶体管包括串联的第五子连接晶体管和第六子连接晶体管，所述第五子连接晶体管和所述第六子连接晶体管具有第二子连接节点；其中，所述第一子连接晶体管包括所述第五子连接晶体管，所述第二子连接晶体管包括所述第六子连接晶体管，所述连接节点包括所述第二子连接节点，所述第五子连接晶体管的源极和漏极电性连接于所述第一晶体管的所述栅极与所述第二子连接节点之间，所述第六子连接晶体管的源极和漏极电性连接于所述第二子连接节点与第三电压端之间，所述第五子连接晶体管的栅极和所述第六子连接晶体管的栅极电性连接。
4.根据权利要求3所述的驱动电路，其特征在于，所述附加模块还包括第五晶体管，所述第五晶体管的源极和漏极电性连接于所述第一信号线和所述第二晶体管的所述源极和所述漏极中的一个之间。
5.根据权利要求4所述的驱动电路，其特征在于，所述附加模块还包括第一电容，所述第一电容电性连接于所述第一电压端与所述第二晶体管的所述源极和所述漏极之间。
6.根据权利要求5所述的驱动电路，其特征在于，还包括开关晶体管，所述开关晶体管包括所述第一子开关晶体管和第二子开关晶体管，所述第二子开关晶体管的源极和漏极电性连接于所述第二子连接节点和所述第二晶体管的所述源极和所述漏极中的另一个之间。
7.根据权利要求6所述的驱动电路，其特征在于，所述附加模块还包括第六晶体管，所述第六晶体管的源极和漏极电性连接于所述第一子开关晶体管与所述第二晶体管的所述源极和所述漏极中的另一个之间，以及，电性连接于所述第二子开关晶体管与所述第二晶体管的所述源极和所述漏极中的另一个之间。
8.根据权利要求3所述的驱动电路，其特征在于，所述附加模块还包括第七晶体管，所述第七晶体管的源极和漏极电性连接于所述第三电压端与所述第二晶体管的所述栅极之间。
9.根据权利要求4所述的驱动电路，其特征在于，所述驱动模块还包括：
第二电容，串联于所述第一电压端与所述第一晶体管的所述栅极之间。
10.一种显示面板，其特征在于，包括如权利要求1～9任一所述的驱动电路。
11.根据权利要求10所述的显示面板，其特征在于，所述附加模块位于所述显示面板的显示区或非显示区。
12.一种显示面板，其特征在于，包括：
多个阵列排布的驱动电路，每一所述驱动电路包括驱动模块及开关模块，所述驱动模块包括发光器件、第一晶体管及连接晶体管，所述发光器件与所述第一晶体管串联于第一电压端和第二电压端之间，所述第一晶体管的源极和漏极中的一个与第一信号线电性连接；所述连接晶体管包括串联的第一子连接晶体管和第二子连接晶体管，所述第一子连接晶体管和所述第二子连接晶体管具有连接节点，所述第一子连接晶体管的源极和漏极中的一个与所述第一晶体管的栅极电性连接，所述第一子连接晶体管的栅极和所述第二子连接晶体管的栅极电性连接；所述连接晶体管包括第三晶体管，所述第三晶体管电性连接于所述第一晶体管的栅极和所述第一晶体管的所述源极和所述漏极中的一个之间，所述第三晶体管包括串联的第三子连接晶体管和第四子连接晶体管，所述第三子连接晶体管和所述第四子连接晶体管具有第一子连接节点，所述第一子连接晶体管包括所述第三子连接晶体管，所述第二子连接晶体管包括所述第四子连接晶体管，所述连接节点包括所述第一子连接节点；以及，
多个附加电路，每一所述附加电路与对应列的多个所述驱动电路电性连接，每一所述附加电路包括第一附加模块、第二附加模块及信号模块；其中，
所述第一附加模块包括第二奇晶体管，所述第二奇晶体管的源极和漏极中的一个电性连接于奇数行的所述驱动电路的所述连接节点和所述第二奇晶体管的栅极，所述第二奇晶体管的阈值电压与奇数行的所述驱动电路的所述第一晶体管的阈值电压相同；
所述第二附加模块包括第二偶晶体管，所述第二偶晶体管的源极和漏极中的一个电性连接于偶数行的所述驱动电路的所述连接节点和所述第二偶晶体管的栅极，所述第二偶晶体管的阈值电压与偶数行的所述驱动电路的所述第一晶体管的阈值电压相同；
所述信号模块包括第五奇晶体管和第五偶晶体管，所述第五奇晶体管的源极和漏极电性连接于所述第二奇晶体管的所述源极和所述漏极中的一个与所述第一信号线之间，所述第五偶晶体管的源极和漏极电性连接于所述第二偶晶体管的所述源极和漏极中的一个与所述第一信号线之间，所述第五奇晶体管的栅极电性连接于第二信号线，所述第五偶晶体管的栅极电性连接于第三信号线；
其中，所述开关模块包括第一子开关晶体管，奇数行的所述驱动电路的所述第一子开关晶体管的源极和漏极电性连接于奇数行的所述驱动电路的所述第一子连接节点与所述第二奇晶体管的所述源极和所述漏极中的另一个之间；偶数行的所述驱动电路的所述第一子开关晶体管的源极和漏极电性连接于偶数行的所述驱动电路的所述第一子连接节点与所述第二偶晶体管的所述源极和所述漏极中的另一个之间；所述第三晶体管和所述第一子开关晶体管响应不同级的扫描信号分时导通，且所述第三晶体管先于所述第一子开关晶体管导通。
13.根据权利要求12所述的显示面板，其特征在于，所述连接晶体管包括第四晶体管，所述第四晶体管包括串联的第五子连接晶体管和第六子连接晶体管，所述第五子连接晶体管和所述第六子连接晶体管具有第二子连接节点；
其中，所述第一子连接晶体管还包括所述第五子连接晶体管，所述第二子连接晶体管还包括所述第六子连接晶体管，所述连接节点还包括所述第二子连接节点；所述第三子连接晶体管的源极和漏极电性连接于所述第一晶体管的所述栅极与所述第一子连接节点之间，所述第四子连接晶体管的源极和漏极电性连接于所述第一子连接节点与所述第一晶体管的所述源极和所述漏极中的另一个之间，所述第三子连接晶体管的栅极和所述第四子连接晶体管的栅极电性连接；所述第五子连接晶体管的源极和漏极电性连接于所述第一晶体管的所述栅极与所述第二子连接节点之间，所述第六子连接晶体管的源极和漏极电性连接于所述第二子连接节点与第三电压端之间，所述第五子连接晶体管的栅极和所述第六子连接晶体管的栅极电性连接。
14.根据权利要求13所述的显示面板，其特征在于，所述开关模块还包括第二子开关晶体管；其中，奇数行的所述驱动电路的所述第二子开关晶体管的源极和漏极电性连接于奇数行的所述驱动电路的所述第二子连接节点和所述第二奇晶体管的所述源极和所述漏极中的另一个之间；偶数行的所述驱动电路的所述第二子开关晶体管的源极和漏极电性连接于偶数行的所述驱动电路的所述第二子连接节点和所述第二偶晶体管的所述源极和所述漏极中的另一个之间。
15.根据权利要求14所述的显示面板，其特征在于，所述第一附加模块还包括第一奇电容，所述第一奇电容电性连接于所述第一电压端与所述第二奇晶体管的所述栅极之间；所述第二附加模块还包括第一偶电容，所述第一偶电容电性连接于所述第一电压端与所述第二偶晶体管的所述栅极之间。
16.根据权利要求15所述的显示面板，其特征在于，所述第一附加模块还包括第六奇晶体管，所述第六奇晶体管的源极和漏极电性连接于奇数行的所述驱动电路的所述第一子开关晶体管与所述第二奇晶体管的所述源极和所述漏极中的另一个之间，以及，电性连接于奇数行的所述驱动电路的所述第二子开关晶体管与所述第二奇晶体管的所述源极和所述漏极中的另一个之间；所述第二附加模块还包括第六偶晶体管，所述第六偶晶体管的源极和漏极电性连接于偶数行的所述驱动电路的所述第一子开关晶体管与所述第二偶晶体管的所述源极和所述漏极中的另一个之间，以及，电性连接于偶数行的所述驱动电路的所述第二子开关晶体管与所述第二偶晶体管的所述源极和所述漏极中的另一个之间。
17.根据权利要求13所述的显示面板，其特征在于，所述第一附加模块还包括第七奇晶体管，所述第七奇晶体管的源极和漏极电性连接于所述第三电压端与所述第二奇晶体管的所述栅极之间；所述第二附加模块还包括第七偶晶体管，所述第七偶晶体管的源极和漏极电性连接于所述第三电压端与所述第二偶晶体管的所述栅极之间。
18.根据权利要求14所述的显示面板，其特征在于，每一所述驱动电路还包括串联于所述第一电压端与所述第一晶体管的所述栅极之间的第二电容。
19.根据权利要求12所述的显示面板，其特征在于，多个所述附加电路位于所述显示面板的非显示区内。
CN202110618746.9A 2021-06-03 2021-06-03 驱动电路及显示面板 Active CN113362758B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110618746.9A CN113362758B (zh) 2021-06-03 2021-06-03 驱动电路及显示面板
PCT/CN2021/103153 WO2022252321A1 (zh) 2021-06-03 2021-06-29 驱动电路及显示面板
US17/606,795 US11942033B2 (en) 2021-06-03 2021-06-29 Driving circuit and display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110618746.9A CN113362758B (zh) 2021-06-03 2021-06-03 驱动电路及显示面板

Publications (2)

Publication Number Publication Date
CN113362758A CN113362758A (zh) 2021-09-07
CN113362758B true CN113362758B (zh) 2022-12-06

Family

ID=77531592

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110618746.9A Active CN113362758B (zh) 2021-06-03 2021-06-03 驱动电路及显示面板

Country Status (3)

Country Link
US (1) US11942033B2 (zh)
CN (1) CN113362758B (zh)
WO (1) WO2022252321A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114038381B (zh) * 2021-11-29 2022-11-15 云谷（固安）科技有限公司 像素电路
WO2023245676A1 (zh) * 2022-06-24 2023-12-28 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板、显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014228676A (ja) * 2013-05-22 2014-12-08 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 画素回路及びその駆動方法
CN111243510A (zh) * 2018-11-28 2020-06-05 三星显示有限公司 有机发光二极管显示器
CN111489701A (zh) * 2020-05-29 2020-08-04 上海天马有机发光显示技术有限公司 阵列基板及其驱动方法、显示面板和显示装置
CN111508435A (zh) * 2020-04-29 2020-08-07 昆山国显光电有限公司 像素驱动电路、显示面板及终端设备
CN112289267A (zh) * 2020-10-30 2021-01-29 昆山国显光电有限公司 像素电路和显示面板

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9633625B2 (en) * 2013-05-22 2017-04-25 Samsung Display Co., Ltd. Pixel circuit and method for driving the same
CN106504701B (zh) * 2016-10-17 2019-04-30 深圳市华星光电技术有限公司 Amoled像素驱动电路及像素驱动方法
WO2018090620A1 (zh) * 2016-11-18 2018-05-24 京东方科技集团股份有限公司 像素电路、显示面板、显示设备及驱动方法
CN106409225B (zh) * 2016-12-09 2019-03-01 上海天马有机发光显示技术有限公司 有机发光像素补偿电路、有机发光显示面板及驱动方法
CN107103878B (zh) * 2017-05-26 2020-07-03 上海天马有机发光显示技术有限公司 阵列基板、其驱动方法、有机发光显示面板及显示装置
CN107274830B (zh) * 2017-07-12 2019-07-02 上海天马有机发光显示技术有限公司 一种像素电路、其驱动方法及有机电致发光显示面板
CN107256690B (zh) * 2017-07-31 2019-11-19 上海天马有机发光显示技术有限公司 一种电致发光显示面板、其驱动方法及显示装置
CN107316606B (zh) * 2017-07-31 2019-06-28 上海天马有机发光显示技术有限公司 一种像素电路、其驱动方法显示面板及显示装置
CN110085170B (zh) * 2019-04-29 2022-01-07 昆山国显光电有限公司 一种像素电路、像素电路的驱动方法和显示面板
CN109903724B (zh) * 2019-04-29 2021-01-19 昆山国显光电有限公司 一种像素电路、像素电路的驱动方法和显示面板
CN110880293B (zh) * 2019-12-09 2021-04-06 合肥视涯技术有限公司 像素补偿电路、显示面板和像素补偿方法
US11011113B1 (en) * 2020-03-26 2021-05-18 Sharp Kabushiki Kaisha TFT pixel threshold voltage compensation circuit with global compensation
CN111613177A (zh) * 2020-06-28 2020-09-01 上海天马有机发光显示技术有限公司 一种像素电路及其驱动方法、显示面板和显示装置
CN111696486B (zh) * 2020-07-14 2022-10-25 京东方科技集团股份有限公司 一种像素驱动电路及其驱动方法、显示基板及显示装置
CN111883044B (zh) * 2020-07-31 2022-09-13 昆山国显光电有限公司 像素电路和显示装置
CN111816119B (zh) * 2020-08-31 2022-02-25 武汉天马微电子有限公司 显示面板及显示装置
CN112259050B (zh) * 2020-10-30 2023-01-06 武汉天马微电子有限公司 显示面板及其驱动方法、显示装置
CN112562588A (zh) 2020-12-24 2021-03-26 武汉华星光电半导体显示技术有限公司 像素驱动电路及显示面板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014228676A (ja) * 2013-05-22 2014-12-08 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 画素回路及びその駆動方法
CN111243510A (zh) * 2018-11-28 2020-06-05 三星显示有限公司 有机发光二极管显示器
CN111508435A (zh) * 2020-04-29 2020-08-07 昆山国显光电有限公司 像素驱动电路、显示面板及终端设备
CN111489701A (zh) * 2020-05-29 2020-08-04 上海天马有机发光显示技术有限公司 阵列基板及其驱动方法、显示面板和显示装置
CN112289267A (zh) * 2020-10-30 2021-01-29 昆山国显光电有限公司 像素电路和显示面板

Also Published As

Publication number Publication date
US20240021154A1 (en) 2024-01-18
US11942033B2 (en) 2024-03-26
CN113362758A (zh) 2021-09-07
WO2022252321A1 (zh) 2022-12-08

Similar Documents

Publication Publication Date Title
US11151946B2 (en) Shift register unit and driving method, gate driving circuit, and display device
US11562673B2 (en) Gate driving structure having overlapped signal wiring and capacitor, array substrate and display device
CN109285504B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路
CN111243496B (zh) 一种像素电路及其驱动方法、显示装置
US11854509B2 (en) Display substrate and driving method conducive to reduce total number of gate scan lines narrowing bezel of display substate
US10714010B2 (en) Pixel compensation circuit, method for driving the same, organic light-emitting diode display panel, and display device
US11450270B2 (en) Pixel circuit and method of driving the same, display device
CN113362758B (zh) 驱动电路及显示面板
CN112771601A (zh) 显示基板、显示装置及显示基板的制作方法
KR101691492B1 (ko) 쉬프트 레지스터, 이의 구동방법, 및 이를 이용하는 디스플레이 장치
CN110111738B (zh) 像素电路、显示基板、显示装置及驱动方法
CN113471265B (zh) 一种显示面板和显示装置
US11783777B2 (en) Pixel circuit and driving method thereof, display substrate and driving method thereof, and display apparatus
CN106782271B (zh) 一种像素电路、显示面板及显示装置
CN114882831A (zh) 一种显示面板的显示控制方法、显示模组及显示装置
CN108538256B (zh) 移位寄存单元及其驱动方法、扫描驱动电路和显示装置
CN113971936A (zh) 显示面板及其驱动方法
US20230397459A1 (en) Display module and display device
CN113689824B (zh) 发射控制驱动器和显示装置
CN110299111B (zh) 一种扫描驱动电路、显示面板和显示面板的驱动方法
US20230343285A1 (en) Shift Register Unit and Driving Method Thereof, Gate Driving Circuit, and Display Panel
US20210043124A1 (en) Gate driver circuit and driving method of display panel
WO2021081703A1 (zh) 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
CN115132127A (zh) 显示基板、显示装置
CN117275398A (zh) 一种显示面板及其驱动方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant