CN117423314A - 像素电路及其驱动方法、显示面板 - Google Patents

Abstract

本发明公开了一种像素电路及其驱动方法、显示面板，通过第一数据写入模块在写入帧和至少一个保持帧中，响应于第一控制信号的有效电位，将第一全局信号线上的全局数据电压写入驱动模块的栅极节点；使得在低频画面刷新中，驱动模块栅极节点写入数据的频率提高或时间延长，使得驱动模块的栅极节点的电位变化较小。通过第二数据写入模块在写入帧中，响应于第二控制信号的有效电位将数据线上的数据控制电压写入控制节点，以使控制节点具有控制电位；在保持帧中将控制节点的电位维持在控制电位，实现通过第二数据写入模块在写入帧向第一发光控制模块写入数据控制电压来控制低频画面刷新，提升显示质量。

Description

像素电路及其驱动方法、显示面板

技术领域

本发明实施例涉及显示技术领域，尤其涉及一种像素电路及其驱动方法、显示面板。

背景技术

随着显示技术的发展，对显示面板画面显示质量的要求也越来越高。

显示面板包括多个像素电路，像素电路包括驱动晶体管，驱动晶体管可以产生驱动电流来驱动像素电路的发光器件发光。

然而，现有技术中存在低频画面刷新时，驱动晶体管的栅极电位难以保持，使得画面显示质量差的问题。

发明内容

本发明提供一种像素电路及其驱动方法、显示面板，以实现在低频画面刷新时，驱动晶体管的栅极电位得到良好保持，提升画面显示质量。

第一方面，本发明实施例提供了一种像素电路，包括：

依次串联连接的驱动模块、第一发光控制模块和发光模块，驱动模块具有栅极节点，第一发光控制模块具有控制节点；

第一数据写入模块，耦接于第一全局信号线和驱动模块之间，并被配置为响应于第一控制信号的有效电位，将第一全局信号线上的全局数据电压写入栅极节点；

第二数据写入模块，耦接于数据线和控制节点之间，并被配置为响应于第二控制信号的有效电位，将数据线上的数据控制电压写入控制节点，以使控制节点具有控制电位。

第二方面，本发明实施例还提供了一种像素电路的驱动方法，用于对第一方面的像素电路进行驱动，驱动方法包括：

第一数据写入模块响应于第一控制信号的有效电位，将第一全局信号线上的全局数据电压写入栅极节点；

第二数据写入模块响应于第二控制信号的有效电位，将数据线上的数据控制电压写入控制节点，以使控制节点具有控制电位。

第三方面，本发明实施例还提供了一种显示面板，包括：多个如第一方面的像素电路，多个像素电路排布成多列；以及，多条如第一方面的第一全局信号线和数据线，其中，在一个显示周期包括一个写入帧和多个保持帧时，相同颜色的各像素电路中的第一数据写入模块耦接同一第一全局信号线，同一列的各像素电路中的第二数据写入模块耦接同一数据线，不同第一全局信号线被配置电压值不同的全局数据电压，不同数据线被配置对应的数据控制电压，数据控制电压与显示面板的显示画面相对应；

可选的，在一个显示周期包括一个写入帧和多个保持帧时中，相同颜色的各像素电路中的第一数据写入模块耦接同一第一全局信号线，同一列的各像素电路中的第二数据写入模块耦接同一数据线，其中，不同第一全局信号线被配置电压值不同的全局数据电压，不同数据线被配置对应的数据控制电压，数据控制电压与显示面板的显示画面相对应；

可选的，显示面板还包括第二全局信号线，在一个显示周期包括多个写入帧时，同一列的各像素电路中的第一数据写入模块耦接同一数据线，各像素电路中的第二数据写入模块耦接第二全局信号线，其中，第二全局信号线被配置全局控制电压，不同数据线被配置对应于的灰阶数据电压，灰阶数据电压与数据线耦接的像素电路的目标灰阶相对应；

可选的，像素电路还包括补偿模块和第二发光控制模块，补偿模块的控制端接入第三控制信号，第二发光控制模块的第一发光控制单元和第二发光控制单元的控制端接入发光控制信号；产生第一控制信号的栅极驱动电路、产生第三控制信号的栅极驱动电路和产生发光控制信号的栅极驱动电路共用相同的时钟信号；

可选的，像素电路还包括第一复位模块、第二复位模块，第一复位模块的控制端接入第四控制信号，第二复位模块的控制端接入第五控制信号；可选的产生第一控制信号的栅极驱动电路、产生第三控制信号的栅极驱动电路、产生第四控制信号的栅极驱动电路、产生第五控制信号的栅极驱动电路和产生发光控制信号的栅极驱动电路共用相同的时钟信号；

可选的，产生第一控制信号的栅极驱动电路、产生第三控制信号的栅极驱动电路、产生第四控制信号的栅极驱动电路和、产生第五控制信号的栅极驱动电路为同一栅极驱动电路。

本实施例的像素电路及其驱动方法、显示面板，通过第一数据写入模块响应于第一控制信号的有效电位，将第一全局信号线上的全局数据电压写入驱动模块的栅极节点；使得低频画面刷新中，驱动模块栅极节点写入数据的频率提高或时间延长，进而使得驱动模块的栅极节点的电位变化较小，也即驱动模块的栅极节点的电位可以得到良好保持。通过第二数据写入模块在写入帧中，响应于第二控制信号的有效电位将数据线上的数据控制电压写入控制节点，以使控制节点具有控制电位；以及在保持帧中将控制节点的电位维持在控制电位，实现通过第二数据写入模块在写入帧向第一发光控制模块写入数据控制电压来控制低频画面刷新，进而在实现低频画面刷新的同时，使得驱动模块的栅极节点电位的变化较小，也即使得驱动模块的栅极节点电位得到良好保持，使得低频画面刷新时，同一显示画面下驱动模块所产生的驱动电流大小变化较小，保证发光模块的发光亮度变化较小，改善屏体闪烁问题，提升显示质量。

附图说明

图1是本发明实施例提供的一种像素电路的结构示意图；

图2是本发明实施例提供的另一种像素电路的结构示意图；

图3是本发明实施例提供的另一种像素电路的结构示意图；

图4是本发明实施例提供的另一种像素电路的结构示意图；

图5是本发明实施例提供的另一种像素电路的结构示意图；

图6是对图5所示像素电路高频画面刷新和低频画面刷新时写入帧的驱动时序图；

图7是对图5所示像素电路在低频画面刷新中保持帧的一种驱动时序图；

图8是对图5所示像素电路在低频画面刷新中保持帧的另一种驱动时序图；

图9是本发明实施例提供的又一种像素电路的结构示意图；

图10是对图9所示像素电路高频画面刷新和低频画面刷新时写入帧的驱动时序图；

图11是对图9所示像素电路在低频画面刷新中保持帧的一种驱动时序图；

图12是本发明实施例提供的开机复位阶段的驱动时序图；

图13是本发明实施例提供的另一种像素电路的结构示意图；

图14是本发明实施例提供的另一种像素电路的结构示意图；

图15是对图13和图14所示像素电路高频画面刷新和低频画面刷新时写入帧的驱动时序图；

图16是对图13和图14所所示像素电路在低频画面刷新中保持帧的一种驱动时序图；

图17是本发明实施例提供的一种像素电路的驱动方法的流程图；

图18是本发明实施例提供的一种显示面板的结构示意图；

图19是本发明实施例提供的另一种显示面板的结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

正如背景技术中所述，现有技术中存在低频画面刷新时，驱动晶体管的栅极电位难以保持，使得画面显示质量差的问题。经发明人研究发现，出现上述问题的原因在于，低频画面刷新具有写入帧和至少一个保持帧，只有在写入帧中向驱动晶体管的栅极写入灰阶数据电压，在保持帧由像素电路中的存储电容保持驱动晶体管的栅极电位。由于像素电路还包括与驱动晶体管栅极连接的开关晶体管，开关晶体管存在一定的漏电流，使得在在低频画面刷新时，写入帧将灰阶数据电压写入到驱动晶体管的栅极后，驱动晶体管的栅极电位难以得到良好保持。而驱动晶体管所产生的驱动电流与驱动晶体管的栅极电压值大小有直接关系，驱动晶体管的栅极电压不能良好保持，会使得显示面板显示同一显示画面时驱动电流大小会发生变化，示例性的，在对应于同一显示画面的写入帧和保持帧，驱动晶体管所产生的驱动电流不同，和/或在对应于同一显示画面的不同保持帧，驱动晶体管所产生的驱动电流不同。发光器件的发光亮度与流过的驱动电流大小相关，驱动电流不同则会使得发光器件的发光亮度不同，造成低频画面刷新时屏体闪烁，显示画面质量差。

基于上述原因，本发明实施例提供一种像素电路，其中显示面板的画面刷新频率不同时，像素电路工作于不同的画面刷新频率下。图1是本发明实施例提供的一种像素电路的结构示意图，图2是本发明实施例提供的另一种像素电路的结构示意图，参考图1和图2，该像素电路包括：依次串联连接的驱动模块111、第一发光控制模块112和发光模块113，驱动模块111具有栅极节点G1，第一发光控制模块112具有控制节点B1；

第一数据写入模块120，耦接于第一全局信号线VDH和驱动模块111之间，并被配置为响应于第一控制信号Ctrl1的有效电位，将第一全局信号线VDH上的全局数据电压写入栅极节点G1；

第二数据写入模块130，耦接于数据线Data和控制节点B1之间，并被配置为响应于第二控制信号Ctrl2的有效电位，将数据线Data上的数据控制电压写入控制节点B1，以使控制节点B1具有控制电位。其中，第一发光控制模块112受数据控制电压的控制而导通或关断。

其中，驱动模块111、第一发光控制模块112和发光模块113串联连接在第一电源电压线VDD和第二电源电压线VSS之间，驱动模块111和第一发光控制模块112导通时，发光模块113被点亮；驱动模块111或第一发光控制模块112关断时，发光模块113不点亮。发光模块113可以包括发光器件D1，该发光器件可以是有机发光器件（例如OLED）或无机发光器件(例如Micro-LED)，本实施例在此不做具体限定。

驱动模块111可以包括驱动晶体管，驱动模块111的栅极节点G1可以连接驱动晶体管的栅极，或者驱动晶体管的栅极作为驱动模块111的栅极节点G1。驱动模块111还包括源极节点S1和漏极节点D1，驱动晶体管还包括源极和漏极，其中驱动晶体管的源极连接驱动模块111的源极节点S1或者驱动晶体管的源极作为驱动模块111的源极节点S1，驱动晶体管的漏极连接驱动模块111的漏极节点D1或者驱动晶体管的漏极作为驱动模块111的漏极节点D1。驱动模块111与第一发光控制模块112串联连接，第一发光控制模块112可以连接在驱动模块111的源极节点S1，也可以连接在驱动晶体管的漏极节点D1。

参考图1和图2，像素电路还包括第一数据写入模块120。参考图1，在本发明部分可选实施例中，第一数据写入模块120直接连接驱动模块111的栅极节点G1；在本发明另一部分可选实施例中，如图2所示，第一数据写入模块120可以不直接连接驱动模块111的栅极节点G1，而与驱动模块111的源极节点S1或漏极节点D1连接，此种像素电路还包括补偿模块140，补偿模块140被配置为在阈值补偿阶段将驱动模块111中的驱动晶体管的阈值电压写入栅极节点G1。

其中，显示面板的画面显示可以划分为多个显示周期，示例性的，一个显示周期对应的时间长度为1秒。一个显示周期包括至少一个写入帧。第二数据写入模块130用于在写入帧中，响应于第二控制信号的有效电位，将数据线Data上的数据控制电压写入控制节点B1，以使控制节点B1具有控制电位。

示例性的，在画面刷新频率较高时，一个显示周期包括多个写入帧，在本发明部分可选实施例中，在画面刷新频率较高时，一个显示周期所包括的每一帧均为写入帧。示例性的，一个显示周期的时间长度为1秒，画面刷新频率为90Hz时，1秒内的所包括的90帧均为写入帧。可选的，一个显示周期还包括至少一本保持帧。在本发明另一部分可选实施例中，在画面刷新频率较高时，一个显示周期可以包括多个写入帧，还可以包括至少一个保持帧，本实施例在此不做具体限定。在显示画面刷新频率较低时，一个显示周期可以包括一个写入帧和多个保持帧，示例性的，一个显示周期的时间长度为1秒，画面刷新频率为90Hz时，1秒内的所包括的1帧为写入帧，其他89帧为保持帧。第二数据写入模块130还用于在保持帧中，将控制节点B1的电位维持在控制电位。

本实施例中，第一数据写入模块120耦接于第一全局信号线VDH和驱动模块111之间。其中，第一全局信号线VDH被配置为传输全局数据电压，第一数据写入模块120在写入帧和至少一个保持帧中，响应于第一控制信号Ctrl1的有效电位，将全局数据电压写入驱动模块111的栅极节点G1。其中在一次画面刷新的写入帧和保持帧中，全局数据电压保持不变。像素电路还可以包括存储模块150，存储模块150与栅极节点G1连接，被配置为存储保持栅极节点G1的电位。与现有技术中每个像素电路对应一个灰阶数据电压不同，本实施例中，全局数据电压可以对应显示面板中的多个像素电路，在本发明部分可选实施例中，相同颜色的像素电路对应的全局数据电压相同，其中相同颜色的像素电路指像素电路中发光模块113的发光颜色相同。其中，全局数据电压被配置为在驱动支路110导通时，驱动模块111根据全局数据电压产生的驱动电流使发光模块113发光的电压。

另外，与现有技术不同，本实施例中，在一个显示周期包括写入帧和保持帧时，可以不只在写入帧第一数据写入模块120向驱动模块111的栅极节点G1写入数据（即全局数据电压），在至少一个保持帧，第一数据写入模块120也向驱动模块111的栅极节点G1写入数据，使得在低频画面刷新时，向驱动模块111栅极节点G1写入数据的频率提高或时间延长，进而使得驱动模块111的栅极节点G1的电位变化较小，也即驱动模块111的栅极节点G1的电位可以得到良好保持。

像素电路还包括第二数据写入模块130，第二数据写入模块130耦接于数据线Data和控制节点B1之间。在写入帧中，第二数据写入模块130响应于第二控制信号Ctrl2的有效电位，将数据线Data上的数据控制电压写入控制节点B1，以使控制节点B1具有控制电位；在显示周期包括保持帧时，在保持帧中，第二数据写入模块130将控制节点B1的电位维持在控制电位。第一发光控制模块112受数据控制电压的控制而导通或关断，数据控制电压可以包括使第一发光控制模块112导通的电压和使第一发光控制模块112关断的电压，若在写入帧第二数据写入模块130将使第一发光控制模块112导通的电压写入到控制节点B1，则在写入帧第一发光控制模块112导通；同时由于在保持帧中，第二数据写入模块130可以维持写入帧控制节点B1被写入的控制电位，使得在保持帧，第一发光控制模块112也导通。相反的，若在写入帧第二数据写入模块130将使第一发光控制模块112关断的电压写入到控制节点B1，则在写入帧第一发光控制模块112关断；同时由于在保持帧中，第二数据写入模块130可以维持写入帧控制节点B1被写入的控制电位，使得在保持帧，第一发光控制模块112也关断。也即在一个显示周期中，同一像素电路中第一发光控制模块112的导通状态保持不变，像素电路中发光模块113的发光状态保持不变，相应的，显示画面不发生改变。其中，第一发光控制模块112导通时，驱动模块111、以及第一电源电压线VDD和第二电源电压线VSS之间其他具有开关作用的也导通时，驱动支路110导通；第一发光控制模块112关断时，驱动支路110关断。

示例性的，数据控制电压与显示面板的显示画面对应。若一组写入帧和保持帧（记为第一组写入帧和保持帧）与下一组写入帧和保持帧（记为第二组写入帧和保持帧），显示画面不同，即显示画面需要改变。则在第二组写入帧和保持帧相对于第一组写入帧和保持帧中，则同一像素中的各子像素对应的像素电路中第一发光控制模块112的导通状态可能发生改变。示例性的，在第一组写入帧和保持帧中，同一像素中的各子像素对应的像素电路的控制节点B1被写入导通控制电位，则同一像素中的各子像素对应的像素电路中第一发光控制模块112导通，在第二组写入帧和保持帧中，同一像素中的各子像素对应的像素电路的控制节点B1被写入关断控制电位，同一像素中的各子像素对应的像素电路中第一发光控制模块112关断。

因此，第一数据写入模块120在写入帧和至少一个保持帧中，响应于第一控制信号Ctrl1的有效电位，将全局数据电压写入驱动模块111的栅极节点G1的情况下，可以通过第二数据写入模块130在写入帧向第一发光控制模块112写入数据控制电压来控制发光模块113低频画面刷新的同时，使得驱动模块111的栅极节点G1电位的变化较小，也即使得驱动模块111的栅极节点G1电位得到良好保持，使得低频画面刷新时，同一显示画面下驱动模块111所产生的驱动电流大小变化较小，保证发光模块113的发光亮度变化较小，改善屏体闪烁问题，提升显示质量。

本实施例的像素电路，通过第一数据写入模块响应于第一控制信号的有效电位，将第一全局信号线上的全局数据电压写入驱动模块的栅极节点；使得低频画面刷新中，驱动模块栅极节点写入数据的频率提高或时间延长，进而使得驱动模块的栅极节点的电位变化较小，也即驱动模块的栅极节点的电位可以得到良好保持。通过第二数据写入模块在写入帧中，响应于第二控制信号的有效电位将数据线上的数据控制电压写入控制节点，以使控制节点具有控制电位；以及在保持帧中将控制节点的电位维持在控制电位，实现通过第二数据写入模块在写入帧向第一发光控制模块写入数据控制电压来控制低频画面刷新，进而在实现低频画面刷新的同时，使得驱动模块的栅极节点电位的变化较小，也即使得驱动模块的栅极节点电位得到良好保持，使得低频画面刷新时，同一显示画面下驱动模块所产生的驱动电流大小变化较小，保证发光模块的发光亮度变化较小，改善屏体闪烁问题，提升显示质量。

图3是本发明实施例提供的另一种像素电路的结构示意图，其中，图1-图3均可以对应低频画面刷新时像素电路与显示面板中信号线的连接情况。参考图3，在上述实施例的基础上，可选的，第一发光控制模块112包括第一发光控制晶体管T1，第一发光控制晶体管T1的栅极与控制节点B1电连接；数据控制电压被配置为在控制第一发光控制晶体管T1导通时，使第一发光控制晶体管T1工作于线性区。

具体的，第一发光控制晶体管T1为开关晶体管，第一发光控制晶体管T1工作于线性区时，第一发光控制晶体管T1的栅极电位的微小变化对流过第一发光控制晶体管T1的电流无影响。通过设置数据控制电压满足在控制第一发光控制晶体管T1导通时，使得第一发光控制晶体管T1工作于线性区，低频画面刷新时，即使第二数据写入模块130在保持帧对控制节点B1的电位不能非常良好地保持，使控制节点B1的电位发生微小变化时，流过第一发光控制晶体管T1的电流仍可以与写入帧保持一致，仍可以改善低频画面刷新时的闪烁问题。

继续参考图3，可选的，第二数据写入模块130包括写入单元131和存储单元132，写入单元131、存储单元132分别与控制节点B1电连接；写入单元131被配置为在写入帧中，响应于第二控制信号Ctrl2的有效电位，将数据线Data上的数据控制电压写入控制节点B1，以使控制节点B1具有控制电位；存储单元132被配置为在保持帧中，将控制节点B1的电位维持在控制电位。

其中，写入单元131可以包括第一写入晶体管T2，第一写入晶体管T2的栅极接入第二控制信号Ctrl2，第一写入晶体管T2的第一极连接数据线Data，第一写入晶体管T2的第二极连接控制节点B1。第一写入晶体管T2的第一极是源极和漏极中的一者，第一写入晶体管T2的第二极是源极和漏极中另一者。第二控制信号Ctrl2为有效电位时，写入单元131导通，将数据控制电压写入到控制节点B1。存储单元132可以包括第一存储电容C1，存储单元132的一端可以接入固定电压，存储单元132的另一端可以连接控制节点B1。在本发明部分可选实施例中，存储单元132一端接入的固定电压可以复用像素电路所连接的传输固定电压的信号线连接，例如第一电源电压线VDD或第二电源电压线VSS。

需要说明的是，图1所示像素电路中第一发光控制模块112的结构可以与图3所示像素电路中第一发光控制模块112的结构相同，图1所示像素电路中第二数据写入模块130的结构可以与图3所示像素电路中第二数据写入模块130的结构相同。

在本发明部分可选实施例中，在显示周期包括一个写入帧和多个保持帧时，第一控制信号Ctrl1的有效电位被配置为在写入帧和至少一个保持帧产生。

当第一控制信号Ctrl1的有效电位被配置为在写入帧和至少一个保持帧产生时，第一数据写入模块120耦接驱动模块111的源极节点S1，也即图2和图3所示像素电路的情况。

具体的，在显示周期包括一个写入帧和多个保持帧时，第一控制信号Ctrl1的有效电位被配置为在写入帧和至少一个保持帧产生时，第一控制信号Ctrl1被配置为在写入帧存在有效电位脉冲以及在至少一个保持帧存在有效电位脉冲。可选的，在显示周期包括一个写入帧和多个保持帧时，第一控制信号Ctrl1的有效电位被配置为在写入帧和每个保持帧中产生，也即在写入帧和每个保持帧存在第一控制信号Ctrl1的一个有效电位脉冲。如此设置第一控制信号Ctrl1中有效电位的频率，相比于现有技术可以使得在低频画面刷新中，第一数据写入模块120向栅极节点G1写入数据的频率提高，使得两次向栅极节点G1写入数据的时间缩短，保证低频显示时栅极节点G1的电位变化减小，提升显示质量。

在本发明另一部分可选实施例中，在显示周期包括一个写入帧和多个保持帧时，第一控制信号Ctrl1在至少一个保持帧中被配置为维持在有效电位。具体的，当第一控制信号Ctrl1在至少一个保持帧中被配置为维持在有效电位时，第一数据写入模块120耦接栅极节点G1，即图1所示像素电路的情况。

通过设置在显示周期包括一个写入帧和多个保持帧时，第一控制信号Ctrl1在至少一个保持帧被配置为维持在有效电位，一方面可以使得第一控制信号Ctrl1维持在有效电平的保持帧内，全局数据电压可以被持续写入到栅极节点G1，延长向栅极节点G1写入全局数据电压的时间，减小栅极节点G1电位的变化；另一方面，可以使得第一控制信号Ctrl1的跳变频率减小，有利于节约功耗。

图4是本发明实施例提供的另一种像素电路的结构示意图，其中，图4所示像素电路可以对应高频画面刷新时像素电路与显示面板中信号线的连接情况。图4与图2、图3中像素电路的结构相同，只是在不同频率的画面刷新时与显示面板中信号线的连接有所不同。参考图4，在上述技术方案的基础上，在本发明部分可选实施例中，一个显示周期包括多个写入帧时：第一数据写入模块120被配置为耦接于数据线Data和驱动模块111之间，并响应于第一控制信号Ctrl1的有效电位，将数据线Data上的灰阶数据电压写入栅极节点G1；第二数据写入模块130被配置为耦接于第二全局信号线VBH和控制节点B1之间，并响应于第二控制信号Ctrl2的有效电位，将第二全局信号线VBH上的全局控制电压写入控制节点B1，以使控制节点B1具有控制电位。

其中，一个显示周期包括多个写入帧时，第一数据写入模块120响应于第一控制信号Ctrl1的有效电位，将数据线Data上的灰阶数据电压写入栅极节点G1。其中，灰阶数据电压与全局数据电压的不同点在于，灰阶数据电压可以与像素电路一一对应，不同像素电路对应的灰阶数据电压可以不同，并且相同颜色的两个像素电路对应的灰阶数据电压也可以不同。

在上述技术方案的基础上，对于图4所示像素电路，可选的，灰阶数据电压与显示灰阶对应，同一显示亮度等级的不同显示灰阶下的灰阶数据电压的电压值不同。

具体的，手机、电脑等显示装置中通常包括亮度调节按键，用户通过该亮度调节按键来调节显示装置的整体显示亮度，每次通过对亮度调节按键的触按动作可对应一个输入的显示亮度等级。其中，每个显示亮度等级可对应显示面板中最大灰阶的一个显示亮度，显示面板中最大灰阶对应的显示亮度发生改变后，其他灰阶对应的显示亮度也会发生改变。具体的，当显示面板中最大灰阶对应的显示亮度增大时，其他灰阶对应的显示亮度也增大；当显示面板中最大灰阶对应的显示亮度减小时，其他灰阶对应的显示亮度也减小。本实施例的像素电路，高频画面刷新时，可以兼容现有技术像素电路中高频画面刷新时，具有不同显示灰阶的显示画面的显示。

高频画面刷新时，第二数据写入模块130响应于第二控制信号Ctrl2的有效电位，将第二全局信号线VBH上的全局控制电压写入控制节点B1，其中全局控制电压与数据控制电压的不同点在于，数据控制电压与像素电路一一对应，不同像素电路对应的数据控制电压可以不同；全局控制电压与全部像素电路对应，各像素电路对应的全局控制电压相同。可选的，数据控制电压具有第一电位和第二电位，全局控制电压具有第三电位，其中，第一电位和第三电位被配置为使第一发光控制模块112导通，第二电位被配置为使第一发光控制模块112关断；在本发明部分可选实施例中，第三电位与第一电位相等。因此，在低频画面刷新中，在写入帧，显示面板中可以有部分像素电路的控制节点B1被写入的数据控制电压具有第一电位，相应的第一发光控制模块112导通；部分像素电路的控制写点被写入的数据控制电压具有第二电位，相应的第二发光控制模块关断。高频画面刷新时，在写入帧，显示面板中所有像素电路的控制节点B1被写入全局控制电压，全局控制电压具有第三电位，使得全部像素电路中第一发光控制模块112均导通；此种情况下画面刷新的频率等于第一数据写入模块120写入灰阶数据电压的频率。

对于图4所示像素电路，可选的，在显示周期包括一个写入帧和多个保持帧时，全局数据电压与显示亮度等级对应，显示亮度等级相同时，全局数据电压的电压值相同，显示亮度等级不同时，全局数据电压的电压值不同。

示例性的，全局数据电压可以是对应显示亮度等级下设定灰阶对应的灰阶数据电压，例如该设定灰阶可以是最大显示灰阶。具体的，在低频画面刷新中，全局数据电压与显示亮度等级对应，可以实现不同显示亮度等级下对应的显示画面的亮度不同。

继续参考图1-图3，在本发明另一部分可选实施例中，图1-图3还可以对应低频画面刷新时像素电路与显示面板中信号线的连接情况。在一个显示周期包括多个写入帧时：第一数据写入模块120被配置为耦接于第一全局信号线VDH和驱动模块111之间，并响应于第一控制信号Ctrl1的有效电位，将全局数据电压写入栅极节点G1；第二数据写入模块130被配置为耦接于数据线Data和控制节点B1之间，并响应于第二控制信号Ctrl2的有效电位，将数据控制电压写入控制节点B1，以使控制节点B1具有控制电位。此实施方式中，在低频画面刷新和高频画面刷新时，第一数据写入模块120均被配置为耦接于第一全局信号线VDH和驱动模块111之间，第二数据写入模块130均被配置为耦接于数据线Data和控制节点B1之间，使得低频画面刷新和高频画面刷新时，对第一数据写入模块120的连接配置相同，对第二数据写入模块130的连接配置也相同，进而使得显示面板中无需设置画面刷新频率的切换时，对第一数据写入模块120的连接进行切换的结构以及对第二数据写入模块130的连接进行切换的结构，使得显示面板的结构简化，并且对像素电路的驱动方式简单，容易实现。

在上述技术方案的基础上，一个显示周期包括多个写入帧时：第一数据写入模块120被配置为耦接于第一全局信号线VDH和驱动模块111之间；第二数据写入模块130被配置为耦接于数据线Data和控制节点B1之间的情况下，可选的，在低频画面刷新和高频画面刷新时，全局数据电压与显示亮度等级对应，显示亮度等级相同时，全局数据电压的电压值相同，显示亮度等级不同时，全局数据电压的电压值不同；也即无论高频画面刷新还是低频画面刷新，本实施例中，全局数据电压均匀显示亮度等级对应，相应的，画面的显示亮度由显示亮度等级决定，在同一显示亮度等级下，发光模块113只有亮态或暗态之分。示例性的，在全局数据电压等于对应的显示亮度等级下设定灰阶对应的灰阶数据电压时，在本实施例中，在每个显示亮度等级下，发光模块113的发光亮度仅包括设定灰阶对应的亮度（亮态）以及0灰阶（暗态）对应的亮度两种情况。此种情况下，在像素包括红色子像素、绿色子像素和蓝色子像素时，显示面板可以显示红色（仅红色子像素点亮），绿色（仅绿色子像素点亮），蓝色（仅蓝色子像素点亮），白色（红色子像素、绿色子像素和蓝色子像素均点亮），黄色（仅红色子像素和绿色子像素点亮），紫色（仅红色子像素和蓝色子像素点亮），青色（仅绿色子像素和蓝色子像素点亮），黑色（红色子像素、绿色子像素和蓝色子像素均不点亮），共8种颜色的显示。

在上述技术方案的基础上，一个显示周期包括多个写入帧时：第一数据写入模块120被配置为耦接于第一全局信号线VDH和驱动模块111之间；第二数据写入模块130被配置为耦接于数据线Data和控制节点B1之间的情况下，可选的，在低频画面刷新和高频画面刷新中，数据控制电压具有第一电位和第二电位，其中，第一电位被配置为使第一发光控制模块112导通，第二电位被配置为使第一发光控制模块112关断。

具体的，低频画面刷新和高频画面刷新时，第一数据写入模块120均向栅极节点G1写入的电压均为全局数据电压，画面刷新的频率可以由第二数据写入模块130向第一发光控制模块112写入的数据控制电压来控制。在数据控制电压为具有第一电位的电压时，画面刷新时像素电路中第一发光控制模块112导通；在数据控制电压为具有第二电位的电压时，画面刷新时像素电路中第一发光控制模块112关断。

在上述各技术方案的基础上，可选的，一个显示周期包括多个写入帧时，第一控制信号Ctrl1的有效电位被配置为在每个写入帧产生，实现以高频刷新画面。一个显示周期包括多个写入帧时，第二控制信号Ctrl2的有效电位被配置为在每个所述写入帧产生，进而保证每一帧内控制节点B1均可以被写入一次全局控制电压，使得第一发光控制模块112在每一帧内打开状态良好。

以下对本发明上述各实施例的像素电路的工作过程进行说明。图5是本发明实施例提供的另一种像素电路的结构示意图，该像素电路可以对应图1所示像素电路的具体电路结构，参考图5，驱动模块111包括驱动晶体管DT，第一发光控制模块112包括第一发光控制晶体管T1，第二数据写入模块130的写入单元131包括第一写入晶体管T2，第二数据写入模块130的存储单元132包括第一存储电容C1，第一数据写入模块120包括第二写入晶体管T3，存储模块150包括第二存储电容C2。其中，像素电路中各晶体管可以是P型晶体管，也可以是N型晶体管，图5中以各晶体管均为P型晶体管为例进行示出。图6是对图5所示像素电路高频画面刷新和低频画面刷新时写入帧的驱动时序图，图7是对图5所示像素电路在低频画面刷新中保持帧的一种驱动时序图，图8是对图5所示像素电路在低频画面刷新中保持帧的另一种驱动时序图。

参考图5和图6，高频画面刷新和低频画面刷新时的写入帧，像素电路的工作过程可以包括数据写入阶段t1、控制电位写入阶段t2和发光阶段t3。

在数据写入阶段t1，第一控制信号Ctrl1为低电位（有效电位），第二写入晶体管T3的导通，将第一全局信号线VDH上的全局数据电压写入到栅极节点G1。

在控制电位写入阶段t2，第二控制信号Ctrl2为低电位（有效电位），第一写入晶体管T2导通，将数据线Data上的数据控制电压写入到控制节点B1。若数据控制电压为第一电位，则第一发光控制晶体管T1导通；若数据控制电压为第二电位，则第一发光控制晶体管T1关断。

发光阶段t3，若数据控制电压为第一电位，驱动晶体管DT根据全局数据电压产生驱动电流，通过导通的第一发光控制晶体管T1传输至发光模块113，使得发光模块113发光；若数据控制电压为第二电位，第一发光控制晶体管T1关断，驱动支路110关断，发光模块113不发光。

参考图5和图7，在低频画面刷新中的保持帧，像素电路的工作过程可以包括数据写入阶段t1和发光阶段t3。保持帧的数据写入阶段t1的工作过程与写入帧的数据写入阶段t1的过程相同，在此不再赘述。其中，图7所示保持帧的驱动时序中，第一控制信号Ctrl1对应的时序与写入帧相同，即在保持帧和写入帧，第一控制信号Ctrl1都存在一个有效电位脉冲，图7所示时序可以对应低频画面刷新中，第一控制信号Ctrl1的有效电位被配置为以高于低频第三频率产生的情况，使得全局数据电压向栅极节点G1写入的频率提高，使得栅极节点G1的栅极电位变化较小。在保持帧中，发光阶段t3可以对应整个保持帧的时间，也即在整个保持帧均为发光阶段t3。在保持帧，第二控制信号Ctrl2始终为无效电位，存储单元132存储控制节点B1在写入帧的控制电位写入阶段t2被写入的控制电位，使得保持帧发光模块113的发光状态与写入帧相同。

参考图5和图8，在低频画面刷新中的保持帧的另一种可选驱动时序中，第一控制信号Ctrl1始终为有效电位，第二控制信号Ctrl2始终为无效电位，相应的，在整个保持帧，第一数据写入模块120（第二写入晶体管T3）保持导通，将全局数据电压持续写入到栅极节点G1，使得栅极节点G1被写入全局电压的时间延长，进而使得在保持帧栅极节点G1可以良好保持为全局数据电压。写入单元131（第一写入晶体管T2）保持关断，由存储单元132保持控制节点B1在写入帧被写入的控制电位。

继续参考图2-图4，可选的，像素电路还包括补偿模块140和第二发光控制模块160，一个显示周期包括多个写入帧时：补偿模块140被配置为在阈值补偿阶段，将驱动模块111中的驱动晶体管DT的阈值电压写入栅极节点G1；第二数据写入模块130被配置为在控制电位写入阶段，将数据控制电压写入控制节点B1，以使控制节点B1具有控制电位；第二发光控制模块160被配置为在阈值补偿阶段和控制电位写入阶段，控制驱动支路110关断，并被配置为在发光阶段，控制驱动支路110导通。

具体的，补偿模块140连接在驱动模块111的栅极节点G1和漏极节点D1之间。补偿模块140在低频画面刷新的写入帧和保持帧中的阈值补偿阶段，以及高频画面刷新的写入帧的阈值补偿阶段，将驱动晶体管DT的阈值电压写入栅极节点G1，以对驱动晶体管DT的阈值电压进行补偿，消除因显示面板中不同像素电路中驱动晶体管DT的阈值电压不一致所带来的显示不均。

在低频画面刷新的写入帧中的控制电位写入阶段，第二控制信号Ctrl2为有效电位信号，第二数据写入模块130将数据线Data上的数据控制电压写入到控制节点B1，除写入帧的控制电位写入阶段，第二控制信号Ctrl2均为无效电位，第二数据写入模块130在写入帧的控制电位写入阶段后，保持控制节点B1的控制电位。

像素电路还包括第二发光控制模块160，第二发光控制模块160可以包括在驱动支路110中，在阈值补偿阶段和控制电位写入阶段，第二发光控制模块160关断，进而控制驱动支路110关断。在发光阶段，第二发光控制模块160导通，在第一发光控制模块112也导通的情况下，第二发光控制模块160和第一发光控制模块112共同控制驱动支路110导通。

图9是本发明实施例提供的又一种像素电路的结构示意图，该像素电路可以对应图2-图4所示像素电路的具体电路结构。参考图9，与图8相同，驱动支路110耦接于第一电源电压线VDD和第二电源电压线VSS之间，驱动模块111包括驱动晶体管DT，第一发光控制模块112包括第一发光控制晶体管T1，第二数据写入模块130的写入单元131包括第一写入晶体管T2，第二数据写入模块130的存储单元132包括第一存储电容C1，第一数据写入模块120包括第二写入晶体管T3。与图8不同，该像素电路还包括补偿模块140、第二发光控制模块160，补偿模块140耦接于栅极节点G1和漏极节点D1之间，补偿模块140包括补偿晶体管T4。第二发光控制模块160包括第一发光控制单元161和第二发光控制单元162，第一发光控制单元161耦接于第一电源电压线VDD和源极节点S1之间，第二发光控制单元162耦接于漏极节点D1和发光模块113之间，发光模块113耦接于第二发光控制单元162和第二电源电压线VSS之间。第一发光控制单元161包括第二发光控制晶体管T5，第二发光控制单元162包括第三发光控制晶体管T6，发光模块113包括发光器件D1。其中第一发光控制单元161的控制端、第二发光控制单元162的控制端均接入发光控制信号EM。

为了方便说明图9所示像素电路在图2和图3所示低频画面刷新和高频画面刷新、以及图4所示高频画面刷新的不同情况，图9所示像素电路中，未示出与第一数据写入模块120连接的信号线以及与第二数据写入模块130连接的信号线，仅示出了与第一数据写入模块120连接的第一电压输入端V1以及与第二数据写入模块130所连接的第二电压输入端V2，其中在低频画面刷新时，第一电压输入端V1被配置为连接第一全局信号线VDH，第二电压输入端V2被配置为连接数据线Data（对应图2和图3所示情况）。在部分可选实施例方式中，在高频画面刷新时，第一电压输入端V1被配置为连接第一全局信号线VDH，第二电压输入端V2被配置为连接数据线Data（对应图2和图3所示情况）。在另一部分可选实施方式中，高频画面刷新时，第一电压输入端V1被配置为连接数据线Data，第二电压输入端V2被配置为连接第二全局信号线VBH（对应图4所示情况）。

继续参考图9，可选的，第一发光控制模块112耦接于第二发光控制单元162和发光模块113间，具体是连接在第二发光控制单元162和发光器件的阳极之间，进而控制驱动支路110的导通状态。

需要说明的是，第一发光控制模块112在驱动支路110的设置位置被配置为可以控制驱动支路110的导通状态，并且不影响第一数据写入模块120向栅极节点G1写入对应的数据即可。在本发明其他可选实施例中，第一发光控制模块112耦接于第一电源电压线VDD和第一发光控制单元161之间。或者，第一发光控制模块112耦接第一发光控制单元161和源极节点S1之间。或者，第一发光控制模块112耦接于漏极节点D1和第二发光控制单元162之间。

其中，像素电路中各晶体管可以是P型晶体管，也可以是N型晶体管，图5中以各晶体管均为P型晶体管为例进行示出。其中补偿晶体管T4的栅极被配置为接入第三控制信号Ctrl3，第三控制信号Ctrl3为有效电位时，补偿晶体管T4导通。图10是对图9所示像素电路高频画面刷新和低频画面刷新时写入帧的驱动时序图，图11是对图9所示像素电路在低频画面刷新中保持帧的一种驱动时序图。图10和图11所示驱动时序可以对应在高频画面刷新和低频画面刷新时，第一电压输入端V1被配置为连接第一全局信号线VDH，第二电压输入端V2被配置为连接数据线Data的情况（也即高频画面刷新和低频画面刷新时像素电路的与信号线的连接如图2和图3所示情况）。

结合图2和图3，参考图9和图10，在低频画面刷新中的写入帧，以高频画面刷新中的写入帧，像素电路的工作过程包括数据写入阶段t1、阈值补偿阶段t4、控制电位写入阶段t2和发光阶段t3。其中，第一数据写入模块120被配置为高频画面刷新和低频画面刷新时的数据写入阶段t1，将全局数据电压写入栅极节点G1。在本发明部分可选实施例中，阈值补偿阶段t4还包括数据写入阶段t1，也即第一控制信号Ctrl1可以复用为第三控制信号Ctrl3，相应的，第三控制信号Ctrl3与第一控制信号Ctrl1可以由同一条信号线提供，补偿晶体管T4（补偿模块140）与第二写入晶体管T3（第一数据写入模块120）可以连接相同的信号线，从而使得像素电路所连接的信号线的数量较少，节省版图空间，简化显示面板的布线结构。

可选的，补偿模块140被配置为响应于第三控制信号Ctrl3的有效电位，在阈值补偿阶段，将驱动模块中的驱动晶体管DT的阈值电压写入栅极节点G1。

可选的，第二发光控制模块160被配置为响应于发光控制信号EM的有效电位，在阈值补偿阶段和控制电位写入阶段，控制驱动支路110关断，并被配置为响应于发光控制信号EM的无效电位，在发光阶段，控制驱动支路110导通。

其中，在画面刷新频率为高频或低频时，示例性的，低频为第一频率，高频为第二频率，第一控制信号Ctrl1、第三控制信号Ctrl3、发光控制信号EM的频率均为第二频率，也即三者频率相同，因此可选的，设置产生第一控制信号Ctrl1的栅极驱动电路、产生第三控制信号Ctrl3的栅极驱动电路和产生发光控制信号EM的栅极驱动电路共用相同的时钟信号，进而可以减少显示面板边框区域的信号线，有利于实现窄边框设计。

在本发明部分可选实施例中，阈值补偿阶段t4还包括控制电位写入阶段t2，也即第二控制信号Ctrl2可以复用为第三控制信号Ctrl3，相应的，第三控制信号Ctrl3与第二控制信号Ctrl2可以由同一条信号线提供，补偿晶体管T4（补偿模块140）与第一写入晶体管T2（写入单元131）可以连接相同的信号线，从而使得像素电路所连接的信号线的数量较少，节省版图空间，简化显示面板的布线结构。图10和图11中示例性示出了阈值补偿阶段t4还包括数据写入阶段t1的情况。

在数据写入阶段t1（阈值补偿阶段t4），第一控制信号Ctrl1为有效电位信号，第一数据写入模块120（第二写入晶体管T3）导通，将全局数据电压写入栅极节点G1；同时第三控制信号Ctrl3为有效电位信号，补偿模块140（补偿晶体管T4）导通，将驱动晶体管DT的阈值电压写入栅极节点G1。

在控制电位写入阶段t2，第二控制信号Ctrl2为有效电位信号，写入单元131（第一写入晶体管T2）导通，将数据控制电压写入控制节点B1，使得控制节点B1具有控制电位。

在发光阶段t3，发光控制信号EM为有效电位信号，第一发光控制单元161（第二发光控制晶体管T5）和第二发光控制单元162（第三发光控制晶体管T6）导通。若在控制电位写入阶段t2，控制节点B1被写入的控制电位为第一电位，则在发光阶段t3，第一发光控制模块112（第一发光控制晶体管T1）导通，驱动模块111根据全局数据电压产生的驱动电流传输至发光模块113，发光模块113点亮。若在控制电位写入阶段t2，控制节点B1被写入的控制电位为第二电位，则在发光阶段t3，第一发光控制模块112（第一发光控制晶体管T1）关断，驱动模块111根据全局数据电压产生的驱动电流传输至发光模块113，发光模块113不点亮。

继续参考图10，可选的，阈值补偿阶段t4与控制电位写入阶段t2不交叠，相应的，第三控制信号Ctrl3的有效电位脉冲与第二控制信号Ctrl2的有效电位脉冲不交叠，可以保证对驱动晶体管DT的阈值补偿以及控制电位向控制节点B1的写入不会相互影响。其中图10所示驱动时序示意性示出了阈值补偿阶段t4位于控制电位写入阶段t2之前的情况。

继续参考图10，可选的，控制电位写入阶段t2与发光阶段t3之间具有间隔。具体的，像素电路中第一发光控制单元161和第二发光控制单元162的发光控制信号EM由发光控制信号线传输，相应的，第一发光控制晶体管T1的栅极和第二发光控制晶体管T5的栅极与发光控制信号线连接，每条发光控制信号线连接至少一行像素电路。可选的，每条发光控制信号线至少连接两行像素电路，此种情况下，控制电位写入阶段t2与发光阶段t3之间的间隔时间大于或等于第一控制信号Ctrl1的有效电位脉冲的时间与第二控制信号Ctrl2的有效电位脉冲的时间之和。设置控制电位写入阶段t2与发光阶段t3之间具有间隔，可以保证发光控制信号线所连接的像素电路中，第一数据写入模块120向栅极节点G1充分写入数据，以及第二数据写入模块130向控制节点B1充分写入控制电位，保证良好的显示效果。

结合图2和图3，参考图9和图11，在低频画面刷新中的保持帧，像素电路的工作过程包括数据写入阶段t1、阈值补偿阶段t4和发光阶段t3。其中，低频画面刷新和高频画面刷新时，第一电压输入端V1被配置为连接第一全局信号线VDH，第二电压输入端V2被配置为连接数据线Data时，在保持帧，数据线Data可以保持固定电位。

其中，保持帧中的数据写入阶段t1（阈值补偿阶段t4）、发光阶段t3分别与写入帧中的数据写入阶段t1（阈值补偿阶段t4）、发光阶段t3的工作过程相同，在此不再赘述。

与写入帧的工作过程不同的是，在保持帧中，像素电路的工作过程不包括控制电位写入阶段t2，也即在保持帧中，第二控制信号Ctrl2维持为无效电位，在保持帧中，控制节点B1的控制电位由第一存储单元132（第一存储电容C1）存储保持。

本实施例中，第一控制信号Ctrl1的有效电位在每个写入帧和至少一个保持帧产生，第二控制信号Ctrl2的有效电位在写入帧产生，保证高频向栅极节点G1写入全局数据电压的同时，可以通过以低频产生的第二控制信号Ctrl2的有效电位来控制显示画面低频刷新，使得低频显示时栅极节点G1的电位可以有效保持。并且，因每一帧内向栅极节点G1写入的电压均为全局数据电压，使得全局数据电压的写入几乎不产生功耗，保证栅极节点G1被高频写入全局数据电压的同时，保证像素电路的低功耗。

继续参考图9-图11，发光模块113具有阳极节点A1，可选的，像素电路还包括第一复位模块170，第一复位模块170耦接于第一复位信号线Vref1和阳极节点A1之间，其中：第一复位模块170被配置为在第一复位阶段，将第一复位信号线Vref1上的第一复位电压写入阳极节点A1。可选的，第一复位模块170包括第一复位晶体管T7，第一复位晶体管T7的栅极接入第四控制信号Ctrl4。可选的，第一复位模块170被配置为响应于第四控制信号Ctrl4的有效电位，在第一复位阶段，将第一复位信号线Vref1上的第一复位电压写入阳极节点。其中，写入帧和保持帧内，第一复位阶段均在发光阶段t3之前进行，进而在发光阶段t3之前，实现对阳极节点A1的复位，避免阳极节点A1在上一帧的残留电荷对本帧显示的影响。

其中，在高频画面刷新频率和低频画面刷新时，第一控制信号Ctrl1、第三控制信号Ctrl3、第四控制信号Ctrl4、第四控制信号Ctrl5、发光控制信号EM的频率均为为相等的较高频率，也即五者频率相同，可选的，产生第一控制信号Ctrl1的栅极驱动电路、产生第三控制信号Ctrl3的栅极驱动电路、产生第四控制信号Ctrl4的栅极驱动电路、产生第五控制信号Ctrl5的栅极驱动电路和产生发光控制信号EM的栅极驱动电路共用相同的时钟信号，进而可以减少显示面板边框区域的信号线，有利于实现窄边框设计。

可选的，产生第一控制信号Ctrl1的栅极驱动电路、产生第三控制信号Ctrl3的栅极驱动电路、产生第四控制信号Ctrl4的栅极驱动电路和产生第五控制信号Ctrl5的栅极驱动电路为同一栅极驱动电路，进而简化显示面板边框区域栅极驱动电路的数量，进一步缩小边框尺寸。

可选的，阈值补偿阶段t4还包括第一复位阶段t5，相应的，第三控制信号Ctrl3复用为第四控制信号Ctrl4，也即补偿晶体管T4和第一复位晶体管T7的栅极可以接入相同的控制信号，减少像素电路所连接的信号线的数量，节省版图空间，简化显示面板的布线结构。

其中，在高频画面刷新时，第一电压输入端V1被配置为连接第一全局信号线VDH，第二电压输入端V2被配置为连接数据线Data（对应高频画面刷新时，对应图2和图3所示情况），可选的，像素电路的工作过程还包括开机复位阶段，开机复位阶段位于开机后第一个显示周期的写入帧之前。图12是本发明实施例提供的开机复位阶段的驱动时序图，参考图9和图12，画面刷新还包括开机复位阶段t0，开机复位阶段t0位于写入帧之前，其中，在开机复位阶段t0，补偿模块140和第二发光控制模块160被配置为导通，第一数据写入模块120被配置为通过驱动模块111和补偿模块140向栅极节点G1写入全局数据电压和阈值电压，第二数据写入模块130被配置为导通第一发光控制模块112。具体的，在开机复位阶段t0，第一控制信号Ctrl1、第二控制信号Ctrl2、第三控制信号Ctrl3、第四控制信号Ctrl4和发光控制信号EM均包括有效电位信号，使得第一数据写入模块120、补偿模块140、第二数据写入模块130、第二发光控制模块160和第一复位模块170均导通，因像素电路中除驱动晶体管DT以外，其他晶体管均为开关晶体管，驱动晶体管DT的沟道长度比开关晶体管的沟道长度长，驱动晶体管DT的等效电阻最大，所以驱动晶体管DT的栅极节点G1电位Vg<Vs+Vth，其中Vs表示驱动晶体管DT的源极节点S1电位，Vth表示驱动晶体管DT的阈值电压。由于第一数据写入模块120（第二写入晶体管T3）导通，源极节点S1电位Vs约等于全局数据电压，使得在开机复位阶段t0，Vg<Vdh1+Vth，进而保证在后续进行画面刷新时，写入帧的数据写入阶段t1第一数据写入模块120向栅极节点G1写入全局数据电压Vdh1时，驱动晶体管DT可以导通。

图10和图11所示驱动时序也可以对应在低频画面刷新时，第一电压输入端V1被配置为连接第一全局信号线VDH，第二电压输入端V2被配置为连接数据线Data；在高频画面刷新时，第一电压输入端V1被配置为连接数据线Data，第二电压输入端V2被配置为连接第二全局信号线VBH的情况（也即低频画面刷新时像素电路的与信号线的连接如图2和图3，高频画面刷新时像素电路的与信号线的连接如图4所示情况）。

结合图2-图4，图9和图10，在低频画面刷新中的写入帧，以及高频画面刷新中的写入帧，像素电路的工作过程包括数据写入阶段t1、阈值补偿阶段t4、控制电位写入阶段t2和发光阶段t3。在本发明部分可选实施例中，阈值补偿阶段t4还包括数据写入阶段t1。在本发明部分可选实施例中，阈值补偿阶段t4还包括控制电位写入阶段t2。

其中，在低频画面刷新中的写入帧，像素电路的工作过程与上述实施例中低频画面刷新和高频画面刷新时像素电路的与信号线的连接如图2和图3所示情况的写入帧的工作过程相同，在此不再赘述。在低频画面刷新中的保持帧，像素电路的工作过程与上述实施例中低频和高频画面刷新时像素电路的与信号线的连接如图2和图3所示情况的保持帧的工作过程相同，在此不再赘述。

一个显示周期包括多个写入帧时的写入帧，像素电路的工作过程与上述实施例中低频画面刷新和高频画面刷新时像素电路的与信号线的连接如图2和图3所示情况的写入帧的工作过程不同。参考图4、图9和图10，具体的，一个显示周期包括多个写入帧时的写入帧：

在数据写入阶段t1（阈值补偿阶段t4），第一控制信号Ctrl1为有效电位信号，第一数据写入模块120（第二写入晶体管T3）导通，将灰阶数据电压写入栅极节点G1；同时第三控制信号Ctrl3为有效电位信号，补偿模块140（补偿晶体管T4）导通，将驱动晶体管DT的阈值电压写入栅极节点G1。

在控制电位写入阶段t2，第二控制信号Ctrl2为有效电位信号，写入单元131（第一写入晶体管T2）导通，将全局数据电压写入控制节点B1，使得控制节点B1具有控制电位，该控制电位为第一发光控制模块112导通的第三电位。

在发光阶段t3，发光控制信号EM为有效电位信号，第一发光控制单元161（第二发光控制晶体管T5）和第二发光控制单元162（第三发光控制晶体管T6）导通。在控制电位写入阶段t2，控制节点B1被写入的控制电位为第三电位，由于存储单元132对控制节点B1的电位存储作用，使得在发光阶段t3，第一发光控制模块112（第一发光控制晶体管T1）导通，驱动模块111根据与灰阶对应的灰阶数据电压产生的驱动电流传输至发光模块113，发光模块113点亮，可以实现不同灰阶画面的显示。因此，本实施例的像素电路，在高频画面刷新时，可以兼容现有技术中多灰阶画面显示的方案。

图13是本发明实施例提供的另一种像素电路的结构示意图，参考图13，一个显示周期包括一个写入帧和多个保持帧时时，第一电压输入端V1被配置为连接第一全局信号线VDH，第二电压输入端V2被配置为连接数据线Data；一个显示周期包括多个写入帧时，第一电压输入端V1被配置为连接数据线Data，第二电压输入端V2被配置为连接第二全局信号线VBH的情况下（也即低频画面刷新时像素电路的与信号线的连接如图2和图3，高频画面刷新时像素电路的与信号线的连接如图4所示情况），在图9所示像素电路结构的基础上，可选的，像素电路还包括第二复位模块180，第二复位模块180耦接于第二复位信号线Vref2和栅极节点G1之间，在低频画面刷新的写入帧中，第二复位模块180被配置为在第二复位阶段，将第二复位信号线Vref2上的第二复位电压写入栅极节点G1；进而可以避免栅极节点G1上一帧的残留电荷对本帧显示的影响。可选的，在高频画面刷新的写入帧中，以及低频画面刷新的保持帧中，第二复位模块180也被配置为在第二复位阶段，将第二复位信号线Vref2上的第二复位电压写入栅极节点G1。可选的，第二复位模块180包括第二复位晶体管T8，第二复位晶体管T8的栅极可以接入第五控制信号Ctrl5，可选的，在低频画面刷新的写入帧中，第二复位模块180被配置为相应于第五控制信号Ctrl5的有效电位，在第二复位阶段，将第二复位信号线Vref2上的第二复位电压写入栅极节点G1。也即第五控制信号Ctrl5为有效电位时，第二复位晶体管T8导通，将第二复位电压写入栅极节点G1。

图14是本发明实施例提供的另一种像素电路的结构示意图，参考图14，可选的，写入单元131包括的第一写入晶体管T2为双栅晶体管，具体的。第一写入晶体管T2包括第一双栅晶体管，第一双栅晶体管的栅极接入第二控制信号Ctrl2，结合图2、图3和图14，第一双栅晶体管的源极耦接于数据线Data，第一双栅晶体管的漏极耦接于控制节点B1。设置写入单元131包括第一双栅晶体管，可以减小写入单元131的漏电流，有利于提升显示效果。可选的，补偿模块140包括的补偿晶体管T4为双栅晶体管，具体的，补偿晶体管T4包括第二双栅晶体管，第二双栅晶体管的栅极接入第三控制信号，第二双栅晶体管耦接于驱动晶体管DT的漏极和栅极之间。设置补偿模块140包括第二双栅晶体管，可以减补偿模块140的漏电流，有利于提升显示效果。

可选的，第二复位模块180包括的第二复位晶体管T8为双栅晶体管，具体的，第二复位晶体管T8包括第三双栅晶体管，第三双栅晶体管的栅极接入第五控制信号，第三双栅晶体管耦接于第二复位信号线Vref2和驱动晶体管DT的栅极节点G1之间。设置第二复位模块180包括第三双栅晶体管，可以减第二复位模块180的漏电流，有利于提升显示效果。

在上述技术方案的基础上，可选的，第二复位阶段与阈值补偿阶段不交叠，且第二复位阶段位于阈值补偿阶段之前，可以使得在阈值补偿阶段和数据写入阶段，驱动晶体管DT可以导通，进而保证第一数据写入模块120可以将对应连接信号线上的电压充分写入栅极节点G1，以及补偿模块140将驱动晶体管DT的阈值电压充分写入栅极节点G1。

图15是对图13和图14所示像素电路高频画面刷新和低频画面刷新时写入帧的驱动时序图，图16是对图13和图14所所示像素电路在低频画面刷新中保持帧的一种驱动时序图。图15和图16所示驱动时序可以对应在一个显示周期包括一个写入帧和多个保持帧时，第一电压输入端V1被配置为连接第一全局信号线VDH，第二电压输入端V2被配置为连接数据线Data；一个显示周期包括多个写入帧时，第一电压输入端V1被配置为连接数据线Data，第二电压输入端V2被配置为连接第二全局信号线VBH的情况（也即低频画面刷新时像素电路的与信号线的连接如图2和图3，高频画面刷新时像素电路的与信号线的连接如图4所示情况）。

结合图2和图3，参考图13-图15，在低频画面刷新中的写入帧，以及高频画面刷新中的写入帧，像素电路的工作过程包括第二复位阶段t6、第一复位阶段t5、数据写入阶段t1、阈值补偿阶段t4、控制电位写入阶段t2和发光阶段t3。

在第二复位阶段t6，第五控制信号Ctrl5为有效电位，第二复位晶体管T8导通，将第二复位电压写入栅极节点G1。

在低频画面刷新时在写入帧，第一复位阶段t5、数据写入阶段t1、阈值补偿阶段t4、控制电位写入阶段t2以及发光阶段t3的工作过程，分别与图9所示像素电路在低频画面刷新时像素电路的与信号线的连接如图2和图3，高频画面刷新时像素电路的与信号线的连接如图4所示情况时，在图10所述驱动时序下的低频画面刷新时，写入帧的第一复位阶段t5、数据写入阶段t1、阈值补偿阶段t4、控制电位写入阶段t2以及发光阶段t3的工作过程相同，在此不再赘述。

在高频画面刷新时在写入帧，第一复位阶段t5、数据写入阶段t1、阈值补偿阶段t4以及控制电位写入阶段t2的工作过程，分别与图9所示像素电路在低频画面刷新时像素电路的与信号线的连接如图2和图3，高频画面刷新时像素电路的与信号线的连接如图4所示情况时，在图10所述驱动时序下的高频画面刷新时，写入帧的第一复位阶段t5、数据写入阶段t1、阈值补偿阶段t4、控制电位写入阶段t2以及发光阶段t3的工作过程相同，在此不再赘述。

其中，图15所示驱动时序中，示例性示出了第一复位阶段t5、数据写入阶段t1、阈值补偿阶段t4以及控制电位写入阶段t2重叠的情况。

结合图2和图3，参考图13、图14和图16，在低频画面刷新中的保持帧，像素电路的工作过程包括第二复位阶段t6、第一复位阶段t5、数据写入阶段t1、阈值补偿阶段t4和发光阶段t3。

在第二复位阶段t6，第五控制信号Ctrl5为有效电位，第二复位晶体管T8导通，将第二复位电压写入栅极节点G1。

在低频画面刷新时在保持帧，第一复位阶段t5、数据写入阶段t1、阈值补偿阶段t4以及发光阶段t3的工作过程，分别与图9所示像素电路在低频画面刷新时像素电路的与信号线的连接如图2和图3，高频画面刷新时像素电路的与信号线的连接如图4所示情况时，在图10所述驱动时序下的低频画面刷新时，保持帧的第一复位阶段t5、数据写入阶段t1、阈值补偿阶段t4以及发光阶段t3的工作过程相同，在此不再赘述。

需要说明的是，本发明上述各实施例中，高频和低频为相对概念，示例性的，在画面刷新频率高于设定频率时为高频画面刷新，在画面刷新频率小于或等于设定频率时为低频画面刷新。其中，设定频率可以根据实际需要进行设置。

本发明实施例还提供了一种像素电路的驱动方法，该像素电路的驱动方法用于驱动本发明上述任意实施例的像素电路。图17是本发明实施例提供的一种像素电路的驱动方法的流程图，参考图17，该像素电路的驱动方法包括：

步骤210、第一数据写入模块响应于第一控制信号的有效电位，将第一全局信号线上的全局数据电压写入栅极节点。

步骤220、第二数据写入模块响应于第二控制信号的有效电位，将数据线上的数据控制电压写入控制节点，以使控制节点具有控制电位。

可选的，一个显示周期包括至少一个写入帧。可选的，

上述步骤220包括：第二数据写入模块在写入帧中，响应于第二控制信号的有效电位，将数据线上的数据控制电压写入控制节点，以使控制节点具有控制电位。

可选的，一个显示周期还包括至少一个保持帧；驱动方法还包括：在保持帧中，第二数据写入模块将控制节点的电位维持在控制电位；

可选的，第一发光控制模块受数据控制电压的控制而导通或关断。本实施例的像素电路的驱动方法，用于驱动本发明上述任意实施例的像素电路，具备本发明上述任意实施例的像素电路的有益效果，在此不再赘述。

本发明实施例还提供了一种显示面板，图18是本发明实施例提供的一种显示面板的结构示意图，参考图18，该显示面板10包括：多个如本发明上述任意实施例的像素电路100，多个像素电路100排布成多列；以及，多条第一全局信号线VDH和多条数据线Data，其中，在显示周期包括一个写入帧和多个保持帧时，相同颜色的各像素电路100中的第一数据写入模块120耦接同一第一全局信号线VDH，同一列的各像素电路100中的第二数据写入模块130耦接同一数据线Data，不同第一全局信号线VDH被配置电压值不同的全局数据电压，不同数据线Data被配置对应的数据控制电压，数据控制电压与显示面板的显示画面相对应。

其中，像素电路100的颜色指像素电路100中发光模块的发光颜色。图18中示意性示出了显示面板包括三种发光颜色的发光模块，也即显示面板包括三种颜色的像素电路100的情况，可选的，同一列像素电路100的颜色相同。示例性的，该三种颜色的像素电路100分别记为第一像素电路101、第二像素电路102和第三像素电路103，其中第一像素电路101对应的颜色为红色，第二像素电路102对应的颜色为绿色，第三像素电路103对应的颜色为蓝色。其中，在显示周期包括一个写入帧和多个保持帧时，第一像素电路101中的第一数据写入模块120耦接于第一全局信号线一VDH1；在显示周期包括一个写入帧和多个保持帧时，第二像素电路102中的第一数据写入模块120耦接于第一全局信号线二VDH2；在显示周期包括一个写入帧和多个保持帧时，第三像素电路103中的第一数据写入模块120耦接于第一全局信号线三VDH3。

因不同发光颜色的发光模块的发光效率不同，在同一显示灰阶下对应的驱动电流也不同。全局数据电压与显示亮度等级对应，具体可以对应于显示亮度等级下设定灰阶对应的灰阶数据电压。本实施例中，不同将同颜色的各像素电路100中的第一数据写入模块120耦接同一第一全局信号线VDH，使得相同颜色的像素电路100的第一数据写入模块120被提供相同的全局数据电压，不同颜色的像素电路100的第一数据写入模块120被提供不同的全局数据电压，保证流过不同发光颜色的发光模块对应于同一显示亮度等级的驱动电流不同，进而使得不同发光颜色的发光模块均可以达到显示亮度等级下设定灰阶对应的目标亮度，提升显示效果。

另外，本实施例中，同一列的各像素电路100中的第二数据写入模块130耦接同一数据线Data，不同数据线Data被配置对应的数据控制电压，数据控制电压与显示面板的显示画面相对应。具体的，在显示周期包括一个写入帧和多个保持帧时，在写入帧，根据显示画面中不同像素电路100中发光模块的发光状态，数据线Data上的数据控制电压可能会发生跳变，在像素模块的发光状态为点亮时，则向该像素电路100传输数据控制电压时，数据线Data上的数据控制电压具有第一电位，使得该像素电路100中第一发光控制模块112导通；在像素模块的发光状态为不点亮时，则向该像素电路100传输数据控制电压时，则数据线Data上的数据控制电压具有第二电位，使得该像素电路100中第一发光控制模块112关断。

继续参考图18，可选的，一个显示周期包括多个写入帧时，相同颜色的各像素电路100中的第一数据写入模块120耦接同一第一全局信号线VDH，同一列的各像素电路100中的第二数据写入模块130耦接同一数据线Data，其中，不同第一全局信号线VDH被配置电压值不同的全局数据电压，不同数据线Data被配置对应的数据控制电压，数据控制电压与显示面板的显示画面相对应。该显示面板所包括的像素电路100可以是图1-图3所示低频画面刷新和高频画面刷新时第一数据写入模块120被配置为连接第一全局信号线VDH，第二数据写入模块130被配置为连接数据线Data的像素电路100。

其中，在低频画面刷新中，若相对于第一组写入帧和保持帧，在第二组写入帧和保持帧显示面板的显示画面不需要改变时，像素电路对应的数据控制电压不改变，相应的，像素电路中第一发光控制模块112的导通状态不改变，像素电路中发光模块113的发光状态不改变；若相对于第一组写入帧和保持帧，第二组写入帧和保持帧在显示画面需要改变时，像素电路对应的数据控制电压可能需要改变，相应的，像素电路中第一发光控制模块112的导通状态改变，像素电路中发光模块113的发光状态改变；实现数据控制电压与显示面板的显示画面相对应。

图19是本发明实施例提供的另一种显示面板的结构示意图，参考图19，可选的，显示面板还包括第二全局信号线VBH，一个显示周期包括多个写入帧时，同一列的各像素电路100中的第一数据写入模块120耦接同一数据线Data，同一列的各像素电路100中的第二数据写入模块130耦接第二全局信号线VBH，其中，第二全局信号线VBH被配置全局控制电压，不同数据线Data被配置对应于的灰阶数据电压，灰阶数据电压与数据线Data耦接的像素电路100的目标灰阶相对应。

其中，显示面板在以高频画面刷新时可以实现多灰阶显示，此种情况下，像素电路100中的第一数据写入模块120耦接于数据线Data，具体是同一列的像素电路100中的第一数据写入模块120耦接于同一数据线Data，数据线Data被配置为向对应连接的像素电路100提供对应的灰阶数据电压，根据像素电路100对应的不同显示灰阶，不同像素电路100对应的灰阶数据电压可以是不同的。并且，像素电路100中像素电路100中的第二数据写入模块130耦接第二全局信号线VBH，第二全局信号线VBH上的电压被配置为全局控制电压，该全局控制电压可以具有第三电位，该第三电位可以使像素电路100中的第一发光控制模块112导通，使得在高频画面刷新时，显示面板中所有像素电路100的第一发光控制模块112均导通，高频画面刷新由第二数据写入模块130高频向像素电路100中驱动模块111的栅极节点G1写入数据来进行控制。

继续参考图2，在上述技术方案的基础上，可选的，显示面板还包括驱动芯片200、多路选择电路300、第一控制电路400、第二控制电路500；数据线Data包括第一数据线Data1和第二数据线Data2；同一列的各像素电路100中的第一数据写入模块120耦接于同一第一数据线Data1；同一列的各像素电路100中的第二数据写入模块130耦接于同一第二数据线Data2；驱动芯片200包括与多列像素电路100对应的多个数据信号输出端，多路选择电路300的输入端IN与一数据信号输出端电连接，多路选择电路300的第一输出端Q1与一第一数据线Data1电连接，多路选择电路300的第二输出端Q2与一第二数据线Data2电连接；多路选择电路300被配置为在显示周期包括一个写入帧和多个保持帧时，选择将多路选择电路300的输入端IN与第二输出端Q2耦接；第一控制电路400与第一全局信号线VDH耦接，并与一第一数据线Data1耦接，第一控制电路400被配置为在显示周期包括一个写入帧和多个保持帧时，将第一全局信号线VDH耦接于对应的第一数据线Data1；第二控制电路500与第二全局信号线VBH耦接，并与一第二数据线Data2耦接，第二控制电路500被配置为在显示周期包括一个写入帧和多个保持帧时，将第二全局信号线VBH与第二数据线Data2断开；多路选择电路300被配置为一个显示周期包括多个写入帧时，选择将多路选择电路300的输入端IN与第一输出端Q1耦接；第一控制电路400被配置为一个显示周期包括多个写入帧时，将第一全局信号线VDH与对应的第一数据线Data1断开；第二控制电路500与第二全局信号线VBH耦接，第二控制电路500被配置为一个显示周期包括多个写入帧时，将第二全局信号线VBH耦接于对应的第二数据线Data2。

其中，多路选择电路300与像素电路列一一对应，第一控制电路400与像素电路列一一对应，第二控制电路500与像素电路列一一对应。其中多路选择电路300、第一控制电路400和第二控制电路500可以设置于驱动芯片200的内部，也可以设置于驱动芯片200的外部，本发明实施例在此不做具体限定。

具体的，显示面板的工作过程包括：在低频画面刷新时，多路选择电路300的输入端与第二输出端Q2耦接，使得驱动芯片200的数据信号输出端与第二数据线Data2电连接，驱动芯片200向第二数据线Data2输出对应的数据控制电压，使得在控制电位写入阶段t2，第二数据写入模块130可以将数据控制电压写入到控制节点B1。第一控制电路400将第一全局信号线VDH耦接于对应的第一数据线Data1，使得第一全局信号线VDH上的全局数据电压被传输至第一数据线Data1，在数据写入阶段t1，第一数据写入模块120可以将全局数据电压写入到栅极节点G1；第二控制电路500将第二全局信号线VBH与第二数据线Data2断开，使得第二全局信号线VBH上的全局控制电压不会传输到第二数据线Data2。

在高频画面刷新时，多路选择电路300的输入端与第一输出端Q1耦接，使得驱动芯片200的数据信号输出端与第一数据线Data1电连接，驱动芯片200向第一数据线Data1输出对应的灰阶数据电压，使得在数据写入阶段t1，第一数据写入模块120可以将灰阶数据电压写入到栅极节点G1；第一控制电路400将第一全局信号线VDH与对应的第一数据线Data1断开，使得第一全局信号线VDH上的全局数据电压不会传输至第一数据线Data1；第二控制电路500将第二全局信号线VBH与对应的第二数据线Data2耦接，使得第二全局信号线VBH上的全局控制电压传输到对应的第二数据线Data2，第二数据写入模块130在控制电位写入阶段t2可以将全局控制电压写入到控制节点B1，使得像素电路100中的第一发光控制模块112导通。

可选的，与相同颜色的像素电路100连接的第一数据线Data1所连接的第一控制电路400连接相同的第一全局信号线VDH，与不同颜色的像素电路100连接的第一数据线Data1所连接的第一控制电路400连接不同的第一全局信号线VDH。

图19仍以显示面板包括第一像素电路101、第二像素电路102和第三像素电路103为例进行说明。其中，与第一像素电路101连接的第一数据线Data1所连接的第一控制电路400连接第一全局信号线一VDH1，与第二像素电路102连接的第一数据线Data1所连接的第一控制电路400连接第一全局信号线二VDH2，与第三像素电路103连接的第一数据线Data1所连接的第一控制电路400连接第一全局信号线三VDH3。

继续参考图19，可选的，多路选择电路300包括第一选择晶体管T11和第二选择晶体管T12，第一选择晶体管T11的第一极与对应的数据信号输出端电连接，第一选择晶体管T11的第二极与第一输出端Q1电连接；第二选择晶体管T12的第一极与对应的数据信号输出端电连接，第二选择晶体管T12的第二极与第二输出端Q2电连接；第一选择晶体管T11的栅极连接第一选择信号线SW1，第二选择晶体管T12的栅极连接第二选择信号线SW2。

具体的，在低频画面刷新时，驱动芯片200可以向第一选择信号线SW1输出导通控制信号，向第二选择信号线SW2输出关断控制信号，使得第二选择晶体管T12导通，第一选择晶体管T11关断，将多路选择电路300的输入端IN与第二输出端Q2之间导通，并将多路选择电路300的输入端IN与第一输出端Q1之间关断。在高频画面刷新时，驱动芯片200可以向第二选择信号线SW2输出导通控制信号，向第一选择信号线SW1输出关断控制信号，使得第一选择晶体管T11导通，第二选择晶体管T12关断，将多路选择电路300的输入端IN与第一输出端Q1之间导通，并将多路选择电路300的输入端IN与第二输出端Q2之间关断。

可选的，第一控制电路400包括第一控制晶体管T21，第一控制晶体管T21的第一极连接至对应的第一全局信号线VDH，第一控制晶体管T21的第二极连接至对应的第一数据线Data1，第一控制晶体管T21的栅极连接至第三选择信号线SW3；其中，对应连接不同颜色的像素电路100的第一控制晶体管T21连接的第三选择信号线SW3不同。

仍以显示面板包括第一像素电路101、第二像素电路102和第三像素电路103为例，显示面板中可以包括第三选择信号线一SW31、第三选择信号线二SW32和第三选择信号线三SW33。其中对应连接第一像素电路101的第一控制电路400中，第一控制晶体管T21的栅极连接第一选择信号线SW1一，第一控制晶体管T21的第一极连接第一全局信号线一VDH1；对应连接第二像素电路102的第一控制电路400中，第一控制晶体管T21的栅极连接第三选择信号线二SW32，第一控制晶体管T21的第一极连接第一全局信号线二VDH2；对应连接第三像素电路103的第一控制电路400中，第一控制晶体管T21的栅极连接第三选择信号线三SW33，第一控制晶体管T21的第一极连接第一全局信号线三VDH3。

具体的，在低频画面刷新时，驱动芯片200可以向各第三选择信号线SW3输出导通控制信号，使得各第一控制晶体管T21导通，将第一全局信号线VDH与对应的第一数据线Data1之间连通，使得第一数据线Data1上的电压为对应的第一全局信号线VDH上的全局数据电压。在高频画面刷新时，驱动芯片200可以向各第三选择信号线SW3输出关断控制信号，使得各第一控制晶体管T21关断，将第一全局信号线VDH与对应的第一数据线Data1之间关断。

可选的，第二控制电路500包括第二控制晶体管T22，第二控制晶体管T22的第一极连接至对应的第二全局信号线VBH，第二控制晶体管T22的第二极连接至第二数据线Data2，第二控制晶体管T22的栅极连接至第四选择信号线SW4。

具体的，在低频画面刷新时，驱动芯片200可以向各第四选择信号线SW4输出关断控制信号，使得各第二控制晶体管T22关断，将第二全局信号线VBH与对应的第一数据线Data1之间关断。在高频画面刷新时，驱动芯片200可以向各第四选择信号线SW4输出导通控制信号，使得各第二控制晶体管T22导通，将第二全局信号线VBH与对应的第二数据线Data2之间导通，使得第二数据线Data2上的电压为第二全局信号线VBH上的全局控制电压。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (23)

1.一种像素电路，其特征在于，包括：

依次串联连接的驱动模块、第一发光控制模块和发光模块，所述驱动模块具有栅极节点，所述第一发光控制模块具有控制节点；

第一数据写入模块，耦接于第一全局信号线和所述驱动模块之间，并被配置为响应于第一控制信号的有效电位，将所述第一全局信号线上的全局数据电压写入所述栅极节点；

第二数据写入模块，耦接于数据线和所述控制节点之间，并被配置为响应于第二控制信号的有效电位，将所述数据线上的数据控制电压写入所述控制节点，以使所述控制节点具有控制电位。

2.根据权利要求1所述的像素电路，其特征在于，一个显示周期包括至少一个写入帧，所述第二数据写入模块用于在所述写入帧中，响应于所述第二控制信号的有效电位，将所述数据线上的数据控制电压写入所述控制节点，以使所述控制节点具有控制电位。

3.根据权利要求1所述的像素电路，其特征在于，所述第一发光控制模块受所述数据控制电压的控制而导通或关断。

4.根据权利要求2所述的像素电路，其特征在于，所述第一发光控制模块包括第一发光控制晶体管，所述第一发光控制晶体管的栅极与所述控制节点电连接；所述数据控制电压被配置为在控制所述第一发光控制晶体管导通时，使所述第一发光控制晶体管工作于线性区。

5.根据权利要求2所述的像素电路，其特征在于，一个所述显示周期还包括至少一个保持帧，其中：

所述第二数据写入模块还用于在所述保持帧中，将所述控制节点的电位维持在所述控制电位；和/或

所述第二数据写入模块包括写入单元和存储单元，所述写入单元、所述存储单元分别与所述控制节点电连接；所述写入单元被配置为在所述写入帧中，响应于第二控制信号的有效电位，将所述数据线上的数据控制电压写入所述控制节点，以使所述控制节点具有所述控制电位；所述存储单元被配置为在所述保持帧中，将所述控制节点的电位维持在所述控制电位；和/或

所述第二数据写入模块包括写入单元和存储单元，所述写入单元、所述存储单元分别与所述控制节点电连接；所述写入单元包括第一双栅晶体管，所述第一双栅晶体管的栅极接入所述第二控制信号，所述第一双栅晶体管的源极耦接于所述数据线，所述第一双栅晶体管的漏极耦接于所述控制节点。

6.根据权利要求2所述的像素电路，其特征在于，在所述显示周期包括一个所述写入帧和多个保持帧时：

所述第一控制信号的有效电位被配置为在所述写入帧和至少一个所述保持帧产生，或者，所述第一控制信号在至少一个所述保持帧中被配置为维持在所述有效电位；和/或

所述第一控制信号的有效电位被配置为在所述写入帧和每个所述保持帧中产生；和/或

所述第二控制信号的有效电位被配置为在所述写入帧产生。

7.根据权利要求6所述的像素电路，其特征在于，

所述驱动模块具有源极节点，当所述第一控制信号的有效电位被配置为在所述写入帧和至少一个所述保持帧产生时，所述第一数据写入模块耦接所述源极节点；或者

当所述第一控制信号在至少一个所述保持帧中被配置为维持在所述有效电位时，所述第一数据写入模块耦接所述栅极节点。

8.根据权利要求2所述的像素电路，其特征在于，一个所述显示周期包括多个所述写入帧时：

所述第一数据写入模块被配置为耦接于所述数据线和所述驱动模块之间，并响应于所述第一控制信号的有效电位，将所述数据线上的灰阶数据电压写入所述栅极节点；

所述第二数据写入模块被配置为耦接于第二全局信号线和所述控制节点之间，并响应于所述第二控制信号的有效电位，将所述第二全局信号线上的全局控制电压写入所述控制节点，以使所述控制节点具有所述控制电位。

9.根据权利要求8所述的像素电路，其特征在于，

所述第一控制信号的有效电位和所述第二控制信号的有效电位被配置为在每个所述写入帧产生；和/或

一个所述显示周期还包括至少一个保持帧，所述第一控制信号的有效电位还被配置为在至少一个所述保持帧产生；和/或

所述灰阶数据电压与显示灰阶对应，同一显示亮度等级的不同所述显示灰阶下的所述灰阶数据电压的电压值不同；

或者，一个所述显示周期包括一个所述写入帧和多个所述保持帧时，所述全局数据电压与显示亮度等级对应，所述显示亮度等级相同时，所述全局数据电压的电压值相同，所述显示亮度等级不同时，所述全局数据电压的电压值不同；和/或

所述数据控制电压具有第一电位和第二电位，所述全局控制电压具有第三电位，其中，所述第一电位和所述第三电位被配置为使所述第一发光控制模块导通，所述第二电位被配置为使所述第一发光控制模块关断。

10.根据权利要求2所述的像素电路，其特征在于，一个所述显示周期包括多个所述写入帧时：

所述第一数据写入模块被配置为耦接于所述第一全局信号线和所述驱动模块之间，并响应于所述第一控制信号的有效电位，将所述全局数据电压写入所述栅极节点；

所述第二数据写入模块被配置为耦接于所述数据线和所述控制节点之间，并响应于所述第二控制信号的有效电位，将所述数据控制电压写入所述控制节点，以使所述控制节点具有所述控制电位。

11.根据权利要求10所述的像素电路，其特征在于，

所述第一控制信号的有效电位和所述第二控制信号的有效电位被配置为在所述写入帧产生，或者，在一个所述显示周期包括多个所述写入帧或一个所述写入帧和多个保持帧时，所述全局数据电压与显示亮度等级对应，所述显示亮度等级相同时，所述全局数据电压的电压值相同，所述显示亮度等级不同时，所述全局数据电压的电压值不同；和/或

所述数据控制电压具有第一电位和第二电位，其中，所述第一电位被配置为使所述第一发光控制模块导通，所述第二电位被配置为使所述第一发光控制模块关断。

12.根据权利要求2所述的像素电路，其特征在于，还包括补偿模块和第二发光控制模块，在一个所述显示周期包括一个所述写入帧和多个保持帧时，在所述写入帧：

所述补偿模块被配置为在阈值补偿阶段，将所述驱动模块中的驱动晶体管的阈值电压写入所述栅极节点；

所述第二数据写入模块被配置为在控制电位写入阶段，将所述数据控制电压写入所述控制节点，以使所述控制节点具有所述控制电位；

所述第二发光控制模块被配置为在所述阈值补偿阶段和所述控制电位写入阶段关断，并被配置为在发光阶段导通。

13.根据权利要求12所述的像素电路，其特征在于，

所述阈值补偿阶段与所述控制电位写入阶段不交叠；和/或

所述阈值补偿阶段位于所述控制电位写入阶段之前；和/或

所述第一数据写入模块被配置为在数据写入阶段，将所述全局数据电压写入所述栅极节点；和/或

所述第一数据写入模块被配置为在数据写入阶段，将所述全局数据电压写入所述栅极节点，所述阈值补偿阶段还包括所述数据写入阶段；和/或

所述控制电位写入阶段与所述发光阶段之间具有间隔。

14.根据权利要求12所述的像素电路，其特征在于，

所述阈值补偿阶段还包括所述控制电位写入阶段；和/或

所述驱动模块还具有漏极节点，所述补偿模块耦接于所述栅极节点和所述漏极节点之间；和/或

所述驱动模块还具有源极节点和漏极节点，所述驱动模块、第一发光控制模块和发光模块耦接于第一电源电压线和第二电源电压线之间，所述第二发光控制模块包括第一发光控制单元和第二发光控制单元，所述第一发光控制单元耦接于所述第一电源电压线和所述源极节点之间，所述第二发光控制单元耦接于所述漏极节点和所述发光模块之间，所述发光模块耦接于所述第二发光控制单元和所述第二电源电压线之间；和/或

所述补偿模块包括第二双栅晶体管；和/或

所述补偿模块被配置为响应于第三控制信号的有效电位，在阈值补偿阶段，将所述驱动模块中的驱动晶体管的阈值电压写入所述栅极节点；和/或

所述第二发光控制模块被配置为响应于发光控制信号的有效电位，在所述阈值补偿阶段和所述控制电位写入阶段关断，并被配置为响应于所述发光控制信号的无效电位，在所述发光阶段导通。

15.根据权利要求12所述的像素电路，其特征在于，所述驱动模块还具有源极节点和漏极节点，所述驱动模块、第一发光控制模块和发光模块耦接于第一电源电压线和第二电源电压线之间，所述第二发光控制模块包括第一发光控制单元和第二发光控制单元，所述第一发光控制单元耦接于所述第一电源电压线和所述源极节点之间，所述第二发光控制单元耦接于所述漏极节点和所述发光模块之间，所述发光模块耦接于所述第二发光控制单元和所述第二电源电压线之间；其中：

所述第一发光控制模块耦接于所述第一电源电压线和所述第一发光控制单元之间；

或者，所述第一发光控制模块耦接所述第一发光控制单元和所述源极节点之间；

或者，所述第一发光控制模块耦接于所述漏极节点和所述第二发光控制单元之间；

或者，所述第一发光控制模块耦接于所述第二发光控制单元和所述发光模块间。

16.根据权利要求15所述的像素电路，其特征在于，所述发光模块具有阳极节点，所述像素电路还包括第一复位模块，所述第一复位模块耦接于第一复位信号线和所述阳极节点之间，其中：

所述第一复位模块被配置为在第一复位阶段，将所述第一复位信号线上的第一复位电压写入所述阳极节点。

17.根据权利要求16所述的像素电路，其特征在于，

所述阈值补偿阶段还包括所述第一复位阶段；和/或

所述像素电路的工作阶段还包括开机复位阶段，所述开机复位阶段位于第一个所述显示周期的所述写入帧之前，其中，在所述开机复位阶段，所述补偿模块和所述第二发光控制模块被配置为导通，所述第一数据写入模块被配置为通过所述驱动模块和所述补偿模块向所述栅极节点写入所述全局数据电压和所述阈值电压，所述第二数据写入模块被配置为导通所述第一发光控制模块；和/或

所述像素电路还包括第二复位模块，所述第二复位模块耦接于第二复位信号线和所述栅极节点之间，一个所述显示周期包括一个所述写入帧和多个所述保持帧时，在所述写入帧，所述第二复位模块被配置为在第二复位阶段，将所述第二复位信号线上的第二复位电压写入所述栅极节点；和/或

所述第二复位阶段与所述阈值补偿阶段不交叠，且所述第二复位阶段位于所述阈值补偿阶段之前；和/或

所述第一复位模块被配置为响应于第四控制信号的有效电位，在所述第一复位阶段，将所述第一复位信号线上的第一复位电压写入所述阳极节点；和/或

在所述显示周期包括一个所述写入帧和多个所述保持帧时中，所述第二复位模块被配置为响应于第五控制信号的有效电位，在第二复位阶段，将所述第二复位信号线上的第二复位电压写入所述栅极节点；和/或

所述第二复位模块包括第三双栅晶体管。

18.一种像素电路的驱动方法，其特征在于，用于对权利要求1-17任一项所述的像素电路进行驱动，所述驱动方法包括：

第一数据写入模块响应于第一控制信号的有效电位，将所述第一全局信号线上的全局数据电压写入所述栅极节点；

第二数据写入模块响应于第二控制信号的有效电位，将所述数据线上的数据控制电压写入所述控制节点，以使所述控制节点具有控制电位。

19.根据权利要求18所述的像素电路的驱动方法，其特征在于，

一个显示周期包括至少一个写入帧，所述第二数据写入模块响应于第二控制信号的有效电位，将所述数据线上的数据控制电压写入所述控制节点，以使所述控制节点具有控制电位的步骤，包括：所述第二数据写入模块在所述写入帧中，响应于第二控制信号的有效电位，将所述数据线上的数据控制电压写入所述控制节点，以使所述控制节点具有控制电位；和/或

一个所述显示周期还包括至少一个保持帧；所述驱动方法还包括：在所述保持帧中，所述第二数据写入模块将所述控制节点的电位维持在所述控制电位；和/或

所述第一发光控制模块受所述数据控制电压的控制而导通或关断。

20.一种显示面板，其特征在于，包括：

多个如权利要求1-17任一项所述的像素电路，多个所述像素电路排布成多列；以及，

多条所述第一全局信号线和所述数据线，其中，在一个显示周期包括一个写入帧和多个保持帧时，相同颜色的各所述像素电路中的所述第一数据写入模块耦接同一所述第一全局信号线，同一所述列的各所述像素电路中的所述第二数据写入模块耦接同一所述数据线，不同所述第一全局信号线被配置电压值不同的所述全局数据电压，不同所述数据线被配置对应的所述数据控制电压，所述数据控制电压与所述显示面板的显示画面相对应。

21.根据权利要求20所述的显示面板，其特征在于，

在一个显示周期包括一个写入帧和多个保持帧时中，相同颜色的各所述像素电路中的所述第一数据写入模块耦接同一所述第一全局信号线，同一所述列的各所述像素电路中的所述第二数据写入模块耦接同一所述数据线，其中，不同所述第一全局信号线被配置电压值不同的所述全局数据电压，不同所述数据线被配置对应的所述数据控制电压，所述数据控制电压与所述显示面板的显示画面相对应；和/或

所述显示面板还包括第二全局信号线，在一个显示周期包括多个写入帧时，同一所述列的各所述像素电路中的所述第一数据写入模块耦接同一所述数据线，各所述像素电路中的所述第二数据写入模块耦接所述第二全局信号线，其中，所述第二全局信号线被配置全局控制电压，不同所述数据线被配置对应于的灰阶数据电压，所述灰阶数据电压与所述数据线耦接的所述像素电路的目标灰阶相对应；和/或

所述像素电路还包括补偿模块和第二发光控制模块，所述补偿模块的控制端接入第三控制信号，所述第二发光控制模块的第一发光控制单元和第二发光控制单元的控制端接入发光控制信号；产生所述第一控制信号的栅极驱动电路、产生所述第三控制信号的栅极驱动电路和产生所述发光控制信号的栅极驱动电路共用相同的时钟信号；和/或

所述像素电路还包括第一复位模块、第二复位模块，所述第一复位模块的控制端接入第四控制信号，所述第二复位模块的控制端接入第五控制信号；产生所述第一控制信号的栅极驱动电路、产生所述第三控制信号的栅极驱动电路、产生所述第四控制信号的栅极驱动电路、产生所述第五控制信号的栅极驱动电路和产生所述发光控制信号的栅极驱动电路共用相同的时钟信号；和/或

产生所述第一控制信号的栅极驱动电路、产生所述第三控制信号的栅极驱动电路、产生所述第四控制信号的栅极驱动电路和、产生所述第五控制信号的栅极驱动电路为同一栅极驱动电路。

22.根据权利要求20所述的显示面板，其特征在于，所述显示面板还包括第二全局信号线，在一个所述显示周期包括多个所述写入帧时，同一所述列的各像素电路中的所述第一数据写入模块耦接同一所述数据线，同一所述列的各像素电路中的第二数据写入模块耦接所述第二全局信号线；

所述显示面板还包括驱动芯片、多路选择电路、第一控制电路、第二控制电路；

所述数据线包括第一数据线和第二数据线；同一所述列的各所述像素电路中的所述第一数据写入模块耦接于同一所述第一数据线；同一所述列的各所述像素电路中的所述第二数据写入模块耦接于同一所述第二数据线；

所述驱动芯片包括与多列所述像素电路对应的多个数据信号输出端，所述多路选择电路的输入端与一所述数据信号输出端电连接，所述多路选择电路的第一输出端与一所述第一数据线电连接，所述多路选择电路的第二输出端与一所述第二数据线电连接；所述多路选择电路被配置为一个所述显示周期包括一个所述写入帧和多个所述保持帧时，选择将所述多路选择电路的输入端与所述第二输出端耦接；

所述第一控制电路与所述第一全局信号线耦接，并与一所述第一数据线耦接，所述第一控制电路被配置为一个所述显示周期包括一个所述写入帧和多个所述保持帧时，将所述第一全局信号线耦接于对应的所述第一数据线；所述第二控制电路与所述第二全局信号线耦接，并与一所述第二数据线耦接，所述第二控制电路被配置为一个所述显示周期包括一个所述写入帧和多个所述保持帧时，将所述第二全局信号线与所述第二数据线断开；

所述多路选择电路被配置为一个所述显示周期包括多个所述写入帧时，选择将所述多路选择电路的输入端与所述第一输出端耦接；所述第一控制电路被配置为一个所述显示周期包括多个所述写入帧时，将所述第一全局信号线与对应的所述第一数据线断开；所述第二控制电路与所述第二全局信号线耦接，所述第二控制电路被配置为一个所述显示周期包括多个所述写入帧时，将所述第二全局信号线耦接于对应的所述第二数据线。

23.根据权利要求22所述的显示面板，其特征在于，

同一所述列的像素电路中的所述发光模块的颜色相同；和/或

与相同颜色的所述像素电路连接的第一数据线所连接的所述第一控制电路连接相同的所述第一全局信号线，与不同颜色的所述像素电路连接的第一数据线所连接的所述第一控制电路连接不同的所述第一全局信号线；和/或

所述多路选择电路包括第一选择晶体管和第二选择晶体管，所述第一选择晶体管的第一极与对应的所述数据信号输出端电连接，所述第一选择晶体管的第二极与所述第一输出端电连接；所述第二选择晶体管的第一极与对应的所述数据信号输出端电连接，所述第二选择晶体管的第二极与所述第二输出端电连接；所述第一选择晶体管的栅极连接第一选择信号线，所述第二选择晶体管的栅极连接第二选择信号线；和/或

所述第一控制电路包括第一控制晶体管，所述第一控制晶体管的第一极连接至对应的所述第一全局信号线，所述第一控制晶体管的第二极连接至对应的所述第一数据线，所述第一控制晶体管的栅极连接至第三选择信号线；其中，对应连接不同颜色的所述像素电路的所述第一控制晶体管连接的所述第三选择信号线不同；和/或

第二控制电路包括第二控制晶体管，所述第二控制晶体管的第一极连接至对应的所述第二全局信号线，所述第二控制晶体管的第二极连接至所述第二数据线，所述第二控制晶体管的栅极连接至第四选择信号线。