CN116682358A - 像素电路、像素电路的驱动方法和显示面板 - Google Patents

Abstract

本发明实施例公开了一种像素电路、像素电路的驱动方法和显示面板，该像素电路包括第一驱动模块、第二驱动模块和发光模块；第一驱动模块包括第一驱动晶体管和第一数据电压写入模块，第一驱动晶体管用于根据栅极的电压和第一极的电压驱动发光模块在发光阶段发光；第二驱动模块的输出端与第一驱动晶体管的第一极连接，第二驱动模块用于根据第二数据电压和扫频信号对第一驱动晶体管的第一极的电压进行控制，以控制发光模块的发光时间。本发明实施例提供的技术方案，能够简化外部驱动控制信号和电压信号的复杂度，有利于提高像素电路的可靠性，以及增加发光模块亮暗的切换速度，改善低灰阶下不同灰阶显示的切换效果。

Description

像素电路、像素电路的驱动方法和显示面板

技术领域

本发明实施例涉及显示技术领域，尤其涉及一种像素电路、像素电路的驱动方法和显示面板。

背景技术

随着显示技术的不断发展，微型发光二极管(Micro light emitting diode，Micro LED)凭借色域广、响应速度快、亮度高、寿命长等优点，广泛应用在显示领域。

目前，Micro LED显示面板中通常包括像素电路和发光元件，像素电路通常采用模拟脉宽调制(Pulse Width Modulation，PWM)的方式来控制发光元件发光。但是，现有技术中像素电路的外部驱动信号以及电压信号较为复杂，导致像素电路的可靠性降低。

发明内容

本发明实施例提供一种像素电路、像素电路的驱动方法和显示面板，以提高像素电路的可靠性。

第一方面，本发明实施例提供了一种像素电路，包括：第一驱动模块、第二驱动模块和发光模块；

所述第一驱动模块包括第一驱动晶体管和第一数据电压写入模块，所述第一数据电压写入模块用于传输第一数据电压至所述第一驱动晶体管的栅极，所述第一驱动晶体管用于根据栅极的电压和第一极的电压驱动所述发光模块在发光阶段发光；

所述第二驱动模块的输出端与所述第一驱动晶体管的第一极连接，所述第二驱动模块用于根据第二数据电压和扫频信号对所述第一驱动晶体管的第一极的电压进行控制，以控制所述发光模块的发光时间；

其中，在一显示帧内，所述发光阶段包括多个子发光阶段，所述扫频信号包括多个子信号，每一所述子发光阶段对应一所述子信号，所述发光模块在每一所述子发光阶段均包括亮态和暗态。

可选地，所述扫频信号包括锯齿波信号或三角波信号。

可选地，所述第二驱动模块包括第二驱动晶体管、第一存储模块和第二数据电压写入模块；所述第一存储模块的第一端连接所述扫频信号，所述第一存储模块的第二端与所述第二驱动晶体管的栅极连接，所述第二数据电压写入模块用于传输所述第二数据电压至所述第二驱动晶体管的栅极，所述第二驱动晶体管用于根据自身的栅极电压控制所述第一驱动晶体管的第一极的电压；

在所述发光阶段，所述第一驱动晶体管工作于饱和区，所述第二驱动晶体管工作于线性区。

可选地，所述第二驱动模块还包括第一补偿模块、第一发光控制模块和第二发光控制模块，所述第一补偿模块包括第一补偿晶体管，所述第一发光控制模块包括第一发光控制晶体管，所述第二发光控制模块包括第二发光控制晶体管；所述第二数据电压写入模块包括第二数据写入晶体管，所述第一存储模块包括第一电容；

所述第二数据写入晶体管的栅极连接第一扫描信号线，所述第二数据写入晶体管的第一极接入所述第二数据电压，所述第二数据写入晶体管的第二极与所述第二驱动晶体管的第一极连接，所述第一补偿晶体管的栅极连接所述第一扫描信号线，所述第一补偿晶体管的第一极与所述第二驱动晶体管的第二极连接，所述第一补偿晶体管的第二极与所述第二驱动晶体管的栅极连接；

所述第一发光控制晶体管的栅极和所述第二发光控制晶体管的栅极均连接发光控制信号线，所述第一发光控制晶体管的第一极连接第一电源线，所述第一发光控制晶体管的第二极与所述第二驱动晶体管的第一极连接，所述第二发光控制晶体管的第一极与所述第二驱动晶体管的第二极连接，所述第二发光控制晶体管的第二极与所述第一驱动晶体管的第一极连接；所述第一电容的第一极连接所述扫频信号，所述第一电容的第二极与所述第二驱动晶体管的栅极连接；

优选地，所述第一数据电压写入模块响应所述第一数据电压的同时，所述第二数据电压写入模块响应所述第二数据电压。

可选地，所述第一驱动模块还包括第二存储模块和第三发光控制模块，所述第一数据电压写入模块包括第一数据写入晶体管，所述第三发光控制模块包括第三发光控制晶体管，所述第二存储模块包括第二电容；

所述第三发光控制晶体管的栅极连接发光控制信号线，所述第三发光控制晶体管的第一极与所述第一驱动晶体管的第二极连接，所述第三发光控制晶体管的第二极与所述发光模块的第一端连接，所述发光模块的第二端与第二电源线连接；所述第二电容的第一极接入一固定电压，所述第二电容的第二极与所述第一驱动晶体管的栅极连接；所述第一数据写入晶体管的栅极连接第二扫描信号线，所述第一数据写入晶体管的第一极接入所述第一数据电压，所述第一数据写入晶体管的第二极与所述第一驱动晶体管的栅极连接。

可选地，所述第一驱动模块还包括第二存储模块、第三发光控制模块和第二补偿模块，所述第一数据电压写入模块包括第一数据写入晶体管，所述第三发光控制模块包括第三发光控制晶体管，所述第二存储模块包括第二电容，所述第二补偿模块包括第二补偿晶体管；

所述第三发光控制晶体管的栅极连接发光控制信号线，所述第三发光控制晶体管的第一极与所述第一驱动晶体管的第二极连接，所述第三发光控制晶体管的第二极与所述发光模块的第一端连接，所述发光模块的第二端与第二电源线连接；所述第二电容的第一极接入一固定电压，所述第二电容的第二极与所述第一驱动晶体管的栅极连接；所述第一数据写入晶体管的栅极连接第二扫描信号线，所述第一数据写入晶体管的第一极接入所述第一数据电压，所述第一数据写入晶体管的第二极与所述第一驱动晶体管的第一极连接，所述第二补偿晶体管的栅极连接所述第二扫描信号线，所述第二补偿晶体管的第一极连接所述第一驱动晶体管的第二极，所述第二补偿晶体管的第二极连接所述第一驱动晶体管的栅极；

优选地，所述第一数据电压和所述第二数据电压共用同一数据线。

可选地，所述第一驱动模块还包括第一初始化模块，所述第一初始化模块包括第一初始化晶体管，所述第二驱动模块还包括第二初始化模块，所述第二初始化模块包括第二初始化晶体管；

所述第一初始化晶体管的栅极连接第三扫描信号线，所述第一初始化晶体管的第一极连接初始化信号线，所述第一初始化晶体管的第二极连接所述第一驱动晶体管的栅极，所述第二初始化晶体管的栅极连接第四扫描信号线，所述第二初始化晶体管的第一极连接所述初始化信号线，所述第二初始化晶体管的第二极连接所述第二驱动晶体管的栅极。

第二方面，本发明实施例还提供了一种像素电路的驱动方法，该像素电路包括第一驱动模块、第二驱动模块和发光模块，所述第一驱动模块包括第一驱动晶体管和第一数据电压写入模块，所述第二驱动模块的输出端与所述第一驱动晶体管的第一极连接；

所述像素电路的驱动方法包括：

在第一数据电压写入阶段，所述第一数据电压写入模块将第一数据电压传输至所述第一驱动晶体管的栅极；

在发光阶段，所述第二驱动模块根据第二数据电压和扫频信号对所述第一驱动晶体管的第一极的电压进行控制，以及所述第一驱动晶体管根据栅极的电压和第一极的电压驱动所述发光模块发光；

其中，所述发光模块的发光时间由所述第二数据电压和所述扫频信号进行控制，在一显示帧内，所述发光阶段包括多个子发光阶段，所述扫频信号包括多个子信号，每一所述子发光阶段对应一所述子信号，所述发光模块在每一所述子发光阶段均包括亮态和暗态。

可选地，所述第二驱动模块包括第二驱动晶体管和第二数据电压写入模块；

在所述发光阶段之前，所述像素电路的驱动方法还包括：在第二数据电压写入阶段，所述第二数据电压写入模块将所述第二数据电压传输至所述第二驱动晶体管的栅极。

第三方面，本发明实施例还提供了一种显示面板，该显示面板包括本发明任意实施例所提供的像素电路。

本发明实施例提供的技术方案，通过将第二驱动模块的输出端连接至第一驱动晶体管的第一极，使得第一驱动模块与第二驱动模块串联，采用第二驱动模块控制第一晶体管的第一极的电压，以控制第一晶体管的导通时间，从而控制发光模块的发光时间，其中，发光电流的大小由第一驱动模块进行控制。相对于现有技术，本发明实施例提供的技术方案采用第二驱动模块直接控制发光模块的发光时间，而第一驱动模块只负责控制驱动电流的大小，第一驱动模块和第二驱动模块之间无直接的信号控制关系，使得第一驱动模块和第二驱动模块的工作电压可以共用，从而能够简化外部驱动控制信号和电压信号的复杂度，有利于提高像素电路的可靠性。且通过将像素电路的发光阶段划分为多个子发光阶段，以及将扫频信号划分为多个子信号，使得一子发光阶段对应一子信号，以此来增大扫频信号的斜率，从而增加驱动电流的切换速度，增加发光模块亮暗的切换速度，改善低灰阶下不同灰阶显示的切换效果。

附图说明

图1为本发明实施例提供的一种像素电路的结构示意图；

图2为本发明实施例提供的一种像素电路的时序控制波形图；

图3为本发明实施例提供的一种扫频信号的波形图；

图4为本发明实施例提供的另一种像素电路的结构示意图；

图5为本发明实施例提供的另一种像素电路的结构示意图；

图6为本发明实施例提供的另一种像素电路的结构示意图；

图7为本发明实施例提供的另一种像素电路的结构示意图；

图8为本发明实施例提供的另一种像素电路的结构示意图；

图9为本发明实施例提供的另一种像素电路的时序控制波形图；

图10为本发明实施例提供的一种像素电路的在发光阶段的仿真波形图；

图11为本发明实施例提供的另一种像素电路的时序控制波形图；

图12为本发明实施例提供的一种像素电路的驱动方法的流程图；

图13为本发明实施例提供的一种像素电路的驱动方法的流程图；

图14为本发明实施例提供的一种显示面板的结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

正如背景技术所述，针对模拟PWM驱动架构的像素电路，现有技术中存在像素电路的可靠性差的问题。经发明人研究发现，出现上述问题的原因在于，现有的像素电路中通常包括PWM驱动模块和PAM(脉冲幅度调制，Pulse Amplitude Modulation)驱动模块，其中，PWM驱动模块用于将模拟灰阶电压通过PWM调制转换为控制PAM驱动模块产生驱动电流的开关时间，且PWM驱动模块与PAM驱动模块之间存在控制关系，也即PWM驱动模块需要控制PAM驱动模块。为了保证两个模块各自的正常工作，需要对PWM驱动模块和PAM驱动模块的工作电压以及驱动信号分别单独设置，由此导致外部驱动信号和电压信号复杂化，很容易出现错误，大大降低了像素电路的驱动性能的可靠性。此外，由于PWM驱动模块对PAM驱动模块进行控制，在每次发光之前均需要进行PAM驱动模块的数据写入操作，不能提高驱动电流的切换速度，不利于低灰阶显示。

针对上述问题，本发明实施例提供一种像素电路，以提高像素电路的可靠性。图1为本发明实施例提供的一种像素电路的结构示意图，参考图1，本发明实施例提供的像素电路包括第一驱动模块110、第二驱动模块120和发光模块130。

第一驱动模块110包括第一驱动晶体管T1和第一数据电压写入模块101，第一数据电压写入模块101用于传输第一数据电压VDATA1至第一驱动晶体管T1的栅极G1，第一驱动晶体管T1用于根据栅极G1的电压和第一极N1的电压驱动发光模块130在发光阶段发光。

第二驱动模块120的输出端与第一驱动晶体管T1的第一极N1连接，第二驱动模块120用于根据第二数据电压VDATA2和扫频信号SWEEP对第一驱动晶体管T1的第一极N1的电压进行控制，以控制发光模块130的发光时间。

其中，在一显示帧内，发光阶段包括多个子发光阶段，扫频信号SWEEP包括多个子信号，每一子发光阶段对应一子信号，发光模块130在每一子发光阶段均包括亮态和暗态。

具体地，第二驱动模块120、第一驱动模块110和发光模块130连接在第一电源线和第二电源线之间，其中，第一电源线用于传输第一电源电压VDD，第二电源线用于传输第二电源电压VSS。第一驱动模块110用于响应第一数据线上传输的第一数据电压VDATA1产生驱动电流，以驱动发光模块130发光，其中，第一驱动模块110包括第一驱动晶体管T1，第一驱动晶体管T1包括栅极G1、第一极N1和第二极N2。第一数据电压写入模块101可以与第一晶体管T1的栅极连接，以将第一数据电压VDATA1传输至第一驱动晶体管T1的栅极G1。当然，在其他实施例中，第一数据电压写入模块101还可以与第一晶体管T1的第一极N1连接，通过补偿回路将第一数据电压VDATA1写入至第一驱动晶体管T1的栅极G1。

第二驱动模块120连接在第一电源线和第一晶体管T1的第一极N1之间，用于根据扫频信号SWEEP和第二数据线上传输的第二数据电压VDATA2对第一驱动晶体管T1的第一极N1的电压进行控制，从而能够控制第一驱动晶体管T1的导通时间，进而控制发光模块130的发光时间。

在本实施例中，第一驱动模块110可以为PAM驱动模块，第一驱动模块110能够根据第一数据电压VDATA1的大小控制第一驱动晶体管T1产生的驱动电流的大小，也即发光模块130的发光电流的大小由第一驱动模块110来控制。第二驱动模块120可以为PWM驱动模块，第二驱动模块120能够根据第二数据电压VDATA2和扫频信号SWEEP控制第一驱动晶体管T1第一极N1处的电压，以控制第一驱动晶体管T1能够产生驱动电流。换句话说，由于第二驱动模块120的输出端直接与第一驱动晶体管T1的第一极N1连接，由此可以实现通过第二驱动模块120直接控制驱动电流回路的导通和关断，也即控制发光模块130的发光时间。因此，在本实施例中，不需要对第一驱动模块110和第二驱动模块120的工作电压进行单独设置，从而能够简化外部驱动信号和电压，提高像素电路的可靠性。

进一步地，在本实施例中，扫频信号SWEEP可以是外部施加的电压信号，用于在发光阶段由高电平到低电平进行信号扫描，或者由低电平到高电平进行信号扫描，以控制第二驱动模块120的工作状态(导通或关断)。其中，参考图2，在一显示帧内，扫频信号SWEEP包括多个子信号，图2为本发明实施例提供的一种像素电路的时序控制波形图。以扫频信号SWEEP为斜波信号为例，在发光阶段，每一子信号将发光阶段划分为多个子发光阶段，在每一子发光阶段，发光模块130均由亮态过渡到暗态，再到亮态(子信号为低电平时发光模块130处于亮态，高电平时发光模块130处于暗态)。以扫频信号SWEEP包括三个子信号为例，则发光阶段划分为三个子发光阶段。在第二数据电压写入阶段t1，第二数据电压VDATA2写入至第二驱动模块120中，以控制第二驱动模块120导通。在发光阶段t2，扫频信号SWEEP从低电平到高电平进行斜波扫描，当扫频信号SWEEP为高电平时控制第二驱动模块120关断，当扫频信号SWEEP为低电平时控制第二驱动模块120再次导通。其中，第一子发光阶段t01、第二子发光阶段t02和第三子发光阶段t03分别执行相同的操作。

图3为本发明实施例提供的一种扫频信号的波形图，参考图3，粗实线代表本实施例提供的扫频信号SWEEP，点划线代表现有技术中的扫频信号，扫频信号SWEEP的斜率控制发光模块130的亮暗切换速度。具体地，在由低电平向高电平扫描过程中，采用现有技术的技术方案在电压变化△V所用时间为b，而本实施例通过划分多个子信号，相当于增大了扫频信号SWEEP的斜率，则同样是在电压变化△V的过程中，本实施例提供的技术方案所用时间为a，大大缩短了发光模块130的亮暗切换时间，也即在相同的发光时间内增大了发光模块130亮暗的切换速度，在进行灰阶切换时，有利于改善低灰阶显示切换效果。

需要说明的是，在实际显示过程中，多个子发光阶段之间的切换时间极短，人眼几乎不会察觉，因此，通过设置多个子发光阶段进行显示，不会出现闪屏等影响显示效果的问题。

本发明实施例提供的技术方案，通过将第二驱动模块的输出端连接至第一驱动晶体管的第一极，使得第一驱动模块与第二驱动模块串联，采用第二驱动模块控制第一晶体管的第一极的电压，以控制第一晶体管的导通时间，从而控制发光模块的发光时间，其中，发光电流的大小由第一驱动模块进行控制。相对于现有技术，本发明实施例提供的技术方案采用第二驱动模块直接控制发光模块的发光时间，而第一驱动模块只负责控制驱动电流的大小，第一驱动模块和第二驱动模块之间无直接的信号控制关系，使得第一驱动模块和第二驱动模块的工作电压可以共用，从而能够简化外部驱动控制信号和电压信号的复杂度，有利于提高像素电路的可靠性。且通过将像素电路的发光阶段划分为多个子发光阶段，以及将扫频信号划分为多个子信号，使得一子发光阶段对应一子信号，以此来增大扫频信号的斜率，从而增加驱动电流的切换速度，增加发光模块亮暗的切换速度，改善低灰阶下不同灰阶显示的切换效果。

上述像素电路并不局限于某种特定的像素电路，只要适用于本发明实施例提供的技术方案进行控制的像素电路均属于本发明的范围。以下以具体的像素电路结构来进行说明，但本发明的发明构思并不局限以下具体的像素电路结构。

可选地，图4为本发明实施例提供的另一种像素电路的结构示意图，参考图4，在上述技术方案的基础上，第二驱动模块120包括第二驱动晶体管T2、第一存储模块122和第二数据电压写入模块121。第一存储模块122的第一端连接扫频信号SWEEP，第一存储模块122的第二端与第二驱动晶体管T2的栅极G2连接，第二数据电压写入模块121用于传输第二数据电压VDATA2至第二驱动晶体管T2的栅极G2，第二驱动晶体管T2用于根据自身的栅极电压控制第一驱动晶体管T1的第一极N1的电压。

具体地，第二驱动晶体管T2与第一驱动晶体管T1串联，第二驱动晶体管T2的第一极M1连接至第一电源线，第二数据电压写入模块121与第二驱动晶体管T2的栅极G2连接，用于将第二数据电压VDATA2写入至第二驱动晶体管T2的栅极G2。第一存储模块122与第二驱动晶体管T2的栅极G2连接，用于存储第二驱动晶体管T2的栅极电压。第二驱动晶体管T2根据第二数据电压VDATA2导通，将第一电源线上传输的第一电源电压VDD传输至第一驱动晶体管T1的第一极N1，第一驱动晶体管T1响应其栅极G1的第一数据电压VDATA1产生驱动电流，驱动发光模块130发光。在发光阶段，第二驱动晶体管T2响应扫频信号SWEEP而关断，第二驱动晶体管T2的第二极M2电位等于第一驱动晶体管T1的第一极N1电位，且电位降低，导致第一驱动晶体管T1关断，第一驱动晶体管T1的第二极N2无电流，发光模块130不发光，实现了由第二驱动模块120控制发光模块130的发光时间。

图5为本发明实施例提供的另一种像素电路的结构示意图，参考图5，所述第二驱动模块120还包括第一补偿模块123、第一发光控制模块124和第二发光控制模块125，第二数据电压写入模块121的第一端写入第二数据电压VDATA2，第二数据电压写入模块121的第二端与第二驱动晶体管T2的第一极M1连接，第二数据电压写入模块121的控制端连接第一扫描信号线S1；第一补偿模块123的第一端与第二驱动晶体管T2的第二极M2连接，第一补偿模块123的第二端与第二驱动晶体管T2的栅极G2连接，第一补偿模块123的控制端连接第一扫描信号线S1。第一发光控制模块124的第一端连接第一电源线，第一发光控制模块124的第二端连接第二驱动晶体管T2的第一极M1，第二发光控制模块125的第一端连接第二驱动晶体管T2的第二极M2，第二发光控制模块125的第二端连接至第一驱动晶体管T1的第一极N1，第一发光控制模块124的控制端和第二发光控制模块的控制端均连接发光控制信号线EM。

具体地，为方便描述，本实施例将信号线与其对应输出的信号采用同一附图标记进行表示。第一补偿模块123包括第一补偿晶体管T4，第一发光控制模块124包括第一发光控制晶体管T5，第二发光控制模块125包括第二发光控制晶体管T6；第二数据电压写入模块121包括第二数据写入晶体管T3，第一存储模块122包括第一电容C1；第二数据写入晶体管T3的栅极连接第一扫描信号线S1，第二数据写入晶体管T3的第一极接入第二数据电压VDATA2，第二数据写入晶体管T3的第二极与第二驱动晶体管T2的第一极M1连接，第一补偿晶体管T4的栅极连接第一扫描信号线S1，第一补偿晶体管T4的第一极与第二驱动晶体管T2的第二极M2连接，第一补偿晶体管T4的第二极与第二驱动晶体管T2的栅极G2连接。第一发光控制晶体管T5的栅极和第二发光控制晶体管T6的栅极均连接发光控制信号线EM，第一发光控制晶体管T5的第一极连接第一电源线，第一发光控制晶体管T5的第二极与第二驱动晶体管T2的第一极M1连接，第二发光控制晶体管T6的第一极与第二驱动晶体管T2的第二极M2连接，第二发光控制晶体管T6的第二极与第一驱动晶体管T1的第一极N1连接；第一电容C1的第一极连接扫频信号SWEEP，第一电容C1的第二极与第二驱动晶体管T2的栅极G2连接。第一驱动模块110还包括第二存储模块102，第二存储模块102包括第二电容C2。

本发明实施例提供的像素电路的工作过程至少包括数据电压写入阶段和发光阶段，其中，数据电压写入阶段包括第一数据电压写入阶段和第二数据电压写入阶段。

在第一数据电压写入阶段，第二驱动模块120中的各晶体管均处于关断状态，第一数据电压VDATA1通过第一数据电压写入模块101写入至第一驱动晶体管T1的栅极G1，并存储在第二电容C2上。

在第二数据电压写入阶段，第二数据写入晶体管T3和第一补偿晶体管T4分别响应第一扫描信号线输出的第一扫描信号S1导通，第二数据电压VDATA2通过第二数据写入晶体管T3和第一补偿晶体管T4写入至第二驱动晶体管T2的栅极G2，并存储在第一电容C1上。由于第一补偿晶体管T4的存在，使得第二驱动模块120具有阈值补偿功能，能够补偿第二驱动晶体管T2的阈值电压Vth2，以确保模拟数据电压转换为PWM控制的准确性，提高第二驱动模块120控制的可靠性，第二驱动晶体管T2栅极电压为VDATA2+Vth2。

在发光阶段，第一发光控制晶体管T5和第二发光控制晶体管T6分别响应发光控制信号线上传输的发光控制信号EM导通，由于第二驱动晶体管T2处于导通状态，因此，第一电源线上传输的第一电源电压VDD能够传输到第一驱动晶体管T1的第一极N1。第一驱动晶体管T1产生驱动电流驱动发光模块130发光，其中，驱动电流的大小由第一数据电压VDATA1决定，驱动电流可以由下式表示：

其中，μ为第一驱动晶体管T1的电子迁移率，Cox为第一驱动晶体管T1单位面积的沟道电容，W/L为第一驱动晶体管T1的宽长比，Vth1为第一驱动晶体管T1的阈值电压。

这里，发光模块130的发光时长可以由扫频信号SWEEP和第二数据电压VDATA2来决定。以第二驱动晶体管T2为P型晶体管为例，在第二数据电压写入阶段，第二驱动晶体管T2的栅极电压为VDATA2+Vth2；在发光阶段，扫频信号SWEEP从低电平到高电平变化的过程中，由于第一电容C1的耦合作用，使得第二驱动晶体管T2的栅极电压逐渐升高，则第二驱动晶体管T2的栅极G2与第一极M2之间的电压差逐渐减小，当第二驱动晶体管T2的栅极G2与第一极M2之间的电压差等于Vth2时，第二驱动晶体管T2进入关断状态，导致第一驱动晶体管T1的第一极N1的电压降低，第一驱动晶体管T1不输出驱动电流，发光模块130不发光。当扫频信号SWEEP由高电平跳变至低电平时，第二驱动晶体管T2的栅极G2与第一极M2之间的电压差增大，使得第二驱动晶体管T2再次导通，第一驱动晶体管T1的第一极N1处的电压恢复至第一电源电压VDD，第一驱动晶体管T1产生驱动电流，发光模块130发光。每一子发光阶段均重复上述操作，由此增大了扫频信号SWEEP的斜率，以提高发光模块130亮态和暗态之间的切换速度，提高低灰阶显示效果。

需要说明的是，在本实施例中，在发光阶段，第一驱动晶体管T1工作于饱和区，第二驱动晶体管T2工作于线性区。应当理解的是，工作于饱和区的第一驱动晶体管T1用于产生稳定的驱动电流，以准确控制发光模块的发光亮度。但是由于第二驱动晶体管T2与第一驱动晶体管T1串联连接，因此为了降低第二驱动晶体管T2对驱动电流的影响，设置第二驱动晶体管T2工作于饱和区，使得第二驱动晶体管T2仅起到开关的作用，为驱动电流提供导通通路。

可选地，第一数据电压写入模块101响应第一数据电压VDATA1的同时，第二数据电压写入模块121响应第二数据电压VDATA2。也就是说，第一数据电压写入阶段和第二数据电压写入阶段可以同时进行，有利于节省数据写入的时间，提高发光占比。在这里，由于第一发光控制晶体管T5和第二发光控制晶体管T6的作用，使得第一数据电压VDATA1和第二数据电压VDATA2即使同时写入，二者之间也不会产生干扰，能够保证像素电路正常工作。

可选地，图6为本发明实施例提供的另一种像素电路的结构示意图，参考图6，第一驱动模块110还包括第三发光控制模块103，第一数据电压写入模块101包括第一数据写入晶体管T7，第三发光控制模块103包括第三发光控制晶体管T8，第三发光控制晶体管T8的栅极连接发光控制信号线EM，第三发光控制晶体管T8的第一极与第一驱动晶体管T1的第二极连接，第三发光控制晶体管T8的第二极与发光模块130的第一端连接，发光模块130的第二端与第二电源线连接；第二电容C2的第一极接入一固定电压，如第一电源电压VDD(在其他实施例中，还可以为其他电压)，第二电容C2的第二极与第一驱动晶体管T1的栅极连接；第一数据写入晶体管T7的栅极连接第二扫描信号线S2，第一数据写入晶体管T7的第一极接入第一数据电压VDATA1，第一数据写入晶体管T7的第二极与第一驱动晶体管T1的栅极连接。

其中，第二驱动模块120的具体工作过程可参考上述实施例中的相关描述，在此不再赘述。第一驱动模块110中设置第三发光控制晶体管T8，在第一数据电压VDATA1写入至第一驱动晶体管T1的栅极G1时，能够有效防止发光模块130发光。

进一步地，为了保证第一驱动晶体管T1产生的驱动电流的均匀性，还可以在第一驱动模块110中设置补偿模块，以对第一驱动晶体管T1的阈值电压进行补偿。图7为本发明实施例提供的另一种像素电路的结构示意图，参考图7，第一驱动模块110还包括第一数据电压写入模块101、第二存储模块102、第三发光控制模块103和第二补偿模块104，第一数据电压写入模块101包括第一数据写入晶体管T7，第三发光控制模块103包括第三发光控制晶体管T8，第二存储模块102包括第二电容C2，第二补偿模块104包括第二补偿晶体管T9。

第三发光控制晶体管T8的栅极连接发光控制信号线EM，第三发光控制晶体管T8的第一极与第一驱动晶体管T1的第二极连接，第三发光控制晶体管T8的第二极与发光模块130的第一端连接，发光模块130的第二端与第二电源线连接；第二电容C2的第一极接入一固定电压，如第一电源电压VDD，第二电容C2的第二极与第一驱动晶体管T1的栅极连接；第一数据写入晶体管T7的栅极连接第二扫描信号线S2，第一数据写入晶体管T7的第一极接入第一数据电压VDATA1，第一数据写入晶体管T7的第二极与第一驱动晶体管T1的第一极N1连接，第二补偿晶体管T9的栅极连接第二扫描信号线S2，第二补偿晶体管T9的第一极连接第一驱动晶体管T1的第二极N2，第二补偿晶体管T9的第二极连接第一驱动晶体管T1的栅极G1。

具体地，第二电容C2的第一极接入的固定电压可以为第一电源线上传输的第一电源电压VDD，也可以为其他类型的电压，第二电容C2用于存储第一驱动晶体管T1的栅极电压。在第一数据电压写入阶段，第一数据写入晶体管T7和第二补偿晶体管T9分别响应第二扫描信号线S2而导通，第一数据电压VDATA1通过第一数据写入晶体管T7和第二补偿晶体管T9写入至第一驱动晶体管T1的栅极G1，第一驱动晶体管T1的栅极G1的电压为VDATA1+Vth1，其中Vth1为第一驱动晶体管T1的阈值电压，第二电容C2存储第一驱动晶体管T1的栅极G1的电压。由于第一驱动晶体管T1的栅极电压为与第一数据电压VDATA1和阈值电压相关联的电压，因此实现了对第一驱动晶体管T1的数据电压写入和阈值电压补偿，以保证第一驱动晶体管T1在发光阶段根据其栅极G1的电压产生的驱动电流一致，以提高显示亮度的均一性，进而改善显示效果。

在本实施例中，发光模块130可以为LED器件、OLED器件、QLED器件以及Micro LED器件、Mini LED器件等自发光器件。本实施例中例如采用Micro LED器件，在其它实施例中也可以采用OLED器件等其它自发光器件，在此不作限制。

可选地，在本实施例中，第一数据电压VDATA1和第二数据电压VDATA2可以共用同一条数据线，也即在第一数据电压写入阶段，该数据线向第一驱动模块110传输第一数据电压VDATA1；在第二数据电压写入阶段，该数据线向第二驱动模块120传输第二数据电压VDATA2，由此可以节省一条数据线，以减少外部信号线的数量。

可选地，图8为本发明实施例提供的另一种像素电路的结构示意图，参考图8，在上述各技术方案的基础上，所述第一驱动模块110还包括第一初始化模块105，第一初始化模块105的控制端连接第三扫描信号线S3，第一初始化模块105的第一端连接初始化信号线Vref，第一初始化模块105的第二端连接第一驱动晶体管T1的栅极G1。所述第二驱动模块120还包括第二初始化模块126，第二初始化模块126的控制端连接第四扫描信号线S4，第二初始化模块126的第一端连接初始化信号线Vref，第二初始化模块126的第二端连接第二驱动晶体管T2的栅极G2。第一初始化模块105用于在初始化阶段对第一驱动晶体管T1的栅极电压进行初始化，第二初始化模块126用于在初始化阶段对第二驱动晶体管T2的栅极电压进行初始化，以减小上一显示帧的残留电压对当前帧的显示产生影响。

具体地，第一初始化模块105包括第一初始化晶体管T10，第二初始化模块126包括第二初始化晶体管T11，第一初始化晶体管T10的栅极连接第三扫描信号线S3，第一初始化晶体管T10的第一极连接初始化信号线Vref，第一初始化晶体管T10的第二极连接第一驱动晶体管T1的栅极G1，第二初始化晶体管T11的栅极连接第四扫描信号线S4，第二初始化晶体管T11的第一极连接初始化信号线Vref，第二初始化晶体管T11的第二极连接第二驱动晶体管T2的栅极G2。

图9为本发明实施例提供的另一种像素电路的时序控制波形图，适用于图8所示的像素电路。结合图8和图9，以所有晶体管均为P型晶体管为例进行说明，本发明实施例提供的像素电路的工作过程至少包括第一阶段T01、第二阶段T02和第三阶段T03，其中，第一阶段T01包括第二初始化阶段T11和第二数据电压写入阶段T12，第二阶段T02包括第一初始化阶段T21和第一数据电压写入阶段T22。

在第二初始化阶段T11，第一扫描信号线被配置为传输高电平的第一扫描信号S1，第二扫描信号线被配置为传输高电平的第二扫描信号S2，第三扫描信号线被配置为传输高电平的第三扫描信号S3，第四扫描信号线被配置为传输低电平的第四扫描信号S4，发光控制信号线被配置为传输高电平的发光控制信号EM，则第二初始化晶体管T11导通，第一初始化晶体管T10、第一数据写入晶体管T7、第二数据写入晶体管T3、第一补偿晶体管T4、第二补偿晶体管T9、第一发光控制晶体管T5、第二发光控制晶体管T6和第三发光控制晶体管T3关断。初始化信号线上传输的初始化电压Vref通过第二初始化晶体管T11写入至第二驱动晶体管T2的栅极G2，实现对第二驱动晶体管T2的栅极电位初始化。

在第二数据电压写入阶段T12，第一扫描信号线被配置为传输低电平的第一扫描信号S1，第二扫描信号线被配置为传输高电平的第二扫描信号S2，第三扫描信号线被配置为传输高电平的第三扫描信号S3，第四扫描信号线被配置为传输高电平的第四扫描信号S4，发光控制信号线被配置为传输高电平的发光控制信号EM，则第二数据写入晶体管T3和第一补偿晶体管T4导通，第一初始化晶体管T10、第二初始化晶体管T11、第一数据写入晶体管T7、第二补偿晶体管T9、第一发光控制晶体管T5、第二发光控制晶体管T6和第三发光控制晶体管T3关断。第二数据电压VDATA2通过第二数据写入晶体管T3和第一补偿晶体管T4写入至第二驱动晶体管T2的栅极G2，当第二驱动晶体管T2的栅极电压为VDATA2+Vth2时，第二驱动晶体管T2关断，第一电容C1存储该栅极电压，实现了对第二驱动晶体管T2的数据写入和阈值补偿。至此，第一阶段T01结束。

在第一初始化阶段T21，第一扫描信号线被配置为传输高电平的第一扫描信号S1，第二扫描信号线被配置为传输高电平的第二扫描信号S2，第三扫描信号线被配置为传输低电平的第三扫描信号S3，第四扫描信号线被配置为传输高电平的第四扫描信号S4，发光控制信号线被配置为传输高电平的发光控制信号EM，则第一初始化晶体管T10导通，第二初始化晶体管T11、第一数据写入晶体管T7、第二数据写入晶体管T3、第一补偿晶体管T4、第二补偿晶体管T9、第一发光控制晶体管T5、第二发光控制晶体管T6和第三发光控制晶体管T3关断。初始化信号线上传输的初始化电压Vref通过第一初始化晶体管T10写入至第一驱动晶体管T1的栅极G1，实现对第一驱动晶体管T1的栅极电位初始化。

在第一数据电压写入阶段T22，第一扫描信号线被配置为传输高电平的第一扫描信号S1，第二扫描信号线被配置为传输低电平的第二扫描信号S2，第三扫描信号线被配置为传输高电平的第三扫描信号S3，第四扫描信号线被配置为传输高电平的第四扫描信号S4，发光控制信号线被配置为传输高电平的发光控制信号EM，则第一数据写入晶体管T7和第二补偿晶体管T9导通，第一初始化晶体管T10、第二初始化晶体管T11、第二数据写入晶体管T3、第一补偿晶体管T4、第一发光控制晶体管T5、第二发光控制晶体管T6和第三发光控制晶体管T3关断。第一数据电压VDATA1通过第一数据写入晶体管T7和第二补偿晶体管T9写入至第一驱动晶体管T1的栅极G1，当第一驱动晶体管T1的栅极电压为VDATA1+Vth1时，第一驱动晶体管T1关断，第二电容C2存储该栅极电压，实现了对第一驱动晶体管T1的数据写入和阈值补偿。至此，第二阶段T02结束。

由上述描述可知，由于第一驱动模块110和第二驱动模块120之间无直接的信号控制关系，使得第一驱动模块110和第二驱动模块120的工作电压范围可以重合，二者可以共用部分信号，从而实现简化外部驱动信号和电压信号，有利于简化外部驱动的复杂度。

当然，在其他实施例中，第一阶段T01和第二阶段T02还可以同时进行，以减小像素电路整体数据写入和初始化的时间。

在第三阶段T03，也即发光阶段，第一扫描信号线被配置为传输高电平的第一扫描信号S1，第二扫描信号线被配置为传输高电平的第二扫描信号S2，第三扫描信号线被配置为传输高电平的第三扫描信号S3，第四扫描信号线被配置为传输高电平的第四扫描信号S4，发光控制信号线被配置为传输低电平的发光控制信号EM，扫频信号SWEEP为斜波信号，则第一初始化晶体管T10、第二初始化晶体管T11、第一数据写入晶体管T7、第二数据写入晶体管T3、第一补偿晶体管T4和第二补偿晶体管T9关断，第一发光控制晶体管T5、第二发光控制晶体管T6和第三发光控制晶体管T3导通。由于第一发光控制晶体管T5导通，则第二驱动晶体管T2的第一极M1的电压为第一电源电压VDD，通过合理配置第一电源电压VDD的大小，使得第二驱动晶体管T2的栅极G2和第一极M1之间的电压差小于第二驱动晶体管T2的阈值电压Vth2，控制第二驱动晶体管T2导通。此时，第二驱动晶体管T2工作在线性区，仅起到开关的作用，第一电源电压VDD传输到第一驱动晶体管T1的第一极N1。第一驱动晶体管T1在其栅极G1的电压作用下产生驱动电流，驱动发光模块130发光。其中，驱动电流可以由下式表示：

/>

在本实施例中，驱动电流的大小由第一数据电压VDATA1的大小决定，与第一驱动晶体管T1的阈值电压Vth1无关，有利于提高发光模块130的色度均一性。发光模块130的发光时间由第二数据电压VDATA2和扫频信号SWEEP决定。当扫频信号SWEEP为低电平时，发光模块130处于亮态，在扫频信号SWEEP由低电平向高电平扫描过程中，第一电容C1的第一极电压逐渐增大，由于电容的耦合作用，使得第二驱动晶体管T2的栅极电压逐渐增大至VDATA2+Vth2+△V，其中△V为扫频信号SWEEP的电压变化量，当VDATA2+Vth2+△V-VDD＝Vth2时，第二驱动晶体管T2关断，导致第一驱动晶体管T1的第一极N1电压降低，从而使得第一驱动晶体管T1关断，发光模块130处于暗态。在这里，一显示帧的发光阶段内，扫频信号SWEEP包括多个子信号，每一子信号对应一子发光阶段，扫频信号SWEEP的每一子信号均重复上述操作过程，由此可以增大扫频信号SWEEP的斜率，提高发光模块130亮暗的切换速度，有利于改善低灰阶下因发光模块由亮态到暗态的切换速度过慢导致的显示不佳的问题。其中，扫频信号SWEEP具体可以为锯齿波、三角波等斜波信号。

示例性地，图10为本发明实施例提供的一种像素电路的在发光阶段的仿真波形图，参考图10，以扫频信号SWEEP为三角波为例，在扫频信号SWEEP上升过程中，第二驱动晶体管T2逐渐关断，驱动电流Id逐渐减小至0，在扫频信号SWEEP下降过程中，第二驱动晶体管T2逐渐导通，驱动电流Id逐渐增大，驱动发光模块130正常发光。

可选地，图11为本发明实施例提供的另一种像素电路的时序控制波形图，具体为显示面板中所有行像素电路的时序控制波形，其中(1)、(2)……(n)分别代表第一行像素电路、第二行像素电路……第n行像素电路，第一扫描信号S1(1)(2)……(n)、第二扫描信号S2(1)(2)……(n)、第三扫描信号S3(1)(2)……(n)和第四扫描信号S4(1)(2)……(n)为各行像素电路按照图9所示控制时序进行扫描刷新的时间总和。也就是说，显示面板内所有像素电路按照逐行扫描的方式，按照图9所示时序一行一行的完成初始化和数据写入，直到最后一行像素电路完成扫描后，所述行像素电路一起进入发光阶段，有利于简化像素电路的时序控制。

可选地，本发明实施例还提供了一种像素电路的驱动方法，结合图1，该像素电路包括第一驱动模块110、第二驱动模块120和发光模块130，所述第一驱动模块110包括第一驱动晶体管T1和第一数据电压写入模块101，所述第二驱动模块120的输出端与所述第一驱动晶体管T1的第一极N1连接。

图12为本发明实施例提供的一种像素电路的驱动方法的流程图，参考图12，该像素电路的驱动方法包括：

S110、在第一数据电压写入阶段，第一数据电压写入模块将第一数据电压传输至第一驱动晶体管的栅极。

S120、在发光阶段，第二驱动模块根据第二数据电压和扫频信号对第一驱动晶体管的第一极的电压进行控制，以及第一驱动晶体管根据栅极的电压和第一极的电压驱动发光模块发光。

其中，发光模块130的发光时间由第二数据电压和扫频信号进行控制，在一显示帧内，发光阶段包括多个子发光阶段，扫频信号包括多个子信号，每一子发光阶段对应一子信号，发光模块在每一子发光阶段均包括亮态和暗态。

本发明实施例提供的技术方案，通过将第二驱动模块的输出端连接至第一驱动晶体管的第一极，使得第一驱动模块与第二驱动模块串联，采用第二驱动模块控制第一晶体管的第一极的电压，以控制第一晶体管的导通时间，从而控制发光模块的发光时间，其中，发光电流的大小由第一驱动模块进行控制。相对于现有技术，本发明实施例提供的技术方案采用第二驱动模块直接控制发光模块的发光时间，而第一驱动模块只负责控制驱动电流的大小，第一驱动模块和第二驱动模块之间无直接的信号控制关系，使得第一驱动模块和第二驱动模块的工作电压可以共用，从而能够简化外部驱动控制信号和电压信号的复杂度，有利于提高像素电路的可靠性。且通过将像素电路的发光阶段划分为多个子发光阶段，以及将扫频信号划分为多个子信号，使得一子发光阶段对应一子信号，以此来增大扫频信号的斜率，从而增加发光模块亮暗的切换速度，改善低灰阶下不同灰阶显示的切换效果。

可选地，图13为本发明实施例提供的一种像素电路的驱动方法的流程图，参考图8和图13，所述第二驱动模块包括第二驱动晶体管和第二数据电压写入模块；该像素电路的驱动方法包括：

S110、在第一数据电压写入阶段，第一数据电压写入模块将第一数据电压传输至第一驱动晶体管的栅极。

S210、在第二数据电压写入阶段，第二数据电压写入模块将第二数据电压传输至第二驱动晶体管的栅极。

S120、在发光阶段，第二驱动模块根据第二数据电压和扫频信号对第一驱动晶体管的第一极的电压进行控制，以及第一驱动晶体管根据栅极的电压和第一极的电压驱动发光模块发光。

具体地，本实施例对步骤S110和步骤S210的执行顺序不进行限定，可以先写入第一数据电压VDATA1，也可以先写入第二数据电压VDATA2，还可以将第一数据电压VDATA1和第二数据电压VDATA2分别同时写入各自对应的晶体管的栅极，通过第一发光控制晶体管T5、第二发光控制晶体管T6和第三发光控制晶体管T8控制驱动电流的通路，以驱动发光模块130发光。本实施例提供的像素电路的驱动方法适用于上述任意实施例所提供的像素电路，具备上述任意实施例所描述的有益效果，在此不再赘述。

可选地，本发明实施例还提供了一种显示面板，该显示面板包括本发明实施例所提供的像素电路，图14为本发明实施例提供的一种显示面板的结构示意图，该显示面板可以应用到平板、手机、手表、可穿戴设备，以及车载显示、相机显示、电视和电脑屏幕等其他所有的与显示相关的设备中。由于该显示面板包括本发明任意实施例所提供的像素电路，因此，本发明实施例提供的显示面板也具备本发明任意实施例所描述的有益效果。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种像素电路，其特征在于，包括：第一驱动模块、第二驱动模块和发光模块；

所述第一驱动模块包括第一驱动晶体管和第一数据电压写入模块，所述第一数据电压写入模块用于传输第一数据电压至所述第一驱动晶体管的栅极，所述第一驱动晶体管用于根据栅极的电压和第一极的电压驱动所述发光模块在发光阶段发光；

所述第二驱动模块的输出端与所述第一驱动晶体管的第一极连接，所述第二驱动模块用于根据第二数据电压和扫频信号对所述第一驱动晶体管的第一极的电压进行控制，以控制所述发光模块的发光时间；

其中，在一显示帧内，所述发光阶段包括多个子发光阶段，所述扫频信号包括多个子信号，每一所述子发光阶段对应一所述子信号，所述发光模块在每一所述子发光阶段均包括亮态和暗态。

2.根据权利要求1所述的像素电路，其特征在于，所述扫频信号包括锯齿波信号或三角波信号。

3.根据权利要求1所述的像素电路，其特征在于，所述第二驱动模块包括第二驱动晶体管、第一存储模块和第二数据电压写入模块；所述第一存储模块的第一端连接所述扫频信号，所述第一存储模块的第二端与所述第二驱动晶体管的栅极连接，所述第二数据电压写入模块用于传输所述第二数据电压至所述第二驱动晶体管的栅极，所述第二驱动晶体管用于根据自身的栅极电压控制所述第一驱动晶体管的第一极的电压；

在所述发光阶段，所述第一驱动晶体管工作于饱和区，所述第二驱动晶体管工作于线性区。

4.根据权利要求3所述的像素电路，其特征在于，所述第二驱动模块还包括第一补偿模块、第一发光控制模块和第二发光控制模块，所述第一补偿模块包括第一补偿晶体管，所述第一发光控制模块包括第一发光控制晶体管，所述第二发光控制模块包括第二发光控制晶体管；所述第二数据电压写入模块包括第二数据写入晶体管，所述第一存储模块包括第一电容；

所述第二数据写入晶体管的栅极连接第一扫描信号线，所述第二数据写入晶体管的第一极接入所述第二数据电压，所述第二数据写入晶体管的第二极与所述第二驱动晶体管的第一极连接，所述第一补偿晶体管的栅极连接所述第一扫描信号线，所述第一补偿晶体管的第一极与所述第二驱动晶体管的第二极连接，所述第一补偿晶体管的第二极与所述第二驱动晶体管的栅极连接；

所述第一发光控制晶体管的栅极和所述第二发光控制晶体管的栅极均连接发光控制信号线，所述第一发光控制晶体管的第一极连接第一电源线，所述第一发光控制晶体管的第二极与所述第二驱动晶体管的第一极连接，所述第二发光控制晶体管的第一极与所述第二驱动晶体管的第二极连接，所述第二发光控制晶体管的第二极与所述第一驱动晶体管的第一极连接；所述第一电容的第一极连接所述扫频信号，所述第一电容的第二极与所述第二驱动晶体管的栅极连接；

优选地，所述第一数据电压写入模块响应所述第一数据电压的同时，所述第二数据电压写入模块响应所述第二数据电压。

5.根据权利要求1所述的像素电路，其特征在于，所述第一驱动模块还包括第二存储模块和第三发光控制模块，所述第一数据电压写入模块包括第一数据写入晶体管，所述第三发光控制模块包括第三发光控制晶体管，所述第二存储模块包括第二电容；

所述第三发光控制晶体管的栅极连接发光控制信号线，所述第三发光控制晶体管的第一极与所述第一驱动晶体管的第二极连接，所述第三发光控制晶体管的第二极与所述发光模块的第一端连接，所述发光模块的第二端与第二电源线连接；所述第二电容的第一极接入一固定电压，所述第二电容的第二极与所述第一驱动晶体管的栅极连接；所述第一数据写入晶体管的栅极连接第二扫描信号线，所述第一数据写入晶体管的第一极接入所述第一数据电压，所述第一数据写入晶体管的第二极与所述第一驱动晶体管的栅极连接。

6.根据权利要求1所述的像素电路，其特征在于，所述第一驱动模块还包括第二存储模块、第三发光控制模块和第二补偿模块，所述第一数据电压写入模块包括第一数据写入晶体管，所述第三发光控制模块包括第三发光控制晶体管，所述第二存储模块包括第二电容，所述第二补偿模块包括第二补偿晶体管；

所述第三发光控制晶体管的栅极连接发光控制信号线，所述第三发光控制晶体管的第一极与所述第一驱动晶体管的第二极连接，所述第三发光控制晶体管的第二极与所述发光模块的第一端连接，所述发光模块的第二端与第二电源线连接；所述第二电容的第一极接入一固定电压，所述第二电容的第二极与所述第一驱动晶体管的栅极连接；所述第一数据写入晶体管的栅极连接第二扫描信号线，所述第一数据写入晶体管的第一极接入所述第一数据电压，所述第一数据写入晶体管的第二极与所述第一驱动晶体管的第一极连接，所述第二补偿晶体管的栅极连接所述第二扫描信号线，所述第二补偿晶体管的第一极连接所述第一驱动晶体管的第二极，所述第二补偿晶体管的第二极连接所述第一驱动晶体管的栅极；

优选地，所述第一数据电压和所述第二数据电压共用同一数据线。

7.根据权利要求3所述的像素电路，其特征在于，所述第一驱动模块还包括第一初始化模块，所述第一初始化模块包括第一初始化晶体管，所述第二驱动模块还包括第二初始化模块，所述第二初始化模块包括第二初始化晶体管；

所述第一初始化晶体管的栅极连接第三扫描信号线，所述第一初始化晶体管的第一极连接初始化信号线，所述第一初始化晶体管的第二极连接所述第一驱动晶体管的栅极，所述第二初始化晶体管的栅极连接第四扫描信号线，所述第二初始化晶体管的第一极连接所述初始化信号线，所述第二初始化晶体管的第二极连接所述第二驱动晶体管的栅极。

8.一种像素电路的驱动方法，其特征在于，所述像素电路包括第一驱动模块、第二驱动模块和发光模块，所述第一驱动模块包括第一驱动晶体管和第一数据电压写入模块，所述第二驱动模块的输出端与所述第一驱动晶体管的第一极连接；

所述像素电路的驱动方法包括：

在第一数据电压写入阶段，所述第一数据电压写入模块将第一数据电压传输至所述第一驱动晶体管的栅极；

在发光阶段，所述第二驱动模块根据第二数据电压和扫频信号对所述第一驱动晶体管的第一极的电压进行控制，以及所述第一驱动晶体管根据栅极的电压和第一极的电压驱动所述发光模块发光；

其中，所述发光模块的发光时间由所述第二数据电压和所述扫频信号进行控制，在一显示帧内，所述发光阶段包括多个子发光阶段，所述扫频信号包括多个子信号，每一所述子发光阶段对应一所述子信号，所述发光模块在每一所述子发光阶段均包括亮态和暗态。

9.根据权利要求8所述的像素电路的驱动方法，其特征在于，所述第二驱动模块包括第二驱动晶体管和第二数据电压写入模块；

在所述发光阶段之前，所述像素电路的驱动方法还包括：在第二数据电压写入阶段，所述第二数据电压写入模块将所述第二数据电压传输至所述第二驱动晶体管的栅极。

10.一种显示面板，其特征在于，包括如权利要求1-7任一项所述的像素电路。