CN112967668B - 像素电路及其驱动方法、显示面板 - Google Patents

像素电路及其驱动方法、显示面板 Download PDF

Info

Publication number
CN112967668B
CN112967668B CN202110227713.1A CN202110227713A CN112967668B CN 112967668 B CN112967668 B CN 112967668B CN 202110227713 A CN202110227713 A CN 202110227713A CN 112967668 B CN112967668 B CN 112967668B
Authority
CN
China
Prior art keywords
digital
module
signal
driving module
analog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110227713.1A
Other languages
English (en)
Other versions
CN112967668A (zh
Inventor
黄飞
钱先锐
张东豪
李路康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Vistar Optoelectronics Co Ltd
Original Assignee
Chengdu Vistar Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Vistar Optoelectronics Co Ltd filed Critical Chengdu Vistar Optoelectronics Co Ltd
Priority to CN202110227713.1A priority Critical patent/CN112967668B/zh
Publication of CN112967668A publication Critical patent/CN112967668A/zh
Application granted granted Critical
Publication of CN112967668B publication Critical patent/CN112967668B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0271Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明公开了一种像素电路及其驱动方法、显示面板。像素电路包括:模拟驱动模块、数字驱动模块、模拟数据写入模块和数字数据写入模块;模拟驱动模块、数字驱动模块和发光器件串联连接;模拟数据写入模块用于响应第一扫描信号将第一数据信号写入模拟驱动模块;其中,第一数据信号为模拟数据信号,以控制模拟驱动模块生成模拟驱动电流;数字数据写入模块用于响应数字控制信号将高电平信号和低电平信号交替写入数字驱动模块,以控制数字驱动模块生成数字驱动电流;模拟驱动电流和数字驱动电流的电流通路相同,混合驱动发光器件发光。本发明实施例可以增强显示画面的层次感和均一性,提升显示效果。

Description

像素电路及其驱动方法、显示面板
技术领域
本发明实施例涉及显示技术领域,尤其涉及一种像素电路及其驱动方法、显示面板。
背景技术
随着显示技术的不断发展,显示面板的应用范围越来越广泛,人们对显示面板的要求也越来越高。尤其是显示面板的显示画质,始终是消费者和面板生产厂商对显示面板的品质衡量的重要指标之一。现有显示面板中,通常包括多个发光器件和驱动发光器件的像素电路,因此,像素电路的性能决定了发光器件的发光亮度,进而决定了显示面板的显示效果。然而,现有的像素电路存在灰阶亮度突变或者灰阶不能完全展开的问题,影响了显示面板的显示效果。
发明内容
本发明实施例提供了一种像素电路及其驱动方法、显示面板,以增强显示画面的层次感和均一性,提升显示效果。
为实现上述技术目的,本发明实施例提供了如下技术方案:
一种像素电路,包括:
模拟驱动模块和数字驱动模块,所述模拟驱动模块、所述数字驱动模块和发光器件串联连接;
模拟数据写入模块,所述模拟数据写入模块用于响应第一扫描信号将第一数据信号写入所述模拟驱动模块;其中,所述第一数据信号为模拟数据信号,以控制所述模拟驱动模块生成模拟驱动电流;
数字数据写入模块,所述数字数据写入模块用于响应数字控制信号将高电平信号和低电平信号交替写入所述数字驱动模块,以控制所述数字驱动模块生成数字驱动电流;所述模拟驱动电流和所述数字驱动电流的电流通路相同,混合驱动所述发光器件发光。
从上述技术方案可以看出,本发明实施例的像素电路通过模拟驱动电流和数字驱动电流混合驱动发光器件发光,实现数字驱动和模拟驱动的功能。其中,利用数字驱动来补偿模拟驱动电流展开范围有限的问题,保证显示(尤其是低灰阶显示)的均一性;利用模拟驱动电流的大小变化补偿数字驱动的某些灰阶的离散问题,保证灰阶的连续性,实现更顺畅的灰阶变化。本发明实施例通过数字模拟混合驱动的同步工作实现显示亮度的平滑线性变化,在高亮度区域及低亮度区域都可以有效展开各个灰阶。因此,本发明实施例可以实现灰阶的连续变化和精细展开,增强显示画面的层次感和均一性,提升显示效果。
进一步地,所述数字数据写入模块包括:控制端、数字输入端和数字输出端;所述控制端接入第二扫描信号,所述数字输入端接入第二数据信号,所述第二数据信号为高电平信号和低电平信号交替的数据信号;
在本发明实施例中,数字控制信号包括第二数据信号;数字数据写入模块可以通过响应第二扫描信号将第二数据信号写入数字驱动模块;第二数据信号通过自身的高低电平交替驱动数字驱动模块生成数字驱动电流;使得数字数据写入模块的控制逻辑简单,易于实现。
可选地,所述数字数据写入模块包括第一晶体管;
所述第一晶体管的栅极为所述数字数据写入模块的控制端,所述第一晶体管的第一极为所述数字数据写入模块的数字输入端,所述第一晶体管的第二极为所述数字数据写入模块的数字输出端;
可选地,所述第一扫描信号复用为所述第二扫描信号。这样设置,可以减少信号线的数量,有利于显示面板的布线。
进一步地,所述数字数据写入模块包括:数据写入单元和清除单元;所述数字控制信号包括第三扫描信号和清除控制信号;所述数据写入单元用于响应所述第三扫描信号,将第三数据信号写入所述数字驱动模块;所述清除单元用于响应所述清除控制信号,将清除信号写入所述数字驱动模块;
在本发明实施例中,第三数据信号和清除信号的电平高低不同;在一帧显示中,数据写入单元通过响应第三扫描信号将第三数据信号写入数字驱动模块,控制数字驱动模块开启;清除单元通过响应清除控制信号将清除信号写入数字驱动模块,控制数字驱动模块关断。也就是说,本发明实施例中,第三数据信号和清除信号的电平保持不变;数字数据写入模块是通过第三扫描信号和清除控制信号的共同控制,使数字驱动模块生成数字驱动电流。因此,本发明实施例可以利用显示面板中行驱动电路(GOA)来产生数字控制信号,无需提供数字数据信号,以简化驱动电路的整体设计。
可选地,所述数据写入单元包括:第二晶体管;所述第二晶体管的栅极接入所述第三扫描信号,所述第二晶体管的第一极接入所述第三数据信号,所述第二晶体管的第二极与所述数字驱动模块电连接;
所述清除单元包括:第三晶体管;所述第三晶体管的栅极接入所述清除控制信号,所述第三晶体管的第一极接入所述清除信号,所述第三晶体管的第二极与所述数字驱动模块电连接;
可选地,所述第三扫描信号复用为所述第一扫描信号。这样设置,可以减少信号线的数量,有利于显示面板的布线。
进一步地,所述模拟驱动模块包括控制端、第一端和第二端;所述模拟驱动模块的控制端与所述模拟数据写入模块电连接,所述模拟驱动模块的第一端接入第一电源信号;
所述数字驱动模块包括控制端、第一端和第二端;所述数字驱动模块的控制端与所述数字数据写入模块电连接,所述数字驱动模块的第一端与所述模拟驱动模块的第二端电连接,所述数字驱动模块的第二端接入第二电源信号;
可选地,所述模拟驱动模块包括第一驱动晶体管;所述第一驱动晶体管的栅极为所述模拟驱动模块的控制端,所述第一驱动晶体管的第一极为所述模拟驱动模块的第一端,所述第一驱动晶体管的第二极为所述模拟驱动模块的第二端;
所述数字驱动模块包括第二驱动晶体管;所述第二驱动晶体管的栅极为所述数字驱动模块的控制端,所述第二驱动晶体管的第一极为所述数字驱动模块的第一端,所述第二驱动晶体管的第二极为所述数字驱动模块的第二端。
进一步地,所述像素电路还包括:
第一存储模块,所述第一存储模块用于存储写入所述模拟驱动模块的电位;
第二存储模块,所述第二存储模块用于存储写入所述数字驱动模块的电位;
可选地,所述第一存储模块包括第一电容,所述第一电容的第一端与所述模拟驱动模块的控制端电连接,所述第一电容的第二端与所述模拟驱动模块的第一端电连接或者接入固定电压信号;
所述第二存储模块包括第二电容;所述第二电容的第一端与所述数字驱动模块的控制端电连接;所述第二电容的第二端与所述数字驱动模块的第一端电连接,或者与所述模拟驱动模块的第一端电连接,或者接入所述固定电压信号。
进一步地,所述发光器件连接于所述模拟驱动模块的第二端和所述数字驱动模块的第一端之间;
或者,所述发光器件的第一端接入所述第一电源信号,所述发光器件的第二端与所述模拟驱动模块的第一端电连接;
或者,所述发光器件的第一端与所述数字驱动模块的第二端电连接;所述发光器件的第二端接入所述第二电源信号。
进一步地,所述模拟数据写入模块包括第四晶体管;所述第四晶体管的栅极接入所述第一扫描信号,所述第四晶体管的第一极接入所述第一数据信号,所述第四晶体管的第二极与所述模拟驱动模块电连接。
相应地,本发明还提供了一种显示面板,包括本发明任意实施例所提供的像素电路。
相应地,本发明还提供了一种像素电路的驱动方法,包括:
在一帧内,所述模拟数据写入模块响应第一扫描信号将第一数据信号写入所述模拟驱动模块;其中,所述第一数据信号为模拟数据信号,以控制所述模拟驱动模块生成模拟驱动电流;
同时,所述数字数据写入模块响应数字控制信号将高电平信号和低电平信号交替写入所述数字驱动模块,形成多个子帧;在多个所述子帧内,所述数字驱动模块生成数字驱动电流;所述模拟驱动电流和所述数字驱动电流的电流通路相同,混合驱动所述发光器件发光。
进一步地,所述数字数据写入模块包括:数据写入单元和清除单元;所述数字控制信号包括第三扫描信号和清除控制信号;
所述数字驱动模块生成数字驱动电流,包括:
在一个所述子帧内,所述数据写入单元响应所述第三扫描信号将第三数据信号写入所述数字驱动模块,开启所述子帧;所述清除单元响应所述清除控制信号将清除信号写入所述数字驱动模块,结束所述子帧;
可选地,在不同的帧和/或子帧内,所述第一数据信号的大小不同,以控制所述模拟驱动模块生成大小不同的模拟驱动电流。
本发明实施例所提供的像素电路中,不仅包括模拟驱动模块和模拟数据写入模块,还包括数字驱动模块和数字数据写入模块,实现了通过模拟驱动电流和数字驱动电流混合驱动发光器件发光,实现了数字和模拟混合驱动的功能。其中,利用数字驱动来补偿模拟驱动电流展开范围有限的问题,保证显示(尤其是低灰阶显示)的均一性;利用模拟驱动电流的大小变化补偿数字驱动的某些灰阶的离散问题,保证灰阶的连续性,实现更顺畅的灰阶变化。综上,本发明实施例通过数字模拟混合驱动的同步工作实现显示亮度的平滑线性变化,在高亮度区域及低亮度区域都可以有效展开各个灰阶。因此,与现有技术相比,本发明实施例可以实现灰阶的连续变化和精细展开,增强显示画面的层次感和均一性,提升显示效果。
附图说明
图1为本发明实施例提供的一种像素电路的电路示意图;
图2为本发明实施例提供的另一种像素电路的电路示意图;
图3为本发明实施例提供的一种像素电路的驱动时序示意图;
图4为本发明实施例提供的又一种像素电路的电路示意图;
图5为本发明实施例提供的又一种像素电路的电路示意图;
图6为本发明实施例提供的又一种像素电路的电路示意图;
图7为本发明实施例提供的另一种像素电路的驱动时序示意图;
图8为本发明实施例提供的又一种像素电路的电路示意图;
图9为本发明实施例提供的又一种像素电路的驱动时序示意图;
图10为本发明实施例提供的又一种像素电路的电路示意图;
图11为本发明实施例提供的又一种像素电路的电路示意图;
图12为本发明实施例提供的又一种像素电路的驱动时序示意图;
图13为本发明实施例提供的又一种像素电路的电路示意图;
图14为本发明实施例提供的又一种像素电路的驱动时序示意图;
图15为本发明实施例提供的又一种像素电路的电路示意图;
图16为本发明实施例提供的一种像素电路的驱动方法的流程示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释本发明,而非对本发明的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本发明相关的部分而非全部结构。
本发明实施例提供了一种像素电路,该像素电路可应用于有机发光二极管显示面板、微发光二极管显示面板或发光二极管显示面板等显示面板中。图1为本发明实施例提供的一种像素电路的电路示意图。参见图1,该像素电路包括:模拟驱动模块110、数字驱动模块120、模拟数据写入模块130、数字数据写入模块140和发光器件LED。
其中,模拟驱动模块110、数字驱动模块120和发光器件LED串联连接;模拟数据写入模块130用于响应第一扫描信号Scan1将第一数据信号Vdata1写入模拟驱动模块110;其中,第一数据信号Vdata1为模拟数据信号,以控制模拟驱动模块110的开启程度,从而控制模拟驱动模块110生成的模拟驱动电流。数字数据写入模块140用于响应数字控制信号Sdata将高电平信号和低电平信号交替写入数字驱动模块120,以控制数字驱动模块120的导通时间,从而控制数字驱动模块120生成的数字驱动电流;模拟驱动电流和数字驱动电流的电流通路相同,混合驱动发光器件LED发光。
其中,由于数字驱动显示灰阶的变化本质是高低电平的数字信号持续时间差值大小变化的过程,即发光器件LED亮暗持续时间差值长短的过程,但数字信号本身具有离散特性。而模拟驱动是利用一定范围的电压电流展开实现灰阶变化,但电压电流展开的范围有限,尤其是低灰阶时,模拟数据电压的变化引起的驱动电流变化较大,使得电压电流展开的范围更加有限。因此,现有的像素电路存在灰阶亮度突变不能完全连续或者灰阶不能完全展开的问题。
本发明实施例所提供的像素电路不仅包括模拟驱动模块110和模拟数据写入模块130,还包括数字驱动模块120和数字数据写入模块140,模拟驱动模块110、数字驱动模块120和发光器件LED串联连接。这样,在一帧显示中,数字控制信号Sdata通过高低电平的变化将一帧显示分割为多个子帧;每个子帧内高低电平的持续时间控制着一个子帧中发光器件LED的发光时间;同时,在不同子帧中,第一数据信号Vdata1的大小可以不同,从而控制模拟驱动模块110生成大小不同的模拟驱动电流。
因此,本发明实施例所提供的像素电路通过模拟驱动电流和数字驱动电流混合驱动发光器件LED发光,实现数字和模拟混合驱动的功能。其中,利用数字驱动来补偿模拟驱动电流展开范围有限的问题,保证显示(尤其是低灰阶显示)的均一性;利用模拟驱动电流的大小变化补偿数字驱动的某些灰阶的离散问题,保证灰阶的连续性,实现更顺畅的灰阶变化。本发明实施例通过数字模拟混合驱动的同步工作实现显示亮度的平滑线性变化,在高亮度区域及低亮度区域都可以有效展开各个灰阶。因此,本发明实施例可以实现灰阶的连续变化和精细展开,增强显示画面的层次感和均一性,提升显示效果。
继续参见图1,在上述各实施方式的基础上,可选地,模拟驱动模块110包括控制端113、第一端111和第二端112;模拟驱动模块110的控制端113与模拟数据写入模块130电连接,模拟驱动模块110的第一端111接入第一电源信号VDD;数字驱动模块120包括控制端123、第一端121和第二端122;数字驱动模块120的控制端123与数字数据写入模块140电连接,数字驱动模块120的第一端121与模拟驱动模块110的第二端112电连接,数字驱动模块120的第二端122与发光器件LED的第一端(阳极)电连接,发光器件LED的第二端(阴极)接入第二电源信号VSS。
模拟数据写入模块130包括控制端131、输入端132和输出端133,模拟数据写入模块130的控制端131接入第一扫描信号Scan1,输入端132接入第一数据信号Vdata1,输出端133与模拟驱动模块110的控制端113电连接。数字数据写入模块140包括输入端141和输出端142,数字数据写入模块140的输入端141接入数字控制信号Sdata,输出端142与数字驱动模块120的控制端123电连接。
继续参见图1,在上述各实施方式的基础上,可选地,该像素电路还包括:第一存储模块150和第二存储模块160。示例性地,第一存储模块150包括第一端151和第二端152;第一存储模块150的第一端151与模拟驱动模块110的控制端113电连接,第一存储模块150的第二端152与模拟驱动模块110的第一端111电连接;第一存储模块150用于存储写入模拟驱动模块110的电位;以确保模拟驱动模块110可以产生稳定的模拟驱动电流。第二存储模块160包括第一端161和第二端162;第二存储模块160的第一端161与数字驱动模块120的控制端123电连接,第二存储模块160的第二端162与模拟驱动模块110的第一端111电连接;第二存储模块160用于存储写入数字驱动模块120的电位;以确保数字驱动模块110可以产生稳定的数字驱动电流。
需要说明的是,图1所示的像素电路中,第一存储模块150、第二存储模块160和发光器件LED等的连接方式仅为一种可能的实施方式,并不作为对本发明的限定。在其他实施方式中,还可以设置第一存储模块150、第二存储模块160和发光器件LED为其他连接方式。
针对发光器件LED,可选地,如图4所示,发光器件LED连接于模拟驱动模块110的第二端和数字驱动模块120的第一端之间。或者,如图5所示,发光器件LED的第一端接入第一电源信号VDD,发光器件LED的第二端与模拟驱动模块110的第一端电连接。
针对第一存储模块150,可选地,如图6所示,第一存储模块150的第二端接入固定电压信号(图6中为第一电源信号VDD)。
针对第二存储模块160,可选地,如图4所示,第二存储模块160的第二端与数字驱动模块120的第一端电连接。或者,如图6所示,第二存储模块160的第二端接入固定电压信号(图6中为第一电源信号VDD)。
上述各实施例中给出了第一存储模块150、第二存储模块160和发光器件LED的多种连接方式,三者的连接方式可以根据需求任意组合,提高了像素电路结构的灵活性。
在上述各实施方式的基础上,可选地,数字数据写入模块140的结构有多种,下面就其中的几种进行说明,但不作为对本发明的限定。
图2为本发明实施例提供的另一种像素电路的电路示意图。参见图2,在一种实施方式中,可选地,数字数据写入模块140的数字控制信号Sdata为第二数据信号Vdata2,即第二数据信号Vdata2为为高低电平交替的数字数据信号。数字数据写入模块140包括:控制端、数字输入端和数字输出端;控制端接入第二扫描信号Scan2,数字输入端接入第二数据信号Vdata2,第二数据信号Vdata2为高电平信号和低电平信号交替的数据信号。这样,数字数据写入模块140可以通过响应第二扫描信号Scan2将第二数据信号Vdata2写入数字驱动模块120;第二数据信号Vdata2通过自身的高低电平交替驱动数字驱动模块120导通或关断,通过第二数据信号Vdata2高低电平的占空比来控制数字驱动模块120生成的数字驱动电流;使得数字数据写入模块140的控制逻辑简单,易于实现。
该像素电路的驱动原理为:一帧扫描时间分为多个子帧。示例性地,一帧扫描时间根据数字二进制位数分为多个子帧进行扫描,每个子帧的扫描时间根据二进制不同位的大小不同而不同。
在一帧扫描时间中,模拟数据写入模块130在第一扫描信号Scan1的控制下始终导通,将第一数据信号Vdata1传递至模拟驱动模块110。其中,第一数据信号Vdata1在不同的子帧有不同的电压,或者至少在其中几个子帧有不同的电压,来控制模拟驱动模块110产生大小不同的模拟驱动电流。同时,数字数据写入模块140在第二扫描信号Scan2的控制下始终导通,将第二数据信号Vdata2传递至数字驱动模块120。其中,在不同子帧中,第二数据信号Vdata2在高电平时的电位均相同,在低电平的电位均相同。该高、低电平的占空比用于形成数字驱动模块120输出的数字驱动电流,不同亮度的显示则通过不同子帧的时间组合来积累实现。
也就是说,在一帧扫描时间内,第二数据信号Vdata2的电平高低控制数字驱动模块120的导通和关断。当数字驱动模块120导通时,模拟驱动模块110、数字驱动模块120和发光器件LED之间形成通路,发光器件LED发光;当数字驱动模块120关断时,模拟驱动模块110、数字驱动模块120和发光器件LED之间的通路断开,发光器件LED不发光。第一数据信号Vdata1的大小控制模拟驱动模块110的开启程度,从而控制模拟驱动模块110产生的模拟驱动电流的大小。一般而言,第二数据信号Vdata2对应的数字驱动模块120导通时的数字驱动电流较大,大于模拟驱动电流的最大电流,以保证流经发光器件LED的驱动电流的大小由模拟驱动电流的大小决定。在整个驱动电流通路中,数字驱动电流可以看做是模拟驱动电流的导通开关,数字驱动模块120用来决定模拟驱动电流是否传输至发光器件LED,以及控制发光器件LED的发光时间;最终流向发光器件LED的驱动电流大小实际上与模拟驱动电流的大小相同,也就是说,模拟驱动电流与数字驱动电流叠加。本实施方式中,模拟驱动电流决定发光器件LED的瞬时发光亮度,并利用数字驱动电流控制模拟驱动电流的占空比,采用模拟驱动电流对发光亮度进行细致调节,通过发光亮度和发光时间的组合控制,实现更加精细的调整,使发光器件LED进行更丰富的灰阶显示。
综上,模拟驱动可以在数字驱动的离散灰阶基础上实现更细致地灰阶展开,实现发光器件LED亮度的平滑线性变化;数字驱动可补偿模拟驱动易受晶体管特性变化的影响,保证整个显示面板显示画面的均一性。使用数字驱动电流和模拟驱动电流混合驱动发光器件LED发光,可以使显示画面更细腻,更富有层次感。
继续参见图2,在上述各实施方式的基础上,本实施例对各模块的构成提供了一种可能的实现方式,可选地,模拟驱动模块110包括第一驱动晶体管DTFT1;第一驱动晶体管DTFT1的栅极与模拟数据写入模块130电连接,第一驱动晶体管DTFT1的第一极接入第一电源信号VDD,第一驱动晶体管DTFT1的第二极与数字驱动模块120电连接。这样设置,电路结构简单,易于实现。
数字驱动模块120包括第二驱动晶体管DTFT2;第二驱动晶体管DTFT2的栅极与数字数据写入模块140电连接,第二驱动晶体管DTFT2的第一极与模拟驱动模块110电连接,第二驱动晶体管DTFT2的第二极与发光器件LED的第一端(阳极)电连接。这样设置,电路结构简单,易于实现。可选地,第二驱动晶体管DTFT2与第一驱动晶体管DTFT1的沟道类型相同,从而有利于第一驱动晶体管DTFT1和第二驱动晶体管DTFT2在同一道制作工艺中进行制作,简化制备工艺。
继续参见图2,在上述各实施方式的基础上,可选地,模拟数据写入模块130包括第四晶体管M4;第四晶体管M4的栅极接入第一扫描信号Scan1,第四晶体管M4的第一极接入第一数据信号Vdata1,第四晶体管M4的第二极与模拟驱动模块110电连接。这样设置,模拟数据写入模块130仅由一个晶体管构成,使得电路结构简单,易于实现。
继续参见图2,在上述各实施方式的基础上,可选地,数字数据写入模块140包括第一晶体管M1;第一晶体管M1的栅极接入第二扫描信号Scan2,第一晶体管M1的第一极接入第二数据信号Vdata2,第一晶体管M1的第二极与数字驱动模块120电连接。这样设置,数字数据写入模块140仅由一个晶体管构成,使得电路结构简单,易于实现。可选地,第一晶体管M1与第四晶体管M4的沟道类型相同,从而有利于第一晶体管M1与第四晶体管M4在同一道制作工艺中进行制作,简化制备工艺。
继续参见图2,在上述各实施方式的基础上,可选地,第一存储模块150包括第一电容C1,第一电容C1的第一端为第一存储模块150的第一端,与第一驱动晶体管DTFT1的栅极电连接;第一电容C1的第二端为第一存储模块150的第二端,与第一驱动晶体管DTFT1的第一极电连接。
第二存储模块160包括第二电容C2;第二电容C2的第一端为第二存储模块160的第一端,与与第二驱动晶体管DTFT2的栅极电连接;第二电容C2的第二端为第二存储模块160的第二端,与第一驱动晶体管DTFT1的第一极电连接。
需要说明的是,在上述各实施例中,第一驱动晶体管DTFT1、第二驱动晶体管DTFT2、第一晶体管M1和第四晶体管M4可以设置为P型晶体管或N型晶体管。以图2为例,对第一驱动晶体管DTFT1、第二驱动晶体管DTFT2、第一晶体管M1和第四晶体管M4均为P型晶体管的情况下,像素电路的驱动过程进行说明。
图3为本发明实施例提供的一种像素电路的驱动时序示意图。结合图2和图3,该像素电路的驱动过程为:
在一帧扫描时间T1中,第一扫描信号Scan1和第二扫描信号Scan2均为低电平。第四晶体管M4在第一扫描信号Scan1的控制下导通,将第一数据信号Vdata1传递至第一驱动晶体管DTFT1。其中,第一数据信号Vdata1在不同的子帧有不同的电压,或者至少在其中几个子帧有不同的电压,来控制第一驱动晶体管DTFT1的开启程度,从而控制第一驱动晶体管DTFT1产生大小不同的模拟驱动电流;第一电容C1用于在不同的子帧中储存第一驱动晶体管DTFT1栅极的电位,以在每个子帧中保证第一驱动晶体管DTFT1的栅极与第一极的电压差保持恒定,从而保证第一驱动晶体管DTFT1在每个子帧中输出稳恒的模拟驱动电流。同时,第一晶体管M1在第二扫描信号Scan2的控制下始终导通,将第二数据信号Vdata2传递至第二驱动晶体管DTFT2。其中,第二数据信号Vdata2通过在不同的子帧分配不同的低电平时间,来控制第二驱动晶体管DTFT2的开启持续时间;第二电容C2用于储存第二驱动晶体管DTFT2栅极的电位。
下面结合图2和图3,就一具体实施例,对第一数据信号Vdata1和第二数据信号Vdata2的变化在该像素电路中的作用进行说明。
图3中示例性地给出了一帧扫描时间T1中包含五个子帧(分别为第一子帧T11、第二子帧T12、第三子帧T13、第四子帧T14和第五子帧T15)的情况。如图3所示,在第一子帧T11和第三子帧T13中,第一数据信号Vdata1的电位相等,均为五个子帧中最低的电位。因此,在这两个子帧中,第一驱动晶体管DTFT1产生的模拟驱动电流最大。在第二子帧T12、第四子帧T14和第五子帧中,第一数据信号Vdata1的电位逐渐增大,对应驱动第一驱动晶体管DTFT1产生的模拟驱动电流逐渐减小。
其中,在第一子帧T11中,当第二数据信号Vdata2为低电平时,第二数据信号Vdata2控制第二驱动晶体管DTFT2导通,由模拟驱动电流驱动发光器件LED发光并控制发光亮度;当第二数据信号Vdata2为高电平时,第二数据信号Vdata2控制第二驱动晶体管DTFT2关断,发光器件LED不发光;同样地,在第二子帧T12、第三子帧T13、第四子帧T14和第五子帧T15中,当第二数据信号Vdata2为低电平时,第二数据信号Vdata2控制第二驱动晶体管DTFT2导通,模拟驱动电流驱动发光器件LED发光;当第二数据信号Vdata2为高电平时,第二数据信号Vdata2控制第二驱动晶体管DTFT2关断,发光器件LED不发光。由此可以看出,与现有的数字驱动相比,本发明实施例可以实现不同子帧中的驱动电流大小不同,使得灰阶调整更加精细和平滑;与现有的模拟驱动相比,本发明实施例可以实现一帧中部分时间为亮态,部分时间为暗态,有利于高灰阶的显示优势,采用较大的模拟驱动电流实现较低的灰阶,有利于低灰阶的精细展开。
需要注意的是,本发明实施例给出的驱动时序仅为可能的一个示例,一帧中包含的子帧数目和第一数据信号Vdata1的值均可以根据实际需求来确定。可选地,在一个子帧中,第二数据信号Vdata2可以包括高电平和低电平两种状态(如图3所示);也可以仅包括低电平(全亮态)或高电平(全暗态)一种状态;总之,整体上,第二数据信号Vdata2呈现高低电平交替的状态。并且,在不同子帧中,第二数据信号Vdata2处于高电平状态的持续时间可以不同,处于低电平状态的持续时间也可以不同,上述持续时间均可根据实际需求来确定,本发明对此不做限定。
继续参见图6,在上述各实施方式的基础上,可选地,第一扫描信号Scan1复用为第二扫描信号Scan2。这样,该像素电路的驱动时序图如图7所示,具体驱动过程与前述实施例类似,这里不再赘述。本发明实施例这样设置,可以减少扫描信号线的数量,有利于简化显示面板的布线;同时,减少扫描信号线的数量还可以简化扫描驱动电路的设计,有利于显示面板的窄边框设计。
需要说明的是,在上述各实施例中以第一驱动晶体管DTFT1、第二驱动晶体管DTFT2、第一晶体管M1和第四晶体管M4均为P型晶体管为例进行说明,并非对本发明的限定,在其他实施例中,还可以根据需要变更其中的部分或全部晶体管的为N型晶体管。
图8为本发明实施例提供的又一种像素电路的电路示意图。如图8所示,与上述各实施例不同的是,第一驱动晶体管DTFT1、第二驱动晶体管DTFT2、第一晶体管M1和第四晶体管M4均为N型晶体管。N型晶体管与P型晶体管不同的是,控制信号的高低电平不同,第一驱动晶体管DTFT1、第二驱动晶体管DTFT2、第一晶体管M1和第四晶体管M4的导通和关断时序与上述各实施例相同,这里不再赘述。
图9为本发明实施例提供的又一种像素电路的驱动时序示意图。由图9可以看出,由于对于N型晶体管,驱动信号为高电平有效,相比于像素电路均由P型晶体管构成时的驱动时序(例如图3),图9中第一扫描信号Scan1和第二扫描信号Scan2只是由低有效变成了高有效,各时间段并未改变,针对图8中的像素电路,其驱动过程与像素电路均由P型晶体管构成时类似,只不过在不同子帧中,第一数据信号Vdata1的电位越高,第一驱动晶体管DTFT1产生的模拟驱动电流越大;同时,第二数据信号Vdata2也变为了在高电平时控制第二驱动晶体管DTFT2导通;因此对其驱动过程不再赘述。
图10为本发明实施例提供的又一种像素电路的电路示意图。参见图10,在一种实施方式中,可选地,数字数据写入模块140的数字控制信号Sdata包括第三扫描信号Scan3和清除控制信号Sclear,第三扫描信号Scan3和清除控制信号Sclear均为高低电平交替变化的数字信号。数字数据写入模块140包括:数据写入单元141和清除单元142。其中,数据写入单元141用于响应第三扫描信号Scan3,将第三数据信号Vdata3写入数字驱动模块120;清除单元142用于响应清除控制信号Sclear,将清除信号Vclear写入数字驱动模块120。在本发明实施例中,第三数据信号Vdata3保持可以使数字驱动模块120导通的电平,清除信号Vclear保持可以使数字驱动模块120关断的电平。也就是说,第三数据信号Vdata3和清除信号Vclear的电平保持不变;数字数据写入模块140是通过第三扫描信号Scan3和清除控制信号Sclear的共同控制,使数字驱动模块120生成数字驱动电流。因此,本发明实施例可以利用显示面板中行驱动电路(GOA)来产生数字控制信号,无需提供数字数据信号,以简化驱动电路的整体设计。
示例性地,数字数据写入模块140和数字驱动模块120的工作原理如下:
第三数据信号Vdata3和清除信号Vclear的电平高低不同,如第三数据信号Vdata3为高电平,则清除信号Vclear为低电平;如第三数据信号Vdata3为低电平,则清除信号Vclear为高电平。第三扫描信号Scan3用于控制数据写入单元141的导通或关断,以决定第三数据信号Vdata3是否可以向数字驱动模块120传输;示例性地,第三数据信号Vdata3用于控制数字驱动模块120开启。清除控制信号Sclear用于控制清除单元142的导通或关断,以决定清除信号Vclear是否可以向数字驱动模块120传输;示例性地,清除信号Vclear用于控制数字驱动模块120关断。
在一帧扫描时间T1中,不同的子帧内,在第三扫描信号Scan3有效时,数据写入单元141通过响应第三扫描信号Scan3将第三数据信号Vdata3写入数字驱动模块120,控制数字驱动模块120开启;在清除控制信号Sclear有效时,清除单元142通过响应清除控制信号Sclear将清除信号Vclear写入数字驱动模块120,控制数字驱动模块120关断。本发明实施例中,通过第三扫描信号Scan3和清除信号Vclear的有效时间的切换来实现对数字驱动模块120的控制,使其输出数字驱动电流。可选地,若某个子帧中需要一直保持发光器件LED发光,则在此子帧中,清除控制信号Sclear始终保持无效;相反,若某个子帧中需要一直保持发光器件LED熄灭,则在此子帧中,第三扫描信号Scan3始终保持无效。
图11为本发明实施例提供的又一种像素电路的电路示意图。下面结合图11,对数字数据写入模块140一种可能的具体结构进行说明。
参见图11,可选地,数据写入单元141包括第二晶体管M2;第二晶体管M2的栅极接入第三扫描信号Scan3,第二晶体管M2的第一极接入第三数据信号Vdata3,第二晶体管M2的第二极与数字驱动模块120电连接。清除单元142包括第三晶体管M3;第三晶体管M3的栅极接入清除控制信号Sclear,第三晶体管M3的第一极接入清除信号Vclear,第三晶体管M3的第二极与数字驱动模块120电连接。本发明实施例中,设置数据写入单元141和清除单元142均仅由一个晶体管构成,使像素电路结构简单,易于实现。
图12为本发明实施例提供的又一种像素电路的驱动时序示意图,结合图11和图12,以该像素电路均由P型晶体管为例,第三数据信号Vdata3为低电平,清除信号Vclear为高电平,第三扫描信号Scan3为低有效,清除控制信号Sclear为低有效。该数字数据写入模块140和数字驱动模块120的工作过程包括:
在不同的子帧内,在第三扫描信号Scan3有效时,第二晶体管M2通过响应第三扫描信号Scan3将第三数据信号Vdata3的低电平写入第二驱动晶体管DTFT2的栅极,控制数字第二驱动晶体管DTFT2导通;在清除控制信号Sclear有效时,第三晶体管M3通过响应清除控制信号Sclear将清除信号Vclear的高电平写入第二驱动晶体管DTFT2,控制第二驱动晶体管DTFT2关断。由此可见,采用第二晶体管M2和第三晶体管M3交替导通的方式,实现了与数字数据信号相同的效果。
图13为本发明实施例提供的又一种像素电路的电路示意图。参见图13,在上述各实施方式的基础上,可选地,第三扫描信号Scan3复用为第一扫描信号Scan1。这样,该像素电路的驱动时序图如图14所示,当第三扫描信号Scan3有效时,第一扫描信号Scan1也有效,第一驱动晶体管DTFT1、第二驱动晶体管DTFT2和发光器件LED之间形成通路,发光器件LED发光;当第三扫描信号Scan3无效时,即使第一扫描信号Scan1有效,由于第二驱动晶体管DTFT2关断,第一驱动晶体管DTFT1、第二驱动晶体管DTFT2和发光器件LED之间也不能形成通路。因此,第三扫描信号Scan3可以复用为第一扫描信号Scan1,二者同时有效且同时无效,不影响发光器件LED的正常发光。该像素电路的具体驱动过程与前述实施例类似,这里不再赘述。本发明实施例这样设置,可以减少扫描信号线的数量,有利于简化显示面板的布线;同时,减少扫描信号线的数量还可以简化扫描驱动电路的设计,有利于显示面板的窄边框设计。
图15为本发明实施例提供的又一种像素电路的电路示意图。在上述各实施例的基础上,可选地,数字驱动模块120还可以具备降低功耗等功能。
参见图15,示例性地,第二晶体管M2为N型晶体管,其他晶体管为P型晶体管。其中,由于第二驱动晶体管DTFT2为P型晶体管,相应地,第三数据信号Vdata3为低电平,清除信号Vclear为高电平。本发明实施例设置第二晶体管M2为N型晶体管,有利于第二晶体管M2传输第三数据信号Vdata3。具体地,当需要控制第二晶体管M2导通时,第三扫描信号Scan3为高电平,第二晶体管M2的栅极的高电平与第一极的低电平形成大于阈值的压差,控制第二晶体管M2导通,且第三扫描信号Scan3的高电平无需设置的较高,从而有利于降低像素电路的功耗。相反,若设置第二晶体管M2为P型晶体管,当需要控制第二晶体管M2导通时,第三扫描信号Scan3为低电平,且该低电平需要低于第三数据信号Vdata3的低电平,由于第三扫描信号Scan3的低电平电压过低,使得像素电路的功耗较高。类似地,设置第三晶体管M3为P型晶体管,有利于传输清除信号Vclear和降低功耗。
本发明实施例还提供了一种显示面板。该显示面板包括本发明任意实施例所提供的像素电路,其技术原理和产生的效果类似,此处不再赘述。
本发明实施例还提供了一种像素电路的驱动方法,该驱动方法适用于本发明任意实施例所提供的像素电路,具有相应的有益效果。图16为本发明实施例提供的一种像素电路的驱动方法的流程示意图。参见图16,该像素电路的驱动方法包括以下步骤:
S110、在一帧内,模拟数据写入模块响应第一扫描信号将第一数据信号写入模拟驱动模块;其中,第一数据信号为模拟数据信号,以控制模拟驱动模块生成模拟驱动电流。
S120、同时,数字数据写入模块响应数字控制信号将高电平信号和低电平信号交替写入数字驱动模块,形成多个子帧;在多个子帧内,数字驱动模块生成数字驱动电流;模拟驱动电流和数字驱动电流的电流通路相同,混合驱动发光器件发光。
在上述各实施方式的基础上,步骤S120的实现方式有多种。下面就其中的几种进行说明。
在一种实施方式中,可选地,数字数据写入模块由数字数据信号实现数字驱动功能。数字数据写入模块包括:控制端、数字输入端和数字输出端;控制端接入第二扫描信号,数字输入端接入第二数据信号,第二数据信号为高电平信号和低电平信号交替的数据信号。上述S120中,数字驱动模块生成数字驱动电流具体包括:数字数据写入模块响应第二扫描信号将第二数据信号写入数字驱动模块;第二数据信号即为数字控制信号,第二数据信号通过自身的高低电平交替驱动数字驱动模块生成数字驱动电流。该驱动方法的控制逻辑简单,易于实现。
在另一种实施方式中,可选地,数字数据写入模块由行驱动电路(GOA)实现数字驱动功能。数字数据写入模块包括:数据写入单元和清除单元;数字控制信号包括第三扫描信号和清除控制信号。上述S120中,数字驱动模块生成数字驱动电流,包括:
在一个子帧内,数据写入单元响应第三扫描信号将第三数据信号写入数字驱动模块,开启子帧;清除单元响应清除控制信号将清除信号写入数字驱动模块,结束子帧。
本发明实施例中,第三数据信号和清除信号的电平保持不变;数字数据写入模块是通过第三扫描信号和清除控制信号的共同控制,使数字驱动模块生成数字驱动电流。因此,本发明实施例可以利用显示面板中既有的行驱动电路(GOA)来产生数字控制信号,以简化驱动电路的整体设计。
在上述各实施方式的基础上,可选地,在上述S110中,在不同的帧和/或子帧内,第一数据信号的大小不同,以控制模拟驱动模块生成大小不同的模拟驱动电流;从而实现显示画面各灰阶的精细展开,使显示画面的亮度层次更为丰富,提升用户体验。
注意,上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解,本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此,虽然通过以上实施例对本发明进行了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还可以包括更多其他等效实施例,而本发明的范围由所附的权利要求范围决定。

Claims (17)

1.一种像素电路,其特征在于,包括:
模拟驱动模块和数字驱动模块,所述模拟驱动模块、所述数字驱动模块和发光器件串联连接;
模拟数据写入模块,所述模拟数据写入模块用于响应第一扫描信号将第一数据信号写入所述模拟驱动模块;其中,所述第一数据信号为模拟数据信号,以控制所述模拟驱动模块生成模拟驱动电流;
数字数据写入模块,所述数字数据写入模块用于响应数字控制信号将高电平信号和低电平信号交替写入所述数字驱动模块,以控制所述数字驱动模块生成数字驱动电流;所述模拟驱动电流和所述数字驱动电流的电流通路相同,混合驱动所述发光器件发光;
所述数字驱动模块用于决定所述模拟驱动电流是否传输至所述发光器件,以及控制所述发光器件的发光时间;
所述模拟驱动电流决定所述发光器件的瞬时发光亮度。
2.根据权利要求1所述的像素电路,其特征在于,所述数字数据写入模块包括:控制端、数字输入端和数字输出端;所述控制端接入第二扫描信号,所述数字输入端接入第二数据信号,所述第二数据信号为高电平信号和低电平信号交替的数据信号。
3.根据权利要求2所述的像素电路,其特征在于,所述数字数据写入模块包括第一晶体管;
所述第一晶体管的栅极为所述数字数据写入模块的控制端,所述第一晶体管的第一极为所述数字数据写入模块的数字输入端,所述第一晶体管的第二极为所述数字数据写入模块的数字输出端。
4.根据权利要求2所述的像素电路,其特征在于,所述第一扫描信号复用为所述第二扫描信号。
5.根据权利要求1所述的像素电路,其特征在于,所述数字数据写入模块包括:数据写入单元和清除单元;所述数字控制信号包括第三扫描信号和清除控制信号;所述数据写入单元用于响应所述第三扫描信号,将第三数据信号写入所述数字驱动模块;所述清除单元用于响应所述清除控制信号,将清除信号写入所述数字驱动模块。
6.根据权利要求5所述的像素电路,其特征在于,所述数据写入单元包括:第二晶体管;所述第二晶体管的栅极接入所述第三扫描信号,所述第二晶体管的第一极接入所述第三数据信号,所述第二晶体管的第二极与所述数字驱动模块电连接;
所述清除单元包括:第三晶体管;所述第三晶体管的栅极接入所述清除控制信号,所述第三晶体管的第一极接入所述清除信号,所述第三晶体管的第二极与所述数字驱动模块电连接。
7.根据权利要求5所述的像素电路,其特征在于,所述第三扫描信号复用为所述第一扫描信号。
8.根据权利要求1所述的像素电路,其特征在于,所述模拟驱动模块包括控制端、第一端和第二端;所述模拟驱动模块的控制端与所述模拟数据写入模块电连接,所述模拟驱动模块的第一端接入第一电源信号;
所述数字驱动模块包括控制端、第一端和第二端;所述数字驱动模块的控制端与所述数字数据写入模块电连接,所述数字驱动模块的第一端与所述模拟驱动模块的第二端电连接,所述数字驱动模块的第二端接入第二电源信号。
9.根据权利要求8所述的像素电路,其特征在于,所述模拟驱动模块包括第一驱动晶体管;所述第一驱动晶体管的栅极为所述模拟驱动模块的控制端,所述第一驱动晶体管的第一极为所述模拟驱动模块的第一端,所述第一驱动晶体管的第二极为所述模拟驱动模块的第二端;
所述数字驱动模块包括第二驱动晶体管;所述第二驱动晶体管的栅极为所述数字驱动模块的控制端,所述第二驱动晶体管的第一极为所述数字驱动模块的第一端,所述第二驱动晶体管的第二极为所述数字驱动模块的第二端。
10.根据权利要求8所述的像素电路,其特征在于,还包括:
第一存储模块,所述第一存储模块用于存储写入所述模拟驱动模块的电位;
第二存储模块,所述第二存储模块用于存储写入所述数字驱动模块的电位。
11.根据权利要求10所述的像素电路,其特征在于,所述第一存储模块包括第一电容,所述第一电容的第一端与所述模拟驱动模块的控制端电连接,所述第一电容的第二端与所述模拟驱动模块的第一端电连接或者接入固定电压信号;
所述第二存储模块包括第二电容;所述第二电容的第一端与所述数字驱动模块的控制端电连接;所述第二电容的第二端与所述数字驱动模块的第一端电连接,或者与所述模拟驱动模块的第一端电连接,或者接入所述固定电压信号。
12.根据权利要求8所述的像素电路,其特征在于,所述发光器件连接于所述模拟驱动模块的第二端和所述数字驱动模块的第一端之间;
或者,所述发光器件的第一端接入所述第一电源信号,所述发光器件的第二端与所述模拟驱动模块的第一端电连接;
或者,所述发光器件的第一端与所述数字驱动模块的第二端电连接;所述发光器件的第二端接入所述第二电源信号。
13.根据权利要求1所述的像素电路,其特征在于,所述模拟数据写入模块包括第四晶体管;所述第四晶体管的栅极接入所述第一扫描信号,所述第四晶体管的第一极接入所述第一数据信号,所述第四晶体管的第二极与所述模拟驱动模块电连接。
14.一种显示面板,其特征在于,包括权利要求1-13任一项所述的像素电路。
15.一种像素电路的驱动方法,其特征在于,所述像素电路包括:模拟驱动模块、数字驱动模块、模拟数据写入模块和数字数据写入模块;所述模拟驱动模块、所述数字驱动模块和发光器件串联连接;
所述像素电路的驱动方法包括:
在一帧内,所述模拟数据写入模块响应第一扫描信号将第一数据信号写入所述模拟驱动模块;其中,所述第一数据信号为模拟数据信号,以控制所述模拟驱动模块生成模拟驱动电流;
同时,所述数字数据写入模块响应数字控制信号将高电平信号和低电平信号交替写入所述数字驱动模块,形成多个子帧;在多个所述子帧内,所述数字驱动模块生成数字驱动电流;所述模拟驱动电流和所述数字驱动电流的电流通路相同,混合驱动所述发光器件发光;
所述数字驱动模块用于决定所述模拟驱动电流是否传输至所述发光器件,以及控制所述发光器件的发光时间;
所述模拟驱动电流决定所述发光器件的瞬时发光亮度。
16.根据权利要求15所述的像素电路的驱动方法,其特征在于,所述数字数据写入模块包括:数据写入单元和清除单元;所述数字控制信号包括第三扫描信号和清除控制信号;
所述数字驱动模块生成数字驱动电流,包括:
在一个所述子帧内,所述数据写入单元响应所述第三扫描信号将第三数据信号写入所述数字驱动模块,开启所述子帧;所述清除单元响应所述清除控制信号将清除信号写入所述数字驱动模块,结束所述子帧。
17.根据权利要求15所述的像素电路的驱动方法,其特征在于,在不同的帧和/或子帧内,所述第一数据信号的大小不同,以控制所述模拟驱动模块生成大小不同的模拟驱动电流。
CN202110227713.1A 2021-03-01 2021-03-01 像素电路及其驱动方法、显示面板 Active CN112967668B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110227713.1A CN112967668B (zh) 2021-03-01 2021-03-01 像素电路及其驱动方法、显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110227713.1A CN112967668B (zh) 2021-03-01 2021-03-01 像素电路及其驱动方法、显示面板

Publications (2)

Publication Number Publication Date
CN112967668A CN112967668A (zh) 2021-06-15
CN112967668B true CN112967668B (zh) 2022-07-12

Family

ID=76276208

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110227713.1A Active CN112967668B (zh) 2021-03-01 2021-03-01 像素电路及其驱动方法、显示面板

Country Status (1)

Country Link
CN (1) CN112967668B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113554979A (zh) * 2021-07-23 2021-10-26 深圳市奥视微科技有限公司 Microled灰阶展开方法
CN114141195B (zh) * 2021-12-10 2023-05-02 Tcl华星光电技术有限公司 发光器件驱动电路、显示面板及其驱动方法
CN115331619B (zh) 2022-10-12 2023-01-31 惠科股份有限公司 像素驱动电路、显示面板及显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111508421A (zh) * 2020-04-27 2020-08-07 昆山国显光电有限公司 像素电路及其驱动方法、显示面板及显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100428651B1 (ko) * 2001-06-30 2004-04-28 주식회사 하이닉스반도체 액정표시소자의 소오스 드라이버 및 액정표시소자 구동방법
CN106448560B (zh) * 2016-12-21 2019-03-12 上海天马有机发光显示技术有限公司 有机发光显示面板及其驱动方法、有机发光显示装置
CN110021265B (zh) * 2019-04-26 2021-01-12 上海天马微电子有限公司 一种像素电路及其驱动方法、显示装置及驱动方法
CN110288946B (zh) * 2019-06-25 2021-10-15 荣耀终端有限公司 移动终端及其驱动方法、显示模组、驱动芯片
CN110310594B (zh) * 2019-07-22 2021-02-19 京东方科技集团股份有限公司 一种显示面板和显示装置
CN110491334B (zh) * 2019-08-30 2021-07-23 上海中航光电子有限公司 像素电路、像素电路的驱动方法、显示面板和显示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111508421A (zh) * 2020-04-27 2020-08-07 昆山国显光电有限公司 像素电路及其驱动方法、显示面板及显示装置

Also Published As

Publication number Publication date
CN112967668A (zh) 2021-06-15

Similar Documents

Publication Publication Date Title
CN111710299B (zh) 一种显示面板、其驱动方法及显示装置
CN112967668B (zh) 像素电路及其驱动方法、显示面板
CN111710300B (zh) 一种显示面板、驱动方法及显示装置
CN113707077B (zh) 一种像素驱动电路及其驱动方法、显示基板
US9280934B2 (en) Electroluminescent display device with combined analog and digital driving
KR101034825B1 (ko) 전류원 회로, 그 전류원 회로를 사용한 표시장치 및 그의구동방법
CN112908246A (zh) 像素电路及其驱动方法、显示面板
CN112313732A (zh) 显示设备
CN113593481A (zh) 显示面板及其驱动方法
CN111243515A (zh) 像素电路、显示面板和像素电路的驱动方法
CN112908247B (zh) 像素电路及其驱动方法、显示面板
US20240144868A1 (en) Pixel circuit with pulse width compensation and operation method thereof
CN116682358A (zh) 像素电路、像素电路的驱动方法和显示面板
CN115223477A (zh) 像素、包括其的显示装置和显示装置的驱动方法
CN114241998A (zh) 像素电路、显示装置和显示装置的驱动方法
CN114360433A (zh) 像素电路及显示面板
CN114360434A (zh) 像素电路及显示面板
KR20210035370A (ko) 표시 장치 및 이를 이용한 표시 패널의 구동 방법
CN113990241B (zh) 一种像素电路及其驱动方法、以及显示装置
CN117423315B (zh) 一种像素电路及显示面板
CN113990247B (zh) 像素驱动电路及显示装置
CN218351112U (zh) 一种像素驱动电路及显示面板
CN117423314A (zh) 像素电路及其驱动方法、显示面板
CN117037686A (zh) 一种显示面板及显示装置
CN115497421A (zh) 一种像素电路的驱动方法、显示面板以及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant