CN111243498B - 像素电路及其驱动方法、显示装置 - Google Patents

Abstract

本发明提供一种像素电路及其驱动方法、显示装置，其中，像素电路包括：电流输出子电路和发光时间控制子电路；发光时间控制子电路包括：第一驱动晶体管，其栅极与第一电容相连，第二极与第一选通单元相连；第二驱动晶体管，其栅极与第二电容相连；复位单元，被配置为为第一电容和第二电容提供初始电压信号；控制信号写入单元，被配置为将时间控制信号传输至第一电容和第二电容；发光控制单元，被配置为将参考电压端的三角波电压信号传输至第一电容和第二电容，并将第二驱动晶体管的第二极与第一选通单元导通；第一选通单元，被配置为将电流输出子电路与发光子电路导通或断开。

Description

像素电路及其驱动方法、显示装置

技术领域

本发明涉及显示技术领域，具体涉及一种像素电路及其驱动方法、显示装置。

背景技术

发光二极管(Light Emitting Diode，LED)是一种常用的电致发光器件，通过电子与空穴复合释放能量发光，在显示领域应用广泛。由于发光二极管的光学特性随着电流发生变化，因此，仅靠电流控制发光二极管的亮度会导致灰阶均一性较差，产生色偏等问题。

发明内容

本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种像素电路及其驱动方法、显示装置。

为了实现上述目的，本发明提供一种像素电路，包括：电流输出子电路和发光时间控制子电路；所述电流输出子电路被配置为：在发光阶段输出发光驱动电流；所述发光时间控制子电路被配置为：根据时间控制信号控制发光子电路的发光时间；其中，所述发光时间控制子电路包括：控制信号写入单元、发光控制单元、第一选通单元、复位单元、第一电容、第二电容、第一驱动晶体管和第二驱动晶体管；所述第一驱动晶体管的栅极与所述第一电容的第二端相连，第一极与第一电压端相连，第二极与所述第一选通单元的控制端相连；所述第二驱动晶体管的栅极与所述第二电容的第二端相连，第一极与第二电压端相连，所述第一驱动晶体管和所述第二驱动晶体管中的一者为N型晶体管，另一者为P型晶体管；

所述复位单元被配置为：在复位阶段，响应于第一复位端的控制，为所述第一电容的第二端和所述第二电容的第二端提供初始电压信号；

所述控制信号写入单元被配置为：在数据写入阶段，响应于第一扫描端的控制，将所述时间控制信号传输至所述第一电容的第一端和所述第二电容的第一端；

所述发光控制单元被配置为：在所述发光阶段，响应于第一发光控制端的控制，将参考电压端的三角波电压信号传输至所述第一电容的第一端和所述第二电容的第一端，并将所述第二驱动晶体管的第二极与所述第一选通单元的控制端导通；

所述第一选通单元被配置为：当其控制端接收到所述第一电压端的电压时，将所述电流输出子电路与所述发光子电路导通；当其控制端接收到所述第二电压端的电压时，将所述电流输出子电路与所述发光子电路断开。

可选地，所述发光时间控制子电路还包括：阈值补偿单元；

所述阈值补偿单元被配置为：在所述数据写入阶段，响应于所述第一扫描端的控制，将所述第一驱动晶体管的阈值电压和所述第一电压端的电压写入所述第一电容，以及将所述第二驱动晶体管的阈值电压和所述第二电压端的电压写入所述第二电容。

可选地，所述阈值补偿单元包括：第一补偿晶体管和第二补偿晶体管；

所述第一补偿晶体管的第一极与所述第一驱动晶体管的栅极相连，所述第一补偿晶体管的第二极与所述第一驱动晶体管的第二极相连，所述第二补偿晶体管的第一极与所述第二驱动晶体管的栅极相连，所述第二补偿晶体管的第二极与所述第二驱动晶体管的第二极相连，所述第一补偿晶体管的栅极和所述第二补偿晶体管的栅极均与所述第一扫描端相连。

可选地，所述复位单元包括：第一复位晶体管和第二复位晶体管；

所述第一复位晶体管的第一极与第一初始电压端相连，所述第一复位晶体管的第二极与所述第一驱动晶体管的栅极相连，所述第二复位晶体管的第一极与第二初始电压端相连，所述第二复位晶体管的第二极与所述第二驱动晶体管栅极相连，所述第一复位晶体管的栅极和所述第二复位晶体管的栅极均与所述第一复位端相连。

可选地，所述发光控制单元包括：第一发光控制晶体管和第二发光控制晶体管；

所述第一发光控制晶体管的第一极与所述参考电压端相连，所述第一发光控制晶体管的第二极与所述第一电容的第一端和所述第二电容的第一端相连，所述第二发光控制晶体管的第一极与所述第二驱动晶体管的第二极相连，所述第二发光控制晶体管的第二极与所述第一选通单元的控制端相连，所述第一发光控制晶体管的栅极和所述第二发光控制晶体管的栅极均与所述第一发光控制端相连。

可选地，所述第一选通单元包括：多个级联的反相模块和第一选通晶体管；

多个级联的所述反相模块中，第一级反相模块的输入端与所述第一选通单元的控制端相连，最后一级反相模块的输出端与所述第一选通晶体管的栅极相连，所述第一选通晶体管的第一极与所述电流输出子电路的输出端相连，所述第一选通晶体管的第二极与所述发光子电路相连；

多个级联的所述反相模块被配置为：在所述发光阶段，当所述第一选通单元的控制端接收到所述第一电压端的电压时，向所述第一选通晶体管提供选通信号；当所述第一选通单元的控制端接收到所述第二电压端的电压时，向所述第一选通晶体管提供关断信号。

可选地，所述反相模块包括：第一反相晶体管和第二反相晶体管；

所述第一反相晶体管的第一极与第三电压端相连，所述第二反相晶体管的第一极与第四电压端相连，所述第一反相晶体管的第二极与所述第二反相晶体管的第二极相连，所述第一反相晶体管的栅极与所述第二反相晶体管的栅极相连，所述第一反相晶体管和所述第二反相晶体管中的一者为N型晶体管，另一者为P型晶体管；

所述选通信号为所述第四电压端的电压信号，所述关断信号为所述第三电压端的电压信号。

可选地，所述发光子电路包括多个发光器件和多个第二选通晶体管，所述第二选通晶体管的栅极与第二发光控制端相连，所述第二选通晶体管的第一极与所述第一选通单元相连，多个所述第二选通晶体管的第二极与多个所述发光器件一一对应相连。

可选地，所述电流输出子电路包括：数据写入晶体管、第三驱动晶体管、第三阈值补偿晶体管、第三发光控制晶体管、第四发光控制晶体管、第三复位晶体管和第三电容；

所述数据写入晶体管的第一极与驱动电压端相连，所述数据写入晶体管的栅极与第二扫描端相连，所述数据写入晶体管的第二极与所述第三驱动晶体管的第一极和所述第三发光控制晶体管的第一极相连，所述第三阈值补偿晶体管的第一极与所述第三驱动晶体管的第二极和所述第四发光控制晶体管的第一极相连，所述第三阈值补偿晶体管的第二极与所述第三驱动晶体管的栅极、所述第三电容的一端和所述第三复位晶体管的第二极相连，所述第三阈值补偿晶体管的栅极与所述第二扫描端相连，所述第三发光控制晶体管的第二极与所述第三电容的另一端和第五电压端相连，所述第四发光控制晶体管的第二极与所述第一选通单元相连，所述第三发光控制晶体管的栅极和所述第四发光控制晶体管的栅极均与所述第一发光控制端相连，所述第三复位晶体管的栅极与第二复位端相连，所述第三复位晶体管的第一极与第三初始电压端相连。

本发明还提供一种显示装置，其中，包括上述的像素电路。

本发明还提供一种应用于上述的像素电路的驱动方法，其中，所述驱动方法包括：

在所述复位阶段，向所述第一复位端提供有效电平信号，以使所述复位单元为所述第一电容和所述第二电容的第二端提供初始电压信号；

在所述数据写入阶段，向所述第一扫描端提供有效电平信号，以使所述控制信号写入单元将所述时间控制信号传输至所述第一电容和所述第二电容的第一端；

在所述发光阶段，向所述第一发光控制端提供有效电平信号，以使所述发光控制单元将所述参考电压端的三角波电压信号传输至第一电容和第二电容的第一端。

可选地，所述驱动方法还包括：

在所述发光阶段，向其中一个所述第二发光控制端提供有效电平信号，以使所述第二选通晶体管将相应的所述发光器件与所述第一选通单元导通；

其中，在相邻的两个所述发光阶段，向不同的所述第二发光控制端提供有效电平信号。

附图说明

附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：

图1为本发明实施例提供的像素电路的结构示意图之一；

图2为本发明实施例提供的像素电路的结构示意图之二；

图3为本发明实施例提供的像素电路的具体结构的示意图；

图4为本发明实施例提供的像素电路的信号时序图。

具体实施方式

以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。

除非另作定义，本发明实施例使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本发明中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

目前，可以采用发光时间控制电路调整通过发光二极管的电流的时间，从而对发光二极管的亮度进行补偿，提高灰阶均一性。但是，由于薄膜晶体管存在阈值电压漂移、响应迟滞等问题，导致其难以准确控制发光时间，因此，发光时间控制电路往往需要较多的晶体管对发光控制进行补偿，发光时间控制电路所占据的空间较大，严重限制了显示装置的分辨率(Pixels per inch，PPI)。

有鉴于此，本发明提供一种像素电路，图1为本发明实施例提供的像素电路的结构示意图之一，如图1所示，该像素电路包括：电流输出子电路1和发光时间控制子电路2。电流输出子电路1被配置为：在发光阶段输出发光驱动电流。发光时间控制子电路2被配置为：根据时间控制信号控制发光子电路3的发光时间。其中，发光时间控制子电路2包括：控制信号写入单元21、发光控制单元22、第一选通单元23、复位单元24、第一电容C1、第二电容C2、第一驱动晶体管T1和第二驱动晶体管T2。第一驱动晶体管T1的栅极与第一电容C1的第二端相连，第一极与第一电压端相连，第二极与第一选通单元23的控制端相连。第二驱动晶体管T2的栅极与第二电容C2的第二端相连，第一极与第二电压端相连，第一驱动晶体管T1和第二驱动晶体管T2中的一者为N型晶体管，另一者为P型晶体管。如图1所示，在本发明实施例中，第一驱动晶体管T1可以为P型晶体管，第二驱动晶体管T2可以为N型晶体管，第一电压端可以为高电平电压端VDD1，第二电压端可以为低电平电压端VSS1。当第一驱动晶体管T1的栅源电压Vgs-Vth＜0时，第一驱动晶体管T1开启；当第二驱动晶体管T2的栅源电压Vgs-Vth＞0时，第二驱动晶体管T2开启。

在本发明实施例中，复位单元24被配置为：在复位阶段，响应于第一复位端RSTT的控制，为第一电容C1的第二端和第二电容C2的第二端提供初始电压信号。控制信号写入单元21被配置为：在数据写入阶段，响应于第一扫描端GateT的控制，将时间控制信号传输至第一电容C1的第一端和第二电容C2的第一端。如图1所示，控制信号写入单元21可以包括控制信号写入晶体管T19，控制信号写入晶体管T19的栅极与第一扫描端GateT相连，控制信号写入晶体管T19的第一极与时间控制信号输出端DataT相连，控制信号写入晶体管T19的第二极与第一电容C1的第一端和第二电容C2的第一端相连。发光控制单元22被配置为：在发光阶段，响应于第一发光控制端EM1的控制，将参考电压端common的三角波电压信号传输至第一电容C1的第一端和第二电容C2的第一端，并将第二驱动晶体管T2的第二极与第一选通单元23的控制端导通。第一选通单元23被配置为：当其控制端接收到第一电压端VDD1的电压时，将电流输出子电路1与发光子电路3导通。当其控制端接收到第二电压端VSS1的电压时，将电流输出子电路1与发光子电路3断开。

以一个发光周期为例，在复位阶段，向第一复位端RSTT提供有效电平信号，复位单元24为第一电容C1的第二端(即图1中N1节点)和第二电容C2的第二端(即图1中N2节点)提供初始电压信号。在数据写入阶段，向第一扫描端GateT提供有效电平信号，控制信号写入晶体管T19将时间控制信号输出端DataT与第一电容C1的第一端和第二电容C2的第一端导通，从而将时间控制信号V2传输至第一电容C1的第一端和第二电容C2的第一端。在发光阶段，向第一发光控制端EM1提供有效电平信号，发光控制单元22将参考电压端common的三角波电压信号传输至第一电容C1的第一端和第二电容C2的第一端，以及将第二驱动晶体管T2的第二极与第一选通单元23的控制端导通。此时，第一电容C1的第一端的电压和第二电容C2的第一端的电压跟随三角波电压信号升高或者下降，由于第一电容C1和第二电容C2的自举作用，因此，N1节点的电压和N2节点的电压也跟随三角波电压信号升高或者下降，当N1节点的电压下降至满足第一驱动晶体管T1的开启条件时，N2节点的电压将使第二驱动晶体管T2截止，此时，第一驱动晶体管T1将第一电压端VDD1与第一选通单元23的控制端导通，第一选通单元23则将电流输出子电路1与发光子电路3导通；当N2节点的电压升高至满足第二驱动晶体管T2的开启条件时，N1节点的电压将使第一驱动晶体管T1截止，此时，第二驱动晶体管T2将第二电压端VSS1与第一选通单元23的控制端导通，第一选通单元23则将电流输出子电路1与发光子电路3断开。

在本发明实施例中，在发光阶段，可以通过三角波电压信号驱动N1节点和N2节点的电压升高或者下降，并根据在数据写入阶段写入第一电容C1和第二电容C2中的时间控制信号，控制第一驱动晶体管T1的开启时间和第二驱动晶体管T2的开启时间的长度，进而控制选通单元23将电流输出子电路1与发光子电路3导通时间的长度。由于三角波电压信号是具有固定振幅的周期性信号，因此，当发光子电路3中设置有多个发光器件时，采用本发明实施例的像素电路，只需要在多个数据写入阶段向第一电容C1和第二电容C2中写入大小不同的时间控制信号，就可以使第一选通单元23在相应的多个发光阶段控制电流输出子电路1与发光子电路3的导通时间不同，从而有利于一个发光时间控制子电路2控制多个发光器件的发光时间，进而降低发光时间控制子电路2所占据的空间。

图2为本发明实施例提供的像素电路的结构示意图之二，如图2所示，发光时间控制子电路2还包括：阈值补偿单元25。阈值补偿单元25被配置为：在数据写入阶段，响应于第一扫描端GateT的控制，将第一驱动晶体管T1的阈值电压和第一电压端VDD1的电压写入第一电容C1，以及将第二驱动晶体管T2的阈值电压和第二电压端VSS1的电压写入第二电容C2。在本发明实施例中，可以通过阈值补偿子单元25对第一驱动晶体管T1和第二驱动晶体管T2的阈值电压进行补偿，消除阈值电压漂移对第一驱动晶体管T1和第二驱动晶体管T2的影响，改善了第一驱动晶体管T1和第二驱动晶体管T2对第一选通单元23导通(或关断)时间控制的准确性。

本发明的发明人在研究中注意到，在发光阶段，由于N1节点的电压和N2节点的电压随三角波电压信号升高或下降，并在升高或下降的过程中使第一驱动晶体管T1和第二驱动晶体管T2交替开启，因此，会导致在N3节点处存在中间态电压。由于该中间态电压可能小于第一电压端VDD1输出的高电平电压信号，且大于第二电压端VSS1输出的低电平电压信号，若N3节点直接与第一选通晶体管T9相连，该中间态电压将会导致经过第一选通晶体管T9的发光驱动电流的大小发生变化，进而影响发光子电路3中发光器件的发光亮度。

为改善该问题，在一些具体实施例中，第一选通单元23包括：多个级联的反相模块231和第一选通晶体管T9。多个级联的反相模块231中，第一级反相模块231的输入端与第一选通单元23的控制端相连，最后一级反相模块231的输出端与第一选通晶体管T9的栅极相连，第一选通晶体管T9的第一极与电流输出子电路1的输出端相连，第一选通晶体管T9的第二极与发光子电路3相连。多个级联的反相模块231被配置为：在发光阶段，当第一选通单元23的控制端接收到第一电压端VDD1的电压时，向第一选通晶体管T9提供选通信号。当第一选通单元23的控制端接收到第二电压端VSS1的电压时，向第一选通晶体管T9提供关断信号。

在本发明实施例中，即使第一极反相模块231接收到上述的中间态电压，在经过多级反相模块231反相后，最后一级反相模块231将输出一预设的选通信号或关断信号，从而使第一选通晶体管T9充分打开或关断，避免经过第一选通晶体管T9的发光驱动电流的大小发生变化。

图3为本发明实施例提供的像素电路的具体结构的示意图，下面结合图1至图3对本发明实施例的像素电路的具体结构进行解释说明，阈值补偿单元25包括：第一补偿晶体管T3和第二补偿晶体管T4。第一补偿晶体管T3的第一极与第一驱动晶体管T1的栅极相连，第一补偿晶体管T3的第二极与第一驱动晶体管T1的第二极相连，第二补偿晶体管T4的第一极与第二驱动晶体管T2的栅极相连，第二补偿晶体管T4的第二极与第二驱动晶体管T2的第二极相连，第一补偿晶体管T3的栅极和第二补偿晶体管T4的栅极均与第一扫描端GateT相连。

在一些具体实施例中，复位单元24包括：第一复位晶体管T5和第二复位晶体管T6。第一复位晶体管T5的第一极与第一初始电压端INI1相连，第一复位晶体管T5的第二极与第一驱动晶体管T1的栅极相连，第二复位晶体管T6的第一极与第二初始电压端INI2相连，第二复位晶体管T6的第二极与第二驱动晶体管T2栅极相连，第一复位晶体管T5的栅极和第二复位晶体管T6的栅极均与第一复位端RSTT相连。

在一些具体实施例中，发光控制单元22包括：第一发光控制晶体管T7和第二发光控制晶体管T8。第一发光控制晶体管T7的第一极与参考电压端common相连，第一发光控制晶体管T7的第二极与第一电容C1的第一端和第二电容C2的第一端相连，第二发光控制晶体管T8的第一极与第二驱动晶体管T2的第二极相连，第二发光控制晶体管T8的第二极与第一选通单元23的控制端相连，第一发光控制晶体管T7的栅极和第二发光控制晶体管T8的栅极均与第一发光控制端EM1相连。

在一些具体实施例中，反相模块231包括：第一反相晶体管T10和第二反相晶体管T11。第一反相晶体管T10的第一极与第三电压端VDD2相连，第二反相晶体管T11的第一极与第四电压端VSS2相连，第一反相晶体管T10的第二极与第二反相晶体管T11的第二极相连，第一反相晶体管T10的栅极与第二反相晶体管T11的栅极相连，第一反相晶体管T10和第二反相晶体管T11中的一者为N型晶体管，另一者为P型晶体管。选通信号为第四电压端VSS2的电压信号，关断信号为第三电压端VDD2的电压信号。

在一些具体实施例中，发光子电路3可以包括多个发光器件(如图3中的LEDa、LEDb和LEDc)和多个第二选通晶体管(如图3中的T12a、T12b和T12c)。发光器件可以为发光二极管(Light Emitting Diode，LED)，多个发光器件可以与同一个第六电压端VSS3相连，同一个发光子电路3的多个发光器件分别可以布置在显示装置的多个像素中，从而可以由同一个电流输出子电路1和同一个发光时间控制子电路2来控制多个像素的亮度。第二选通晶体管的栅极与第二发光控制端相连，第二选通晶体管的第一极与第一选通单元23相连，多个第二选通晶体管的第二极与多个发光器件一一对应相连。在发光阶段，可以向其中一个第二发光控制端提供有效电平信号，以使第二选通晶体管将相应的发光器件与第一选通单元23导通。当第一选通单元23将电流输出子电路1与发光子电路3导通时，电流输出子电路1输出的发光驱动电流传输至发光器件，致使发光器件发光；当第一选通单元23将电流输出子电路1与发光子电路3断开时，发光驱动电流无法传输至发光器件，致使发光器件熄灭。

在一些具体实施例中，电流输出子电路1包括：数据写入晶体管T13、第三驱动晶体管T14、第三阈值补偿晶体管T15、第三发光控制晶体管T16、第四发光控制晶体管T17、第三复位晶体管T18和第三电容C3。数据写入晶体管T13的第一极与驱动电压端DataI相连，数据写入晶体管T13的栅极与第二扫描端相连，数据写入晶体管T13的第二极与第三驱动晶体管T14的第一极和第三发光控制晶体管T16的第一极相连，第三阈值补偿晶体管T15的第一极与第三驱动晶体管T14的第二极和第四发光控制晶体管T17的第一极相连，第三阈值补偿晶体管T15的第二极与第三驱动晶体管T14的栅极、第三电容C3的一端和第三复位晶体管T18的第二极相连，第三阈值补偿晶体管T15的栅极与第二扫描端GateI相连，第三发光控制晶体管T16的第二极与第三电容C3的另一端和第五电压端VDD3相连，第四发光控制晶体管T17的第二极与第一选通单元23相连，第三发光控制晶体管T16的栅极和第四发光控制晶体管T17的栅极均与第一发光控制端EM1相连，第三复位晶体管T18的栅极与第二复位端RSTI相连，第三复位晶体管T18的第一极与第三初始电压端INI3相连。

需要说明的是，在本发明实施例中，可以使第二驱动晶体管T2和第二反相晶体管T11为N型晶体管，其余晶体管均为P型晶体管。其中，P型晶体管的有效电平信号为低电平电压信号；N型晶体管的有效电平信号为高电平电压信号。此时，第三电压端VDD2提供的电压为高电平电压信号，第四电压端VSS2提供的电压为低电平电压信号。另外，第一电压端VDD1、第三电压端VDD2和第五电压端VDD3可以连接为同一电压端，第二电压端VSS1、第四电压端VSS2和第六电压端VSS3可以连接为同一电压端。

图4为本发明实施例提供的像素电路的信号时序图，下面结合图1至图4对本发明的驱动过程进行解释说明。

在第一复位阶段t1，向第一复位端RSTT和第二复位端RSTI提供有效电平信号。第一复位晶体管T5将第一初始电压端INI1与第一电容C1的第二端导通，第二复位晶体管T6将第二初始电压端INI2与第二电容C2的第二端导通，第三复位晶体管T18将第三初始电压端INI3与第三电容的第一端导通。

在此阶段，N1节点、N2节点和N4节点均被复位至相应的初始电压。

在第一数据写入阶段t2，向第一扫描端GateT和第二扫描端GateI提供有效电平信号。控制信号写入晶体管T19将时间控制信号输出端DataT与第一电容C1的第一端和第二电容C2的第一端导通，时间控制信号VdataT1写入第一电容C1和第二电容C2中，第一补偿晶体管T3将第一驱动晶体管T1的栅极和第二极导通，第二补偿晶体管T4将第二驱动晶体管T2的栅极和第二极导通，数据写入晶体管T13将驱动电压端DataI与第三驱动晶体管T14的第一极导通，第三阈值补偿晶体管T15将第三驱动晶体管T14的第二极与第三电容C3的第一端导通以将驱动电压端DataI输出的驱动电压信号VdataI1和第三驱动晶体管T14的阈值电压Vth3传输至第三电容C3的第一端。

在此阶段，第一电容C1电压和第二电容C2第一端的电压均为VdataT1，N1节点的电压为V1+Vth1，N2节点的电压为V2+Vth2，N4节点的电压为VdataI1+Vth3，其中V1为第一电压端VDD1输出的电压，V2为第二电压端VSS1输出的电压，Vth1为第一驱动晶体管T1的阈值电压，Vth2为第二驱动晶体管T2的阈值电压。

在第一发光阶段t3，向第一发光控制端EM1和第二发光控制端EM2a提供有效电平信号。第一发光控制晶体管T7将参考电压端common与第一电容C1的第一端和第二电容C2的第一端导通，三角波电压信号Vcom传输至第一电容C1的第一端和第二电容C2的第一端，第二发光控制晶体管T8将第二驱动晶体管T2的第二极与N3节点导通，第三发光控制晶体管T16将第五电压端VDD3与第三驱动晶体管T14的第一极导通，第五电压端VDD3的电压V3传输至第三驱动晶体管T14的第一极，第四发光控制晶体管T17将第三驱动晶体管T14的第二极与第一选通晶体管T9的第一极导通，第二选通晶体管T12a将第一选通晶体管T9的第二极与发光器件LEDa导通。

在此阶段，第一电容C1电压和第二电容C2第一端的电压为VdataT1，N1节点的电压为V1+Vth1+δV1，N2节点的电压为V2+Vth2+δV1，其中，δV1为三角波电压信号Vcom与时间控制信号VdataT1的差值，即δV1＝Vcom-VdataT1。第一驱动晶体管T1的栅源电压Vgs1＝V1+Vth1+δV1-V1，第二驱动晶体管T2的栅源电压Vgs2＝V2+Vth2+δV1-V2，第三驱动晶体管T14的栅源电压Vgs3＝VdataI1+Vth3-V3，第三驱动晶体管T14输出的发光驱动电流I1＝k(Vgs3-Vth3)^2＝k(VdataI1+Vth3-V3-Vth3)^2。由于第一驱动晶体管T1为P型晶体管、第二驱动晶体管T2为N型晶体管，因此，当Vgs1-Vth1＜0时，Vgs2-Vth2＜0，第一驱动晶体管T1开启，第二驱动晶体管T2截止，此时，δV1＜0，对应于三角波电压信号Vcom当前的电压小于时间控制信号VdataT1的电压的时间段(即图4中的时间段t10)。第一电压端VDD1的输出的电压V1传输至第一极反相模块321，第一极反相模块321中的第二反相晶体管T11开启，第四电压端输出的低电平信号传输至第二极反相模块321，第二极反相模块321中的第一反相晶体管T10开启，第四电压端输出的高电平信号传输至第三极反相模块321，第三极反相模块321中的第二反相晶体管T11开启，第四电压端输出的低电平信号传输至第一选通晶体管T9的栅极，并将该低电平信号作为第一选通晶体管T9的选通信号，使第一选通晶体管T9将第四发光控制晶体管T17的第二极与第二选通晶体管T12a导通，发光驱动电流I1被传输至发光器件LEDa，发光器件LEDa根据发光驱动电流I1的大小以及第一选通单元23的导通时间进行发光。当Vg s1-Vth1＞0时，Vgs2-Vth2＞0，第一驱动晶体管T1截止，第二驱动晶体管T2开启，此时，δV1＞0，对应于三角波电压信号Vcom当前的电压的大于时间控制信号VdataT1的时间段，第二电压端VSS1的输出的电压V2传输至第一极反相模块321，第一极反相模块321中的第一反相晶体管T10开启，第四电压端输出的高电平信号传输至第二极反相模块321，第二极反相模块321中的第二反相晶体管T11开启，第四电压端输出的低电平信号传输至第三极反相模块321，第三极反相模块321中的第一反相晶体管T10开启，第四电压端输出的高电平信号传输至第一选通晶体管T9的栅极，并将该高电平信号作为第一选通晶体管T9的关断信号，使第一选通晶体管T9将第四发光控制晶体管T17的第二极与第二选通晶体管T12a断开，发光驱动电流I无法被传输至发光器件LEDa，发光器件LEDa熄灭。

在第二复位阶段t4，向第一复位端RSTT和第二复位端RSTI提供有效电平信号。在此阶段，N1节点、N2节点和N4节点均被复位至相应的初始电压。

在第二数据写入阶段t5，向第一扫描端GateT和第二扫描端GateI提供有效电平信号。

在此阶段，将时间控制信号VdataT2写入第一电容C1和第二电容C2中，以及将驱动电压端DataI输出的驱动电压信号VdataI2和第三驱动晶体管T14的阈值电压Vth3传输至第三电容C3的第一端。第一电容C1电压和第二电容C2第一端的电压均为VdataT2，N1节点的电压为V1+Vth1，N2节点的电压为V2+Vth2，N4节点的电压为VdataI2+Vth3。

在第二发光阶段t6，向第一发光控制端EM1和第二发光控制端EM2b提供有效电平信号。第二选通晶体管T12b将第一选通晶体管T9的第二极与发光器件LEDb导通。

在此阶段，第一电容C1电压和第二电容C2第一端的电压为VdataT2，N1节点的电压为V1+Vth1+δV2，N2节点的电压为V2+Vth2+δV2，其中，δV2为三角波电压信号Vcom与时间控制信号VdataT2的差值，即δV2＝Vcom-VdataT2。第一驱动晶体管T1的栅源电压Vgs1＝V1+Vth1+δV2-V1，第二驱动晶体管T2的栅源电压Vgs2＝V2+Vth2+δV2-V2，第三驱动晶体管T14的栅源电压Vgs3＝VdataI2+Vth3-V3，第三驱动晶体管T14输出的发光驱动电流I2＝k(Vgs3-Vth3)^2＝k(VdataI2+Vth3-V3-Vth3)^2。由于第一驱动晶体管T1为P型晶体管、第二驱动晶体管T2为N型晶体管，因此，当Vgs1-Vth1＜0时，Vgs2-Vth2＜0，第一驱动晶体管T1开启，第二驱动晶体管T2截止，此时，δV2＜0，对应于三角波电压信号Vcom当前的电压小于时间控制信号VdataT2的电压的时间段(即图4中的时间段t11)，发光驱动电流I2被传输至发光器件LEDb，发光器件LEDb根据发光驱动电流I2的大小以及第一选通单元23的导通时间进行发光。当Vg s1-Vth1＞0时，Vgs2-Vth2＞0，第一驱动晶体管T1截止，第二驱动晶体管T2开启，此时，δV2＞0，对应于三角波电压信号Vcom当前的电压的大于时间控制信号VdataT2的时间段，发光驱动电流I2无法被传输至发光器件LEDb，发光器件LEDb熄灭。

在第三复位阶段t7，向第一复位端RSTT和第二复位端RSTI提供有效电平信号。在此阶段，N1节点、N2节点和N4节点均被复位至相应的初始电压。

在第三数据写入阶段t8，向第一扫描端GateT和第二扫描端GateI提供有效电平信号。在此阶段，将时间控制信号VdataT3写入第一电容C1和第二电容C2中，以及将驱动电压端DataI输出的驱动电压信号VdataI3和第三驱动晶体管T14的阈值电压Vth3传输至第三电容C3的第一端。第一电容C1电压和第二电容C2第一端的电压均为VdataT3，N1节点的电压为V1+Vth1，N2节点的电压为V2+Vth2，N4节点的电压为VdataI3+Vth3。

在第三发光阶段t9，向第一发光控制端EM1和第二发光控制端EM2c提供有效电平信号。第二选通晶体管T12c将第一选通晶体管T9的第二极与发光器件LEDc导通。

在此阶段，第一电容C1电压和第二电容C2第一端的电压为VdataT3，N1节点的电压为V1+Vth1+δV3，N2节点的电压为V2+Vth2+δV3，其中，δV3为三角波电压信号Vcom与时间控制信号VdataT3的差值，即δV3＝Vcom-VdataT3。第一驱动晶体管T1的栅源电压Vgs1＝V1+Vth1+δV3-V1，第二驱动晶体管T2的栅源电压Vgs2＝V2+Vth2+δV3-V2，第三驱动晶体管T14的栅源电压Vgs3＝VdataI3+Vth3-V3，第三驱动晶体管T14输出的发光驱动电流I2＝k(Vgs3-Vth3)^2＝k(VdataI3+Vth3-V3-Vth3)^2。由于第一驱动晶体管T1为P型晶体管、第二驱动晶体管T2为N型晶体管，因此，当Vgs1-Vth1＜0时，Vgs2-Vth2＜0，第一驱动晶体管T1开启，第二驱动晶体管T2截止，此时，δV3＜0，对应于三角波电压信号Vcom当前的电压小于时间控制信号VdataT3的电压的时间段(即图4中的时间段t12)，发光驱动电流I3被传输至发光器件LEDc，发光器件LEDc根据发光驱动电流I3的大小以及第一选通单元23的导通时间进行发光。当Vg s1-Vth1＞0时，Vgs2-Vth2＞0，第一驱动晶体管T1截止，第二驱动晶体管T2开启，此时，δV3＞0，对应于三角波电压信号Vcom当前的电压的大于时间控制信号VdataT3的时间段，发光驱动电流I3无法被传输至发光器件LEDc，发光器件LEDc熄灭。

其中，同一个发光时间控制子电路2所控制的多个发光器件(即图3中的LEDa、LEDb、LEDc)可以为依次排布的红色发光器件、绿色发光器件和蓝色发光器件。

如前文所述，本发明实施例可以通过25T3C精确控制3个发光器件(子像素)的发光驱动电流和发光时间，当需要增加发光器件时，只需增加与该发光器件所对应的第二选通晶体管即可，因此，采用本发明实施例提供的像素电路，其可以通过(22+N)T3C精确控制N个发光器件的发光驱动电流和发光时间，大大降低显示装置中的发光了时间控制子电路的总体占用空间，有利于实现高分辨率显示。

本发明实施例还提供一种显示装置，其中，包括本发明上述实施例中的像素电路。

该显示装置可以为：电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

该显示装置采用上述的像素电路，因此可以通过一个发光时间控制子电路控制多个发光器件的发光时间，大大降低发光了时间控制子电路所占据的空间，进而可以提高显示装置的像素密度。

本发明实施例还提供一种应用于上述实施例中的像素电路的驱动方法，其中，驱动方法包括：

在复位阶段，向第一复位端提供有效电平信号，以使复位单元为第一电容和第二电容的第二端提供初始电压信号。

在数据写入阶段，向第一扫描端提供有效电平信号，以使控制信号写入单元将时间控制信号传输至第一电容和第二电容的第一端。

在发光阶段，向第一发光控制端提供有效电平信号，以使发光控制单元将参考电压端的三角波电压信号传输至第一电容和第二电容的第一端。

可选地，有效电平信号为低电平信号。如图1所示，以一个发光周期为例，在复位阶段，向第一复位端RSTT提供有效电平信号，复位单元24为第一电容C1的第二端(即图1中N1节点)和第二电容C2的第二端(即图1中N2节点)提供初始电压信号。在数据写入阶段，向第一扫描端GateT提供有效电平信号，控制信号写入晶体管T19将时间控制信号输出端DataT与第一电容C1的第一端和第二电容C2的第一端导通，从而将时间控制信号V2传输至第一电容C1的第一端和第二电容C2的第一端。在发光阶段，向第一发光控制端EM1提供有效电平信号，发光控制单元22将参考电压端common的三角波电压信号传输至第一电容C1的第一端和第二电容C2的第一端，以及将第二驱动晶体管T2的第二极与第一选通单元23的控制端导通。此时，第一电容C1的第一端的电压和第二电容C2的第一端的电压跟随三角波电压信号升高或者下降，由于第一电容C1和第二电容C2的自举作用，因此，N1节点的电压和N2节点的电压也跟随三角波电压信号升高或者下降，当N1节点的电压下降至满足第一驱动晶体管T1的开启条件时，N2节点的电压将使第二驱动晶体管T2截止，此时，第一驱动晶体管T1将第一电压端VDD1与第一选通单元23的控制端导通，第一选通单元23则将电流输出子电路1与发光子电路3导通；当N2节点的电压升高至满足第二驱动晶体管T2的开启条件时，N1节点的电压将使第一驱动晶体管T1截止，此时，第二驱动晶体管T2将第二电压端VSS1与第一选通单元23的控制端导通，第一选通单元23则将电流输出子电路1与发光子电路3断开。

在本发明实施例中，在发光阶段，可以通过三角波电压信号驱动N1节点和N2节点的电压升高或者下降，并根据在数据写入阶段写入电容C1和电容C2中的时间控制信号，控制第一驱动晶体管T1的开启时间和第二驱动晶体管T2的开启时间的长度，进而控制选通单元23将电流输出子电路1与发光子电路3导通时间的长度。由于三角波电压信号是具有固定振幅的周期性信号，因此，当发光子电路3中设置有多个发光器件时，采用本发明实施例的像素电路，只需要在多个数据写入阶段向电容C1和电容C2中写入大小不同的时间控制信号，就可以使第一选通单元23在相应的多个发光阶段控制电流输出子电路1与发光子电路3的导通时间不同，从而有利于一个发光时间控制子电路2控制多个发光器件的发光时间，进而降低发光时间控制子电路2所占据的空间。

例如，如图3所示，发光子电路3可以包括多个发光器件和多个第二选通晶体管。第二选通晶体管的栅极与第二发光控制端相连，第二选通晶体管的第一极与第一选通单元23相连，多个第二选通晶体管的第二极与多个发光器件一一对应相连。在发光阶段，可以向其中一个第二发光控制端提供有效电平信号，以使第二选通晶体管将相应的发光器件与第一选通单元23导通。其中，在相邻的两个发光阶段，向不同的第二发光控制端提供有效电平信号。当第一选通单元23将电流输出子电路1与发光子电路3导通时，电流输出子电路1输出的发光驱动电流传输至发光器件，致使发光器件发光；当第一选通单元23将电流输出子电路1与发光子电路3断开时，发光驱动电流无法传输至发光器件，致使发光器件熄灭。发光器件发光或熄灭的时间由第一选通单元23控制，而第一选通单元23的控制方式在前文已有介绍，在此不再赘述。

综上，采用本发明实施例提供的驱动方法，可以通过一个发光时间控制子电路控制多个发光器件的发光时间，大大降低发光了时间控制子电路所占据的空间。

可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (11)

1.一种像素电路，包括：电流输出子电路和发光时间控制子电路；所述电流输出子电路被配置为：在发光阶段输出发光驱动电流；所述发光时间控制子电路被配置为：根据时间控制信号控制发光子电路的发光时间；其特征在于，所述发光时间控制子电路包括：控制信号写入单元、发光控制单元、第一选通单元、复位单元、第一电容、第二电容、第一驱动晶体管和第二驱动晶体管；所述第一驱动晶体管的栅极与所述第一电容的第二端相连，第一极与第一电压端相连，第二极与所述第一选通单元的控制端相连；所述第二驱动晶体管的栅极与所述第二电容的第二端相连，第一极与第二电压端相连，所述第一驱动晶体管和所述第二驱动晶体管中的一者为N型晶体管，另一者为P型晶体管；

所述复位单元被配置为：在复位阶段，响应于第一复位端的控制，为所述第一电容的第二端和所述第二电容的第二端提供初始电压信号；

所述控制信号写入单元被配置为：在数据写入阶段，响应于第一扫描端的控制，将所述时间控制信号传输至所述第一电容的第一端和所述第二电容的第一端；

所述发光控制单元被配置为：在所述发光阶段，响应于第一发光控制端的控制，将参考电压端的三角波电压信号传输至所述第一电容的第一端和所述第二电容的第一端，并将所述第二驱动晶体管的第二极与所述第一选通单元的控制端导通；

所述第一选通单元被配置为：当其控制端接收到所述第一电压端的电压时，将所述电流输出子电路与所述发光子电路导通；当其控制端接收到所述第二电压端的电压时，将所述电流输出子电路与所述发光子电路断开；

所述第一选通单元包括：多个级联的反相模块和第一选通晶体管；

多个级联的所述反相模块中，第一级反相模块的输入端与所述第一选通单元的控制端相连，最后一级反相模块的输出端与所述第一选通晶体管的栅极相连，所述第一选通晶体管的第一极与所述电流输出子电路的输出端相连，所述第一选通晶体管的第二极与所述发光子电路相连；

多个级联的所述反相模块被配置为：在所述发光阶段，当所述第一选通单元的控制端接收到所述第一电压端的电压时，向所述第一选通晶体管提供选通信号；当所述第一选通单元的控制端接收到所述第二电压端的电压时，向所述第一选通晶体管提供关断信号。

2.根据权利要求1所述的像素电路，其特征在于，所述发光时间控制子电路还包括：阈值补偿单元；

所述阈值补偿单元被配置为：在所述数据写入阶段，响应于所述第一扫描端的控制，将所述第一驱动晶体管的阈值电压和所述第一电压端的电压写入所述第一电容，以及将所述第二驱动晶体管的阈值电压和所述第二电压端的电压写入所述第二电容。

3.根据权利要求2所述的像素电路，其特征在于，所述阈值补偿单元包括：第一补偿晶体管和第二补偿晶体管；

所述第一补偿晶体管的第一极与所述第一驱动晶体管的栅极相连，所述第一补偿晶体管的第二极与所述第一驱动晶体管的第二极相连，所述第二补偿晶体管的第一极与所述第二驱动晶体管的栅极相连，所述第二补偿晶体管的第二极与所述第二驱动晶体管的第二极相连，所述第一补偿晶体管的栅极和所述第二补偿晶体管的栅极均与所述第一扫描端相连。

4.根据权利要求1所述的像素电路，其特征在于，所述复位单元包括：第一复位晶体管和第二复位晶体管；

所述第一复位晶体管的第一极与第一初始电压端相连，所述第一复位晶体管的第二极与所述第一驱动晶体管的栅极相连，所述第二复位晶体管的第一极与第二初始电压端相连，所述第二复位晶体管的第二极与所述第二驱动晶体管栅极相连，所述第一复位晶体管的栅极和所述第二复位晶体管的栅极均与所述第一复位端相连。

5.根据权利要求1所述的像素电路，其特征在于，所述发光控制单元包括：第一发光控制晶体管和第二发光控制晶体管；

所述第一发光控制晶体管的第一极与所述参考电压端相连，所述第一发光控制晶体管的第二极与所述第一电容的第一端和所述第二电容的第一端相连，所述第二发光控制晶体管的第一极与所述第二驱动晶体管的第二极相连，所述第二发光控制晶体管的第二极与所述第一选通单元的控制端相连，所述第一发光控制晶体管的栅极和所述第二发光控制晶体管的栅极均与所述第一发光控制端相连。

6.根据权利要求1至5中任一项所述的像素电路，其特征在于，所述反相模块包括：第一反相晶体管和第二反相晶体管；

所述第一反相晶体管的第一极与第三电压端相连，所述第二反相晶体管的第一极与第四电压端相连，所述第一反相晶体管的第二极与所述第二反相晶体管的第二极相连，所述第一反相晶体管的栅极与所述第二反相晶体管的栅极相连，所述第一反相晶体管和所述第二反相晶体管中的一者为N型晶体管，另一者为P型晶体管；

所述选通信号为所述第四电压端的电压信号，所述关断信号为所述第三电压端的电压信号。

7.根据权利要求1至5中任一项所述的像素电路，其特征在于，所述发光子电路包括多个发光器件和多个第二选通晶体管，所述第二选通晶体管的栅极与第二发光控制端相连，所述第二选通晶体管的第一极与所述第一选通单元相连，多个所述第二选通晶体管的第二极与多个所述发光器件一一对应相连。

8.根据权利要求1至5中任一项所述的像素电路，其特征在于，所述电流输出子电路包括：数据写入晶体管、第三驱动晶体管、第三阈值补偿晶体管、第三发光控制晶体管、第四发光控制晶体管、第三复位晶体管和第三电容；

所述数据写入晶体管的第一极与驱动电压端相连，所述数据写入晶体管的栅极与第二扫描端相连，所述数据写入晶体管的第二极与所述第三驱动晶体管的第一极和所述第三发光控制晶体管的第一极相连，所述第三阈值补偿晶体管的第一极与所述第三驱动晶体管的第二极和所述第四发光控制晶体管的第一极相连，所述第三阈值补偿晶体管的第二极与所述第三驱动晶体管的栅极、所述第三电容的一端和所述第三复位晶体管的第二极相连，所述第三阈值补偿晶体管的栅极与所述第二扫描端相连，所述第三发光控制晶体管的第二极与所述第三电容的另一端和第五电压端相连，所述第四发光控制晶体管的第二极与所述第一选通单元相连，所述第三发光控制晶体管的栅极和所述第四发光控制晶体管的栅极均与所述第一发光控制端相连，所述第三复位晶体管的栅极与第二复位端相连，所述第三复位晶体管的第一极与第三初始电压端相连。

9.一种显示装置，其特征在于，包括权利要求1至8中任一项所述的像素电路。

10.一种应用于权利要求1至8中任一项所述的像素电路的驱动方法，其特征在于，所述驱动方法包括：

在所述复位阶段，向所述第一复位端提供有效电平信号，以使所述复位单元为所述第一电容和所述第二电容的第二端提供初始电压信号；

在所述数据写入阶段，向所述第一扫描端提供有效电平信号，以使所述控制信号写入单元将所述时间控制信号传输至所述第一电容和所述第二电容的第一端；

在所述发光阶段，向所述第一发光控制端提供有效电平信号，以使所述发光控制单元将所述参考电压端的三角波电压信号传输至第一电容和第二电容的第一端。

11.根据权利要求10所述的驱动方法，其特征在于，所述像素电路为权利要求7所述的像素电路，所述驱动方法还包括：

在所述发光阶段，向其中一个所述第二发光控制端提供有效电平信号，以使所述第二选通晶体管将相应的所述发光器件与所述第一选通单元导通；

其中，在相邻的两个所述发光阶段，向不同的所述第二发光控制端提供有效电平信号。

Images