CN113053303B - 像素补偿电路 - Google Patents

像素补偿电路 Download PDF

Info

Publication number
CN113053303B
CN113053303B CN202110397462.1A CN202110397462A CN113053303B CN 113053303 B CN113053303 B CN 113053303B CN 202110397462 A CN202110397462 A CN 202110397462A CN 113053303 B CN113053303 B CN 113053303B
Authority
CN
China
Prior art keywords
transistor
node
terminal
voltage source
compensation circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110397462.1A
Other languages
English (en)
Other versions
CN113053303A (zh
Inventor
林志隆
林捷安
邓名扬
吴佳恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from TW109147231A external-priority patent/TWI762137B/zh
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN113053303A publication Critical patent/CN113053303A/zh
Application granted granted Critical
Publication of CN113053303B publication Critical patent/CN113053303B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Abstract

一种像素补偿电路，包含：发光二极管；驱动单元，连接至发光二极管以及第一节点；控制单元，连接至第一节点；数据写入单元，连接至控制单元；重置单元，连接至第一节点；下拉单元，连接至控制单元。控制单元更用以依据数据写入单元所接收的数据电压值控制第一节点的电压下降时间，以调整发光二极管的灰阶。数据写入单元包含：第一晶体管，第一端连接至第一电压源，第二端连接至第二节点；第二晶体管，第一端连接至第二节点，第二端连接至第三节点；第三晶体管，第三晶体管的第一端以及控制端连接至第三节点，且第三晶体管的第二端连接至数据输入源；第一电容，第一电容的第一端连接至第二节点，且第一电容的第二端连接至第一参考电压源。

Description

像素补偿电路
技术领域
本公开中所述实施例内容涉及一种像素补偿电路，特别关于一种利用定电流购置发光二极管的灰阶的像素补偿电路。
背景技术
为了产生亮度一致的LED背光板，许多的方法被提出。然而，于输出高亮度时，大电流流经驱动晶体管而产生的压降可能导致电流控制不易，虽可通过增加驱动电晶的跨压以解决电流控制不易的问题，但会提高功率消耗。此外，由于微尺寸发光二极管(mini LED)相较一般有机发光二极管需要较大的驱动电流，电压源容易因传递路径中的线阻产生偏移，导致每个像素的电压源端的电压不同，使输出电流产生误差。
发明内容
本公开的一些实施方式涉及一种像素补偿电路，包含发光二极管、驱动单元、控制单元、数据写入单元、重置单元以及下拉单元。驱动单元连接至该发光二极管以及第一节点。控制单元连接至第一节点。数据写入单元连接至控制单元。重置单元连接至第一节点。下拉单元连接至控制单元。控制单元更用以依据数据写入单元所接收的数据电压值控制第一节点的电压下降时间，以调整发光二极管的灰阶。数据写入单元包含第一晶体管、第二晶体管、第二晶体管、第三晶体管以及第一电容。第一晶体管的第一端连接至第一电压源，第一晶体管的第二端连接至第二节点。第二晶体管的第一端连接至第二节点，第二晶体管的第二端连接至第三节点。第三晶体管的第一端以及控制端连接至第三节点，且第三晶体管的第二端连接至数据输入源。第一电容的第一端连接至第二节点，且第一电容的第二端连接至第一参考电压源。
附图说明
为让本公开的上述和其他目的、特征、优点与实施例能够更明显易懂，说明书附图的说明如下：
图1是依照本公开一些实施例所示出的启动系统的示意图；
图2是依照本公开一些实施例所示出的像素补偿电路的操作时序的示意图；
图3是依照本公开一些实施例所示出的图1中的像素补偿电路于图2中的时间区间的操作的示意图；
图4是依照本公开一些实施例所示出的图1中的像素补偿电路于图2中的时间区间的操作的示意图；
图5是依照本公开一些实施例所示出的图1中的像素补偿电路于图2中的时间区间的操作的示意图；
图6是依照本公开一些实施例所示出的图1中的像素补偿电路于图2中的时间区间的操作的示意图；以及
图7是依照本公开一些实施例所示出的图1中的像素补偿电路于图2中的时间区间的操作的示意图。
附图标记说明：
100：像素补偿电路
105：发光二极管
110：驱动单元
130：下拉单元
150：重置单元
170：控制单元
190：数据写入单元
T1,T2,T3,T4,T5,T6,T7,T8,T9,T10,T11,T12：晶体管
C1,C2,C3：电容
S1,S2,S3,S4,S5：控制信号
A,B,C,D,E,F：节点
VL：电压源
VH：电压源
VSS：电压源
VDD：电压源
VLED：电压源
VDATA：电压源
VREF：电压源
200：操作时序
TP1,TP2,TP3,TP4,TP5：时间区间
VREF_H,VREF_L：电压值
VGH,VGL：电压值
具体实施方式
在本文中所使用的用词“耦接”亦可指“电性耦接”，且用词“连接”亦可指“电性连接”。“耦接”及“连接”亦可指两个或多个元件相互配合或相互互动。
参考图1。图1是依照本公开一些实施例所示出的像素补偿电路100的示意图。
以图1示例而言，像素补偿电路100包含发光二极管105、驱动单元110、下拉单元130、重置单元150、控制单元170以及数据写入单元190。
于连接关系上，发光二极管105与驱动单元110相连接。驱动单元110、重置单元150、控制单元170均与节点A相连接。下拉单元130与控制单元170相连接。数据写入单元190与控制单元170相连接。
详细而言，驱动单元110包含晶体管110。下拉单元130包含晶体管T2和晶体管T3。重置单元150包含晶体管T5。控制单元170包含晶体管T4、T6、T7、T8、T9与电容C1、C3。数据写入单元190包含晶体管T10、T11、T12与电容C2。
于连接关系上，发光二极管105的一端连接于电压源VDD，发光二极管105的另一端连接于晶体管T1。晶体管T1的一端连接于发光二极管105，晶体管T1的另一端连接于电压源VSS，晶体管T1的控制端连接于节点A。
晶体管T2的一端连接于低电压源VL，晶体管T2的另一端连接于节点B。晶体管T2的控制端接收控制信号S3。晶体管T3的一端连接于节点B，晶体管T3的另一端连接于电压源VSS，晶体管T3的控制端接收控制信号S4。
晶体管T5的一端连接于电压源VSS，晶体管T5的另一端连接于节点A，晶体管T5的控制端接收控制信号S5。
晶体管T4的一端连接于节点A、晶体管T4的另一端连接于节点D，晶体管T4的控制端接收控制信号S3。晶体管T6的一端连接于节点A，晶体管T6的另一端连接于节点C，晶体管T6的控制端连接于节点D。晶体管T7的一端连接于节点D，晶体管T7的另一端连接于参考电压源VLED，晶体管T7的控制端接收控制信号S4。晶体管T8的一端连接于参考电压源VREF，晶体管T8的另一端连接于节点C，晶体管T8的控制端连接于节点E。晶体管T9的一端连接于高电压源VH，晶体管T9的另一端连接于节点C，晶体管T9的控制端接收控制信号S2。电容C1的一端连接于节点A，电容C1电另一端连接于节点B。电容C3的一端连接于节点C，电容C3的另一端连接于参考电压源VLED。
晶体管T10的一端连接于电压源VSS，晶体管T10的另一端连接于节点E，晶体管T10的控制端接收控制信号S1。晶体管T11的一端连接于节点E，晶体管T11的另一端连接于节点F，晶体管T11的控制端接收控制信号S2。晶体管T12的一端连接于节点F，晶体管T12的另一端连接于数据输入源VDATA，晶体管T12的控制端连接于节点F。电容C2的一端连接于节点E，电容C2的另一端连接于参考电压源VLED。
请参考图2。图2是依照本公开一些实施例所示出的像素补偿电路100的操作时序200的示意图。关于图1的像素补偿电路100的操作方法将参考图3至图7进行说明。
请参考图3。图3是依照本公开一些实施例所示出的图1中的像素补偿电路100于图2中的时间区间TP1的操作的示意图。时间区间TP1为重置时间区间。于时间区间TP1，控制信号S1、S2、S4为低电压值VGL，而控制信号S3、S5为高电压值VGH，参考电压源VREF为高电压值VREF_H。
由于控制信号S1、S2、S4为低电压值VGL，晶体管T3、T7、T9、T10、T11不导通，而晶体管T2、T4和T5导通。晶体管T4和T5导通后，节点A的电压值为电压源VSS的电压值V_SS。由于电压源VSS的电压值V_SS为低电压值，晶体管T1不导通。此外，由于晶体管T2导通，节点B的电压值为低电压源VL的电压值V_L。
请参考图4。图4是依照本公开一些实施例所示出的图1中的像素补偿电路100于图2中的时间区间TP2的操作的示意图。时间区间TP2为补偿时间区间。于时间区间TP2，控制信号S1、S3为高电压值VGH，控制信号S2、S4和S5为低电压值VGL，参考电压源VREF为高电压值VREF_H。
由于控制信号S2、S4和S5为低电压值VGL，晶体管T3、T5、T7、T9、T11不导通。由于控制信号S1、S3为高电压值VGH，晶体管T2、T4、T10导通。由于晶体管T10导通，节点E的电压值为电压源VSS的电压值V_SS。此时，节点E的电压值被重置，且晶体管T8导通。此时节点C的电压值为电压源VREF的电压值VREF_H。节点A和节点D的电压值为电压值VREF_H加上晶体管T6的阈值电压VTH_T6。此时，晶体管T6对晶体管T1的阈值电压进行匹配补偿。
请参考图5。图5是依照本公开一些实施例所示出的图1中的像素补偿电路100于图2中的时间区间TP3的操作的示意图。时间区间TP3为补偿时间区间。于时间区间TP3，控制信号S2、S3为高电压值VGH，控制信号S1、S4、S5为低电压值VGL，参考电压源VREF为高电压值VREF_H。
由于控制信号S1、S4、S5为低电压值VGL，晶体管T3、T5、T7、T10不导通。由于控制信号S2、S3为高电压值VGH，晶体管T4、T9、T11、T12导通。节点C的电压值为高电压源VH的电压值V_H。电流由节点E流向电压源VDATA。节点E的电压值为电压源VDATA的电压值V_DATA加上晶体管T12的阈值电压VTH_T12。此时，晶体管T12对晶体管T8的阈值电压进行匹配补偿。此外，由于晶体管T2导通，节点B的电压值为高电压源VL的电压值V_L。
请参考图6。图6是依照本公开一些实施例所示出的图1中的像素补偿电路100于图2中的时间区间TP4的操作的示意图。时间区间TP4为发光时间区间。
于时间区间TP4，控制信号S4的电压值为高电压值VGH，控制信号S1、S2、S3、S5的电压值为低电压值VGL。参考电压源VREF为低电压值VREF_L。
由于控制信号S1、S2、S3、S5的电压值为低电压值VGL，晶体管T2、T4、T5、T9、T10、T11不导通。由于控制信号S4的电压值为高电压值VGH，晶体管T3和T7导通。节点B的电压值由V_L上升至V_SS。由于节点A为浮接，此时节点A的电压值为V_SS-V_L+VREF_H+VTH_T6。晶体管T1导通。
晶体管T1导通后，流经发光二极管105的电流值为0.5k(VREF_H-V_L)2。
由于节点E的电压值为V_DATA+VTH_V12，且参考电压源VREF为低电压值VREF_L，晶体管T8导通。晶体管T8导通后，电流由节点C流向参考电压源VREF。此时流经晶体管T8的电流大小为0.5k(V_DATA-VREF_L)2。流经晶体管T8的定电流对节点C进行放电，节点C的电压值逐渐下降。
请参考图7。图7是依照本公开一些实施例所示出的图1中的像素补偿电路100于图2中的时间区间TP4的操作的示意图。继续图6的操作。当节点C的电压值逐渐降低至低于节点D的电压值减去晶体管T6的阈值电压VTH_T6时，晶体管T6进入线性区。此时节点A的电压值等于节点C的电压值。节点C的电压值为V_H减去ΔV。ΔV为流经晶体管T8的电流对节点C放电使节点C下降的电压值。
于晶体管T6导通后，节点A的电压值逐渐降低，当节点A的电压值小于电压值V_SS加上晶体管T1的阈值电压VTH_T1时，晶体管T1关闭。
流过晶体管T8的定电流持续对节点C进行放电，直到节点C的电压值达到VREF_L加上晶体管T8的阈值电压VTH_T8。
依据上述段落，电压值V_DATA会影响通过晶体管T8的定电流大小，并进而影响节点A的电压下降时间。通过控制节点A的电压下降时间，可控制发光二极管105的灰阶。
请回头参阅图2。于时间区间TP5，控制信号S1、S2、S4为低电压值VGL，而控制信号S3、S5为高电压值VGH，参考电压源VREF为高电压值VREF_H。时间区间TP5与时间区间TP1相同，均为重置时间区间，且时间区间TP5与时间区间TP1的操作相同，在此不再重复叙述。
于实作上，图1中的晶体管T1至T12可以用P型的低温多晶硅薄膜晶体管来实现，但本实施例并不以此为限。例如，晶体管T1至T12也可以用P型的非晶硅(amorphous silicon)薄膜晶体管来实现。在一些实施方式中，也可以采用N型的薄膜晶体管来实现，本发明不限制所采用的晶体管形态。
依据上述段落，于本公开的实施方式中，提出一种12T3C的电路架构，其电路架构应用于Mini LED背光面板。于本公开的实施方式中，通过定电流放电决定发光二极管的发光时间以控制发光二极管的灰阶，并通过减少发光路径上的晶体管个数可将低电路所需的VDD-VSS跨压，以令发光二极管达到最高发光效率并降低功率消耗。此外，通过对晶体管的阈值电压变异以及VSS的IR升高进行补偿，可令发光电流的大小更精准。
虽然本公开已以实施方式公开如上，然其并非用以限定本公开，任何本领域具通常知识者，在不脱离本公开的构思和范围内，当可作各种的变动与润饰，因此本公开的保护范围当视权利要求所界定者为准。

Claims (10)

1.一种像素补偿电路，包含：
一发光二极管；
一驱动单元，连接至该发光二极管以及一第一节点；
一控制单元，连接至该第一节点；
一数据写入单元，连接至该控制单元；
一重置单元，连接至该第一节点；以及
一下拉单元，连接至该控制单元；
其中该控制单元更用以依据该数据写入单元所接收的一数据电压值控制该第一节点的一电压下降时间，以控制该发光二极管的一灰阶；
其中该数据写入单元包含：
一第一晶体管，其中该第一晶体管的一第一端连接至一第一电压源，该第一晶体管的一第二端连接至一第二节点；
一第二晶体管，其中该第二晶体管的一第一端连接至该第二节点，该第二晶体管的一第二端连接至一第三节点；
一第三晶体管，其中该第三晶体管的一第一端以及一控制端连接至该第三节点，且该第三晶体管的一第二端连接至一数据输入源；以及
一第一电容，其中该第一电容的一第一端连接至该第二节点，且该第一电容的一第二端连接至一第一参考电压源。
2.如权利要求1所述的像素补偿电路，其中于一重置时间区间，该重置单元更用以重置该第一节点的一电压值。
3.如权利要求1所述的像素补偿电路，其中该驱动单元包含：
一第四晶体管，该第四晶体管的一第一端连接至该发光二极管，该第四晶体管的一第二端连接至该第一电压源，该第四晶体管的一控制端连接至该第一节点。
4.如权利要求3所述的像素补偿电路，其中该下拉单元包含：
一第五晶体管，其中该第五晶体管的一第一端连接至一低电压源，该第五晶体管的一第二端连接至一第四节点；以及
一第六晶体管，其中该第六晶体管的一第一端连接至该第四节点，该第六晶体管的一第二端连接至该第一电压源。
5.如权利要求4所述的像素补偿电路，其中该重置单元还包含：
一第七晶体管，其中该第七晶体管的一第一端连接至该第一电压源，该第七晶体管的一第二端连接至该第一节点。
6.如权利要求5所述的像素补偿电路，其中该控制单元还包含：
一第八晶体管，其中该第八晶体管的一第一端连接至该第一节点，该第八晶体管的一第二端连接至一第二节点；
一第九晶体管，其中该第九晶体管的一第一端连接至该第一节点，该第九晶体管的一第二端连接至一第三节点，该第九晶体管的一控制端连接至该第二节点；
一第十晶体管，其中该第十晶体管的一第一端连接至该第一参考电压源，该第十晶体管的一第二端连接至该第二节点；
一第十一晶体管，其中该第十一晶体管的一第一端连接至该第三节点，该第十一晶体管的一第二端连接至一第二参考电压源，该第十一晶体管的一控制端连接至该第二节点；
一第十二晶体管，其中该第十二晶体管的一第一端连接至一高电压源，该第十二晶体管的一第二端连接至该第三节点；
一第二电容，其中该第二电容的一第一端连接至该第四节点，该第二电容的一第二端连接至该第四节点；以及
一第三电容，其中该第三电容的一第一端连接至该第三节点，该第三电容的一第二端连接至该第一参考电压源。
7.如权利要求6所述的像素补偿电路，其中于一重置时间区间，该第八晶体管与该第七晶体管导通，以重置该第一节点的电压值至该第一电压源的电压值。
8.如权利要求6所述的像素补偿电路，其中于一第一补偿时间区间，该第二参考电压源为一高电压值，该第一晶体管以及该第八晶体管导通，以使该第九晶体管与该第十一晶体管导通，并利用该第九晶体管补偿该第四晶体管的一阈值电压。
9.如权利要求8所述的像素补偿电路，其中于一第二补偿时间区间，该第五晶体管、该第八晶体管、该第十二晶体管、该第二晶体管以及该第三晶体管导通，以利用该第三晶体管补偿该第十一晶体管的一阈值电压。
10.如权利要求6所述的像素补偿电路，其中于一发光时间区间，该第十一晶体管导通，以使该第三节点的电压值逐渐降低，以导通该第九晶体管，该第九晶体管导通后，该第一节点的一电压值逐渐降低，当该第一节点的该电压值小于一导通阈值时，该第四晶体管关闭，以使该发光二极管不导通。
CN202110397462.1A 2020-06-10 2021-04-13 像素补偿电路 Active CN113053303B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063037293P 2020-06-10 2020-06-10
US63/037,293 2020-06-10
TW109147231A TWI762137B (zh) 2020-06-10 2020-12-31 畫素補償電路
TW109147231 2020-12-31

Publications (2)

Publication Number Publication Date
CN113053303A CN113053303A (zh) 2021-06-29
CN113053303B true CN113053303B (zh) 2022-10-04

Family

ID=76519307

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110397462.1A Active CN113053303B (zh) 2020-06-10 2021-04-13 像素补偿电路

Country Status (2)

Country Link
US (1) US11170706B1 (zh)
CN (1) CN113053303B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108735146A (zh) * 2018-03-09 2018-11-02 友达光电股份有限公司 像素电路
CN108806596A (zh) * 2018-06-26 2018-11-13 京东方科技集团股份有限公司 像素驱动电路及方法、显示装置
CN109064969A (zh) * 2017-06-01 2018-12-21 群创光电股份有限公司 发光二极管显示面板及其驱动方法
CN110060631A (zh) * 2018-06-27 2019-07-26 友达光电股份有限公司 像素电路
CN110136642A (zh) * 2019-05-30 2019-08-16 上海天马微电子有限公司 一种像素电路及其驱动方法和显示面板
CN110599959A (zh) * 2019-08-08 2019-12-20 南京中电熊猫平板显示科技有限公司 触发驱动电路及显示装置
CN111179846A (zh) * 2018-11-12 2020-05-19 乐金显示有限公司 有机发光显示装置
CN111243498A (zh) * 2020-03-17 2020-06-05 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4923410B2 (ja) * 2005-02-02 2012-04-25 ソニー株式会社 画素回路及び表示装置
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
TWI471843B (zh) * 2012-07-18 2015-02-01 Innocom Tech Shenzhen Co Ltd 有機發光二極體像素電路與顯示器
TWI518658B (zh) 2014-10-01 2016-01-21 友達光電股份有限公司 畫素驅動電路
CN108475712B (zh) * 2015-12-01 2021-11-09 夏普株式会社 图像形成元件
WO2018112267A1 (en) * 2016-12-16 2018-06-21 Tesoro Scientific, Inc. Light emitting diode (led) test apparatus and method of manufacture
TWI712026B (zh) 2020-02-10 2020-12-01 友達光電股份有限公司 畫素電路
TWI717996B (zh) 2020-02-11 2021-02-01 友達光電股份有限公司 畫素驅動電路
CN111369935B (zh) 2020-04-09 2021-03-16 深圳市华星光电半导体显示技术有限公司 像素驱动电路及其驱动方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109064969A (zh) * 2017-06-01 2018-12-21 群创光电股份有限公司 发光二极管显示面板及其驱动方法
CN108735146A (zh) * 2018-03-09 2018-11-02 友达光电股份有限公司 像素电路
CN108806596A (zh) * 2018-06-26 2018-11-13 京东方科技集团股份有限公司 像素驱动电路及方法、显示装置
CN110060631A (zh) * 2018-06-27 2019-07-26 友达光电股份有限公司 像素电路
CN111179846A (zh) * 2018-11-12 2020-05-19 乐金显示有限公司 有机发光显示装置
CN110136642A (zh) * 2019-05-30 2019-08-16 上海天马微电子有限公司 一种像素电路及其驱动方法和显示面板
CN110599959A (zh) * 2019-08-08 2019-12-20 南京中电熊猫平板显示科技有限公司 触发驱动电路及显示装置
CN111243498A (zh) * 2020-03-17 2020-06-05 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置

Also Published As

Publication number Publication date
US11170706B1 (en) 2021-11-09
CN113053303A (zh) 2021-06-29

Similar Documents

Publication Publication Date Title
US10943528B2 (en) Pixel circuit, method of driving the same and display using the same
CN111477162B (zh) 像素电路及其驱动方法、显示装置
CN113808543B (zh) 像素电路
EP2530669B1 (en) Driving apparatus, oled panel and method for driving oled panel
US20200294436A1 (en) Shift register circuit and gate driver
US11295666B2 (en) Method for driving a pixel circuit with feedback compensation, a circuit for driving a light-emitting device, and a display apparatus
CN110349534B (zh) 像素电路及其驱动方法
JPWO2009050923A1 (ja) 電流駆動型表示装置
US11495155B2 (en) Pixel circuit
CN111341251B (zh) 像素电路
CN113487992A (zh) 像素电路、发光芯片、显示基板及显示装置
CN109979377B (zh) 像素电路与显示装置
US20220114949A1 (en) Pixel circuit, driving method thereof and display device
US6904115B2 (en) Current register unit and circuit and image display device using the current register unit
TWI762137B (zh) 畫素補償電路
CN113053303B (zh) 像素补偿电路
CN109493789B (zh) 像素电路
CN109473066B (zh) 显示面板
CN110070826B (zh) 像素电路
CN112270909B (zh) 像素驱动电路
CN110264959B (zh) 显示面板
TWI717996B (zh) 畫素驅動電路
CN112117991B (zh) 包括触发器和控制元件的电路
US11455947B2 (en) Pixel circuit, driving method thereof and display device
CN110689842A (zh) 像素电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant