CN109979377B - 像素电路与显示装置 - Google Patents

Abstract

本发明公开了一种像素电路，包含发光二极管、驱动晶体管、补偿晶体管、电容耦合电路及第一开关晶体管。驱动晶体管的第一端用以接收电源信号，驱动晶体管的第二端电性连接发光二极管。补偿晶体管电性连接驱动晶体管的第二端及控制端，并根据第一补偿控制信号导通或关闭。电容耦合电路具有第一端、第一节点及第二节点。第二节点电性连接于驱动晶体管的控制端。第一开关晶体管的第一端用以接收数据信号，第一开关晶体管的第二端电性连接第一节点。

Description

像素电路与显示装置

技术领域

本揭示内容关于一种像素电路与显示装置，特别是一种可补偿驱动晶体管的临界电压变异的像素电路。

背景技术

低温多晶硅薄膜晶体管(low temperature poly-silicon thin-filmtransistor)具有高载子迁移率与尺寸小的特点，适合应用于高解析度、窄边框以及低耗电的显示面板。目前业界广泛使用准分子激光退火(excimer laser annealing)技术来形成低温多晶硅薄膜晶体管的多晶硅薄膜。然而，由于准分子激光每一发的扫描功率并不稳定，不同区域的多晶硅薄膜会具有晶粒尺寸与数量的差异。因此，于显示面板的不同区域中，低温多晶硅薄膜晶体管的特性便会不同。例如，不同区域的低温多晶硅薄膜晶体管会有着不同的临界电压(threshold voltage)。

目前业界广泛使用像素内补偿的技术方案，以克服上述临界电压变异的问题。然而，具有像素内补偿功能的像素电路具有复杂的电路结构，使得相关的显示面板的开口率低下。

发明内容

本揭示内容的一态样系一种像素电路，包含发光二极管、驱动晶体管、补偿晶体管、电容耦合电路及第一开关晶体管。驱动晶体管具有第一端、第二端与控制端。驱动晶体管的第一端用以接收电源信号，驱动晶体管的第二端电性连接发光二极管。补偿晶体管具有第一端、第二端与控制端。补偿晶体管的第二端电性连接于发光二极管，补偿晶体管的控制端用以接收第一补偿控制信号。电容耦合电路具有第一端、第一节点及第二节点。电容耦合电路的第一端电性连接参考电压源，电容耦合电路的第二节点电性连接于驱动晶体管的控制端与补偿晶体管的第一端。第一开关晶体管具有第一端、第二端与控制端。第一开关晶体管的第一端用以接收数据信号，第一开关晶体管的第二端电性连接第一节点。第一开关晶体管的控制端用以接收栅极信号。

本揭示内容的另一态样系一种像素电路。像素电路包含发光二极管、驱动晶体管、补偿晶体管及电容耦合电路。驱动晶体管具有第一端、第二端与控制端。驱动晶体管的第一端用以接收电源信号，驱动晶体管的第二端电性连接于发光二极管，驱动晶体管的控制端用以接收驱动电压，以根据驱动电压输出电源信号至发光二极管。在一重置期间中，驱动晶体管被关断，使得发光二极管上的电压放电。补偿晶体管用以根据第一补偿信号选择性地导通驱动晶体管的控制端及第二端。电容耦合电路具有第一节点与第二节点。在补偿期间，电容耦合电路的第一节点用以接收数据信号，电容耦合电路的第二节点电性连接至驱动晶体管的控制端。当电容耦合电路的第一节点接收数据信号时，驱动电压的电压电平相应于数据信号的电压电平变化而变化。

本揭示内容的又一态样系一种显示装置。显示装置包含多条栅极线、多条数据线、第一补偿控制线及多个像素电路。该些栅极线用以分别传送一栅极信号。该些数据线用以分别传送一数据信号。第一补偿控制线用以传送一第一补偿控制信号。该些像素电路分别排列为一阵列形状，且该些像素电路中的至少一个包含：发光二极管、驱动晶体管、补偿晶体管、电容耦合电路及第一开关晶体管。驱动晶体管具有第一端、第二端与控制端，驱动晶体管的第一端用以接收电源信号，驱动晶体管的第二端电性连接发光二极管。补偿晶体管具有第一端、第二端与控制端，补偿晶体管的第二端电性连接于发光二极管，补偿晶体管的控制端电性连接至第一补偿控制线，用以接收第一补偿控制信号。电容耦合电路具有第一端、第一节点及第二端，电容耦合电路的第一端电性连接参考电压源，电容耦合电路的第二端电性连接于驱动晶体管的控制端与补偿晶体管的第一端。第一开关晶体管具有第一端、第二端与控制端，第一开关晶体管的第一端电性连接至些数据线的其中一条，用以接收数据信号。第一开关晶体管的第二端电性连接第一节点，第一开关晶体管的控制端电性连接于该些栅极线的其中一条，用以接收栅极信号。

本揭示内容的像素电路与显示装置，能通过电容耦合电路中多个电容间的电容耦合效应，对驱动晶体管的控制端进行补偿，以克服驱动晶体管的临界电压变异的问题，且使像素电路具有精简的电路架构。

附图说明

图1为根据本揭示内容的部分实施例所绘示的像素电路的示意图。

图2为根据本揭示内容的部分实施例所绘示的像素电路的运作时序图。

图3A～3D为本揭示内容的部分实施例中，像素电路于不同运作时序中的示意图。

图4A～4D为本揭示内容的部分实施例中，像素电路于不同运作时序中的示意图。

图5为根据本揭示内容的部分实施例所绘示的像素电路的运作时序图。

图6为根据本揭示内容的部分实施例所绘示的显示装置的示意图。

其中，附图标记：

100 像素电路

110 发光二极管

120 电容耦合电路

200 显示装置

201 显示区

202 非显示区

210 源极驱动器

220 栅极驱动器

230 补偿电路

T1 驱动晶体管

T2 补偿晶体管

T3 第一开关晶体管

T4 第二开关晶体管

C1 第一电容

C2 第二电容

Id 驱动电流

S1 第一补偿控制信号

S2 第二补偿控制信号

S3 栅极信号

Vdd 电源信号

Vddl 第一低电平电压

VL 第二低电平电压

Vssl 第三低电平电压

Vddh 第一高电平电压

Vssh 第二高电平电压

Vref 参考电平电压

Vdata 数据信号

Vin 输入电压

Vss 参考电压源

A 第一节点

B 第二节点

P1 重置期间

P2 补偿期间

P3 数据写入期间

P4 发光期间

具体实施方式

以下将以图式揭露本案的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本案。也就是说，在本揭示内容部分实施方式中，这些实务上的细节是非必要的。此外，为简化图式起见，一些习知惯用的结构与元件在图式中将以简单示意的方式绘示之。

于本文中，当一元件被称为“连接”或“耦接”时，可指“电性连接”或“电性耦接”。“连接”或“耦接”亦可用以表示二或多个元件间相互搭配操作或互动。此外，虽然本文中使用“第一”、“第二”、…等用语描述不同元件，该用语仅是用以区别以相同技术用语描述的元件或操作。除非上下文清楚指明，否则该用语并非特别指称或暗示次序或顺位，亦非用以限定本发明。

请参阅图1所示，为根据本揭示内容的部分实施例所绘示的像素电路100的示意图。像素电路100包含发光二极管110、驱动晶体管T1、补偿晶体管T2、电容耦合电路120及第一开关晶体管T3。驱动晶体管T1具有第一端、第二端与控制端，其中，驱动晶体管T1的第一端用以接收电源信号Vdd，驱动晶体管T1的第二端电性连接至发光二极管110。

于本实施例中，补偿晶体管T2具有第一端、第二端与控制端，其中，补偿晶体管T2的第二端电性连接于发光二极管110，补偿晶体管T2的控制端则用以接收第一补偿控制信号S1。另外，电容耦合电路120具有第一端、第一节点A及第二节点B，其中，电容耦合电路120的第一端电性连接参考电压源Vss，电容耦合电路120的第二节点B电性连接于驱动晶体管T1的控制端与补偿晶体管T2的第一端。

于本实施例中，第一开关晶体管T3具有第一端、第二端与控制端，其中，第一开关晶体管T3的第一端用以接收数据信号Vdata，第一开关晶体管T3的第二端电性连接第一节点A，而第一开关晶体管T3的控制端用以接收栅极信号S3。于本实施例中，栅极信号S3用以控制第一开关晶体管T3的导通或关断。

在前述实施例的电路架构中，像素电路100能于重置期间中，预先提升第一节点A的电压值，并于补偿期间时，利用电容耦合电路120内多个电容的电容耦合效应，在驱动晶体管T1的源极与栅极间产生电位差。如此，即可补偿临界电压的变异，使显示面板产生均匀亮度。此外，在部分实施例中，可于重置期间中调整电源信号，释放发光二极管110的残余电压，以防止显示面板产生闪烁现象。

在部分实施例中，电容耦合电路120至少包含第一电容C1及第二电容C2，其中，第一电容C1及第二电容C2相互串联。具体而言，第一电容C1具有第一端与第二端，第一电容C1的第一端电性连接参考电压源Vss。而第一电容C1的第二端则电性连接第一节点A。第二电容C2具有第一端与第二端，其中，第二电容C2的第一端电性连接该第一节点A，第二电容C2的第二端则电性连接于驱动晶体管T1的控制端。

在部分实施例中，像素电路100更包含第二开关晶体管T4，且第二开关晶体管T4具有第一端、第二端与控制端，其中第二开关晶体管T4的第一端用以接收数据信号Vdata，第二开关晶体管T4的第二端则电性连接于补偿晶体管T2的第一端(或第二节点B)，而第二开关晶体管T4的控制端用以接收第二补偿控制信号S2。于本实施例中，第二补偿控制信号S2用以控制第二开关晶体管T4导通或关断。

图2系根据本揭示内容的部分实施例绘制的运作时序图。像素电路100的工作周期包括重置期间P1、补偿期间P2、数据写入期间P3及发光期间P4。在部分实施例中，像素电路100应用于显示装置，且显示装置的处理器会依序驱动每一排的像素电路100(请参考图6的显示装置200示意图)。图2中的S3[n]、S3[n+1]系代表用于驱动相邻的像素电路100的栅极信号S3。

请参阅图2及3A，在重置期间P1中，将电源信号Vdd调降至第一低电平电压Vddl，使驱动晶体管T1关断，如此，能确保发光二极管110在重置期间P1时不会有电流流过，且使发光二极管110的正极端的电压被放电至低电位，避免显示面板产生闪烁现象。同时，第一补偿控制信号S1为禁能电平，使补偿晶体管T2被关断。栅极信号S3及第二补偿控制信号S2为致能电平，使第一开关晶体管T3与第二开关晶体管T4分别导通，且第一节点A与第二节点B分别接收数据信号Vdata，在一实施例中，当重置期间P1，数据信号Vdata为参考电平电压Vref，且参考电平电压Vref为高电位，以抬升第一节点A及第二节点B的电压值。举例而言，在本实施例中，驱动晶体管T1、补偿晶体管T2、第一开关晶体管T3及第二开关晶体管T4皆为P型TFT(薄膜晶体管)。如图2所示，对于P型TFT而言，禁能电平为高电位、致能电平为低电位。反之，当驱动晶体管T1、补偿晶体管T2、第一开关晶体管T3及第二开关晶体管T4皆为N型TFT时，禁能电平为低电位、致能电平为高电位。

请参阅图2及3B，在补偿期间P2，第一补偿控制信号S1及栅极信号S3为致能电平，使补偿晶体管T2及第一开关晶体管T3被导通。第二补偿控制信号S2为禁能电平，以关断第二开关晶体管T4。数据信号Vdata则保持在第二低电平电压VL、电源信号仍保持在第一低电平电压Vddl。在一实施例中，第二低电平电压VL小于第一低电平电压Vddl。通过将数据信号Vdata控制在较低的第二低电平电压VL，将能调降第一节点A的电压值。同时，通过电容耦合电路120内的电容耦合效应，使第二节点B的电压值亦下降，如此一来，将可以拉开驱动晶体管T1的源极(第二端)与栅极(控制端)之间的电位差，确保驱动晶体管T1导通。此时，第二节点B的电压值会被控制在Vddl-|Vth|(驱动晶体管T1的临界电压值)，而第一节点A的电压会被控制在第二低电平电压VL。

请参阅图2及3C，在数据写入期间P3，第一补偿控制信号S1及第二补偿控制信号S2为禁能电平，以关断补偿晶体管T2及第二开关晶体管T4。栅极信号S3为致能电平，以维持第一开关晶体管T3的导通，在部分实施例中，栅极信号S3的致能电平为低电平电压。如图2所示，显示装置依序对相邻的像素电路100进行数据写入的动作，因此，不同像素电路100的栅极信号S3(即，S3[n]、S3[n+1])会依序被控制于低电平电压。

承上，在数据写入期间P3，第一节点A通过第一开关晶体管T3的导通而接收数据信号Vdata。数据信号Vdata对应于一写入电压Vin，用以决定发光二极管110的发光强度。由于在数据写入期间P3中，第一节点A的电压值从原先的VL变化为Vin，因此，根据电容耦合效应，第二节点B上的电压值会产生与第一节点A相同的变化幅度。第一节点的电压变化幅度为「Vin-VL」，故，第二节点B的电压值会变成「Vddl-|Vth|+(Vin-VL)」。

请参阅图2及3D，在发光期间P4，第一补偿控制信号S1、栅极信号S3及第二补偿控制信号S2皆保持在禁能电平，使补偿晶体管T2、第一开关晶体管T3及第二开关晶体管T4皆被关断，且电源信号为第一高电平电压Vddh。此时，驱动晶体管T1能将电源信号Vdd输出至发光二极管110，使发光二极管110上流经一驱动电流Id，以产生预期的亮度。根据晶体管的电流公式「I＝K×(Vsg-|Vth|)²」，其中，K代表驱动晶体管T1的载子迁移率(carriermobility)、栅极氧化层的单位电容大小以及栅极宽长比三者的乘积。Vsg为驱动晶体管T1的第二端(源极)及控制端之间的电压差。|Vth|则为驱动晶体管T1的临界电压值。由于在驱动晶体管T1导通时，其第一端及第二端可视为短路，因此，驱动晶体管T1的第二端(源极)可视为第一高电平电压Vddh。前述公式能被整理为「I＝K×(Vddh-Vddl+|Vth|-(Vin-VL)-|Vth|)²」，由于电流与临界电压值无关，因此能确保发光二极管110的发光强度不会因为临界电压值的变异而受到影响。

请参阅图4A～4D及5，系根据本揭示内容的其他实施例绘制的示意图。请参阅图4A及5所示，在部分实施例中，驱动晶体管T1的第一端接收固定的电源信号Vdd，且第二开关晶体管T4的第一端用以接收电源信号Vdd。驱动晶体管T1的第二端通过发光二极管110电性连接于参考电压源Vss。

在本实施例中，在重置期间P1时，参考电压源Vss为第二高电平电压Vssh，以使驱动晶体管T1及发光二极管110关断，避免发光二极管110产生闪烁现象。第一补偿控制信号S1及栅极信号S3为禁能电平，第二补偿控制信号S2为致能电平，该数据信号Vdata则为参考电平电压Vref。此时，第二节点B的电压会被控制在电源信号Vdd。

请参阅图4B及5，在补偿期间P2中，第一补偿控制信号S1及栅极信号S3为致能电平，以导通补偿晶体管T2及第一开关晶体管T3。第二补偿控制信号S2为禁能电平，以关断第二开关晶体管T4。数据信号Vdata则为低电位的参考电平电压Vref。在一实施例中，第二高电平电压Vssh大于参考电平电压Vref。此时，第一节点A通过第一开关晶体管T3接收数据信号Vdata，使电压值被控制于低电位。通过电容耦合电路120的电容耦合效应，第二节点B的电压将相应下降，使驱动晶体管T1能被导通。同时，由于驱动晶体管T1的栅极(控制端)与源极(第二端)通过补偿晶体管T2导通，因此，第二节点B的电压值会被控制在Vdd-|Vth|(驱动晶体管T1的临界电压值)，而第一节点A的电压会被控制在参考电平电压Vref。

请参阅图4C及5所示，在数据写入期间P3中，第一补偿控制信号S1及第二补偿控制信号S2为禁能电平，以关断补偿晶体管T2及第二开关晶体管T4。该栅极信号S3为该致能电平。此时，第一节点A通过第一开关晶体管T3接收数据信号Vdata，数据信号Vdata对应于写入电压Vin，用以决定发光二极管110后续的发光强度。由于在数据写入期间P3中，第一节点A的电压值从原先的Vref变化为Vin，因此，根据电容耦合效应，第二节点B上的电压值会产生与第一节点A相同的变化幅度。第一节点的电压变化幅度为「Vin-Vref」，故，第二节点B的电压值会变成「Vdd-|Vth|+(Vin-Vref)」。

请参阅图4D及5所示，在发光期间P4中，第一补偿控制信号S1、栅极信号S3及第二补偿控制信号S2为禁能电平，以关断补偿晶体管T2、第一开关晶体管T3及第二开关晶体管T4。参考电压源Vss变化为第三低电平电压Vssl。根据电容耦合效应，第一节点A及第二节点B会产生电压值变化，且变化幅度与参考电压源Vss的电压值变化幅度「Vssh-Vssl」将会一致，亦即，第二节点B的电压值会变成「Vdd-|Vth|+(Vin-Vref)-(Vssh-Vssl)」。此时，驱动晶体管T1能将电源信号Vdd输出至发光二极管110，使发光二极管110发光。

由于在驱动晶体管T1导通时，其第一端及第二端可视为短路，因此，驱动晶体管T1的第二端(源极)可视为第一高电平电压Vddh。晶体管的电流公式能被整理为「I＝K×(Vdd-(Vdd-|Vth|+(Vin-Vref)-(Vssh-Vssl)-|Vth|)²」，由于电流与临界电压值无关，因此能确保发光二极管110的发光强度不会因为临界电压值的变异而受到影响。

在图3A～3D与图4A～4D中，分别说明了本揭示内容的二部分实施例，两者的差异在于，图4A～4D的实施例系通过调整参考电压源Vss的电压值，控制驱动晶体管T1开启或关断，此外，图4A～4D的实施例中，第二开关晶体管T4电性连接于电源信号Vdd，在重置期间P1的控制方式与图3A～3D的实施例不同。

请参阅图6，系根据本揭示内容的部分实施例绘示的显示装置200。显示装置200中至少包含源极驱动器210、栅极驱动器220及补偿电路230。显示装置200用以驱动显示面板，以产生预期的影像。在部分实施例中，显示面板包括显示区201及非显示区202，多个像素电路100位于显示区201内，多个补偿电路230则位于非显示区202内。

在部分实施例中，显示装置200更包含多条栅极线GL、多条数据线DL、至少一条第一补偿控制线203及至少一条第二补偿控制线204。该些栅极线GL电性连接栅极驱动器220及像素电路100(如：电性连接至第一开关晶体管T3的控制端)，用以分别传送栅极信号S3。该些数据线DL电性连接源极驱动器210及像素电路100(如：电性连接至第一开关晶体管T3及第二开关晶体管T4)，用以传送数据信号Vdata。第一补偿控制线203电性连接补偿电路230及像素电路(如：电性连接至补偿晶体管T2的控制端)，用以传送第一补偿控制信号S1。第二补偿控制线204电性连接补偿电路230及像素电路(如：电性连接至第二开关晶体管T4的控制端)，用以传送第二补偿控制信号S2。

在部分实施例中，多个像素电路分别排列为阵列形状。请参阅图1及6所示，像素电路100包含发光二极管110、驱动晶体管T1、补偿晶体管T2、电容耦合电路120、第一开关晶体管T3及第二开关晶体管T4。驱动晶体管T1具有第一端、第二端与控制端。驱动晶体管T1的第一端用以接收电源信号Vdd。该驱动晶体管T1的第二端电性连接于发光二极管110。驱动晶体管T1的控制端用以接收驱动电压，以根据驱动电压输出电源信号Vdd至发光二极管110。在部分实施例中，驱动电压为前述数据写入期间P3中的数据信号Vdata(即，输入电压Vin)。在重置期间P1中，驱动晶体管T1被关断，使得发光二极管110上的电压放电。

补偿晶体管T2用以根据第一补偿信号S1选择性地导通驱动晶体管T1的控制端及该第二端。在部分实施例中，补偿晶体管T2的控制端电性连接至第一补偿控制线，以接收第一补偿控制信号S1。电容耦合电路120具有第一节点A与第二节点B。在补偿期间P2中，电容耦合电路120的第一节点A用以接收数据信号Vdata(即，前述的输入电压Vin)，第二节点B电性连接至驱动晶体管T1的该控制端。电容耦合电路120中包含多个电容，以在第一节点A接收数据信号Vdata时，驱动晶体管T1的控制端的驱动电压的电压电平相应于数据信号Vdata的电压电平变化而变化。

在部分实施例中，第一开关晶体管T3的第一端电性连接至该些数据线DL的其中一条，用以接收数据信号Vdata。第一开关晶体管T3的控制端电性连接于该些栅极线GL的其中一条，用以接收栅极信号S3。第二开关晶体管T4的控制端电性连接于第二补偿控制线，用以接收第二补偿控制信号S2。

在本揭示内容的部分实施例中，显示装置200系控制所有像素电路同时进行重置以及同时进行补偿。接着，栅极驱动器220再控制每一行的像素电路依序进行数据写入。由于本领域人士能理解显示面板驱动像素电路的操作顺序，故在此不另赘述。

虽然本揭示内容已以实施方式揭露如上，然其并非用以限定本发明内容，任何熟习此技艺者，在不脱离本发明内容的精神和范围内，当可作各种更动与润饰，因此本发明内容的保护范围当视后附的申请专利范围所界定者为准。

Claims (18)

1.一种像素电路，其特征在于，包含：

一发光二极管；

一驱动晶体管，具有一第一端、一第二端与一控制端，其中该驱动晶体管的该第一端用以接收一电源信号，该驱动晶体管的该第二端电性连接该发光二极管；

一补偿晶体管，具有一第一端、一第二端与一控制端，其中该补偿晶体管的该第二端电性连接于该发光二极管，该补偿晶体管的该控制端用以接收一第一补偿控制信号；

一电容耦合电路，具有一第一端、一第一节点及一第二节点，其中该电容耦合电路的该第一端电性连接一参考电压源，该电容耦合电路的该第二节点电性连接于该驱动晶体管的该控制端与该补偿晶体管的该第一端；

一第一开关晶体管，具有一第一端、一第二端与一控制端，该第一开关晶体管的该第一端用以接收一数据信号，该第一开关晶体管的该第二端电性连接该第一节点，该第一开关晶体管的该控制端用以接收一栅极信号；以及

一第二开关晶体管，具有一第一端、一第二端与一控制端，该第二开关晶体管的该第一端用以接收该数据信号，该第二开关晶体管的该第二端则电性连接于该补偿晶体管的该第一端，且该第二开关晶体管的该控制端用以接收一第二补偿控制信号；

该电容耦合电路更包含：

一第一电容，具有一第一端与一第二端，该第一电容的该第一端电性连接该参考电压源，而该第一电容的该第二端则电性连接该第一节点；以及

一第二电容，具有一第一端与一第二端，该第二电容的该第一端电性连接该第一节点，该第二电容的该第二端则电性连接于该驱动晶体管的该控制端；

该驱动晶体管的该第二端电性连接于该参考电压源，于一重置期间，该参考电压源为一第一高电平电压，该第一补偿控制信号及该栅极信号为一禁能电平，该第二补偿控制信号为一致能电平，该数据信号则为一参考电平电压。

2.如权利要求1所述的像素电路，其特征在于，于一补偿期间，该第一补偿控制信号及该栅极信号为一致能电平，该第二补偿控制信号为该禁能电平。

3.如权利要求2所述的像素电路，其特征在于，该第一高电平电压大于该参考电平电压。

4.如权利要求3所述的像素电路，其特征在于，于一数据写入期间，该第一补偿控制信号及该第二补偿控制信号为该禁能电平，该栅极信号为该致能电平。

5.如权利要求4所述的像素电路，其特征在于，于一发光期间，该第一补偿控制信号、该栅极信号及该第二补偿控制信号为该禁能电平。

6.一种像素电路，其特征在于，包含：

一发光二极管；

一驱动晶体管，具有一第一端、一第二端与一控制端，其中该驱动晶体管的该第一端用以接收一电源信号，该驱动晶体管的该第二端电性连接于该发光二极管，该驱动晶体管的该控制端用以接收一驱动电压，以根据该驱动电压输出该电源信号至该发光二极管，其中于一重置期间，该驱动晶体管被关断，使得该发光二极管上的电压放电；

一补偿晶体管，用以根据一第一补偿信号选择性地导通该驱动晶体管的该控制端及该第二端；以及

一电容耦合电路，具有一第一节点与一第二节点，且该电容耦合电路的该第一节点用以于一补偿期间接收一数据信号，该电容耦合电路的该第二节点电性连接至该驱动晶体管的该控制端；

其中当该电容耦合电路的该第一节点接收该数据信号时，该驱动电压的电压电平相应于该数据信号的电压电平变化而变化；

该电容耦合电路包含：

一第一电容，具有一第一端与一第二端，其中该第一电容的该第一端电性连接一参考电压源，该第一电容的该第二端电性连接该第一节点；及

一第二电容，具有一第一端与一第二端，其中该第二电容的该第一端电性连接该第一节点，该第二电容的该第二端电性连接该驱动晶体管的该控制端。

7.如权利要求6所述的像素电路，其特征在于，更包含：

一第一开关晶体管，具有一第一端、一第二端与一控制端，其中该第一开关晶体管的该第一端用以于该补偿期间接收该数据信号，该第一开关晶体管的该第二端电性连接至该第一节点，其中，当该第一开关晶体管导通时，该第一节点通过该第一开关晶体管接收该数据信号。

8.如权利要求7所述的像素电路，其特征在于，更包含：

一第二开关晶体管，具有一第一端、一第二端与一控制端，且该第二开关晶体管的该第一端用以接收该数据信号，该第二开关晶体管的该第二端电性连接该第二节点。

9.如权利要求8所述的像素电路，其特征在于，于该重置期间，该第一开关晶体管与该第二开关晶体管分别导通，使得该第一节点与该第二节点分别接收一参考电平信号。

10.如权利要求7所述的像素电路，其特征在于，于一补偿期间，该第一开关晶体管及该补偿晶体管导通。

11.如权利要求7所述的像素电路，其特征在于，更包含：

一第二开关晶体管，具有一第一端、一第二端与一控制端，其中该第二开关晶体管的该第一端用以接收该电源信号，该第二开关晶体管的该第二端电性连接该第二节点。

12.一种显示装置，其特征在于，包含：

多条栅极线，用以分别传送一栅极信号；

多条数据线，用以分别传送一数据信号；

一第一补偿控制线，用以传送一第一补偿控制信号；以及

多个像素电路，分别排列为一阵列形状，该些像素电路中的至少一个包含：

一发光二极管；

一驱动晶体管，具有一第一端、一第二端与一控制端，其中该驱动晶体管的该第一端用以接收一电源信号，该驱动晶体管的该第二端电性连接该发光二极管；

一补偿晶体管，具有一第一端、一第二端与一控制端，其中该补偿晶体管的该第二端电性连接于该发光二极管，该补偿晶体管的该控制端电性连接至该第一补偿控制线，用以接收该第一补偿控制信号；

一电容耦合电路，具有一第一端、一第一节点及一第二端，其中该电容耦合电路的该第一端电性连接一参考电压源，该电容耦合电路的该第二端电性连接于该驱动晶体管的该控制端与该补偿晶体管的该第一端；以及

一第一开关晶体管，具有一第一端、一第二端与一控制端，该第一开关晶体管的该第一端电性连接至该些数据线的其中一条，用以接收该数据信号，该第一开关晶体管的该第二端电性连接该第一节点，该第一开关晶体管的该控制端电性连接于该些栅极线的其中一条，用以接收该栅极信号。

13.如权利要求12所述的显示装置，其特征在于，更包含：

一第二补偿控制线，用以传送一第二补偿控制信号。

14.如权利要求13所述的显示装置，其特征在于，该些像素电路中的至少一个更包含：

一第二开关晶体管，具有一第一端、一第二端与一控制端，该第二开关晶体管的该第一端用以接收该数据信号，该第二开关晶体管的该第二端则电性连接于该补偿晶体管的该第一端，且该第二开关晶体管的该控制端电性连接于该第二补偿控制线，用以接收该第二补偿控制信号。

15.如权利要求14所述的显示装置，其特征在于，于一重置期间，该第一补偿控制信号为一禁能电平，该第二补偿控制信号为一致能电平。

16.如权利要求15所述的显示装置，其特征在于，于一补偿期间，该第一补偿控制信号为该致能电平，该第二补偿控制信号为该禁能电平。

17.如权利要求16所述的显示装置，其特征在于，于一数据写入期间，该第一补偿控制信号及该第二补偿控制信号为该禁能电平。

18.如权利要求17所述的显示装置，其特征在于，于一发光期间，该第一补偿控制信号及该第二补偿控制信号为该禁能电平。

Images