CN102842283A - 一种像素电路、显示装置及其驱动方法 - Google Patents

Abstract

本申请公开了一种像素电路、显示装置及驱动方法。其中像素电路包括：编程模块，用于在第一扫描控制线的控制下从数据线接收视频信号，并传递给电容模块；阈值电压提取模块，用于在第一电源线的控制下提取驱动模块的阈值电压信息并将其存储到电容模块中；电容模块，用于存储阈值电压信息以及接收编程模块的视频信号并将两者叠加形成驱动电压，提供给驱动模块；驱动模块，用于接收电容模块提供的驱动电压，并在第二电源线的控制下产生驱动电流以使发光件发光。本申请采用充电式的阈值提取方式对于正负阈值电压都有很好的补偿作用；并采用集中补偿加分组驱动的方法，使得电路在不增加外围驱动电路模块的情况下能够应用于高分辨率或高帧频显示装置中。

Description

一种像素电路、显示装置及其驱动方法

技术领域

本申请涉及显示器件技术领域，尤其涉及一种像素电路、显示装置及其显示装置的驱动方法。

背景技术

有机发光二极管(OLED：Organic Light-Emitting Diode)显示因具有高亮度、高发光效率、宽视角和低功耗等优点，近年来被人们广泛研究，并迅速应用到新一代的显示当中。OLED显示的驱动方式可以为无源矩阵驱动(PMOLED：Passive Matrix OLED)和有源矩阵驱动(AMOLED：Active Matrix OLED)两种。无源矩阵驱动虽然成本低廉，但是存在交叉串扰现象不能实现高分辨率的显示，且无源矩阵驱动电流大，降低了OLED的使用寿命。相比之下，有源矩阵OLED驱动方式在每个像素上设置数目不同的晶体管作为电流源，避免了交叉串扰，所需的驱动电流较小，功耗较低，使OLED的寿命增加，可以实现高分辨的显示。

传统的AMOLED像素电路是简单的两TFT结构，如图1所示，该像素电路包括开关晶体管T2、电容Cs、驱动晶体管T1和发光件OLED。开关晶体管T2响应来自第一扫描控制线VSCAN[n]的控制信号采样来自数据线VDATA[m]的数据信号。该电容Cs在T2关断后保存所采样的数据信号电压。该驱动晶体管T1在给定的发光期间根据该电容Cs所保留的输入电压来供应输出电流。发光件OLED通过来自驱动晶体管T1的输出电流来发出其亮度与数据信号相称的光。根据晶体管的电压电流公式，驱动晶体管T1流过的电流可以表示为：

$I_{\mathrm{DS}}=\frac{1}{2}{u}_n{C}_{\mathrm{ox}}\frac{W}{L}{(V_{\mathrm{GS}}-V_{\mathrm{TH}})}^2---\left(1\right)$

其中，I_DS为漏极流向源极的漏极电流，μ_n为TFT器件的有效迁移率，C_ox为TFT器件单位面积的栅电容，W、L分别为TFT器件的有效沟道宽度和沟道长度，V_GS为TFT器件的栅源电压，V_TH为TFT器件的阈值电压。

这种电路虽然结构简单，但是不能补偿TFT阈值电压漂移的问题。当V_TH发生漂移时，根据公式(1)驱动电流I_DS就会改变，并且面板上不同的像素因偏置电压的不同漂移情况也不一样，这样就会造成面板显示的不均匀性。

因此，就目前来说，为了解决TFT的V_TH漂移带来的问题，不管AMOLED像素电路采用的工艺是多晶硅(poly-Si)技术，非晶硅(a-Si)技术还是氧化物半导体技术，其在构成像素电路时都需要提供阈值电压补偿机制。目前出现了很多提供补偿的像素电路，这些电路可以分为两类：电流驱动型像素电路和电压驱动型像素电路。电流驱动型像素电路主要采用电流镜或者电流源将数据电流按一定比例复制为驱动电流的方式来点亮发光件。由于OLED是电流型器件，因此采用电流驱动型电路可以很精确的补偿阈值电压的漂移和迁移率的不同。但是在实际应用时，由于数据线上的寄生电容效应，数据电流的建立需要较长的时间，这个问题在小电流的情况下更加突出，严重影响了电路的驱动速度。电压驱动型像素电路相对于电流驱动型像素电路有很快的充放电速度，可以满足大面积、高分辨显示的需要。但是，许多电压驱动型像素电路在补偿阈值电压的漂移时，引入了多条扫描线，这使得电路对外部的驱动IC要求较高。图2为能够为V_TH漂移提供补偿的像素电路，图3为图2所示像素电路相关时序图。如图2所示，除了一条数据线(VDATA[m])和一条栅极扫描线(VSCAN2[n])外，此电路还增加了两条栅极扫描线(VSCAN1[n]和VSCAN3[n])，这就增加了外围栅极驱动电路的成本，并且，电路在一个行时间中要完成预充电和阈值提取两项功能，这在高分辨率或高帧频显示装置中，会随着像素行时间的减少，使得阈值提取的精度受到限制；此外，电路第一晶体管(T1)处于常开状态，且栅极电压比较高(大于电源电压VDD)，其V_TH的漂移也会对最终驱动电流造成很大影响。

考虑以上因素，一个既能精确补偿TFT的V_TH漂移，又不增加外围栅极驱动电路的数目而且能够用于高分辨率或者高帧频显示的像素驱动电路将会有很明显的优势。

发明内容

本申请提供一种像素电路及其显示装置，在尽量不增加外围栅极驱动模块数目的前提下能够精确补偿像素电路的阈值电压漂移，并且每行像素驱动过程中尽可能少占用数据线，以用于高分辨率或高帧频显示中。

根据本申请的第一方面，提供一种像素电路，包括：编程模块，用于在第一扫描控制线的控制下从数据线接收视频信号，并传递给电容模块；阈值电压提取模块，用于在第一电源线的控制下提取驱动模块的阈值电压信息并将其存储到电容模块中；电容模块，用于存储阈值电压信息以及接收编程模块的视频信号并将两者叠加形成驱动电压，提供给驱动模块；驱动模块，用于接收电容模块提供的驱动电压，并在第二电源线的控制下产生驱动电流以使发光件发光。

根据本申请的第二方面，提供一种显示装置，包括面板，所述面板包括由多个像素构成的二维像素阵列，以及与多个像素相连的第一方向的多条栅极扫描线和第二方向的多条数据线，其中，所述像素为如上所述的像素电路；数据驱动电路，用于给所述数据线提供视频信号；栅极驱动电路，用于给所述栅极扫描线提供驱动信号；布置在第一方向的提供控制信号和驱动电压的第一电源线和第二电源线。

根据本申请的第三方面，还提供一种驱动方法，所述驱动方法为分组驱动，用于驱动显示装置，所述显示装置包括数据驱动电路、栅极驱动电路、具有由多个像素构成的二维像素阵列的面板、以及分别与每组像素相连的第一电源线和第二电源线，所述面板还包括与多个像素相连的第一方向的多条栅极扫描线和第二方向的多条数据线，所述像素采用如上所述的像素电路，所述数据驱动电路用于给所述数据线提供视频信号，所述栅极驱动电路用于给所述栅极扫描线提供驱动信号；所述分组驱动首先将所述显示装置中的二维像素阵列在所述第一方向上分为K组，K为自然数，每一组有N/K行像素，N为所述栅极扫描线的总条数，N/K为整数，每一组像素分别共用所述第一电源线和第二电源线，而不同的组则分别采用不同的第一电源线和第二电源线。对于面板中的某一组，其组内所有像素的驱动过程是同步的，包括：

初始化阶段，第二晶体管和第三晶体管由第一电源线保持在导通状态，并且使驱动晶体管栅极连接到参考电位，与此同时，第二电源线变为低电平并通过驱动晶体管将此低电平传递到驱动晶体管的源极；

阈值提取阶段，第二电源线变为高电平，开始通过驱动晶体管给其源极充电，直至驱动晶体管截止，第一电源线保持为高电平；

编程阶段，第二晶体管和第三晶体管由第一电源线保持在截止状态，第二电源线的信号变为使发光元件不导通的电平值，并且组内所有第一晶体管由第一扫描控制线按照所述第一方向依次保持在导通状态，与此同时，传播到数据线上的数据被写入第一电容元件，然后第一晶体管又被依次保持在不导通状态；

发光阶段，第一电源线和第一扫描控制线的信号都为低电平，第二电源线变为高电平，并作为电压源给驱动晶体管提供驱动电流。

本申请的有益效果是：由于阈值提取和视频信号编程由不同的控制线控制，不相互依赖，所以可以有充分的时间进行阈值提取操作，以实现更高的补偿精确性。

此外，本发明采用集中补偿的驱动方法，这种方法一方面可以通过分组来减少编程阶段所占的帧时间，使发光件的发光时间增长，从而使本发明可以应用于高分辨率显示和高帧频的显示设备中；另一方面因为集中补偿采用的是全局控制线，可以大大减少外围栅极驱动电路模块数目，可以降低成本，提高成品率。

附图说明

图1示例性的描述了无补偿两TFT像素电路；

图2示例性的描述了有补偿的电压型像素电路；

图3示例性的描述了图2所示电路的驱动时序图；

图4示例性的描述了本申请实施例一的显示装置结构图；

图5示例性的描述了本申请实施例一的像素电路结构图；

图6示例性的描述了图5所示的像素电路时序图；

图7示例性的描述了本申请实施例二的像素电路结构图；

图8示例性的描述了本申请实施例三的像素电路结构图；

图9示例性的描述了本申请实施例四的像素电路结构图；

图10示例性的描述了图9所示的像素电路时序图；

图11示例性的描述了图9所示的像素电路采用并行驱动方式的时序图；

图12示例性的描述了本申请实施例五的像素电路结构图；

具体实施方式

下面通过具体实施方式结合附图对本申请作进一步详细说明。

实施例一：

图4显示的是本申请实施例一的显示装置的结构图。如图4所示，显示装置包括：像素阵列41、栅极驱动电路42、数据驱动电路43·、布置在第一方向的提供控制信号和驱动电压的第一电源线VCOMP和第二电源线VDD等。其中，像素阵列41包括：由栅极驱动电路42控制的扫描控制线VSCAN[1]、…、VSCAN[N]，由数据驱动电路43控制的数据线VDATA[1]、VDATA[2]、…、VDATA[M]，以及布置在扫描控制线和数据线之间交叉部分的像素电路Pixel[1][1]……Pixel[N][M](即该像素阵列为N行、M列，其中N、M均为正整数)。一般地，像素阵列41中的同一行像素电路均连接到同一条扫描控制线，像素阵列中的同一列像素则连接到同一条数据线。数据驱动电路43用于将视频信号通过数据线传输到对应的像素单元内以实现图像灰度。栅极驱动电路42用于产生扫描信号，并通过扫描控制线对像素阵列逐行扫描。第一电源线VCOMP和第二电源线VDD在采用不同的驱动方法时其与像素阵列41的连接方法也不同，此处则是作为全局线与每个像素相连接，而其他的一些连接关系则在相应的像素电路结构实施例给予阐述。

尽管像素阵列是以N×M矩阵形式布置，但是为了图示简化，图4所示的像素阵列只以2×3矩阵形式布置。

首先对一些术语进行说明。晶体管可以是场效应晶体管(FET)或者双极型晶体管(BJT)。当晶体管为双极型晶体管时，其控制极是指双极型晶体管的基极，第一、二电流导通极分别指双极型晶体管的集电极和发射极。当晶体管为场效应晶体管时，其控制极是指场效应晶体管的栅极，第一、二电流导通极分别指场效应晶体管的漏极和源极。显示装置中的晶体管通常为薄膜晶体管(TFT)，此时，晶体管的控制极是薄膜晶体管的栅极，第一、二电流导通极分别指薄膜晶体管的漏极和源极。

图5描述的是本申请实施例一的像素电路结构，包括：编程模块51、阈值电压提取模块53、驱动模块54、电容模块52以及发光件。实施例中以发光件为有机发光二极管OLED为例进行说明。编程模块51用于在第一扫描控制线VSCAN[n]的控制下从数据线VDATA[m]接收视频信号，并传递给电容模块52；阈值电压提取模块53用于在第一电源线VCOMP的控制下提取驱动模块54的阈值电压信息并将其存储到电容模块52中；电容模块52用于存储阈值电压提取模块53的阈值电压信息以及接收编程模块51的视频信号并将两者叠加形成驱动电压，提供给驱动模块54；驱动模块54，用于接收电容模块52提供的驱动电压，并在第二电源线VDD的控制下产生驱动电流以使发光件发光。

具体实现时，编程模块51包括第一晶体管T1，电容模块52包括第一电容元件C1和第二电容元件C2，驱动模块54包括驱动晶体管TD，阈值电压提取模块53包括第二晶体管T2和第三晶体管T3，发光件此处以OLED为例。另外，像素电路还包括参考电位Vref。本实施例的电路中第一晶体管T1、第二晶体管T2、第三晶体管T3和驱动晶体管TD为N沟道薄膜晶体管，晶体管的控制极对应为TFT的栅极，第一电流导通极和第二电流导通极是可以互换的，即，第一电流导通极可以是源极也可以是漏极，对应地，第二电流导通极可以是漏极也可以是源极；其他实施例中晶体管也可以为P沟道薄膜晶体管，此时电路需要做适当改变以符合P沟道薄膜晶体管的电路连接。

实施例一中各元器件之间的连接关系为：

第一晶体管T1的栅极耦合到第一扫描控制线VSCAN[n]上，第一电流导通极连接到数据线VDATA[m]，第二电流导通极连接到电容模块当中的第一电容元件C1的第一端子，连接点为C点，用于在给定的有效时间内导通以对数据线上的视频信号进行采样；第二晶体管T2的栅极连接到第一电源线VCOMP，第一电流导通极连接到参考电位Vref，第二电流导通极连接到驱动晶体管TD的栅极，连接点为A点，其作用是将参考电位Vref上的电压传递到驱动晶体管TD的栅极。第三晶体管T3栅极连接到第一电源线VCOMP，第一电流导通极连接到驱动晶体管TD的源极，连接点为B点，第二电流导通极连接到C点，其作用是将驱动晶体管TD源极(第一电流导通极)的电压传递到C点。驱动晶体管TD栅极连接到A点，漏极连接到第二电源线VDD，源极连接到OLED的阳极，即B点。第一电容元件C1第二端子连接到A点，第一端子连接到C点，用于存储驱动晶体管TD的阈值电压信息以及将视频信号耦合到驱动晶体管TD的栅极。第二电容元件C2第一端子连接到C点，第二端子连接到参考电位Vref，用于在OLED发光阶段存储驱动电压。OLED的阳极连接到B点，阴极接地，用于接收驱动晶体管TD的电流，以产生与视频信号相关的灰度信息。

图6显示的是图5所示像素电路的时序图。下面将参考图6来具体描述图5所示像素电路的操作。

需要注意的是，本实施例图5中所示的像素电路可以采用集中补偿和分组驱动的方法进行驱动。其中，分组驱动方式首先将整个面板按第一方向分为K组，每一组有N/K行像素(N为栅极扫描线的总条数，K，N为自然数且N/K为整数，当K=1时，整个面板作为一组)，且组内所有像素分别共用第一电源线VCOMP和第二电源线VDD，而不同的组则分别采用不同的第一电源线VCOMPi和第二电源线VDDi，i为自然数且1≤i≤K。在图6中，为了图示简化，只画出十行像素的驱动过程，即此处假设N=10，并且将像素按行分成两组，即假设K=2。此处，第一组像素包含一根第一电源线VCOMP1、一根第二电源线VDD1和五行像素矩阵及其相应的第一扫描控制线VSCAN1～VSCAN5；第二组像素包含一根第一电源线VCOMP2、一根第二电源线VDD2和五行像素矩阵及其相应的第一扫描控制线VSCAN6～VSCAN10。每一组的第一电源线VCOMPi和第二电源线VDDi与组内所有像素相连接。以第一组的像素矩阵为例来阐述其驱动过程，当第一组的发光件被驱动时，整个过程可以分为四个步骤：初始化(t1到t2)、阈值提取(t2到t3)、编程(t3到t4)和发光(t4以后)。

初始化(t1到t2)：在初始化阶段，第一电源线VCOMP1信号为高电平，使T2,T3处于导通状态。从而A点电位变为Vref，Vref为可使驱动晶体管TD处于导通状态的某一合适的高电平。同时第二电源线VDD1变为低电平VDDL，并通过驱动晶体管TD将B点电位拉低。初始化的作用就是给驱动晶体管TD的源极一个初始的低电位。

阈值提取(t2到t3)：在初始化结束后，第一电源线VCOMP1信号继续维持高电平，使晶体管T2、T3仍处于导通状态，A点电位继续保持为Vref，与此同时第二电源线VDD1电平由低变高，值为VDDH，并开始对B点电容充电，使B点电位上升，驱动晶体管TD的栅源电压随着B点电位的上升而逐渐降低，直至驱动晶体管TD截止。此时V_GSD=V_A-V_B=V_TH，即B点电位为Vref-V_TH，其中V_GSD为驱动晶体管TD的栅源电压，V_TH为驱动晶体管TD的阈值电压。Vref-V_TH电平小于OLED的阈值电压，以保证OLED在这个过程中不会导通。此时由于T3管处于导通状态，因此，C点与B点是连通的，其电位相同，第一电容C1两侧形成电位差为：

V_A-V_C=Vref-(Vref-V_TH)=V_TH                                (2)

由(2)可以看出，在阈值提取阶段结束时，驱动晶体管TD的阈值电压被提取并存储在第一电容件C1上。值得注意的是，初始化和阈值提取阶段是针对本组像素矩阵上所有像素进行的，即在阈值提取阶段以后，本组内所有像素驱动晶体管TD的阈值电压都被保存在相应的第一电容元件C1中。

编程(t3到t4)：编程过程是在组内逐行进行的。在编程阶段，第一电源线VCOMP1的信号变为低电平，晶体管T2和T3处于截止状态，此时A点不再接于恒压源，而处于悬浮态，B点和C点也不再连通。第二电源线VDD1降低为VDDL’，VDDL’为某一合适的电平值，使得在编程阶段OLED不会导通。另一方面，第一扫描控制线VSCAN1～VSCAN5在栅极驱动电路的控制下顺次输出高电平脉冲，高电平时间为一个行时间，依次使每行的第一晶体管T1管处于导通状态，与此同时数据线VDATA[m]上的视频信号V_DATA也依次经第一晶体管T1传送到C点，使C点电位变为V_DATA，由于A点处于悬浮状态，因此C点的电位变化会通过第一电容元件C1耦合到A点。数据写入后，A点电位变为：

V_A=Vref+[V_DATA-(Vref-V_TH)]=V_DATA+V_TH                    (3)

由(3)可以看出，在编程阶段结束时，驱动晶体管TD的栅极信号包含了视频信号和阈值电压信息。

发光阶段(t4以后)：在编程结束后，第一电源线VCOMP1和第一扫描控制线VSCAN[n]线都处于低电平，使晶体管T2、T3和T1都处于截止状态。第二电源线VDD1重新变为高电平VDDH’，驱动晶体管TD开始导通，B点电位由Vref-V_TH变为V_OLED。V_OLED为发光件OLED上对应的电压。此时，流过OLED的电流为：

I_OLED=(W/2L)μ_nC_ox(V_DATA+V_TH-V_OLED-V_TH)²=(W/2L)μ_nC_ox(V_DATA-V_OLED)²  (4)

在公式(4)中，W、L分别是驱动晶体管TD的有效沟道宽和长，μ_n和C_ox分别为TFT管的迁移率和本征电容。由式(4)可以看出流过OLED的电流不随驱动晶体管的V_TH的改变而改变，而只与数据电压和OLED上的电压降有关，这两部分电压都是提前预知的，则能够解决因阈值电压漂移而使OLED产生亮度不均匀的问题。

像素矩阵中其它组的驱动过程与此相同，但是需要注意的是，相邻组的编程过程是连续的。因为栅极驱动电路会依次输出高电平脉冲到第一扫描控制线VSCAN[n]上，而在某一组的最后一行编程结束时，其相邻的下一组第一行的扫描控制线会输出高电平脉冲，这就要求相邻的下一组要在此时间之前完成阈值提取。

如图6所示，在t4时刻，第一组的像素编程完毕，接下来需要给第二组的第一行像素即VSCAN6线所控制的行进行编程，这就要求在t4时刻之前，第二组的像素要完成初始化和阈值提取过程，图6中，第二组像素在t5时刻就开始进行初始化操作，到t4时刻，正好完成本组的阈值提取步骤。这样做就可以与传统的TFT LCD中采用的栅极驱动电路及数据驱动电路模块相兼容。

本实施例的电路结构简单，只需4个晶体管，这样可以增加像素的开口率，从而减小OLED的电流密度，提高OLED的使用寿命，阈值提取和视频信号编程可以由不同控制线(VCOMPi和VSCAN[n])控制，不相互依赖，因此能够有充分的时间进行阈值提取操作，以实现更高的补偿精确性。

与很多电压型驱动电路相比，本实施例的又一个优点是可以采用集中补偿的驱动方式，这种方式一方面可以在面板上分别实现第一电源线VCOMP和第二电源线VDD的共享(即采用全局控制线)，从而省去2N个外围栅驱动电路，可以降低成本，提高成品率；另一方面可以通过分组的方式来减少每一组的编程时间，使发光件的发光时间增长。我们假设一个行时间为t₁，一帧时间为t_f，则在一帧时间中发光时间所占的比重为：

$\mathrm{TE}=1-(\frac{N}{K}*t_1+t_0)/t_f=1-(N*t_1)/(K*t_f)---\left(5\right)$

在公式(5)中，t₀表示的是初始化和阈值提取所用的时间，这个时间很短可以忽略不计。由式(5)可以发现，当面板分组越多(K越大)，发光时间所占据的帧比重就越大，而每一组用于编程的时间就成倍降低。分组的驱动方法使得电路在高分辨率(N比较大)及高帧频(t_f比较小)显示装置中得以应用，因为在高分辨率或高帧频显示装置中，每一行的行时间减少，而采用图2所示的像素电路就很难在短时间内实现阈值的精确提取及编程。

本实施例的另一个优点是可以补偿负阈值电压的漂移。很多电压型驱动电路阈值提取都是通过将驱动晶体管的栅极和漏极短接成二极管的形式进行放电，直到驱动晶体管截止的方式来提取阈值，这种方法不能提取负的阈值电压，因为这个负的阈值不能存储在V_GS里。本实施例的阈值提取方法是：首先使驱动晶体管的栅极固定为恒定电位Vref；然后通过漏极给源极充电，直至驱动晶体管TD截止；最后在驱动晶体管TD栅源形成的电压极为驱动晶体管的阈值电压。这种充电的方式对于正负电压都能精确提取。在像素电路中，为了保证电路寿命，可以将驱动晶体管设置为耗尽型器件，这样其阈值电压就为负值。在这种情况下，传统的放电式阈值提取方式就不再适用。

实施例二：

图7是本申请实施例二的像素电路结构示意图。如图7所示，像素电路包括：阈值电压提取模块73、编程模块71、驱动模块74、电容模块72以及发光件。其中编程模块71、驱动模块74以及发光件的电路结构与本申请实施例一相同。此处不再重述。

如图7所示的，实施例二的电容模块包括第一电容元件C1和第二电容元件C2。其连接关系与实施例一不同的是第二电容元件C2的第二端子连接到地线上。第二电容元件是用于在发光阶段存储驱动电压，以保证发光亮度的稳定性。所以第二电容元件C2的第二端子并不只限于连接到参考电位Vref和地线上，还可以接到驱动晶体管TD的源极，第二电源线VDD等，此处不再赘述。实施例二的驱动过程与实施例一相同，此处不再重述。

实施例三：

图8显示的是本申请实施例三的像素电路配置。如图8所示，像素电路包括：阈值电压提取模块83、编程模块81、驱动模块84、电容模块82以及发光件。其中各个模块的电路连接关系与实施例一相同。

本申请实施例三与实施例一的不同点是：参考电位Vref和第二电源线VDD共用。这样在初始化阶段，只要第二电源线VDD设置一个足够低的电位就可以给驱动晶体管TD的源极一个初始的低电平；然后在阈值提取阶段，第二电源线VDD要变为高电位VDDH，此处，VDDH值不能太高以保证在阈值提取阶段，OLED不导通。实施例三的驱动过程与实施例一相同，此处不再重述。

与实施例一相比，本实施例省去了一根行线，这样做可以增加像素的开口率，简化布线的难度，降低制造成本。

实施例四：

图9显示的是本申请实施例四的像素电路配置。如图9所示，像素电路包括：阈值电压提取模块93、编程模块91、驱动模块94、电容模块92以及发光件。其中编程模块91、电容模块92、驱动模块94以及发光件仍采用如实施例一中所描述的电路模块的连接关系，在此不再重述。

如图9所示，实施例四的阈值电压提取模块包括第二晶体管T2、第三晶体管T3和第四晶体管T4。另外，像素电路中还包括第一扫描控制线VSCAN[n]、第二扫描控制线VSCAN[n-i]，(i为自然数，VSCAN[n-i]为VSCAN[n]前i行的扫描控制线)、数据线VDATA[m]、第一电源线VCOMP、第二电源线VDD和参考电位Vref。

本实施例与实施例一的电路结构区别在于：多了第四晶体管T4和第二扫描控制线VSCAN[n-i]；并且第一电源线VCOMP变为扫描控制线，为VCOMP[n]；第二电源线VDD为恒定电压源，为驱动晶体管TD提供驱动电流。其中第四晶体管T4的栅极连接到第二扫描控制线VSCAN[n-i]，其第一电流导通极和第二电流导通极分别连接到驱动晶体管TD的源极和地线，用于在初始化阶段由第二扫描控制线VSCAN[n-i]控制下将驱动晶体管TD的源极电位置为零。其它晶体管的连接关系不变。

图10显示的是本申请第四实施例的时序图。下面将参考图10来具体详细描述本实施例的像素电路的驱动过程。

本实施例与实施例一在驱动方法上的不同点在于：本实施例采用了传统的驱动方式，即逐行进行初始化、阈值提取、编程、发光等操作。下面我们以第n行像素为例，具体描述其驱动过程。整个过程同样可以分为初始化、阈值提取、编程和发光四个阶段。

初始化阶段：此时，第二扫描控制线VSCAN[n-i]为高电平，第四晶体管T4处于导通状态，使得驱动晶体管TD的源极电位被拉低到零。与此同时扫描控制线VCOMP[n]变为高电平，使第二晶体管T2和第三晶体管T3处于导通状态。从而A点电位变为Vref，Vref为可使驱动晶体管TD处于导通状态的某一合适的高电平。初始化的作用就是给驱动晶体管TD的源极一个初始的低电位。

阈值提取阶段：在初始化结束后，扫描控制线VCOMP[n]信号继续维持高电平，使第二晶体管T2和第三晶体管T3仍处于导通状态，A点电位恒为Vref。而第二扫描控制线VSCAN[n-i]线变为低电平，使第四晶体管T4处于截止态，这样B点电位会由于驱动晶体管TD的导通充电而开始上升，驱动晶体管TD的栅源电压会随着B点电位的上升而逐渐降低，直至驱动晶体管TD截止。此时V_GSD=V_A-V_B=V_TH，即B点电位为Vref-V_TH，其中V_GSD为驱动晶体管TD的栅源电压，V_TH为驱动晶体管TD的阈值电压。在这个过程中，由于第三晶体管T3管处于导通状态，因此，C点与B点是连通的，其电位相同，第一电容元件C1两侧形成电位差为：

V_A-V_C=Vref-(Vref-V_TH)=V_TH                                (6)

由(6)可以看出，在阈值提取阶段结束时，驱动晶体管TD的阈值电压被提取并存储在第一电容元件C1上。

编程阶段：此时，扫描控制线VCOMP[n]变为低电平，第二晶体管T2和第四晶体管T4处于截止状态，此时A点不再接于恒压源，而处于悬浮态，B点和C点也不再连通。另一方面，第一扫描控制线VSCAN[n]变为高电平，使第一晶体管T1处于导通状态，导通时间为一个行时间，与此同时数据线VDATA[m]上的视频信号V_DATA经第一晶体管T1写到C点，使C点电位变为V_DATA，由于A点处于悬浮状态，因此C点的电位变化会通过第一电容元件C1耦合到A点。数据写入后，A点电位变为：

V_A=Vref+[V_DATA-(Vref-V_TH)]=V_DATA+V_TH                     (7)

由公式(7)可以看出，在编程阶段结束时，驱动晶体管TD栅极的信号包含了视频信号和阈值电压信息。

发光阶段：在这一阶段，扫描控制线VCOMP[n]和第一扫描控制线VSCAN[n]都处于低电平，第二晶体管T2、第三晶体管T3和第一晶体管T1都处于截止状态，驱动晶体管TD在驱动电压的控制下开始导通。B点电位变为V_OLED。V_OLED为OLED上对应的电压。此时，流过OLED的电流为：

I_OLED=(W/2L)μ_nC_ox(V_DATA+V_TH-V_OLED-V_TH)²＝(W/2L)μ_nC_ox(V_DATA-V_OLED)²  (8)

由式(8)可以看出流过OLED的电流不随驱动晶体管的V_TH改变而改变，而只与数据电压和OLED上的电压有关，这两部分电压都是提前预知的，则能够解决因阈值电压漂移而产生OLED亮度不均匀的问题。

本实施例中第二扫描控制线VSCAN[n-i]与第一扫描控制线VSCAN[n]可以共用，第二扫描控制线VSCAN[n-i]比第一扫描控制线VSCAN[n]提前i个行时间。扫描控制线VCOMP[n]的信号可以由VCOMP扫描控制电路生成。

如图9所示的像素电路的阈值提取和编程是在不同的控制线控制下实现的(阈值提取由扫描控制线VCOMP[n]控制，编程由第一扫描控制线VSCAN[n]控制)，因此可以采用如图11所示的流水线的方式进行驱动(也叫并行驱动方式)，即当第n行像素进行初始化及阈值提取操作时，其他行像素也在进行相关操作，这种方法能在保证阈值提取精确性的同时，使每行像素占用数据线的时段只进行编程操作，所以可以提高数据线的使用效率，使得电路能够应用于高分辨率或高帧频显示装置中。此外，本实施例还可以采用共享扫描线的方法，图11中假设扫描控制线VCOMP[n]的高电平时间为四个行时间，则第四晶体管T4的栅极由VSCAN[n-4]来控制，即当第n-4行像素进行编程(t1到t2)的同时，VSCAN[n-4]线也为第n行像素的初始化提供控制信号。而不需要增加额外的扫描控制线，像素布线的复杂程度也被降低。

实施例五：

图12显示的是本申请实施例五的像素电路结构。如图12所示，像素电路包括：阈值电压提取模块123、编程模块121、驱动模块124、电容模块122以及发光件。其中阈值电压提取模块123、编程模块121、驱动模块124以及发光件的电路结构与实施例四相同，此处不再重述。

如图12所示，实施例五的电容模块122包括第一电容元件C1和第二电容元件C2。其连接关系与实施例四不同之处在于：第二电容元件C2的第二端子连接到第二电源线VDD上。第二电容元件C2是用于在发光阶段存储驱动电压，以保证发光亮度的稳定性。所以第二电容元件C2的第二端子并不只限于连接到参考电位Vref和第二电源线VDD上，还可以接到驱动晶体管TD的源极、地线等，此处不再赘述。

实施例六：

本实施例提供了一种用于驱动显示装置的驱动方法，其中，显示装置可以为实施例一中提及的显示装置，即显示装置包括面板、数据驱动电路、栅极驱动电路，其中，面板包括由多个像素构成的二维像素阵列的面板、以及与多个像素相连的第一方向的多条栅极扫描线和第二方向的多条数据线，像素可采用实施例一至实施例三中任一个实施例的像素电路，数据驱动电路用于给数据线提供视频信号，栅极驱动电路用于给栅极扫描线提供驱动信号，显示装置还包括分别与每组像素相连的第一电源线和第二电源线。

显示装置的驱动过程是首先把二维像素阵列在第一方向上分为K组，K为自然数，每一组有N/K行像素，N为栅极扫描线的总条数，N/K为整数，每一组像素分别共用第一电源线和第二电源线，而不同的组则分别采用不同的第一电源线和第二电源线。显示装置的每一组二维像素阵列独立进行初始化、阈值提取、编程以及发光操作，但相邻组的编程过程是连续的；对于某一组的像素阵列而言，组内所有像素同时进行初始化和阈值提取操作，然后逐行进行编程，最后同时发光。对于面板中任意一组像素，其驱动过程包括：

初始化阶段，第二晶体管和第三晶体管由第一电源线保持在导通状态，并且使驱动晶体管栅极连接到参考电位，与此同时，第二电源线变为低电平并通过驱动晶体管将此低电平传递到驱动晶体管的源极；

阈值提取阶段，第二电源线变为高电平，开始通过驱动晶体管给其源极充电，直至驱动晶体管截止，第一电源线保持为高电平；

编程阶段，第二晶体管和第三晶体管由第一电源线保持在截止状态，第二电源线的信号变为使发光元件不导通的电平值，并且组内所有第一晶体管由第一扫描控制线按照第一方向依次保持在导通状态，与此同时，传播到数据线上的数据被写入第一电容元件，然后第一晶体管又被依次保持在不导通状态；

发光阶段，第一电源线和第一扫描控制线的信号都为低电平，第二电源线变为高电平，并作为电压源给驱动晶体管提供驱动电流。

具体各阶段的实现过程可参考实施例一至三中提及的相关驱动过程，在此不作重述。

在本申请各实施例中，驱动模块的晶体管可由氧化物薄膜晶体管构成，也可由多晶硅或非晶硅薄膜晶体管构成。

以上内容是结合具体的实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换。

Claims (10)

1.一种像素电路，其特征在于，包括：

编程模块，用于在第一扫描控制线的控制下从数据线接收视频信号，并传递给电容模块；

阈值电压提取模块，用于在第一电源线的控制下提取驱动模块的阈值电压信息并将其存储到电容模块中；

电容模块，用于存储所述阈值电压信息以及接收所述编程模块的视频信号并将两者叠加形成驱动电压，提供给驱动模块；

驱动模块，用于接收所述电容模块提供的驱动电压，并在第二电源线的控制下产生驱动电流以使发光件发光。

2.如权利要求1所述的像素电路，其特征在于，所述编程模块包括第一晶体管，其第一电流导通极耦合到所述数据线，第二电流导通极耦合到所述电容模块和所述阈值电压提取模块，控制极耦合到所述第一扫描控制线。

3.如权利要求1或2所述的像素电路，其特征在于，所述电容模块包括第一电容元件和第二电容元件；所述第一电容元件的第一端子和所述第二电容的第一端子相连，并耦合到所述编程模块和所述阈值电压提取模块，所述第一电容元件的第二端子耦合到所述阈值电压提取模块和所述驱动模块，所述第二电容元件的第二端子耦合到地线或参考电位或第二电源线或所述驱动模块。

4.如权利要求1-3任一项所述的像素电路，其特征在于，所述驱动模块包括驱动晶体管，其第一电流导通极耦合到第二电源线，第二电流导通极耦合到所述发光件的阳极和所述阈值电压提取模块，控制极耦合到所述电容模块和所述阈值电压提取模块。

5.如权利要求1-4任一项所述的像素电路，其特征在于，所述阈值电压提取模块包括参考电位、第二晶体管和第三晶体管；所述第二晶体管的第一电流导通极耦合到所述参考电位，第二电流导通极耦合到所述电容模块和所述驱动模块，控制极耦合到所述第一电源线；所述第三晶体管的第一电流导通极耦合到所述电容模块和所述编程模块，第二电流导通极耦合到所述发光件的阳极和所述驱动模块，控制极耦合到第一电源线上。

6.如权利要求1-4任一项所述的像素电路，其特征在于，所述阈值电压提取模块包括第二晶体管、第三晶体管和第四晶体管；所述第二晶体管的控制极和所述第三晶体管的控制极均耦合到所述第一电源线；所述第二晶体管的第一电流导通极耦合到所述参考电位，第二电流导通极耦合到所述电容模块和所述驱动模块；所述第三晶体管的第一电流导通极耦合到所述电容模块和所述编程模块，第二电流导通极耦合到所述发光件的阳极；所述第四晶体管的控制极耦合到第二扫描控制线，第一电流导通极和第二电流导通极分别耦合到所述发光件的阳极和地线；所述第二扫描控制线与所述第一扫描控制线共用，第二扫描控制线比第一扫描控制线提前i个行时间，i为自然数。

7.如权利要求1-5任意一项所述的像素电路，其特征在于，所述参考电位和所述第二电源线共用；所述发光件的阳极连接到所述驱动模块，阴极接地。

8.一种显示装置，其特征在于，包括：

面板，所述面板包括由多个像素构成的二维像素阵列，以及与多个像素相连的第一方向的多条栅极扫描线和第二方向的多条数据线，其中，每个像素采用如权利要求1-7任一项所述的像素电路；

数据驱动电路，用于给所述数据线提供视频信号；

栅极驱动电路，用于给所述栅极扫描线提供驱动信号；

布置在第一方向的提供控制信号和驱动电压的第一电源线和第二电源线。

9.如权利要求8所述的显示装置，其特征在于，所述二维像素阵列在所述第一方向上分为K组，K为自然数，每一组有N/K行像素，N为所述栅极扫描线的总条数，N/K为整数，每一组像素分别共用所述第一电源线和第二电源线，而不同的组则分别采用不同的第一电源线和第二电源线。

10.一种驱动方法，其特征在于，所述驱动方法为分组驱动，用于驱动显示装置，所述显示装置包括数据驱动电路、栅极驱动电路、具有由多个像素构成的二维像素阵列的面板、以及分别与每组像素相连的第一电源线和第二电源线，所述面板还包括与每个像素相连的第一方向的多条栅极扫描线和第二方向的多条数据线，所述像素采用如权利要求5所述的像素电路，所述数据驱动电路用于给所述数据线提供视频信号，所述栅极驱动电路用于给所述栅极扫描线提供驱动信号；所述分组驱动首先将所述二维像素阵列在所述第一方向上分为K组，每一组有N/K行像素，N为所述栅极扫描线的总条数，K，N为自然数且N/K为整数，每一组像素分别共用所述第一电源线和第二电源线，而不同的组则分别采用不同的第一电源线和第二电源线。对于面板中的某一组，其组内所有像素的驱动过程是同步的，包括：

初始化阶段，第二晶体管和第三晶体管由第一电源线保持在导通状态，并且使驱动晶体管栅极连接到参考电位，与此同时，第二电源线变为低电平并通过驱动晶体管将此低电平传递到驱动晶体管的源极；

阈值提取阶段，第二电源线变为高电平，开始通过驱动晶体管给其源极充电，直至驱动晶体管截止，第一电源线保持为高电平；

编程阶段，第二晶体管和第三晶体管由第一电源线保持在截止状态，第二电源线的信号变为使发光元件不导通的电平值，并且组内所有第一晶体管由第一扫描控制线按照所述第一方向依次保持在导通状态，与此同时，传播到数据线上的数据被写入第一电容元件，然后第一晶体管又被依次保持在不导通状态；

发光阶段，第一电源线和第一扫描控制线的信号都为低电平，第二电源线的信号为高电平，并作为电压源给驱动晶体管提供驱动电流。

Images