CN104715724B - 像素电路及其驱动方法和一种显示装置 - Google Patents

Abstract

提供一种像素电路，在驱动晶体管的控制极和一个导通电极之间连接第二晶体管来形成二极管接法的拓扑结构，利用这种电路结构并配合存储电容，在当前行选通时提取驱动晶体管的阈值电压和灰度有关的数据电压信息并存储于存储电容上，从而补偿了驱动晶体管的阈值电压，增加了显示器的对比度。还公开了一种像素电路驱动方法及显示装置。

Description

像素电路及其驱动方法和一种显示装置

技术领域

本申请涉及显示器件领域，具体涉及一种显示装置及其像素电路和驱动方法。

背景技术

有机发光二极管(Organic Light-Emitting Diode，OLED)显示因具有高亮度、高发光效率、宽视角和低功耗等优点，近年来被人们广泛研究，并迅速应用到新一代的显示当中。OLED显示的驱动方式可以为无源矩阵驱动(Passive Matrix OLED，PMOLED)和有源矩阵驱动(Active Matrix OLED，AMOLED)两种。无源矩阵驱动虽然成本低廉，但是存在交叉串扰现象不能实现高分辨率的显示，且无源矩阵驱动电流大，降低了OLED的使用寿命。相比之下，有源矩阵驱动方式在每个像素上设置数目不同的晶体管作为电流源，避免了交叉串扰，所需的驱动电流较小，功耗较低，使OLED的寿命增加，可以实现高分辨的显示，同时，有源矩阵驱动更容易满足大面积和高灰度级显示的需要。

传统的AMOLED像素电路由两个薄膜晶体管(TFT：Thin Film Transistor)和一个存储电容构成，如图1所示，该像素电路包括驱动晶体管11、开关晶体管12、存储电容13和发光器件OLED 14，扫描控制信号线15上的信号控制开关晶体管12，采样数据信号线16上的数据信号，提供给驱动晶体管11的栅极，使得驱动晶体管11产生OLED 14所需要的电流，从而产生所需要的灰度，并将该灰度信息存储在存储电容13中，存储电容13保持采样到的数据信息直到下一帧。该像素电路中流过OLED 14的电流可以表示为：

其中，μ_n、C_ox和分别为驱动晶体管11的有效场效应迁移率、单位面积的栅氧化层电容和宽长比。V_G为驱动晶体管11的栅极电位，V_OLED为OLED 14发光过程中其阳极的电位，V_TH为驱动晶体管11的阈值电压。这种电路结构虽然简单，但是当驱动晶体管11的阈值电压V_TH漂移、OLED 14随着时间而退化造成V_OLED增加或采用多晶硅材料导致面板各处驱动晶体管阈值电压不均匀时，流过OLED 14的电流会随着时间或空间位置的变化而变化，从而导致显示的不均匀问题。

为了补偿驱动管和发光器件的阈值电压变化和退化，提出了在像素点内进行补偿和外围电路配合补偿的方法。一般地，外围电路配合补偿的方法需要复杂的外围电路结构，与现有的AMLCD的驱动电路兼容性较差，需要特别的研究。目前提出的在像素点内进行补偿的方法主要分为电流型和电压型两种。电流型像素电路的补偿精度比较高，但是需要一个比较长的建立时间，特别是在小电流并且数据线上具有很大的寄生电容的情况下。这一点严重地限制了电流型像素电路在大面积、高分辨率显示器中的应用。电压型像素电路驱动速度快，但补偿精度没有电流型像素电路的高，且电路结构或/和驱动信号一般相对复杂。

发明内容

本申请提供一种显示装置及其像素电路和驱动方法，以补偿驱动晶体管的阈值电压变化，从而缓解因阈值电压变化所导致的显示不均匀问题。

根据第一方面，一种实施例中提供一种像素电路，包括：

用于串联在第一电平端和第二电平端之间的驱动晶体管、第四晶体管和发光元件，以及第二晶体管、第三晶体管、第五晶体管和存储电容；驱动晶体管的第一极用于连接至第一电平端，驱动晶体管的第二极连接至第四晶体管的第一极，第四晶体管的第二极连接至发光元件的第一端，发光元件的第二端用于连接至第二电平端，第四晶体管的控制极用于输入第二扫描控制信号；第三晶体管的第一极用于输入数据信号，第三晶体管的控制极用于输入第一扫描控制信号；存储电容的两端分别连接至驱动晶体管的控制极和第三晶体管的第二极，分别形成第一节点和第二节点；第五晶体管的第二极连接至驱动晶体管的控制极，第五晶体管的控制极用于输入第三扫描控制信号，第五晶体管的第一极用于输入参考电位；第二晶体管的第一极连接至驱动晶体管的控制极，第二晶体管的第二极连接至驱动晶体管的第二极，第二晶体管的控制极用于输入第一扫描控制信号；在初始化阶段，第五晶体管和第四晶体管分别响应第三扫描控制信号的有效电平和第二扫描控制信号的第一有效电平导通，初始化第一节点和第二节点的电位；在阈值提取与数据写入阶段，第二晶体管响应第一扫描控制信号的有效电平导通提取驱动晶体管的阈值电压，第三晶体管响应第一扫描控制信号的有效电平导通向第二节点传输数据信号；在发光阶段，第四晶体管响应第二扫描控制信号的第二有效电平导通，驱动晶体管响应第一节点的电位导通驱动发光元件发光；第三扫描控制信号的有效电平和第二扫描控制信号的第一有效电平、第一扫描控制信号的有效电平、第二扫描控制信号的第二有效电平依次到来。

根据第二方面，一种实施例中提供一种显示装置，包括：

像素电路矩阵，所述像素电路矩阵包括排列成n行m列矩阵的上述的像素电路，所述n和m为大于0的整数；栅极驱动电路，用于产生扫描脉冲信号，并通过沿第一方向形成的各行扫描线向像素电路提供所需的扫描控制信号；数据驱动电路，用于产生代表灰度信息的数据电压信号，并通过沿第二方向形成的各数据线向像素电路提供数据信号；控制器，用于向栅极驱动电路和数据驱动电路提供控制时序。

根据第三方面，一种实施例中提供一种像素电路驱动方法，像素电路的每一驱动周期包括初始化阶段、阈值提取与数据写入阶段和发光阶段，驱动方法包括：

在所述初始化阶段，第五晶体管和第四晶体管分别响应第三扫描控制信号的有效电平和第二扫描控制信号的第一有效电平导通，初始化第一节点和第二节点的电位；在所述阈值提取与数据写入阶段，第四晶体管由第二扫描控制信号控制在截止状态；第二晶体管响应第一扫描控制信号的有效电平导通，以提取驱动晶体管的阈值电压，通过存储电容存储于第一节点；第三晶体管响应第一扫描控制信号的有效电平导通向第二节点传输数据信号；在所述发光阶段，第四晶体管响应第二扫描控制信号的第二有效电平导通，驱动晶体管响应第一节点的电位导通驱动发光元件发光。

依据上述实施例的的像素电路，采用在驱动晶体管的控制极和和一个导通电极之间连接第二晶体管来形成二极管接法的拓扑结构，利用这种电路结构并配合存储电容，在当前行选通时提取驱动晶体管的阈值电压和灰度有关的数据电压信息并存储于存储电容上，从而补偿了驱动晶体管的阈值电压，增加了显示器的对比度。

附图说明

图1为传统的2T1C像素电路结构示意图；

图2a为实施例一提供的一种像素电路结构图；

图2b为实施例一提供的另一种像素电路结构图；

图3a为实施例一的一种像素电路工作时序原理图；

图3b为实施例一的另一种像素电路工作时序原理图；

图4为实施例二提供的一种像素电路结构图；

图5为实施例三提供的一种像素电路结构图；

图6为实施例三的一种像素电路工作时序原理图；

图7为一种实施例的一种显示装置结构原理图；

图8为实施例五的一种像素电路结构图；

图9为实施例五的一种像素电路驱动过程示意图。

具体实施方式

下面通过具体实施方式结合附图对本发明作进一步详细说明。

首先对一些术语进行说明：本申请中的晶体管可以是任何结构的晶体管，比如双极型晶体管(BJT)或者场效应晶体管(FET)。当晶体管为双极型晶体管时，其控制极是指双极型晶体管的基极，第一极可以为双极型晶体管的集电极或发射极，对应的第二极可以为双极型晶体管的发射极或集电极，在实际应用过程中，“发射极”和“集电极”可以依据信号流向而互换；当晶体管为场效应晶体管时，其控制极是指场效应晶体管的栅极，第一极可以为场效应晶体管的漏极或源极，对应的第二极可以为场效应晶体管的源极或漏极，在实际应用过程中，“源极”和“漏极”可以依据信号流向而互换。显示器中的晶体管通常为一种场效应晶体管：薄膜晶体管(TFT)。下面以晶体管为场效应晶体管为例对本申请做详细的说明，在其它实施例中晶体管也可以是双极型晶体管。

发光元件为有机发光二极管(Organic Light-Emitting Diode，OLED)，在其它实施例中，也可以是其它发光元件。发光元件的第一端可以是阴极或阳极，相应地，则发光元件的第二端为阳极或阴极。本领域技术人员应当理解：电流应从发光元件的阳极流向阴极，因此，基于电流的流向，可以确定发光元件的阳极和阴极。

有效电平可以是高电平，也可以是低电平，可根据具体元器件的功能实现作适应性地置换。

第一电平端VDD和第二电平端VSS是为像素电路工作所提供的电源两端。在一种实施例中，第一电平端VDD可以为高电平端，第二电平端为低电平端或地线，在其它实施例中，也可以作适应性地置换。需要说明的是：对于像素电路而言，第一电平端和第二电平端并非本申请像素电路的一部分，为了使本领域技术人员更好地理解本申请的技术方案，而特别引入第一电平端和第二电平端予以描述。

需要说明的是，为了描述方便，也为了使本领域技术人员更清楚地理解本申请的技术方案，本申请文件中引入第一节点A、第二节点B和第三节点C对电路结构相关部分进行标识，不能认定为电路中额外引入的端子。

为描述方便，高电平采用V_H表征，低电平采用V_L表征。

实施例一：

请参考图2a和图2b，为本实施例公开的一种像素电路结构图，包括：用于串联在第一电平端VDD和第二电平端VSS之间的驱动晶体管T1、第四晶体管T4和发光元件OLED，以及第二晶体管T2、第三晶体管T3、第五晶体管T5和存储电容Cs。本实施例中，各晶体管为N型薄膜晶体管，各晶体管导通的有效电平为高电平。

驱动晶体管T1的第一极用于连接至第一电平端VDD，驱动晶体管T1的第二极连接至第四晶体管T4的第一极，第四晶体管T4的第二极连接至发光元件OLED的第一端，发光元件OLED的第二端用于连接至第二电平端VSS，第四晶体管T4的控制极用于输入第二扫描控制信号V_EM。

第三晶体管T3的第一极用于输入数据信号V_DATA，第三晶体管T3的控制极用于输入第一扫描控制信号V_SCAN。

存储电容Cs的两端分别连接至驱动晶体管T1的控制极和第三晶体管T3的第二极，分别形成第一节点A和第二节点B。

第五晶体管T5的第二极连接至驱动晶体管T1的控制极，第五晶体管T5的控制极用于输入第三扫描控制信号V₃，当存在多行像素电路时，在优选的实施例中，本行像素电路的第三扫描控制信号V₃由上一行像素电路的第一扫描控制信号V_SCAN提供；在具体实施例中，第五晶体管T5的第一极用于输入参考电位V_REF，请参考图2b，在另一具体实施例中，请参考图2a，第五晶体管T5的第一极连接至第五晶体管T5的控制极，第五晶体管T5第一极输入的参考电位V_REF由第三扫描控制信号V₃提供。

第二晶体管T2的第一极连接至驱动晶体管T1的控制极，第二晶体管T2的第二极连接至驱动晶体管T1的第二极，第二晶体管T2的控制极用于输入第一扫描控制信号V_SCAN。

在具体实施例中，像素电路依次工作于初始化阶段、阈值提取与数据写入阶段、发光阶段。

在初始化阶段，第五晶体管T5和第四晶体管T4分别响应第三扫描控制信号V₃的有效电平和第二扫描控制信号V_EM的第一有效电平导通，初始化第一节点A和第二节点B的电位。

在阈值提取与数据写入阶段，第二晶体管T2响应第一扫描控制信号V_SCAN的有效电平导通提取驱动晶体管T1的阈值电压，第三晶体管T3响应第一扫描控制信号V_SCAN的有效电平导通向第二节点B传输数据信号V_DATA。

在发光阶段，第四晶体管T4响应第二扫描控制信号V_EM的第二有效电平导通，驱动晶体管T1响应第一节点A的电位导通驱动发光元件OLED发光。

在具体实施例中，第三扫描控制信号V₃的有效电平和第二扫描控制信号V_EM的第一有效电平、第一扫描控制信号V_SCAN的有效电平、第二扫描控制信号V_EM的第二有效电平依次到来。

请参考图3a和图3b，为本实施例像素电路的工作时序图，其中，图3a为图2a对应像素电路的工作时序，图3b为图2b对应像素电路的工作时序，下面以图2a所示像素电路为例，结合图2a和图3a对本实施例像素电路的工作过程予以说明。在本实施例中，各晶体管导通的有效电平为高电平。

(1)在初始化阶段：第三扫描控制信号V₃为高电平，第一电平端VDD提供低电平V_DDL，第二扫描控制信号V_EM为高电平。在优选的实施例中，当本行像素电路的第三扫描控制信号V₃由上一行像素电路的第一扫描控制信号V_SCAN提供时，则上一行像素电路被选通。此时，第五晶体管T5和第四晶体管T4分别响应第三扫描控制信号V₃的有效电平和第二扫描控制信号V_EM的第一有效电平导通，于是，第一节点A通过第五晶体管T5被充电至高电平，此时，处于高电平的第一节点A会导通驱动晶体管T1，第二节点B通过导通的第四晶体管T4和驱动晶体管T1被放电至V_DDL，完成了初始化过程。需要说明的是，为了使编程过程中发光元件OLED不发光，V_DDL应满足V_DDL<V_OLED0，其中V_OLED0为OLED的阈值电压。

(2)在阈值提取与数据写入阶段：当前行的第一扫描控制信号V_SCAN从低电平转换成高电平，于是，当前行的像素行被选通，第三扫描控制信号V₃从高电平转换成低电平，当前行的第二扫描控制信号V_EM从高电平转换成低电平，第一电平端VDD依旧提供低电平V_DDL。于是，第五晶体管T5和第四晶体管T4分别被第三扫描控制信号V₃和第二扫描控制信号V_EM控制在截止状态；第二晶体管T2和第三晶体管T3分别响应第一扫描控制信号V_SCAN的有效电平导通。由于此时第一电平端VDD提供低电平V_DDL，第一节点A为高电平，于是，导通的第二晶体管T2使得驱动晶体管T1形成二极管接法开始通过第一电平端VDD放电至V_DDL+V_{TH_T1}；与此同时，导通的第三晶体管T3将灰度有关的数据电压信息V_DATA传输至第二节点B(即存储电容C_S的一端)，因此存储电容C_S的两端形成了可以维持整个一帧时间的基准电压。此时第一节点A和第二节点B之间的电压差为：

V_A-V_B＝V_DDL+V_{TH_T1}-V_DATA (1)

其中，V_A为第一节点A的电位，V_B为第二节点B的电位，V_{TH_T1}表示第一晶体管T1的阈值电压，V_DDL表示第一电平端VDD提供的低电平，V_DATA表示该像素点此时所需要的灰度信息对应的数据信号电压。

当当前行的第一扫描控制信号V_SCAN从高电平变为低电平，结束了本行的编程过程，第一电平端VDD从低电平V_DDL转换成高电平V_DDH，当前行的第二扫描信号V_EM从低电平转换成高电平，当前行进入发光阶段。

(3)在发光阶段：第三扫描控制信号V₃和第一扫描控制信号V_SCAN均为低电平，于是第二晶体管T2、第三晶体管T3和第五晶体管T5均被控制在截止状态；第二扫描控制信号V_EM从低电平转换成高电平(即第二有效电平)，于是，第四晶体管T4响应第二扫描控制信号V_EM的第二有效电平导通。在存储电容C_S自举下，发光元件OLED的阳极电位V_OLED通过存储电容C_S自举驱动晶体管T1的控制极，而存储电容C_S在编程过程中形成的基准电压保持不变，所以，此时第一节点A的电压为：

V_A＝V_{TH_T1}+V_DDL-V_DATA+V_B (2)

由于在发光阶段，发光元件OLED两端的压差为V_OLED，因此，第二节点B的电位V_B＝V_OLED，于是，式(2)可以变换为：

V_A＝V_{TH_T1}+V_DDL-V_DATA+V_OLED (3)

由于此时驱动晶体管T1工作在饱和区，所以驱动晶体管T1产生的电流，也即为流过发光元件OLED的发光电流可以表示成：

其中，I_OLED为流过发光元件OLED的发光电流；μ_n、C_OX和W/L分别为驱动晶体管T1的场效应迁移率、单位面积栅绝缘层电容和管子的宽长比。V_OLED表示发光过程中发光元件OLED两端的压差，由公式(4)可以看出：流过发光元件OLED的电流I_OLED与驱动晶体管T1的阈值电压V_{TH_T1}及发光元件OLED的阈值电压V_OLED0无关，只与当前像素点灰度有关的数据信号V_DATA和V_DDL有关。

需要说明的是，对于图2b所示的像素电路中，第五晶体管T5的第一极用于连接至一固定电源端，其所输入的参考电位V_REF由某一固定的电平V_REF提供。其工作时序图如图3b所示，需要说明的是，由于第五晶体管T5的第一电极耦合至某一固定的电平V_REF，所以在初始化阶段A点被预充到V_REF，B点被放电至V_DDL，其他工作过程与上述实施例相同，这里不再赘述。

本实施例中的像素电路能够补偿驱动晶体管和发光元件的阈值电压变化或退化，还可以补偿显示面板各处像素电路的驱动晶体管阈值电压不均匀而导致的显示不均匀问题，并且该像素电路采用了在驱动晶体管的第二电极接开关管使其形成二极管的拓扑结构来实现电压型阈值电压提取，当存在多行像素电路时，利用上一行的选通时间对本行进行初始化，每行的编程时间只有阈值提取和数据写入的时间，驱动速度较快。

实施例二：

请参考图4，为本实施例公开的一种像素电路结构图，与上述实施例不同之处在于，本实施公开的像素电路还包括第六晶体管T6，第六晶体管T6的第一极连接至第二节点B，第六晶体管T6的第二极连接至第四晶体管T4的第一极，第六晶体管T6的控制极连接至第四晶体管T4的控制极。

由于第六晶体管T6响应的是当前行的第二扫描控制信号V_EM，因此，第六晶体管与第四晶体管T4同时导通或断开；在初始化阶段和发光阶段第六晶体管T6导通，在阈值提取与数据写入阶段第六晶体管T6关断。由于第四晶体管T4并非理想的晶体管，当其上有电流流过时会存在压降，本实施例相对于实施例一的好处是屏蔽掉了第四晶体管T4的电压降对驱动晶体管T1电流的影响。本实施例像素电路工作时序请参考图3a，其工作过程也分为三个阶段即初始化阶段、阈值提取与数据写入阶段和发光阶段，具体可参见实施例一，在此不再赘述。

实施例三：

请参考图5，为本实施例公开的一种像素电路结构图，与上述实施例不同之处在于，本实施公开的像素电路中，第四晶体管T4和第六晶体管T6为P型晶体管，第四晶体管T4和第六晶体管T6导通的有效电平为低电平，其它晶体管导通的有效电平依旧为高电平。第四晶体管T4的控制极和第六晶体管T6的控制极还连接至第二晶体管T2的控制极或者第三晶体管T3的控制极，本行像素电路的第二扫描控制信号V_EM由该行像素电路第一扫描控制信号V_SCAN提供。

本实施例中，由于第四晶体管T4和第六晶体管T6为P型管，其导通的有效电平变为低电平，于是，像素电路可以减少一根扫描信号线(省掉了提供V_EM[n]扫描信号线)。以实施例中同时包括第四晶体管T4和第六晶体管T6进行说明本实施例。请参考图6，为本实施例像素电路的工作时序图，需要说明的是，本实施例所示的电路结构的工作过程也分为三个阶段即初始化阶段、阈值提取与数据写入阶段和发光阶段。

(1)初始化阶段，第三扫描控制信号V₃为高电平，第一电平端VDD提供低电平V_DDL。在优选的实施例中，当本行像素电路的第三扫描控制信号V₃由上一行像素电路的第一扫描控制信号V_SCAN提供时，则上一行像素电路被选通。当前行的第一扫描控制信号V_SCAN为低电平。因此，第五晶体管T5和第四晶体管T4与第六晶体管T6分别响应第三扫描控制信号V₃和当前行的第一扫描控制信号V_SCAN的有效电平导通。于是，第一节点A通过第五晶体管T5被充电至高电平，第二节点B通过导通的第六晶体管T6和驱动晶体管T1被放电至V_DDL，完成了初始化过程。为了使编程过程中发光元件OLED不发光，V_DDL应满足V_DDL<V_OLED0，其中V_OLED0为OLED的阈值电压。

(2)阈值提取与数据写入阶段：当前行的像素行被选通，当前行的第一扫描信号V_SCAN从低电平转换成高电平，第三扫描控制信号V₃从高电平转换成低电平，于是第五晶体管T5和第四晶体管T4与第六晶体管T6分别由第三扫描控制信号V₃和当前行的第一扫描控制信号V_SCAN控制在截止状态；第二晶体管T2和第三晶体管T3响应当前行的第一扫描信号V_SCAN导通。由于此时V_DD为低电平，第一节点A为高电平，于是导通的第二晶体管T2使得驱动晶体管T1形成二极管接法开始放电至V_DDL+V_{TH_T1}；与此同时，导通的第三晶体管T3将灰度有关的数据电压信息V_DATA传输至第二节点B(存储电容C_S的一端)，因此第一电容C_S两端形成了可以维持整个一帧时间的基准电压。此时第一节点A和第二节点B之间的电压差为：

V_A-V_B＝V_DDL+V_{TH_T1}-V_DATA (5)

其中，V_A为第一节点A的电位，V_B为第二节点B的电位，V_{TH_T1}表示第一晶体管T1的阈值电压，V_DDL表示第一电平端V_DD的低电平，V_DATA表示该像素点此时所需要的灰度信息对应的数据信号电压。

当当前行的第一扫描控制信号V_SCAN从高电平变为低电平，结束了本行的编程过程，第一电平端V_DD的电压从低电平V_DDL转换成高电平V_DDH，当前行开始准备进入发光阶段。

(3)发光阶段，第三扫描控制信号V₃和第一扫描控制信号V_SCAN均为低电平，第二晶体管T2、第三晶体管T3和第五晶体管T5均被控制在截止状态；第四晶体管T4和第六晶体管T6导通。发光元件OLED的阳极电压V_OLED通过导通的第四晶体管T4和第六晶体管T6被存储电容C_S自举驱动晶体管T1的控制极，而存储电容C_S在编程过程中形成的基准电压保持不变，所以，此时第一节点A的电压为：

V_A＝V_{TH_T1}+V_DDL-V_DATA+V_B (6)

由于在发光阶段发光元件OLED两端的电压为V_OLED，因此，第二节点B的电位V_B＝V_OLED，于是，式(6)可以变换为：

V_A＝V_{TH_T1}+V_DDL-V_DATA+V_OLED (7)

由于此时第一晶体管T1工作在饱和区，所以驱动晶体管T1产生的电流，也即为流过发光元件OLED的发光电流可以表示成：

其中，I_OLED为流过发光元件OLED的发光电流；μ_n、C_OX和W/L分别为驱动晶体管T1的场效应迁移率、单位面积栅绝缘层电容和管子的宽长比。V_OLED表示发光过程中OLED两端的电压,有公式(8)可以看出：流过发光元件OLED的电流I_OLED与驱动晶体管T1的阈值电压V_{TH_T1}及发光元件OLED的阈值电压V_OLED无关，只与当前像素点灰度有关的数据信号V_DATA和V_DDL有关。

本实施例中的像素电路能够补偿驱动晶体管和发光元件的阈值电压漂移，还可以补偿显示面板各处像素电路的驱动晶体管阈值电压不同而导致的显示不均匀问题，并且该像素电路采用了在驱动管的第二电极接开关管以使其形成二极管的拓扑结构来实现电压型阈值电压提取，当存在多行像素电路时，利用上一行的选通时间对本行进行初始化，每行的编程时间只有阈值提取和数据写入的时间，驱动速度快。与以上实施例相比，该电路的好处是减少了一根控制信号线，从而增大了开口率，减少了外围电路的复杂度。

实施例四：

本实施例还公开了一种显示装置，请参考图7，为本实施例还公开的显示装置结构原理图，该显示装置包括：

显示面板100，显示面板100包括排列成n行m列矩阵的上述实施例提供的像素电路Pixel[1][1]……Pixel[n][m]，其中，n和m为大于0的整数，Pixel[n][m]表征第n行m列的像素电路；与每个像素相连的第一方向(例如横向)的多条扫描线Gate[1]……Gate[n]，其中，Gate[n]表示第n行像素电路对应的扫描线，用于向提供向本行像素电路提供扫描控制信号，例如第一扫描控制信号V_SCAN、第二扫描控制信号V_EM、第三扫描控制信号V₃等；和第二方向(例如纵向)的多条数据线Data[1]……Data[m]，其中，Data[m]表示第m列像素电路对应的数据线，用于提供各像素电路的数据电压V_DATA。显示面板可以是液晶显示面板、有机发光显示面板、电子纸显示面板等，而对应的显示装置可以是液晶显示器、有机发光显示器、电子纸显示器等。需要说明的是，在其它实施例中，像素电路所需的有些扫描控制信号也可以通过全局线的方式来提供，比如第一电平端所需的电源线、第二电平端所需的电源线等，本领域技术人员可以依据具体像素电路的需求来调整。

栅极驱动电路200，用于产生扫描脉冲信号，并通过沿第一方向形成的各行扫描线Gate[1]……Gate[n]向像素电路提供所需的扫描控制信号。

数据驱动电路300，数据驱动电路300的信号输出端耦合到显示面板100中与其对应的数据线Data[1]……Data[m]上，数据驱动电路300产生的数据电压信号V_DATA通过数据线Data[1]……Data[m]传输到对应的像素单元内以实现图像灰度。

控制器400，控制器400用于向栅极驱动电路和数据驱动电路提供控制时序。

实施例五：

本实施例还公开了一种AC型(Alternating Current，交流)的驱动方法。采用上述各实施例所述的像素电路，以各晶体管为N型晶体管为例进行说明，请参考图8和图9，分别为像素电路结构图及工作时序原理图，各晶体管导通的有效电平为高电平。像素电路的每一驱动周期依次包括初始化阶段、阈值提取与数据写入阶段和发光阶段，驱动方法包括：

(1)初始化阶段，第三扫描控制信号V₃为有效电平(例如高电平)，在具体应用过程中，本行像素电路的第三扫描控制信号V₃由上一行的第一扫描控制信号V_SCAN提供，此时，上一行的第一扫描控制信号V_SCAN为有效电平(例如高电平)，于是，上一行像素行被选通；当前行的第一电平端VDD为低电平V_DDL；当前行的第二扫描信号V_EM为第一有效电平(例如高电平)。因此，第五晶体管T5和第四晶体管T4分别响应第三扫描控制信号V₃和当前行的第二扫描信号V_EM的有效电平导通，于是，第一节点A通过第五晶体管T5被充电至高电平，第二节点B通过导通的第四晶体管T4和驱动晶体管T1被放电至V_DDL，完成了初始化过程。为了使编程过程中，发光元件OLED不发光，V_DDL应满足V_DDL<V_OLED0，其中V_OLED0为发光元件OLED的阈值电压。

(2)阈值提取与数据写入阶段：当前行的像素行被选通，当前行的第一扫描信号V_SCAN为从低电平转换成高电平，第三扫描控制信号V₃从高电平转换成低电平，当前行的第二扫描控制信号V_EM从高电平转换成低电平，第一电平端VDD为低电平V_DDL。于是，第五晶体管T5和第四晶体管T4分别被控制在截止状态；第二晶体管T2和第三晶体管T3响应当前行的第一扫描信号V_SCAN的有效电平导通。由于此时第一电平端VDD为低电平V_DDL，第一节点A为高电平，于是导通的第二晶体管T2使得驱动晶体管在第二电极形成二极管接法开始放电至V_DDL+V_{TH_T1}；与此同时，导通的第三晶体管T3将灰度有关的数据电压信息V_DATA传输至第二节点B(即存储电容C_S的一端)，因此存储电容C_S两端形成了可以维持整个一帧时间的基准电压。此时第一节点A和第二节点B之间的电压差为：

V_A-V_B＝V_DDL+V_{TH_T1}-V_DATA (9)

其中，V_A为第一节点A的电位，V_B为第二节点B的电位，V_{TH_T1}表示第一晶体管T1的阈值电压，V_DDL表示第一电平端VDD电压的低电平，V_DATA表示该像素点此时所需要的灰度信息对应的数据信号电压。

需要说明的是，当当前行的第一扫描控制信号V_SCAN从高电平变为低电平，结束了本行的编程过程，第一电平端VDD电压从低电平V_DDL转换成高电平V_DDH，当前行并没有立刻进入发光阶段，而是V_EM继续保持低电平；本行编程完成以后开始对下一行进行编程。

由于写入的数据V_DATA为负电平，且发光元件OLED有一个很大固有电容C_OLED，请参考图8，该数据电压V_DATA会保持在C_OLED上直到V_EM为高电平导通发光支路为止；通过合理的设计数据电压V_DATA的范围和V_EM的低电平时间，可以使发光元件OLED形成有效地AC驱动，从而减少或抑制发光元件OLED的退化。本实施例中给出的V_EM为低电平的时间为0.3T，其中，T为本行像素电路驱动过程的一周期时间。需要说明的是，相关技术人员可以根据发光元件OLED的情况合理的设置OLED负偏置的时间。

(3)发光阶段，第三扫描控制信号V₃为和当前行的第一扫描控制信号V_SCAN均为低电平，第二晶体管T2、第三晶体管T3和第五晶体管T5均关断；当前行的第二扫描控制信号V_EM开始变为第二有效电平(例如从低电平转换为高电平)，于是，第四晶体管T4响应第二扫描控制信号V_EM导通。在存储电容C_S自举下，发光元件OLED的阳极电压V_OLED通过存储电容C_S自举驱动晶体管T1的控制极，而驱动电容C_S在编程过程中形成的基准电压保持不变，所以，此时第一节点A的电压为：

V_A＝V_{TH_T1}+V_DDL-V_DATA+V_B (10)

由于在发光阶段，发光元件OLED两端的电压为V_OLED，因此，第二节点B的电位V_B＝V_OLED，于是，式(10)可以变换为：

V_A＝V_{TH_T1}+V_DDL-V_DATA+V_OLED (11)

由于此时驱动晶体管T1工作在饱和区，所以驱动晶体管T1产生的电流，也即为流过发光元件OLED的发光电流可以表示成：

其中，I_OLED为流过发光元件OLED的发光电流；μ_n、C_OX和W/L分别为驱动晶体管T1的场效应迁移率、单位面积栅绝缘层电容和管子的宽长比。V_OLED表示发光过程中OLED两端的电压,由公式(12)可以看出：流过发光元件OLED的电流I_OLED与驱动晶体管T1的阈值电压V_{TH_T1}及发光元件OLED的阈值电压V_OLED0无关，只与当前像素点灰度有关的数据信号V_DATA和V_DDL有关。

本实施例中的像素电路能够补偿驱动晶体管和发光元件的阈值电压漂移，还可以补偿显示面板各处像素电路的驱动晶体管阈值电压不同而导致的显示不均匀问题，并且该像素电路采用了在驱动晶体管的第二电极接开关管使其形成二极管的拓扑结构来实现电压型阈值电压提取，利用上一行的选通时间对本行进行初始化，每行的编程时间只有阈值提取和数据写入的时间，驱动速度快。本申请的像素电路在编程的过程不发光，增加了对比对，并且该像素电路可以使OLED处于AC驱动模式下，可以减少或抑制OLED的退化。

以上应用了具体个例对本发明进行阐述，只是用于帮助理解本发明，并不用以限制本发明。对于本发明所属技术领域的技术人员，依据本发明的思想，还可以做出若干简单推演、变形或替换。

Claims (9)

1.一种像素电路，其特征在于，包括：

用于串联在第一电平端(VDD)和第二电平端(VSS)之间的驱动晶体管(T1)、第四晶体管(T4)和发光元件(OLED)，以及第二晶体管(T2)、第三晶体管(T3)、第五晶体管(T5)和存储电容(Cs)；

驱动晶体管(T1)的第一极用于连接至第一电平端(VDD)，驱动晶体管(T1)的第二极连接至第四晶体管(T4)的第一极，第四晶体管(T4)的第二极连接至发光元件(OLED)的第一端，发光元件(OLED)的第二端用于连接至第二电平端(VSS)，第四晶体管(T4)的控制极用于输入第二扫描控制信号(V_EM)；

第三晶体管(T3)的第一极用于输入数据信号(V_DATA)，第三晶体管(T3)的控制极用于输入第一扫描控制信号(V_SCAN)；

存储电容(Cs)的两端分别连接至驱动晶体管(T1)的控制极和第三晶体管(T3)的第二极，分别形成第一节点(A)和第二节点(B)；

第五晶体管(T5)的第二极连接至驱动晶体管(T1)的控制极，第五晶体管(T5)的控制极用于输入第三扫描控制信号(V₃)，第五晶体管(T5)的第一极用于输入参考电位；

第二晶体管(T2)的第一极连接至驱动晶体管(T1)的控制极，第二晶体管(T2)的第二极连接至驱动晶体管(T1)的第二极，第二晶体管(T2)的控制极用于输入第一扫描控制信号(V_SCAN)；

在初始化阶段，第五晶体管(T5)响应第三扫描控制信号(V₃)的有效电平导通，以根据第五晶体管(T5)的第一极输入的参考电位控制第一节点(A)的电位；驱动晶体管(T1)响应所述第一节点(A)的电位导通；第四晶体管(T4)响应第二扫描控制信号(V_EM)的第一有效电平导通；从而初始化第一节点(A)和第二节点(B)的电位；

在阈值提取与数据写入阶段，第二晶体管(T2)响应第一扫描控制信号(V_SCAN)的有效电平导通提取驱动晶体管(T1)的阈值电压，第三晶体管(T3)响应第一扫描控制信号(V_SCAN)的有效电平导通向第二节点(B)传输数据信号(V_DATA)；

在发光阶段，第四晶体管(T4)响应第二扫描控制信号(V_EM)的第二有效电平导通，驱动晶体管(T1)响应第一节点(A)的电位导通驱动发光元件(OLED)发光；

第三扫描控制信号(V₃)的有效电平和第二扫描控制信号(V_EM)的第一有效电平、第一扫描控制信号(V_SCAN)的有效电平、第二扫描控制信号(V_EM)的第二有效电平依次到来。

2.如权利要求1所述的像素电路，其特征在于，本行像素电路的第三扫描控制信号(V₃)由上一行像素电路的第一扫描控制信号(V_SCAN)提供。

3.如权利要求1所述的像素电路，其特征在于，所述第五晶体管(T5)的第一极连接至第五晶体管(T5)的控制极，第五晶体管(T5)第一极输入的参考电位由第三扫描控制信号(V₃)提供。

4.如权利要求1-3任意一项所述的像素电路，其特征在于，还包括：第六晶体管(T6)；

第六晶体管(T6)的第一极连接至第二节点(B)，第六晶体管(T6)的第二极连接至第四晶体管(T4)的第一极，第六晶体管(T6)的控制极连接至第四晶体管(T4)的控制极。

5.如权利要求4所述的像素电路，其特征在于，第四晶体管(T4)和第六晶体管(T6)为N型晶体管，第四晶体管(T4)和第六晶体管(T6)导通的有效电平为高电平。

6.如权利要求4所述的像素电路，其特征在于，

第四晶体管(T4)和第六晶体管(T6)为P型晶体管，第四晶体管(T4)和第六晶体管(T6)导通的有效电平为低电平；

第四晶体管(T4)的控制极和第六晶体管(T6)的控制极还连接至第二晶体管(T2)的控制极或者第三晶体管(T3)的控制极，第二扫描控制信号(V_EM)由第一扫描控制信号(V_SCAN)提供。

7.一种显示装置，其特征在于，包括：

像素电路矩阵，所述像素电路矩阵包括排列成n行m列矩阵的如权利要求1-6任意一项所述的像素电路，所述n和m为大于0的整数；

栅极驱动电路，用于产生扫描脉冲信号，并通过沿第一方向形成的各行扫描线向像素电路提供所需的扫描控制信号；

数据驱动电路，用于产生代表灰度信息的数据电压信号，并通过沿第二方向形成的各数据线向像素电路提供数据信号；

控制器，用于向栅极驱动电路和数据驱动电路提供控制时序。

8.一种基于权利要求7所述的显示装置的像素电路驱动方法，其特征在于，所述像素电路的每一驱动周期依次包括初始化阶段、阈值提取与数据写入阶段和发光阶段，所述驱动方法包括：

在所述初始化阶段，第五晶体管(T5)和第四晶体管(T4)分别响应第三扫描控制信号(V₃)的有效电平和第二扫描控制信号(V_EM)的第一有效电平导通，初始化第一节点(A)和第二节点(B)的电位；

在所述阈值提取与数据写入阶段，第四晶体管(T4)由第二扫描控制信号(V_EM)控制在截止状态；第二晶体管(T2)响应第一扫描控制信号(V_SCAN)的有效电平导通，以提取驱动晶体管(T1)的阈值电压，通过存储电容(Cs)存储于第一节点(A)；第三晶体管(T3)响应第一扫描控制信号(V_SCAN)的有效电平导通向第二节点(B)传输数据信号(V_DATA)；

在所述发光阶段，第四晶体管(T4)响应第二扫描控制信号(V_EM)的第二有效电平导通，驱动晶体管(T1)响应第一节点(A)的电位导通驱动发光元件(OLED)发光。

9.如权利要求8所述的像素电路驱动方法，其特征在于，第二扫描控制信号(V_EM)的第二有效电平到来时间与第二扫描控制信号(V_EM)的第一有效电平结束时间之间的时长大于阈值提取与数据写入阶段所需的时长。