CN113643662B - 像素电路及其驱动方法、显示基板 - Google Patents

像素电路及其驱动方法、显示基板 Download PDF

Info

Publication number
CN113643662B
CN113643662B CN202010346565.0A CN202010346565A CN113643662B CN 113643662 B CN113643662 B CN 113643662B CN 202010346565 A CN202010346565 A CN 202010346565A CN 113643662 B CN113643662 B CN 113643662B
Authority
CN
China
Prior art keywords
transistor
voltage
circuit
signal
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010346565.0A
Other languages
English (en)
Other versions
CN113643662A (zh
Inventor
杨波
何祥飞
刘珂
詹裕程
卢玉群
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202010346565.0A priority Critical patent/CN113643662B/zh
Publication of CN113643662A publication Critical patent/CN113643662A/zh
Application granted granted Critical
Publication of CN113643662B publication Critical patent/CN113643662B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

本公开实施例公开一种像素电路及其驱动方法、显示基板，涉及显示领域，用于减少与像素电路电连接的电压信号端数目，降低显示功耗。该像素电路包括复位补偿子电路、输入子电路和发光控制子电路。复位补偿子电路用于根据第一电源电压端提供的第一电压信号复位输入子电路，并通过发光控制子电路的部分通路复位发光器件。输入子电路用于根据数据电压端提供的数据信号和第一电源电压端提供的第二电压信号，写入发光驱动电压。发光控制子电路用于响应于发光驱动电压传输第二电压信号至发光器件，驱动其发光。第一电压端提供的电压信号为交流电压信号。第一电压信号和第二电压信号电位不同。本公开实施例的像素电路用于AMOLED显示基板。

Description

像素电路及其驱动方法、显示基板
技术领域
本公开涉及显示领域，尤其涉及一种像素电路及其驱动方法、显示基板。
背景技术
主动矩阵有机发光二极管(Active-matrix organic light emitting diode，简称AMOLED)显示技术具有自发光、广视角、对比度高、响应速度快、超轻薄等特点，在行业内受到广泛应用。
AMOLED显示基板中的各像素包括发光器件以及与发光器件电连接的像素电路。其中，像素电路配置为驱动对应发光器件发光。像素电路的一个发光驱动周期通常包括复位阶段、数据写入阶段和发光阶段等。相应地，像素电路通常与初始电压端、数据电压端、电源电压端(包括第一电源电压端和第二电源电压端)等多个电压端电连接。以根据对应电压端提供的电压信号执行对应功能，例如，根据初始电压端提供的初始电压信号执行复位功能。其中，每个电压端通过对应的多条信号线，与设置在AMOLED显示基板周边区的对应驱动集成电路电连接。使得AMOLED显示基板中信号线以及驱动集成电路较多，从而导致AMOLED显示基板的功耗也较大。
发明内容
本公开实施例的目的在于提供一种像素电路及其驱动方法、显示基板，用于减少与像素电路电连接的电压信号端的数目，降低显示功耗。
为达到上述目的，本公开一些实施例提供了如下技术方案：
一方面，提供了一种像素电路。该像素电路包括复位补偿子电路、输入子电路以及发光控制子电路。其中，复位补偿子电路与第一电源电压端、输入子电路以及发光控制子电路分别电连接。输入子电路还与第一电源电压端、发光控制子电路分别电连接；发光控制子电路还与第一电源电压端、发光器件分别电连接。复位补偿子电路配置为：在复位阶段，响应于第二扫描信号和第三扫描信号，根据第一电源电压端提供的第一电压信号，对输入子电路进行复位、以及通过发光控制子电路的部分通路，对发光器件进行复位。输入子电路配置为：在数据写入阶段，响应于第一扫描信号，根据数据电压端提供的数据信号，以及第一电源电压端提供的第二电压信号，写入发光驱动电压。发光控制子电路配置为：在复位阶段，响应于第四扫描信号，将复位补偿子电路中的第一电压信号传输至发光器件；以及，在发光阶段，响应于第四扫描信号、第五扫描信号以及发光驱动电压，将第二电压信号传输至发光器件，驱动发光器件发光。其中，第一电压端提供的电压信号为交流电压信号。第一电压信号和第二电压信号的电位不同。
本公开实施例的像素电路中，第一电源电压端提供的电压信号为交流信号，第一电源电压端可以分时提供电位不同的第一电压信号和第二电压信号。这样第一电源电压端在复位阶段提供第一电压信号。复位补偿子电路能够根据第一电压信号对输入子电路和发光器件分别进行复位。第一电源电压端在数据写入阶段和发光阶段均提供第二电压信号。在数据写入阶段，输入子电路能够根据第二电压信号以及数据电压端供的数据信号，写入发光驱动电压。在发光阶段，发光控制子电路能够在发光驱动电压的辅助控制下，根据第二电压信号驱动发光器件发光。
显然，与相关技术中像素电路通过独立的初始电压端提供的电压信号执行复位功能相比，本公开实施例将第一电源电压端提供的电压信号设置为交流信号，可以利用第一电源电压端提供能够用于复位的第一电压信号，以及用于辅助写入发光驱动电压以及进行发光驱动的第二电压信号。也即，第一电源电压端能够兼具对应初始电压端的功能，从而无需在显示基板中设置独立的初始电压端。
本公开实施例能够在保证实现复位功能的情况下，精简掉初始电压端，从而精简掉与初始电压端电连接的多条信号线以及对应复位驱动集成电路，降低对应显示面板，乃至显示装置的功耗。
此外，容易理解地是，随着与初始电压端电连接的多条信号线以及对应复位驱动集成电路被精简掉，显示面板的制作工艺能够得到简化，且其周边区域的空间占用率降低，也即能够利于其窄边框设计。
在一些实施例中，数据写入阶段包括第一阶段和第二阶段。复位补偿子电路还配置为：在第一阶段，响应于第三扫描信号，根据第二电压信号，在发光控制子电路的辅助下向输入子电路提供补偿电压；
输入子电路还配置为：在第一阶段，存储补偿电压，同时，响应于第一扫描信号，写入数据电压端提供的第一数据信号。在第二阶段，响应于第一扫描信号，写入数据电压端提供的第二电压信号；同时，根据第二数据信号与第一数据信号之间的跳变，将补偿电压跳变为发光驱动电压。其中，数据电压端提供的电压信号为交流电压信号。第一数据信号与第二数据信号的电位不同。
在一些实施例中，输入子电路包括第一晶体管、第一电容和第二电容。其中，第一晶体管的控制极与第一扫描信号线电连接，第一晶体管的第一极与数据电压端电连接，第一晶体管的第二极与第一电容的第二极、第二电容的第一极分别电连接。第一电容的第一极与第一电源电压端电连接。第二电容的第二极与复位补偿子电路、发光控制子电路分别电连接。
在一些实施例中，复位补偿子电路包括第二晶体管和第三晶体管。发光控制子电路包括第四晶体管、驱动晶体管和第五晶体管。其中，第二晶体管的控制极与第二扫描信号线电连接，第二晶体管的第一极与第一电源电压端电连接，第二晶体管的第二极与驱动晶体管的控制极、第二电容的第二极以及第三晶体管的第一极分别电连接。第三晶体管的控制极与第三扫描信号线电连接，第三晶体管的第二极与驱动晶体管的第二极、第四晶体管的第一极分别电连接。第四晶体管的控制极与第四扫描信号线电连接，第四晶体管的第二极与发光器件电连接。驱动晶体管的第一极与第五晶体管的第二极电连接。第五晶体管的控制极与第五扫描信号线电连接，第五晶体管的第一极与第一电源电压端电连接。
在一些实施例中，第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和驱动晶体管均为为P型晶体管。
在一些实施例中，第一晶体管为N型晶体管，第二晶体管、第三晶体管、第四晶体管、第五晶体管和驱动晶体管为P型晶体管。第一信号线和第四信号线为同一条信号线。
另一方面，提供了一种像素电路的驱动方法，应用于如上述一些实施例所述的像素电路。一个发光驱动周期包括复位阶段、数据写入阶段以及发光阶段。所述驱动方法包括：在复位阶段，第一电源电压端提供第一电压信号。复位补偿子电路响应于第二扫描信号和第三扫描信号，根据第一电压信号对输入子电路进行复位，以及通过发光控制子电路的部分通路，对发光器件进行复位。在数据写入阶段，第一电源电压端提供第二电压信号。输入子电路响应于第一扫描信号，根据数据电压端提供的数据信号以及第二电压信号，写入发光驱动电压。其中，第一电压端提供的电压信号为交流电压信号。第一电压信号和第二电压信号的电位不同。在发光阶段，第一电源电压端提供第二电压信号。发光控制子电路响应于第四扫描信号、第五扫描信号以及发光驱动电压，将第二电压信号传输至发光器件，驱动发光器件发光。
本公开实施例中像素电路的驱动方法所能达到的有益效果与上述一些实施例中像素电路所能达到的有益效果相同，此处不再赘述。
在一些实施例中，数据写入阶段包括第一阶段和第二阶段。所述驱动方法还包括：在第一阶段：输入子电路线应与第一扫描信号，写入数据电压端提供的第一数据信号。复位补偿子电路响应于第三扫描信号，根据第二电压信号，在发光控制子电路的辅助下，向输入子电路提供补偿电压。输入子电路存储补偿电压。在第二阶段：输入子电路响应于第一扫描信号，写入数据电压端提供的第二电压信号；同时，根据第二数据信号与第一数据信号之间的跳变，将补偿电压跳变为发光驱动电压。其中，数据电压端提供的电压信号为交流信号。第一数据信号与第二数据信号不同。
在一些实施例中，输入子电路包括第一晶体管、第一电容和第二电容。复位补偿子电路包括第二晶体管和第三晶体管。发光控制子电路包括第四晶体管、驱动晶体管和第五晶体管。
输入子电路写入第一数据信号，包括：第一扫描信号控制第一晶体管导通；第一数据信号通过第一晶体管传输至第一电容的第二极以及第二电容的第一极。复位补偿子电路根据第二电压信号，在发光控制子电路的辅助下，向输入子电路提供补偿电压，包括：第一电源电压端提供第二电压信号至第五晶体管的第一极。第三扫描信号控制第三晶体管导通，第五扫描信号控制第五晶体管导通，第二电容的第二极的电位控制驱动晶体管导通。第三晶体管的第二极输出补偿电压至第二电容的第二极；第二电容充电，存储补偿电压。输入子电路写入第二电压信号，同时，将补偿电压跳变为发光驱动电压，包括：第一电源电压端提供第二电压信号至第一电容的第一极。同时，第一扫描信号控制第一晶体管导通。第二数据信号通过第一晶体管传输至第一电容的第二极和第二电容的第一极。第一数据信号跳变为第二数据信号，使得第二电容的第二极的电位，由补偿电压跳变为发光驱动电压。发光驱动电压等于补偿电压与第二电容的第一极的电位跳变量之和。
再一方面，提供了一种显示基板。该显示基板包括如上述一些实施例所述的像素电路。
本公开实施例中显示基板所能达到的有益效果与上述一些实施例中像素电路所能达到的有益效果相同，此处不再赘述。
附图说明
此处所说明的附图用来提供对本公开一些实施例的进一步理解，构成本公开实施例的一部分，本公开的示意性实施例及其说明用于解释本公开，并不构成对本公开的不当限定。在附图中：
图1为本公开一些实施例提供的一种像素电路的结构示意图；
图2为本公开一些实施例提供的另一种像素电路的结构示意图；
图3为本公开一些实施例提供的一种像素电路的驱动方法的流程示意图；
图4为本公开一些实施例提供的另一种像素电路的驱动方法的流程示意图；
图5中(a)为相关技术中的一种显示面板的亮度分布示意图；
图5中(b)为相关技术中的一种显示面板的亮度与电压信号的关系曲线图；
图6为图2所示像素电路的时序图；
图7为图2所示像素电路在复位阶段的信号传输方向的示意图；
图8为图2所示像素电路在数据写入阶段中的第一阶段的信号传输方向的示意图；
图9为图2所示像素电路在数据写入阶段中的第二阶段的信号传输方向的示意图；
图10为图2所示像素电路在发光阶段的信号传输方向的示意图；
图11为本公开一些实施例提供的再一种像素电路的结构示意图；
图12为图11所示像素电路的时序图；
图13为图11所示像素电路的版图结构示意图；
图14为图11所示像素电路的制作流程示意图；
图15为图11所示像素电路的模拟仿真试验的信号输出效果图；
图16为本公开一些实施例提供的一种显示基板的结构示意图。
具体实施方式
为便于理解，下面结合说明书附图，对本公开一些实施例提供的技术方案进行详细的描述。显然，所描述的实施例仅仅是本公开的一部分实施例，而不是全部的实施例。基于本公开的一些实施例，本领域技术人员所能获得的所有其他实施例，均属于本公开保护的范围。
本公开一些实施例提供了一种像素电路。请参阅图1，该像素电路包括复位补偿子电路1、输入子电路2以及发光控制子电路3。其中，复位补偿子电路1与第一电源电压端VDD、输入子电路2以及发光控制子电路3分别电连接。输入子电路2还与第一电源电压端VDD、发光控制子电路3分别电连接；发光控制子电路3还与第一电源电压端VDD、发光器件4分别电连接。
复位补偿子电路1配置为：在复位阶段，响应于第二扫描信号和第三扫描信号，根据第一电源电压端VDD提供的第一电压信号，对输入子电路2进行复位、以及通过发光控制子电路3的部分通路，对发光器件4进行复位。输入子电路2配置为：在数据写入阶段，响应于第一扫描信号，根据数据电压端Vdata提供的数据信号，以及第一电源电压端VDD提供的第二电压信号，写入发光驱动电压。发光控制子电路3配置为：在复位阶段，响应于第四扫描信号，将复位补偿子电路1中的第一电压信号传输至发光器件4；以及，在发光阶段，响应于第四扫描信号、第五扫描信号以及发光驱动电压，将第二电压信号传输至发光器件4，驱动发光器件4发光。
上述第一电源电压端VDD提供的电压信号为交流电压信号。第一电压信号和第二电压信号的电位不同。示例的，第一电压信号为低电平，第二电压信号为高电平。或，第一电压信号为高电平，第二电压信号为低电平。这样，第一电压信号和第二电压信号能够分别配置为执行不同功能。
例如，第一电压信号为低电平。复位补偿子电路1能够根据该第一电压信号对输入子电路2进行复位，并且，复位补偿子电路1还能够通过发光控制子电路3将该第一电压信号传输至发光器件4，以对发光器件4进行复位。
第二电压信号为高电平。输入子电路2能够根据该第二电压信号和数据电压端Vdata提供的数据信号存储发光驱动电压。发光控制子电路3能够将该第二电压信号传输至发光器件4，驱动发光器件4发光。
此外，在复位阶段，发光控制子电路3中的部分电路导通，能够将复位补偿子电路1传输的第一电压信号输出至发光器件4，以对发光器件4进行复位。上述发光控制子电路3的部分通路就是指发光控制子电路3中在该阶段导通的所述部分电路，所述部分电路与发光器件4直接电连接。
此处，发光器件4为具有自发光功能的电子器件，例如机发光二极管(OrganicLight-Emitting Diode，简称OLED)、有源矩阵量子点发光二极管(Quantum Dot LightEmitting Diodes，简称QLED)或发光二极管(Light Emitting Diodes，简称LED)等。本公开以下一些实施例中，以发光器件4为OLED为例进行说明。其中，OLED的第一极与本公开实施例中的像素电路电连接，其第二极与第二电源电压端VSS电连接。通常，OLED的第一极为阳极，其第二极为阴极。
本公开实施例中像素电路的结构如上所述。其驱动过程中，一个发光驱动周期包括复位阶段、数据写入阶段以及发光阶段。请参阅图3，其驱动方法包括S100～S300。
S100，在复位阶段，第一电源电压端VDD提供第一电压信号，复位补偿子电路1响应于第二扫描信号和第三扫描信号，根据第一电压信号，对输入子电路2进行复位；同时，通过发光控制子电路3的部分通路，对发光器件4进行复位。
S200，在数据写入阶段，第一电源电压端VDD提供第二电压信号，输入子电路2响应于第一扫描信号，根据数据电压端Vdata提供的数据信号以及第二电压信号，写入发光驱动电压。其中，第一电源电压端VDD提供的电压信号为交流电压信号。第一电压信号和第二电压信号的电位不同。
S300，在发光阶段，第一电源电压端VDD提供第二电压信号，发光控制子电路3响应于第四扫描信号、第五扫描信号以及发光驱动电压，将第二电压信号传输至发光器件4，驱动发光器件4发光。
由上，本公开实施例的像素电路中，复位补偿子电路1与第一电源电压端VDD、输入子电路2以及发光控制子电路2分别电连接。发光控制子电路3还与发光器件4电连接。这样，在复位阶段，复位补偿子电路1能够响应于第二扫描信号和第三扫描信号，将第一电源电压端VDD提供的第一电压信号传输至输入子电路2，以对输入子电路2进行复位。同时，能够通过发光控制子电路3的部分通路，将第一电压信号传输至发光器件4，以对发光器件4进行复位。
输入子电路2还与第一电源电压端VDD、发光控制子电路3分别电连接。这样，在数据写入阶段，输入子电路2能够响应于第一扫描信号，根据数据电压端Vdata提供的数据信号，以及第一电源电压端VDD提供的第二电压信号，写入发光驱动电压。并将通过该发光驱动电压控制发光控制子电路3。此处，第一电压信号和第二电压信号的电位不同。
发光控制子电路3还与第一电源电压端VDD、发光器件4分别电连接。这样，发光控制子电路3能够响应于第四扫描信号和第五扫描信号，在上述发光驱动电压的辅助控制下，将第一电源电压端VDD提供的第二电压信号传输至发光器件4，以驱动发光器件4发光。
也就是，本公开实施例的像素电路中，第一电源电压端VDD提供的电压信号为交流信号，第一电源电压端VDD可以分时提供电位不同的第一电压信号和第二电压信号。这样第一电源电压端VDD在复位阶段提供第一电压信号。复位补偿子电路1能够根据第一电压信号对输入子电路2和发光器件4分别进行复位。第一电源电压端VDD在数据写入阶段和发光阶段均提供第二电压信号。在数据写入阶段，输入子电路2能够根据第二电压信号以及数据电压端Vdata供的数据信号，写入发光驱动电压。在发光阶段，发光控制子电路3能够在发光驱动电压的辅助控制下，根据第二电压信号驱动发光器件4发光。
显然，与相关技术中像素电路通过独立的初始电压端提供的电压信号执行复位功能相比，本公开实施例将第一电源电压端VDD提供的电压信号设置为交流信号，可以利用第一电源电压端VDD提供能够用于复位的第一电压信号，以及用于辅助写入发光驱动电压以及进行发光驱动的第二电压信号。也即，第一电源电压端VDD能够兼具对应初始电压端的功能，从而无需在显示基板中设置独立的初始电压端。
也即，能够在保证实现复位功能的情况下，精简掉初始电压端，从而精简掉与初始电压端电连接的多条信号线以及对应复位驱动集成电路，降低对应显示面板，乃至显示装置的功耗。
此外，容易理解地是，随着与初始电压端电连接的多条信号线以及对应复位驱动集成电路被精简掉，显示面板的制作工艺能够得到简化，且其周边区域的空间占用率降低，也即能够利于其窄边框设计。
本公开实施例的像素电路中的发光驱动电压的写入方式有多种，可以根据实际需要选择确定。示例的，上述发光驱动电压可以通过输入子电路2写入，如上述一些实施例所述。
需要说明地是，相关技术中像素电路中的电压信号，例如第一电源电压端VDD提供的第二电压信号，由对应的驱动集成电路(integrated circuit，简称IC)提供，并通过对应信号线进行传输。而AMOLED显示面板内各像素与驱动集成电路的距离存在不同，即各像素电路与驱动集成电路的距离不同。这样，电压信号在传输过程中的损耗(即压降)不同，容易导致各像素电路接收到的电压信号不同。通常，距离驱动集成电路越远的像素电路，接收到的电压信号的损耗越大。从而容易导致：距离驱动集成电路越远的像素中，发光器件4的显示亮度越低。
示例的，在相关技术中，驱动集成电路提供的电压信号为4.6V时，检测发光状态下AMOLED显示基板中不同位置的像素电路接收到的电压信号值和对应位置发光器件4的亮度值，获得图5所示数据。
请参阅图5中(a)，L1、L2、L3、L4为驱动集成电路AMOLED显示基板之间的四个连接引脚。不同填充状态表示不同的显示亮度，具体为：填充密度越大表示亮度越低。图中数据显示，距离驱动集成电路2.5cm、7.2cm、14.5cm和26.5cm处的像素电路接收到的电压信号分别对应为4.53V、4.498V、4.46V和4.426V。显然，距离驱动集成电路越远的区域中的像素电路接收到的电压信号越低，即损耗越大，且显示亮度也越低。显示亮度与电压信号的具体关系参见图5中(b)：电压信号分别为4.53V、4.498V、4.46V和4.426V时，对应位置发光器件4的显示亮度分别对应为388cd/m2、382cd/m2、376cd/m2和370cd/m2。电压信号与显示亮度呈线性相关。可见，电压信号在传输过程中的压降能够导致AMOLED显示基板的显示亮度不均一。本公开实施例的像素电路中，上述发光驱动电压还可以通过复位补偿子电路1、输入子电路2以及发光控制子电路3的共同作用写入，以便于发光驱动电压具备相关电压信号(例如驱动晶体管的阈值电压、第一电源电压端VDD提供的第二电压信号等)补偿的功能。
示例的，数据写入阶段包括第一阶段和第二阶段。复位补偿子电路1还配置为：在第一阶段，响应于第三扫描信号，根据第二电压信号，在发光控制子电路3的辅助下向输入子电路2提供补偿电压。输入子电路2还配置为：在第一阶段，存储补偿电压，同时，响应于第一扫描信号，写入数据电压端Vdata提供的第一数据信号。在第二阶段，响应于第一扫描信号，写入数据电压端Vdata提供的第二电压信号；同时，根据第二数据信号与第一数据信号之间的跳变，将补偿电压跳变为发光驱动电压。
此处，数据电压端Vdata提供的电压信号为交流电压信号。第一数据信号与第二数据信号的电位不同。以根据第二数据信号和第一数据信号之间的电位差，实现电压的跳变，获得对应的发光驱动电压。示例的，第一数据信号为低电平，第二数据信号为高电平。或，第一数据信号为高电平，第二数据信号为低电平。具体根据实际情况选择确定，本公开实施例对此不做限定。
上述补偿电压配置为消除相关电压信号(例如驱动晶体管的阈值电压、第二电压信号等)对像素电路的不良影响。发光驱动电压为根据第二数据信号与第一数据信号之间的跳变，由该补偿电压跳变获得。即，发光驱动电压＝补偿电压+(第二数据信号-第一数据信号)。这样，通过该发光驱动电压驱动发光器件4发光，能够消除相关电压信号对发光器件4发光亮度的影响，有效保证发光器件4，对应显示基板，乃至显示装置的显示效果。
基于上述功能，请参阅图4，本公开实施例像素电路的驱动方法中S200还包括S210～S220。
S210，在第一阶段：输入子电路2响应于第一扫描信号，写入数据电压端Vdata提供的第一数据信号。复位补偿子电路1响应于第三扫描信号，根据第二电压信号，在发光控制子电路3的辅助下，向输入子电路2提供补偿电压。输入子电路2存储补偿电压。
S220，在第二阶段：输入子电路2响应于第一扫描信号，写入数据电压端Vdata提供的第二电压信号；同时，根据第二数据信号与第一数据信号之间的跳变，将补偿电压跳变为发光驱动电压。其中，数据电压端Vdata提供的电压信号为交流信号。第一数据信号与第二数据信号的电位不同。
输入子电路2的功能如上所述，其具体结构可以有多种，具体根据实际需要选择确定，本公开实施例对此不做限定。
在一些实施例中，请参阅图2，输入子电路2包括第一晶体管T1、第一电容C1和第二电容C2。其中，第一晶体管T1的控制极与第一扫描信号线S1电连接，第一晶体管T1的第一极与数据电压端Vdata电连接，第一晶体管T1的第二极与第一电容C1的第二极、第二电容C2的第一极分别电连接。第一电容C1的第一极与第一电源电压VDD端电连接。第二电容C2的第二极与复位补偿子电路1、发光控制子电路3分别电连接。
复位补偿子电路1和发光控制子电路3的功能如上所述，其具体结构可以根据实际需要选择确定，本公开实施例对此不做限定。
示例的，请继续参阅图2，输入子电路2的结构如上述一些实施例所述。复位补偿子电路1包括第二晶体管T2和第三晶体管T3。发光控制子电路3包括第四晶体管T4、驱动晶体管DT和第五晶体管T5。其中，第二晶体管T2的控制极与第二扫描信号线S2电连接，第二晶体管T2的第一极与第一电源电压端VDD电连接，第二晶体管T2的第二极与驱动晶体管DT的控制极、第二电容C2的第二极以及第三晶体管T3的第一极分别电连接。第三晶体管T3的控制极与第三扫描信号线S3电连接，第三晶体管T3的第二极与驱动晶体管DT的第二极、第四晶体管T4的第一极分别电连接。第四晶体管T4的控制极与第四扫描信号线S4电连接，第四晶体管T4的第二极与发光器件4电连接。驱动晶体管DT的第一极与第五晶体管T5的第二极电连接。第五晶体管T5的控制极与第五扫描信号线S5电连接，第五晶体管T5的第一极与第一电源电压端VDD电连接。
为了更清楚地说明本公开实施例中像素电路的驱动方法，以下以图2所示像素电路为例，对其驱动过程进行如下解释。
在上述驱动方法中，输入子电路2写入第一数据信号，包括：第一扫描信号控制第一晶体管T1导通。第一数据信号通过第一晶体管T1传输至第一电容C1的第二极以及第二电容C2的第一极。
在上述驱动方法中，复位补偿子电路1根据第二电压信号，在发光控制子电路3的辅助下，向输入子电路2提供补偿电压，包括：第一电源电压端VDD提供第二电压信号至第五晶体管T5的第一极。第三扫描信号控制第三晶体管T3导通，第五扫描信号控制第五晶体管T5导通，第二电容C2的第二极的电位控制驱动晶体管DT导通。第三晶体管T3的第二极输出补偿电压至第二电容C2的第二极，以使第二电容C2存储补偿电压。
在上述驱动方法中，输入子电路2写入第二电压信号，补偿电压跳变为发光驱动电压，包括：第一电源电压VDD端提供第二电压信号至第一电容C1的第一极。第一扫描信号控制第一晶体管T1导通。第二数据信号通过第一晶体管T1传输至第一电容C1的第二极和第二电容C2的第一极。第一数据信号跳变为第二数据信号，使得第二电容C2的第二极的电位由补偿电压跳变为发光驱动电压。发光驱动电压等于补偿电压与第二电容C2的第一极的电位跳变量之和。
需要说明地是，本公开实施例中像素电路所采用的各晶体管的控制极为晶体管的栅极，第一极为晶体管的源极和漏极中一者，第二极为晶体管的源极和漏极中另一者。由于晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在结构上可以是没有区别的，也就是说，本公开的实施例中的晶体管的第一极和第二极在结构上可以是没有区别的。
示例的，上述各薄膜晶体管的控制极为栅极，第一极为源极，第二极为漏极。
另外，本公开一些实施例中像素电路所包括的晶体管(例如第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5或驱动晶体管DT)可以为N型薄膜晶体管或P型薄膜晶体管。具体可以根据实际需要选择确定，本公开实施例对此不做限定。并且，在驱动晶体管DT以外的其他晶体管中，不同晶体管的控制极分别与不同的扫描信号线电连接，或与相同的扫描信号线电连接，均可。
容易理解地是，上述像素电路应用不同类型的晶体管执行相同功能的情况下，对应连接位置的晶体管的导通或关断状态，以及像素电路中相关信号的传输过程可以保持不变。仅各晶体管对应的扫描信号的时序做适应性调整即可。
在一些示例中，在驱动晶体管DT以外的其他晶体管中，不同晶体管的控制极分别与不同的扫描信号线电连接，即各晶体管分别由其独立的扫描信号控制，例如图2所示。
请继续参阅图2，第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5和驱动晶体管DT均为为P型晶体管。
第一晶体管T1由第一扫描信号线S1提供的第一扫描信号控制，第二晶体管T2由第二扫描信号线S2提供的第二扫描信号控制，第三晶体管T3由第三扫描信号线S3提供的第三扫描信号控制，第四晶体管T4由第四扫描信号线S4提供的第四扫描信号控制，第五晶体管T5由第五信号线S5提供的第五扫描信号控制。
请参阅图2和图6，本实施例中像素电路的具体驱动过程如下所述。
在复位阶段t1：
第一扫描信号线S1和第五扫描信号线S5提供高电平。第一晶体管T1和第五晶体管T5关断。第二扫描信号线S2、第三扫描信号线S3和第四扫描信号线S4提供低电平。第二晶体管T2、第三晶体管T3和第四晶体管T4导通。
第一电源电压端VDD提供第一电压信号。示例的，第一电压信号为低电平。以VDD(L)表示第一电压信号。
此时，请参阅图7，上述第一电压信号VDD(L)传输至第一电容C1的第一极，对第一电容C1进行复位。同时，通过第二晶体管T2传输至第二电容C2的第二极，对第二电容C2进行复位。并进一步通过第三晶体管T3和第四晶体管T4，传输至发光器件4，对发光器件4进行复位。
在数据写入阶段t2的第一阶段t21：
第一扫描信号线S1、第三扫描信号线S3和第五扫描信号线S5提供低电平。第一晶体管T1、第三晶体管T3和第五晶体管T5导通。第二扫描信号线S2和第四扫描信号线S4提供高电平。第二晶体管T2和第四晶体管T4关断。驱动晶体管DT在第二电容C2的第二极提供的第一电压信号的控制下导通。
第一电源电压端VDD提供第二电压信号。示例的，第二电压信号为高电平。以VDD(H)表示第二电压信号。数据电压端Vdata提供第一数据信号。示例的，第一数据信号为高电平。以Vdata(H)表示第一数据信号。
此时，请参阅图8，上述第二电压信号VDD(H)传输至第一电容C1的第一极，即第一电容C1的第一极的电位由第一电压信号VDD(L)改变至第二电压信号VDD(H)。
同时，驱动晶体管DT的控制极和第二极通过第三晶体管T3导通。第二电压信号VDD(H)通过第五晶体管T5、驱动晶体管DT和第三晶体管T3传输至节点A。节点A的电位将第二电容C2的第二极的初始电位，即第一电压信号VDD(L)，拉低或拉高，直至第二电容C2的第二极的电位最终稳定为：VDD(H)+Vth(DT)。该电位即上述补偿电压。其中，Vth(DT)表示驱动晶体管DT的阈值电压。
此外，第一数据信号Vdata(H)通过第一晶体管T1传输至第一电容C1的第二极和第二电容C2的第一极。
需要说明地是，A点并非表示实际存在的部件，而是表示电路图中相关电连接的汇合点，也就是说，这些节点是由电路图中相关电连接的汇合点等效而成的节点。A点为第二电容C2的第二极、第二晶体管T2的第二极、第三晶体管T3的第一极以及驱动晶体管DT的控制极汇合而成的节点。
在数据写入阶段t2的第二阶段t22：
第一扫描信号线S1提供低电平。第一晶体管T1导通。第二扫描信号线S2、第三扫描信号线S3、第四扫描信号线S4和第五扫描信号线S5提供高电平。第二晶体管T2、第三晶体管T3、第四晶体管T4和第五晶体管T5关断。
第一电源电压端VDD提供第二电压信号VDD(H)。数据电压端Vdata提供第二数据信。示例的，第二数据信号为低电平。以Vdata(L)表示第二数据信。
此时，请参阅图9，第一电容C1的第一极的电位维持在第二电压信号VDD(H)。
上述第二数据信号Vdata(L)通过第一晶体管T1传输至第一电容C1的第二极和第二电容C2的第一极。即，第一电容C1的第二极和第二电容C2的第一极由初始电位：第一数据信号Vdata(H)，跳变为第二数据信号Vdata(L)。此时，第二电容C2的第二极的电位跟随其第一极电位的跳变，由初始电位：VDD(H)+Vth(DT)，跳变为：VDD(H)+Vth(DT)+Vdata(L)-Vdata(H)。该电位即上述发光驱动电压。
在发光阶段t3：
第一扫描信号线S1、第二扫描信号线S2和第三扫描信号线S3提供高电平。第一晶体管T1、第二晶体管T2和第三晶体管T3关断。第四扫描信号线S4和第五扫描信号线S5提供低电平。第四晶体管T4和第五晶体管T5导通。驱动晶体管DT在上述发光驱动电压：VDD(H)+Vth(DT)+Vdata(L)-Vdata(H)的控制下导通。第一电源电压端VDD提供第二电压信号VDD(H)。
此时，请参阅图10，第二电压信号VDD(H)通过第五晶体管T5、驱动晶体管DT和第四晶体管T4传输至发光器件4，例如为OLED，驱动其发光。
由上可知，在发光阶段t3，驱动晶体管DT的栅极电位Vgs＝VDD(H)+Vth(DT)+Vdata(L)-Vdata(H)，源极电位Vth＝VDD(H)。因此，驱动晶体管DT的输出电流
Figure BDA0002470339170000161
即
Figure BDA0002470339170000162
其中，μ表示离子移动量，Cox表示像素电路中的电容，W表示驱动晶体管DT的宽度，L表示驱动晶体管DT的长度。
OLED为电流型发光器件，OLED的发光亮度由发光控制子电路3传输至OLED的电流I(OLED)，即驱动晶体管DT的输出电流控制I(DT)控制。
因此，
Figure BDA0002470339170000163
显然，I(OLED)与第一电源电压端VDD提供的第一电压信号VDD(L)和第二电压信号VDD(H)、驱动晶体管DT的阈值电压Vth(DT)均没有关系，仅受数据电压端Vdata提供的第一数据信号Vdata(H)和第二数据信号Vdata(L)控制。
也就是，本公开实施例中的像素电路，能够在降低显示功耗的情况下，消除第一电源电压端VDD提供的电压信号，以及驱动晶体管DT的阈值电压对OLED发光亮度的影响(例如由第一电源电压端VDD提供的电压信号的传输损耗，或驱动晶体管DT的阈值电压的漂移，造成发光器件4显示亮度不均一)。从而有效保证OLED，对应显示面板，乃至显示装置的显示效果。
与相关技术中具备相同补偿功能的像素电路，例如7T1C、7T2C、8T1C或8T2C结构的像素电路相比，本公开实施例中的像素电路为6T2C结构。此处，“T”表示为薄膜晶体管，位于“T”前面的数字表示为薄膜晶体管的个数，“C”表示为存储电容器，位于“C”前面的数字表示为存储电容器的个数。例如，7T1C表示7个薄膜晶体管和1个存储电容器。
可见，本公开实施例的像素电路能够通过更少的薄膜晶体管，保证OLED、对应显示面板，乃至显示装置的显示效果，使对应显示面板、显示装置的功耗更小。
在另一些示例中，在驱动晶体管DT以外的其他晶体管中，部分晶体管由同一个扫描信号控制，即，可以根据实际情况将多个晶体管的控制极与同一条扫描信号线电连接。
示例的，请参阅图11，第一晶体管T1为N型晶体管，第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5和驱动晶体管DT为P型晶体管。第一扫描信号线S1和第四扫描信号S4线为同一条信号线，即第六扫描信号线S6。
对应的，图11中各扫描信号线的时序如图12所示。
在复位阶段t1：第二扫描信号线S2、第三扫描信号线S3和第六扫描信号线S6提供低电平。第五扫描信号线S5提供高电平。
在数据写入阶段t2的第一阶段t21：第二扫描信号线S2和第六扫描信号线S6提供高电平。第三扫描信号线S3和第五扫描信号线S5提供低电平。
在数据写入阶段t2的第二阶段t22：
第二扫描信号线S2、第三扫描信号线S3、第五扫描信号线S5和第六扫描信号线S6均提供高电平。
在发光阶段t3：
第二扫描信号线S2和第三扫描信号线S3提供高电平。第五扫描信号线S5和第六扫描信号线S6均提供低电平。
本实施例中的像素电路通过P型薄膜晶体管和N型薄膜晶体管结合的方式，使得第一晶体管T1和第四晶体管T4能够通过同一条扫描信号线提供的扫描信号控制，分时导通或关断。这样，能够将像素电路中扫描信号线的数量由五条减少为四条(第二扫描信号线S2、第三扫描信号线S3、第五扫描信号线S5和第六扫描信号线S6)。像素电路中扫描信号线的数目减少，也就使得与复位电压信号端电连接的多条信号线，及对应的复位驱动集成电路也相应减少，其空间占用率降低。这样，也就有利于对应显示装置实现窄边框设计。
需要说明地是，本公开实施例的像素电路中的各晶体管可以为顶栅型薄膜晶体管，也可以为底栅型薄膜晶体管。
示例的，本公开实施例的像素电路中的各晶体管为顶栅型薄膜晶体管。图13为图11所示像素电路的版图结构示意图。图14给出了图11所示像素电路的制作过程示意图。其中，每相邻两层导电层之间还设置有对应的绝缘层。例如，设置于晶体管中有源层与栅极之间的栅绝缘层，以及设置于栅极与源极和漏极之间的层间绝缘层等。图13中对该部分内容进行了省略，仅针对各导电图案进行了示意。
根据图13所示的版图设计，像素电路的制作过程如下所述。
如图14中(a)所示，在衬底(图中未示出)上形成图案化的半导体层。该半导体层配置为形成各晶体管(包括第一晶体管T1、驱动晶体管DT、第二晶体管T2、第三晶体管T3、第四晶体管T4和第五晶体管T5)中的有源层。
如图14中(b)所示，在上述有源层的远离衬底的一侧，形成图案化的第一导电层。该第一导电层配置为形成各晶体管(包括第一晶体管T1、驱动晶体管DT、第二晶体管T2、第三晶体管T3、第四晶体管T4和第五晶体管T5)的栅极，以及第二扫描信号线S2、第三扫描信号线S3、第五扫描信号线S5、第六扫描信号线S6、第一电容C1的第二极以及第二电容C2的第二极。
此处，上述第一导电层与半导体层之间设置有栅绝缘层(图中未示出)。
如图14中(c)所示，在上述第一导电层的远离衬底的一侧，形成图案化的第二导电层。该第二导电层配置为形成第一电容C1的第一极以及第二电容C2的第一极。
此处，上述第二导电层与上述第一导电层之间设置有对应第一层间绝缘层(图中未示出)。
如图14中(d)所示，在上述第二导电层的远离衬底的一侧，形成图案化的第三导电层。该第三导电层配置为形成各晶体管(包括第一晶体管T1、驱动晶体管DT、第二晶体管T2、第三晶体管T3、第四晶体管T4和第五晶体管T5)的源极和漏极、数据电压端Vdata、第一电源电压端VDD。
此处，上述第三导电层与上述第二导电层之间设置有第二层间绝缘层(图中未示出)。
需要说明地是，像素电路中的相关电子器件之间通过上述各绝缘层对应位置的过孔进行连接。此外，图13和图14中区域O为像素电路中与OLED的阳极进行连接的膜层区域。
另外，图11所示像素电路的版图设计方式可以有多种，本公开实施例对此不做限定。图13仅为其中一种可能的情况。
为了验证本公开实施例的像素电路的驱动性能，发明人进行了仿真模拟试验。
图15为图11所示像素电路的模拟仿真试验后的信号输出效果图。图中的V(A)表示A点电压，V(B)表示B点电压。B点为第五晶体管T5的第二极以及驱动晶体管DT的第一极汇合而成的节点。在一个发光驱动周期内，所述像素电路中A点电位V(A)、B点电位V(B)以及像素电路传输至OLED的电流I(OLED)在各个阶段(包括复位阶段t1、数据写入阶段t2以及发光阶段t3)的变化情况如图所示。图11所示像素电路能够进行正常的发光显示。
综上，本公开实施例的像素电路能够在有效降低功耗的情况下，能够进行正常的发光显示。
本公开实施例还提供了一种显示基板。该显示基板包括如上述一些实施例所述的像素电路。
此处，上述显示基板可以为OLED显示基板、QLED显示基板或LED显示基板等。
通常，请参阅图16，显示基板包括衬底5，以及设置与衬底5上的多个像素PX。
此处，衬底5的类型包括多种，可以根据实际需要选择设置，本公开实施例对此不做限定。示例的，衬底5包括刚性衬底，例如玻璃衬底。示例的，衬底5包括柔性衬底，例如PET(Polyethylene terephthalate，聚对苯二甲酸乙二醇酯)衬底、PEN(Polyethylenenaphthalate two formic acid glycol ester，聚萘二甲酸乙二醇酯)衬底或PI(Polyimide，聚酰亚胺)衬底。衬底5包括显示区AA和位于显示区AA的至少一侧的非显示区BB。
上述多个像素PX呈阵列状分布与衬底5的显示区AA。每个像素PX包括如上述一些实施例所述的像素电路和发光器件4。
本公开实施例中的显示基板所能达到的有益效果与上述一些实施例中的像素电路所能达到的有益效果相同，此处不再赘述。
本公开实施例还提供了一种显示装置。该显示装置包括上述一些实施例所述的显示基板。
此处，显示装置包可以为OLED显示基板、QLED显示基板或LED显示基板等。示例的，上述显示装置具体为电子纸、电视机、显示器、笔记本电脑、平板电脑、数码相框、手机、导航仪等任何具有显示功能的产品或者部件。
本公开实施例中的显示装置所能达到的有益效果与上述一些实施例中的显示基板所能达到的有益效果相同，此处不再赘述。
在上述实施方式的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (8)

1.一种像素电路，其特征在于，包括复位补偿子电路、输入子电路以及发光控制子电路，其中，
所述复位补偿子电路与第一电源电压端、所述输入子电路以及所述发光控制子电路分别电连接；所述输入子电路还与所述第一电源电压端、所述发光控制子电路分别电连接；所述发光控制子电路还与所述第一电源电压端、发光器件分别电连接；
所述复位补偿子电路配置为：在复位阶段，响应于第二扫描信号和第三扫描信号，根据所述第一电源电压端提供的第一电压信号，对所述输入子电路进行复位、以及通过所述发光控制子电路的部分通路对所述发光器件进行复位；
所述输入子电路配置为：在数据写入阶段，响应于第一扫描信号，根据数据电压端提供的数据信号，以及所述第一电源电压端提供的第二电压信号，写入发光驱动电压；其中，
所述数据写入阶段包括第一阶段和第二阶段；所述复位补偿子电路还配置为：在第一阶段，响应于第三扫描信号，根据所述第二电压信号，在所述发光控制子电路的辅助下向所述输入子电路提供补偿电压；所述输入子电路还配置为：在第一阶段，存储所述补偿电压，同时，响应于第一扫描信号，写入所述数据电压端提供的第一数据信号；在第二阶段，响应于第一扫描信号，写入所述数据电压端提供的第二数据信号，同时，根据所述第二数据信号与所述第一数据信号之间的跳变，将所述补偿电压跳变为所述发光驱动电压；
所述发光控制子电路配置为：在复位阶段，响应于第四扫描信号，将所述复位补偿子电路中的所述第一电压信号传输至所述发光器件；以及，在发光阶段，响应于第四扫描信号、第五扫描信号以及所述发光驱动电压，将所述第二电压信号传输至所述发光器件，驱动所述发光器件发光；
其中，所述第一电源电压端提供的电压信号为交流电压信号；所述第一电压信号和所述第二电压信号的电位不同，所述数据电压端提供的电压信号为交流电压信号；所述第一数据信号与所述第二数据信号的电位不同。
2.根据权利要求1所述的像素电路，其特征在于，
所述输入子电路包括第一晶体管、第一电容和第二电容；其中，
所述第一晶体管的控制极与第一扫描信号线电连接，所述第一晶体管的第一极与数据电压端电连接，所述第一晶体管的第二极与所述第一电容的第二极、所述第二电容的第一极分别电连接；所述第一电容的第一极与所述第一电源电压端电连接；所述第二电容的第二极与所述复位补偿子电路、所述发光控制子电路分别电连接。
3.根据权利要求2所述的像素电路，其特征在于，
所述复位补偿子电路包括第二晶体管和第三晶体管；所述发光控制子电路包括第四晶体管、驱动晶体管和第五晶体管；其中，
所述第二晶体管的控制极与第二扫描信号线电连接，所述第二晶体管的第一极与所述第一电源电压端电连接，所述第二晶体管的第二极与所述驱动晶体管的控制极、所述第二电容的第二极以及所述第三晶体管的第一极分别电连接；
所述第三晶体管的控制极与第三扫描信号线电连接，所述第三晶体管的第二极与所述驱动晶体管的第二极、所述第四晶体管的第一极分别电连接；
所述第四晶体管的控制极与第四扫描信号线电连接，所述第四晶体管的第二极与所述发光器件电连接；
所述驱动晶体管的第一极与所述第五晶体管的第二极电连接；
所述第五晶体管的控制极与第五扫描信号线电连接，所述第五晶体管的第一极与所述第一电源电压端电连接。
4.根据权利要求3所述的像素电路，其特征在于，
所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管和所述驱动晶体管均为P型晶体管。
5.根据权利要求3所述的像素电路，其特征在于，
所述第一晶体管为N型晶体管;
所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管和所述驱动晶体管为P型晶体管；
所述第一扫描信号线和所述第四扫描信号线为同一条信号线。
6.一种像素电路的驱动方法，应用于如权利要求1~5任一项所述的像素电路；其特征在于，一个发光驱动周期包括复位阶段、数据写入阶段以及发光阶段；
所述驱动方法包括：
在复位阶段，所述第一电源电压端提供第一电压信号，所述复位补偿子电路响应于第二扫描信号和第三扫描信号，根据所述第一电压信号，对所述输入子电路进行复位、以及通过所述发光控制子电路的部分通路对发光器件进行复位；
在数据写入阶段，所述第一电源电压端提供第二电压信号，所述输入子电路响应于第一扫描信号，根据数据电压端提供的数据信号以及所述第二电压信号，写入发光驱动电压；
在发光阶段，所述第一电源电压端提供第二电压信号，所述发光控制子电路响应于第四扫描信号、第五扫描信号以及所述发光驱动电压，将所述第二电压信号传输至所述发光器件，驱动所述发光器件发光；其中，
所述数据写入阶段包括第一阶段和第二阶段；所述驱动方法还包括：
在第一阶段：所述输入子电路响应于第一扫描信号，写入所述数据电压端提供的第一数据信号；所述复位补偿子电路响应于第三扫描信号，根据所述第二电压信号，在所述发光控制子电路的辅助下，向所述输入子电路提供补偿电压；所述输入子电路存储所述补偿电压；
在第二阶段：所述输入子电路响应于第一扫描信号，写入所述数据电压端提供的第二数据信号，同时，根据所述第二数据信号与所述第一数据信号之间的跳变，将所述补偿电压跳变为所述发光驱动电压。
7.根据权利要求6所述像素电路的驱动方法，其特征在于，
所述输入子电路包括第一晶体管、第一电容和第二电容；所述复位补偿子电路包括第二晶体管和第三晶体管；所述发光控制子电路包括第四晶体管、驱动晶体管和第五晶体管；
所述输入子电路写入所述第一数据信号，包括：
第一扫描信号控制所述第一晶体管导通；所述第一数据信号通过所述第一晶体管传输至所述第一电容的第二极以及所述第二电容的第一极；
所述复位补偿子电路根据所述第二电压信号，在所述发光控制子电路的辅助下，向所述输入子电路提供补偿电压，包括：
所述第一电源电压端提供所述第二电压信号至所述第五晶体管的第一极；第三扫描信号控制所述第三晶体管导通，第五扫描信号控制所述第五晶体管导通，所述第二电容的第二极的电位控制所述驱动晶体管导通；所述第三晶体管的第二极输出所述补偿电压至所述第二电容的第二极，以使所述第二电容存储所述补偿电压；
所述输入子电路写入所述第二电压信号，所述补偿电压跳变为所述发光驱动电压，包括：
所述第一电源电压端提供所述第二电压信号至所述第一电容的第一极；第一扫描信号控制所述第一晶体管导通；所述第二数据信号通过所述第一晶体管传输至所述第一电容的第二极和所述第二电容的第一极；
所述第一数据信号跳变为所述第二数据信号，使得所述第二电容的第二极的电位由所述补偿电压跳变为所述发光驱动电压；所述发光驱动电压等于所述补偿电压与所述第二电容的第一极的电位跳变量之和。
8.一种显示基板，其特征在于，包括如权利要求1~5任一项所述的像素电路。
CN202010346565.0A 2020-04-27 2020-04-27 像素电路及其驱动方法、显示基板 Active CN113643662B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010346565.0A CN113643662B (zh) 2020-04-27 2020-04-27 像素电路及其驱动方法、显示基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010346565.0A CN113643662B (zh) 2020-04-27 2020-04-27 像素电路及其驱动方法、显示基板

Publications (2)

Publication Number Publication Date
CN113643662A CN113643662A (zh) 2021-11-12
CN113643662B true CN113643662B (zh) 2022-09-30

Family

ID=78415163

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010346565.0A Active CN113643662B (zh) 2020-04-27 2020-04-27 像素电路及其驱动方法、显示基板

Country Status (1)

Country Link
CN (1) CN113643662B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117037726B (zh) * 2023-08-24 2024-05-28 北京显芯科技有限公司 一种发光基板及其驱动方法、显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103531151A (zh) * 2013-11-04 2014-01-22 京东方科技集团股份有限公司 Oled像素电路及驱动方法、显示装置
CN104715724A (zh) * 2015-03-25 2015-06-17 北京大学深圳研究生院 像素电路及其驱动方法和一种显示装置
CN105139807A (zh) * 2015-10-22 2015-12-09 京东方科技集团股份有限公司 一种像素驱动电路、显示装置及其驱动方法
CN105427792A (zh) * 2016-01-05 2016-03-23 京东方科技集团股份有限公司 像素补偿电路及驱动方法、显示面板和显示装置
CN108389551A (zh) * 2018-03-28 2018-08-10 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104464643B (zh) * 2014-12-29 2017-05-03 上海和辉光电有限公司 显示装置、像素驱动电路及其驱动方法
CN106652904B (zh) * 2017-03-17 2019-01-18 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示装置
CN109166522B (zh) * 2018-09-28 2022-10-18 昆山国显光电有限公司 像素电路、其驱动方法及显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103531151A (zh) * 2013-11-04 2014-01-22 京东方科技集团股份有限公司 Oled像素电路及驱动方法、显示装置
CN104715724A (zh) * 2015-03-25 2015-06-17 北京大学深圳研究生院 像素电路及其驱动方法和一种显示装置
CN105139807A (zh) * 2015-10-22 2015-12-09 京东方科技集团股份有限公司 一种像素驱动电路、显示装置及其驱动方法
CN105427792A (zh) * 2016-01-05 2016-03-23 京东方科技集团股份有限公司 像素补偿电路及驱动方法、显示面板和显示装置
CN108389551A (zh) * 2018-03-28 2018-08-10 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示装置

Also Published As

Publication number Publication date
CN113643662A (zh) 2021-11-12

Similar Documents

Publication Publication Date Title
CN110992880B (zh) 一种显示面板及显示装置
CN110610684B (zh) 一种有机电致发光显示面板及显示装置
CN111403465B (zh) 阵列基板、显示面板和显示装置
US11488539B2 (en) Display device and display panel
CN110100275B (zh) 像素阵列基板及其驱动方法、显示面板、显示装置
US11922879B2 (en) Display substrate and display device
CN114495835B (zh) 像素驱动电路及其驱动方法、显示面板、显示装置
CN111292687A (zh) 像素驱动电路、像素结构及显示面板
US11903279B2 (en) Display substrate including first reference voltage line being electrically coupled to first reference voltage auxiliary line through via holes penetrating through insulation layer therebetween, and display device having the same
CN113643662B (zh) 像素电路及其驱动方法、显示基板
CN114023266A (zh) 像素电路、显示面板和显示装置
JP5245213B2 (ja) 発光装置及び電子機器
CN114783372B (zh) 像素驱动电路、显示面板及显示装置
CN114078441B (zh) 像素电路、显示面板及显示装置
CN116343664A (zh) 显示装置
CN111477174A (zh) 像素电路及其驱动方法、显示基板
CN114333699B (zh) 像素驱动电路及显示基板
US20240160311A1 (en) Touch Display Device
WO2023123237A1 (zh) 像素组、阵列基板和显示面板
US20240233653A1 (en) Display device
CN117111760A (zh) 触摸显示装置
KR20230163257A (ko) 터치 디스플레이 장치
CN117321768A (zh) 显示面板及显示装置
GB2620013A (en) Touch display device
CN115050339A (zh) 像素驱动电路、显示面板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant