CN105096818B - 显示装置及其像素电路、驱动方法 - Google Patents
显示装置及其像素电路、驱动方法 Download PDFInfo
- Publication number
- CN105096818B CN105096818B CN201410789467.9A CN201410789467A CN105096818B CN 105096818 B CN105096818 B CN 105096818B CN 201410789467 A CN201410789467 A CN 201410789467A CN 105096818 B CN105096818 B CN 105096818B
- Authority
- CN
- China
- Prior art keywords
- transistor
- pole
- coupled
- image element
- current lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本发明公开了显示装置及其像素电路、驱动方法。本发明的像素电路包括第一至第五晶体管以及电容元件,第一晶体管用于为发光器件提供驱动电流,第二至第五晶体管作为开关管,用于响应扫描信号;电容元件用于存储电压信息并将电压信息耦合至第一晶体管的控制极,使得第一晶体管产生驱动发光器件的漏电流。本发明的像素电路能够防止开关管在关断状态下的电荷泄露导致发光亮度不均匀的问题,能够补偿驱动晶体管的第一阈值电压的变化或不均匀现象;在存储电容很小的情况下,能够利用负反馈结构维持一帧内的补偿电压,减少电压失真,增加亮度的均匀度。利用本发明的像素电路可以制造出具有高分辨率的显示器。
Description
技术领域
本发明涉及显示器件领域,具体涉及显示装置及其像素电路、驱动方法。
背景技术
OLED(Organic Light-Emitting Diode,有机发光二极管)显示因具有主动发光、高亮度、高发光效率、宽视角、低功耗、低制造成本等优点,近年来被人们广泛研究,并迅速应用到新一代的显示器件中。OLED显示按像素驱动方式可以分为PMOLED(Passive MatrixOLED,无源矩阵OLED)和AMOLED(Active Matrix OLED:有源矩阵OLED)两种。PMOLED虽然制造成本低,但其具有交叉串扰,且需要的驱动电流大,因而存在使用寿命短、功耗高等缺点,不能满足大面积、高分辨率的显示要求。相比之下,AMOLED避免了占空比和交叉串扰等问题,所需要的驱动电流较小、功耗较低,因而寿命更长。AMOLED更容易满足大面积、高分辨率、高灰度级显示的需要。
传统的AMOLED像素电路由两个TFT(Thin Film Transistor,薄膜晶体管)和一个存储电容构成,如图1所示,该像素电路包括驱动晶体管11、开关晶体管12、存储电容13、发光器件OLED 14、扫描控制信号线15和采样数据信号线16,扫描控制信号线15上的扫描控制信号控制开关晶体管12,采样数据信号线16上的数据信号提供给驱动晶体管11的栅极,使得驱动晶体管11产生OLED 14所需要的电流,从而产生所需要的灰度,并将该灰度信息存储在存储电容13中,存储电容13保持采样到的灰度信息直到下一帧。该像素电路中流过OLED14的电流可以表示为:
其中,μn、Cox和分别为驱动晶体管11的有效场效应迁移率、单位面积的栅电容和宽长比,VG为驱动晶体管11的栅极电位,VOLED为OLED 14发光过程中两端的偏压,VTH为驱动晶体管11的阈值电压。这种电路结构虽然简单,但是当出现驱动晶体管11的阈值电压VTH漂移、OLED 14随着时间退化而造成VOLED增加或者采用多晶硅材料导致面板各处驱动晶体管阈值电压不均匀的情况时,流过OLED 14的电流会随着时间或空间位置的变化而变化,从而导致显示不均匀。
为此,已有很多能够补偿驱动管电特性变化和发光器件退化的像素电路被提出。然而,一些像素电路采用了复杂的电路结构和较多的数据控制线使得像素电路的开口率比较低。还有些像素电路为了得到较高分辨率的显示器,采用减小存储电容的面积的方式,但这样会导致像素点发光不均匀。
发明内容
本发明提供的一种像素电路能够补偿驱动晶体管的阈值电压偏移,通过负反馈的结构能够在控制信号简单和像素存储电容比较小的情况下实现均匀的亮度。
根据本发明的一方面,提供一种像素电路,其被布置在以第一方向排列的供应扫描控制信号的扫描线和以第二方向排列的供应数据信号的数据线之间,包括:第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和电容元件。
第一晶体管的控制极耦合至电容元件的第一电极,第一晶体管的第一电流导通极耦合至第二晶体管的第二电流导通极,第一晶体管的第二电流导通极耦合至第一电源电压,第一电源电压是高电平VDD;第一晶体管用作发光器件的驱动晶体管,用于为发光器件提供驱动电流。
第二晶体管的控制极耦合至扫描线,第二晶体管的第一电流导通极耦合至第一晶体管的控制极,第二晶体管的第二电流导通极耦合至第一晶体管的第一电流导通极;第二晶体管用于响应扫描控制信号,作为开关管,在扫描控制信号的控制下使得第一晶体管形成二极管接法,用于提取阈值电压并将阈值电压耦合至电容元件的第一电极,阈值电压为第一晶体管的第一阈值电压。
第三晶体管的控制极耦合至扫描线,第三晶体管的第一电流导通极耦合至电容元件的第二电极,第三晶体管的第二电流导通极耦合至数据线;第三晶体管用于响应扫描控制信号,将数据信号电压传输至电容元件的第二电极。
第四晶体管的控制极耦合至扫描线,第四晶体管的第一电流导通极耦合至第一晶体管的第一电流导通极,第四晶体管的第二电流导通极耦合至发光器件;第四晶体管用作开关管,用于响应扫描控制信号,将发光器件两端的电压耦合至电容元件的两端。
第五晶体管的控制极耦合至扫描线,第五晶体管的第一电流导通极耦合至第四晶体管的第二电流导通极,第五晶体管的第二电流导通极耦合至电容元件的第二电极;第五晶体管用作开关管,用于响应扫描控制信号,配合第四晶体管将发光器件两端的电压耦合至电容元件的两端。
电容元件用于存储阈值电压、数据信号电压和将发光器件两端的电压,并用于将阈值电压、数据信号电压和发光器件两端的电压耦合至第一晶体管的控制极,使得第一晶体管产生驱动发光器件的漏电流。
在一种实施方式中,扫描线为一条,在发光器件被驱动时,在第一阶段,第二晶体管和第三晶体管由扫描线控制在导电状态,第四晶体管和第五晶体管由扫描线控制在不导电状态,所述第一晶体管成为二极管接法,传播在所述数据线上的数据被写入所述电容元件;在第二阶段,所述第二晶体管和所述第三晶体管由所述扫描线控制在不导电状态,所述第四晶体管和所述第五晶体管由所述扫描线控制在导电状态,所述发光器件发光。
所述第一晶体管、所述第二晶体管和所述第三晶体管为P型管,所述第四晶体管和所述第五晶体管为N型管;或者,所述第一晶体管、所述第四晶体管和所述第五晶体管为P型管,所述第二晶体管和所述第三晶体管为N型管。
在一种实施方式中,扫描线还可以为两条,即第一扫描线和第二扫描线,第二晶体管的控制极和第三晶体管的控制极耦合至第一扫描线,第四晶体管的控制极和第五晶体管的控制极耦合至第二扫描线;第二晶体管和第三晶体管响应的是第一扫描控制信号,第四晶体管和第五晶体管响应的是第二扫描控制信号。
在所述发光器件被驱动时,在第一阶段,所述第二晶体管和所述第三晶体管由所述第一扫描线控制在导电状态,所述第四晶体管和所述第五晶体管由所述第二扫描线控制在不导电状态,所述第一晶体管成为二极管接法,传播在所述数据线上的数据被写入所述电容元件;在第二阶段,所述第二晶体管和所述第三晶体管由所述第一扫描线控制在不导电状态,所述第四晶体管和所述第五晶体管由所述第二扫描线控制在导电状态,所述发光器件发光。
所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管和所述第五晶体管为P型管;或者,所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管和所述第五晶体管为N型管。
在一种实施方式中,像素电路还可以包括第六晶体管,第六晶体管的控制极耦合至所述像素电路所在行的前一行的扫描线,所述第六晶体管的第一电流导通极耦合至所述第一晶体管的控制极,所述第六晶体管的第二电流导通极耦合至第二电源电压,第二电源电压即为交流地或者低电平。第六晶体管用于响应上一行的扫描控制信号,对电容元件的第一电极进行初始化。
根据本发明的第二方面,提供一种显示装置,包括显示面板、栅极驱动电路、数据驱动电路和多个发光器件。其中,显示面板包括若干上述像素电路;栅极驱动电路用于通过扫描线向像素电路提供扫描控制信号;数据驱动电路用于通过数据线向像素电路提供与灰度有关的数据信息;多个发光器件中的单个发光器件的阳极用于连接单个像素电路,多个发光器件的阴极用于接地。
根据本发明的第三方面,提供一种上述像素电路的显示驱动方法,其步骤包括:
①将扫描控制信号从第一电平变为第二电平(在只采取第一扫描线的实施方式中,扫描控制信号即指第一扫描控制信号;在采取第一扫描线和第二扫描线的实施方式中,扫描控制信号即指第一扫描控制信号,此时还需要将第二扫描线的第二扫描控制信号从第二电平变为第一电平)。
则第一晶体管、第二晶体管和第三晶体管连通,第四晶体管和第五晶体管关断;电容元件的第一电极被充电至VDD+VTH,电容元件的第二电极的电压更新至数据信号电压VDATA;其中,VDD为第一电源电压的值,VTH为第一晶体管的第一阈值电压,VDATA为数据线的数据信号电压。
②将扫描控制信号从第二电平变为第一电平(在只采取第一扫描线的实施方式中,扫描控制信号即指第一扫描控制信号;在采取第一扫描线和第二扫描线的实施方式中,扫描控制信号即指第一扫描控制信号,此时还需要将第二扫描线的第二扫描控制信号从第一电平变为第二电平)。
则第二晶体管和第三晶体管关断,第四晶体管和第五晶体管连通;第一晶体管的第一电流导通极的电压VOLED通过第五晶体管传送到电容元件的第二电极,进而通过电容元件耦合至电容元件的第一电极;电容元件的第一电极的电压变为VDD+VTH-VDATA+VOLED,使得第一晶体管产生漏电流IOLED。
③第一晶体管的漏电流IOLED流过发光器件,电路进入发光模式。
当电容元件的第一电极的电荷通过第二晶体管和第三晶体管发生泄漏从而导致流过发光器件的电流和发光器件两端的电压差都增大时,第四晶体管、第五晶体管和电容元件将发光器件两端的电压耦合至电容元件的第一电极,使得流过发光器件的电流减小,从而实现负反馈。
第一电平为高电平,第二电平为低电平;或者第一电平为低电平,第二电平为高电平。本领域的技术人员应当理解,在具体的电路设计中,为了促进电路功能的实现,可以根据电路的实际情况灵活地控制第一扫描控制信号和第二扫描控制信号的高、低电平的转换。
本发明的有益效果是:当电容元件的第一电极的电荷通过第二晶体管和第三晶体管发生泄漏从而导致流过发光器件的电流和发光器件两端的电压差都增大时,第四晶体管、第五晶体管和电容元件将发光器件两端的电压耦合至电容元件的第一电极,使得流过发光器件的电流减小,完成负反馈,进而利用负反馈减少了电压失真,增加了亮度的均匀度。
附图说明
图1为传统的像素电路的结构图;
图2为本发明实施例一的像素电路的结构图;
图3为本发明实施例一的像素电路的驱动信号波形图;
图4为本发明实施例一的像素电路组成的显示装置的结构图;
图5为本发明实施例二的像素电路的结构图;
图6为本发明实施例二的像素电路的驱动信号波形图;
图7为本发明实施例二的像素电路组成的显示装置的结构图;
图8为本发明实施例三的像素电路的结构图;
图9为本发明实施例三的像素电路的驱动信号波形图;
图10为本发明实施例四的像素电路的结构图;
图11为本发明实施例四的像素电路的驱动信号波形图。
具体实施方式
首先对一些术语进行说明,第一至第六晶体管可以是任何形式的晶体管,比如场效应晶体管或者三极管。
如果选用场效应晶体管,则控制极为场效应晶体管的栅极;第一电流导通极为场效应晶体管的漏极,第二电流导通极为场效应晶体管的源极;或者第一电流导通极为场效应晶体管的源极,第二电流导通极为场效应晶体管的漏极。本领域的技术人员应当理解,在具体的电路设计中,为了促进电路功能的实现,可以根据电路的实际情况灵活地将某个场效应晶体管的源极和漏极进行互换。
如果选用三极管,则控制极为三极管的基极,第一电流导通极为三极管的发射极,第二电流导通极为三极管的集电极。本领域的技术人员应当理解,在具体的电路设计中,为了促进电路功能的实现,可以根据电路的实际情况灵活地将某个三极管的发射和集电极进行互换。
第一至第六晶体管还可以是薄膜晶体管(TFT,Thin Film Transistor),此时,晶体管的控制极指的是薄膜晶体管的栅极,第一电流导通极为薄膜晶体管的漏极,第二电流导通极薄膜晶体管的源极。本领域的技术人员应当理解,在具体的电路设计中,为了促进电路功能的实现,可以根据电路的实际情况灵活地将某个薄膜晶体管的源极和漏极进行互换。
本发明各个实施例中所使用的OLED可以是其他发光元件。
一些实施例中,显示装置可以是液晶显示、有机发光显示和电子纸显示(E-paper)等。
下面通过具体实施方式结合附图对本发明作进一步详细说明。
实施例一:
如图2所示为实施例一的像素电路的结构图,包括第一晶体管21、第二晶体管22、第三晶体管23、第四晶体管24、第五晶体管25、发光器件28、电容29、第一扫描控制信号线41和数据信号线51。
第一晶体管21、第二晶体管22、第三晶体管23为P型管;第四晶体管24和第五晶体管25为N型管;第一晶体管21、第四晶体管24和发光器件28串联在电源电压线和地电平之间。
第一晶体管21的控制极耦合至电容29的第一电流导通极,第一晶体管21的第一电流导通极耦合至第二晶体管22的第二电流导通极,第一晶体管21的第二电流导通极耦合至电源电压线,第一晶体管21用于驱动发光器件28,为发光器件28提供灰度有关的电流。
第二晶体管22的控制极耦合至第一扫描控制信号线41,用于响应第一扫描控制信号,第二晶体管22的第一电流导通极耦合至第一晶体管21的控制极,第二晶体管22的第二电流导通极耦合至第一晶体管21的第一电流导通极,第二晶体管22作为开关管,在第一扫描控制信号控制下使得第一晶体管21形成二极管接法,提取第一晶体管21的第一阈值电压有关的信息。
第三晶体管23的控制极耦合至第一扫描控制信号线41,用于响应第一扫描控制信号,第三晶体管23的第一电流导通极耦合至电容29的第二电流导通极,第三晶体管23的第二电流导通极耦合至数据信号线51,第三晶体管23响应第一扫描控制信号,将灰度有关的信息传输至所述电容29的第二电流导通极。
第四晶体管24的控制极耦合至第一扫描控制信号线41,第四晶体管24的第一电流导通极耦合至第一晶体管21的第一电流导通极,第四晶体管24的第二电流导通极耦合至发光器件28的阳极,第四晶体管24用作开关管,用于响应第一扫描控制信号,将发光器件28阳极的电压信息耦合至电容29的两端。
第五晶体管25的控制极耦合至第一扫描控制信号线41,第五晶体管25的第一电流导通极耦合至第四晶体管24的第二电流导通极,第五晶体管25的第二电流导通极耦合至电容29的第二电流导通极,第五晶体管为开关管,用于响应第一扫描控制信号,配合第四晶体24管将发光器件28阳极的电压信息耦合至电容29的两端。
发光器件28的阳极耦合至第四晶体管24的第二电流导通极,发光器件28的阴极耦合至交流地;本实施例的发光器件为OLED。
电容29的第一电流导通极耦合至第一晶体管21的控制极,电容29的第二电流导通极耦合至第三晶体管23的第一电流导通极,电容用于存储灰度有关的数据信息在发光过程中将发光器件的阳极信息反馈至第一晶体管21的控制极。
本实施例中像素电路的驱动信号波形图如图3所示,该像素电路工作过程中一帧时间T可分为二个阶段:第一阈值电压信息产生和数据写入阶段(t1)、和发光阶段(t2),为了方便说明,设第一晶体管21控制极和电容29的第一电极耦合于第一节点A,第三晶体管23的第一电流导通极和电容29的第二电流导通极耦合于第二节点B,第一晶体管21的第一电流导通极和第四晶体管24的第一电流导通极耦合于第三节点C。
(1)第一阈值电压信息产生和数据写入阶段
当前像素行被选通,当前行的第一扫描控制信号VSCAN从高电平变为低电平,则第二晶体管22和第三晶体管23打开,第四晶体管24和第五晶体管25关断,第一晶体管21成为二极管接法,图2中第一节点A被充电至VDD+VTH,此时第二节点B通过第三晶体管23更新至数据电压VDATA,第一节点A和第二节点B之间会产生一个电压差,即VA-VB=VDD+VTH-VDATA,此时完成了第一晶体管的第一阈值电压信息和数据电压信息的提取。其中VDD为第一电源电压的值,VTH为第一晶体管的第一阈值电压。所以,VA=VDD+VTH-VDATA+VB。
(2)发光阶段:
当前行第一扫描控制信号VSCAN从低电平变为高电平,则第二晶体管22和第三晶体管23关断,此时的第一节点A和第二节点B开始悬空,第四晶体管24和第五晶体管25打开,C点的电压通过第五晶体管传送到B点,通过电容耦合至第一节点A,电路进入发光模式。此时A点的电压为VA=VDD+VTH-VDATA+VOLED,流过OLED的电流也即驱动管第一晶体管21的漏电流为:
其中μP,COX和W/L分别为第一晶体管21的迁移率,单位面积栅氧化层电容和宽长比。VOLED为OLED两端的电压差。从公式(2)可以看出流过OLED的电流与第一晶体管21的第一阈值电压VTH无关,因此该像素电路能够补偿驱动管的阈值电压偏移或阈值电压空间的不均匀。
发光过程中,当第一节点A的电荷通过第二晶体管22和第三晶体管23发生泄漏,A点的电压会降低,特别是在存储电容29较小的情况下,此时流过OLED的电流会增大,OLED两端的电压差VOLED会增加,通过导通的第四晶体管24、第五晶体管25和电容29可以将OLED两端的电压信息耦合至第一节点A点,使此时的流过OLED的电流减小,完成负反馈。因此,本发明的像素电路可以改善开关管在关态下的泄露造成的显示不均匀问题。
图4给出了一种由本实施例中的像素电路组成的显示装置,该显示装置包括显示面板、栅极驱动电路30及数据驱动电路40。显示面板包括若干像素阵列,其中像素阵列由M行N列像素电路50按矩阵的形式排列而成,其中M和N均为正整数,像素电路50采用本实施例中提供的像素电路。一般地,像素阵列中,同一行的像素电路50均连接到同一组的第一扫描控制信号线41,该第一扫描控制信号线41可以为当前行的像素电路提供所需要的第一扫描控制信号VSCAN。同一列的像素电路均连接至同一数据信号线51上,当第一扫描控制信号VSCAN从高电平转变为低电平时表示该行被选通,接下来对选通的当前行进行数据写入操作。
需要说明的是,本实施例中,为了方便说明,像素阵列以2×2矩阵的形式给出,实际的像素阵列可以根据情况进行选择布置。
在本发明的其它实施例中,像素电路还可以包括第六晶体管,第六晶体管为P型管,第六晶体管的控制极耦合至上一行的像素电路的第一扫描控制信号线41,第六晶体管的第一电流导通极耦合至第一晶体管21的控制极,第六晶体管的第二电流导通极耦合至第一电源电压线,第六晶体管用于响应上一行的第一扫描控制信号,为该行像素电路中的电容的第一电极进行初始化。
在其它实施例中,还可以通过新的控制线控制第二晶体管22和第五晶体管25,在阈值电压和数据写入之前先对电容29的第一电流导通极进行初始化。
本实施例的像素电路能够防止驱动晶体管的第一阈值电压的变化或不均匀现象;在存储电容很小的情况下实现均匀的亮度;只需要简单的驱动信号,具有较小的存储电容面积,从而增大了开口率;可以制备出高分辨率的显示器;利用负反馈结构,在不增加任何多余晶体管和控制信号的情况下可以减少开关管电荷泄露造成的显示亮度不均匀的问题。
实施例二:
如图5所示为本发明实施例二的像素电路的结构图,包括第一晶体管21、第二晶体管22、第三晶体管23、第四晶体管24、第五晶体管25、发光器件28、电容29、第一扫描控制信号线41、第二扫描控制信号线42和数据信号线51。在器件的选择上与实施例一的主要区别是第四晶体管24和第五晶体管25为P型管。该电路采用的是全P型管的电路结构,可以减少制造过程中的工艺复杂度。电路中连接关系没有发生变化的器件这里就不再赘述,电路连接中区别之处在于,第四晶体管24的控制极耦合至第二扫描控制信号线42,第四晶体管24的第一电流导通极耦合至发光器件28的阳极,第四晶体管24的第二电流导通极耦合至第一晶体管21的第一电流导通极,第四晶体管24用于响应第二扫描控制信号,将发光器件的阳极电压通过第五晶体管25和电容29耦合至第一晶体管21的控制极;第五晶体管25的控制极耦合至第二扫描控制信号线42,第五晶体管25的第一电流导通极耦合至电容29的第二电流导通极,第五晶体管25的第二电流导通极耦合至第四晶体管21的第一电流导通极,第五晶体管25用于响应第二扫描控制信号,配合第四晶体管24和电容29将发光器件的阳极电压耦合至第一晶体管21的控制极。
实施例二中像素电路的驱动信号波形图如图6所示,一帧时间T也分为两个阶段:第一阈值电压信息产生和数据写入阶段(t1)和发光阶段(t2)。
(1)第一阈值电压信息产生和数据写入阶段
当前像素行被选通,当前行的第一扫描控制信号VSCAN从高电平变为低电平,则第二晶体管22和第三晶体管23打开,当前行的第二扫描控制信号VEM从低电平变为高电平,第四晶体管24和第五晶体管25关断,第一晶体管成为二极管接法,图5中第一节点A被充电至VDD+VTH,此时第二节点B通过第三晶体管23更新至数据电压VDATA,第一节点A和第二节点B之间会产生一个电压差,即VA-VB=VDD+VTH-VDATA,此时完成了第一晶体管第一阈值电压信息和数据电压信息的提取。其中VDD为第一电源电压,VTH为第一晶体管的第一阈值电压的值。所以,VA=VDD+VTH-VDATA+VB。
(2)发光阶段:
当前行第一扫描控制信号VSCAN从低电平变为高电平,则第二晶体管22和第三晶体管23关断,此时的第一节点A和第二节点B开始悬空,第二扫描控制信号VEM从高电平转变为低电平,第四晶体管24和第五晶体管25打开,C点的电压通过第五晶体管传送到B点,通过电容耦合至第一节点A,电路进入发光模式。此时A点的电压为VA=VDD+VTH-VDATA+VOLED,流过OLED的电流也即驱动管第一晶体管21的漏电流为:
其中μP,COX和W/L分别为第一晶体管21的迁移率,单位面积栅氧化层电容和宽长比。VOLED为OLED两端的电压差。从公式(3)可以看出流过OLED 28的电流与第一晶体管21的第一阈值电压VTH无关,因此该像素电路能够补偿驱动管的阈值电压偏移或阈值电压空间的不均匀。
发光过程中,当第一节点A点的电荷通过第二晶体管22和第三晶体管23发生泄漏,A点的电压会降低,特别是在存储电容29较小的情况下,此时流过OLED的电流会增大,OLED两端的电压差VOLED会增加,通过导通的第四晶体管24、第五晶体管25和电容29可以将OLED两端的电压信息耦合至第一节点A,使此时的流过OLED的电流减小,完成负反馈。因此,本发明的像素电路可以改善开关管在关态下的泄露造成的显示不均匀问题。与实施例一的不同之处是本实施例采用的是全P型TFT,虽然增加了第二扫描控制信号线42,但减少了制造过程中的工艺复杂度。
图7给出了一种由本实施例中的像素电路组成的显示装置,该显示装置包括显示面板、栅极驱动电路30及数据驱动电路40。显示面板包括若干像素阵列,其中像素阵列由M行N列像素电路50按矩阵的形式排列而成,其中M和N均为正整数,像素电路50采用本实施例中提供的像素电路。一般地,像素阵列中,同一行的像素电路50均连接到同一组的第一扫描控制信号线41和第二扫描控制信号线42上,该第一扫描控制信号线41可以为当前行的像素电路提供所需要的第一扫描控制信号VSCAN,该第二扫描控制信号线42可以为当前行的像素电路提供所需要的第二扫描控制信号VEM。同一列的像素电路均连接至同一数据信号线51上,当第一扫描控制信号VSCAN从高电平转变为低电平时表示该行被选通,接下来对选通的当前行进行数据写入操作。
需要说明的是,本实施例中,为了方便说明,像素阵列以2×2矩阵的形式给出,实际的像素阵列可以根据情况进行选择布置。
在本发明的其它实施例中,像素电路还可以包括第六晶体管,第六晶体管为P型管,第六晶体管的控制极耦合至上一行的像素电路的第一扫描控制信号线41,第六晶体管的第一电流导通极耦合至第一晶体管21的控制极,第六晶体管的第二电流导通极耦合至第一电源电压线,第六晶体管用于响应上一行的第一扫描控制信号,为该行像素电路中的电容的第一电极进行初始化。
在其它实施例中,还可以通过新的控制线控制第二晶体管22和第五晶体管25,在阈值电压和数据写入之前先对电容29的第一电流导通极进行初始化。
本实施例的像素电路能够防止驱动晶体管的第一阈值电压的变化或不均匀现象;在存储电容很小的情况下实现均匀的亮度;只需要简单的驱动信号,具有较小的存储电容面积,从而增大了开口率;可以制备出高分辨率的显示器;利用负反馈结构,在不增加任何多余晶体管和控制信号的情况下可以减少开关管电荷泄露造成的显示亮度不均匀的问题。
实施例三:
如图8所示,本实施例中的像素电路包括第一晶体管21、第二晶体管22、第三晶体管23、第四晶体管24、第五晶体管25、发光器件28、电容29、第一扫描控制信号线41和数据信号线51。
第一晶体管21、第四晶体管24和第五晶体管25为P型管,第二晶体管22、第三晶体管23为N型管;第一晶体管21、第四晶体管24和发光器件28串联在第一电源电压线和地电平之间。
第一晶体管21的控制极耦合至电容29的第一电流导通极,第一晶体管21的第一电流导通极耦合至第二晶体管22的第一电流导通极,第一晶体管21的第二电流导通极耦合至第一电源电压线,第一晶体管用于驱动发光器件,为发光器件提供灰度有关的电流。
第二晶体管22的控制极耦合至第一扫描控制信号线41,用于响应第一扫描控制信号,第二晶体管22的第一电流导通极耦合至第一晶体管21的第一电流导通极,第二晶体管22的第二电流导通极耦合至第一晶体管21的控制极,第二晶体管22作为开关管,在第一扫描控制信号的控制下使得第一晶体管形成二极管接法,提取第一晶体管21的第一阈值电压有关的信息。
第三晶体管23的控制极耦合至第一扫描控制信号线41,用于响应第一扫描控制信号,第三晶体管23的第一电流导通极耦合至数据信号线51,第三晶体管23的第二电流导通极耦合至电容29的第二电流导通极,第三晶体管23用于响应第一扫描控制信号,将灰度有关的信息传输至所述电容的第二电极。
第四晶体管24的控制极耦合至第一扫描控制信号线41,第四晶体管24的第一电流导通极耦合至发光器件28的阳极,第四晶体管24的第二电流导通极耦合至第一晶体管21的第一电流导通极,第四晶体管24用作开关管,用于响应第一扫描控制信号,将发光器件阳极的电压信息耦合至电容的两端。
第五晶体管25的控制极耦合至第一扫描控制信号线41,第五晶体管25的第一电流导通极耦合至电容29的第二电流导通极,第五晶体管25的第二电流导通极耦合至第四晶体管24的第一电流导通极,第五晶体管25为开关管,用于响应第一扫描控制信号,配合第四晶体管24将发光器件29阳极的电压信息耦合至电容的两端。
发光器件28的阳极耦合至第四晶体管24的第一电流导通极,发光器件28的阴极耦合至交流地;本实施例的发光器件为OLED。
电容29的第一电流导通极耦合至第一晶体管21的控制极,电容29的第二电流导通极耦合至第三晶体管23的第二电流导通极,电容用于存储灰度有关的数据信息,在发光过程中将发光器件的阳极信息反馈至第一晶体管21的控制极。
本实施例中像素电路的驱动信号波形图如图9所示,该像素电路工作过程中一帧时间T可分为两个阶段:第一阈值电压信息产生和数据写入阶段(t1)、和发光阶段(t2),为了方便说明,设第一晶体管21控制极和电容的第一电极耦合于第一节点A,第三晶体管23的第二电流导通极和电容29的第二电流导通极耦合于第二节点B,第一晶体管21的第一电流导通极和第四晶体管的第二电流导通极耦合于第三节点C。
(1)第一阈值电压信息产生和数据写入阶段
当前像素行被选通,当前行的第一扫描控制信号VSCAN从低电平变为高电平,则第二晶体管22和第三晶体管23打开,第四晶体管24和第五晶体管25关断,第一晶体管成为二极管接法,图8中第一节点A被充电至VDD+VTH,此时第二节点B通过第三晶体管23更新至数据电压VDATA,第一节点A和第二节点B之间会产生一个电压差,即VA-VB=VDD+VTH-VDATA,此时完成了第一晶体管第一阈值电压信息和数据电压信息的提取。其中VDD为第一电源电压的值,VTH为第一晶体管的第一阈值电压。所以,VA=VDD+VTH-VDATA+VB。
(2)发光阶段:
当前行第一扫描控制信号VSCAN从高电平变为低电平,则第二晶体管22和第三晶体管23关断,此时的第一节点A和第二节点B开始悬空,第四晶体管24和第五晶体管25打开,C点的电压通过第五晶体管传送到B点,通过电容耦合至第一节点A,电路进入发光模式。此时A点的电压为VA=VDD+VTH-VDATA+VOLED,流过OLED的电流也即驱动管第一晶体管21的漏电流为:
其中μP,COX和W/L分别为第一晶体管21的迁移率,单位面积栅氧化层电容和宽长比。VOLED为OLED两端的电压差。从公式(4)可以看出流过OLED的电流与第一晶体管21的第一阈值电压VTH无关,因此该像素电路能够补偿驱动管的阈值电压偏移或阈值电压空间的不均匀。
在本发明的其它实施例中,像素电路还可以包括第六晶体管,第六晶体管为N型管,第六晶体管的控制极耦合至上一行的第一扫描控制信号线,第六晶体管的第一电流导通极耦合至第一电源电压线,第六晶体管的第二电流导通极耦合至第一晶体管21的控制极,第六晶体管用于响应上一行的第一扫描控制信号,为该行像素电路中的电容的第一电极进行初始化。
发光过程中,当第一节点A的电荷通过第二晶体管22和第三晶体管23发生泄漏,A点的电压会降低,特别是在存储电容29较小的情况下,此时流过OLED的电流会增大,OLED两端的电压差VOLED会增加,通过导通的第四晶体管24、第五晶体管25和电容29可以将OLED两端的电压信息耦合至第一节点A,使此时的流过OLED的电流减小,完成负反馈。因此,本发明的像素电路可以改善开关管在关态下的泄露造成的显示不均匀问题。
在其它实施例中,像素电路还可以包括第六晶体管,第六晶体管为N型管,第六晶体管的控制极耦合至上一行的第一扫描控制信号线41,第六晶体管的第一电流导通极耦合至第一电源电压线,第六晶体管的第二电流导通极耦合至第一晶体管21的控制极,第六晶体管用于在上一行的第一扫描控制信号的作用下对电容29的第一电流导通极进行初始化。
在其它实施例中,还可以通过新的控制线控制第二晶体管22和第五晶体管25,在阈值电压和数据写入之前先对电容29的第一电流导通极进行初始化。
本实施例的像素电路能够防止驱动晶体管的第一阈值电压的变化或不均匀现象;在存储电容很小的情况下实现均匀的亮度;只需要简单的驱动信号,具有较小的存储电容面积,从而增大了开口率;可以制备出高分辨率的显示器;利用负反馈结构,在不增加任何多余晶体管和控制信号的情况下可以减少开关管电荷泄露造成的显示亮度不均匀的问题。
实施例四:
如图图10所示,本实施例中的像素电路包括第一晶体管21、第二晶体管22、第三晶体管23、第四晶体管24、第五晶体管25、发光器件28、电容29、第一扫描控制信号线41、第二扫描控制信号线42和数据信号线51。本实施例与实施例三在器件选择上的不同之处在于,本实施例中的像素电路的第四晶体管24和第五晶体管25为N型管,该电路可以减少制造过程中的工艺复杂度。电路中连接关系没有发生变化的器件这里就不再赘述,电路连接中区别之处在于,第四晶体管24的控制极耦合至第二扫描控制信号线42,第四晶体管24的第一电流导通极耦合至第一晶体管21的第一电流导通极,第四晶体管24的第二电流导通极耦合至发光器件的阳极,用于响应第二扫描控制信号,将发光器件的阳极电压通过第五晶体管25和电容29耦合至第一晶体管21的控制极;第五晶体管25的控制极耦合至第二扫描控制信号线42,第五晶体管25的第一电流导通极耦合至第四晶体管24的第二电流导通极,第五晶体管25的第二电流导通极耦合至电容29的第二电流导通极,用于响应第二扫描控制信号,将发光器件的阳极电压配合第四晶体管24和电容29耦合至第一晶体管21的控制极。
实施例四中像素电路的驱动信号波形图如图11所示,一帧时间T也分为二个阶段:第一阈值电压信息产生和数据写入阶段(t1)和发光阶段(t2)。
(1)第一阈值电压信息产生和数据写入阶段
当前像素行被选通,当前行的第一扫描控制信号VSCAN从低电平变为高电平,则第二晶体管22和第三晶体管23打开,当前行的第二扫描控制信号VEM从高电平变为低电平,第四晶体管24和第五晶体管25关断,第一晶体管成为二极管接法,图11中第一节点A被充电至VDD+VTH,此时第二节点B通过第三晶体管23更新至数据电压VDATA,第一节点A和第二节点B之间会产生一个电压差,即VA-VB=VDD+VTH-VDATA,此时完成了第一晶体管第一阈值电压信息和数据电压信息的提取。其中VDD为第一电源电压线,VTH为第一晶体管的第一阈值电压的值。所以,VA=VDD+VTH-VDATA+VB。
(2)发光阶段:
当前行第一扫描控制信号VSCAN从高电平变为低电平,则第二晶体管22和第三晶体管23关断,此时的第一节点A和第二节点B开始悬空,VTH从低电平转变为高电平,第四晶体管24和第五晶体管25打开,C点的电压通过第五晶体管传送到B点,通过电容耦合至第一节点A,电路进入发光模式。此时A点的电压为VA=VDD+VTH-VDATA+VOLED,流过OLED的电流也即驱动管第一晶体管21的漏电流为:
其中μP,COX和W/L分别为第一晶体管21的迁移率,单位面积栅氧化层电容和宽长比。VOLED为OLED两端的电压差。从公式(5)可以看出流过OLED 28的电流与第一晶体管21的第一阈值电压VTH无关,因此该像素电路能够补偿驱动管的阈值电压偏移或阈值电压空间的不均匀。
发光过程中,当第一节点A点的电荷通过第二晶体管22和第三晶体管23发生泄漏,A点的电压会降低,特别是在存储电容29较小的情况下,此时流过OLED的电流会增大,OLED两端的电压差VOLED会增加,通过导通的第四晶体管24、第五晶体管25和电容29可以将OLED两端的电压信息耦合至第一节点A,使此时的流过OLED的电流减小,完成负反馈。因此,本发明的像素电路可以改善开关管在关态下的泄露造成的显示不均匀问题。与实施例三的不同之处是本实施例采用的主要是N型TFT,虽然增加了第二扫描控制信号线42,但减少了制造过程中的工艺复杂度。
在其它实施例中,像素电路还可以包括第六晶体管,第六晶体管的类型与第二晶体管22和第三晶体管23相同,即第六晶体管为N型管,第六晶体管的控制极耦合至上一行的第一扫描控制信号线41,第六晶体管的第一电流导通极耦合至第一电源电压线,第六晶体管的第二电流导通极耦合至第一晶体管21的控制极,第六晶体管用于在上一行的第一扫描控制信号的作用下对电容29的第一电流导通极进行初始化。
在其它实施例中,还可以通过新的控制线控制第二晶体管22和第五晶体管25,在阈值电压和数据写入之前先对电容29的第一电流导通极进行初始化。
本实施例的像素电路能够防止驱动晶体管的第一阈值电压的变化或不均匀现象;在存储电容很小的情况下实现均匀的亮度;只需要简单的驱动信号,具有较小的存储电容面积,从而增大了开口率;可以制备出高分辨率的显示器;利用负反馈结构,在不增加任何多余晶体管和控制信号的情况下可以减少开关管电荷泄露造成的显示亮度不均匀的问题。
以上四个实施例中,第一至第六晶体管可以都是非晶硅N沟道薄膜晶体管,也可以都是多晶硅N沟道薄膜晶体管,还可以都是多晶硅P沟道薄膜晶体管。如果均为多晶硅P沟道薄膜晶体管,则电路图的连接根据N沟道与P沟道极性的不同而相应地改变,本领域技术人员能够根据现有技术做出改变,此处不再附图赘述。
上述实施例是按照已连接了发光器件的情况进行说明的,在另外的实施例中,也可以是将不包括发光器件的像素电路先制作在基板上,留出与发光器件连接的接线端子,然后再制作发光器件,并在组装过程中将发光器件和像素电路连接。
以上内容是结合具体的实施方式对本发明所作的进一步详细说明,不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干简单推演或替换。
Claims (10)
1.一种像素电路,其被布置在以第一方向排列的供应控制信号的扫描线和以第二方向排列的供应数据信号的数据线之间,其特征在于,包括:第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、电容元件;
所述第一晶体管的控制极耦合至所述电容元件的第一电极,所述第一晶体管的第一电流导通极耦合至所述第二晶体管的第二电流导通极,所述第一晶体管的第二电流导通极耦合至第一电源电压;
所述第二晶体管的控制极耦合至所述扫描线,所述第二晶体管的第一电流导通极耦合至所述第一晶体管的控制极,所述第二晶体管的第二电流导通极耦合至所述第一晶体管的第一电流导通极;
所述第三晶体管的控制极耦合至所述扫描线,所述第三晶体管的第一电流导通极耦合至所述电容元件的第二电极,所述第三晶体管的第二电流导通极耦合至所述数据线;
所述第四晶体管的控制极耦合至所述扫描线,所述第四晶体管的第一电流导通极耦合至所述第一晶体管的第一电流导通极,所述第四晶体管的第二电流导通极耦合至发光器件;
所述第五晶体管的控制极耦合至所述扫描线,所述第五晶体管的第一电流导通极耦合至所述第四晶体管的第二电流导通极,所述第五晶体管的第二电流导通极耦合至所述电容元件的第二电极。
2.如权利要求1所述的像素电路,其特征在于,在所述发光器件被驱动时,
在第一阶段,所述第二晶体管和所述第三晶体管由所述扫描线控制在导电状态,所述第四晶体管和所述第五晶体管由所述扫描线控制在不导电状态,所述第一晶体管成为二极管接法,传播在所述数据线上的数据被写入所述电容元件;
在第二阶段,所述第二晶体管和所述第三晶体管由所述扫描线控制在不导电状态,所述第四晶体管和所述第五晶体管由所述扫描线控制在导电状态,所述发光器件发光。
3.如权利要求1或2所述的像素电路,其特征在于,
所述第一晶体管、所述第二晶体管和所述第三晶体管为P型管,所述第四晶体管和所述第五晶体管为N型管;
或者,所述第一晶体管、所述第四晶体管和所述第五晶体管为P型管,所述第二晶体管和所述第三晶体管为N型管。
4.如权利要求1所述的像素电路,其特征在于,所述扫描线包括第一扫描线和第二扫描线,所述第二晶体管的控制极和所述第三晶体管的控制极耦合至所述第一扫描线,所述第四晶体管的控制极和所述第五晶体管的控制极耦合至所述第二扫描线。
5.如权利要求4所述的像素电路,其特征在于,在所述发光器件被驱动时,
在第一阶段,所述第二晶体管和所述第三晶体管由所述第一扫描线控制在导电状态,所述第四晶体管和所述第五晶体管由所述第二扫描线控制在不导电状态,所述第一晶体管成为二极管接法,传播在所述数据线上的数据被写入所述电容元件;
在第二阶段,所述第二晶体管和所述第三晶体管由所述第一扫描线控制在不导电状态,所述第四晶体管和所述第五晶体管由所述第二扫描线控制在导电状态,所述发光器件发光。
6.如权利要求4或5所述的像素电路,其特征在于,
所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管和所述第五晶体管为P型管;
或者,所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管和所述第五晶体管为N型管。
7.如权利要求1所述的像素电路,其特征在于,还包括第六晶体管,所述第六晶体管的控制极耦合至所述像素电路所在行的前一行的扫描线,所述第六晶体管的第一电流导通极耦合至所述第一晶体管的控制极,所述第六晶体管的第二电流导通极耦合至第二电源电压。
8.一种显示装置,包括:
以第一方向排列的多条扫描线;
栅极驱动电路,用于产生扫描信号,与多条扫描线分别连接;
以第二方向排列的多条数据线;
数据驱动电路,用于产生数据信号,与多条数据线分别连接;
其特征在于,还包括多个如权利要求1-7任一项所述的像素电路以及与多个所述像素电路对应的多个发光器件,所述像素电路和发光器件被布置在相交叉的所述扫描线和所述数据线之间。
9.一种如权利要求1、2、3或7所述的像素电路的显示驱动方法,其特征在于,包括:
在第一阶段,所述第二晶体管和所述第三晶体管由所述扫描线控制在导电状态,所述第四晶体管和所述第五晶体管由所述扫描线控制在不导电状态,所述第一晶体管成为二极管接法,传播在所述数据线上的数据被写入所述电容元件;
在第二阶段,所述第二晶体管和所述第三晶体管由所述扫描线控制在不导电状态,所述第四晶体管和所述第五晶体管由所述扫描线控制在导电状态,所述发光器件发光;
当所述电容元件的第一电极的电荷通过所述第二晶体管和所述第三晶体管发生泄漏从而导致流过发光器件的电流和发光器件两端的电压差都增大时,所述第四晶体管、所述第五晶体管和所述电容元件将发光器件两端的电压耦合至所述电容元件的第一电极,使得流过发光器件的电流减小,从而实现负反馈。
10.一种如权利要求1、4、5、6或7所述的像素电路的显示驱动方法,其特征在于,包括:
在第一阶段,所述第二晶体管和所述第三晶体管由所述第一扫描线控制在导电状态,所述第四晶体管和所述第五晶体管由所述第二扫描线控制在不导电状态,所述第一晶体管成为二极管接法,传播在所述数据线上的数据被写入所述电容元件;
在第二阶段,所述第二晶体管和所述第三晶体管由所述第一扫描线控制在不导电状态,所述第四晶体管和所述第五晶体管由所述第二扫描线控制在导电状态,所述发光器件发光;
当所述电容元件的第一电极的电荷通过所述第二晶体管和所述第三晶体管发生泄漏从而导致流过发光器件的电流和发光器件两端的电压差都增大时,所述第四晶体管、所述第五晶体管和所述电容元件将发光器件两端的电压耦合至所述电容元件的第一电极,使得流过发光器件的电流减小,从而实现负反馈。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410789467.9A CN105096818B (zh) | 2014-12-17 | 2014-12-17 | 显示装置及其像素电路、驱动方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410789467.9A CN105096818B (zh) | 2014-12-17 | 2014-12-17 | 显示装置及其像素电路、驱动方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105096818A CN105096818A (zh) | 2015-11-25 |
CN105096818B true CN105096818B (zh) | 2017-11-28 |
Family
ID=54577114
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410789467.9A Active CN105096818B (zh) | 2014-12-17 | 2014-12-17 | 显示装置及其像素电路、驱动方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105096818B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3493191A1 (en) * | 2017-11-29 | 2019-06-05 | Samsung Display Co., Ltd. | Pixel and display device having the same |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109256086A (zh) | 2017-07-12 | 2019-01-22 | 京东方科技集团股份有限公司 | 像素电路及其驱动方法、阵列基板、显示面板 |
CN107731149B (zh) * | 2017-11-01 | 2023-04-11 | 北京京东方显示技术有限公司 | 显示面板的驱动方法、驱动电路、显示面板和显示装置 |
CN108230982A (zh) * | 2018-01-19 | 2018-06-29 | 京东方科技集团股份有限公司 | 像素驱动电路及方法、显示面板 |
CN114758619A (zh) * | 2018-08-30 | 2022-07-15 | 京东方科技集团股份有限公司 | 一种像素电路及其驱动方法、显示面板及显示装置 |
CN111243493B (zh) * | 2018-11-29 | 2022-07-08 | 成都辰显光电有限公司 | 一种像素电路、显示装置和像素电路的驱动方法 |
CN111462696A (zh) * | 2020-04-24 | 2020-07-28 | 昆山国显光电有限公司 | 像素驱动电路、显示面板及终端设备 |
CN114093320A (zh) * | 2021-11-26 | 2022-02-25 | 长沙惠科光电有限公司 | 像素电路、像素驱动方法及显示装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100560479B1 (ko) * | 2004-03-10 | 2006-03-13 | 삼성에스디아이 주식회사 | 발광 표시 장치 및 그 표시 패널과 구동 방법 |
KR100732828B1 (ko) * | 2005-11-09 | 2007-06-27 | 삼성에스디아이 주식회사 | 화소 및 이를 이용한 발광 표시장치 |
KR100833753B1 (ko) * | 2006-12-21 | 2008-05-30 | 삼성에스디아이 주식회사 | 유기 전계 발광 표시 장치 및 그 구동방법 |
CN101656043B (zh) * | 2009-09-01 | 2011-05-04 | 友达光电股份有限公司 | 像素电路、主动式矩阵有机发光二极管显示器及驱动方法 |
CN102842283B (zh) * | 2012-08-14 | 2014-12-10 | 京东方科技集团股份有限公司 | 一种像素电路、显示装置及其驱动方法 |
-
2014
- 2014-12-17 CN CN201410789467.9A patent/CN105096818B/zh active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3493191A1 (en) * | 2017-11-29 | 2019-06-05 | Samsung Display Co., Ltd. | Pixel and display device having the same |
KR102458407B1 (ko) | 2017-11-29 | 2022-10-31 | 삼성디스플레이 주식회사 | 화소 및 화소를 포함하는 표시 장치 |
Also Published As
Publication number | Publication date |
---|---|
CN105096818A (zh) | 2015-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105096818B (zh) | 显示装置及其像素电路、驱动方法 | |
CN104715723B (zh) | 显示装置及其像素电路和驱动方法 | |
CN104821150B (zh) | 像素电路及其驱动方法和显示装置 | |
CN105096819B (zh) | 一种显示装置及其像素电路 | |
CN104867442B (zh) | 一种像素电路及显示装置 | |
CN104575378B (zh) | 像素电路、显示装置及显示驱动方法 | |
CN103971640B (zh) | 一种像素驱动电路及其驱动方法和显示装置 | |
CN104465715B (zh) | 像素电路、驱动方法、显示面板及显示装置 | |
CN105741781B (zh) | Amoled像素驱动电路及像素驱动方法 | |
CN103440840B (zh) | 一种显示装置及其像素电路 | |
CN104867441B (zh) | 一种像素电路、显示装置及显示驱动方法 | |
CN105895028B (zh) | 一种像素电路及驱动方法和显示设备 | |
CN105096817B (zh) | 像素电路及其驱动方法和一种显示装置 | |
CN107274825A (zh) | 显示面板、显示装置、像素驱动电路及其控制方法 | |
CN109087610A (zh) | Amoled像素驱动电路、驱动方法及显示面板 | |
CN104700780B (zh) | 一种像素电路的驱动方法 | |
CN106782322B (zh) | Amoled像素驱动电路及amoled像素驱动方法 | |
CN104318898B (zh) | 像素电路、驱动方法和显示装置 | |
CN106910468A (zh) | 显示面板、显示装置及像素电路的驱动方法 | |
CN107358915A (zh) | 一种像素电路、其驱动方法、显示面板及显示装置 | |
CN107516488A (zh) | 一种像素电路、其驱动方法、显示面板及显示装置 | |
CN106710529A (zh) | 一种像素驱动电路、驱动方法及有机发光显示面板 | |
CN106952617A (zh) | 像素驱动电路及方法、显示装置 | |
CN109979394A (zh) | 像素电路及其驱动方法、阵列基板及显示装置 | |
CN104637446B (zh) | 像素电路及其驱动方法和一种显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |