CN104680968B - 像素电路及其显示装置和一种像素电路驱动方法 - Google Patents

Abstract

本申请公开了一种像素电路及其显示装置和一种像素电路驱动方法。在数据输入阶段，通过第四晶体管将数据线上的数据电压信号转换成编程电流信号，并在驱动晶体管的控制极和第二极之间形成编程电压，将该编程电压存储于存储电容中；在发光阶段，编程电压导通驱动晶体管，并形成与编程电流相同的驱动电流，从而驱动发光元件。驱动电流的大小与驱动晶体管的阈值电压，迁移率以及发光元件的阈值电压无关，保证了补偿的精确性和高速性。此外，本申请电路结构简单，可以有效增加像素的开口率，提高面板的成品率，降低生产成本。

Description

像素电路及其显示装置和一种像素电路驱动方法

技术领域

本申请涉及一种显示装置，尤其涉及一种像素电路及其驱动方法。

背景技术

有机发光二极管（Organic Light-Emitting Diode，OLED）显示因具有高亮度、高发光效率、宽视角和低功耗等优点，近年来被人们广泛研究，并迅速应用到新一代的显示当中。OLED显示的驱动方式可以为无源矩阵驱动（Passive Matrix OLED，PMOLED）和有源矩阵驱动（Active Matrix OLED，AMOLED）两种。无源矩阵驱动虽然成本低廉，但是存在交叉串扰现象不能实现高分辨率的显示，且无源矩阵驱动电流大，降低了OLED的使用寿命。相比之下，有源矩阵驱动方式在每个像素上设置数目不同的晶体管作为电流源，避免了交叉串扰，所需的驱动电流较小，功耗较低，使OLED的寿命增加，可以实现高分辨的显示。

传统AMOLED的像素电路是简单的两薄膜场效应晶体管（Thin Film Transistor，TFT）结构，如图1所示，该像素电路10包括开关晶体管13、电容16、驱动晶体管14和发光件OLED15。开关晶体管13响应来自扫描控制线VSCAN12的控制信号，采样来自数据线VDATA11的数据信号。电容16在开关晶体管13关断后保存所采样的数据信号电压。驱动晶体管14在给定的发光期间根据电容16所保留的输入电压来供应输出电流。发光件OLED15通过来自驱动晶体管14的输出电流来发出其亮度与数据信号相称的光。根据晶体管的电压电流公式，驱动晶体管14流过的电流可以表示为：

I_DS=1/2μC_oxW/L(V_G-V_OLED-V_TH)²……（0-1）

式（0-1）中，I_DS为漏极流向源极的漏极电流，μ为驱动晶体管14的有效迁移率，C_ox为驱动晶体管14单位面积的栅电容，W、L分别为TFT器件的有效沟道宽度和沟道长度，V_G为驱动晶体管14的栅极电压，V_OLED是OLED15上的偏置电压，V_TH为TFT器件的阈值电压。

这种电路虽然结构简单，但不能补偿驱动晶体管14阈值电压V_TH漂移、OLED15阈值电压漂移或面板各处TFT阈值电压V_TH不均匀等问题。当V_TH发生漂移或在面板上各处V_TH的值不一致时，根据式（0-1）驱动电流I_DS就会改变，并且面板上不同的像素因偏置电压V_OLED的不同，漂移情况也不一样，这将导致面板显示的不均匀性。

目前，为了解决TFT的V_TH漂移带来的问题，不管AMOLED的像素电路采用的工艺是多晶硅（poly-Si）技术、非晶硅（a-Si）技术还是氧化物半导体技术，其在构成像素电路时都需要提供阈值电压V_TH补偿机制。目前出现了很多提供补偿的像素电路，这些电路大致可以分为两类：电压驱动型像素电路和电流驱动型像素电路。电流驱动型像素电路主要采用电流镜或者电流源将数据电流按一定比例复制为驱动电流的方式来点亮发光件。由于OLED是电流型器件，因此采用电流驱动型电路可以很精确的补偿阈值电压的漂移和迁移率的不同。但是在实际应用时，由于数据线上的寄生电容效应，数据电流的建立需要较长的时间，这个问题在小电流的情况下更加突出，严重影响了电路的驱动速度。电压驱动型像素电路相对于电流驱动型像素电路有很快的充放电速度，可以满足大面积、高分辨显示的需要。但是电压型像素电路不能很精确的补偿阈值电压的漂移，且对于面板上不同器件迁移率的差异很难有补偿作用。

考虑以上因素，一个既能如电流型电路一样精确补偿TFT或OLED的V_TH漂移或TFT的不均匀性，又可以和电压型驱动电路一样实现快速的数据输入，且电路结构简单，使用器件数目少的像素驱动电路将会有很明显的优势。

发明内容

本申请提供一种像素电路及其显示装置和一种像素电路驱动方法，从而精确地补偿晶体管或发光元件的阈值电压漂移并且实现快速地输入数据。

根据本申请的第一方面，本申请提供一种像素电路，包括：

用于耦合在第一公共电极和第二公共电极之间的发光支路，发光支路包括用于串联在第一公共电极和第二公共电极之间的驱动晶体管、第三开关晶体管和发光元件。驱动晶体管的控制极耦合至存储节点，驱动晶体管根据存储节点的电位，为发光元件提供驱动电流。第三开关晶体管的控制极用于输入发光控制扫描信号，第三开关晶体管在发光控制扫描信号的控制下在导通和关闭状态之间进行切换。

存储电容，存储电容的第一端耦合至存储节点，第二端和驱动晶体管的第二极耦合至电流节点。

第二开关晶体管，第二开关晶体管的第二极耦合至所述存储节点，第一极用于在第二开关晶体管导通的状态下输入第二参考电位，控制极用于输入第一扫描信号。

第四晶体管，第四晶体管的第一极耦合至电流节点，第二极耦合至数据线上，控制极用于输入第二扫描信号。

在数据输入阶段，第二开关晶体管和第四晶体管分别在第一扫描信号和第二扫描信号的有效信号控制下导通，为存储节点存储编程电压。

根据本申请的第二方面，本申请提供第二种像素电路，包括：

用于耦合在第一公共电极和第二公共电极之间的发光支路，发光支路包括用于串联在第一公共电极和第二公共电极之间的的驱动晶体管、第三开关晶体管和发光元件。驱动晶体管的控制极耦合至存储节点，驱动晶体管根据存储节点的电位，为发光元件提供驱动电流。第三开关晶体管的控制极用于输入发光控制扫描信号，第三开关晶体管在发光控制扫描信号的控制下在导通和关闭状态之间进行切换。

存储电容，存储电容的第一端耦合至存储节点，第二端和驱动晶体管的第二极耦合至电流节点。

第二开关晶体管，第二开关晶体管的第二极耦合至存储节点，第一极用于在第二开关晶体管导通的状态下输入第二参考电位，控制极用于输入第一扫描信号。

第五晶体管，第五晶体管的控制极用于输入第二扫描信号，第一极耦合到数据线上。

第四晶体管，第四晶体管的控制极耦合到第五晶体管的第二极，第一极耦合至电流节点，第二极用于在导通的状态下输入第一参考电位。

在数据输入阶段，第二开关晶体管响应第一扫描信号导通，第五开关晶体管响应第二扫描信号输入所述数据线上的数据电压导通所述第四晶体管，为存储节点存储编程电压。

根据本申请的第三方面，本申请提供一种显示装置，包括：

像素电路矩阵，像素电路矩阵包括排列成n行m列矩阵的上述像素电路，其中，n和m为大于0的整数。

栅极驱动电路，用于产生扫描脉冲信号，并通过沿第一方向形成的各行扫描线向像素电路提供扫描信号。

数据驱动电路，用于产生代表灰度信息的数据电压信号，并通过沿第二方向形成的各数据线向像素电路提供数据电压信号。

控制器，用于向栅极驱动电路和数据驱动电路提供控制时序。

根据本申请的第四方面，本申请提供一种上述像素电路的驱动方法，像素电路的每一驱动周期包括数据输入阶段和发光阶段，驱动方法具体包括：

在数据输入阶段，第四晶体管将数据线上的数据电压转换成编程电流；驱动晶体管根据编程电流在驱动晶体管的控制极和第二极之间形成编程电压；存储电容存储所述编程电压。

在发光阶段，驱动晶体管根据存储电容存储的编程电压驱动产生驱动电流，并驱动发光元件发光。

本申请的有益效果是：采用本申请的像素电路及其显示装置和一种像素电路驱动方法，可以快速地输入数据并准确补偿晶体管或发光元件的阈值电压漂移。本申请电路结构简单，使用器件数目少，可以有效增加像素的开口率和面板的成品率，降低生产成本。

附图说明

图1为现有技术的无补偿两TFT像素电路；

图2为本申请实施例一的电路结构图；

图3为本申请实施例一的信号时序图；

图4为本申请实施例二的电路结构图；

图5为本申请实施例三的电路结构图；

图6为本申请实施例四的电路结构图；

图7为本申请实施例四的信号时序图；

图8为本申请实施例五的电路结构图；

图9为本申请实施例五的信号时序图；

图10为本申请实施例六的电路结构图；；

图11为本申请实施例七显示装置结构图；

图12为本申请实施例七显示电路驱动方法流程图。

具体实施方式

下面通过具体实施方式结合附图对本发明作进一步详细说明。

首先对一些术语进行说明：本申请中的晶体管可以是任何结构的晶体管，比如双极型晶体管(BJT)或者场效应晶体管(FET)。当晶体管为双极型晶体管时，其控制极是指双极型晶体管的基极，第一极可以为双极型晶体管的集电极或发射极，对应的第二极可以为双极型晶体管的发射极或集电极；当晶体管为场效应晶体管时，其控制极是指场效应晶体管的栅极，第一极可以为场效应晶体管的漏极或源极，对应的第二极可以为场效应晶体管的源极或漏极。显示器中的晶体管通常为一种场效应晶体管：薄膜晶体管(TFT)。下面以晶体管为场效应晶体管为例对本申请做详细的说明，在其它实施例中晶体管也可以是双极型晶体管。

发光元件为有机发光二极管（Organic Light-Emitting Diode，OLED），在其它实施例中，也可以是其它发光元件。

需要说明的是：第一公共电极VDD和第二公共电极VSS并非本申请像素电路的一部分，为了使本领域普通技术人员更好地理解本申请的技术方案，而特别引入第一公共电极VDD和第二公共电极VSS予以描述。

实施例一：

如图2所示为本申请像素电路一种实施例的结构，包括：发光元件20、驱动晶体管21、第三开关晶体管23、存储电容25、第二开关晶体管22和第四晶体管24。

在本实施例中，发光元件20的阳极耦合到第一公共电极VDD，阴极耦合到驱动晶体管21的第一极（例如漏极）；驱动晶体管21的控制极（例如栅极）耦合至存储节点26，第二极（例如源极）耦合到电流节点27；第三开关晶体管23的第一极（例如漏极）耦合到电流节点27，第二极（例如源极）耦合到第二公共电极VSS，控制极（例如栅极）用于输入发光控制扫描信号EM；存储电容25的一端耦合到存储节点26，另一端耦合到电流节点27；第二开关晶体管22的第一极（例如漏极）耦合至第二参考电位V_REF2，第二极（例如源极）耦合到存储节点26，控制极（例如栅极）用于输入第一扫描信号scan1；第四晶体管24的第一极（例如漏极）耦合至电流节点27，第二极（例如源极）耦合到数据线Data上，用于输入数据电压信号V_DATA，控制极（例如栅极）用于输入第二扫描信号scan2。

像素驱动过程分为数据输入阶段和发光阶段，如图3所示为本实施例的信号时序，下面结合图2和图3具体描述本实施例的驱动过程。

在数据输入阶段，发光控制扫描信号EM为低电平，该阶段第三晶体管23处于截止状态；第一扫描信号scan1和第二扫描信号scan2为高电平，使得第二开关晶体管22和第四晶体管24都处于导通状态。为了使第四晶体管24工作在饱和区，在本实施例中，第二扫描信号scan2的有效信号为高电平V_H。数据线Data上提供的数据电压为V_DATA，且满足V_H-V_DATA-V_TH4<V_CRT-V_DATA，其中V_TH4和V_CRT分别是第四晶体管的阈值电压和电流节点27的电位。此时，第四晶体管24处于饱和区，所以会产生编程电流I_P，所称编程电流I_P的大小为：

式（1-1）中，μ，C_ox，W₄和L₄分别为第四晶体管24的有效迁移率，单位面积栅电容，沟道宽度和沟道长度。形成的编程电流I_P从第一公共电极VDD流经发光元件20和驱动晶体管21，最终从电流节点27经第四晶体管24流到数据线Data上。当编程电流I_P稳定以后，可以得出：

其中，W₁，L₁和V_TH1分别是驱动晶体管21的沟道宽度，沟道长度和阈值电压，此外，V_REF2-V_CRT则是存储节点26和电流节点27之间的电位差，该电位差则存储在存储电容25的两端，表示为V_GS1。

数据输入阶段过后，紧接着是发光阶段。在发光阶段，第一扫描信号scan1和第二扫描信号scan2变为低电平，使得第二开关晶体管22和第四晶体管24都处于截止状态；发光控制扫描信号EM变为高电平，第三晶体管23处于导通状态。在该阶段，电流节点27的电位虽然会发生变化，但是，由于存储节点处于悬浮状态，保存在存储电容25两端的电压V_GS1不会变化。因此该阶段流过发光元件20的电流与编程电流一样，仍然是I_P。

由式（1-1）表明：I_P的大小与驱动晶体管21的阈值电压，迁移率以及过发光元件20的阈值电压无关；而只与第四晶体管24的阈值电压V_TH4、数据电压V_DATA以及第二扫描信号Scan2的高电平V_H有关。在像素电路中，第四晶体管24长时间处于截止状态，该晶体管的阈值电压不会发生变化，因此，I_P只与数据电压V_DATA有关。式（1-2）表明，当驱动晶体管21阈值电压V_TH1发生漂移时，V_GS1也会跟着改变，而不会影响编程电流I_P的大小，可以补偿漂移问题。本实施例的像素电路可以完美地补偿由于驱动晶体管21或发光元件20本身老化带来的亮度问题。

本实施例的电路结构简单，不仅可以补偿晶体管的阈值漂移，也可以补偿OLED的阈值漂移。此外当晶体管的初始阈值电压为负值时，传统的电压型阈值补偿电路就无法再提供补偿，而本实施例采用内置电流源的方式，对于正负阈值电压都有很好的补偿作用。这一点在采用耗尽型晶体管作为驱动管的显示装置中极为有利。

实施例二：

请参考图4，本实施例与实施例一不同之处在于，第二开关晶体管22的第一极（例如漏极）耦合至驱动晶体管21的第一极（例如漏极），由驱动晶体管21的第一极为第二开关晶体管22的第一极提供第二参考电位。同样地，像素驱动过程也分为数据输入阶段和发光阶段，如图3所示为本实施例的信号时序，下面结合图4和图3具体描述本实施例的驱动过程。

在数据输入阶段，同样地，为了使第四晶体管24工作在饱和区，在本实施例中，第二扫描信号scan2的有效信号为高电平V_H。各电位也应该满足V_H-V_DATA-V_TH4<V_CRT-V_DATA，其中，V_DATA为数据线Data上提供的数据电压，V_TH4和V_CRT分别是第四晶体管的阈值电压和电流节点27的电位。根据图4分析可得，编程电流I_P大小为：

式（2-1）中各参数含义同实施例一中式（1-1），编程电流I_P的流向亦同实施例一，不再赘述。当编程电流I_P稳定以后，可以得出：

式（2-2）中，V_GS1是存储节点26和电流节点27的电位差，存储在存储电容25的两端，其它参数同实施例一。

在发光阶段，由于存储节点26处于悬浮状态，存储于存储电容25两端的电压V_GS1未发生变化，因此在发光阶段，流过机发光二极管20的电流仍然是I_P。

式（2-1）表明：I_P的大小与驱动晶体管21的阈值电压，迁移率以及过发光元件20的阈值电压无关；而只与第四晶体管24的阈值电压V_TH4、数据电压V_DATA以及第二扫描信号Scan2的高电平V_H有关。在像素电路中，第四晶体管24长时间处于截止状态，该晶体管的阈值电压不会发生变化，因此，I_P只与数据电压V_DATA有关。式（2-2）表明，当驱动晶体管21阈值电压V_TH1发生漂移时，V_GS1也会跟着改变，而不会影响编程电流I_P的大小，可以补偿漂移问题。本实施例的像素电路可以完美地补偿由于驱动晶体管21或发光元件20本身老化带来的亮度问题。

实施例三：

如图5所示，本实施例与实施例二不同之处在于，发光元件20位于第三开关晶体管23和第二公共电极VSS之间，其中，发光元件20的阳极耦合到第三开关晶体管23的第二极（例如源极），阴极耦合到第二公共电极VSS。同样地，像素驱动过程也分为数据输入阶段和发光阶段，如图3所示为本实施例的信号时序，下面结合图5和图3具体描述本实施例的驱动过程。

在数据输入阶段，各电位也应该满足V_H-V_DATA-V_TH4<V_CRT-V_DATA，其中，各参数的含义可参照实施例一或二。根据图5分析可得，编程电流I_P大小为：

编程电流I_P的流向从第一公共电极VDD流经驱动晶体管21，最终从电流节点27经第四晶体管24流到数据线Data上。当编程电流I_P稳定以后，可以得出：

式（3-1）和式（3-2）中各参数含义同实施例二。

在发光阶段，由于存储节点26处于悬浮状态，存储于存储电容25两端的电压V_GS1未发生变化，因此在发光阶段，流过机发光二极管20的电流仍然是I_P。

式（3-1）表明：I_P的大小与驱动晶体管21的阈值电压，迁移率以及过发光元件20的阈值电压无关；而只与第四晶体管24的阈值电压V_TH4、数据电压V_DATA以及第二扫描信号Scan2的高电平V_H有关。在像素电路中，第四晶体管24长时间处于截止状态，该晶体管的阈值电压不会发生变化，因此，I_P只与数据电压V_DATA有关。式（3-2）表明，当驱动晶体管21阈值电压V_TH1发生漂移时，V_GS1也会跟着改变，而不会影响编程电流I_P的大小，可以补偿漂移问题。本实施例的像素电路可以完美地补偿由于驱动晶体管21或发光元件20本身老化带来的亮度问题。

实施例四：

如图6所示，本实施例与实施例二不同之处在于，第一扫描信号scan1与第二扫描信号scan2共用扫描信号scan。

进一步地，在本实施例中，在第四晶体管24和数据线Data之间还增加了第五晶体管55。第五晶体管55的控制极（例如栅极）用于输入第二扫描信号scan2，第二极（例如源极）耦合到第四晶体管24的控制极，第一极（例如漏极）耦合到数据线Data上；而第四晶体管24的第二极（例如源极）则耦合到第一参考电位V_REF1。

在其它实施例中，还可以在第五晶体管55的控制极和第二极（例如源极）之间增加耦合电容59，在本实施例中，也可以通过增加第五晶体管55的控制极和第二极的交叠量来实现，因此不必增加耦合电容59。

同样地，像素驱动过程也分为数据输入阶段和发光阶段，如图7所示为本实施例的信号时序，下面结合图6和图7具体描述本实施例的驱动过程。

在数据输入阶段，发光控制扫描信号EM为低电平，第三晶体管23处于截止状态；扫描信号scan为高电平，第二开关晶体管22和第五晶体管55都处于导通状态。其中，数据线Data上提供的数据电压为V_DATA，该电压通过第五晶体管55传到第四晶体管24的控制极（例如栅极）。且满足：

V_DATA-V_REF1-V_TH4<V_CRT-V_REF1……（4-1）

其中，V_CRT是电流节点27的电位，V_TH4是第四晶体管24的阈值电压。由公式（4-1）得第四晶体管24处于饱和区，会产生编程电流，编程电流I_P的大小为：

形成的编程电流I_P的流向为：从第一公共电极VDD流经发光元件20和驱动晶体管21，最终从电流节点27经第四晶体管24流到第一参考电位V_REF1上。当编程电流I_P稳定以后，可以得出：

式（4-2）和式（4-3）中的参数含义同上述实施例。

在发光阶段，扫描信号scan变为低电平，第二开关晶体管22和第五晶体管55都处于截止状态，且扫描信号scan的电平变化会通过第五晶体管55的寄生电容（在其它实施例中，也可以通过耦合电容59）耦合到第四晶体管24的控制极，从而使第四晶体管24也处于截止状态；在发光阶段，发光控制扫描信号EM则变为高电平，使得第三开关晶体管23处于导通状态，此时，电流节点27的电位虽然会发生变化，但是，由于存储节点26处于悬浮状态，保存在存储电容25两端的电压V_GS1则不会变化。因此发光阶段流过发光元件20的电流仍由式（4-2）决定，与编程电流I_P一样。

由式（4-2）表明：I_P的大小与驱动晶体管21的阈值电压，以及发光元件20的阈值电压无关；而只与第四晶体管24的阈值电压V_TH4和数据电压V_DATA有关。在像素电路中，第四晶体管24长时间处于截止状态，该晶体管的阈值电压不会发生变化，因此，长时间的驱动过程中，I_P的大小只与数据电压V_DATA有关。式（4-3）表明，当驱动晶体管21阈值电压V_TH1发生漂移时，V_GS1也会跟着改变，而不会影响编程电流I_P的大小，可以补偿漂移问题。本实施例的像素电路可以完美的补偿由于驱动晶体管21或发光元件20本身老化带来的亮度问题。且本实施例可以将第一扫描信号scan1和第二扫描信号scan2合并，从而减少一条扫描信号线。

实施例五：

如图8所示，与上述实施例不同的是，本实施例采用混合类型的晶体管来实现像素电路的设计与驱动，本实施例电路结构包括：第一公共电极VDD、第二公共电极VSS、发光元件20、驱动晶体管21、第三开关晶体管23、存储电容25、第二开关晶体管22和第四晶体管24。在一具体实施例中，第四晶体管24为P型晶体管，驱动晶体管21、第三开关晶体管23和第二开关晶体管22可以为P型管，也可以为N型管，在本实施例中，均以N型晶体管为例，具体连接关系为：

第三开关晶体管23的第二极（例如源极）耦合到第一公共电极VDD，第一极（例如漏极）耦合到电流节点27，控制极（例如栅极）用于输入发光控制扫描信号EM；驱动晶体管21的第一极（例如漏极）耦合到电流节点27，第二极（例如源极）耦合到发光元件20的阳极，控制极（例如栅极）耦合到存储节点26；发光元件20的阴极耦合到第二公共电极VSS；存储电容25耦合在驱动晶体管21的控制极和第二极之间；第二开关晶体管22的第一极（例如漏极）耦合到电流节点27，由驱动晶体管21的第一极为第二开关晶体管22的第一极提供第二参考电位。第二极（例如源极）耦合到存储节点26，控制极（例如栅极）用于输入第一扫描信号scan1；第四晶体管24的第一极（例如漏极）耦合至电流节点27，第二极（例如源极）耦合到数据线Data上，用于输入数据电压信号V_DATA，控制极（例如栅极）用于输入第二扫描信号scan2。

像素驱动过程分为数据输入阶段和发光阶段，如图9所示为本实施例的信号时序，下面结合图8和图9具体描述本实施例的驱动过程。

在数据输入阶段，发光控制扫描信号EM为低电平，使得第三开关晶体管23处于截止状态；与此同时，第一扫描信号scan1为高电平，第二扫描信号scan2为低电平，使得第二开关晶体管22和第四晶体管24处于导通状态。为了使第四晶体24管工作在饱和区，在本实施例中，第二扫描信号scan2的有效信号为低电平V_L。数据线Data上提供的数据电压为V_DATA，且满足V_DATA-V_L-|V_TH4|<V_DATA-V_CRT，其中V_TH4和V_CRT分别是第四晶体管24的阈值电压和电流节点27的电位。这使得第四晶体管24处于饱和状态，所以会产生编程电流，编程电流I_P的大小为：

形成的编程电流I_P从数据线Data经第四晶体管24和驱动晶体管21，最终经发光元件20流到第二公共电极VSS上。当编程电流I_P稳定以后，可以得出：

式（5-1）和式（5-2）中的参数含义同上述实施例，产生的V_GS1存储在存储电容25的两端。

在发光阶段，第一扫描信号scan1变为低电平，第二扫描信号scan2变为高电平，使得第二开关晶体管22和第四晶体管24处于截止状态；发光控制扫描信号EM变为高电平，使得第三开关晶体管23处于导通状态，驱动电流从第一公共电极VDD流到第二公共电极VSS。由于存储节点26处于悬浮状态，保存在存储电容25两端的电压V_GS1则不会因发光元件20阳极电位的变化而变化。因此发光阶段流过发光元件20的电流与编程电流一样，仍然是I_P。

式（5-1）表明：I_P的大小与驱动晶体管21的阈值电压，迁移率以及发光元件20的阈值电压无关；而只与第四晶体管24的阈值电压V_TH4和数据电压V_DATA以及第二扫描信号scan2的低电平V_L有关。在像素电路中，第四晶体管24长时间处于截止状态，该晶体管的阈值电压不会发生变化，因此，I_P只与数据电压V_DATA有关。式（5-2）表明，当驱动晶体管21阈值电压V_TH1发生漂移时，V_GS1也会跟着改变，而不会影响编程电流I_P的大小，可以补偿漂移问题。本实施例的像素电路可以完美的补偿由于驱动晶体管21或发光元件20本身老化带来的亮度问题。

实施例六：

如图10所示，本实施例也是采用混合类型的晶体管来实现像素电路的设计与驱动，本实施例电路结构包括：发光元件20、驱动晶体管21、第三开关晶体管23、存储电容25、第二开关晶体管22和第四晶体管24。在一具体实施例中，第四晶体管24为N型晶体管，驱动晶体管21为p型晶体管，第三开关晶体管23和第二开关晶体管22可以为P型管，也可以为N型管，在本实施例中，均以N型晶体管为例，具体连接关系为：

发光元件20的阳极耦合到的第一公共电极VDD，阴极耦合到驱动晶体管21的第二极（例如源极）；驱动晶体管21的第一极（例如漏极）耦合到电流节点27，控制极（例如栅极）耦合到存储节点26；第三开关晶体管23的第一极（例如漏极）耦合到电流节点27，第二极（例如源极）耦合到第二公共电极VSS，控制极（例如栅极）用于输入发光控制扫描信号EM；第二开关晶体管22的第一极（例如漏极）耦合到电流节点27，由驱动晶体管21的第一极为第二开关晶体管22的第一极提供第二参考电位。第二极（例如源极）耦合到存储节点26，控制极（例如栅极）用于输入第一扫描信号scan1；存储电容25耦合在驱动晶体管21的控制极和第二极之间；第四晶体管24的第一极（例如漏极）耦合至电流节点27，第二极（例如源极）耦合到数据线Data上，用于输入数据电压信号V_DATA，控制极（例如栅极）用于输入第二扫描信号scan2。

像素驱动过程分为数据输入阶段和发光阶段，如图3所示为本实施例的信号时序，下面结合图10和图3具体描述本实施例的驱动过程。

在数据输入阶段，发光控制扫描信号EM为低电平，使得第三开关晶体管23处于截止状态；与此同时，第一扫描信号scan1和第二扫描信号scan2为高电平，使得第二开关晶体管22和第四晶体管24处于导通状态。为了使第四晶体管24工作在饱和区，在本实施例中，第二扫描信号scan2的有效信号为高电平V_H。数据线Data上提供的数据电压为V_DATA，且满足V_H-V_DATA-V_TH4<V_CRT-V_DATA，其中V_TH4和V_CRT分别是第四晶体管24的阈值电压和电流节点27的电位。这使得第四晶体管24处于饱和状态，所以会产生编程电流，编程电流I_P的大小为：

形成的编程电流I_P从第一公共电极VDD流经发光元件20和驱动晶体管21，最终从电流节点27经第四晶体管24流到数据线Data上。当编程电流I_P稳定以后，可以得出：

式（6-1）和式（6-2）中的参数含义同上述实施例，产生的V_GS1存储在存储电容25的两端。

在发光阶段，第一扫描线Scan1和第二扫描线Scan2变为低电平，使得第二开关晶体管22和第四晶体管24都处于截止状态；发光控制扫描线EM变为高电平，使得第三开关晶体管23处于导通状态。此时由于保存在存储电容25两端的电压V_GS1则会导通驱动晶体管21，并且流过发光元件20的电流与编程电流一样，仍然是I_P。

式（6-1）表明：I_P的大小与驱动晶体管21的阈值电压，迁移率以及发光元件20的阈值电压无关；而只与第四晶体管24的阈值电压V_TH4和数据电压V_DATA以及第二扫描信号scan2的高电平V_H有关。在像素电路中，第四晶体管24长时间处于截止状态，该晶体管的阈值电压不会发生变化，因此，I_P只与数据电压V_DATA有关。式（6-2）表明，当驱动晶体管21阈值电压V_TH1发生漂移时，V_GS1也会跟着改变，而不会影响编程电流I_P的大小，可以补偿漂移问题。本实施例的像素电路可以完美的补偿由于驱动晶体管21或发光元件20本身老化带来的亮度问题。

容易理解的是，在上述实施例中，当电路结构中的晶体管型号发生变化时，如N型变为P型，P型变为N型，则对应的驱动信号的高低电平时序关系也应做相应的变化。

实施例七：

如图11所示为本申请公开的一种显示装置，包括显示面板100，显示面板100包括由多个二维像素以N×M矩阵形式布置（即N行M列，其中N和M均为正整数）构成的二维像素阵列，以及与每个像素相连的第一方向(例如横向)的多条栅极扫描线和第二方向(例如纵向)的多条数据线Data。像素阵列中的同一行像素均连接到同一条栅极扫描线，而像素阵列中的同一列像素则连接到同一条数据线。显示面板100的每个像素都采用上述实施例提供的像素驱动电路。显示面板100可以是液晶显示面板、有机发光显示面板、电子纸显示面板等，而对应的显示装置可以是液晶显示器、有机发光显示器、电子纸显示器等。

栅极驱动电路200，栅极驱动电路200中栅极驱动单元电路的栅极扫描信号输出端耦合到显示面板100中与其对应的栅极扫描线，用于产生像素电路所需要的第一扫描信号Scan1[n]和第二扫描信号Scan2[n]，或扫描信号scan[n]，和发光控制扫描信号EM[n]，对像素阵列逐行扫描，其中，[n]表示第n行。栅极驱动电路200可以通过焊接与显示面板100相连或者集成于显示面板100内。

数据驱动电路300，数据驱动电路300的信号输出端耦合到显示面板100中与其对应的数据线Data上，数据驱动电路300产生的数据电压信号V_DATA[m]通过数据线Data传输到对应的像素单元内以实现图像灰度，其中，[m]表示第m列。数据驱动电路300可以通过焊接与显示面板100相连或者集成于显示面板100内。

实施例八：

如图12所示为本申请公开的一种显示电路驱动方法流程图，显示电路采用上述实施例的像素电路，像素电路的每一驱动周期包括数据输入阶段和发光阶段，驱动方法具体包括：

M01.生成编程电流。

在数据输入阶段，通过第二扫描信号scan2、扫描信号scan或者其它的具备使得第四晶体管24工作在饱和区的信号导通第四晶体管24，将电流节点27与数据线Data连通组成回路，从而将数据线Data上的数据电压V_DATA转换成流经电流节点27的编程电流I_p。

M02.生成编程电压。

在生成编程电流I_p时，驱动晶体管21的控制极和第二极之间的压差形成编程电压，待编程电流I_p稳定后，编程电压也稳定，并存储于存储电容25的两端。

M03.驱动发光元件。

在发光阶段，第三开关晶体管23响应发光控制扫描信号EM被导通，驱动晶体管21被存储电容25两端的编程电压驱动导通，从而发光支路被导通，产生驱动电流驱动发光元件20。由于存储电容25两端的压差不变，所以流经发光元件20的驱动电流与在数据输入阶段的编程电流I_p相同。

本申请实施例采用内置电流源的方法进行阈值补偿，可以实现很精确的补偿。采用电压编程的方式，可以实现快速的数据写入，以利于用于高分辨率或大面积显示装置中。

以上内容是结合具体的实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换。

Claims (6)

1.一种像素电路,其特征在于，包括：

用于耦合在第一公共电极(VDD)和第二公共电极(VSS)之间的发光支路，所述发光支路包括用于串联在第一公共电极(VDD)和第二公共电极(VSS)之间的驱动晶体管(21)、第三开关晶体管(23)和发光元件(20)，所述驱动晶体管(21)的控制极耦合至存储节点(26)，所述驱动晶体管(21)根据所述存储节点(26)的电位，为所述发光元件(20)提供驱动电流；所述第三开关晶体管(23)的控制极用于输入发光控制扫描信号(EM)，所述第三开关晶体管(23)在发光控制扫描信号(EM)的控制下在导通和关闭状态之间进行切换；

存储电容(25)，所述存储电容(25)的第一端耦合至所述存储节点(26)，所述存储电容(25)的第二端和所述驱动晶体管(21)的第二极耦合至电流节点(27)；

第二开关晶体管(22)，所述第二开关晶体管(22)的第二极耦合至所述存储节点(26)，第一极用于在第二开关晶体管(22)导通的状态下输入第二参考电位，控制极用于输入第一扫描信号(scan1)；

第五晶体管(55)，所述第五晶体管(55)的控制极用于输入第二扫描信号(scan2)，第一极耦合到数据线(Data)上；

第四晶体管(24)，所述第四晶体管(24)的控制极耦合到所述第五晶体管(55)的第二极，第一极耦合至所述电流节点(27)，第二极用于在导通的状态下输入第一参考电位；

在数据输入阶段，所述第二开关晶体管(22)响应所述第一扫描信号(scan1)导通，所述第五晶体管(55)响应所述第二扫描信号(scan2)引入所述数据线(Data)上的数据电压导通所述第四晶体管(24)，为所述存储节点(26)存储编程电压；

所述第二参考电位为能够导通驱动晶体管(21)的电位；

所述发光元件(20)、驱动晶体管(21)和第三开关晶体管(23)顺次连接；

或者，

所述驱动晶体管(21)、第三开关晶体管(23)和发光元件(20)顺次连接；或者，

所述第三开关晶体管(23)、驱动晶体管(21)和发光元件(20)顺次连接。

2.如权利要求1所述的像素电路，其特征在于，所述第一扫描信号(scan1)和所述第二扫描信号(scan2)为同一扫描信号。

3.如权利要求1所述的像素电路，其特征在于，还包括耦合电容(59)；所述耦合电容(59)的第一端耦合到所述第五晶体管(55)的控制极，第二端耦合到所述第五晶体管(55)的第二极。

4.如权利要求1或3所述的像素电路，其特征在于，所述晶体管为薄膜晶体管。

5.一种显示装置，其特征在于，包括：

像素电路矩阵，所述像素电路矩阵包括排列成n行m列矩阵的如权利要求1-4任意一项所述的像素电路，所述n和m为大于0的整数；

栅极驱动电路，用于产生扫描脉冲信号，并通过沿第一方向形成的各行扫描线向像素电路提供扫描信号；

数据驱动电路，用于产生代表灰度信息的数据电压信号，并通过沿第二方向形成的各数据线向像素电路提供数据电压信号；

控制器，用于向栅极驱动电路和数据驱动电路提供控制时序。

6.一种如权利要求1-4任一项所述的像素电路的驱动方法，其特征在于，所述像素电路的每一驱动周期包括数据输入阶段和发光阶段，所述驱动方法包括：

在所述数据输入阶段，所述第四晶体管将所述数据线上的数据电压转换成编程电流；所述驱动晶体管根据所述编程电流在所述驱动晶体管的控制极和第二极之间形成编程电压；所述存储电容存储所述编程电压；

在发光阶段，所述驱动晶体管根据所述存储电容存储的编程电压驱动产生驱动电流，并驱动所述发光元件发光。