CN109785797A - 一种新型的amoled像素电路 - Google Patents

Abstract

一种AMOLED像素电路，属于显示技术领域。所述AMOLED像素电路包括第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5、第六薄膜晶体管T6、第七薄膜晶体管T7、存储电容C和发光器件，其特征在于，所述第一薄膜晶体管和第二薄膜晶体管为三栅极晶体管，第一薄膜晶体管为“口”字形走线，第二薄膜晶体管为叉状走线。本发明通过对第一薄膜晶体管和第二薄膜晶体管的布局进行优化，采用“口字型走线”或“叉状走线”，在同样的空间中有效增加了连接驱动TFT栅极的薄膜晶体管的栅极数量，进而减小了漏电流，改善了像素电学特性。

Description

一种新型的AMOLED像素电路

技术领域

本发明涉及显示技术领域，具体涉及一种AMOLED像素电路。

背景技术

AMOLED(Active-matrix organic light-emitting diode，有源矩阵有机发光二极体或主动矩阵有机发光二极体)是当今显示器研究领域的热点之一，与液晶显示器(Liquid Crystal Display，LCD)相比，其具有低能耗、生产成本低、自发光、宽视角及响应速度快等优点。目前，在手机、PDA、数码相机等显示领域，AMOLED显示器已经开始取代传统的LCD显示器。其中，像素电路设计是AMOLED显示器的核心技术内容，具有重要的研究意义。

与LCD利用稳定的电压控制亮度的方法不同，AMOLED属于电流驱动，需要稳定的电流来控制发光。传统的像素电路对驱动薄膜晶体管(TFT)的阈值电压漂移很敏感，而在实际的生产工艺中，很难保证各个像素的驱动TFT的阈值电压相同，这样就导致了流过不同AMOLED像素的电流发生变化使得显示亮度不均，从而影响整个图像的显示效果。

在现有技术的像素电路设计中，通常会采用补偿电路来补偿驱动晶体管的阈值电压，例如在三星公司的7T1C像素电路中，主要采用由七个PMOS晶体管和一个存储电容Cs构成一个单独的带有补偿效果的像素电路。但是，该7T1C像素电路中，驱动TFT栅极电压在第一晶体管与第二晶体管漏电流的作用下会逐渐改变，导致驱动电流改变，进而出现flicker或者crosstalk等问题。

发明内容

本发明的目的在于针对背景技术存在的漏电流导致flicker和crosstalk的问题，提出一种AMOLED像素电路及其驱动方法。对像素走线布局与像素电路进行优化，采用“口字型走线”或“叉状走线”，在同样的空间中有效减小了连接驱动TFT栅极的晶体管的漏电流，改善了像素电学特性。

为实现上述目的，本发明采用的技术方案如下：

一种AMOLED像素电路，包括第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5、第六薄膜晶体管T6、第七薄膜晶体管T7、存储电容C和发光器件，其特征在于，所述第一薄膜晶体管和第二薄膜晶体管为三栅极晶体管，第一薄膜晶体管为“口”字形走线，第二薄膜晶体管为叉状走线。

如图2所示，为本发明提供的一种AMOLED像素电路的结构示意图；所述像素电路包括第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5、第六薄膜晶体管T6、第七薄膜晶体管T7、存储电容C和发光器件，其中第一薄膜晶体管和第二薄膜晶体管为三栅极晶体管；

其中，第一薄膜晶体管T1的源极连接储存电容C的一端(N1节点)，漏极连接参考信号(Init)，栅极连接重置信号(Reset)；第二薄膜晶体管T2的源极连接储存电容C的一端(N1节点)和第一薄膜晶体管的源极，栅极连接栅极扫描控制信号(Gate)，漏极连接第六薄膜晶体管的漏极与第三薄膜晶体管的源极；第三薄膜晶体管的栅极连接储存电容C的一端(N1节点)，漏极连接第四薄膜晶体管的源极；第四薄膜晶体管的栅极连接栅极扫描控制信号(Gate)，漏极连接数据信号(Data)；第五薄膜晶体管T5的栅极连接发射控制信号(EM)，漏极连接阳极信号(VDD)，源极连接第三薄膜晶体管的漏极；第六薄膜晶体管T6的栅极连接发射控制信号(EM)，源极连接发光器件的阳极，漏极连接第二薄膜晶体管的漏极；发光器件的阴极连接阴极信号(VSS)；第七薄膜晶体管T7的漏极连接参考信号(Init)，栅极连接栅极扫描控制信号(Gate)，源极连接发光器件的阳极。

进一步地，在所述的像素电路中，第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管均为P型晶体管。

进一步地，在所述的像素电路中，第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管为低温多晶硅(LTPS)薄膜晶体管或氧化物半导体薄膜晶体管等。

进一步地，在所述的像素电路中，所有薄膜晶体管的源漏极可互换。

进一步地，所述发光器件为OLED、LED等。

进一步地，在所述的像素电路中，栅极扫描控制信号Gate、重置信号Reset、发射控制信号EM均通过外部时序控制器提供。

本发明还提供了一种像素电路的驱动方法，应用于上述的像素电路，所述像素电路的驱动方法包括：

第一阶段：所有薄膜晶体管关闭，发射控制信号(EM)、重置信号与栅极扫描控制信号均提供高电平；

第二阶段：第一薄膜晶体管导通，利用参考电压信号初始化第一薄膜晶体管的漏极电压；此时，发射控制信号(EM)和栅极扫描控制信号提供高电平，重置信号提供低电平；

第三阶段：第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第七薄膜晶体管导通，此时，第三薄膜晶体管的栅极电压为V_data-|Vth|，V_data为数据信号的电压，V_th为第三薄膜晶体管的阈值电压，同时，参考电压信号通过第七薄膜晶体管写入发光器件的阳极进行初始化；此时，发射控制信号(EM)和重置信号提供高电平，栅极扫描控制信号提供低电平；

第四阶段：第三薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管导通，完成阈值电压补偿，驱动发光器件发光；此时，发射控制信号(EM)提供低电平，重置信号和栅极扫描控制信号提供高电平。

与现有技术相比，本发明的有益效果为：

本发明提供了一种AMOLED像素电路及其驱动方法，通过对第一薄膜晶体管和第二薄膜晶体管的布局进行优化，采用“口字型走线”或“叉状走线”，在同样的空间中有效增加了连接驱动TFT栅极的薄膜晶体管的栅极数量，进而减小了漏电流，改善了像素电学特性。

附图说明

图1为背景技术中7T1C像素电路的电路图；

图2为本发明提供的一种AMOLED像素电路的结构示意图；

图3为本发明提供的一种AMOLED像素电路的时序图；

图4为本发明提供的一种AMOLED像素电路的布局(layout)图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

如图2所示，为实施例提供的一种AMOLED像素电路的结构示意图；包括第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5、第六薄膜晶体管T6、第七薄膜晶体管T7、存储电容C和发光器件L，其中第一薄膜晶体管和第二薄膜晶体管为三栅极晶体管；

其中，第一薄膜晶体管T1的源极连接储存电容C的一端(N1节点)，漏极连接参考信号(Init)，栅极连接重置信号(Reset)；第二薄膜晶体管T2的源极连接储存电容C的一端(N1节点)和第一薄膜晶体管的源极，栅极连接栅极扫描控制信号(Gate)，漏极连接第六薄膜晶体管的漏极与第三薄膜晶体管的源极；第三薄膜晶体管的栅极连接储存电容C的一端(N1节点)，漏极连接第四薄膜晶体管的源极；第四薄膜晶体管的栅极连接栅极扫描控制信号(Gate)，漏极连接数据信号(Data)；第五薄膜晶体管T5的栅极连接发射控制信号(EM)，漏极连接阳极信号(VDD)，源极连接第三薄膜晶体管的漏极；第六薄膜晶体管T6的栅极连接发射控制信号(EM)，源极连接发光器件L的阳极，漏极连接第二薄膜晶体管的漏极；发光器件L的阴极连接阴极信号(VSS)；第七薄膜晶体管T7的漏极连接参考信号(Init)，栅极连接栅极扫描控制信号(Gate)，源极连接发光器件的阳极。

其中，所述第三薄膜晶体管T3为驱动薄膜晶体管(驱动TFT)，用于驱动有机发光二极管OLED(发光器件)发光；所述第一薄膜晶体管T1、第二薄膜晶体管T2、第四薄膜晶体管T4、第五薄膜晶体管T5、第六薄膜晶体管T6、第七薄膜晶体管T7均为开关薄膜晶体管。

其中，根据晶体管沟道类型的不同，可以将晶体管分为P沟道晶体管(称为P型晶体管)和N沟道晶体管(称为N型晶体管)。本实施例中，所述第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5、第六薄膜晶体管T6、第七薄膜晶体管T7均为P型晶体管，低电平时导通。应理解，所述第一至第七薄膜晶体管T1～T7也可以是不同类型的薄膜晶体管，比如，第一薄膜晶体管T1为P型晶体管，而第二至第七薄膜晶体管T2～T7为N型晶体管。另外，根据晶体管导电方式的不同，可以将上述像素电路中的晶体管分为增强型晶体管和耗尽型晶体管，以下实施例均是以采用P型增强型晶体管为例进行的说明。此外，所述第一至第七薄膜晶体管T1～T7可以为低温多晶硅(LTPS)薄膜晶体管或氧化物半导体薄膜晶体管。当采用P型晶体管时通常是采用LTPS薄膜晶体管，当采用N型晶体管时通常是采用氧化物半导体薄膜晶体管，当然也可以采用低温多晶硅的N型晶体管或者氧化物半导体的P型晶体管。

其中，所述发光器件L可以是现有技术中包括LED(Light Emitting Diode，发光二极管)或OLED(Organic Light Emitting Diode，有机发光二极管)在内的多种电流驱动发光器件。以下实施例均是以采用OLED为例进行的说明。

在本实施例中，第一电压端VDD(阳极信号)输入的电压可以是高电压，第二电压端VSS(阴极信号)输入的电压可以是低电压或接地端，参考电压信号V_init输入的电压可以是负压。应理解，这里的高、低仅表示输入的电压之间的相对大小关系。所述发射控制信号EM、栅极扫描控制信号Gate、重置信号Reset均可通过外部时序控制器提供。

图3为本发明实施例中像素电路的时序图，下面结合图3详细说明本实施例中像素电路的驱动方法。

如图3所示，该像素电路实现阈值电压补偿功能包括四个阶段，分别为第一阶段t1、第二阶段t2、第三阶段t3和第四阶段t4：

第一阶段：所有薄膜晶体管关闭，发射控制信号(EM)、重置信号与栅极扫描控制信号均提供高电平，第一电压端VDD和第二电压端VSS断开，OLED不发光；

第二阶段：第一薄膜晶体管导通，利用参考电压信号初始化第一薄膜晶体管的漏极电压；此时，发射控制信号(EM)和栅极扫描控制信号提供高电平，重置信号提供低电平；

第三阶段：第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第七薄膜晶体管导通，此时，第三薄膜晶体管的栅极电压为V_data-|Vth|，V_data为数据信号的电压，V_th为第三薄膜晶体管的阈值电压，同时，参考电压信号通过第七薄膜晶体管写入发光器件的阳极进行初始化；此时，发射控制信号(EM)和重置信号提供高电平，栅极扫描控制信号提供低电平；

具体为，第三薄膜晶体管T3的源栅电压Vsg(即第三薄膜晶体管T3的源极电压与栅极电压之间的差值)为：

Vsg＝Vs-Vg＝VDD-(V_data-|Vth|)

在此情况下，流经OLED的电流I_OLED为：

I_OLED＝1/2·μ·Cox·W/L·(Vsg-|Vth|)*2＝1/2·μ·Cox·W/L·(VDD-V_data)*2

其中，μ为驱动TFT的电子迁移率，Cox为驱动TFT栅极与其通道之间的电容，W/L为驱动TFT的通道宽长比，VDD为实际工作时驱动TFT的第一电压端VDD的电压，V_data为数据信号data的电压。

从以上公式可以看出，流经发光二极管OLED的电流I_OLED只与第一电压端VDD和数据信号V_data有关，而与驱动TFT(第三薄膜晶体管T3)的阈值电压无关。即使两个像素的驱动TFT的阈值电压不一样，两个像素流经OLED的电流也是一样的，即这两个像素的OLED的亮度是一样的。

第四阶段：第三薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管导通，完成阈值电压补偿，驱动发光器件发光；此时，发射控制信号(EM)提供低电平，重置信号和栅极扫描控制信号提供高电平。相比之下，第四阶段t4发光时间段较(t1+t2+t3)要长很多，以60Hz FHD分辨率显示驱动为例，一帧驱动时间为16.67ms，其中t1+t2+t3约为0.015ms，而剩余的16.655ms都是t4时间段，在如此长的时间内，由于T1、T2晶体管漏电流I_off的存在，T3驱动晶体管N1节点电压会随时间增长而改变，其栅极电压改变直接影响流过的电流大小，也就是对应OLED器件的发光亮度，其压差改变为△V＝I_off*t4/C，其中I_off为T1和T2的漏电流之和，t4为第四阶段时间，即一帧显示时间，C为存储电容容量。△V越小，一帧内亮度改变越小，画质越好。

本发明提供的一种AMOLED像素电路的布线结构，在有效空间内T1与T2晶体管布局为三栅极结构(右图)，如图4所示，极大地降低了漏电流，一帧内△V的改变相比较单栅、双栅大幅度降低，拥有极大显示优势。

上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (6)

1.一种AMOLED像素电路，包括第一薄膜晶体管(T1)、第二薄膜晶体管(T2)、第三薄膜晶体管(T3)、第四薄膜晶体管(T4)、第五薄膜晶体管(T5)、第六薄膜晶体管(T6)、第七薄膜晶体管(T7)、存储电容(C)和发光器件，其特征在于，所述第一薄膜晶体管和第二薄膜晶体管为三栅极晶体管，第一薄膜晶体管为“口”字形走线，第二薄膜晶体管为叉状走线。

2.一种AMOLED像素电路，包括第一薄膜晶体管(T1)、第二薄膜晶体管(T2)、第三薄膜晶体管(T3)、第四薄膜晶体管(T4)、第五薄膜晶体管(T5)、第六薄膜晶体管(T6)、第七薄膜晶体管(T7)、存储电容(C)和发光器件，其特征在于，所述第一薄膜晶体管和第二薄膜晶体管为三栅极晶体管；

其中，第一薄膜晶体管的源极连接储存电容的一端，漏极连接参考信号，栅极连接重置信号；第二薄膜晶体管的源极连接储存电容的一端和第一薄膜晶体管的源极，栅极连接栅极扫描控制信号，漏极连接第六薄膜晶体管的漏极与第三薄膜晶体管的源极；第三薄膜晶体管的栅极连接储存电容的一端，漏极连接第四薄膜晶体管的源极；第四薄膜晶体管的栅极连接栅极扫描控制信号，漏极连接数据信号；第五薄膜晶体管的栅极连接发射控制信号，漏极连接阳极信号，源极连接第三薄膜晶体管的漏极；第六薄膜晶体管的栅极连接发射控制信号，源极连接发光器件的阳极，漏极连接第二薄膜晶体管的漏极；发光器件的阴极连接阴极信号；第七薄膜晶体管的漏极连接参考信号，栅极连接栅极扫描控制信号，源极连接发光器件的阳极。

3.根据权利要求1或2所述的AMOLED像素电路，其特征在于，所述第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管均为P型晶体管。

4.根据权利要求1或2所述的AMOLED像素电路，其特征在于，所述第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管为低温多晶硅薄膜晶体管或氧化物半导体薄膜晶体管。

5.根据权利要求1或2所述的AMOLED像素电路，其特征在于，所述栅极扫描控制信号、重置信号、发射控制信号均通过外部时序控制器提供。

6.一种AMOLED像素电路的驱动方法，包括：

第一阶段：所有薄膜晶体管关闭，发射控制信号、重置信号与栅极扫描控制信号均提供高电平；

第二阶段：第一薄膜晶体管导通，利用参考电压信号初始化第一薄膜晶体管的漏极电压；此时，发射控制信号和栅极扫描控制信号提供高电平，重置信号提供低电平；

第三阶段：第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第七薄膜晶体管导通，此时，第三薄膜晶体管的栅极电压为V_data-|Vth|，V_data为数据信号的电压，V_th为第三薄膜晶体管的阈值电压，同时，参考电压信号通过第七薄膜晶体管写入发光器件的阳极进行初始化；此时，发射控制信号和重置信号提供高电平，栅极扫描控制信号提供低电平；

第四阶段：第三薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管导通，完成阈值电压补偿，驱动发光器件发光；此时，发射控制信号提供低电平，重置信号和栅极扫描控制信号提供高电平。