CN107358918A - 一种像素电路及其驱动方法、显示装置 - Google Patents

一种像素电路及其驱动方法、显示装置 Download PDF

Info

Publication number
CN107358918A
CN107358918A CN201710749538.6A CN201710749538A CN107358918A CN 107358918 A CN107358918 A CN 107358918A CN 201710749538 A CN201710749538 A CN 201710749538A CN 107358918 A CN107358918 A CN 107358918A
Authority
CN
China
Prior art keywords
transistor
grid
pole
module
submodule
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710749538.6A
Other languages
English (en)
Other versions
CN107358918B (zh
Inventor
羊振中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202211213447.8A priority Critical patent/CN116030764A/zh
Priority to CN201710749538.6A priority patent/CN107358918B/zh
Publication of CN107358918A publication Critical patent/CN107358918A/zh
Priority to PCT/CN2018/093982 priority patent/WO2019037543A1/zh
Priority to US16/328,372 priority patent/US11455951B2/en
Priority to US17/874,508 priority patent/US11699394B2/en
Application granted granted Critical
Publication of CN107358918B publication Critical patent/CN107358918B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

本发明实施例提供一种像素电路及其驱动方法、显示装置，涉及显示技术领域，能够解决短期残像的问题。该像素电路包括重置模块、驱动模块、写入模块、补偿模块、发光控制模块以及发光器件。重置模块将初始电压端的初始电压写入驱动模块中驱动晶体管的栅极，并将第三电压端的电压写入至驱动晶体管的第一极；驱动晶体管在重置阶段处于导通状态；写入模块将数据电压端的数据电压写入至驱动模块中；补偿模块对驱动模块中驱动晶体管的阈值电压进行补偿；发光控制模块将驱动模块在第一电压端和第二电压端以及写入至该驱动模块的数据电压的作用下产生的驱动电流，传输至发光器件；发光器件根据驱动电流进行发光。上述像素电路用于驱动亚像素进行显示。

Description

一种像素电路及其驱动方法、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种像素电路及其驱动方法、显示装置。
背景技术
有机电致发光二极管(Organic Light Emitting Diode，OLED)显示器是目前研究领域的热点之一，与液晶显示器(Liquid Crystal Display，LCD)相比，OLED具有低能耗、生产成本低、自发光、宽视角及相应速度快等优点。
然而，目前OLED显示器在不同灰阶画面切换时，例如由图1a所显示的黑白格画面切换到灰阶值为128的纯灰阶画面时，会出现短期残像现象，此时显示的图像如图1b所示，该显示画面中存在上一帧黑白格画面的残像。上述短期残像现象持续1分钟后消失，此时显示器显示的灰阶值为128的纯灰阶画面如图1c所示。上述短期残像现象对显示效果造成影响。
发明内容
本发明的实施例提供一种像素电路及其驱动方法、显示装置，能够解决短期残像的问题。
为达到上述目的，本发明的实施例采用如下技术方案：
本发明实施例的一方面，提供一种像素电路，包括重置模块、驱动模块、写入模块、补偿模块、发光控制模块以及发光器件；所述驱动模块包括驱动晶体管，所述驱动晶体管的第一极与所述写入模块相连接；所述重置模块连接初始电压端、第三电压端、所述驱动模块；所述重置模块用于将所述初始电压端的初始电压写入所述驱动模块中驱动晶体管的栅极，并将所述第三电压端的电压写入至所述驱动晶体管的第一极；所述驱动晶体管在重置阶段处于导通状态；所述写入模块连接数据电压端以及所述驱动模块；所述写入模块用于将所述数据电压端的数据电压写入至所述驱动模块中；所述补偿模块连接所述驱动模块；所述补偿模块用于对所述驱动模块中驱动晶体管的阈值电压进行补偿；所述发光控制模块连接发光控制信号端、第一电压端、所述驱动模块以及所述发光器件的阳极；所述发光器件的阴极连接第二电压端；所述发光控制模块用于在所述发光控制信号端的控制下，将所述驱动模块在所述第一电压端和所述第二电压端以及写入至该驱动模块的数据电压的作用下产生的驱动电流，传输至所述发光器件；所述发光器件用于根据所述驱动电流进行发光。
优选的，所述重置模块还连接所述发光器件的阳极；所述重置模块用于将所述初始电压端的初始电压写入至所述发光器件的阳极。
优选的，所述写入模块包括第一晶体管，所述第一晶体管的栅极连接第一选通信号端，第一极连接所述数据电压端，第二极与所述驱动晶体管的第一极相连接；所述补偿模块包括第二晶体管，所述第二晶体管的栅极连接第二选通信号端，第一极连接所述驱动晶体管的栅极，第二极与所述驱动晶体管的第二极相连接；所述发光控制模块包括第三晶体管和第四晶体管；所述第三晶体管的栅极连接第三选通信号端，第一极连接所述第一电压端，第二极与所述驱动晶体管的第一极相连接；所述第四晶体管的栅极连接第四选通信号端，第一极连接所述驱动晶体管的第二极，第二极与所述发光器件的阳极相连接；所述驱动模块还包括存储电容；所述存储电容的一端连接所述第一电压端，另一端与所述驱动晶体管的栅极相连接。
优选的，所述重置模块包括栅极重置子模块和第一极重置子模块；所述栅极重置子模块连接所述初始电压端和所述驱动晶体管的栅极；所述栅极重置子模块用于将所述初始电压端的初始电压写入所述驱动晶体管的栅极；所述第一极重置子模块连接所述第三电压端和所述驱动晶体管的第一极；所述第一极重置子模块用于将所述第三电压端的电压写入至所述驱动晶体管的第一极；或者，所述重置模块包括所述栅极重置子模块和所述第二极重置子模；所述第二极重置子模块连接所述第三电压端和所述驱动晶体管的第二极；所述第二极重置子模块用于将所述第三电压端的电压写入至所述驱动晶体管的第二极。
优选的，所述栅极重置子模块包括第五晶体管，所述第五晶体管的栅极连接第五选通信号端，第一极连接所述驱动晶体管的栅极，第二极与所述初始电压端相连接。
优选的，在重置模块还连接所述发光器件的阳极的情况下，所述栅极重置子模块包括第六晶体管；所述第六晶体管的栅极连接第六选通信号端，第一极连接所述发光器件的阳极，第二极与所述初始电压端相连接；所述补偿模块复用为所述栅极重置子模块的一部分，所述栅极重置子模块还包括所述第二晶体管；所述发光控制模块的一部分复用为所述栅极重置子模块的一部分，所述栅极重置子模块还包括所述第四晶体管。
优选的，所述第三电压端连接所述数据电压端，在所述重置模块包括所述第一极重置子模块的情况下，所述写入模块复用为所述第一极重置子模块；所述第一极重置子模块包括所述第一晶体管。
优选的，所述第三电压端连接所述第一电压端，在所述重置模块包括所述第一极重置子模块的情况下，所述发光控制模块的一部分复用为所述第一极重置子模块；所述第一极重置子模块包括所述第三晶体管。
优选的，所述第三电压端连接参考电压端，在所述重置模块包括所述第二极重置子模块的情况下，所述第二极重置子模块包括第七晶体管；所述第七晶体管的栅极连接第七控制信号端，第一极连接所述参考电压端，第二极与所述驱动晶体管的第二极相连接。
优选的，所述第三电压端连接参考电压端，在所述重置模块包括所述第一极重置子模块的情况下，所述第一极重置子模块包括第七晶体管；所述第七晶体管的栅极连接第七控制信号端，第一极连接所述参考电压端，第二极与所述驱动晶体管的第一极相连接。
优选的，在重置模块还连接所述发光器件的阳极的情况下，所述重置模块还包括第六晶体管；所述第六晶体管的栅极连接第六选通信号端，第一极连接所述发光器件的阳极，第二极与所述初始电压端相连接。
本发明实施例的另一方面，提供一种显示装置，包括如上所述的任意一种像素电路。
本发明实施例提供的一种用于驱动如上所述的任意一种像素电路的方法，一图像帧内所述方法包括：在重置阶段，重置模块用于将初始电压端的初始电压写入至驱动模块中驱动晶体管的栅极，并将第三电压端的电压写入至所述驱动晶体管的第一极；所述驱动晶体管在所述重置阶段处于导通状态；在写入补偿阶段，写入模块将数据电压端的数据电压写入至所述驱动模块中；补偿模块用于对所述驱动模块中驱动晶体管的阈值电压进行补偿；在发光阶段，驱动模块在所述第一电压端和第二电压端以及写入至该驱动模块的数据电压的作用下产生的驱动电流；发光控制模块在发光控制信号端的控制下将所述驱动电流传输至所述发光器件；所述发光器件用于根据所述驱动电流进行发光。
优选的，在所述写入模块包括第一晶体管，所述补偿模块包括第二晶体管，所述发光控制模块包括第三晶体管和第四晶体管，所述重置模块包括栅极重置子模块和第一极重置子模块，且所述栅极重置子模块包括第五晶体管，所述第一极重置子模块包括所述第一晶体管的情况下，所述方法包括：与所述第一晶体管的栅极相连接的第一选通信号端、与所述第三晶体管的栅极相连接的第三选通信号端以及与所述第四晶体管相连接的第四选通信号端均接收所述发光控制信号端输出的信号；与所述第二晶体管的栅极相连接的第二选通信号端接收第一扫描信号端输出的信号；与所述第五晶体管的栅极相连接的第五选通信号端接收第二扫描信号端输出的信号。
优选的，在所述写入模块包括第一晶体管，所述补偿模块包括第二晶体管，所述发光控制模块包括第三晶体管和第四晶体管，所述重置模块包括栅极重置子模块和第一极重置子模块，且所述栅极重置子模块包括第五晶体管，所述第一极重置子模块包括所述第三晶体管的情况下，所述方法包括：与所述第一晶体管的栅极相连接的第一选通信号端、与所述第三晶体管的栅极相连接的第三选通信号端、与所述第二晶体管的栅极相连接的第二选通信号端均接收所述第一扫描信号端输出的信号；与所述第四晶体管相连接的第四选通信号端接收所述发光控制信号端输出的信号；与所述第五晶体管的栅极相连接的第五选通信号端接收第二扫描信号端输出的信号。
优选的，在所述写入模块包括第一晶体管，所述补偿模块包括第二晶体管，所述发光控制模块包括第三晶体管和第四晶体管，所述重置模块包括栅极重置子模块和第一极重置子模块，且所述栅极重置子模块包括第五晶体管，所述第一极重置子模块包括第七晶体管的情况下，所述方法包括：与所述第一晶体管的栅极相连接的第一选通信号端、与所述第二晶体管的栅极相连接的第二选通信号端均接收所述第一扫描信号端输出的信号；与所述第三晶体管的栅极相连接的第三选通信号端、与所述第四晶体管相连接的第四选通信号端均接收所述发光控制信号端输出的信号；与所述第五晶体管的栅极相连接的第五选通信号端、与所述第七晶体管的栅极相连接的第七选通信号端接收第二扫描信号端输出的信号。
优选的，在所述写入模块包括第一晶体管，所述补偿模块包括第二晶体管，所述发光控制模块包括第三晶体管和第四晶体管，所述重置模块包括栅极重置子模块和第一极重置子模块，且所述栅极重置子模块包括所述第二晶体管、所述第四晶体管以及第六晶体管，所述第一极重置子模块包括所述第一晶体管的情况下，所述方法包括：与所述第一晶体管的栅极相连接的第一选通信号端、与所述第二晶体管的栅极相连接的第二选通信号端、与所述第三晶体管的栅极相连接的第三选通信号端均接收所述发光控制信号端输出的信号；与所述第四晶体管相连接的第四选通信号端接收第一扫描信号端输出的信号；与所述第六晶体管相连接的第六选通信号端接收第二扫描信号端输出的信号。
优选的，在所述写入模块包括第一晶体管，所述补偿模块包括第二晶体管，所述发光控制模块包括第三晶体管和第四晶体管，所述重置模块包括栅极重置子模块和第一极重置子模块，且所述栅极重置子模块包括所述第二晶体管、所述第四晶体管以及第六晶体管，所述第一极重置子模块包括第七晶体管的情况下，所述方法包括：与所述第一晶体管的栅极相连接的第一选通信号端、与所述第四晶体管相连接的第四选通信号端均接收第一扫描信号端输出的信号；与所述第二晶体管的栅极相连接的第二选通信号端、与所述第三晶体管的栅极相连接的第三选通信号端均接收所述发光控制信号端输出的信号；与所述第六晶体管相连接的第六选通信号端、与所述第七晶体管相连接的第七选通信号端均接收第二扫描信号端输出的信号。
本发明实施例提供一种像素电路及其驱动方法、显示装置，由上述可知，该像素电路中的重置模块可以在重置阶段结束时使得DTFT处于导通状态(ON-Bias)。在此情况下，当显示面板的每个亚像素的像素电路中，DTFT在重置阶段均处于上述导通状态(ON-Bias)时，不同亚像素的DTFT的栅源电压Vgs均位于特性曲线的最上端，对应的电流Ids相同，且该电流Ids很大。因此当显示下一图像帧时，每个亚像素的亮度均需要减小，即每个亚像素内DTFT的电流Ids需要减小，因此各个亚像素内DTFT的半导体层和栅绝缘层界面均需要进行电荷释放(Hole Detrapping)，且各个DTFT的电荷捕获释放路径相同，从而解决上述短期残像的问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1a为现有技术提供的一种显示图像；
图1b为现有技术显示的图像存在短期残像的示意图；
图1c为现有技术提供的另一种显示图像；
图1d为现有技术提供的一种产生短期残像的原理图；
图2为本发明实施例提供的一种像素电路的结构示意图；
图3a为图2中部分模块的一种具体结构示意图；
图3b为图2中部分模块的另一种具体结构示意图；
图4为图3a或图3b中重置模块的第一种设置方式示意图；
图5a为用于控制图4所示的像素电路的各个驱动信号的一种时序信号图；
图5b为图5a所示的重置阶段，图4的像素电路中各个晶体管的一种通断情况；
图6a为用于控制图3所示的像素电路的各个驱动信号的另一种时序信号图；
图6b为图6a所示的写入补偿阶段，图3的像素电路中各个晶体管的一种通断情况；
图7a为用于控制图4所示的像素电路的各个驱动信号的又一种时序信号图；
图7b为图7a中的发光阶段，图3的像素电路中各个晶体管的一种通断情况；
图8为图3a或图3b中重置模块的第二种设置方式示意图；
图9a为用于控制图8所示的像素电路的各个驱动信号的一种时序信号图；
图9b为图9a所示的重置阶段，图8的像素电路中各个晶体管的一种通断情况；
图10a为用于控制图8所示的像素电路的各个驱动信号的另一种时序信号图；
图10b为图10a所示的写入补偿阶段，图8的像素电路中各个晶体管的一种通断情况；
图11a为用于控制图8所示的像素电路的各个驱动信号的又一种时序信号图；
图11b为图11a中的发光阶段，图8的像素电路中各个晶体管的一种通断情况；
图12为图3a或图3b中重置模块的第三种设置方式示意图；
图13a、图13b以及图13c分别为图12所示的像素电路分别在重置阶段、写入补偿阶段以及发光阶段的工作示意图；
图14为图3a或图3b中重置模块的第四种设置方式示意图；
图15a、图15b以及图15c分别为图14所示的像素电路分别在重置阶段、写入补偿阶段以及发光阶段的工作示意图；
图16为图3a或图3b中重置模块的第五种设置方式示意图；
图17a、图17b以及图17c分别为图16所示的像素电路分别在重置阶段、写入补偿阶段以及发光阶段的工作示意图。
附图标记：
10-重置模块；20-驱动模块；30-写入模块；40-补偿模块；50-发光控制模块；S1-第一扫描信号端；S2-第二扫描信号端；EM-发光控制信号端；Vint-初始电压端；Data-数据电压端；ELVDD-第一电压端；ELVSS-第二电压端；G1-第一选通信号端；G2-第二选通信号端；G3-第三选通信号端；G4-第四选通信号端；G5-第五选通信号端；G6-第六选通信号端；G7-第七选通信号端；P1-重置阶段；P2-写入补偿阶段；P3-发光阶段。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种像素电路，如图2所示，包括重置模块10、驱动模块20、写入模块30、补偿模块40、发光控制模块50以及发光器件L。
其中，上述驱动模块20如图3所示包括驱动晶体管(以下简称DTFT)，该DTFT的第一极与写入模块30相连接。
进一步的，上述驱动模块20还连接第一电压端ELVDD，此时驱动模块20还包括存储电容Cst。其中，该存储电容Cst的一端连接第一电压端ELVDD，另一端与DTFT的栅极相连接。这样一来，该存储电容Cst可以保证该DTFT栅极电压Vg的稳定性。
以下对上述各个模块的连接方式进行说明。
具体的，如图2所示，重置模块10连接初始电压端Vint、第三电压端V3以及驱动模块20。该重置模块10用于将初始电压端Vint的初始电压写入驱动模块20中DTFT的栅极，并将第三电压端V3的电压写入至DTFT的第一极。该DTFT在重置阶段处于导通状态(ON-Bias)。
需要说明的是，本申请对该DTFT的类型不做限定，可以为N型晶体管，也可以为P型晶体管。以下以该DTFT为P型，增强型晶体管为例。此时，上述DTFT的第一极为源极，第二极为漏极。
基于此，当初始电压端Vint的初始电压写入至DTFT的栅极时，由于初始电压端Vint通常为低电平，此时DTFT导通。第三电压端V3的电压写入至DTFT的第一极，即源极。此时，该DTFT的栅源电压Vgs＝Vint-V3。在此情况下，可以控制上述第三电压端V3输出电压的大小，以使得Vgs＝Vint-V3＜Vth，从而使得该DTFT处于导通状态(ON-Bias)。其中，对于P型晶体管增强型晶体管而言，导通条件为Vgs＜Vth，Vth为负值。
经分析表明，上述短期残像现象和OLED显示器中驱动薄膜晶体管(Drive ThinFilm Transistor，DTFT)的磁滞效应有关。该磁滞效应的过程如图1d所示，其中，图1中点划线为OLED显示器中显示白画面的亚像素中的DTFT的源漏电压为Vds1时，该DTFT的电流Ids与Vgs的特性曲线；虚线为显示黑画面的亚像素中的DTFT的源漏电压为Vds3时，DTFT的电流Ids与Vgs的特性曲线；实线为显示灰阶值为128的亚像素中的DTFT的源漏电压为VdS2时，DTFT的电流与Vgs的特性曲线。
由图1b中可以看出，当白画面切换至灰阶画面时，显示白画面的亚像素的亮度需要降低，该亚像素内DTFT的电流Ids需要减小，因此该亚像素内DTFT的半导体层和栅绝缘层界面需要进行电荷释放(Hole Detrapping)，由A1点到A2点，此时Vgs值由V_w变化为V_g；当黑画面切换至灰阶画面时，显示黑画面的亚像素的亮度需要升高，该亚像素内DTFT的电流Ids需要增大，因此该亚像素内DTFT的半导体层和栅绝缘层界面需要进行电荷捕获(HoleTrapping)，由A3点到A4点，此时Vgs值由V_b变化为V_g。由此可以看出，由于电荷俘获和释放过程中电压变化的路径不同，因此沿不同路径到达电压V-g的A2点和A4点分别对应的电流Ids不同，这样一来，使得由白画面转换至灰阶画面的亚像素和由黑画面转换至灰阶画面的亚像素之间存在亮度差，从而出现如图1c所示的短期残像现象。经过放置一端时间后，上述A2点和A4点均到达到B点，残像消失。
基于此，当显示面板的每个亚像素的像素电路中，DTFT在重置阶段均处于上述导通状态(ON-Bias)时，如图1d所示，不同亚像素的DTFT的栅源电压Vgs均位于特性曲线的最上端，对应的电流Ids相同，且该电流Ids很大。因此当显示下一图像帧时，每个亚像素的亮度均需要减小，即每个亚像素内DTFT的电流Ids需要减小，因此各个亚像素内DTFT的半导体层和栅绝缘层界面均需要进行电荷释放(Hole Detrapping)，由A1点到A2点，各个DTFT的电荷捕获释放路径相同，从而解决上述短期残像的问题。此外，由于本申请提供的像素电路可以解决短期残像的问题，且考虑到显示面板显示画面时需要一定的显示刷新率，因此无需对显示图像进行静止。
在此基础上，如图2所示，上述重置模块10还连接发光器件L的阳极。该重置模块10用于将初始电压端Vint的初始电压写入至发光器件L的阳极。这样一来，可以避免上一图像帧残留于该发光器件L阳极的电压下一图像帧显示的图像造成影响。例如，如果没有通过重置模块10对发光器件L的阳极进行重置，那么在下一图像帧显示图像时，发光器件L阳极上残留的电压会导致流过该发光器件L的驱动电流IOLED增大，从而导致该亚像素的亮度比预期亮度大，这样一来会降低显示图像的对比度。
其中，发光器件L的阴极连接第二电压端ELVSS。其中，该发光器件L可以为发光二极管(Light Emitting Diode，LED)或有机发光二极管(OLED)。本发明对此不做限定。
此外，写入模块30连接数据电压端Data以及驱动模块20。该写入模块30用于将数据电压端Data的数据电压Vdata写入至驱动模块20中。从而可以使得驱动模块20产生的用于驱动发光器件L发光的驱动电流IOLED的大小与上述数据电压Vdata相匹配。
补偿模块40连接驱动模块20。该补偿模块40用于对驱动模块中DTFT的阈值电压Vth进行补偿。
发光控制模块50连接发光控制信号端EM、第一电压端ELVDD、驱动模块20以及发光器件L的阳极。该发光控制模块用于在发光控制信号端EM的控制下，将驱动模块20在第一电压端ELVDD和第二电压端ELVSS以及写入至该驱动模块20的数据电压Vdata的作用下产生的驱动电流IOLED，传输至发光器件L。该发光器件L用于根据驱动电流IOLED进行发光。
综上所述，不论前一图像帧的数据电压如何，各个亚像素内的DTFT皆由同一状态，即上述导通状态(ON-Bias)进行数据电压写入以及阈值电压补偿，因而可以避免由磁滞效应产生的短期残像问题。
需要说明的是，本发明实施例中，第一电压端ELVDD用于输出恒定的高电平。该第二电压端ELVSS用于输出恒定的低电平，例如可以将第二电压端ELVSS连接接地端。并且，这里的高、低仅表示输入的电压之间的相对大小关系。
基于此，如图3a或图3b所示，写入模块30包括第一晶体管M1。其中，该第一晶体管M1的栅极连接第一选通信号端G1，第一极连接数据电压端Data，第二极与DTFT的第一极相连接。
补偿模块40包括第二晶体管M2。该第二晶体管M2的栅极连接第二选通信号端G2，第一极连接DTFT的栅极，第二极与DTFT的第二极相连接。
发光控制模块50包括第三晶体管M3和第四晶体管M4。该第三晶体管M3的栅极连接第三选通信号端G3，第一极连接第一电压端ELVDD，第二极与DTFT的第一极相连接。
第四晶体管M4的栅极连接第四选通信号端G4，第一极连接DTFT的第二极，第二极与发光器件L的阳极相连接。
在此基础上，上述重置模块10包括如图3a所示的栅极重置子模块101和第一极重置子模块102。
其中，该栅极重置子模块101连接初始电压端Vint和DTFT的栅极。该栅极重置子模块101用于将初始电压端Vint的初始电压写入DTFT的栅极。
第一极重置子模块102连接第三电压端V3和DTFT的第一极。该第一极重置子模块102用于将第三电压端V3的电压写入至DTFT的第一极。
或者，该重置模块10包括如图3b所示栅极重置子模块101和第二极重置子模103。其中，该栅极重置子模块101的连接方式和作用同上所述。
此外，第二极重置子模块103连接第三电压端V3和DTFT的第二极。该第二极重置子模块103用于将第三电压端V3的电压写入至DTFT的第二极。
基于上述结构，以下根据重置模块10不同的设置方式，对获得的具有不同结构的像素电路的进行举例说明。
实施例一
本实施例中，写入模块30、补偿模块40以及发光控制模块50的设置方式同上所述，此处不再赘述。
在此基础上，如图4所示，该栅极重置子模块101包括第五晶体管M5。其中，第五晶体管M5的栅极连接第五选通信号端G5，第一极连接DTFT的栅极，第二极与初始电压端Vint相连接。
基于此，将第三电压端V3连接上述数据电压端Data。并且，在上述重置模块10包括第一极重置子模块102的情况下，该写入模块30复用为上述第一极重置子模块102。此时，该第一极重置子模块102包括上述第一晶体管M1。
此外，当重置模块10还连接发光器件L的阳极时，该重置模块10还包括第六晶体管M6。该第六晶体管M6的栅极连接第六选通信号端G6，第一极连接发光器件L的阳极，第二极与初始电压端Vint相连接。
以下分别结合图5a、图6a以及图7a所示的各个信号端的时序图，对图4所示的像素电路，在一图像帧内的工作过程进行详细的说明。
其中，实施例一中是以第一晶体管M1为N型晶体管，其余晶体管为P型晶体管，且各个晶体管为增强型晶体管为例。
此外，如图4所示，与第一晶体管M1的栅极相连接的第一选通信号端G1、与第三晶体管M3的栅极相连接的第三选通信号端G3以及与第四晶体管M4相连接的第四选通信号端G4均接收发光控制信号端EM输出的信号；与第二晶体管M2的栅极相连接的第二选通信号端G2和与第六晶体管M6的栅极相连接的第六选通信号端G6接收第一扫描信号端S1输出的信号；与第五晶体管M5的栅极相连接的第五选通信号端G5接收第二扫描信号端S2输出的信号。
其中，上述一图像帧包括重置阶段P1、写入补偿阶段P2以及发光阶段P3。
具体的，在一图像帧的重置阶段P1，如图5a所示，S2＝0，S1＝1，EM＝1，Data＝Vref；其中，本发明实施例中“0”表示低电平，“1”表示高电平。
在此情况下，如图5b所示，在第二扫描信号端S2输出低电平信号的控制下，第五晶体管M5导通，将初始电压端Vint输出的初始电压通过第五晶体管M5传输至DTFT的栅极。此时该DTFT栅极电压Vg＝VB＝Vint。
此外，由于第一晶体管M1为N型晶体管，所以在发光控制信号端EM输出的高电平信号的控制下，第一晶体管M1导通，使得数据电压端Data输出的参考电压Vref通过第一晶体管M1传输至DTFT的源极。此时，该DTFT源极电压Vs＝VA＝Vref。
基于此，如图5a所示，通过调节Vref的大小，可以使得DTFT的栅源电压Vgs＝Vg-Vs＝Vint-Vref＜Vth，使得该DTFT处于导通状态(ON-Bias)。这样一来，当每个亚像素中的像素电路均经过上述重置阶段P1后，各个亚像素中的DTFT均处于同一ON-Bias状态。
此外，其余晶体管均处于截止状态。
在一图像帧的写入补偿阶段P2，如图6a所示，S2＝1，S1＝0，EM＝1，Data＝Vdata。
在此情况下，如图6b所示，在发光控制信号端EM的控制下，第一晶体管M1保持导通状态，此时，数据电压端Data输出的数据电压Vdata通过该第一晶体管M1传输至DTFT的源极。此时，该DTFT的源极电压Vs＝VA＝Vdata，从而实现了数据电压的写入。
基于此，存储电容Cst可以维持节点B为低电平，此时DTFT导通。在此基础上，在第一扫描信号端S1的控制下，第二晶体管M2导通。此时，DTFT的栅极电压Vg和漏极电压Vd相同，即Vg＝Vd。此时，Vgd＝Vg-Vd＝0>Vth，Vth为负。因此该DTFT处于饱和状态。
在此情况下，数据电压端Data的数据电压Vdata通过第一晶体管M1、DTFT以及第二晶体管M2对存储电容Cst进行充电，该存储电容Cst又将向该DTFT的栅极(即B点)进行充电，直至B点电压达到Vdata+Vth为止。因为当VB＝Vdata+Vth时，DTFT的栅源电压Vgs＝Vg-Vs＝Vdata+Vth-Vdata＝Vth，此时为DTFT处于截止状态。其中，对于P型晶体管增强型晶体管而言，截止条件为Vgs≥Vth，Vth为负值。这样一来，DTFT的阈值电压Vth被锁定至该DTFT的栅极，从而实现了对该DTFT的阈值电压Vth进行补偿。
此外，在第一扫描信号端S1的控制下，第六晶体管M6导通，从而将初始电压端Vint的初始电压通过该第六晶体管M6输出至发光器件L的阳极，通过对该发光晶体管L的阳极进行重置以提高显示画面的对比度。其余晶体管处于截止状态。
在一图像帧的发光阶段P3，如图7a所示，S2＝1，S1＝1，EM＝0，Data＝0。
在此情况下，如图7b所示，在发光控制信号端EM的控制下，第三晶体管M3和第四晶体管M4导通。此时，A点的电压VA＝ELVDD。在存储电容Cst的作用下，B点的电压保持VB＝Vdata+Vth。此时，该DTFT的栅源电压Vgs＝Vg-Vs＝VB-VA＝(Vdata+Vth)-ELVDD＝Vdata+Vth-ELVDD＜Vth，Vth为负值。因此DTFT导通。此外，其余晶体管处于截止状态。
基于此，流过上述发光器件L的驱动电流I为：
IOLED＝K/2×(Vgs-Vth)2
＝K/2×(Vdata+Vth-ELVDD-Vth)2
＝K/2×(Vdata-ELVDD)2。 (1)
其中，K为关联于DTFT的电流常数，与DTFT的工艺参数和几何尺寸，例如电子迁移率μ，单位面积的电容Cox、宽长比W/L等有关。
现有技术中，不同像素单元之间的DTFT的阈值电压Vth漂移，而导致各个DTFT的阈值电压Vth不尽相同。由以上公式(1)可知，用于驱动发光器件L进行发光的驱动电流IOLED与DTFT的阈值电压Vth无关，从而消除了DTFT的阈值电压Vth对发光器件L发光亮度的影响，提高了发光器件L亮度的均一性。
需要说明的是，上述描述均是以第一晶体管M1为N型晶体管，其余晶体管为P型晶体管为例进行的说明。当第一晶体管M1为P型晶体管，其余晶体管为N型晶体管时，控制过程同理可得，但是需要对部分控制信号进行翻转。
实施例二
本实施例中，写入模块30、补偿模块40以及发光控制模块50的设置方式同上所述，此处不再赘述。
此外，如图8所示，该栅极重置子模块101包括上述第五晶体管M5。该第五晶体管的连接方式与实施例一相同。
基于此，将第三电压端V3连接第一电压端ELVDD，且在重置模块10包括第一极重置子模块102的情况下，该发光控制模块50的一部分复用为第一极重置子模块102。此时，该第一极重置子模块102如图8所示包括上述第三晶体管M3。
此外，本实施例中的像素电路也可以包括与实施例一相同的第六晶体管M6。
以下分别结合图9a、图10a以及图11a所示的各个信号端的时序图，对图8所示的像素电路，在一图像帧内的工作过程进行详细的说明。
其中，实施例二中是以第三晶体管M3为N型晶体管，其余晶体管为P型晶体管，且各个晶体管为增强型晶体管为例。
此外，如图8所示，与第一晶体管M1的栅极相连接的第一选通信号端G1、与第三晶体管M3的栅极相连接的第三选通信号端G3、与第二晶体管M2的栅极相连接的第二选通信号端G2均接收第一扫描信号端S1输出的信号；与第四晶体管M4相连接的第四选通信号端G4接收发光控制信号端EM输出的信号；与第五晶体管M5的栅极相连接的第五选通信号端G5、与第六晶体管M6的栅极相连接的第六选通信号端G6接收第二扫描信号端S2输出的信号。
具体的，在一图像帧的重置阶段P1，如图9a所示，S2＝0，S1＝1，EM＝1，Data＝0。
在此情况下，如图9b所示，在第二扫描信号端S2输出低电平的控制下，第五晶体管M5和第六晶体管M6导通。初始电压端Vint的初始电压通过第五晶体管M5传输至DTFT的栅极，且通过第六晶体管M6传输至发光器件L的阳极，以分别对DTFT的栅极和发光器件L的阳极进行重置。此时，该DTFT栅极电压Vg＝VB＝Vint。
此外，在第一扫描信号端S1的控制下，第三晶体管M3导通，DTFT源极电压Vs＝VA＝ELVDD。
基于此，DTFT的栅源电压Vgs＝Vg-Vs＝Vint-ELVDD＜Vth，使得该DTFT处于导通状态(ON-Bias)。此外，其余晶体管均处于截止状态。
在一图像帧的写入补偿阶段P2，如图10a所示，S2＝1，S1＝0，EM＝1，Data＝Vdata。
在此情况下，如图10b所示，在第一扫描信号端S1的控制下，第二晶体管M2和第一晶体管M1导通。数据电压端Data输出的数据电压Vdata通过该第一晶体管M1传输至DTFT的源极。此时，该DTFT的源极电压Vs＝VA＝Vdata，从而实现了数据电压的写入。
导通的第二晶体管M2使得DTFT的栅极电压Vg和漏极电压Vd相同，即Vg＝Vd。在此情况下，数据电压端Data的数据电压Vdata通过第一晶体管M1、DTFT以及第二晶体管M2对该DTFT的栅极(即B点)进行充电，直至B点电压达到Vdata+Vth为止。这样一来，DTFT的阈值电压Vth被锁定至该DTFT的栅极，从而实现了对该DTFT的阈值电压Vth进行补偿。此外，其余晶体管截止。
在一图像帧的发光阶段P3，如图11a所示，S2＝1，S1＝1，EM＝0，Data＝0。
在此情况下，如图11b所示，在发光控制信号端EM的控制下，第四晶体管M4导通，在第一扫描信号端S1的控制下，第三晶体管M3导通。此时，A点的电压VA＝ELVDD。B点的电压保持VB＝Vdata+Vth。此时，该DTFT的栅源电压Vgs＝Vg-Vs＝VB-VA＝(Vdata+Vth)-ELVDD＝Vdata+Vth-ELVDD＜Vth，Vth为负值。因此DTFT导通。此外，其余晶体管处于截止状态。
基于此，流过上述发光器件L的驱动电流IOLED同上述公式(1)。因此用于驱动发光器件L进行发光的驱动电流IOLED与DTFT的阈值电压Vth无关。
需要说明的是，上述描述均是以第三晶体管M3为N型晶体管，其余晶体管为P型晶体管为例进行的说明。当第三晶体管M3为P型晶体管，其余晶体管为N型晶体管时，控制过程同理可得，但是需要对部分控制信号进行翻转。
实施例三
本实施例中，写入模块30、补偿模块40以及发光控制模块50的设置方式同上所述，此处不再赘述。
此外，如图12所示，该栅极重置子模块101上述第五晶体管M5。该第五晶体管的连接方式与实施例一相同。
基于此，将第三电压端V3连接参考电压端Vref，且在上述重置模块10包括第二极重置子模块102的情况下，该第二极重置子模块102包括第七晶体管M7，第七晶体管M7的栅极连接第七控制信号端G7，第一极连接参考电压端Vref，第二极与DTFT的第二极相连接。
此外，本实施例中的像素电路也可以包括与实施例一相同的第六晶体管M6。
以下分别结合图9a、图10a以及图11a所示的各个信号端的时序图，对图12所示的像素电路，在一图像帧内的工作过程进行详细的说明。
其中，实施例三中是以所有晶体管为P型晶体管，且各个晶体管为增强型晶体管为例。
此外，如图12所示，与第一晶体管M1的栅极相连接的第一选通信号端G1、与第二晶体管M2的栅极相连接的第二选通信号端G2、与第六晶体管M6的栅极相连接的第六选通信号端G6均接收第一扫描信号端S1输出的信号；与第三晶体管M3的栅极相连接的第三选通信号端G3、与第四晶体管M4相连接的第四选通信号端G4均接收发光控制信号端EM输出的信号；与第五晶体管M5的栅极相连接的第五选通信号端G5、与所述第七晶体管M7的栅极相连接的第七选通信号端G7接收第二扫描信号端S2输出的信号。
具体的，在一图像帧的重置阶段P1，如图9a所示，S2＝0，S1＝1，EM＝1，Data＝0。
在此情况下，如图13a所示，在第二扫描信号端S2输出低电平的控制下，第五晶体管M5和第七晶体管M7导通。初始电压端Vint的初始电压通过第五晶体管M5传输至DTFT的栅极，此时DTFT的栅极电压Vg＝VB＝Vint。此外，通过导通的第七晶体管M7，将参考电压端Vref的电压传输至DTFT的漏极。因为DTFT处于导通状态，所以DTFT源极电压Vs＝VA＝Vref。
基于此，DTFT的栅源电压Vgs＝Vg-Vs＝Vint-Vref＜Vth，使得该DTFT处于导通状态(ON-Bias)。此外，其余晶体管均处于截止状态。
在一图像帧的写入补偿阶段P2，如图10a所示，S2＝1，S1＝0，EM＝1，Data＝Vdata。
在此情况下，如图13b所示，在第一扫描信号端S1的控制下，第二晶体管M2、第一晶体管M1以及第六晶体管M6导通。数据电压端Data输出的数据电压Vdata通过该第一晶体管M1传输至DTFT的源极。此时，该DTFT的源极电压Vs＝VA＝Vdata，从而实现了数据电压的写入。
导通的第二晶体管M2使得DTFT的栅极电压Vg和漏极电压Vd相同，即Vg＝Vd。在此情况下，数据电压端Data的数据电压Vdata通过第一晶体管M1、DTFT以及第二晶体管M2对该DTFT的栅极(即B点)进行充电，直至B点电压达到Vdata+Vth为止。这样一来，DTFT的阈值电压Vth被锁定至该DTFT的栅极，从而实现了对该DTFT的阈值电压Vth进行补偿。
此外，导通的第六晶体管M6使得初始电压端Vint的初始电压传输至发光器件L的阳极，对该阳极进行重置。此外，其余晶体管截止。
在一图像帧的发光阶段P3，如图11a所示，S2＝1，S1＝1，EM＝0，Data＝0。
在此情况下，如图13c所示，在发光控制信号端EM的控制下，第三晶体管M3和第四晶体管M4导通。此时，A点的电压VA＝ELVDD。B点的电压保持VB＝Vdata+Vth。此时，该DTFT的栅源电压Vgs＝Vg-Vs＝VB-VA＝(Vdata+Vth)-ELVDD＝Vdata+Vth-ELVDD＜Vth，Vth为负值。因此DTFT导通。此外，其余晶体管处于截止状态。
基于此，流过上述发光器件L的驱动电流IOLED同上述公式(1)。因此用于驱动发光器件L进行发光的驱动电流IOLED与DTFT的阈值电压Vth无关。
需要说明的是，上述描述均是所有晶体管均为P型晶体管为例进行的说明。当所有晶体管均为P型晶体管时，控制过程同理可得，但是需要对部分控制信号进行翻转。
实施例四
本实施例中，写入模块30、补偿模块40以及发光控制模块50的设置方式同上所述，此处不再赘述。
此外，如图14所示，在重置模块10还连接发光器件L的阳极的情况下，该重置模块10中的栅极重置子模块101包括第六晶体管M6；该第六晶体管M6的栅极连接第六选通信号端G6，第一极连接发光器件L的阳极，第二极与所述初始电压端Vint相连接。
此外，补偿模块40复用为栅极重置子模块101的一部分，该栅极重置子模块101还包括上述第二晶体管M2。并且，发光控制模块50的一部分复用为栅极重置子模块101的一部分，该栅极重置子模块101还包括上述第四晶体管M4。
在此基础上，将第三电压端V3连接数据电压端Data，且在该重置模块10包括第一极重置子模块102的情况下，写入模块30复用为上述第一极重置子模块102。在此情况下，该第一极重置子模块102包括上述第一晶体管M1。
以下分别结合图5a、图6a以及图7a所示的各个信号端的时序图，对图14所示的像素电路，在一图像帧内的工作过程进行详细的说明。
其中，实施例四中是以第一晶体管M1、第二晶体管M2以及第四晶体管M4为N型晶体管，其余晶体管为P型晶体管，且各个晶体管为增强型晶体管为例。
此外，如图14所示，与第一晶体管M1的栅极相连接的第一选通信号端G1、与第二晶体管M2的栅极相连接的第二选通信号端G2、与第三晶体管M3的栅极相连接的第三选通信号端G3均接收发光控制信号端EM输出的信号；与第四晶体管M4相连接的第四选通信号端G4接收第一扫描信号端S1输出的信号；与第六晶体管M6相连接的第六选通信号端G6接收第二扫描信号端S2输出的信号。
具体的，在一图像帧的重置阶段P1，如图5a所示，S2＝0，S1＝1，EM＝1，Data＝Vref。
在此情况下，如图15a所示，在发光控制信号端EM的控制下，第一晶体管M1和第二晶体管M2导通；在第一扫描信号端S1的控制下，第四晶体管M4导通；在第二扫描信号端S2的控制下，第六晶体管M6导通。此时，初始电压端Vint的初始电压通过第六晶体管M6、第四晶体管M4传输至DTFT的漏极，并通过第二晶体管M2传输至DTFT的栅极。此时该DTFT栅极、漏极电压Vg＝Vd＝VB＝Vint，且发光器件L的阳极被重置。
此外，通过导通的第一晶体管M1使得该DTFT源极电压Vs＝VA＝Vref。
基于此，DTFT的栅源电压Vgs＝Vg-Vs＝Vint-Vref＜Vth，使得该DTFT处于导通状态(ON-Bias)。此外，其余晶体管均处于截止状态。
在一图像帧的写入补偿阶段P2，如图6a所示，S2＝1，S1＝0，EM＝1，Data＝Vdata。
在此情况下，如图15b所示，在发光控制信号端EM的控制下，第一晶体管M1和第二晶体管M2保持导通状态。数据电压端Data输出的数据电压Vdata通过该第一晶体管M1传输至DTFT的源极。此时，该DTFT的源极电压Vs＝VA＝Vdata，从而实现了数据电压的写入。
导通的第二晶体管M2使得DTFT的栅极电压Vg和漏极电压Vd相同，即Vg＝Vd。在此情况下，数据电压端Data的数据电压Vdata通过第一晶体管M1、DTFT以及第二晶体管M2对该DTFT的栅极(即B点)进行充电，直至B点电压达到Vdata+Vth为止。这样一来，DTFT的阈值电压Vth被锁定至该DTFT的栅极，从而实现了对该DTFT的阈值电压Vth进行补偿。
在一图像帧的发光阶段P3，如图7a所示，S2＝1，S1＝1，EM＝0，Data＝0。
在此情况下，如图15c所示，在发光控制信号端EM的控制下，第三晶体管M3导通；在第一扫描信号端S1的控制下，第四晶体管M4导通。此时，A点的电压VA＝ELVDD。B点的电压保持VB＝Vdata+Vth。此时，该DTFT的栅源电压Vgs＝Vg-Vs＝VB-VA＝(Vdata+Vth)-ELVDD＝Vdata+Vth-ELVDD＜Vth，Vth为负值。因此DTFT导通。此外，其余晶体管处于截止状态。
基于此，流过上述发光器件L的驱动电流IOLED同上述公式(1)。因此用于驱动发光器件L进行发光的驱动电流IOLED与DTFT的阈值电压Vth无关。
需要说明的是，上述描述均是以第一晶体管M1、第二晶体管M2以及第四晶体管M4为N型晶体管，其余晶体管为P型晶体管为例进行的说明。当第一晶体管M1、第二晶体管M2以及第四晶体管M4为P型晶体管，其余晶体管为N型晶体管时，控制过程同理可得，但是需要对部分控制信号进行翻转。
实施例五
本实施例中，写入模块30、补偿模块40以及发光控制模块50的设置方式同上所述，此处不再赘述。
此外，如图16所示，在重置模块10中的栅极重置子模块101包括第六晶体管M6、与补偿模块40复用的第二晶体管以及与发光控制模块50复用的第四晶体管M4。其中，第六晶体管M6、第二晶体管以及第四晶体管M4的设置方式与实施例四相同。
在此基础上，将第三电压端V3连接参考电压端Vref，且在重置模块10包括第一极重置子模块102的情况下，该第一极重置子模块102包括第七晶体管M7，该第七晶体管M7的栅极连接第七控制信号端G7，第一极连接参考电压端Vref，第二极与DTFT的第一极相连接。
以下分别结合图9a、图10a以及图11a所示的各个信号端的时序图，对图16示的像素电路，在一图像帧内的工作过程进行详细的说明。
其中，实施例五中是以第二晶体管M2和第四晶体管M4为N型晶体管，其余晶体管为P型晶体管，且各个晶体管为增强型晶体管为例。
此外，如图16所示，与第一晶体管M1的栅极相连接的第一选通信号端G1、与第四晶体管M4相连接的第四选通信号端G4均接收第一扫描信号端S1输出的信号；与第二晶体管M2的栅极相连接的第二选通信号端G2、与第三晶体管M3的栅极相连接的第三选通信号端G3均接收发光控制信号端EM输出的信号；与第六晶体管M6相连接的第六选通信号端G6、与第七晶体管M7相连接的第七选通信号端G7均接收第二扫描信号端S2输出的信号。
具体的，在一图像帧的重置阶段P1，如图9a所示，S2＝0，S1＝1，EM＝1，Data＝0。
在此情况下，如图17a所示，在发光控制信号端EM的控制下，第二晶体管M2导通；在第一扫描信号端S1的控制下，第四晶体管M4导通；在第二扫描信号端S2的控制下，第六晶体管M6和第七晶体管M7导通。
此时，初始电压端Vint的初始电压通过第六晶体管M6、第四晶体管M4传输至DTFT的漏极，并通过第二晶体管M2传输至DTFT的栅极。此时该DTFT栅极、漏极电压Vg＝Vd＝VB＝Vint，且发光器件L的阳极被重置。
此外，通过导通的第七晶体管M7，将参考电压端Vref的电压输出至DTFT的源极，使得该DTFT源极电压Vs＝VA＝Vref。
基于此，DTFT的栅源电压Vgs＝Vg-Vs＝Vint-Vref＜Vth，使得该DTFT处于导通状态(ON-Bias)。此外，其余晶体管均处于截止状态。
在一图像帧的写入补偿阶段P2，如图10a所示，S2＝1，S1＝0，EM＝1，Data＝Vdata。
在此情况下，如图17b所示，在发光控制信号端EM的控制下，第二晶体管M2保持导通状态。在第一扫描信号端S1的控制下，第一晶体管M1导通，数据电压端Data输出的数据电压Vdata通过该第一晶体管M1传输至DTFT的源极。此时，该DTFT的源极电压Vs＝VA＝Vdata，从而实现了数据电压的写入。
导通的第二晶体管M2使得DTFT的栅极电压Vg和漏极电压Vd相同，即Vg＝Vd。在此情况下，数据电压端Data的数据电压Vdata通过第一晶体管M1、DTFT以及第二晶体管M2对该DTFT的栅极(即B点)进行充电，直至B点电压达到Vdata+Vth为止。这样一来，DTFT的阈值电压Vth被锁定至该DTFT的栅极，从而实现了对该DTFT的阈值电压Vth进行补偿。
在一图像帧的发光阶段P3，如图11a所示，S2＝1，S1＝1，EM＝0，Data＝0。
在此情况下，如图17c所示，在发光控制信号端EM的控制下，第三晶体管M3导通；在第一扫描信号端S1的控制下，第四晶体管M4导通。此时，A点的电压VA＝ELVDD。B点的电压保持VB＝Vdata+Vth。此时，该DTFT的栅源电压Vgs＝Vg-Vs＝VB-VA＝(Vdata+Vth)-ELVDD＝Vdata+Vth-ELVDD＜Vth，Vth为负值。因此DTFT导通。此外，其余晶体管处于截止状态。
基于此，流过上述发光器件L的驱动电流IOLED同上述公式(1)。因此用于驱动发光器件L进行发光的驱动电流IOLED与DTFT的阈值电压Vth无关。
需要说明的是，上述描述均是以第二晶体管M2和第四晶体管M4为N型晶体管，其余晶体管为P型晶体管为例进行的说明。当第二晶体管M2和第四晶体管M4为P型晶体管，其余晶体管为N型晶体管时，控制过程同理可得，但是需要对部分控制信号进行翻转。
本发明实施例提供一种显示装置包括如上所述的任意一种像素电路。
需要说明的是，本发明实施例所提供的显示装置可以是包括LED显示器或OLED显示器在内的具有电流驱动发光器件的显示装置。该显示装置可以为电视、手机、平板电脑等。
在此基础上，上述显示装置包括显示面板，该显示面板上设置有呈矩阵形式排列的亚像素，上述像素电路设置于各个亚像素内。
在此情况下，当上述像素电路中部分晶体管的栅极连接第一扫描信号端S1或第二扫描信号端时，除了第一行亚像素以外，下一行亚像素中像素电路的第二扫描信号端S2与上一行亚像素中像素电路的第一扫描信号端S1相连接。这样一来，相邻两行亚像素的信号端部分公用，从而可以达到减小信号端数量的目的，使得布线结构更加简单。
本发明实施例提供一种用于驱动如上所述的任意一种像素电路的方法，一图像帧内所述方法包括：
首先，在重置阶段P1，如图2所示的重置模块10用于将初始电压端Vint的初始电压写入至驱动模块20中DTFT的栅极，并将第三电压端V3的电压写入至DTFT的第一极。该DTFT在重置阶段P1处于导通状态。
然后，在写入补偿阶段P2，写入模块30将数据电压端Data的数据电压Vdata写入至驱动模块20中。
补偿模块40用于对驱动模块20中DTFT的阈值电压进行补偿。
最后，在发光阶段P3，驱动模块20在第一电压端ELVDD和第二电压端ELVSS以及写入至该驱动模块20的数据电压Vdata的作用下产生的驱动电流IOLED。该发光控制模块50在发光控制信号端EM的控制下将驱动电流IOLED传输至发光器件L。发光器件L用于根据驱动电流IOLED进行发光。
需要说明的是，上述像素电路中各个模块的结构不同时，具体的驱动方法如上述实施例一至实施例五所述，此处不再赘述。此外，上述像素电路的驱动方法具有与前述实施例相同的技术效果，此处不再赘述。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (18)

1.一种像素电路，其特征在于，包括重置模块、驱动模块、写入模块、补偿模块、发光控制模块以及发光器件；所述驱动模块包括驱动晶体管，所述驱动晶体管的第一极与所述写入模块相连接；
所述重置模块连接初始电压端、第三电压端、所述驱动模块；所述重置模块用于将所述初始电压端的初始电压写入所述驱动模块中驱动晶体管的栅极，并将所述第三电压端的电压写入至所述驱动晶体管的第一极；所述驱动晶体管在重置阶段处于导通状态；
所述写入模块连接数据电压端以及所述驱动模块；所述写入模块用于将所述数据电压端的数据电压写入至所述驱动模块中；
所述补偿模块连接所述驱动模块；所述补偿模块用于对所述驱动模块中驱动晶体管的阈值电压进行补偿；
所述发光控制模块连接发光控制信号端、第一电压端、所述驱动模块以及所述发光器件的阳极；所述发光器件的阴极连接第二电压端；所述发光控制模块用于在所述发光控制信号端的控制下，将所述驱动模块在所述第一电压端和所述第二电压端以及写入至该驱动模块的数据电压的作用下产生的驱动电流，传输至所述发光器件；所述发光器件用于根据所述驱动电流进行发光。
2.根据权利要求1所述的像素电路，其特征在于，所述重置模块还连接所述发光器件的阳极；所述重置模块用于将所述初始电压端的初始电压写入至所述发光器件的阳极。
3.根据权利要求1或2所述的像素电路，其特征在于，
所述写入模块包括第一晶体管，所述第一晶体管的栅极连接第一选通信号端，第一极连接所述数据电压端，第二极与所述驱动晶体管的第一极相连接；
所述补偿模块包括第二晶体管，所述第二晶体管的栅极连接第二选通信号端，第一极连接所述驱动晶体管的栅极，第二极与所述驱动晶体管的第二极相连接；
所述发光控制模块包括第三晶体管和第四晶体管；所述第三晶体管的栅极连接第三选通信号端，第一极连接所述第一电压端，第二极与所述驱动晶体管的第一极相连接；所述第四晶体管的栅极连接第四选通信号端，第一极连接所述驱动晶体管的第二极，第二极与所述发光器件的阳极相连接；
所述驱动模块还包括存储电容；所述存储电容的一端连接所述第一电压端，另一端与所述驱动晶体管的栅极相连接。
4.根据权利要求3所述的像素电路，其特征在于，所述重置模块包括栅极重置子模块和第一极重置子模块；
所述栅极重置子模块连接所述初始电压端和所述驱动晶体管的栅极；所述栅极重置子模块用于将所述初始电压端的初始电压写入所述驱动晶体管的栅极；
所述第一极重置子模块连接所述第三电压端和所述驱动晶体管的第一极；所述第一极重置子模块用于将所述第三电压端的电压写入至所述驱动晶体管的第一极；
或者，所述重置模块包括所述栅极重置子模块和所述第二极重置子模；所述第二极重置子模块连接所述第三电压端和所述驱动晶体管的第二极；所述第二极重置子模块用于将所述第三电压端的电压写入至所述驱动晶体管的第二极。
5.根据权利要求4所述的像素电路，其特征在于，
所述栅极重置子模块包括第五晶体管，所述第五晶体管的栅极连接第五选通信号端，第一极连接所述驱动晶体管的栅极，第二极与所述初始电压端相连接。
6.根据权利要求4所述的像素电路，其特征在于，在重置模块还连接所述发光器件的阳极的情况下，所述栅极重置子模块包括第六晶体管；所述第六晶体管的栅极连接第六选通信号端，第一极连接所述发光器件的阳极，第二极与所述初始电压端相连接；
所述补偿模块复用为所述栅极重置子模块的一部分，所述栅极重置子模块还包括所述第二晶体管；
所述发光控制模块的一部分复用为所述栅极重置子模块的一部分，所述栅极重置子模块还包括所述第四晶体管。
7.根据权利要求5或6所述的像素电路，其特征在于，所述第三电压端连接所述数据电压端，在所述重置模块包括所述第一极重置子模块的情况下，所述写入模块复用为所述第一极重置子模块；所述第一极重置子模块包括所述第一晶体管。
8.根据权利要求5所述的像素电路，其特征在于，所述第三电压端连接所述第一电压端，在所述重置模块包括所述第一极重置子模块的情况下，所述发光控制模块的一部分复用为所述第一极重置子模块；所述第一极重置子模块包括所述第三晶体管。
9.根据权利要求5所述的像素电路，其特征在于，所述第三电压端连接参考电压端，在所述重置模块包括所述第二极重置子模块的情况下，所述第二极重置子模块包括第七晶体管；所述第七晶体管的栅极连接第七控制信号端，第一极连接所述参考电压端，第二极与所述驱动晶体管的第二极相连接。
10.根据权利要求6所述的像素电路，其特征在于，所述第三电压端连接参考电压端，在所述重置模块包括所述第一极重置子模块的情况下，所述第一极重置子模块包括第七晶体管；所述第七晶体管的栅极连接第七控制信号端，第一极连接所述参考电压端，第二极与所述驱动晶体管的第一极相连接。
11.根据权利要求2所述的像素电路，其特征在于，在重置模块还连接所述发光器件的阳极的情况下，所述重置模块还包括第六晶体管；所述第六晶体管的栅极连接第六选通信号端，第一极连接所述发光器件的阳极，第二极与所述初始电压端相连接。
12.一种显示装置，其特征在于，包括如权利要求1-11任一项所述的像素电路。
13.一种用于驱动如权利要求1-11任一项所述的像素电路的方法，其特征在于，一图像帧内所述方法包括：
在重置阶段，重置模块用于将初始电压端的初始电压写入至驱动模块中驱动晶体管的栅极，并将第三电压端的电压写入至所述驱动晶体管的第一极；所述驱动晶体管在所述重置阶段处于导通状态；
在写入补偿阶段，写入模块将数据电压端的数据电压写入至所述驱动模块中；
补偿模块用于对所述驱动模块中驱动晶体管的阈值电压进行补偿；
在发光阶段，驱动模块在所述第一电压端和第二电压端以及写入至该驱动模块的数据电压的作用下产生的驱动电流；
发光控制模块在发光控制信号端的控制下将所述驱动电流传输至所述发光器件；
所述发光器件用于根据所述驱动电流进行发光。
14.根据权利要求13所述的像素电路的方法，其特征在于，在所述写入模块包括第一晶体管，所述补偿模块包括第二晶体管，所述发光控制模块包括第三晶体管和第四晶体管，所述重置模块包括栅极重置子模块和第一极重置子模块，且所述栅极重置子模块包括第五晶体管，所述第一极重置子模块包括所述第一晶体管的情况下，所述方法包括：
与所述第一晶体管的栅极相连接的第一选通信号端、与所述第三晶体管的栅极相连接的第三选通信号端以及与所述第四晶体管相连接的第四选通信号端均接收所述发光控制信号端输出的信号；
与所述第二晶体管的栅极相连接的第二选通信号端接收第一扫描信号端输出的信号；
与所述第五晶体管的栅极相连接的第五选通信号端接收第二扫描信号端输出的信号。
15.根据权利要求13所述的像素电路的方法，其特征在于，在所述写入模块包括第一晶体管，所述补偿模块包括第二晶体管，所述发光控制模块包括第三晶体管和第四晶体管，所述重置模块包括栅极重置子模块和第一极重置子模块，且所述栅极重置子模块包括第五晶体管，所述第一极重置子模块包括所述第三晶体管的情况下，所述方法包括：
与所述第一晶体管的栅极相连接的第一选通信号端、与所述第三晶体管的栅极相连接的第三选通信号端、与所述第二晶体管的栅极相连接的第二选通信号端均接收所述第一扫描信号端输出的信号；
与所述第四晶体管相连接的第四选通信号端接收所述发光控制信号端输出的信号；
与所述第五晶体管的栅极相连接的第五选通信号端接收第二扫描信号端输出的信号。
16.根据权利要求13所述的像素电路的方法，其特征在于，在所述写入模块包括第一晶体管，所述补偿模块包括第二晶体管，所述发光控制模块包括第三晶体管和第四晶体管，所述重置模块包括栅极重置子模块和第一极重置子模块，且所述栅极重置子模块包括第五晶体管，所述第一极重置子模块包括第七晶体管的情况下，所述方法包括：
与所述第一晶体管的栅极相连接的第一选通信号端、与所述第二晶体管的栅极相连接的第二选通信号端均接收所述第一扫描信号端输出的信号；
与所述第三晶体管的栅极相连接的第三选通信号端、与所述第四晶体管相连接的第四选通信号端均接收所述发光控制信号端输出的信号；
与所述第五晶体管的栅极相连接的第五选通信号端、与所述第七晶体管的栅极相连接的第七选通信号端接收第二扫描信号端输出的信号。
17.根据权利要求13所述的像素电路的方法，其特征在于，在所述写入模块包括第一晶体管，所述补偿模块包括第二晶体管，所述发光控制模块包括第三晶体管和第四晶体管，所述重置模块包括栅极重置子模块和第一极重置子模块，且所述栅极重置子模块包括所述第二晶体管、所述第四晶体管以及第六晶体管，所述第一极重置子模块包括所述第一晶体管的情况下，所述方法包括：
与所述第一晶体管的栅极相连接的第一选通信号端、与所述第二晶体管的栅极相连接的第二选通信号端、与所述第三晶体管的栅极相连接的第三选通信号端均接收所述发光控制信号端输出的信号；
与所述第四晶体管相连接的第四选通信号端接收第一扫描信号端输出的信号；
与所述第六晶体管相连接的第六选通信号端接收第二扫描信号端输出的信号。
18.根据权利要求13所述的像素电路的方法，其特征在于，在所述写入模块包括第一晶体管，所述补偿模块包括第二晶体管，所述发光控制模块包括第三晶体管和第四晶体管，所述重置模块包括栅极重置子模块和第一极重置子模块，且所述栅极重置子模块包括所述第二晶体管、所述第四晶体管以及第六晶体管，所述第一极重置子模块包括第七晶体管的情况下，所述方法包括：
与所述第一晶体管的栅极相连接的第一选通信号端、与所述第四晶体管相连接的第四选通信号端均接收第一扫描信号端输出的信号；
与所述第二晶体管的栅极相连接的第二选通信号端、与所述第三晶体管的栅极相连接的第三选通信号端均接收所述发光控制信号端输出的信号；
与所述第六晶体管相连接的第六选通信号端、与所述第七晶体管相连接的第七选通信号端均接收第二扫描信号端输出的信号。
CN201710749538.6A 2017-08-25 2017-08-25 一种像素电路及其驱动方法、显示装置 Active CN107358918B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN202211213447.8A CN116030764A (zh) 2017-08-25 2017-08-25 一种像素电路及其驱动方法、显示装置
CN201710749538.6A CN107358918B (zh) 2017-08-25 2017-08-25 一种像素电路及其驱动方法、显示装置
PCT/CN2018/093982 WO2019037543A1 (zh) 2017-08-25 2018-07-02 像素电路及其驱动方法、显示装置
US16/328,372 US11455951B2 (en) 2017-08-25 2018-07-02 Pixel circuit, driving method thereof and display device
US17/874,508 US11699394B2 (en) 2017-08-25 2022-07-27 Pixel circuit, driving method thereof and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710749538.6A CN107358918B (zh) 2017-08-25 2017-08-25 一种像素电路及其驱动方法、显示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202211213447.8A Division CN116030764A (zh) 2017-08-25 2017-08-25 一种像素电路及其驱动方法、显示装置

Publications (2)

Publication Number Publication Date
CN107358918A true CN107358918A (zh) 2017-11-17
CN107358918B CN107358918B (zh) 2023-11-21

Family

ID=60289207

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202211213447.8A Pending CN116030764A (zh) 2017-08-25 2017-08-25 一种像素电路及其驱动方法、显示装置
CN201710749538.6A Active CN107358918B (zh) 2017-08-25 2017-08-25 一种像素电路及其驱动方法、显示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202211213447.8A Pending CN116030764A (zh) 2017-08-25 2017-08-25 一种像素电路及其驱动方法、显示装置

Country Status (3)

Country Link
US (2) US11455951B2 (zh)
CN (2) CN116030764A (zh)
WO (1) WO2019037543A1 (zh)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108538248A (zh) * 2018-04-24 2018-09-14 京东方科技集团股份有限公司 一种像素电路、驱动方法、显示面板及显示装置
WO2019037499A1 (zh) * 2017-08-25 2019-02-28 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
WO2019037543A1 (zh) * 2017-08-25 2019-02-28 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
CN110021273A (zh) * 2018-01-10 2019-07-16 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
CN110033734A (zh) * 2019-04-25 2019-07-19 京东方科技集团股份有限公司 一种显示驱动电路及其驱动方法、显示装置
CN110197644A (zh) * 2019-06-10 2019-09-03 武汉华星光电半导体显示技术有限公司 像素驱动电路
WO2020140489A1 (zh) * 2019-01-02 2020-07-09 京东方科技集团股份有限公司 像素电路及其驱动方法以及显示面板
CN111724744A (zh) * 2020-07-14 2020-09-29 武汉华星光电半导体显示技术有限公司 像素电路及显示装置
WO2020232654A1 (en) * 2019-05-22 2020-11-26 Boe Technology Group Co., Ltd. A pixel circuit with photo-sensing function, a driving method, and a display apparatus
CN113066434A (zh) * 2021-03-24 2021-07-02 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板
EP3723075A4 (en) * 2017-12-06 2021-08-18 BOE Technology Group Co., Ltd. PIXEL CIRCUIT AND ITS ATTACK PROCESS, DISPLAY PANEL AND DISPLAY DEVICE
CN115019734A (zh) * 2022-07-06 2022-09-06 北京欧铼德微电子技术有限公司 像素补偿电路、系统和方法
US20220319413A1 (en) * 2019-09-03 2022-10-06 Boe Technology Group Co., Ltd. Pixel driving circuit, pixel driving method, display panel and display device
US20220327996A1 (en) * 2019-09-05 2022-10-13 Boe Technology Group Co., Ltd. Pixel driving circuit, pixel driving method, display apparatus and method for controlling the same
WO2022266874A1 (zh) * 2021-06-23 2022-12-29 京东方科技集团股份有限公司 像素电路、驱动方法和显示装置
WO2023005695A1 (zh) * 2021-07-30 2023-02-02 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
WO2024092496A1 (zh) * 2022-11-01 2024-05-10 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板、显示装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109686314B (zh) * 2019-03-01 2021-01-29 京东方科技集团股份有限公司 像素电路、显示基板和显示装置
KR20230047280A (ko) * 2021-09-30 2023-04-07 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치
KR20230068004A (ko) * 2021-11-10 2023-05-17 엘지디스플레이 주식회사 디스플레이 장치, 디스플레이 패널 및 디스플레이 구동 방법
KR20230096565A (ko) * 2021-12-23 2023-06-30 엘지디스플레이 주식회사 표시 장치

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101256732A (zh) * 2007-03-02 2008-09-03 三星Sdi株式会社 有机发光显示器
US20100164847A1 (en) * 2008-12-29 2010-07-01 Lee Baek-Woon Display device and driving method thereof
CN102708791A (zh) * 2011-12-01 2012-10-03 京东方科技集团股份有限公司 像素单元驱动电路和方法、像素单元以及显示装置
CN103280182A (zh) * 2013-05-29 2013-09-04 上海中科高等研究院 Amoled阈值电压的补偿方法及补偿电路
CN104867442A (zh) * 2014-02-20 2015-08-26 北京大学深圳研究生院 一种像素电路及显示装置
CN105137656A (zh) * 2015-10-10 2015-12-09 京东方科技集团股份有限公司 一种背光模组、其驱动方法及显示装置
CN207082320U (zh) * 2017-08-25 2018-03-09 京东方科技集团股份有限公司 一种像素电路及显示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013076772A1 (ja) * 2011-11-24 2013-05-30 パナソニック株式会社 表示装置及びその制御方法
CN104022771A (zh) * 2013-03-01 2014-09-03 德律科技股份有限公司 具有反向驱动保护功能的测试设备
CN103295525B (zh) * 2013-05-31 2015-09-30 京东方科技集团股份有限公司 像素电路及其驱动方法、有机发光显示面板及显示装置
KR102152950B1 (ko) * 2014-04-09 2020-09-08 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102211694B1 (ko) * 2014-07-17 2021-02-04 삼성디스플레이 주식회사 발광소자 표시장치 및 이의 구동 방법
CN104200771B (zh) * 2014-09-12 2017-03-01 上海天马有机发光显示技术有限公司 像素电路、阵列基板及显示装置
KR102324661B1 (ko) * 2015-07-31 2021-11-10 엘지디스플레이 주식회사 터치 센서 일체형 표시장치와 그 구동방법
CN105096833B (zh) * 2015-08-26 2017-06-06 京东方科技集团股份有限公司 生成发光控制信号的电路和方法以及像素电路驱动方法
KR101937336B1 (ko) * 2016-07-20 2019-01-11 보에 테크놀로지 그룹 컴퍼니 리미티드 방출-제어 회로, 그것을 갖는 디스플레이 장치, 및 그 구동 방법
CN116030764A (zh) 2017-08-25 2023-04-28 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101256732A (zh) * 2007-03-02 2008-09-03 三星Sdi株式会社 有机发光显示器
US20100164847A1 (en) * 2008-12-29 2010-07-01 Lee Baek-Woon Display device and driving method thereof
CN102708791A (zh) * 2011-12-01 2012-10-03 京东方科技集团股份有限公司 像素单元驱动电路和方法、像素单元以及显示装置
CN103280182A (zh) * 2013-05-29 2013-09-04 上海中科高等研究院 Amoled阈值电压的补偿方法及补偿电路
CN104867442A (zh) * 2014-02-20 2015-08-26 北京大学深圳研究生院 一种像素电路及显示装置
CN105137656A (zh) * 2015-10-10 2015-12-09 京东方科技集团股份有限公司 一种背光模组、其驱动方法及显示装置
CN207082320U (zh) * 2017-08-25 2018-03-09 京东方科技集团股份有限公司 一种像素电路及显示装置

Cited By (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11455951B2 (en) 2017-08-25 2022-09-27 Beijing Boe Technology Development Co., Ltd. Pixel circuit, driving method thereof and display device
WO2019037499A1 (zh) * 2017-08-25 2019-02-28 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
WO2019037543A1 (zh) * 2017-08-25 2019-02-28 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
US11244611B2 (en) 2017-08-25 2022-02-08 Boe Technology Group Co., Ltd. Pixel circuit and method of driving the same, display device
US11984081B2 (en) 2017-08-25 2024-05-14 Boe Technology Group Co., Ltd. Pixel circuit and method of driving the same, display device
US11699394B2 (en) 2017-08-25 2023-07-11 Boe Technology Group Co., Ltd. Pixel circuit, driving method thereof and display device
EP3723075A4 (en) * 2017-12-06 2021-08-18 BOE Technology Group Co., Ltd. PIXEL CIRCUIT AND ITS ATTACK PROCESS, DISPLAY PANEL AND DISPLAY DEVICE
US11341908B2 (en) 2017-12-06 2022-05-24 Boe Technology Group Co., Ltd. Pixel circuit and driving method thereof, display panel and display device
US11657759B2 (en) 2018-01-10 2023-05-23 Boe Technology Group Co., Ltd. Pixel circuit and method of driving the same, display panel
JP7159182B2 (ja) 2018-01-10 2022-10-24 京東方科技集團股▲ふん▼有限公司 画素回路及びその駆動方法、表示パネル
CN110021273B (zh) * 2018-01-10 2021-12-03 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
JP2021509965A (ja) * 2018-01-10 2021-04-08 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． 画素回路及びその駆動方法、表示パネル
US11386838B2 (en) 2018-01-10 2022-07-12 Boe Technology Group Co., Ltd. Pixel circuit and method of driving the same, display panel
WO2019137045A1 (zh) * 2018-01-10 2019-07-18 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
CN110021273A (zh) * 2018-01-10 2019-07-16 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
CN108538248A (zh) * 2018-04-24 2018-09-14 京东方科技集团股份有限公司 一种像素电路、驱动方法、显示面板及显示装置
US10650753B2 (en) 2018-04-24 2020-05-12 Boe Technology Group Co., Ltd. Pixel circuit, method for driving the same, display panel and display device
CN111402810A (zh) * 2019-01-02 2020-07-10 京东方科技集团股份有限公司 像素电路及其驱动方法以及显示面板
WO2020140489A1 (zh) * 2019-01-02 2020-07-09 京东方科技集团股份有限公司 像素电路及其驱动方法以及显示面板
US11127347B2 (en) 2019-01-02 2021-09-21 Mianyang Boe Optoelectronics Technology Co., Ltd. Pixel circuit, driving method thereof and display panel
CN110033734A (zh) * 2019-04-25 2019-07-19 京东方科技集团股份有限公司 一种显示驱动电路及其驱动方法、显示装置
US11289010B2 (en) 2019-05-22 2022-03-29 Boe Technology Group Co., Ltd. Pixel circuit with photo-sensing function, a driving method, and a display apparatus
CN112673414A (zh) * 2019-05-22 2021-04-16 京东方科技集团股份有限公司 具有光感测功能的像素电路、驱动方法和显示设备
WO2020232654A1 (en) * 2019-05-22 2020-11-26 Boe Technology Group Co., Ltd. A pixel circuit with photo-sensing function, a driving method, and a display apparatus
CN112673414B (zh) * 2019-05-22 2023-01-20 京东方科技集团股份有限公司 具有光感测功能的像素电路、驱动方法和显示设备
CN110197644A (zh) * 2019-06-10 2019-09-03 武汉华星光电半导体显示技术有限公司 像素驱动电路
US20220319413A1 (en) * 2019-09-03 2022-10-06 Boe Technology Group Co., Ltd. Pixel driving circuit, pixel driving method, display panel and display device
US11893939B2 (en) * 2019-09-03 2024-02-06 Boe Technology Group Co., Ltd. Pixel driving circuit, pixel driving method, display panel and display device
US11893934B2 (en) * 2019-09-05 2024-02-06 Boe Technology Group Co., Ltd. Pixel driving circuit, pixel driving method, display apparatus and method for controlling the same
US20220327996A1 (en) * 2019-09-05 2022-10-13 Boe Technology Group Co., Ltd. Pixel driving circuit, pixel driving method, display apparatus and method for controlling the same
CN111724744A (zh) * 2020-07-14 2020-09-29 武汉华星光电半导体显示技术有限公司 像素电路及显示装置
CN113066434A (zh) * 2021-03-24 2021-07-02 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板
WO2022266874A1 (zh) * 2021-06-23 2022-12-29 京东方科技集团股份有限公司 像素电路、驱动方法和显示装置
WO2023005695A1 (zh) * 2021-07-30 2023-02-02 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
CN115019734A (zh) * 2022-07-06 2022-09-06 北京欧铼德微电子技术有限公司 像素补偿电路、系统和方法
WO2024092496A1 (zh) * 2022-11-01 2024-05-10 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板、显示装置

Also Published As

Publication number Publication date
US20220366851A1 (en) 2022-11-17
US11699394B2 (en) 2023-07-11
WO2019037543A1 (zh) 2019-02-28
CN116030764A (zh) 2023-04-28
US11455951B2 (en) 2022-09-27
CN107358918B (zh) 2023-11-21
US20210383752A1 (en) 2021-12-09

Similar Documents

Publication Publication Date Title
CN107358918A (zh) 一种像素电路及其驱动方法、显示装置
CN107452331A (zh) 一种像素电路及其驱动方法、显示装置
CN104933993B (zh) 像素驱动电路及其驱动方法、显示装置
CN104409047B (zh) 像素驱动电路、像素驱动方法和显示装置
CN104850270B (zh) 触控模组的驱动方法、驱动电路、触控模组、面板和装置
CN107452334A (zh) 像素电路及其驱动方法、显示基板及其驱动方法、显示装置
CN105895028B (zh) 一种像素电路及驱动方法和显示设备
CN105247603B (zh) 显示装置及其驱动方法
CN103971640B (zh) 一种像素驱动电路及其驱动方法和显示装置
CN105427805B (zh) 像素驱动电路、方法、显示面板和显示装置
CN104036725B (zh) 像素电路及其驱动方法、有机发光显示面板及显示装置
CN101770745B (zh) 显示装置、显示装置驱动方法及电子设备
CN104347031B (zh) 显示装置、用于驱动该显示装置的方法以及电子设备
CN207425322U (zh) 像素电路、显示基板及显示装置
CN104700782B (zh) Oeld像素电路、显示装置及控制方法
CN109509433A (zh) 像素电路、显示装置和像素驱动方法
CN106409233A (zh) 一种像素电路、其驱动方法及有机发光显示面板
CN108682392A (zh) 像素电路及其驱动方法、显示面板、制作方法和显示装置
CN105448234B (zh) 像素电路及其驱动方法和有源矩阵有机发光显示器
CN106486063A (zh) 像素驱动电路及其驱动方法、显示面板和显示装置
CN110728946A (zh) 像素电路及其驱动方法、显示面板
CN105139805B (zh) 一种像素驱动电路及其驱动方法、显示装置
CN110010072A (zh) 像素电路及其驱动方法、显示装置
CN109785797A (zh) 一种新型的amoled像素电路
CN103038812B (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant