CN114360435A - 像素电路、像素驱动方法和显示装置 - Google Patents

像素电路、像素驱动方法和显示装置 Download PDF

Info

Publication number
CN114360435A
CN114360435A CN202011041969.5A CN202011041969A CN114360435A CN 114360435 A CN114360435 A CN 114360435A CN 202011041969 A CN202011041969 A CN 202011041969A CN 114360435 A CN114360435 A CN 114360435A
Authority
CN
China
Prior art keywords
control
circuit
light
electrically connected
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011041969.5A
Other languages
English (en)
Inventor
吴谦
范龙飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202011041969.5A priority Critical patent/CN114360435A/zh
Priority to US17/307,996 priority patent/US11361708B2/en
Publication of CN114360435A publication Critical patent/CN114360435A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

本发明提供一种像素电路、像素驱动方法和显示装置。像素电路包括发光元件、像素驱动电路、通断控制电路和发光时间控制电路；通断控制电路的控制端与发光时间控制电路电连接，通断控制电路在所述控制端的电位的控制下，控制驱动电流输出端与所述发光元件之间连通或断开；发光时间控制电路在第二栅极驱动信号的控制下，根据第n发光控制数据电压，控制第n发光时间控制信号输出端与通断控制电路的控制端之间连通或断开；N为大于1的整数，n为小于或等于N的正整数。本发明避免了发光时间控制需要由多个时间周期完成的情况，节省了脉冲时间，适用于高分辨率的微型发光二极管显示方式。

Description

像素电路、像素驱动方法和显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种像素电路、像素驱动方法和显示装置。
背景技术
Micro LED(微型发光二极管)即LED(发光二极管)微缩技术，是指将传统LED阵列化、微缩化后定址巨量转移到电路基板上，形成超小间距LED，将毫米级别的LED长度进一步微缩到微米级，以达到超高像素、超高解析率。
现有的一种Micro LED像素电路通过驱动微型发光二极管的驱动电流和发光时间来共同控制整个电路中等效电流的大小。其中，脉冲控制方法为，在第一个时间段输入长发光控制信号，在第二个时间段输入短发光控制信号，通过发光控制数据电压控制像素电路时在长发光控制信号下工作，还是在短发光控制信号下工作，此过程需要至少两个时间段才能完成，减小了每个时间段可利用的时间，因而此脉冲控制方法仅适用于低分辨率的Micro LED产品，对于高分辨率产品，则会由于时间不够而不能完成每一行的扫描。
发明内容
本发明的主要目的在于提供一种像素电路、像素驱动方法和显示装置，解决现有技术中发光时间控制需要由多个时间周期完成的情况，不适用于高分辨率的Micro LED(微型发光二极管)显示方式的方法。
为了达到上述目的，本发明提供了一种像素电路，包括发光元件、像素驱动电路、通断控制电路和发光时间控制电路；
所述像素驱动电路分别与第一栅线、显示数据线、发光控制线、第一电压端和所述通断控制电路电连接，用于在所述第一栅线提供的第一栅极驱动信号和所述发光控制线提供的发光控制信号的控制下，根据所述显示数据线提供的显示数据电压，通过驱动电流输出端提供驱动电流；
所述通断控制电路的控制端与所述发光时间控制电路电连接，所述通断控制电路的第一端与所述驱动电流输出端电连接，所述通断控制电路的第二端与所述发光元件电连接，用于在所述控制端的电位的控制下，控制所述驱动电流输出端与所述发光元件之间连通或断开；
所述发光时间控制电路与第二栅线、发光控制数据线、N个发光时间控制信号输出端和所述通断控制电路的控制端电连接，用于在第二栅线提供的第二栅极驱动信号的控制下，根据第n发光控制数据线提供的第n发光控制数据电压，控制第n发光时间控制信号输出端与所述通断控制电路的控制端之间连通或断开；所述第n发光时间控制信号输出端用于提供第n发光时间控制信号；
N为大于1的整数，n为小于或等于N的正整数。
可选的，所述发光时间控制电路包括N个发光时间控制子电路；
第n发光时间控制子电路分别与所述第二栅线、第n发光控制数据线、第n发光时间控制信号输出端和所述通断控制电路的控制端电连接，用于在第二栅线提供的第二栅极驱动信号的控制下，将所述第n发光控制数据电压写入第n控制节点，并用于维持所述第n控制节点的电位，在第n控制节点的电位的控制下，控制第n发光时间控制信号输出端与所述通断控制电路的控制端之间连通或断开。
可选的，所述第n发光时间控制子电路包括第n个第一控制子电路和第n个第二控制子电路；
所述第n个第一控制子电路的控制端与所述第二栅线电连接，所述第n个第一控制子电路的第一端与所述第n发光控制数据线电连接，所述第n个第一控制子电路的第二端与所述第n控制节点电连接；所述第n个第一控制子电路用于在所述第二栅极驱动信号的控制下，控制所述第n发光控制数据线与所述第n控制节点之间连通或断开，并用于维持所述第n控制节点的电位；
所述第n个第二控制子电路的控制端与所述第n控制节点电连接，所述第n个第二控制子电路的第一端与第n发光时间控制信号输出端电连接，所述第n个第二控制子电路的第二端与所述通断控制电路的控制端电连接；所述第n个第二控制子电路用于在所述第n控制节点的电位的控制下，控制所述第n发光时间控制信号输出端与所述通断控制电路的控制端之间连通或断开。
可选的，N等于2；第一个第一控制子电路包括第一控制晶体管和第一电容，第一个第二控制子电路包括第二控制晶体管；
所述第一控制晶体管的控制极与所述第二栅线电连接，所述第一控制晶体管的第一极与第一发光控制数据线电连接，所述第一控制晶体管的第二极与第一控制节点电连接；
所述第一电容的第一端与所述第一控制节点电连接，所述第一电容的第二端与第二电压端电连接；
所述第二控制晶体管的控制极与所述第一控制节点电连接，所述第二控制晶体管的第一极与所述第一发光时间控制信号输出端电连接，所述第二控制晶体管的第二极与所述通断控制电路的控制端电连接。
可选的，第二个第一控制子电路包括第三控制晶体管和第二电容，第二个第二控制子电路包括第四控制晶体管；
所述第三控制晶体管的控制极与所述第二栅线电连接，所述第三控制晶体管的第一极与第二发光控制数据线电连接，所述第三控制晶体管的第二极与第二控制节点电连接；
所述第二电容的第一端与所述第二控制节点电连接，所述第二电容的第二端与第二电压端电连接；
所述第四控制晶体管的控制极与所述第二控制节点电连接，所述第四控制晶体管的第一极与所述第二发光时间控制信号输出端电连接，所述第四控制晶体管的第二极与所述通断控制电路的控制端电连接。
可选的，所述第一控制晶体管和所述第三控制晶体管都为p型晶体管；或者，所述第一控制晶体管和所述第三控制晶体管都为n型晶体管。
可选的，N等于2；第一发光控制数据线和第二发光控制数据线为同一发光控制数据线；
所述发光时间控制电路包括第五控制晶体管、第六控制晶体管、第七控制晶体管和第三电容；
所述第五控制晶体管的控制极与所述第二栅线电连接，所述第五控制晶体管的第一极与所述第一发光控制数据线电连接，所述第五控制晶体管的第二极分别与所述第六控制晶体管的控制极和所述第七控制晶体管的控制极电连接；
所述第三电容的第一端与所述第六控制晶体管的控制极电连接；所述第三电容的第二端与第二电压端电连接；
所述第六控制晶体管的第一极与第一发光时间控制信号输出端电连接，所述第六控制晶体管的第二极与所述通断控制电路的控制端电连接；
所述第七控制晶体管的第一极与第二发光时间控制信号输出端电连接，所述第七控制晶体管的第二极与所述通断控制电路的控制端电连接。
可选的，所述第六控制晶体管为n型晶体管，所述第七控制晶体管为p型晶体管；或者，所述第六控制晶体管为p型晶体管，所述第七控制晶体管为n型晶体管。
可选的，所述通断控制电路包括通断控制晶体管；
所述通断控制晶体管的控制极为所述通断控制电路的控制端，所述通断控制晶体管的第一极与所述驱动电流输出端电连接，所述通断控制晶体管的第二极与所述发光元件电连接。
可选的，所述像素驱动电路包括驱动子电路、数据写入子电路、发光控制子电路、储能子电路和补偿子电路，其中，
所述数据写入子电路分别与所述第一栅线、所述显示数据线和所述驱动子电路的第一端电连接，用于在所述第一栅极驱动信号的控制下，将所述显示数据电压写入所述驱动子电路的第一端；
所述补偿子电路分别与所述第一栅线、所述驱动子电路的控制端和所述驱动子电路的第二端电连接，用于在所述第一栅极驱动信号的控制下，控制所述驱动子电路的控制端与所述驱动子电路的第二端之间连通或断开；
所述储能子电路的第一端与所述驱动子电路的控制端电连接，所述储能子电路的第二端与所述第一电压端电连接，所述储能子电路用于维持所述驱动子电路的控制端的电位；
所述发光控制子电路分别与所述发光控制线、所述第一电压端、所述驱动电路的第一端、所述驱动电路的第二端和所述通断控制电路的第一端电连接，用于在所述发光控制线的控制下，控制所述第一电压端与所述驱动电路的第一端之间连通或断开，并控制所述驱动电路的第二端与所述通断控制电路的第一端之间连通或断开；
所述驱动子电路用于在其控制端的电位的控制下，生成所述驱动电流。
可选的，所述像素驱动电路还包括复位子电路；
所述复位子电路分别与复位控制端、初始电压端和所述驱动子电路的控制端电连接，用于在所述复位控制端提供的复位控制信号的控制下，将所述初始电压端提供的初始电压写入所述驱动子电路的控制端。
可选的，所述数据写入子电路包括数据写入晶体管，所述补偿子电路包括补偿晶体管，所述发光控制子电路包括第一发光控制晶体管和第二发光控制晶体管，所述驱动电路包括驱动晶体管；所述储能子电路包括存储电容；所述复位子电路包括复位晶体管；
所述数据写入晶体管的控制极与所述第一栅线电连接，所述数据写入晶体管的第一极与所述显示数据线电连接，所述数据写入晶体管的第二极与所述驱动晶体管的第一极电连接；
所述补偿晶体管的控制极与所述第一栅线电连接，所述补偿晶体管的第一极与所述驱动晶体管的控制极电连接，所述补偿晶体管的第二极与所述驱动晶体管的第二极电连接；
所述第一发光控制晶体管的控制极与所述发光控制线电连接，所述第一发光控制晶体管的第一极与所述第一电压端电连接，所述第一发光控制晶体管的第二极与所述驱动晶体管的第一极电连接；
所述第二发光控制晶体管的控制极与所述发光控制线电连接，所述第二发光控制晶体管的第一极与所述驱动晶体管的第二极电连接，所述第二发光控制晶体管的第二极与所述通断控制电路的第一端电连接；
所述存储电容的第一端与所述第一电压端电连接，所述存储电容的第二端与所述驱动晶体管的控制极电连接；
所述复位晶体管的控制极与所述复位控制端电连接，所述复位晶体管的第一极与所述初始电压端电连接，所述复位晶体管的第二极与所述驱动晶体管的控制极电连接。
可选的，所述发光元件为微型发光二极管，所述通断控制电路的第二端与所述微型发光二极管的阳极电连接，所述微型发光二极管的阴极与第三电压端电连接。
本发明还提供了一种像素驱动方法，应用于上述的像素电路；所述像素驱动方法包括：
像素驱动电路在第一栅极驱动信号和发光控制信号的控制下，根据显示数据电压，通过驱动电流输出端提供驱动所述发光元件发光的驱动电流；
通断控制电路在其控制端的电位的控制下，控制所述驱动电流输出端与所述发光元件之间连通或断开；
发光时间控制电路在第二栅极驱动信号的控制下，根据第n发光控制数据电压，控制第n发光时间控制信号输出端与所述通断控制电路的控制端之间连通或断开；
n为小于或等于N的正整数，N为大于1的整数。
本发明还提供了一种显示装置，包括上述的像素电路。
本发明实施例所述的像素电路、像素驱动方法和显示装置能够同时提供至少两个发光时间控制信号(所述发光时间控制信号可以为控制所述通断控制电路导通或断开驱动电流输出端与所述发光元件之间的连接的脉冲信号，但不以此为限)，避免了发光时间控制需要由多个时间周期完成的情况，节省了脉冲时间，适用于高分辨率的Micro LED(微型发光二极管)显示方式。
附图说明
图1是本发明实施例所述的像素电路的结构图；
图2是本发明实施例所述的像素电路的结构图；
图3是本发明实施例所述的像素电路的结构图；
图4是本发明实施例所述的像素电路的结构图；
图5A是本发明实施例所述的像素电路的的工作状态示意图；
图5B是本发明实施例所述的像素电路的另一工作状态示意图；
图6是本发明实施例所述的像素电路的结构图；
图7是本发明所述的像素电路的一具体实施例的电路图；
图8是本发明如图7所示的像素电路的具体实施例的工作时序图；
图9是本发明所述的像素电路的另一具体实施例的电路图；
图10是本发明所述的像素电路中的发光时间控制信号的示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例所述的像素电路包括发光元件、像素驱动电路、通断控制电路和发光时间控制电路；
所述像素驱动电路分别与第一栅线、显示数据线、发光控制线、第一电压端和所述通断控制电路电连接，用于在所述第一栅线提供的第一栅极驱动信号和所述发光控制线提供的发光控制信号的控制下，根据所述显示数据线提供的显示数据电压，通过驱动电流输出端提供驱动电流；
所述通断控制电路的控制端与所述发光时间控制电路电连接，所述通断控制电路的第一端与所述驱动电流输出端电连接，所述通断控制电路的第二端与所述发光元件电连接，用于在所述控制端的电位的控制下，控制所述驱动电流输出端与所述发光元件之间连通或断开；
所述发光时间控制电路与第二栅线、发光控制数据线、N个发光时间控制信号输出端和所述通断控制电路的控制端电连接，用于在第二栅线提供的第二栅极驱动信号的控制下，根据第n发光控制数据线提供的第n发光控制数据电压，控制第n发光时间控制信号输出端与所述通断控制电路的控制端之间连通或断开；所述第n发光时间控制信号输出端用于提供第n发光时间控制信号；
N为大于1的整数，n为小于或等于N的正整数。
本发明实施例提出了一种适用于Micro LED(微型发光二极管)的像素电路，由于微型发光二极管的发光效率随着电流密度的变化而变化，且色坐标也随着电流密度变化而变化，因此在实际操作时，需要使得微型发光二极管始终工作在高电流密度下，利用脉宽控制方法控制微型二极管的发光时长，从而控制器亮度和灰阶。本发明实施例所述的像素电路能够同时提供至少两个发光时间控制信号(所述发光时间控制信号可以为控制所述通断控制电路导通或断开驱动电流输出端与所述发光元件之间的连接的脉冲信号，但不以此为限)，避免了发光时间控制需要由多个时间周期完成的情况，节省了脉冲时间，适用于高分辨率的Micro LED显示方式。
在本发明实施例中，可以将N个发光时间控制信号同时提供至所述发光时间控制电路，在所述发光控制数据线提供的发光控制数据电压的控制下，在发光时间段，选择将所述N个发光时间控制信号中的一个发光时间控制信号提供至所述通断控制电路的控制端，以控制所述通断控制电路导通或断开所述驱动电流输出端与所述发光元件之间的连接，通过控制所述发光元件的发光时长来调节灰阶及亮度，并使得每个发光元件均能够在一个扫描周期内完成相应灰阶的发光，避免了脉宽控制由多个时间周期完成的情况，节省了脉冲时间，适用于高分辨率的Micro LED显示方式。
在本发明实施例中，所述第一电压端可以为高电压端，但不以此为限。
在具体实施时，N可以等于大于1的整数，例如，N可以为2、3或4，但不以此为限。
当N等于2时，如图1所示，本发明实施例所述的像素电路包括发光元件EL、像素驱动电路10、通断控制电路11和发光时间控制电路12；
所述像素驱动电路10分别与第一栅线GateA、显示数据线、发光控制线EM、第一电压端V1和所述通断控制电路11电连接，用于在所述第一栅线GateA提供的第一栅极驱动信号和所述发光控制线EM提供的发光控制信号的控制下，根据所述显示数据线提供的显示数据电压Vdata，通过驱动电流输出端D0提供驱动所述发光元件EL发光的驱动电流；
所述通断控制电路11的控制端与所述发光时间控制电路12电连接，所述通断控制电路11的第一端与所述驱动电流输出端D0电连接，所述通断控制电路11的第二端与所述发光元件EL电连接，用于在所述控制端的电位的控制下，控制所述驱动电流输出端D0与所述发光元件EL之间连通或断开；
所述发光时间控制电路12与第二栅线GateB、第一发光控制数据线、第二发光控制数据线、第一发光时间控制信号输出端、第二发光时间控制信号端和所述通断控制电路11的控制端电连接，用于在第二栅线GateB提供的第二栅极驱动信号的控制下，根据第一发光控制数据线提供的第一发光控制数据电压Vdata_T1，控制第一发光时间控制信号输出端与所述通断控制电路11的控制端之间连通或断开，根据第二发光控制数据线提供的第二发光控制数据电压Vdata_T2，控制第二发光时间控制信号输出端与所述通断控制电路11的控制端之间连通或断开；
所述第一发光时间控制信号输出端用于提供第一发光时间控制信号V-sig1，所述第二发光时间控制信号输出端用于提供第二发光时间控制信号V-sig2。
本发明如图1所示的像素电路的实施例在工作时，显示周期包括依次设置的充电阶段和发光阶段，所述充电阶段包括依次设置的第一充电时间段和第二充电时间段；
在充电阶段包括的第一充电时间段，GateA打开，控制将Vdata写入至像素驱动电路中的储能子电路中；GateB和EM都关闭；
在充电阶段包括的第二充电时间段，GateA关闭，GateB打开，EM关闭，控制将Vdata-T1和Vdata-T2分别写入所述发光时间控制电路12中的相应的电容中，用于控制后续电流的输出；
在发光阶段，EM打开，GateA和GateB关闭，V-sig1与V-sig2为具有不同占空比的脉冲信号，所述发光时间控制电路12在Vdata-T1和Vdata-T2的控制下，控制将V-sig1或V-sig2写入所述通断控制电路11的控制端，以能够在一个显示周期中控制所述发光元件EL发光的时间。
在本发明实施例中，V-sig1与V-sig2可以由驱动IC(Integrated Circuit)直接给出。
在本发明实施例中，GateA打开指的可以是：GateA输出有效的第一栅极驱动信号，以使得控制极与GateA电连接的数据写入晶体管打开；
GateB打开指的可以是：GateB输出有效的第二栅极驱动信号，以使得控制极接GateB的晶体管打开；
EM打开指的可以是：EM提供有效的发光控制信号，以使得栅极接EM的第一发光控制晶体管和第二发光控制晶体管打开；
但以此为限。
在具体实施时，所述第一发光控制数据线和所述第二发光控制数据线可以为不同的发光控制线，所述第一发光控制数据线和所述第二发光控制数据线也可以为同一发光控制数据线。
在具体实施时，所述发光时间控制电路可以包括N个发光时间控制子电路；
第n发光时间控制子电路分别与所述第二栅线、第n发光控制数据线、第n发光时间控制信号输出端和所述通断控制电路的控制端电连接，用于在第二栅线提供的第二栅极驱动信号的控制下，将所述第n发光控制数据电压写入第n控制节点，并用于维持所述第n控制节点的电位，在第n控制节点的电位的控制下，控制第n发光时间控制信号输出端与所述通断控制电路的控制端之间连通或断开。
如图2所示，在图1所示的像素电路的实施例的基础上，所述发光时间控制电路可以包括第一发光时间控制子电路21和第二发光时间控制子电路22；
所述第一发光时间控制子电路21分别与所述第二栅线GateB、第一发光控制数据线、第一发光时间控制信号输出端和所述通断控制电路11的控制端电连接，用于在第二栅线GateB提供的第二栅极驱动信号的控制下，将所述第一发光控制数据电压Vdata-T1写入第一控制节点，并用于维持所述第一控制节点的电位，在第一控制节点的电位的控制下，控制第一发光时间控制信号输出端与所述通断控制电路11的控制端之间连通或断开；
所述第二发光时间控制子电路22分别与所述第二栅线GateB、第二发光控制数据线、第二发光时间控制信号输出端和所述通断控制电路11的控制端电连接，用于在第二栅线GateB提供的第二栅极驱动信号的控制下，将所述第二发光控制数据电压Vdata-T2写入第二控制节点，并用于维持所述第二控制节点的电位，在第二控制节点的电位的控制下，控制第二发光时间控制信号输出端与所述通断控制电路11的控制端之间连通或断开。
可选的，所述第n发光时间控制子电路包括第n个第一控制子电路和第n个第二控制子电路；
所述第n个第一控制子电路的控制端与所述第二栅线电连接，所述第n个第一控制子电路的第一端与所述第n发光控制数据线电连接，所述第n个第一控制子电路的第二端与所述第n控制节点电连接；所述第n个第一控制子电路用于在所述第二栅极驱动信号的控制下，控制所述第n发光控制数据线与所述第n控制节点之间连通或断开，并用于维持所述第n控制节点的电位；
所述第n个第二控制子电路的控制端与所述第n控制节点电连接，所述第n个第二控制子电路的第一端与第n发光时间控制信号输出端电连接，所述第n个第二控制子电路的第二端与所述通断控制电路的控制端电连接；所述第n个第二控制子电路用于在所述第n控制节点的电位的控制下，控制所述第n发光时间控制信号输出端与所述通断控制电路的控制端之间连通或断开。
如图3所示，在图2所示的像素电路的实施例的基础上，所述第一发光时间控制子电路包括第一个第一控制子电路211和第一个第二控制子电路212；
所述第一个第一控制子电路211的控制端与所述第二栅线GateB电连接，所述第一个第一控制子电路211的第一端与所述第一发光控制数据线电连接，所述第一个第一控制子电路211的第二端与第一控制节点N1电连接；所述第一个第一控制子电路211用于在所述第二栅极驱动信号的控制下，控制所述第一发光控制数据线与所述第一控制节点N1之间连通或断开，并用于维持所述第一控制节点N1的电位；
所述第一个第二控制子电路212的控制端与所述第一控制节点N1电连接，所述第一个第二控制子电路212的第一端与第一发光时间控制信号输出端电连接，所述第一个第二控制子电路212的第二端与所述通断控制电路11的控制端电连接；所述第一个第二控制子电路212用于在所述第一控制节点N1的电位的控制下，控制所述第一发光时间控制信号输出端与所述通断控制电路11的控制端之间连通或断开；
所述第二发光时间控制子电路包括第二个第一控制子电路221和第二个第二控制子电路222；
所述第二个第一控制子电路221的控制端与所述第二栅线GateB电连接，所述第二个第一控制子电路221的第一端与所述第二发光控制数据线电连接，所述第二个第一控制子电路221的第二端与第二控制节点N2电连接；所述第二个第一控制子电路221用于在所述第二栅极驱动信号的控制下，控制所述第二发光控制数据线与所述第二控制节点N2之间连通或断开，并用于维持所述第一控制节点N2的电位；
所述第二个第二控制子电路222的控制端与所述第二控制节点N2电连接，所述第二个第二控制子电路222的第一端与第二发光时间控制信号输出端电连接，所述第二个第二控制子电路222的第二端与所述通断控制电路11的控制端电连接；所述第二个第二控制子电路222用于在所述第二控制节点N2的电位的控制下，控制所述第二发光时间控制信号输出端与所述通断控制电路11的控制端之间连通或断开。
本发明如图3所示的像素电路的实施例在工作时，在第二充电时间段，GateB打开，第一个第一控制子电路211在所述第二栅极驱动信号的控制下，控制所述第一发光控制数据线写入Vdata-T1写入N1，并在第二充电时间段和发光阶段维持N1的电位；第二个第一控制子电路221在所述第二栅极驱动信号的控制下，控制所述第二发光控制数据线写入Vdata-T2至N2，并在第二充电时间段和发光阶段维持N2的电位；在发光阶段，所述第一个第二控制子电路212在N1的电位的控制下，控制所述第一发光时间控制信号输出端是否写入V-sig1至通断控制电路11的控制端，所述第二个第二控制子电路222在N2的电位的控制下，控制所述第二发光时间控制信号输出端是否写入V-sig2至所述通断控制电路11的控制端。
在本发明实施例中，N可以等于2；第一个第一控制子电路可以包括第一控制晶体管和第一电容，第一个第二控制子电路可以包括第二控制晶体管；
所述第一控制晶体管的控制极与所述第二栅线电连接，所述第一控制晶体管的第一极与第一发光控制数据线电连接，所述第一控制晶体管的第二极与第一控制节点电连接；
所述第一电容的第一端与所述第一控制节点电连接，所述第一电容的第二端与第二电压端电连接；
所述第二控制晶体管的控制极与所述第一控制节点电连接，所述第二控制晶体管的第一极与所述第一发光时间控制信号输出端电连接，所述第二控制晶体管的第二极与所述通断控制电路的控制端电连接。
在本发明实施例中，第二个第一控制子电路可以包括第三控制晶体管和第二电容，第二个第二控制子电路可以包括第四控制晶体管；
所述第三控制晶体管的控制极与所述第二栅线电连接，所述第三控制晶体管的第一极与第二发光控制数据线电连接，所述第三控制晶体管的第二极与第二控制节点电连接；
所述第二电容的第一端与所述第二控制节点电连接，所述第二电容的第二端与第二电压端电连接；
所述第四控制晶体管的控制极与所述第二控制节点电连接，所述第四控制晶体管的第一极与所述第二发光时间控制信号输出端电连接，所述第四控制晶体管的第二极与所述通断控制电路的控制端电连接。
可选的，所述第一控制晶体管和所述第三控制晶体管都为p型晶体管；或者，所述第一控制晶体管和所述第三控制晶体管都为n型晶体管。
在本发明实施例中，所述第二电压端可以为低电压端、地端或公共电极电压端，但不以此为限。
在具体实施时，所述通断控制电路可以包括通断控制晶体管；
所述通断控制晶体管的控制极为所述通断控制电路的控制端，所述通断控制晶体管的第一极与所述驱动电流输出端电连接，所述通断控制晶体管的第二极与所述发光元件电连接。
如图4所示，在图3所示的像素电路的实施例的基础上，第一个第一控制子电路211可以包括第一控制晶体管T1和第一电容C1，第一个第二控制子电路212可以包括第二控制晶体管T2；所述通断控制电路11包括通断控制晶体管T0；
T0的源极为通断控制电路11的第一端，T0的漏极为通断控制电路11的第二端；
所述第一控制晶体管T1的栅极与所述第二栅线GateB电连接，所述第一控制晶体管T1的源极与第一发光控制数据线电连接，所述第一控制晶体管T1的漏极与第一控制节点N1电连接；所述第一发光控制数据线用于提供第一发光控制数据电压Vdata-T1；
所述第一电容C1的第一端与所述第一控制节点N1电连接，所述第一电容C1的第二端与公共电极电压端电连接；所述公共电极电压端用于提供公共电极电压VCOM；
所述第二控制晶体管T2的栅极与所述第一控制节点N1电连接，所述第二控制晶体管T2的源极与所述第一发光时间控制信号输出端电连接，所述第二控制晶体管T2的漏极与T0的栅极电连接；所述第一发光时间控制信号输出端用于提供第一发光时间控制信号V-sig1；
第二个第一控制子电路221可以包括第三控制晶体管T3和第二电容C2，第二个第二控制子电路222可以包括第四控制晶体管T4；
所述第三控制晶体管T3的栅极与所述第二栅线GateB电连接，所述第三控制晶体管T3的源极与第二发光控制数据线电连接，所述第三控制晶体管T3的漏极与第二控制节点电N2连接；所述第二发光控制数据线用于提供第二发光控制数据电压Vdata-T2；
所述第二电容C2的第一端与所述第二控制节点N2电连接，所述第二电容的第二端与公共电极电压端电连接；所述公共电极电压端用于提供公共电极电压VCOM；
所述第四控制晶体管T4的栅极与所述第二控制节点N2电连接，所述第四控制晶体管T4的源极与所述第二发光时间控制信号输出端电连接，所述第四控制晶体管T4的漏极与T0的栅极电连接；所述第二发光时间控制信号输出端用于提供第二发光时间控制信号V-sig2。
在图4所示的实施例中，T0、T1、T2、T3和T4都为p型薄膜晶体管，但不以此为限。
在图4所示的实施例中，第二电压端为公共电极电压端。
本发明如图4所示的像素电路的实施例在工作时，
在充电阶段包括的第二充电时间段，GateB提供低电压信号，T1和T3都打开，Vdata_T1写入N1，C1维持N1的电位，Vdata_T2写入N2，C2维持N2的电位；Vdata_T1或Vdata_T2提供低电压信号；
在发光阶段，GateB提供电压信号，T1和T3都关断；当在第二充电时间段，Vdata_T1提供低电压信号时，如图5A所示，在发光阶段，T2打开，T4关闭，V-sig1写入通断控制电路11的控制端，以控制所述通断控制电路11导通的时间，从而控制发光元件的发光时间；当在所述第二充电时间段，Vdata_T2提供低电压信号时，如图5B所示，T4打开，T2关闭，V-sig2写入通断控制电路11的控制端，以控制所述通断控制电路11导通的时间，从而控制发光元件的发光时间。
在具体所述时，V-sig1和V-sig2可以都为脉冲信号，并V-sig1的占空比与V-sig2的占空比不同，T2或T4的导通意味着整个像素电路工作于不同的脉冲宽度下，进而实现灰阶的划分。
根据另一种具体实施方式，N等于2；第一发光控制数据线和第二发光控制数据线为同一发光控制数据线；
所述发光时间控制电路包括第五控制晶体管、第六控制晶体管、第七控制晶体管和第三电容；
所述第五控制晶体管的控制极与所述第二栅线电连接，所述第五控制晶体管的第一极与所述第一发光控制数据线电连接，所述第五控制晶体管的第二极分别与所述第六控制晶体管的控制极和所述第七控制晶体管的控制极电连接；
所述第三电容的第一端与所述第六控制晶体管的控制极电连接，所述第三电容的第二端与第二电压端V2电连接；
所述第六控制晶体管的第一极与第一发光时间控制信号输出端电连接，所述第六控制晶体管的第二极与所述通断控制电路的控制端电连接；
所述第七控制晶体管的第一极与第二发光时间控制信号输出端电连接，所述第七控制晶体管的第二极与所述通断控制电路的控制端电连接。
可选的，所述第六控制晶体管为n型晶体管，所述第七控制晶体管为p型晶体管；或者，所述第六控制晶体管为p型晶体管，所述第七控制晶体管为n型晶体管。
在具体实施时，当N等于2时，第一发光控制数据线和第二发光控制数据线可以为同一发光控制数据线，此时所述发光时间控制电路可以仅包括三个晶体管。
如图6所示，在图1所示的像素电路的实施例的基础上，N等于2；第一发光控制数据线和第二发光控制数据线为同一发光控制数据线；所述第一发光控制数据线用于提供发光控制数据电压Vdata-T；
所述发光时间控制电路12包括第五控制晶体管T5、第六控制晶体管T6、第七控制晶体管T7和第三电容C3；
所述第五控制晶体管T5的栅极与所述第二栅线GateB电连接，所述第五控制晶体管T5的源极与所述第一发光控制数据线电连接，所述第五控制晶体管T5的漏极分别与所述第六控制晶体管T6的栅极和所述第七控制晶体管T7的栅极电连接；
所述第三电容C3的第一端与所述第六控制晶体管T6的栅极电连接；所述第三电容C3的第二端与公共电极电压端电连接；所述公共电极电压端用于提供公共电极电压VCOM；
所述第六控制晶体管T6的源极与第一发光时间控制信号输出端电连接，所述第六控制晶体管T6的漏极与所述通断控制电路11的控制端电连接；所述第一发光时间控制信号输出端用于提供第一发光时间控制信号V-sig1；
所述第七控制晶体管T7的源极与第二发光时间控制信号输出端电连接，所述第七控制晶体管T7的漏极与所述通断控制电路11的控制端电连接；所述第二发光时间控制信号输出端用于提供第二发光时间控制信号V-sig2。
在图6所示的像素电路的实施例中，T5和T6为p型薄膜晶体管，T7为n型薄膜晶体管，但不以此为限。
在图6所示的像素电路的实施例中，第二电压端为公共电极电压端。
本发明如图6所示的像素电路的实施例在工作时，
在充电阶段中的第二充电时间段，GateB提供低电压信号，T5打开，Vdata-T写入T6的栅极和T7的栅极，并Vdata-T存储至C3中；
在发光阶段，GateB提供高电压信号,T5关闭；当在第二充电时间段，Vdata-T为低电压信号时，在发光阶段，T6打开，T7关闭，V-sig1写入通断控制电路11的控制端；当在第二充电时间段，Vdata-T为高电压信号时，在发光阶段，T7打开，T6关闭，V-sig2写入通断控制电路11的控制端。
在本发明实施例中，如图7所示，所述发光元件为微型发光二极管M1；所述像素驱动电路可以包括驱动子电路71、数据写入子电路72、发光控制子电路73、储能子电路74和补偿子电路75，其中，
通断控制电路11的第二端与M1的阳极电连接，M2的阴极与地端GND电连接；
所述数据写入子电路72分别与第一栅线GateA、所述显示数据线和所述驱动子电路71的第一端电连接，用于在GateA提供的第一栅极驱动信号的控制下，将所述显示数据线提供的显示数据电压Vdata写入所述驱动子电路71的第一端；
所述补偿子电路75分别与所述第一栅线GateA、所述驱动子电路71的控制端和所述驱动子电路71的第二端电连接，用于在所述第一栅极驱动信号的控制下，控制所述驱动子电路71的控制端与所述驱动子电路71的第二端之间连通或断开；
所述储能子电路74的第一端与所述驱动子电路71的控制端电连接，所述储能子电路74的第二端与所述第一电压端V1电连接，所述储能子电路74用于维持所述驱动子电路71的控制端的电位；
所述发光控制子电路73分别与所述发光控制线EM、所述第一电压端V1、所述驱动子电路71的第一端、所述驱动子电路71的第二端和所述通断控制电路11的第一端电连接，用于在所述发光控制线EM的控制下，控制所述第一电压端B1与所述驱动子电路71的第一端之间连通或断开，并控制所述驱动子电路71的第二端与所述通断控制电路11的第一端之间连通或断开；
所述驱动子电路71用于在其控制端的电位的控制下，生成所述驱动电流。
本发明如图7所示的像素电路的实施例在工作时，
在充电阶段的第一充电时间段，GateA提供的第一栅极驱动信号控制数据写入电路72将Vdata写入所述驱动子电路71的第一端，并控制补偿子电路75控制所述驱动子电路71的控制端与所述驱动子电路71的第二端之间连通，以对驱动子电路71包括的驱动晶体管的阈值电压进行补偿；EM提供发光控制信号控制所述第一电压端B1与所述驱动子电路71的第一端之间断开，并控制所述驱动子电路71的第二端与所述通断控制电路11的第一端之间断开；储能子电路74维持所述驱动子电路71的控制端的电位；
在发光时间段，GateA提供的第一栅极驱动信号控制数据写入电路72停止将Vdata写入所述驱动子电路71的第一端，并控制补偿子电路75控制所述驱动子电路71的控制端与所述驱动子电路71的第二端之间断开；EM提供发光控制信号控制所述第一电压端B1与所述驱动子电路71的第一端之间连通，并控制所述驱动子电路71的第二端与所述通断控制电路11的第一端之间连通，驱动子电路71根据Vdata生成驱动电流，当所述通断控制电路11在其控制端的电位的控制下，导通所述通断控制电路11的第一端与M1的阳极之间的连接时，M1发光，M1的发光时间决定显示亮度和显示灰阶。
在具体实施时，如图7所示，所述像素驱动电路还可以包括复位子电路70；
所述复位子电路70分别与复位控制端RSE、初始电压端和所述驱动子电路71的控制端电连接，用于在所述复位控制端RSE提供的复位控制信号的控制下，将所述初始电压端提供的初始电压Vini写入所述驱动子电路71的控制端。
本发明如图7所示的像素驱动电路的实施例在工作时，在充电阶段之前设置有复位阶段；
在复位阶段，所述复位子电路70在所述复位控制端RSE提供的复位控制信号的控制下，将所述初始电压端提供的初始电压Vini写入所述驱动子电路71的控制端，以将Vini写入储能子电路74中，以保证Vdata能够正常写入。
可选的，所述数据写入子电路包括数据写入晶体管，所述补偿子电路包括补偿晶体管，所述发光控制子电路包括第一发光控制晶体管和第二发光控制晶体管，所述驱动电路包括驱动晶体管；所述储能子电路包括存储电容；所述复位子电路包括复位晶体管；
所述数据写入晶体管的控制极与所述第一栅线电连接，所述数据写入晶体管的第一极与所述显示数据线电连接，所述数据写入晶体管的第二极与所述驱动晶体管的第一极电连接；
所述补偿晶体管的控制极与所述第一栅线电连接，所述补偿晶体管的第一极与所述驱动晶体管的控制极电连接，所述补偿晶体管的第二极与所述驱动晶体管的第二极电连接；
所述第一发光控制晶体管的控制极与所述发光控制线电连接，所述第一发光控制晶体管的第一极与所述第一电压端电连接，所述第一发光控制晶体管的第二极与所述驱动晶体管的第一极电连接；
所述第二发光控制晶体管的控制极与所述发光控制线电连接，所述第二发光控制晶体管的第一极与所述驱动晶体管的第二极电连接，所述第二发光控制晶体管的第二极与所述通断控制电路的第一端电连接；
所述存储电容的第一端与所述第一电压端电连接，所述存储电容的第二端与所述驱动晶体管的控制极电连接；
所述复位晶体管的控制极与所述复位控制端电连接，所述复位晶体管的第一极与所述初始电压端电连接，所述复位晶体管的第二极与所述驱动晶体管的控制极电连接。
在本发明实施例中，所述发光元件为微型发光二极管，所述通断控制电路的第二端与所述微型发光二极管的阳极电连接，所述微型发光二极管的阴极与第三电压端电连接，但不以此为限。
在本发明实施例中，所述第三电压端可以为地端或低电压端，但不以此为限。
如图7所示，通断控制电路11包括通断控制晶体管T0；
所述数据写入子电路72包括数据写入晶体管Tw，所述补偿子电路75包括补偿晶体管Ts，所述发光控制子电路73包括第一发光控制晶体管Te1和第二发光控制晶体管Te2，所述驱动电路71包括驱动晶体管Td；所述储能子电路74包括存储电容Cs；所述复位子电路70包括复位晶体管Tf；
所述数据写入晶体管Tw的栅极与所述第一栅线GateA电连接，所述数据写入晶体管Tw的源极与所述显示数据线电连接，所述数据写入晶体管Tw的漏极与所述驱动晶体管Td的源极电连接；
所述补偿晶体管Ts的栅极与所述第一栅线GateA电连接，所述补偿晶体管Ts的源极与所述驱动晶体管Td的栅极电连接，所述补偿晶体管Ts的漏极与所述驱动晶体管Td的漏极电连接；
所述第一发光控制晶体管Te1的栅极与所述发光控制线EM电连接，所述第一发光控制晶体管Te1的源极与高电压端电连接，所述第一发光控制晶体管Te1的漏极与所述驱动晶体管Td的源极电连接；所述高电压端用于提供高电压VDD；
所述第二发光控制晶体管Te2的栅极与所述发光控制线EM电连接，所述第二发光控制晶体管Te2的源极与所述驱动晶体管Td的漏极电连接，所述第二发光控制晶体管Te2的漏极与所述通断控制晶体管T0的源极电连接；
所述存储电容Cs的第一端与所述高电压端电连接，所述存储电容Cs的第二端与所述驱动晶体管Td的栅极电连接；
所述复位晶体管Tf的栅极与所述复位控制端RSE电连接，所述复位晶体管RSE的源极与所述初始电压端电连接，所述复位晶体管Tf的漏极与所述驱动晶体管Td的栅极电连接；
所述发光时间控制电路12的结构为如图4所示的结构。
在图7中，标号为O1的为驱动电流输出端。
在图7所示的像素电路的实施例中，所有晶体管都为p型薄膜晶体管，但不以此为限。
如图8所示，本发明如图7所示的像素电路的实施例在工作时，显示周期包括依次设置的复位阶段t1、充电阶段和发光阶段t3；
在复位阶段t1，RSE提供低电压信号，Tf打开，以将Vini写入Td的栅极；GateA、GateB和EM都提供高电压信号；
在充电阶段包括的第一充电时间段t21，RSE提供高电压信号，GateA提供低电压信号，GateB和EM都提供高电压信号，Tw和Ts都打开，以将Vdata写入Td的源极，并Td的栅极的初始电位为Vini，则Td打开，Vdata通过Td和Ts为Cs充电，直至Td的栅极的电位变为Vdata+Vth，Td关断，Td的栅极电位保持为Vdata+Vth；在t21，Te1和Te2都关闭；
在充电阶段包括的第二充电时间段t22，RSE提供高电压信号,GateA提供高电压信号，EM提供高电压信号，GateB提供低电压信号，T1和T3打开，以将Vdata-T1写入N1，将Vdata-T2写入N2，C1维持N1的电位，C2维持N2的电位；此时V-sig1和V-sig2可以都为高电压信号，以控制T0关断；
在发光时间段t3，RSE、GateA和GateB都提供高电压信号，EM提供低电压信号，Te1和Te2打开，Td打开，则当T0打开时，Td能够驱动M1发光，而T0的开启或关断由提供至T0的电压信号有关；当在t22，Vdata-T1为低电压信号，Vdata-T2为高电压信号时，V-sig1提供至T0的栅极，由图8所示，在t3的前半段时间内，V-sig1为低电压信号,T0打开，Td驱动M1发光，在t3的后半段时间内，V-sig1为高电压信号，T0关断，M1不发光；当在t22，Vdata-T1为高电压信号，Vdata-T2为低电压信号时，V-sig2提供至T0的栅极，如图8所示，在发光时间段t3，V-sig2为低电压信号的时间比较长，因此在V-sig2的控制下，M1发光的亮度较高。
采用本发明实施例所述的像素电路，可以在一个显示周期内完成不同脉冲信号的写入，Vdata-T1和Vdata-T2可以同时给出，V-sig1和V-sig2可以同时给出，避免了发光时间控制由多个时间周期完成的情况，节省了时间，适用于高分辨率的Micro LED显示方式。
本发明实施例所述的像素电路在调控显示面板的整体亮度时，只需要在原有的脉冲信号的脉宽的基础上，乘以整体显示面板亮度百分比进行调节。例如，对于只需要50％亮度的显示面板，如图10所示，只需要将V-sig1和V-sig2的脉宽由100％变为50％即可。
图9所示的像素电路的实施例与图7所示的像素电路的实施例的区别在于：所述发光时间控制电路12的结构为如图6所示的结构。
本发明实施例所述的像素驱动方法，应用于上述像素电路；所述像素驱动方法包括：
像素驱动电路在第一栅极驱动信号和发光控制信号的控制下，根据显示数据电压，通过驱动电流输出端提供驱动所述发光元件发光的驱动电流；
通断控制电路在其控制端的电位的控制下，控制所述驱动电流输出端与所述发光元件之间连通或断开；
发光时间控制电路在第二栅极驱动信号的控制下，根据第n发光控制数据电压，控制第n发光时间控制信号输出端与所述通断控制电路的控制端之间连通或断开；
n为小于或等于N的正整数，N为大于1的整数。
本发明实施例能够同时提供至少两个发光时间控制信号(所述发光时间控制信号可以为控制所述通断控制电路导通或断开驱动电流输出端与所述发光元件之间的连接的脉冲信号，但不以此为限)，避免了发光时间控制需要由多个时间周期完成的情况，节省了脉冲时间，适用于高分辨率的Micro LED显示方式。
本发明实施例所述的显示装置包括上述的像素电路。
本发明实施例所提供的显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (15)

1.一种像素电路，其特征在于，包括发光元件、像素驱动电路、通断控制电路和发光时间控制电路；
所述像素驱动电路分别与第一栅线、显示数据线、发光控制线、第一电压端和所述通断控制电路电连接，用于在所述第一栅线提供的第一栅极驱动信号和所述发光控制线提供的发光控制信号的控制下，根据所述显示数据线提供的显示数据电压，通过驱动电流输出端提供驱动电流；
所述通断控制电路的控制端与所述发光时间控制电路电连接，所述通断控制电路的第一端与所述驱动电流输出端电连接，所述通断控制电路的第二端与所述发光元件电连接，用于在所述控制端的电位的控制下，控制所述驱动电流输出端与所述发光元件之间连通或断开；
所述发光时间控制电路与第二栅线、发光控制数据线、N个发光时间控制信号输出端和所述通断控制电路的控制端电连接，用于在第二栅线提供的第二栅极驱动信号的控制下，根据第n发光控制数据线提供的第n发光控制数据电压，控制第n发光时间控制信号输出端与所述通断控制电路的控制端之间连通或断开；所述第n发光时间控制信号输出端用于提供第n发光时间控制信号；
N为大于1的整数，n为小于或等于N的正整数。
2.如权利要求1所述的像素电路，其特征在于，所述发光时间控制电路包括N个发光时间控制子电路；
第n发光时间控制子电路分别与所述第二栅线、第n发光控制数据线、第n发光时间控制信号输出端和所述通断控制电路的控制端电连接，用于在第二栅线提供的第二栅极驱动信号的控制下，将所述第n发光控制数据电压写入第n控制节点，并用于维持所述第n控制节点的电位，在第n控制节点的电位的控制下，控制第n发光时间控制信号输出端与所述通断控制电路的控制端之间连通或断开。
3.如权利要求2所述的像素电路，其特征在于，所述第n发光时间控制子电路包括第n个第一控制子电路和第n个第二控制子电路；
所述第n个第一控制子电路的控制端与所述第二栅线电连接，所述第n个第一控制子电路的第一端与所述第n发光控制数据线电连接，所述第n个第一控制子电路的第二端与所述第n控制节点电连接；所述第n个第一控制子电路用于在所述第二栅极驱动信号的控制下，控制所述第n发光控制数据线与所述第n控制节点之间连通或断开，并用于维持所述第n控制节点的电位；
所述第n个第二控制子电路的控制端与所述第n控制节点电连接，所述第n个第二控制子电路的第一端与第n发光时间控制信号输出端电连接，所述第n个第二控制子电路的第二端与所述通断控制电路的控制端电连接；所述第n个第二控制子电路用于在所述第n控制节点的电位的控制下，控制所述第n发光时间控制信号输出端与所述通断控制电路的控制端之间连通或断开。
4.如权利要求3所述的像素电路，其特征在于，N等于2；第一个第一控制子电路包括第一控制晶体管和第一电容，第一个第二控制子电路包括第二控制晶体管；
所述第一控制晶体管的控制极与所述第二栅线电连接，所述第一控制晶体管的第一极与第一发光控制数据线电连接，所述第一控制晶体管的第二极与第一控制节点电连接；
所述第一电容的第一端与所述第一控制节点电连接，所述第一电容的第二端与第二电压端电连接；
所述第二控制晶体管的控制极与所述第一控制节点电连接，所述第二控制晶体管的第一极与所述第一发光时间控制信号输出端电连接，所述第二控制晶体管的第二极与所述通断控制电路的控制端电连接。
5.如权利要求4所述的像素电路，其特征在于，第二个第一控制子电路包括第三控制晶体管和第二电容，第二个第二控制子电路包括第四控制晶体管；
所述第三控制晶体管的控制极与所述第二栅线电连接，所述第三控制晶体管的第一极与第二发光控制数据线电连接，所述第三控制晶体管的第二极与第二控制节点电连接；
所述第二电容的第一端与所述第二控制节点电连接，所述第二电容的第二端与第二电压端电连接；
所述第四控制晶体管的控制极与所述第二控制节点电连接，所述第四控制晶体管的第一极与所述第二发光时间控制信号输出端电连接，所述第四控制晶体管的第二极与所述通断控制电路的控制端电连接。
6.如权利要求5所述的像素电路，其特征在于，所述第一控制晶体管和所述第三控制晶体管都为p型晶体管；或者，所述第一控制晶体管和所述第三控制晶体管都为n型晶体管。
7.如权利要求1所述的像素电路，其特征在于，N等于2；第一发光控制数据线和第二发光控制数据线为同一发光控制数据线；
所述发光时间控制电路包括第五控制晶体管、第六控制晶体管、第七控制晶体管和第三电容；
所述第五控制晶体管的控制极与所述第二栅线电连接，所述第五控制晶体管的第一极与所述第一发光控制数据线电连接，所述第五控制晶体管的第二极分别与所述第六控制晶体管的控制极和所述第七控制晶体管的控制极电连接；
所述第三电容的第一端与所述第六控制晶体管的控制极电连接；所述第三电容的第二端与第二电压端电连接；
所述第六控制晶体管的第一极与第一发光时间控制信号输出端电连接，所述第六控制晶体管的第二极与所述通断控制电路的控制端电连接；
所述第七控制晶体管的第一极与第二发光时间控制信号输出端电连接，所述第七控制晶体管的第二极与所述通断控制电路的控制端电连接。
8.如权利要求7所述的像素电路，其特征在于，所述第六控制晶体管为n型晶体管，所述第七控制晶体管为p型晶体管；或者，所述第六控制晶体管为p型晶体管，所述第七控制晶体管为n型晶体管。
9.如权利要求1至8中任一权利要求所述的像素电路，其特征在于，所述通断控制电路包括通断控制晶体管；
所述通断控制晶体管的控制极为所述通断控制电路的控制端，所述通断控制晶体管的第一极与所述驱动电流输出端电连接，所述通断控制晶体管的第二极与所述发光元件电连接。
10.如权利要求1至8中任一权利要求所述的像素电路，其特征在于，所述像素驱动电路包括驱动子电路、数据写入子电路、发光控制子电路、储能子电路和补偿子电路，其中，
所述数据写入子电路分别与所述第一栅线、所述显示数据线和所述驱动子电路的第一端电连接，用于在所述第一栅极驱动信号的控制下，将所述显示数据电压写入所述驱动子电路的第一端；
所述补偿子电路分别与所述第一栅线、所述驱动子电路的控制端和所述驱动子电路的第二端电连接，用于在所述第一栅极驱动信号的控制下，控制所述驱动子电路的控制端与所述驱动子电路的第二端之间连通或断开；
所述储能子电路的第一端与所述驱动子电路的控制端电连接，所述储能子电路的第二端与所述第一电压端电连接，所述储能子电路用于维持所述驱动子电路的控制端的电位；
所述发光控制子电路分别与所述发光控制线、所述第一电压端、所述驱动电路的第一端、所述驱动电路的第二端和所述通断控制电路的第一端电连接，用于在所述发光控制线的控制下，控制所述第一电压端与所述驱动电路的第一端之间连通或断开，并控制所述驱动电路的第二端与所述通断控制电路的第一端之间连通或断开；
所述驱动子电路用于在其控制端的电位的控制下，生成所述驱动电流。
11.如权利要求10所述的像素电路，其特征在于，所述像素驱动电路还包括复位子电路；
所述复位子电路分别与复位控制端、初始电压端和所述驱动子电路的控制端电连接，用于在所述复位控制端提供的复位控制信号的控制下，将所述初始电压端提供的初始电压写入所述驱动子电路的控制端。
12.如权利要求11所述的像素电路，其特征在于，所述数据写入子电路包括数据写入晶体管，所述补偿子电路包括补偿晶体管，所述发光控制子电路包括第一发光控制晶体管和第二发光控制晶体管，所述驱动电路包括驱动晶体管；所述储能子电路包括存储电容；所述复位子电路包括复位晶体管；
所述数据写入晶体管的控制极与所述第一栅线电连接，所述数据写入晶体管的第一极与所述显示数据线电连接，所述数据写入晶体管的第二极与所述驱动晶体管的第一极电连接；
所述补偿晶体管的控制极与所述第一栅线电连接，所述补偿晶体管的第一极与所述驱动晶体管的控制极电连接，所述补偿晶体管的第二极与所述驱动晶体管的第二极电连接；
所述第一发光控制晶体管的控制极与所述发光控制线电连接，所述第一发光控制晶体管的第一极与所述第一电压端电连接，所述第一发光控制晶体管的第二极与所述驱动晶体管的第一极电连接；
所述第二发光控制晶体管的控制极与所述发光控制线电连接，所述第二发光控制晶体管的第一极与所述驱动晶体管的第二极电连接，所述第二发光控制晶体管的第二极与所述通断控制电路的第一端电连接；
所述存储电容的第一端与所述第一电压端电连接，所述存储电容的第二端与所述驱动晶体管的控制极电连接；
所述复位晶体管的控制极与所述复位控制端电连接，所述复位晶体管的第一极与所述初始电压端电连接，所述复位晶体管的第二极与所述驱动晶体管的控制极电连接。
13.如权利要求1至8中任一权利要求所述的像素电路，其特征在于，所述发光元件为微型发光二极管，所述通断控制电路的第二端与所述微型发光二极管的阳极电连接，所述微型发光二极管的阴极与第三电压端电连接。
14.一种像素驱动方法，应用于如权利要求1至13中任一权利要求所述的像素电路；其特征在于，所述像素驱动方法包括：
像素驱动电路在第一栅极驱动信号和发光控制信号的控制下，根据显示数据电压，通过驱动电流输出端提供驱动所述发光元件发光的驱动电流；
通断控制电路在其控制端的电位的控制下，控制所述驱动电流输出端与所述发光元件之间连通或断开；
发光时间控制电路在第二栅极驱动信号的控制下，根据第n发光控制数据电压，控制第n发光时间控制信号输出端与所述通断控制电路的控制端之间连通或断开；
n为小于或等于N的正整数，N为大于1的整数。
15.一种显示装置，其特征在于，包括如权利要求1至13中任一权利要求所述的像素电路。
CN202011041969.5A 2020-09-28 2020-09-28 像素电路、像素驱动方法和显示装置 Pending CN114360435A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202011041969.5A CN114360435A (zh) 2020-09-28 2020-09-28 像素电路、像素驱动方法和显示装置
US17/307,996 US11361708B2 (en) 2020-09-28 2021-05-04 Pixel circuit, pixel driving method and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011041969.5A CN114360435A (zh) 2020-09-28 2020-09-28 像素电路、像素驱动方法和显示装置

Publications (1)

Publication Number Publication Date
CN114360435A true CN114360435A (zh) 2022-04-15

Family

ID=80821407

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011041969.5A Pending CN114360435A (zh) 2020-09-28 2020-09-28 像素电路、像素驱动方法和显示装置

Country Status (2)

Country Link
US (1) US11361708B2 (zh)
CN (1) CN114360435A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024020997A1 (zh) * 2022-07-29 2024-02-01 京东方科技集团股份有限公司 像素电路和显示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115985249A (zh) * 2022-05-30 2023-04-18 成都辰显光电有限公司 像素电路及其驱动方法和显示装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110010057A (zh) * 2019-04-25 2019-07-12 京东方科技集团股份有限公司 像素驱动电路、像素驱动方法和显示装置
CN110021264A (zh) * 2018-09-07 2019-07-16 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
CN210378422U (zh) * 2019-11-27 2020-04-21 京东方科技集团股份有限公司 像素电路和显示装置
CN111223444A (zh) * 2020-03-19 2020-06-02 京东方科技集团股份有限公司 像素驱动电路及驱动方法、显示装置
CN111243498A (zh) * 2020-03-17 2020-06-05 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
CN111462679A (zh) * 2020-04-16 2020-07-28 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板
CN111477162A (zh) * 2020-04-17 2020-07-31 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
CN111583873A (zh) * 2020-06-11 2020-08-25 京东方科技集团股份有限公司 一种像素电路及其驱动方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102457757B1 (ko) * 2015-10-28 2022-10-24 삼성디스플레이 주식회사 화소 회로 및 이를 포함하는 유기 발광 표시 장치
US10629114B2 (en) * 2017-02-21 2020-04-21 Novatek Microelectronics Corp. Driving apparatus of light emitting diode display device for compensating emission luminance gap
CN108538241A (zh) * 2018-06-29 2018-09-14 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110021264A (zh) * 2018-09-07 2019-07-16 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
CN110010057A (zh) * 2019-04-25 2019-07-12 京东方科技集团股份有限公司 像素驱动电路、像素驱动方法和显示装置
CN210378422U (zh) * 2019-11-27 2020-04-21 京东方科技集团股份有限公司 像素电路和显示装置
CN111243498A (zh) * 2020-03-17 2020-06-05 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
CN111223444A (zh) * 2020-03-19 2020-06-02 京东方科技集团股份有限公司 像素驱动电路及驱动方法、显示装置
CN111462679A (zh) * 2020-04-16 2020-07-28 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板
CN111477162A (zh) * 2020-04-17 2020-07-31 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
CN111583873A (zh) * 2020-06-11 2020-08-25 京东方科技集团股份有限公司 一种像素电路及其驱动方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024020997A1 (zh) * 2022-07-29 2024-02-01 京东方科技集团股份有限公司 像素电路和显示装置

Also Published As

Publication number Publication date
US11361708B2 (en) 2022-06-14
US20220101776A1 (en) 2022-03-31

Similar Documents

Publication Publication Date Title
CN109872680B (zh) 像素电路及驱动方法、显示面板及驱动方法、显示装置
CN110021264B (zh) 像素电路及其驱动方法、显示面板
CN110782831B (zh) 像素驱动电路、显示设备和像素驱动电路驱动方法
CN113838421B (zh) 像素电路及其驱动方法、显示面板
CN109671398B (zh) 像素驱动电路的驱动方法、显示面板和显示装置
CN111742359B (zh) 像素驱动电路及其驱动方法、显示面板
CN102542983B (zh) 有机发光二极管显示器
CN110660360A (zh) 像素电路及其驱动方法、显示面板
KR20120094734A (ko) 유기전계발광 표시장치 및 그의 구동방법
CN110556076B (zh) 像素电路、驱动方法及显示装置
CN1584963A (zh) 电光学装置及电子机器
CN106097976A (zh) 像素驱动电路及显示装置
CN104167167A (zh) 像素电路及其驱动方法、显示装置
CN112259041B (zh) 像素电路及其驱动方法、显示装置
CN113077751A (zh) 像素驱动电路及其驱动方法、显示面板
CN115457907B (zh) 像素驱动电路及其驱动方法、显示面板
CN114360435A (zh) 像素电路、像素驱动方法和显示装置
CN105513535A (zh) 一种像素驱动电路及其驱动方法、阵列基板
CN112820236B (zh) 像素驱动电路及其驱动方法、显示面板、显示装置
CN113936599A (zh) 像素电路、驱动方法和显示装置
CN114093301B (zh) 显示装置、像素驱动电路及其驱动方法
CN111369944A (zh) 像素结构及其驱动方法、显示装置
CN114093300B (zh) 像素电路及其驱动方法、显示基板、显示装置
CN111312175B (zh) 触发驱动电路及有机发光显示装置
CN115620664B (zh) 像素驱动电路及其驱动方法、显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination