CN114093300B - 像素电路及其驱动方法、显示基板、显示装置 - Google Patents

Abstract

本申请提供了一种像素电路及其驱动方法、显示基板、显示装置，属于显示技术领域。由于该像素电路中，发光调节电路可以调节数据写入电路写入至第一节点的数据信号，且可以根据第一节点的电位调节第二节点的电位；发光控制电路可以在第二节点的电位控制下向第三节点输出参考信号。且由于发光驱动电路需响应于第三节点的电位向发光元件输出驱动信号以驱动发光元件发光。因此在对像素电路进行驱动时，可以通过灵活设置各信号的电位，以控制向第三节点输出参考信号的时刻，进而控制发光驱动电路输出驱动信号的时长，从而实现对发光元件发光时长的控制。由此，可以使得发光元件能够工作在均一性较好的高电流密度下，确保显示效果较好。

Description

像素电路及其驱动方法、显示基板、显示装置

技术领域

本公开涉及显示技术领域，特别涉及一种像素电路及其驱动方法、显示基板、显示装置。

背景技术

微型发光二极管(micro light emitting diode，Micro LED)因其高亮度、高发光效率、体积小且功耗低等诸多优点被广泛的应用于各类显示装置中。

相关技术中，驱动Micro LED发光的像素电路一般仅包括：由开关晶体管和驱动晶体管组成的发光驱动电路。其中，开关晶体管可以向驱动晶体管输出数据信号端提供的数据信号，驱动晶体管可以基于该数据信号，向所连接的Micro LED输出驱动信号以驱动Micro LED发光。

但是，受Micro LED自身特性的影响，Micro LED在低电流密度下的发光亮度均一性较差，进而导致显示效果较差。

发明内容

本公开实施例提供了一种像素电路及其驱动方法、显示基板、显示装置，可以解决相关技术中显示效果较差的问题。所述技术方案如下：

一方面，提供了一种像素电路，所述像素电路包括：数据写入电路、发光调节电路、发光控制电路和发光驱动电路；

所述数据写入电路分别与栅极信号端、第一数据信号端和第一节点耦接，所述数据写入电路用于响应于所述栅极信号端提供的栅极驱动信号，向所述第一节点输出所述第一数据信号端提供的第一数据信号；

所述发光调节电路分别与目标信号端、所述第一节点和第二节点耦接，所述发光调节电路用于存储所述第一节点的电位，响应于所述目标信号端提供的目标信号调节所述第一节点的电位，以及根据所述第一节点的电位调节所述第二节点的电位；

所述发光控制电路分别与所述第二节点、参考信号端、发光控制信号端和第三节点耦接，所述发光控制电路用于响应于所述第二节点的电位和所述发光控制信号端提供的发光控制信号，向所述第三节点输出所述参考信号端提供的参考信号；

所述发光驱动电路分别与所述第三节点、所述栅极信号端、第一电源端、第二数据信号端和发光元件耦接，所述发光驱动电路用于响应于所述栅极驱动信号、所述第三节点的电位、所述第一电源端提供的第一电源信号以及所述第二数据信号端提供的第二数据信号，向所述发光元件输出驱动信号。

可选的，所述发光调节电路包括：第一存储子电路、调节子电路和整形子电路；

所述第一存储子电路分别与第二电源端和所述第一节点耦接，所述第一存储子电路用于在所述第二电源端提供的第二电源信号控制下，存储所述第一节点的电位；

所述调节子电路分别与所述目标信号端、所述第一节点和第三电源端耦接，所述调节子电路用于响应于所述目标信号和所述第三电源端提供的第三电源信号，调节所述第一节点的电位；

所述整形子电路分别与所述第一节点和所述第二节点耦接，所述整形子电路用于根据所述第一节点的电位调节所述第二节点的电位。

可选的，所述目标信号端为所述发光控制信号端；所述调节子电路包括：开关晶体管和电阻；

所述开关晶体管的栅极与所述发光控制信号端耦接，所述开关晶体管的第一极与所述第一节点耦接，所述开关晶体管的第二极与所述电阻的一端耦接；

所述电阻的另一端与所述第三电源端耦接。

可选的，所述目标信号端为电源信号端，所述电源信号端提供的电源信号的电位可调；所述调节子电路包括：控制晶体管；

所述控制晶体管的栅极与所述电源信号端耦接，所述控制晶体管的第一极与所述第一节点耦接，所述控制晶体管的第二极与所述第三电源端耦接。

可选的，所述整形子电路包括：耦接在所述第一节点和所述第二节点之间的一个反相器；

或者，串联在所述第一节点和所述第二节点之间的多个反相器。

可选的，每个所述反相器包括：第一反相晶体管和第二反相晶体管；

所述第一反相晶体管的栅极和所述第二反相晶体管的栅极耦接，并均用于耦接所述第一节点；

所述第一反相晶体管的第二极和所述第二反相晶体管的第二极耦接，并均用于耦接所述第二节点；

所述第一反相晶体管的第一极与第四电源端耦接，所述第二反相晶体管的第一极与第五电源端耦接。

可选的，所述整形子电路包括：串联在所述第一节点和所述第二节点之间的的两个所述反相器。

可选的，所述第一存储子电路包括：存储电容；

所述存储电容的一端与所述第二电源端耦接，另一端与所述第一节点耦接。

可选的，所述数据写入电路包括：数据写入晶体管；所述发光控制电路包括：第一发光控制晶体管和第二发光控制晶体管；

所述数据写入晶体管的栅极与所述栅极信号端耦接，所述数据写入晶体管的第一极与所述第一数据信号端耦接，所述数据写入晶体管的第二极与所述第一节点耦接；

所述第一发光控制晶体管的栅极与所述第二节点耦接，所述第一发光控制晶体管的第一极与所述参考信号端耦接，所述第一发光控制晶体管的第二极与所述第二发光控制晶体管的第一极耦接；

所述第二发光控制晶体管的栅极与所述发光控制信号端耦接，所述第二发光控制晶体管的第二极与所述第三节点耦接。

可选的，所述发光驱动电路包括：数据写入子电路、复位子电路、第二存储子电路、发光控制子电路、补偿子电路和驱动子电路；

所述数据写入子电路分别与所述栅极信号端、所述第二数据信号端和第四节点耦接，所述数据写入子电路用于响应于所述栅极驱动信号，向所述第四节点输出所述第二数据信号；

所述复位子电路分别与复位信号端、初始信号端和所述第三节点耦接，所述复位子电路用于响应于所述复位信号端提供的复位信号，向所述第三节点输出所述初始信号端提供的初始信号；

所述第二存储子电路分别与所述第三节点和所述第一电源端耦接，所述第二存储子电路用于在所述第一电源信号的控制下，控制所述第三节点的电位；

所述发光控制子电路分别与所述发光控制信号端、所述第一电源端、所述第四节点、第五节点和所述发光元件耦接，所述发光控制子电路用于响应于所述发光控制信号，向所述第四节点输出所述第一电源信号，以及控制所述第五节点和所述发光元件的通断；

所述补偿子电路分别与所述栅极信号端、所述第三节点和所述第五节点耦接，所述补偿子电路用于响应于所述栅极驱动信号，根据所述第五节点的电位调节所述第三节点的电位；

所述驱动子电路分别与所述第三节点、所述第四节点和所述第五节点耦接，所述驱动子电路用于响应于所述第三节点的电位和所述第四节点的电位，向所述第五节点输出驱动信号。

另一方面，提供了一种像素电路的驱动方法，所述像素电路包括：数据写入电路、发光调节电路、发光控制电路和发光驱动电路，所述数据写入电路分别与栅极信号端、第一数据信号端和第一节点耦接，所述发光调节电路分别与目标信号端、所述第一节点和第二节点耦接，所述发光控制电路分别与所述第二节点、参考信号端、发光控制信号端和第三节点耦接，所述发光驱动电路分别与所述第三节点、所述栅极信号端、第一电源端、第二数据信号端和发光元件耦接；所述方法包括：

数据写入阶段，所述栅极信号端提供的栅极驱动信号的电位为第一电位，所述数据写入电路响应于所述栅极驱动信号向所述第一节点输出第一数据信号端提供的第一数据信号，所述发光调节电路存储所述第一节点的电位；

发光阶段，所述目标信号端提供的目标信号的电位，以及所述发光控制信号端提供的发光控制信号的电位均为第一电位，所述发光调节电路响应于所述目标信号调节所述第一节点的电位，以及根据所述第一节点的电位调节所述第二节点的电位，所述发光控制电路响应于所述第二节点的电位和所述发光控制信号，向所述第三节点输出参考信号端提供的参考信号，所述参考信号的电位为第二电位；发光驱动电路响应于所述第三节点的电位、所述第一数据信号和所述第一电源端提供的第一电源信号，向所述发光元件输出驱动信号。

又一方面，提供了一种显示基板，所述显示基板包括：多个像素单元；

其中，至少一个所述像素单元包括：发光元件，以及与所述发光元件耦接的如上述方面所述的像素电路。

可选的，所述发光元件为微型发光二极管。

再一方面，提供了一种显示装置，所述显示装置包括：信号驱动电路，以及如上述方面所述的显示基板；

所述信号驱动电路与所述显示基板包括的像素电路中的各信号端耦接，所述信号驱动电路用于为所述各信号端提供信号。

本公开提供的技术方案带来的有益效果至少可以包括：

本公开实施例提供了一种像素电路及其驱动方法、显示基板、显示装置。由于该像素电路中，发光调节电路可以调节数据写入电路写入至第一节点的数据信号，且可以根据第一节点的电位调节第二节点的电位；发光控制电路可以在第二节点的电位控制下向第三节点输出参考信号。且由于发光驱动电路需响应于第三节点的电位向发光元件输出驱动信号以驱动发光元件发光。因此在对像素电路进行驱动时，可以通过灵活设置各信号的电位，以控制向第三节点输出参考信号的时刻，进而控制发光驱动电路输出驱动信号的时长，从而实现对发光元件发光时长的控制。由此，可以使得发光元件能够工作在均一性较好的高电流密度下，确保显示效果较好。

附图说明

为了更清楚地说明本公开实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本公开实施例提供的一种像素电路的结构示意图；

图2是本公开实施例提供的另一种像素电路的结构示意图；

图3是本公开实施例提供的又一种像素电路的结构示意图；

图4是本公开实施例提供的再一种像素电路的结构示意图；

图5是本公开实施例提供的再一种像素电路的结构示意图；

图6是本公开实施例提供的一种像素电路的驱动方法流程图；

图7是本公开实施例提供的一种像素电路所耦接的各信号端的时序图；

图8是本公开实施例提供的一种像素电路在复位阶段的等效电路图；

图9是本公开实施例提供的一种像素电路在数据写入阶段的等效电路图；

图10是本公开实施例提供的一种像素电路在发光阶段的等效电路图；

图11是本公开实施例提供的一种发光时长和数据信号电位关系示意图；

图12是本公开实施例提供的一种显示基板的结构示意图；

图13是本公开实施例提供的一种显示装置的结构示意图。

具体实施方式

为使本公开的目的、技术方案和优点更加清楚，下面将结合附图对本公开实施方式作进一步地详细描述。

本公开所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件，根据在电路中的作用本公开的实施例所采用的晶体管主要为开关晶体管。由于这里采用的开关晶体管的源极、漏极是对称的，所以其源极、漏极是可以互换的。在本公开实施例中，将其中源极称为第一极，漏极称为第二极，或者，可以将漏极称为第一极，源极称为第二极。按附图中的形态规定晶体管的中间端为栅极、信号输入端为源极、信号输出端为漏极。本公开实施例所采用的开关晶体管可以为P型开关晶体管，P型开关晶体管在栅极为低电平时导通，在栅极为高电平时截止。此外，本公开各个实施例中的多个信号都对应有第一电位和第二电位。第一电位和第二电位仅代表该信号的电位有2个状态量，不代表全文中第一电位或第二电位具有特定的数值。本公开实施例中以第一电位为有效电位为例进行说明。

Micro LED可以理解为将LED微缩化和矩阵化后的一种自发光元件。MicroLED显示产业链主要由三部分组成：Micro LED芯片(即，Micro LED发光元件)，驱动背板(即，驱动Micro LED发光的像素电路)，以及芯片转移操作(即，将Micro LED芯片转移至设置有像素电路的衬底基板的操作)。

受Micro LED自身特性的影响，相关技术的像素电路在驱动Micro LED发光时，Micro LED的显示灰阶的主波峰会随电流密度的变化发生漂移，或，在低电流密度下MicroLED的显示亮度均一性较差，最终导致显示效果较差。本公开实施例提供了一种新的像素电路，可以通过对Micro LED发光时长进行灵活控制，以实现对Micro LED显示灰阶的灵活调节，从而解决因Micro LED自身特性影响导致显示效果较差的问题。当然，本公开实施例提供的像素电路不仅限于驱动Micro LED，还可以驱动其他类型的发光元件(如，LED)。

需要说明的是，设置像素电路的衬底基板可以为玻璃基板，或，印刷电路板(printed circuit board，PCB)。由于玻璃基板作衬底基板相对于PCB作衬底基板，可以实现高分辨率(pixels per inch，PPI)，且成本较低，因此本公开下述实施例均以像素电路设置于玻璃基板上为例，对像素电路的结构进行介绍。

图1是本公开实施例提供的一种像素电路的结构示意图。如图1所示，该像素电路可以包括：数据写入电路10、发光调节电路20、发光控制电路30和发光驱动电路40。

该数据写入电路10可以分别与栅极信号端G1、第一数据信号端DT和第一节点P1耦接。该数据写入电路10可以用于响应于栅极信号端G1提供的栅极驱动信号，向第一节点P1输出第一数据信号端DT提供的第一数据信号。

例如，该数据写入电路10可以在栅极信号端G1提供的栅极驱动信号的电位为第一电位时，向第一节点P1输出第一数据信号端DT提供的第一数据信号。

该发光调节电路20可以分别与目标信号端V1、第一节点P1和第二节点P2耦接。该发光调节电路20可以用于存储第一节点P1的电位，且可以响应于目标信号端V1提供的目标信号调节第一节点P1的电位，以及根据第一节点P1的电位调节第二节点P2的电位。

例如，该发光调节电路20可以在目标信号端V1提供的目标信号的电位为第一电位时，调节第一节点P1的电位，以及根据第一节点P1的电位调节第二节点P2的电位。

可选的，调节第一节点P1的电位可以是指：拉高或拉低数据写入电路10写入至第一节点P1的第一数据信号。根据第一节点P1的电位调节第二节点P2的电位可以是指对第一节点P1的电位进行整形处理，即第二节点P2的电位的大小和第一节点P1的电位的大小其实是相同的。

该发光控制电路30可以分别与第二节点P2、参考信号端Vref、发光控制信号端EM和第三节点P3耦接。该发光控制电路30可以用于响应于第二节点P2的电位和发光控制信号端EM提供的发光控制信号，向第三节点P3输出参考信号端Vref提供的参考信号。

例如，该发光控制电路30可以在第二节点P2的电位为第一电位，且发光控制信号端EM提供的发光控制信号的电位为第一电位时，向第三节点P3输出参考信号端Vref提供的参考信号，该参考信号的电位可以为第二电位。

可选的，第一电位可以为有效电位，第二电位可以为无效电位。若第一电位相对于第二电位为低电位，即第一电位的信号的电压小于第二电位的信号的电压，则发光调节电路20调节第一节点P1的电位可以是指拉低第一节点P1的电位。由此，在将第一节点P1的电位拉低至第一电位时，发光控制电路30即可再响应于发光控制信号，向第三节点P3输出参考信号。同理，若第一电位相对于第二电位为高电位，即第一电位的信号的电压大于第二电位的信号的电压，则发光调节电路20调节第一节点P1的电位可以是指拉高第一节点P1的电位。由此，在将第一节点P1的电位拉高至第一电位时，发光控制电路30即可再响应于发光控制信号，向第三节点P3输出参考信号。相应的，在本公开实施例中，可以通过灵活设置第一数据信号端DT提供的第一数据信号的电位，控制拉低或拉高第一节点P1的电位至第一电位的时长，进而，控制发光控制电路30向第三节点P3输出参考信号的时刻。

发光驱动电路40可以分别与第三节点P3、栅极信号端G1、第一电源端VDD1、第二数据信号端DI和发光元件L1耦接。发光驱动电路40可以用于响应于栅极驱动信号、第三节点P3的电位、第一电源端VDD1提供的第一电源信号以及第二数据信号端DI提供的第二数据信号，向发光元件L1输出驱动信号。

由于发光驱动电路40需响应于第三节点P3的电位，向发光元件L1输出驱动信号(如，驱动电流)以驱动发光元件L1发光，因此通过设置发光调节电路20控制发光控制电路30向第三节点P3输出参考信号的时刻，可以进一步实现对发光驱动电路40输出驱动信号的截止时刻的控制，即实现对发光驱动电路40输出驱动信号的时长的控制，从而即实现了对发光元件L1发光时长的控制。

故，第一数据信号也可以称为时长控制信号。基于第一数据信号向第三节点P3输出参考信号的数据写入电路10、发光调节电路20和发光控制电路30可以称为时间控制电路。当然，若发光调节电路20是拉低第一节点P1的电位，那么发光调节电路20其实也可以称为时间控制电路中的放电电路。另，由于发光驱动电路40是响应于第二数据信号端DI提供的第二数据信号，向发光元件L1输出驱动电流，因此第二数据信号也可以称为电流控制数据信号。

综上所述，本公开实施例提供了一种像素电路。由于该像素电路中，发光调节电路可以调节数据写入电路写入至第一节点的数据信号，且可以根据第一节点的电位调节第二节点的电位；发光控制电路可以在第二节点的电位控制下向第三节点输出参考信号。且由于发光驱动电路需响应于第三节点的电位向发光元件输出驱动信号以驱动发光元件发光。因此在对像素电路进行驱动时，可以通过灵活设置各信号的电位，以控制向第三节点输出参考信号的时刻，进而控制发光驱动电路输出驱动信号的时长，从而实现对发光元件发光时长的控制。由此可以使得发光元件工作在均一性较好的高电流密度下，确保显示效果较好。

本公开下述实施例均以拉低第一节点P1的电位为例对像素电路进行介绍。图2是本公开实施例提供的另一种像素电路的结构示意图。如图2所示，发光调节电路20可以包括：第一存储子电路201、调节子电路202和整形子电路203。

其中，第一存储子电路201可以分别与第二电源端VDD2和第一节点P1耦接。该第一存储子电路201可以用于在第二电源端VDD2提供的第二电源信号控制下，存储第一节点P1的电位。

调节子电路202可以分别与目标信号端V1、第一节点P1和第三电源端VSS1耦接。该调节子电路202可以用于响应于目标信号和第三电源端VSS1提供的第三电源信号，调节第一节点P1的电位。

例如，该调节子电路202可以在目标信号的电位为第一电位时，在目标信号和第三电源端VSS1提供的第三电源信号的控制下，调节第一节点P1的电位。可选的，该第三电源信号的电位可以为第二电位。

整形子电路203可以分别与第一节点P1和第二节点P2耦接。该整形子电路203可以用于根据第一节点P1的电位调节第二节点P2的电位。

例如，该整形子电路203可以对第一节点P1的电位进行整形处理，并将整形处理后的信号输出至第二节点P2。可选的，该整形处理可以为将第一节点的电位整形为坡度较陡(如，90度)的方波信号。

图3是本公开实施例提供的又一种像素电路的结构示意图。如图3所示，该发光驱动电路40可以包括：数据写入子电路401、复位子电路402、第二存储子电路403、发光控制子电路404、补偿子电路405和驱动子电路406。

其中，数据写入子电路401可以分别与栅极信号端G1、第二数据信号端DI和第四节点P4耦接。该数据写入子电路401可以用于响应于栅极驱动信号，向第四节点P4输出第二数据信号。

例如，该数据写入子电路401可以在栅极驱动信号的电位为第一电位时，向第四节点P4输出第二数据信号。

复位子电路402可以分别与复位信号端RST、初始信号端Vint和第三节点P3耦接。该复位子电路402可以用于响应于复位信号端RST提供的复位信号，向第三节点P3输出初始信号端Vint提供的初始信号。

例如，该复位子电路402可以在复位信号端RST提供的复位信号的电位为第一电位时，向第三节点P3输出初始信号端Vint提供的初始信号，该初始信号的电位可以为第二电位，从而实现对第三节点P3的复位。

第二存储子电路403可以分别与第三节点P3和第一电源端VDD1耦接。该第二存储子电路403可以用于在第一电源信号的控制下，控制第三节点P3的电位。例如，第二存储子电路403可以用于存储写入至第三节点P3的电位。

发光控制子电路404可以分别与发光控制信号端EM、第一电源端VDD1、第四节点P4、第五节点P5和发光元件L1耦接。该发光控制子电路404可以用于响应于发光控制信号，向第四节点P4输出第一电源信号，以及控制第五节点P5和发光元件L1的通断。

例如，该发光控制子电路404可以在发光控制信号的电位为第一电位时，向第四节点P4输出第一电源信号，且可以控制第五节点P5和发光元件L1导通。

补偿子电路405可以分别与栅极信号端G1、第三节点P3和第五节点P5耦接。该补偿子电路405可以用于响应于栅极驱动信号，根据第五节点P5的电位调节第三节点P3的电位。

例如，该补偿子电路405可以在栅极驱动信号的电位为第一电位时，根据第五节点P5的电位调节第三节点P3的电位。

驱动子电路406可以分别与第三节点P3、第四节点P4和第五节点P5耦接。该驱动子电路406可以用于响应于第三节点P3的电位和第四节点P4的电位，向第五节点P5输出驱动信号。

例如，该驱动子电路406可以在第三节点P3的电位为第一电位时，基于第三节点P3的电位和第四节点P4的电位，向第五节点P5输出驱动电流。

可选的，在本公开实施例中，调节子电路202调节第一节点P1的电位的速率与其所耦接的目标信号端V1提供的目标信号的电位可以相关，或者，不相关。

作为一种可选的实现方式：如图4所示，若调节子电路202调节第一节点P1的电位的速率与目标信号的电位无关，则目标信号端V1可以为发光控制信号端EM。调节子电路202可以包括：开关晶体管K0和电阻R1。

其中，开关晶体管K0的栅极可以与发光控制信号端EM耦接，开关晶体管K0的第一极可以与第一节点P1耦接，开关晶体管K0的第二极可以与电阻R1的一端耦接。电阻R1的另一端可以与第三电源端VSS1耦接。

在该实现方式中，可以通过灵活设置电阻R1的阻值，控制调节(如，拉低)第一节点P1的电位的速率。

作为另一种可选的实现方式：如图5所示，若调节子电路202调节第一节点P1的电位的速率与目标信号的电位相关，则目标信号端V1可以为电源信号端VG1，且该电源信号端VG1提供的电源信号的电位可调。该调节子电路202可以仅包括：控制晶体管K1。

其中，控制晶体管K1的栅极可以与电源信号端VG1耦接，控制晶体管K1的第一极可以与第一节点P1耦接，控制晶体管K1的第二极可以与第三电源端VSS1耦接。

在该实现方式中，可以通过灵活设置电源信号端VG1提供的电源信号的电位，控制调节第一节点P1的电位的速率。

可选的，整形子电路203可以包括：耦接在第一节点P1和第二节点P2之间的一个反相器。或者，串联在第一节点P1和第二节点P2之间的多个反相器。

例如，结合图4和图5，其均以整形子电路203包括串联在第一节点P1和第二节点P2之间的的两个反相器F1为例，示出一种可选的整形子电路203。

每个反相器F1可以包括：第一反相晶体管F11和第二反相晶体管F12。

其中，第一反相晶体管F11的栅极和第二反相晶体管F12的栅极耦接，并可以均用于耦接第一节点P1。

第一反相晶体管F11的第二极和第二反相晶体管F12的第二极耦接，并可以均用于耦接第二节点P2。

可选的，用于耦接第一节点P1和第二节点P2可以是如图4或图5所示的间接耦接，或者，也可以是直接耦接。其中，间接耦接是指：多个反相器F1中，串联的每相邻两个反相器F1之间相互耦接，并通过沿信号传输方向的第一个反相器F1与第一节点P1耦接，以及通过沿信号传输方向的最后一个反相器F1与第二节点P1耦接。直接耦接是指：多个反相器F1中，每个反相器F1均直接与第一节点P1耦接，且均直接与第二节点P2耦接。

第一反相晶体管F11的第一极可以与第四电源端VDD3耦接，第二反相晶体管F12的第一极可以与第五电源端VSS2耦接。

其中，第四电源端VDD3提供的第四电源信号的电位可以为第一电位，第五电源端VSS2提供的第五电源信号的电位可以为第二电位。该第四电源信号和第五电源信号可以为反相器F1的工作驱动信号。

继续参考图4和图5，第一存储子电路201可以包括：存储电容C1。

其中，该存储电容C1的一端可以与第二电源端VDD2耦接，该存储电容C1的另一端可以与第一节点P1耦接。该第二电源信号的电位可以为第一电位。

继续参考图4和图5，数据写入电路10可以包括：数据写入晶体管M1。发光控制电路30包括：第一发光控制晶体管M2和第二发光控制晶体管M3。

数据写入晶体管M1的栅极可以与栅极信号端G1耦接，数据写入晶体管M1的第一极可以与第一数据信号端DT耦接，数据写入晶体管M1的第二极可以与第一节点P1耦接。

第一发光控制晶体管M2的栅极可以与第二节点P2耦接，第一发光控制晶体管M2的第一极可以与参考信号端Vref耦接，第一发光控制晶体管T1的第二极可以与第二发光控制晶体管M3的第一极耦接。

第二发光控制晶体管M3的栅极可以与发光控制信号端EM耦接，第二发光控制晶体管M3的第二极可以与第三节点P3耦接。

继续参考图4和图5，数据写入子电路401可以包括：数据信号写入晶体管T1。复位子电路402可以包括：复位晶体管T2。第二存储子电路403可以包括：信号存储电容C2。发光控制子电路404可以包括：第三发光控制晶体管T3和第四发光控制晶体管T4。补偿子电路405可以包括：补偿晶体管T5。驱动子电路406可以包括：驱动晶体管T6。

数据信号写入晶体管T1的栅极可以与栅极信号端G1耦接，第一极可以与第二数据信号端DI耦接，第二极可以与第四节点P4耦接。

复位晶体管T2的栅极可以与复位信号端RST耦接，第一极可以与初始信号端Vint耦接，第二极可以与第三节点P3耦接。

信号存储电容C2的一端可以与第三节点P3耦接，信号存储电容C2的另一端可以与第一电源端VDD1耦接。

第三发光控制晶体管T3的栅极可以与发光控制信号端EM耦接，第一极可以与第一电源端VDD1耦接，第二极可以与第四节点P4耦接。

第四发光控制晶体管T4的栅极可以与发光控制信号端EM耦接，第一极可以与第五节点P5耦接，第二极可以与发光元件L1耦接。

补偿晶体管T5的栅极可以与栅极信号端G1耦接，第一极可以与第五节点P5耦接，第二极可以与第三节点P3耦接。

驱动晶体管T6的栅极可以与第三节点P3耦接，第一极可以与第四节点P4耦接，第二极可以与第五节点P5耦接。

需要说明的是，本公开实施例记载的耦接可以包括：两端之间电连接或者两端之间直接连接(如两端之间通过信号线建立连接)。且，在上述实施例中，均是以各个晶体管为P型晶体管，且第一电位为相对于第二电位低电位为例进行的说明。当然，该各个晶体管还可以采用N型晶体管，当该各个晶体管采用N型晶体管时，该第一电位相对于该第二电位可以为高电位。

还需要说明的是，在本公开实施例中，该发光驱动电路40除了可以为图4或图5所示的6T1C(即六个晶体管和一个电容器)的结构之外，还可以为包括其他数量的晶体管的结构，如2T1C结构或4T1C结构。

综上所述，本公开实施例提供了一种像素电路。由于该像素电路中，发光调节电路可以调节数据写入电路写入至第一节点的数据信号，且可以根据第一节点的电位调节第二节点的电位；发光控制电路可以在第二节点的电位控制下向第三节点输出参考信号。且由于发光驱动电路需响应于第三节点的电位向发光元件输出驱动信号以驱动发光元件发光。因此在对像素电路进行驱动时，可以通过灵活设置各信号的电位，以控制向第三节点输出参考信号的时刻，进而控制发光驱动电路输出驱动信号的时长，从而实现对发光元件发光时长的控制。由此可以使得发光元件工作在均一性较好的高电流密度下，确保显示效果较好。

图6是本公开实施例提供的一种像素电路的驱动方法流程图，该方法可以应用于如图1至图5任一所述的像素电路中。如图6所示，该方法可以包括：

步骤601、数据写入阶段，栅极信号端提供的栅极驱动信号的电位为第一电位，数据写入电路响应于栅极驱动信号向第一节点输出第一数据信号端提供的第一数据信号，发光调节电路存储第一节点的电位。

步骤602、发光阶段，目标信号端提供的目标信号的电位，以及发光控制信号端提供的发光控制信号的电位均为第一电位，发光调节电路响应于目标信号调节第一节点的电位，以及根据第一节点的电位调节第二节点的电位，发光控制电路响应于第二节点的电位和发光控制信号，向第三节点输出参考信号端提供的参考信号。发光驱动电路响应于第三节点的电位、第一数据信号和第一电源端提供的第一电源信号，向发光元件输出驱动信号。

可选的，该参考信号的电位可以为第二电位。

综上所述，本公开实施例提供了一种像素电路的驱动方法。由于该方法中，发光调节电路可以调节数据写入电路写入至第一节点的数据信号，且可以根据第一节点的电位调节第二节点的电位；发光控制电路可以在第二节点的电位控制下向第三节点输出参考信号。且由于发光驱动电路需响应于第三节点的电位向发光元件输出驱动信号以驱动发光元件发光。因此在对像素电路进行驱动时，可以通过灵活设置各信号的电位，以控制向第三节点输出参考信号的时刻，进而控制发光驱动电路输出驱动信号的时长，从而实现对发光元件发光时长的控制。由此可以使得发光元件工作在均一性较好的高电流密度下，确保显示效果较好。

再结合图3至图5任一所示的像素电路，为了确保像素电路的工作稳定性，在数据写入阶段之前，即上述步骤601之前，像素电路的驱动方法还可以包括复位阶段。在复位阶段中，复位信号端RST提供的复位信号的电位可以为第一电位。发光驱动电路40可以响应于复位信号向第三节点P3输出初始信号端Vint提供的初始信号，从而实现对第三节点P3的复位。

以图4所示的像素电路，像素电路包括的各晶体管均为P型晶体管，第一电位(即有效电位)相对于第二电位(即无效电位)为低电位为例，详细介绍本公开实施例提供的像素电路的驱动原理：

图7是本公开实施例提供的一种像素电路中各信号端的时序图。如图7所示，在复位阶段t1，复位信号端RST提供的复位信号的电位为第一电位，复位晶体管T2开启。初始信号端Vint可以通过该复位晶体管T2向第三节点P3输出处于第二电位的初始信号，从而实现对第三节点P3的复位，信号存储电容C2存储该第三节点P3的电位。此时，信号存储电容C2两端的电位分别为初始信号的电位和第一电源端VDD1提供的第一电源信号的电位，像素电路可以工作在确定的初始状态。

除此之外，参考图7，在该复位阶段t1中，栅极信号端G1提供的栅极驱动信号的电位和发光控制信号端EM提供的发光控制信号的电位均为第二电位，相应的，除复位晶体管T2之外，其余晶体管均处于关断状态。该像素电路在复位阶段t1的等效电路图可以参考图8(图中虚线是指未连通)。

继续参考图7，在数据写入阶段t2，栅极信号端G1提供的栅极驱动信号的电位跳变为第一电位，数据信号写入晶体管T1、补偿晶体管T5和数据写入晶体管M1均开启。且因在前述复位阶段t1中，第三节点P3被写入初始信号，且信号存储电容C2存储了该第三节点P3的电位，故在该数据写入阶段t2中，驱动晶体管T6也开启。第一数据信号端DT可以通过数据写入晶体管M1向第一节点P1输出第一数据信号，存储电容C1存储该第一节点P1的电位。第二数据信号端DI可以通过数据信号写入晶体管T1向第四节点P4输出第二数据信号。第四节点P4的电位可以通过驱动晶体管T6输出至第五节点P5。然后，补偿晶体管T5可以再根据第五节点P5的电位调节第三节点P3的电位，直至调节第三节点P3的电位变为：第二数据信号与驱动晶体管T6的阈值电压之和为止，信号存储电容C2继续存储该第三节点P3的电位。假设第二数据信号的电位为VdataI，驱动晶体管T6的阈值电压为Vth，那么在数据写入阶段t2完成后，第三节点P3的电位可以变为：VdataI+Vth。

除此之外，参考图7，在该数据写入阶段t2中，复位信号端RST提供的复位信号的电位以及发光控制信号端EM提供的发光控制信号的电位均为第二电位，除上述数据写入阶段t2中开启的晶体管外的其他晶体管均关断。该像素电路在数据写入阶段t2的等效电路图可以参考图9(图中虚线是指未连通)。

继续参考图7，在发光阶段t3，发光控制信号端EM提供的发光控制信号的电位为第一电位，第三发光控制晶体管T3、第四发光控制晶体管T4、开关晶体管K0和第二发光控制晶体管M3均开启，第五节点P5和发光元件L1导通。且因在数据写入阶段t2，第三节点P3的电位变为VdataI+Vth，故在该发光阶段t3，驱动晶体管T6也开启。第一电源端VDD1通过第三发光控制晶体管T3向第四节点P4输出处于第一电位的第一电源信号，相应的，驱动晶体管T6可以基于第一电源信号和第三节点P3的电位向第五节点P5输出驱动电流。驱动电流可以再通过第四发光控制晶体管T4继续输出至发光元件L1，发光元件L1发光。

例如，假设第一电源信号的电位为Vdd，将驱动晶体管T6的栅极的电位记为Vg1，将驱动晶体管T6的源极(如第四节点P4)的电位记为Vs1，且将驱动晶体管T6的栅源电压记为Vgs1，则本公开实施例提供的Vgs1可以满足：

Vgs1＝Vg1-Vs1＝VdataI+Vth-Vdd公式(1)；

由于驱动晶体管T6产生的驱动电流Iled满足：

Iled＝1/2*μ*Cox*W/L*(Vgs1-Vth)²公式(2)；

将公式(1)计算得出的Vgs1代入公式(2)即可以得出本公开实施例记载的驱动晶体管T6最终输出的驱动电流Iled满足：

Iled＝1/2*μ*Cox*W/L*(VdataI-Vdd)²公式(3)；

其中，μ为驱动晶体管T6的载流子迁移率，Cox为驱动晶体管T6的栅极绝缘层的电容，W/L为驱动晶体管T6的宽长比，均属于驱动晶体管T6的自身特性参数。故从上述公式(3)可以看出，在发光元件L1正常工作时，用于驱动发光元件L1的驱动电流Iled的大小仅与第一电源端VDD1提供的第一电源信号，以及第二数据信号端DI提供的第二数据信号的有关，而与驱动晶体管T6的阈值电压Vth无关。因此输出至发光元件L1的驱动电流不会受驱动晶体管T6阈值电压漂移的影响，有效保证了显示均一性。

需要说明的是，若发光元件L1为Micro LED，由于在低电流密度下MicroLED的发光效率变化较为明显，均一性较差，因此可以通过灵活设置第二数据信号端DI提供的第二数据信号的电位，即灵活设置VdataI，使得Micro LED能够工作在高电流密度下，即发光效率稳定区域，保证显示稳定性。

另外，在该发光阶段t3，因开关晶体管K0开启，故第一节点P1的电位，即存储电容C1存储的电荷会经开关晶体管K0和电阻R1流向第三电源端VSS1，形成漏电通路，第一节点P1的电位逐渐减小。然后，第一节点P1的电位经两个第一反相晶体管F11和两个第二反相晶体管F12组成的两个反相器F1后，可被整形为方波信号。在第一节点P1的电位未被拉低之前，第二节点P2的电位可以为第二电源信号；在第一节点P1的电位被拉低至一定值(可基于仿真确定，与第一电位相关)后，第二节点P2的电位可以变为第一电位。此时，可以使得第一发光控制晶体管M2导通。然后，参考信号端Vref提供的处于第二电位的参考信号即可以经过第一发光控制晶体管M2和第二发光控制晶体管M3输出至第三节点P3，使得驱动晶体管T6停止输出驱动信号，相应的，发光元件L1停止发光，直至本帧扫描结束。由此，即实现了对发光元件L1发光时长的控制。

示例的，图10以两个不同大小的第二数据信号为例，示出发光时长和第二数据信号端DI提供的第二数据信号的电位的关系。其横轴可以是指时间t00，纵轴可以是指电位(单位：伏特V)。参考图10可以看出，第二数据信号电位越大(如VdataT1)，第一节点P1的电位降至使得第一发光控制晶体管M2开启的电位V1所需的时间越长；第二数据信号电位越小(如VdataT2)，第一节点P1的电位降至使得第一发光控制晶体管M2开启的电位V1所需的时间越短。

相应的，图10还示出了第二节点P2的电位波形，以及发光元件L1对应的发光时长时序。较大电位的第二数据信号VdataT1对应的发光时长(emissiontime1)t01，小于较小电位的第二数据信号VdataT2对应的发光时长(emissiontime2)t02。由于每帧显示阶段内，发光元件L1的发光亮度和发光时长呈线性关系，因此发光元件L1在不同的发光时长下对应的发光亮度也不同。即通过对发光时长的控制，也灵活的实现了对灰阶的调整。通过基于驱动电流和发光时长的双重控制，可以进一步有效确保显示均一性。

除此之外，参考图7，在该发光阶段t3，栅极信号端G1提供的栅极驱动信号的电位以及发光控制信号端EM提供的发光控制信号的电位均为第二电位，除上述发光阶段t3中开启的晶体管外的其他晶体管均关断。该像素电路在发光阶段t3的等效电路图可以参考图11(图中虚线是指未连通)。

综上所述，本公开实施例提供了一种像素电路的驱动方法。发光调节电路可以调节数据写入电路写入至第一节点的数据信号，且可以根据第一节点的电位调节第二节点的电位；发光控制电路可以在第二节点的电位控制下向第三节点输出参考信号。且由于发光驱动电路需响应于第三节点的电位向发光元件输出驱动信号以驱动发光元件发光。因此在对像素电路进行驱动时，可以通过灵活设置各信号的电位，以控制向第三节点输出参考信号的时刻，进而控制发光驱动电路输出驱动信号的时长，从而实现对发光元件发光时长的控制。由此可以使得发光元件工作在均一性较好的高电流密度下，确保显示效果较好。

可选的，图12是本公开实施例提供的一种显示基板的结构示意图。如图12所示，该显示基板001可以包括：多个像素单元00。多个像素单元00中，至少一个像素单元01可以包括发光元件L1，以及如图1至图5任一所示的像素电路01。例如，图12示出的显示基板001包括的每个像素单元00均包括如图1至图5任一所示的像素电路01。可选的，该发光元件可以为Micro LED。

图13是本公开实施例提供的一种显示装置的结构示意图。如图13所示，该显示装置可以包括：信号驱动电路002，以及如图12所示的显示基板001。

其中，该信号驱动电路002可以与显示基板001包括的像素电路01中的各信号端耦接，信号驱动电路002可以用于为各信号端提供信号。

例如，该信号驱动电路002可以包括第一栅极驱动电路、第二栅极驱动电路和源极驱动电路。其中，第一栅极驱动电路可以与像素电路01中的栅极信号端G1连接，为栅极信号端G1提供栅极信号。第二栅极驱动电路可以与像素电路01中的发光控制信号端EM连接，为发光控制信号端EM提供发光控制信号。源极驱动电路可以与像素电路01中的第一数据信号端DT和第二数据信号端DI连接，为第一数据信号端DT和第二数据信号端DI提供数据信号。

可选的，第一栅极驱动电路可以通过栅线与栅极信号端G1连接，第二栅极驱动电路可以通过发光控制线与发光控制信号端EM连接，源极驱动电路可以通过数据信号线与数据信号端DI和DT连接。且，位于同一行的像素电路01包括的栅极信号端G1可以与同一条栅线连接，位于不同行的像素电路01包括的栅极信号端G1连接的栅线不同。位于同一行的像素电路01包括的发光控制信号端EM可以与同一条发光控制线连接，位于不同行的像素电路01包括的发光控制信号端EM连接的发光控制线不同。位于同一列的像素电路01包括的第一数据信号端DT可以与同一条第一数据线连接，位于不同列的像素电路01包括的第一数据信号端DT连接的第一数据线不同。位于同一列的像素电路包括的第二数据信号端DI可以与同一条第二数据线连接，位于不同列的像素电路01包括的第二数据信号端DI连接的第二数据线不同。

若为逐行扫描，则在正常工作时，第一栅极驱动电路可以通过各条栅线依次向各行像素电路连接的栅极信号端G1输出处于第一电位的栅极驱动信号。第二栅极驱动电路可以通过各条发光控制线依次向各行像素电路连接的发光控制信号端EM输出处于第一电位的发光控制信号。此外，源极驱动电路在不同时刻，向同一条第一数据线输出的第一数据信号的电位可能不同，即源极驱动电路通过同一条第一数据线，向位于同一列且不同行的各个像素电路包括的各个第一数据信号端DT输出的第一数据信号的电位可能不同；第二数据信号端DI同理，在此不再赘述。

例如，以位于第一行第一列和第二行第一列的两个像素电路，且该两个像素电路的第一数据信号端DT连接的同一条第一数据线称为第一条数据线为例。假设在驱动第一行像素电路时的数据写入阶段，源极驱动电路通过第一条数据线向位于第一行第一列的像素电路01提供的第一数据信号的电位为VdataT1。在驱动第二行像素电路时的数据写入阶段，源极驱动电路通过该第一条数据线向位于第二行第一列的像素电路提供的第一数据信号的电位为VdataT2。则VdataT1和VdataT2可能相同，也可能不同。

可选的，该显示装置可以为：Micro LED显示装置、液晶面板、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑等任何具有显示功能的产品或部件。

所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的像素电路、显示基板和显示装置的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

以上所述仅为本公开的可选实施例，并不用以限制本公开，凡在本公开的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。

Claims (14)

1.一种像素电路，其特征在于，所述像素电路包括：数据写入电路、发光调节电路、发光控制电路和发光驱动电路；

所述数据写入电路分别与栅极信号端、第一数据信号端和第一节点耦接，所述数据写入电路用于响应于所述栅极信号端提供的栅极驱动信号，向所述第一节点输出所述第一数据信号端提供的第一数据信号；

所述发光调节电路分别与目标信号端、所述第一节点和第二节点耦接，所述发光调节电路用于存储所述第一节点的电位，响应于所述目标信号端提供的目标信号调节所述第一节点的电位，以及根据所述第一节点的电位调节所述第二节点的电位；

所述发光控制电路分别与所述第二节点、参考信号端、发光控制信号端和第三节点耦接，所述发光控制电路用于响应于所述第二节点的电位和所述发光控制信号端提供的发光控制信号，向所述第三节点输出所述参考信号端提供的参考信号；

所述发光驱动电路分别与所述第三节点、所述栅极信号端、第一电源端、第二数据信号端和发光元件耦接，所述发光驱动电路用于响应于所述栅极驱动信号、所述第三节点的电位、所述第一电源端提供的第一电源信号以及所述第二数据信号端提供的第二数据信号，向所述发光元件输出驱动信号；

所述发光调节电路包括：第一存储子电路、调节子电路和整形子电路；

所述第一存储子电路分别与第二电源端和所述第一节点耦接，所述第一存储子电路用于在所述第二电源端提供的第二电源信号控制下，存储所述第一节点的电位；

所述调节子电路分别与所述目标信号端、所述第一节点和第三电源端耦接，所述调节子电路用于响应于所述目标信号和所述第三电源端提供的第三电源信号，调节所述第一节点的电位；

所述整形子电路分别与所述第一节点和所述第二节点耦接，所述整形子电路用于根据所述第一节点的电位调节所述第二节点的电位。

2.根据权利要求1所述的像素电路，其特征在于，所述目标信号端为所述发光控制信号端；所述调节子电路包括：开关晶体管和电阻；

所述开关晶体管的栅极与所述发光控制信号端耦接，所述开关晶体管的第一极与所述第一节点耦接，所述开关晶体管的第二极与所述电阻的一端耦接；

所述电阻的另一端与所述第三电源端耦接。

3.根据权利要求1所述的像素电路，其特征在于，所述目标信号端为电源信号端，所述电源信号端提供的电源信号的电位可调；所述调节子电路包括：控制晶体管；

所述控制晶体管的栅极与所述电源信号端耦接，所述控制晶体管的第一极与所述第一节点耦接，所述控制晶体管的第二极与所述第三电源端耦接。

4.根据权利要求1所述的像素电路，其特征在于，所述整形子电路包括：耦接在所述第一节点和所述第二节点之间的一个反相器；

或者，串联在所述第一节点和所述第二节点之间的多个反相器。

5.根据权利要求4所述的像素电路，其特征在于，每个所述反相器包括：第一反相晶体管和第二反相晶体管；

所述第一反相晶体管的栅极和所述第二反相晶体管的栅极耦接，并均用于耦接所述第一节点；

所述第一反相晶体管的第二极和所述第二反相晶体管的第二极耦接，并均用于耦接所述第二节点；

所述第一反相晶体管的第一极与第四电源端耦接，所述第二反相晶体管的第一极与第五电源端耦接。

6.根据权利要求4所述的像素电路，其特征在于，所述整形子电路包括：串联在所述第一节点和所述第二节点之间的的两个所述反相器。

7.根据权利要求1所述的像素电路，其特征在于，所述第一存储子电路包括：存储电容；

所述存储电容的一端与所述第二电源端耦接，另一端与所述第一节点耦接。

8.根据权利要求1至7任一所述的像素电路，其特征在于，所述数据写入电路包括：数据写入晶体管；所述发光控制电路包括：第一发光控制晶体管和第二发光控制晶体管；

所述数据写入晶体管的栅极与所述栅极信号端耦接，所述数据写入晶体管的第一极与所述第一数据信号端耦接，所述数据写入晶体管的第二极与所述第一节点耦接；

所述第一发光控制晶体管的栅极与所述第二节点耦接，所述第一发光控制晶体管的第一极与所述参考信号端耦接，所述第一发光控制晶体管的第二极与所述第二发光控制晶体管的第一极耦接；

所述第二发光控制晶体管的栅极与所述发光控制信号端耦接，所述第二发光控制晶体管的第二极与所述第三节点耦接。

9.根据权利要求1至7任一所述的像素电路，其特征在于，所述发光驱动电路包括：数据写入子电路、复位子电路、第二存储子电路、发光控制子电路、补偿子电路和驱动子电路；

所述数据写入子电路分别与所述栅极信号端、所述第二数据信号端和第四节点耦接，所述数据写入子电路用于响应于所述栅极驱动信号，向所述第四节点输出所述第二数据信号；

所述复位子电路分别与复位信号端、初始信号端和所述第三节点耦接，所述复位子电路用于响应于所述复位信号端提供的复位信号，向所述第三节点输出所述初始信号端提供的初始信号；

所述第二存储子电路分别与所述第三节点和所述第一电源端耦接，所述第二存储子电路用于在所述第一电源信号的控制下，控制所述第三节点的电位；

所述发光控制子电路分别与所述发光控制信号端、所述第一电源端、所述第四节点、第五节点和所述发光元件耦接，所述发光控制子电路用于响应于所述发光控制信号，向所述第四节点输出所述第一电源信号，以及控制所述第五节点和所述发光元件的通断；

所述补偿子电路分别与所述栅极信号端、所述第三节点和所述第五节点耦接，所述补偿子电路用于响应于所述栅极驱动信号，根据所述第五节点的电位调节所述第三节点的电位；

所述驱动子电路分别与所述第三节点、所述第四节点和所述第五节点耦接，所述驱动子电路用于响应于所述第三节点的电位和所述第四节点的电位，向所述第五节点输出驱动信号。

10.根据权利要求5所述的像素电路，其特征在于，所述整形子电路包括：串联在所述第一节点和所述第二节点之间的的两个所述反相器；

所述第一存储子电路包括：存储电容；所述存储电容的一端与所述第二电源端耦接，另一端与所述第一节点耦接；

所述数据写入电路包括：数据写入晶体管；所述发光控制电路包括：第一发光控制晶体管和第二发光控制晶体管；所述数据写入晶体管的栅极与所述栅极信号端耦接，所述数据写入晶体管的第一极与所述第一数据信号端耦接，所述数据写入晶体管的第二极与所述第一节点耦接；所述第一发光控制晶体管的栅极与所述第二节点耦接，所述第一发光控制晶体管的第一极与所述参考信号端耦接，所述第一发光控制晶体管的第二极与所述第二发光控制晶体管的第一极耦接；所述第二发光控制晶体管的栅极与所述发光控制信号端耦接，所述第二发光控制晶体管的第二极与所述第三节点耦接；

所述发光驱动电路包括：数据写入子电路、复位子电路、第二存储子电路、发光控制子电路、补偿子电路和驱动子电路；所述数据写入子电路分别与所述栅极信号端、所述第二数据信号端和第四节点耦接，所述数据写入子电路用于响应于所述栅极驱动信号，向所述第四节点输出所述第二数据信号；所述复位子电路分别与复位信号端、初始信号端和所述第三节点耦接，所述复位子电路用于响应于所述复位信号端提供的复位信号，向所述第三节点输出所述初始信号端提供的初始信号；所述第二存储子电路分别与所述第三节点和所述第一电源端耦接，所述第二存储子电路用于在所述第一电源信号的控制下，控制所述第三节点的电位；所述发光控制子电路分别与所述发光控制信号端、所述第一电源端、所述第四节点、第五节点和所述发光元件耦接，所述发光控制子电路用于响应于所述发光控制信号，向所述第四节点输出所述第一电源信号，以及控制所述第五节点和所述发光元件的通断；所述补偿子电路分别与所述栅极信号端、所述第三节点和所述第五节点耦接，所述补偿子电路用于响应于所述栅极驱动信号，根据所述第五节点的电位调节所述第三节点的电位；所述驱动子电路分别与所述第三节点、所述第四节点和所述第五节点耦接，所述驱动子电路用于响应于所述第三节点的电位和所述第四节点的电位，向所述第五节点输出驱动信号；

所述目标信号端为所述发光控制信号端；所述调节子电路包括：开关晶体管和电阻；所述开关晶体管的栅极与所述发光控制信号端耦接，所述开关晶体管的第一极与所述第一节点耦接，所述开关晶体管的第二极与所述电阻的一端耦接；所述电阻的另一端与所述第三电源端耦接；或所述目标信号端为电源信号端，所述电源信号端提供的电源信号的电位可调；所述调节子电路包括：控制晶体管；所述控制晶体管的栅极与所述电源信号端耦接，所述控制晶体管的第一极与所述第一节点耦接，所述控制晶体管的第二极与所述第三电源端耦接。

11.一种像素电路的驱动方法，其特征在于，应用于如权利要求1至10任一所述的像素电路中，所述方法包括：

数据写入阶段，所述栅极信号端提供的栅极驱动信号的电位为第一电位，所述数据写入电路响应于所述栅极驱动信号向所述第一节点输出第一数据信号端提供的第一数据信号，所述发光调节电路存储所述第一节点的电位；

发光阶段，所述目标信号端提供的目标信号的电位，以及所述发光控制信号端提供的发光控制信号的电位均为第一电位，所述发光调节电路响应于所述目标信号调节所述第一节点的电位，以及根据所述第一节点的电位调节所述第二节点的电位，所述发光控制电路响应于所述第二节点的电位和所述发光控制信号，向所述第三节点输出参考信号端提供的参考信号，所述参考信号的电位为第二电位；发光驱动电路响应于所述第三节点的电位、所述第一数据信号和所述第一电源端提供的第一电源信号，向所述发光元件输出驱动信号。

12.一种显示基板，其特征在于，所述显示基板包括：多个像素单元；

其中，至少一个所述像素单元包括：发光元件，以及与所述发光元件耦接的如权利要求1至10任一所述的像素电路。

13.根据权利要求12所述的显示基板，其特征在于，所述发光元件为微型发光二极管。

14.一种显示装置，其特征在于，所述显示装置包括：信号驱动电路，以及如权利要求12或13所述的显示基板；

所述信号驱动电路与所述显示基板包括的像素电路中的各信号端耦接，所述信号驱动电路用于为所述各信号端提供信号。

Images