CN110021264B - 像素电路及其驱动方法、显示面板 - Google Patents

像素电路及其驱动方法、显示面板 Download PDF

Info

Publication number
CN110021264B
CN110021264B CN201811042306.8A CN201811042306A CN110021264B CN 110021264 B CN110021264 B CN 110021264B CN 201811042306 A CN201811042306 A CN 201811042306A CN 110021264 B CN110021264 B CN 110021264B
Authority
CN
China
Prior art keywords
circuit
signal
transistor
node
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811042306.8A
Other languages
English (en)
Other versions
CN110021264A (zh
Inventor
岳晗
陈小川
玄明花
张粲
王灿
杨明
丛宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201811042306.8A priority Critical patent/CN110021264B/zh
Priority to US16/612,927 priority patent/US11244598B2/en
Priority to PCT/CN2019/070610 priority patent/WO2020048075A1/en
Publication of CN110021264A publication Critical patent/CN110021264A/zh
Application granted granted Critical
Publication of CN110021264B publication Critical patent/CN110021264B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/066—Adjustment of display parameters for control of contrast

Abstract

一种像素电路及其驱动方法、显示面板，该像素电路包括电流控制电路、时间控制电路和发光元件。电流控制电路配置为响应于第一扫描信号，根据第一数据信号和第一电压信号，输出驱动电流到第一输出节点。时间控制电路配置为响应于第二扫描信号端的第二扫描信号，根据第二数据信号端的第二数据信号选择多个调制信号端的多个调制信号中的一个调制信号，并接收驱动电流以及根据选择的一个调制信号将驱动电流通过第二输出节点输出。发光元件分别连接第二输出节点和第二电压端，配置为根据驱动电流发光。该像素电路可以提高对比度，使发光元件(例如Micro LED)在全灰阶下工作在发光效率较高区域。

Description

像素电路及其驱动方法、显示面板
技术领域
本公开的实施例涉及一种像素电路及其驱动方法、显示面板。
背景技术
微发光二极管(Micro LED，或简称mLED或μLED)显示装置由于可以将发光二极管(Light Emitting Diode,LED)的长度微缩至原来的1％(例如缩小至100微米以下)以及相比于有机发光二极管(Organic Light Emitting Diode,OLED)显示器件具有更高的发光亮度、发光效率以及更低的运行功耗等优势，因而逐渐受到人们的广泛关注。由于上述特点，Micro LED可以适用于手机、显示器、笔记本电脑、数码相机、仪器仪表等具有显示功能的装置。
Micro LED技术，即LED微缩化和矩阵化技术，可以将显示微米等级的红、绿、蓝三色的Micro LED制作到阵列基板上。目前Micro LED技术基于传统的GaN LED技术。阵列基板上的每一个Micro LED可以被视为一个单独的像素单元，即能够被单独地驱动点亮，从而使得显示装置呈现出细腻度更高、对比度更强的画面。
发明内容
本公开至少一个实施例提供一种像素电路，包括：电流控制电路、时间控制电路和发光元件；其中，所述电流控制电路分别连接第一数据信号端、第一电压端、第一扫描信号端和第一输出节点，配置为响应于所述第一扫描信号端的第一扫描信号，根据所述第一数据信号端的第一数据信号和所述第一电压端的第一电压信号，输出驱动电流到所述第一输出节点；所述时间控制电路分别连接第二数据信号端、第二扫描信号端、多个调制信号端、所述第一输出节点和第二输出节点，配置为响应于所述第二扫描信号端的第二扫描信号，根据所述第二数据信号端的第二数据信号选择所述多个调制信号端的多个调制信号中的一个调制信号，并接收所述驱动电流以及根据选择的所述一个调制信号将所述驱动电流通过所述第二输出节点输出；所述发光元件分别连接所述第二输出节点和第二电压端，配置为根据所述驱动电流发光。
例如，在本公开一实施例提供的像素电路中，所述时间控制电路包括：时间数据写入电路、选择电路、第一存储电路和开关电路；所述时间数据写入电路与所述第二扫描信号端、所述第二数据信号端和第一控制节点连接，且配置为响应于所述第二扫描信号将所述第二数据信号写入所述第一控制节点；所述选择电路连接所述第一控制节点、所述多个调制信号端和第一节点，且配置为在所述第一控制节点的控制下选择多个调制信号中的一个调制信号，并将选择的所述一个调制信号写入所述第一节点；所述第一存储电路与所述第一控制节点和第三电压端连接，且配置为存储所述时间数据写入电路写入的所述第二数据信号；所述开关电路与所述第一节点、所述第一输出节点和第三输出节点连接，且配置为响应于写入到所述第一节点的所述一个调制信号控制所述驱动电流是否通过所述第三输出节点。
例如，在本公开一实施例提供的像素电路中，所述第三输出节点连接所述第二输出节点；或者，所述时间控制电路还包括发光控制电路，所述发光控制电路分别与所述第三输出节点、所述第二输出节点和发光控制信号端连接，且配置为响应于所述发光控制信号端的发光控制信号，控制所述驱动电流是否通过所述第二输出节点。
例如，在本公开一实施例提供的像素电路中，所述选择电路包括第一选择子电路和第二选择子电路，所述多个调制信号端包括第一调制信号端和第二调制信号端；所述第一选择子电路分别与所述第一控制节点、所述第一调制信号端和所述第一节点连接，配置为在所述第一控制节点的控制下将所述第一调制信号端的第一调制信号写入所述第一节点；所述第二选择子电路分别与所述第一控制节点、所述第二调制信号端、所述第一节点、第四电压端和第五电压端连接，配置为在所述第一控制节点的控制下将所述第二调制信号端的第二调制信号写入所述第一节点。
例如，在本公开一实施例提供的像素电路中，所述第一选择子电路包括第一晶体管，所述第一晶体管的栅极配置为和所述第一控制节点连接，所述第一晶体管的第一极配置为和所述第一调制信号端连接以接收所述第一调制信号，所述第一晶体管的第二极配置为和所述第一节点连接；所述第二选择子电路包括第二晶体管，所述第二晶体管的栅极配置为和所述第一控制节点连接，所述第二晶体管的第一极配置为和所述第一节点连接，所述第二晶体管的第二极配置为和所述第二调制信号端连接以接收所述第二调制信号；所述第一晶体管和所述第二晶体管的导电类型相反。
例如，在本公开一实施例提供的像素电路中，所述第一选择子电路包括第一晶体管，所述第一晶体管的栅极配置为和所述第一控制节点连接，所述第一晶体管的第一极配置为和所述第一调制信号端连接以接收所述第一调制信号，所述第一晶体管的第二极配置为和所述第一节点连接；所述第二选择子电路包括反相电路和第三晶体管，所述反相电路的第一端配置为和所述第一控制节点连接，所述反相电路的第二端配置为和所述第三晶体管的栅极连接；所述第三晶体管的第一极配置为和所述第一节点连接，所述第三晶体管的第二极配置为和所述第二调制信号端连接以接收所述第二调制信号。
例如，在本公开一实施例提供的像素电路中，所述反相电路包括第四晶体管和第五晶体管；所述第四晶体管的栅极和第一极连接，且配置为和所述第四电压端连接，所述第四晶体管的第二极配置为和所述第三晶体管的栅极连接；所述第五晶体管的栅极配置为和所述第一控制节点连接，所述第五晶体管的第一极配置为和所述第三晶体管的栅极连接，所述第五晶体管的第二极配置为和所述第五电压端连接。
例如，在本公开一实施例提供的像素电路中，所述时间数据写入电路包括第六晶体管；所述第六晶体管的栅极配置为和所述第二扫描信号端连接以接收所述第二扫描信号，所述第六晶体管的第一极配置为和所述第二数据信号端连接以接收所述第二数据信号，所述第六晶体管的第二极配置为和所述第一控制节点连接。
例如，在本公开一实施例提供的像素电路中，所述开关电路包括第七晶体管；所述第七晶体管的栅极配置为和所述第一节点连接，所述第七晶体管的第一极配置为和所述第一输出节点连接，所述第七晶体管的第二极配置为和所述第三输出节点连接。
例如，在本公开一实施例提供的像素电路中，所述第一存储电路包括第一电容；所述第一电容的第一极配置为和所述第一控制节点连接，所述第一电容的第二极配置为和所述第三电压端连接。
例如，在本公开一实施例提供的像素电路中，所述发光控制电路包括第八晶体管；所述第八晶体管的栅极配置为和所述发光控制信号端连接以接收所述发光控制信号，所述第八晶体管的第一极配置为和所述第三输出节点连接，所述第八晶体管的第二极配置为和所述第二输出节点连接。
例如，在本公开一实施例提供的像素电路中，所述电流控制电路包括：显示数据写入电路、驱动电路和第二存储电路；所述显示数据写入电路与所述第一数据信号端、所述第一扫描信号端和第二控制节点连接，且配置为响应于所述第一扫描信号将所述第一数据信号写入所述第二控制节点；所述驱动电路与所述第二控制节点、所述第一电压端和所述第一输出节点连接，且配置为控制所述驱动电流的电流大小；所述第二存储电路与所述第二控制节点和所述第一电压端连接，且配置为存储所述显示数据写入电路写入的所述第一数据信号。
例如，在本公开一实施例提供的像素电路中，所述时间控制电路包括：时间数据写入电路、选择电路、第一存储电路和开关电路；所述时间数据写入电路与所述第二扫描信号端、所述第二数据信号端和第一控制节点连接，且配置为响应于所述第二扫描信号将所述第二数据信号写入所述第一控制节点；所述选择电路连接所述第一控制节点、所述多个调制信号端和第一节点，且配置为在所述第一控制节点的控制下选择多个调制信号中的一个调制信号，并将选择的所述一个调制信号写入所述第一节点；所述第一存储电路与所述第一控制节点和第三电压端连接，且配置为存储所述时间数据写入电路写入的所述第二数据信号；所述开关电路与所述第一节点、所述第一输出节点和第三输出节点连接，且配置为响应于写入到所述第一节点的所述一个调制信号控制所述驱动电流是否通过所述第三输出节点；所述第一扫描信号端和所述第二扫描信号端连接到同一条扫描线以分别接收所述第一扫描信号和所述第二扫描信号，所述第二数据信号端与时间数据线连接以接收所述第二数据信号，所述第一数据信号端与显示数据线连接以接收所述第一数据信号；或者所述第二数据信号端和所述第一数据信号端连接到同一条数据线以分别接收所述第二数据信号和所述第一数据信号，所述第一扫描信号端与第一扫描线连接以接收所述第一扫描信号，所述第二扫描信号端与第二扫描线连接以接收所述第二扫描信号。
例如，在本公开一实施例提供的像素电路中，所述发光元件包括发光二极管。
本公开至少一个实施例还提供一种显示面板，包括呈阵列分布的多个像素单元，所述像素单元包括本公开任一实施例所述的像素电路。
例如，在本公开一实施例提供的显示面板还包括多条第一扫描线、多条第二扫描线、多条发光控制线、多条时间数据线、多条显示数据线、多条第一调制线和多条第二调制线；其中，所述多个像素单元排列为多行多列，同一行像素单元中的像素电路连接到相同的第一扫描线以接收同一第一扫描信号，同一行像素单元中的像素电路连接到相同的第二扫描线以接收同一第二扫描信号，同一行像素单元中的像素电路连接到相同的发光控制线以接收同一发光控制信号；同一列像素单元中的像素电路连接到相同的时间数据线以接收同一第二数据信号，同一列像素单元中的像素电路连接到相同的显示数据线以接收同一第一数据信号；同一行或同一列像素单元中的像素电路连接到相同的第一调制线以接收同一第一调制信号，同一行或同一列像素单元中的像素电路连接到相同的第二调制线以接收同一第二调制信号；所述显示面板还包括：扫描驱动电路、数据驱动电路和调制信号发生电路；其中，所述扫描驱动电路与所述多条第一扫描线和所述多条第二扫描线连接，配置为向所述像素电路提供所述第一扫描信号和所述第二扫描信号；所述数据驱动电路与所述多条显示数据线和所述多条时间数据线连接，配置为向所述像素电路提供所述第一数据信号和所述第二数据信号；所述调制信号发生电路与所述多条第一调制线和所述多条第二调制线连接，配置为向所述像素电路提供所述第一调制信号和所述第二调制信号；与同一行像素单元中的所述像素电路连接的所述第一扫描线和所述第二扫描线为同一条扫描线，或者与同一列像素单元中的所述像素电路连接的所述时间数据线和所述显示数据线为同一条数据线。
本公开至少一个实施例还提供一种本公开任一实施例所述的像素电路的驱动方法，包括：显示数据写入阶段，将所述第一数据信号端的所述第一数据信号写入所述电流控制电路，以控制输出到所述第一输出节点的驱动电流；时间数据写入阶段，所述第二数据信号端输出所述第二数据信号，所述第二扫描信号端输出所述第二扫描信号，所述多个调制信号端分别输出所述多个调制信号，在所述第二扫描信号的控制下，根据所述第二数据信号，选择所述多个调制信号中的一个调制信号，并接收所述驱动电流，以及根据选择的所述一个调制信号将所述驱动电流通过所述第二输出节点输出；发光阶段，所述发光元件根据所述驱动电流发光。
本公开至少一个实施例还提供一种本公开任一实施例所述的像素电路的驱动方法，包括：显示数据写入阶段，将所述第一数据信号端的所述第一数据信号写入所述电流控制电路，以控制输出到所述第一输出节点的驱动电流；时间数据写入阶段，通过所述时间数据写入电路将所述第二数据信号端的所述第二数据信号写入所述第一控制节点，由所述第一存储电路存储写入到所述第一控制节点的所述第二数据信号，所述选择电路在所述第一控制节点的控制下选择所述多个调制信号端的所述多个调制信号中的一个调制信号，并将选择的所述一个调制信号写入所述第一节点，使得所述开关电路响应于写入到所述第一节点的所述一个调制信号控制所述驱动电流是否通过所述第三输出节点输出到所述第二输出节点；发光阶段，所述发光元件根据所述驱动电流发光。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
图1为一种Micro LED的发光效率与电流密度的关系曲线；
图2为本公开一实施例提供的一种像素电路的示意框图；
图3为本公开一实施例提供的一种像素电路的时间控制电路的示意框图；
图4为本公开一实施例提供的一种像素电路的时间控制电路的另一个示意框图；
图5为本公开一实施例提供的一种像素电路的时间控制电路的另一个示意框图；
图6为本公开一实施例的提供的一种像素电路的选择电路的一个具体实现示例的电路图；
图7为本公开一实施例提供的一种像素电路的选择电路的另一种具体实现示例的电路图；
图8为图5所示的像素电路的时间控制电路的一个具体实现示例的电路图；
图9为本公开一实施例提供的一种像素电路的电流控制电路的示意框图；
图10为本公开一实施例提供的像素电路的一个具体实现示例的电路图；
图11为本公开一实施例提供的像素电路的另一个具体实现示例的电路图；
图12为本公开一实施例提供的一种像素电路的信号时序图；
图13为本公开一实施例提供的一种像素电路的另一个信号时序图；
图14为本公开一实施例提供的一种显示面板的示意图；以及
图15为本公开一实施例提供的另一种显示面板的示意图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
Micro LED显示装置中使用的基础像素电路通常为2T1C像素电路，即利用两个薄膜晶体管(Thin Film Transistor,TFT)和一个存储电容Cs来实现驱动发光元件Micro LED发光的基本功能。该两个薄膜晶体管包括一个驱动晶体管和一个开关晶体管。例如，通过对薄膜晶体管和存储电容的控制，实现对流过Micro LED的电流大小的控制，从而使MicroLED根据需要的灰阶发光。
Micro LED作为一种自发光器件，其发光效率与电流密度的典型的关系曲线如图1所示。Micro LED的发光效率会随着电流密度的改变而变化，在低电流密度下，其发光效率会随着电流密度的降低而降低。如果采用电流密度(或电流大小)来调制灰阶，那么低灰阶会对应较低的电流密度，高灰阶会对应更高的电流密度，因此Micro LED在低灰阶下的发光效率较低。如果使Micro LED工作在如图1所示的发光效率稳定区(发光效率较高区域)J1-J2，在仅采用电流密度调制灰阶的情形下，由于J1-J2的范围有限，所得到的显示装置的显示对比度有限。例如，J1＝0.5A/cm2，J2＝12A/cm2，则对比度(最高亮度与最低亮度的比值，例如，这里可以表示为最高亮度对应电流与最低亮度对应电流的比值)为12/0.5＝24，该对比度难以满足显示使用需求。
本公开至少一实施例提供一种像素电路及其驱动方法、显示面板，该像素电路通过电流大小和发光时间共同控制灰阶，可以提高对比度，使发光元件(例如Micro LED)在全灰阶下工作在发光效率较高区域。
下面，将参考附图详细地说明本公开的实施例。应当注意的是，不同的附图中相同的附图标记将用于指代已描述的相同的元件。
本公开至少一实施例提供一种像素电路，该像素电路包括电流控制电路、时间控制电路和发光元件。所述电流控制电路分别连接第一数据信号端、第一电压端、第一扫描信号端和第一输出节点，配置为响应于所述第一扫描信号端的第一扫描信号，根据所述第一数据信号端的第一数据信号和所述第一电压端的第一电压信号，输出驱动电流到所述第一输出节点。所述时间控制电路分别连接第二数据信号端、第二扫描信号端、多个调制信号端、所述第一输出节点和第二输出节点，配置为响应于所述第二扫描信号端的第二扫描信号，根据所述第二数据信号端的第二数据信号选择所述多个调制信号端的多个调制信号中的一个调制信号，并接收所述驱动电流以及根据选择的所述一个调制信号将所述驱动电流通过所述第二输出节点输出。所述发光元件分别连接所述第二输出节点和第二电压端，配置为根据所述驱动电流发光。
本公开至少一实施例提供一种像素电路，所述像素电路包括电流控制电路、时间控制电路和发光元件。所述电流控制电路配置为根据第一数据信号控制流过该电流控制电路的驱动电流的电流大小。所述时间控制电路配置为根据第二数据信号选择多个调制信号中的一个调制信号，并接收驱动电流以及根据选择的一个调制信号控制该时间控制电路的驱动电流的通过时间。所述发光元件配置为根据驱动电流的电流大小和通过时间发光。电流控制电路、时间控制电路、发光元件连接在第一电压端和第二电压端之间，用于提供驱动电流的电流路径。
图2为本公开一实施例提供的一种像素电路的示意框图。如图2所示，该像素电路10包括电流控制电路100、时间控制电路200和发光元件300。像素电路10例如用于MicroLED显示装置的子像素或像素单元。
电流控制电路100分别连接第一数据信号端Vdata1、第一电压端VDD、第一扫描信号端Gate1和第一输出节点Q1，配置为响应于第一扫描信号端Gate1的第一扫描信号，根据第一数据信号端Vdata1的第一数据信号和第一电压端VDD的第一电压信号，输出驱动电流到第一输出节点Q1(例如，控制输出到第一输出节点Q1的驱动电流的电流大小)。例如，第一数据信号端Vdata1为显示数据信号端，第一数据信号为显示数据信号。例如，电流控制电路100在工作时可以通过第一输出节点Q1向时间控制电路200提供驱动电流，以进一步向发光元件300提供驱动电流，使得发光元件300可以根据驱动电流的大小发光。
时间控制电路200分别连接第二数据信号端Vdata2、第二扫描信号端Gate2、多个调制信号端PWM1至PWMn、第一输出节点Q1和第二输出节点Q2，配置为响应于第二扫描信号端Gate2的第二扫描信号，根据第二数据信号端Vdata2的第二数据信号选择多个调制信号端PWM1至PWMn的多个调制信号中的一个调制信号，并接收驱动电流以及根据选择的一个调制信号将驱动电流通过第二输出节点Q2输出(例如控制驱动电流通过第二输出节点Q2输出的时间)。例如，第二数据信号端Vdata2为时间数据信号端，第二数据信号为时间数据信号。例如，时间控制电路200可以接收第一输出节点Q1的驱动电流，并将驱动电流通过第二输出节点Q2提供给发光元件300，使得发光元件300在接收到驱动电流的时间内根据驱动电流的大小发光。
例如，时间控制电路200在工作时可以根据选择的调制信号，控制驱动电流的通过时间，从而使发光元件300在相应时间内接收驱动电流并发光，而在其他时间内由于不能接收驱动电流而不发光。例如，本公开的实施例中，多个调制信号端的数量不受限制，可以根据实际需求而定。例如，每个调制信号端的调制信号对应于一个通过时间，通过设置多个调制信号端(多个调制信号)，可以使驱动电流的通过时间的大小有多个可选数值，以分别对应实现不同灰阶区间，如对应通过时间较短的调制信号对应较低灰阶区间，对应通过时间较长的调制信号对应较高灰阶区间，从而使得在J1-J2区间较窄的情况下，获得较高对比度；上述不同灰阶区间不完全重叠即可。通过这种方式，进一步增大了发光元件300的发光时间的调节范围，进而提高了对比度。多个调制信号的波形也不受限制，可以为周期脉冲，也可以为特定的波形，本公开的实施例对此不作限制。
发光元件300分别连接第二输出节点Q2和第二电压端VSS，配置为根据驱动电流的电流大小和接收到驱动电流的时间发光。例如，当时间控制电路200开启并将来自电流控制电路100(第一输出节点Q1)的驱动电流提供给发光元件300时，发光元件300根据该驱动电流的大小而发光；当选择的调制信号使时间控制电路200关闭时，发光元件300由于不能接收驱动电流而不发光。例如，发光元件300可以采用发光二极管，例如Micro LED。上述工作方式通过电流大小和发光时间共同控制发光元件300发光以实现相应的灰阶，可以提高对比度，使发光元件300在全灰阶下工作在发光效率较高区域(例如，图1中所示的J1-J2区域)。
例如，电流控制电路100、时间控制电路200、发光元件300连接在第一电压端VDD和第二电压端VSS之间，用于提供驱动电流的电流路径。需要说明的是，本公开的实施例中，电流控制电路100、时间控制电路200、发光元件300在第一电压端VDD和第二电压端VSS之间的连接顺序不受限制，可以为任意的连接顺序，只要能提供从第一电压端VDD至第二电压端VSS的电流路径即可。
例如，第一电压端VDD配置为保持输入直流高电平信号，将该直流高电平称为第一电压信号；第二电压端VSS配置为保持输入直流低电平信号，例如接地，将该直流低电平称为第二电压信号。以下各实施例与此相同，不再赘述。
例如，第一数据信号端Vdata1和第二数据信号端Vdata2可以连接到相同的信号线，配置为在不同的时刻分别接收第一数据信号和第二数据信号，即进行分时复用，从而可以减少信号线的数量。当然，本公开的实施例不限于此，第一数据信号端Vdata1和第二数据信号端Vdata2也可以连接到不同的信号线，从而使得第一数据信号和第二数据信号可以同时接收且互不影响。
图3为本公开一实施例提供的一种像素电路的时间控制电路的示意框图。参考图3，时间控制电路200包括时间数据写入电路210、第一存储电路220、选择电路230和开关电路240。
时间数据写入电路210与第二扫描信号端Gate2、第二数据信号端Vdata2和第一控制节点H1连接，且配置为响应于第二扫描信号端Gate2的第二扫描信号将第二数据信号端Vdata2的第二数据信号写入第一控制节点H1。例如，时间数据写入电路210还与第一存储电路220连接，以将第二数据信号写入第一存储电路220，使得第一存储电路220存储该第二数据信号。例如，来自第二扫描信号端Gate2的第二扫描信号被施加至时间数据写入电路210以控制时间数据写入电路210开启与否。例如，时间数据写入电路210可以响应于第二扫描信号而开启，从而可以将第二数据信号写入第一控制节点H1，以控制选择电路230，并且可将第二数据信号存储在第一存储电路220中。
第一存储电路220与第一控制节点H1和第三电压端GND连接，且配置为存储时间数据写入电路210写入的第二数据信号。例如，第三电压端GND为接地端。当然，本公开的实施例不限于此，第三电压端GND也可以为其他低电压端。
选择电路230连接第一控制节点H1、多个调制信号端PWM1至PWMn和第一节点N1，且配置为在第一控制节点H1的控制下选择多个调制信号中的一个调制信号，并将选择的一个调制信号写入第一节点N1。例如，选择电路230在工作时可以根据写入到第一控制节点H1的第二数据信号选择多个调制信号中的任意一个，并将选择的一个调制信号写入第一节点N1，以对开关电路240进行控制，使开关电路240响应于该调制信号开启或关闭。
开关电路240与第一节点N1、第一输出节点Q1和第三输出节点Q3连接，且配置为响应于写入到第一节点N1的调制信号控制驱动电流是否通过第三输出节点Q3。例如，第三输出节点Q3与第二输出节点Q2直接连接。例如，开关电路240在第一节点N1的控制下，接收来自第一输出节点Q1的驱动电流，并将驱动电路输出至第三输出节点Q3，以进一步通过第二输出节点Q2将驱动电流提供给发光元件300，从而控制发光元件300是否发光。
需要说明的是，本公开的实施例中，时间控制电路200可以包括任意适用的电路或模块，不局限于上述时间数据写入电路210、第一存储电路220、选择电路230和开关电路240，只要能实现相应功能即可。
图4为本公开一实施例提供的一种像素电路的时间控制电路的另一个示意框图。相较于图3所示的时间控制电路200，如图4所示的时间控制电路200还可以包括发光控制电路250，其他结构与图3中所示的时间控制电路200基本相同，在此不再赘述。例如，发光控制电路250分别与第三输出节点Q3、第二输出节点Q2和发光控制信号端Em连接，且配置为响应于发光控制信号端Em的发光控制信号，控制驱动电流是否通过第二输出节点Q2，以控制发光元件300是否发光。
例如，在选择电路230根据时间数据写入电路210写入的第二数据信号选择一个调制信号写入第一节点N1时，该调制信号可能会由于噪声干扰而出现扰动，这种扰动可能会导致开关电路240在不应打开时处于打开状态，即允许驱动电流通过，从而导致发光元件300在不应发光时发光。为避免上述情况发生，可以在开关电路240以及发光元件300之间加入发光控制电路250，以对驱动电流进行稳定控制。
图5为本公开一实施例提供的一种像素电路的时间控制电路的另一个示意框图。相较于图4所示的时间控制电路200，例如，在该实施例中，选择电路230可以包括多个选择子电路，以对应选择多个调制信号。例如，在一个示例中，选择电路230可以包括第一选择子电路231和第二选择子电路232，相应地，多个调制信号端可以包括第一调制信号端PWM1和第二调制信号端PWM2。在下文的描述中，PWM1和PWM2既可以表示相应的信号端，又可以表示相应的信号。
如图5所示，第一选择子电路231分别与第一控制节点H1、第一调制信号端PWM1和第一节点N1连接，配置为在第一控制节点H1的控制下将第一调制信号端PWM1的第一调制信号写入第一节点N1。第二选择子电路232分别与第一控制节点H1、第二调制信号端PWM2和第一节点N1连接，配置为在第一控制节点H1的控制下将第二调制信号端PWM2的第二调制信号写入第一节点N1。例如，第二选择子电路232还与第四电压端和第五电压端连接(图中未示出)。例如，在同一时刻，第一选择子电路231和第二选择子电路232其中之一响应于写入到第一控制节点H1的第二数据信号而开启，并将第一调制信号PMW1和第二调制信号PWM2其中之一写入第一节点N1，从而使写入第一节点N1的第一调制信号PWM1或者第二调制信号PWM2控制开关电路240开启或关闭。
需要说明的是，本公开的实施例中，多个选择子电路的数量不受限制，可以根据实际需求而定。例如，多个选择子电路的数量与多个调制信号端的数量相同，使得多个选择子电路与多个调制信号端一一对应，在同一时刻，仅有一个选择子电路响应于第二数据信号而开启，从而将对应的一个调制信号端的调制信号写入第一节点N1。
为了使得同一时刻只有一个选择子电路响应于第二数据信号而开启，在时间控制电路200包括2个选择子电路(即第一选择子电路231和第二选择子电路232)的情形下，第一选择子电路231和第二选择子电路232可以实现为导电类型相反的晶体管。例如，第一选择子电路231可以实现为P型晶体管，而第二选择子电路232可以实现为N型晶体管。或者例如，第一选择子电路231可以实现为N型晶体管，而第二选择子电路232可以实现为P型晶体管。
图6为本公开一实施例的提供的一种像素电路的选择电路的一个具体实现示例的电路图。参考图6，第一选择子电路231可以实现为第一晶体管T1，例如，第一晶体管T1为P型晶体管；第二选择子电路232可以实现为第二晶体管T2，例如，第二晶体管T2为N型晶体管。第一晶体管T1的栅极与第一控制节点H1连接，第一晶体管T1的第一极配置为和第一调制信号端PWM1连接以接收第一调制信号，第一晶体管T1的第二极配置为和第一节点N1连接。第二晶体管T2的栅极配置为和第一控制节点H1(第一晶体管T1的栅极)连接，第二晶体管T2的第一极配置为和第一节点N1连接，第二晶体管T2的第二极配置为和第二调制信号端PWM2连接以接收第二调制信号。
当第一控制节点H1为低电平时，第一晶体管T1的栅极为低电平，第一晶体管T1导通，将第一调制信号端PWM1的第一调制信号写入第一节点N1，此时，第二晶体管T2的栅极也为低电平，因此第二晶体管T2处于截止状态。当第一控制节点H1为高电平时，第一晶体管T1的栅极为高电平，第一晶体管T1处于截止状态，此时，第二晶体管T2的栅极也为高电平，因此第二晶体管T2导通，将第二调制信号端PWM2的第二调制信号写入第一节点N1。通过这种方式，可以实现对第一调制信号和第二调制信号的选择，且电路结构简单。
当然，本公开的实施例不限于此，在另一个示例中，也可以将第一晶体管T1设置为N型晶体管，将第二晶体管T2设置为P型晶体管，此时2个晶体管的连接关系与上述图6中的示例相同，在此不再赘述。
为实现在同一时刻只有一个选择子电路响应于写入到第一控制节点H1的第二数据信号而开启，选择子电路也可以采用其他方式实现。图7为本公开一实施例提供的一种像素电路的选择电路的另一种具体实现示例的电路图。参考图7，第一选择子电路231中可以实现为第一晶体管T1，第二选择子电路232可以实现为反相电路2321和第三晶体管T3，反相电路2321可以实现为第四晶体管T4和第五晶体管T5。
第一晶体管T1的栅极和第一控制节点H1连接，第一晶体管T1的第一极配置为和第一调制信号端PWM1连接以接收第一调制信号，第一晶体管T1的第二极配置为和第一节点N1连接。第三晶体管T3的第一极配置为和第一节点N1连接，第三晶体管T3的第二极配置为和第二调制信号端PWM2连接以接收第二调制信号。反相电路2321连接在第一控制节点H1和第三晶体管T3的栅极(第二节点N2)之间。例如，第四晶体管T4的栅极和第一极连接，且配置为和第四电压端连接以接收第四电压信号(这里，将第二电压端VSS作为第四电压端，将第二电压信号作为第四电压信号)，第四晶体管T4的第二极配置为和第三晶体管T3的栅极(第二节点N2)连接；第五晶体管T5的栅极配置为和第一控制节点H1(第一晶体管T1的栅极)连接，第五晶体管T5的第一极配置为和第三晶体管T3的栅极连接，第五晶体管T5的第二极配置为和第五电压端连接以接收第五电压信号(这里，将第一电压端VDD作为第五电压端，将第一电压信号作为第五电压信号)。例如，第一晶体管T1、第三晶体管T3、第四晶体管T4和第五晶体管T5均为同一类型的晶体管，这里以P型晶体管为例进行说明，但本公开的实施例不限于此，上述各个晶体管也可以均为N型晶体管。
当第一控制节点H1为高电平时，第一晶体管T1的栅极为高电平，第一晶体管T1处于截止状态。第五晶体管T5的栅极也为高电平，第五晶体管T5也处于截止状态。第四晶体管T4在第二电压端VSS的低电压作用下导通，使得第三晶体管T3的栅极为低电平，从而使第三晶体管T3导通，将第二调制信号端PWM2的第二调制信号写入第一节点N1，以使第二调制信号控制开关电路240开启或关闭。当第一控制节点H1为低电平时，第一晶体管T1的栅极为低电平，第一晶体管T1导通，将第一调制信号端PWM1的第一调制信号写入第一节点N1，以使第一调制信号控制开关电路240开启或关闭。此时，第五晶体管T5和第四晶体管T4也导通，通过设计第五晶体管T5和第四晶体管T4的沟道宽长比，使第五晶体管T5的第一极(第二节点N2和第三晶体管T3的栅极)为高电平，从而使得第三晶体管T3处于截止状态，第二调制信号端PWM2的第二调制信号不会写入第一节点N1。通过这种方式，可以实现对第一调制信号和第二调制信号的选择，且各个晶体管均为同一类型的晶体管，因此可以采用单一PMOS工艺制程制作，简化了工艺流程。
需要说明的是，本公开的实施例中，选择电路230可以包括更多数量的选择子电路和调制信号端。并且，反相电路2321也可以实现为其他适用的结构，不限于图7所示的结构。
图8为如图5所示的像素电路的时间控制电路的一个具体实现示例的电路图。参考图8，选择电路230与图7中所示的选择电路230的具体实现示例相同，在此不再赘述。此外，在本示例的时间控制电路200中，时间数据写入电路210可以实现为第六晶体管T6。第六晶体管T6的栅极配置为和第二扫描信号端Gate2连接以接收第二扫描信号，第六晶体管T6的第一极配置为和第二数据信号端Vdata2连接以接收第二数据信号，第六晶体管T6的第二极配置为和第一控制节点H1连接。
第一存储电路220可以实现为第一电容C1，第一电容C1的第一极配置为和第一控制节点H1连接，第一电容C1的第二极配置为和第三电压端GND连接以接收第三电压信号。例如，第三电压端GND可以配置为接地，也可以将第二电压端VSS或其他低电压端作为第三电压端GND，本公开的实施例对此不作限制。
开关电路240可以实现为第七晶体管T7，第七晶体管T7的栅极配置为和第一节点N1连接，第七晶体管T7的第一极配置为和第一输出节点Q1连接，第七晶体管T7的第二极配置为和第三输出节点Q3连接。
发光控制电路250可以实现为第八晶体管T8，第八晶体管T8的栅极配置为和发光控制信号端Em连接以接收发光控制信号，第八晶体管T8的第一极配置为和第三输出节点Q3(第七晶体管T7的第二极)连接，第八晶体管T8的第二极配置为和第二输出节点Q2连接(也即，和发光元件L1的阳极连接)。这里，发光元件L1例如为Micro LED。
需要说明的是，本公开的实施例不限于此，时间控制电路200不限于仅包括时间数据写入电路210、第一存储电路220、选择电路230、开关电路240以及发光控制电路250，时间控制电路200还可以包括具体其他功能的电路。并且，上述时间数据写入电路210、第一存储电路220、选择电路230、开关电路240以及发光控制电路250不限于上述实现方式，也可以是由其他的组件组成的电路。
图9为本公开一实施例提供的一种像素电路的电流控制电路的示意框图。参考图9，电流控制电路100包括驱动电路110、显示数据写入电路120和第二存储电路130。驱动电路110与第二控制节点H2、第一电压端VDD和第一输出节点Q1连接，且配置为控制驱动电流的电流大小。显示数据写入电路120与第一数据信号端Vdata1、第一扫描信号端Gate1和第二控制节点H2连接，且配置为响应于第一扫描信号端Gate1的第一扫描信号将第一数据信号端Vdata1的第一数据信号写入第二控制节点H2。第二存储电路130与第二控制节点H2和第一电压端VDD连接，且配置为存储显示数据写入电路120写入到第二控制节点H2的第一数据信号。
图10为本公开一实施例提供的像素电路的一个具体实现示例的电路图。参考图10，像素电路10包括第一晶体管T1、第三至第十晶体管T10、第一电容C1、第二电容C2和发光元件L1。第一晶体管T1、第三至第八晶体管T8以及第一电容C1与图8中所示的时间控制电路200基本相同，此处不再赘述。
驱动电路110可以实现为第十晶体管T10。第十晶体管T10的栅极与第二控制节点H2连接，第十晶体管T10的第一极与第一电压端VDD连接，第十晶体管T10的第二极与第七晶体管T7的第一极(第一输出节点Q1)连接。需要说明的是，本公开的实施例不限于此，驱动电路110也可以是由其他的组件组成的电路，例如，驱动电路110可以具有两组驱动晶体管，该两组驱动晶体管可以根据具体情况进行切换。
显示数据写入电路120可以实现为第九晶体管T9。第九晶体管T9的栅极配置为和第一扫描信号端Gate1连接以接收第一扫描信号，第九晶体管T9的第一极配置为和第一数据信号端Vdata1连接以接收第一数据信号，第九晶体管T9的第二极配置为和第二控制节点H2(第十晶体管T10的栅极)连接。
第二存储电路130可以实现为第二电容C2。第二电容C2的第一极配置为和第二控制节点H2(第十晶体管T10的栅极)连接，第二电容C2的第二极配置为和第一电压端VDD连接以接收第一电压信号。例如，在该示例中，第二电容C2的第二极和第十晶体管T10的第一极均连接到第一电压端VDD，这种方式可以减少信号线的数量。例如，在另一个示例中，第二电容C2的第二极连接到独立于第一电压端VDD的其他高电压端，从而可以避免第一电压端VDD的电压波动对第二电容C2中存储的第一数据信号的影响，使第二电容C2存储的第一数据信号更加准确。需要说明的是，本公开的实施例不限于此，第二存储电路130也可以是由其他的组件组成的电路，例如，第二存储电路130可以包括两个彼此并联/串联的电容。
发光元件300可以实现为发光元件L1(例如，Micro LED)。发光元件L1的第一端(这里为阳极)和第二输出节点Q2(第八晶体管T8的第二极)连接，发光元件L1的第二端(这里为阴极)和第二电压端VSS连接以接收第二电压信号。例如，在一个显示面板中，当像素电路10呈阵列排布时，发光元件L1的阴极可以电连接到同一个电压端，即采用共阴极连接方式。
并且，参考图10，时间数据写入电路200的第六晶体管T6的第一极和显示数据写入电路100的第九晶体管T9的第一极可以连接到同一条数据线Data1，以在不同的时刻分别接收第二数据信号和第一数据信号。此时，时间数据写入电路200的第六晶体管T6的栅极与第二扫描信号端Gate2连接以接收第二扫描信号，显示数据写入电路100的第九晶体管T9的栅极与第一扫描信号端Gate1连接以接收第一扫描信号，且第一扫描信号端Gate1和第二扫描信号端Gate2连接到不同的信号线。通过这种方式，可以在实现第一数据信号写入功能和第二数据信号写入功能的同时，减少信号线的数量，便于布线和实现窄边框。
图11为本公开一实施例提供的像素电路的另一个具体实现示例的电路图。参考图11，像素电路10包括第一晶体管T1、第三至第十晶体管T10、第一电容C1、第二电容C2和发光元件L1。上述各个元件与图10中所示的像素电路10基本相同，此处不再赘述。区别在于，在该示例中，时间数据写入电路200的第六晶体管T6的栅极和显示数据写入电路100的第九晶体管T9的栅极连接到同一条扫描线SC1，以在不同的时刻分别接收第一扫描信号和第二扫描信号。此时，时间数据写入电路200的第六晶体管T6的第一极与第二数据信号端Vdata2连接以接收第二数据信号，显示数据写入电路100的第九晶体管T9的第一极与第一数据信号端Vdata1连接以接收第一数据信号，且第二数据信号端Vdata2和第一数据信号端Vdata1连接到不同的信号线。通过这种方式，可以在实现第一数据信号写入功能和第二数据信号写入功能的同时，减少信号线的数量，便于布线和实现窄边框。
需要说明的是，本公开的实施例中，第一扫描信号端Gate1、第二扫描信号端Gate2、第二数据信号端Vdata2和第一数据信号端Vdata1也可以分别连接到不同的信号线，以独立接收上述4个信号端分别对应的第一扫描信号、第二扫描信号、第二数据信号和第一数据信号，从而降低对上述4个信号的时序关系的要求，例如可以使时间输入信号的写入过程和第一数据信号的写入过程同步进行，以提高采用该像素电路10的显示面板的逐行扫描速度。
在该示例中，电流控制电路100和发光元件300实现为基本的2T1C像素电路，即通过第九晶体管T9、第十晶体管T10和第二电容C2实现控制流过发光元件L1的驱动电流的电流大小的功能。需要说明的是，本公开的实施例中，像素电路10中的电流控制电路100和发光元件300可以实现为通常的任意结构的像素电路，例如具有补偿功能的4T1C、4T2C等电路，当然还可以为具有更多功能的电路。相应地，时间控制电路200中提供驱动电流的电流路径的晶体管(例如，第七晶体管T7和第八晶体管T8)与上述2T1C、4T1C、4T2C等电路中的驱动晶体管和发光元件的串联顺序不受限制，例如，在另一个示例中，第十晶体管T10也可以串联在第七晶体管T7和第八晶体管T8之间，或者第十晶体管T10也可以串联在第八晶体管T8和发光元件L1之间。
需要注意的是，在本公开的各个实施例的说明中，第一节点N1、第二节点N2、第一控制节点H1、第二控制节点H2、第一输出节点Q1、第二输出节点Q2和第三输出节点Q3并非表示实际存在的部件，而是表示电路图中相关电连接的汇合点。
需要说明的是，本公开的实施例中采用的晶体管均可以为薄膜晶体管、场效应晶体管或其他特性相同的开关器件，本公开的实施例中均以薄膜晶体管为例进行说明。这里采用的晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在结构上可以是没有区别的。在本公开的实施例中，为了区分晶体管除栅极之外的两极，直接描述了其中一极为第一极，另一极为第二极。
另外，在本公开的实施例中的晶体管均以P型晶体管为例进行说明，此时，晶体管的第一极是源极，第二极是漏极。需要说明的是，本公开包括但不限于此。例如，本公开的实施例提供的像素电路10中的一个或多个晶体管也可以采用N型晶体管，此时，晶体管第一极是漏极，第二极是源极，只需将选定类型的晶体管的各极参照本公开的实施例中的相应晶体管的各极相应连接，并且使相应的电压端和信号端提供对应的高电平信号或低电平信号即可。当采用N型晶体管时，可以采用氧化铟镓锌(Indium Gallium Zinc Oxide，IGZO)作为薄膜晶体管的有源层，相对于采用低温多晶硅(Low Temperature Poly Silicon，LTPS)或非晶硅(例如氢化非晶硅)作为薄膜晶体管的有源层，可以有效减小晶体管的尺寸以及防止漏电流。当采用P型晶体管时，可以采用低温多晶硅(LTPS)或非晶硅(例如氢化非晶硅)作为薄膜晶体管的有源层。
图12为本公开一实施例提供的一种像素电路的信号时序图。下面结合图12所示的信号时序图，对本公开一实施例提供的像素电路10的工作原理进行说明。这里，与图10或图11所示的像素电路10相比，与图12的时序对应的像素电路10的第一扫描信号端Gate1、第二扫描信号端Gate2、第一数据信号端Vdata1、第二数据信号端Vdata2分别连接4条不同的信号线，以分别提供第一扫描信号、第二扫描信号、第一数据信号和第二数据信号。并且，这里以各个晶体管为P型晶体管为例进行说明，即各个晶体管的栅极在接入低电平时导通，而在接入高电平时截止，但是本公开的实施例不限于此。
在图中以及下面的描述中，Gate2、Gate1、Em、PWM1、PWM2、Vdata1、Vdata2等既用于表示相应的信号端，也用于表示相应的信号。在图12所示的第一至第三阶段1-3中，该像素电路10可以分别进行如下操作。
在第一阶段1，第一扫描信号端Gate1提供低电平信号，第九晶体管T9导通，第一数据信号端Vdata1提供低电平信号，第九晶体管T9将第一数据信号写入第十晶体管T10的栅极并被第二电容C2存储，第十晶体管T10导通。此时，由于发光控制信号端Em提供高电平信号，第八晶体管T8截止，因此发光元件L1不会发光。
在第二阶段2，第二扫描信号端Gate2提供低电平信号，第六晶体管T6导通。第二数据信号端Vdata2提供低电平信号或高电平信号(图中示出了为低电平信号的情形)，第六晶体管T6将第二数据信号写入第一晶体管T1的栅极和第五晶体管T5的栅极，并被第一电容C1存储。例如，当第二数据信号为低电平信号时，第一晶体管T1导通，将第一调制信号端PWM1的第一调制信号写入第一节点N1，此时第五晶体管T5和第四晶体管T4导通，第二节点N2为高电平，第三晶体管T3截止。例如，当第二数据信号为高电平信号时，第一晶体管T1截止，此时第五晶体管T5截止，第四晶体管T4导通，第二节点N2为低电平，第三晶体管T3导通，从而将第二调制信号端PWM2的第二调制信号写入第一节点N1。由于此时第一调制信号和第二调制信号均为高电平，因此第七晶体管T7截止。第八晶体管T8保持截止，发光元件L1不会发光。
在第三阶段3，发光控制信号端Em提供低电平信号，第八晶体管T8导通。第七晶体管T7根据写入到第一节点N1的第一调制信号PWM1或第二调制信号PWM2导通，且导通时间等于第一调制信号PWM1或第二调制信号PWM2在该阶段中的低电平脉宽。第十晶体管T10保持导通。由于第十晶体管T10、第七晶体管T7、第八晶体管T8和发光元件L1形成了一条从第一电压端VDD到第二电压端VSS的电流路径，因此发光元件L1在驱动电流的作用下发光。
例如，第一调制信号PWM1在该阶段中的低电平脉宽(低电平持续时间)为t1，第二调制信号PWM2在该阶段中的低电平脉宽为t2，t1不等于t2，因此发光元件L1在该阶段中的发光时间可以根据第二数据信号选择为t1或t2，从而实现不同的灰阶。此时，驱动电流的大小根据第一阶段1中写入的第一数据信号Vdata1确定，发光时间由根据第二阶段2中写入的第二数据信号Vdata2而写入到第一节点N1的第一调制信号PWM1或第二调制信号PWM2确定。例如，可以调节第一调制信号PWM1和第二调制信号PWM2的低电平脉宽(即调节t1和t2的时间长度)，使发光元件L1的发光时间可以根据需求灵活设置，从而在不同的发光元件L1具有不同的发光效率较高区域的情形下，可以针对不同的发光效率较高区域灵活设置t1和t2的时间长度，以实现全灰阶显示，且使得该像素电路10适用于多种发光元件L1。
例如，流经发光元件L1的驱动电流Ids的值可以根据下述公式得出：
Ids＝K(Vgs-Vth)2
＝K(Vdata1-VDD-Vth)2
在上述公式中，Vth表示第十晶体管T10的阈值电压，Vgs表示第十晶体管T10的栅极和源极(这里为第一极)之间的电压，K为与第十晶体管T10本身相关的常数值。
图13为本公开一实施例提供的一种像素电路的另一个信号时序图。与图12相比，第一调制信号PWM1和第二调制信号PWM2在第三阶段3中为周期脉冲。在第一阶段1和第二阶段2中，像素电路10的工作方式可以参考图12所示的信号时序图对应的第一阶段1和第二阶段2，在此不再赘述。
在第三阶段3中，第七晶体管T7在第一调制信号PWM1或第二调制信号PWM2为低电平时导通，在第一调制信号PWM1或第二调制信号PWM2为高电平时截止。由于第十晶体管T10和第八晶体管T8保持导通，发光元件L1在第七晶体管T7导通时发光，在第七晶体管T7截止时不发光。例如，当第一调制信号PWM1被写入第一节点N1时，发光元件L1在第三阶段3的总发光时间为t1，t1＝t1_a+t1_b+t1_c，其中，t1_a、t1_b和t1_c分别表示第一调制信号PWM1在第三阶段3中的多个低电平脉宽。例如，当第二调制信号PWM2被写入第一节点N1时，发光元件L1在第三阶段3的总发光时间为t2，t2＝t2_a+t2_b+t2_c，其中，t2_a、t2_b和t2_c分别表示第二调制信号PWM2在第三阶段3中的多个低电平脉宽。
需要说明的是，本公开的实施例中，第一调制信号PWM1和第二调制信号PWM2在第三阶段3中的波形不受限制，可以为连续的低电平信号，可以为周期脉冲，也可以为非周期脉冲或其他任意波形，只需使第一调制信号PWM1和第二调制信号PWM2在第三阶段3中的累计低电平脉宽为t1或t2即可。
例如，在一个示例中，发光元件L1为Micro LED，且其发光效率较高区域为J1-J2。例如，J1＝0.5A/cm2，J2＝12A/cm2，J2/J1＝24。在最高电流密度J2下，Micro LED的发光强度为显示所需最高强度的10倍，因此将第一调制信号PWM1的占空比(例如，t1与一帧发光时间的比值)设为1/10，以使Micro LED在最高电流密度J2下的发光强度等于显示所需最高强度。这样，在第一调制信号PWM1被写入第一节点N1的情形下，可以显示的最高强度与最低强度的比值为12/0.5＝24。最高强度的1/24之下的强度值可以通过第二调制信号PWM2来实现。例如，将第二调制信号PWM2的占空比(例如，t2与一帧发光时间的比值)设置为1/240。在这种工作方式下，显示对比度(最高强度与最低强度的比值，例如，这里可以表示为最高强度对应电流与最低强度对应电流的比值关系)可达到：(12/10):(0.5/240)＝576:1。该显示对比度可以满足一般的使用需求。
本公开至少一实施例还提供一种显示面板，包括呈阵列分布的多个像素单元，该像素单元包括本公开任一实施例所述的像素电路。该显示面板通过电流大小和发光时间共同控制灰阶，可以提高对比度，使发光元件(例如Micro LED)在全灰阶下工作在发光效率较高区域。
图14为本公开一实施例提供的一种显示面板的示意框图。参考图14，显示面板2000设置在显示装置20中，并与栅极驱动器2010和数据驱动器2030电连接。显示装置20还包括定时控制器2020。显示面板2000包括根据多条扫描线GL和多条数据线DL交叉限定的像素单元P；栅极驱动器2010用于驱动多条扫描线GL；数据驱动器2030用于驱动多条数据线DL；定时控制器2020用于处理从显示装置20外部输入的图像数据RGB，向数据驱动器2030提供处理的图像数据RGB以及向栅极驱动器2010和数据驱动器2030输出扫描控制信号GCS和数据控制信号DCS，以对栅极驱动器2010和数据驱动器2030进行控制。
例如，显示面板2000包括多个像素单元P，像素单元P包括上述任一实施例中提供的像素电路10，例如，包括如图10或图11所示的像素电路10。如图14所示，显示面板2000还包括多条扫描线GL和多条数据线DL。例如，像素单元P设置在扫描线GL和数据线DL的交叉区域。例如，每个像素单元P连接到3条扫描线GL(分别提供第一扫描信号、第二扫描信号、和发光控制信号)、2条数据线DL(分别提供第一数据信号和第二数据信号)、用于提供第一电压的第一电压线、用于提供第二电压的第二电压线。例如，第一电压线或第二电压线可以用相应的板状公共电极(例如公共阳极或公共阴极)替代。需要说明的是，在图14中仅示出了部分的像素单元P、扫描线GL和数据线DL。
例如，栅极驱动器2010根据源自定时控制器2020的多个扫描控制信号GCS向多个扫描线GL提供多个选通信号。多个选通信号包括第一扫描信号、第二扫描信号和发光控制信号等。这些信号通过多个扫描线GL提供给每个像素单元P。
例如，数据驱动器2030使用参考伽玛电压根据源自定时控制器2020的多个数据控制信号DCS将从定时控制器2020输入的数字图像数据RGB转换成显示数据信号(第一数据信号)和时间数据信号(第二数据信号)。数据驱动器2030向多条数据线DL提供转换的第一数据信号和第二数据信号。例如，数据驱动器2030还可以与多条第一电压线和多条第二电压线连接以分别提供第一电压和第二电压。
例如，定时控制器2020对外部输入的图像数据RGB进行处理以匹配显示面板2000的大小和分辨率，然后向数据驱动器2030提供处理的图像数据。定时控制器2020使用从显示装置20外部输入的同步信号(例如点时钟DCLK、数据使能信号DE、水平同步信号Hsync以及垂直同步信号Vsync)产生多条扫描控制信号GCS和多条数据控制信号DCS。定时控制器2020分别向栅极驱动器2010和数据驱动器2030提供产生的扫描控制信号GCS和数据控制信号DCS，以用于栅极驱动器2010和数据驱动器2030的控制。
例如，栅极驱动器2010和数据驱动器2030可以实现为半导体芯片。该显示装置20还可以包括其他部件，例如信号解码电路、电压转换电路等，这些部件例如可以采用已有的常规部件，这里不再详述。
例如，显示面板2000可以应用于电子书、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件中。例如，显示面板2000可以为Micro LED显示面板。
图15为本公开一实施例提供的另一种显示面板的示意框图。参考图15，多个像素单元P排列为多行多列，图中仅示出了部分像素单元P的连接关系。显示面板2000还包括多条第一扫描线(GN-2、GN-1、GN等)、多条第二扫描线(SN-2、SN-1、SN等)、多条发光控制线(EN-2、EN-1、EN等)、多条时间数据线(TM-2、TM-1、TM等)、多条显示数据线(DM-2、DM-1、DM等)、多条第一调制线(Pk-2、Pk-1、Pk等)和多条第二调制线(Qk-2、Qk-1、Qk等)。
例如，同一行像素单元P中的像素电路10连接到相同的发光控制线(EN-2、EN-1、EN等)以接收同一发光控制信号Em，同一行像素单元P中的像素电路10连接到相同的第一扫描线(GN-2、GN-1、GN等)以接收同一第一扫描信号Gate1，同一行像素单元P中的像素电路10连接到相同的第二扫描线(SN-2、SN-1、SN等)以接收同一第二扫描信号Gate2。例如，在另一个示例中，与同一行像素单元P中的像素电路10连接的第一扫描线和第二扫描线为同一条扫描线。
例如，同一列像素单元P中的像素电路10连接到相同的时间数据线(TM-2、TM-1、TM等)以接收同一第二数据信号Vdata2，同一列像素单元P中的像素电路10连接到相同的显示数据线(DM-2、DM-1、DM等)以接收同一第一数据信号Vdata1。例如，在另一个示例中，与每一列像素单元P中的像素电路10对应连接的时间数据线和显示数据线可以为同一条数据线，配置为在不同的时刻分别提供第一数据信号Vdata1和第二数据信号Vdata2，从而可以减少信号线的数量。
例如，同一列像素单元P中的像素电路10连接到相同的第一调制线(Pk-2、Pk-1、Pk等)以接收同一第一调制信号PWM1，同一列像素单元P中的像素电路10连接到相同的第二调制线(Qk-2、Qk-1、Qk等)以接收同一第二调制信号PWM2。当然，本公开的实施例不限于此，在另一个示例中，也可以是同一行像素单元P中的像素电路10连接到相同的第一调制线以接收同一第一调制信号PWM1，同一行像素单元P中的像素电路10连接到相同的第二调制线以接收同一第二调制信号PWM2。
例如，显示面板2000还可以包括扫描驱动电路(例如栅极驱动电路2010)，该扫描驱动电路设置在显示面板2000上以构成GOA(Gate-driver On Array)，与多条第一扫描线(GN-2、GN-1、GN等)和多条第二扫描线(SN-2、SN-1、SN等)连接，且配置为向像素电路10提供第一扫描信号和第二扫描信号。例如，显示面板2000还可以包括数据驱动电路(例如数据驱动器2030)，该数据驱动电路也可以设置在显示面板2000上，与多条时间数据线(TM-2、TM-1、TM等)和多条显示数据线(DM-2、DM-1、DM等)连接，且配置为向像素电路10提供第二数据信号和第一数据信号。例如，显示面板2000还可以包括调制信号发生电路2040，调制信号发生电路2040设置在显示面板2000上，与多条第一调制线(Pk-2、Pk-1、Pk等)和多条第二调制线(Qk-2、Qk-1、Qk等)连接，且配置为向像素电路10提供多个调制信号(例如第一调制信号PWM1和第二调制信号PWM2)。
需要说明的是，关于该显示面板2000的详细说明可以参考本公开的实施例中对于像素电路10的工作原理的描述，这里不再赘述。
本公开至少一实施例还提供一种本公开任一实施例所述的像素电路的驱动方法，利用该驱动方法可以通过电流大小和发光时间共同控制灰阶，可以提高对比度，使发光元件(例如Micro LED)在全灰阶下工作在发光效率较高区域。
例如，在一个示例中，像素电路10的驱动方法包括如下操作：
输入第一数据信号、第二数据信号和多个调制信号，使得电流控制电路100根据第一数据信号控制输出到第一输出节点Q1的驱动电流的电流大小，使得时间控制电路200根据第二数据信号选择多个调制信号中的一个调制信号，并接收驱动电流以及根据选择的一个调制信号控制将驱动电流通过第二输出节点Q2输出的时间。由此，发光元件300由驱动电流驱动并根据在上述时间内发光。
例如，在一个示例中，驱动电流使得发光元件300工作在发光效率稳定区，例如图1中所示的J1-J2区域。
例如，在另一个示例中，像素电路10的驱动方法包括如下操作：
显示数据写入阶段(例如第一阶段1)，将第一数据信号端Vdata1的第一数据信号写入电流控制电路100，以控制输出到第一输出节点Q1的驱动电流；
时间数据写入阶段(例如第二阶段2)，第二数据信号端Vdata2输出第二数据信号，第二扫描信号端Gate2输出第二扫描信号，多个调制信号端PWM1-PWMn分别输出多个调制信号，在第二扫描信号的控制下，根据第二数据信号，选择多个调制信号中的一个调制信号，并接收驱动电流，以及根据选择的一个调制信号将驱动电流通过第二输出节点Q2输出；
发光阶段(例如第三阶段3)，发光元件300根据驱动电流发光。
例如，在又一个示例中，像素电路10的驱动方法包括如下操作：
显示数据写入阶段(例如第一阶段1)，将第一数据信号端Vdata1的第一数据信号写入电流控制电路100，以控制输出到第一输出节点Q1的驱动电流；
时间数据写入阶段(例如第二阶段2)，通过时间数据写入电路210将第二数据信号端Vdata2的第二数据信号写入第一控制节点H1，由第一存储电路220存储写入到第一控制节点H1的第二数据信号，选择电路230在第一控制节点H1的控制下选择多个调制信号端PWM1至PWMn的多个调制信号中的一个调制信号，并将选择的一个调制信号写入第一节点N1，使得开关电路240响应于写入到第一节点N1的一个调制信号控制驱动电流是否通过第三输出节点Q3输出到第二输出节点Q2；
发光阶段(例如第三阶段3)，发光元件300在接收到驱动电流的时间内根据接收到的驱动电流的电流大小而发光。
需要说明的是，关于该驱动方法的详细说明可以参考本公开的实施例中对于像素电路10和显示面板2000的工作原理的描述，这里不再赘述。
有以下几点需要说明：
(1)本公开实施例附图只涉及到本公开实施例涉及到的结构，其他结构可参考通常设计。
(2)在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合以得到新的实施例。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (16)

1.一种像素电路，包括：电流控制电路、时间控制电路和发光元件；其中，
所述电流控制电路分别连接第一数据信号端、第一电压端、第一扫描信号端和第一输出节点，配置为响应于所述第一扫描信号端的第一扫描信号，根据所述第一数据信号端的第一数据信号和所述第一电压端的第一电压信号，输出驱动电流到所述第一输出节点；
所述时间控制电路分别连接第二数据信号端、第二扫描信号端、多个调制信号端、所述第一输出节点和第二输出节点，配置为响应于所述第二扫描信号端的第二扫描信号，根据所述第二数据信号端的第二数据信号选择所述多个调制信号端的多个调制信号中的一个调制信号，并接收所述驱动电流以及根据选择的所述一个调制信号将所述驱动电流通过所述第二输出节点输出；
所述发光元件分别连接所述第二输出节点和第二电压端，配置为根据所述驱动电流发光，
其中，所述时间控制电路包括：时间数据写入电路、选择电路、第一存储电路和开关电路；
所述时间数据写入电路与所述第二扫描信号端、所述第二数据信号端和第一控制节点连接，且配置为响应于所述第二扫描信号将所述第二数据信号写入所述第一控制节点；
所述选择电路连接所述第一控制节点、所述多个调制信号端和第一节点，且配置为在所述第一控制节点的控制下选择多个调制信号中的一个调制信号，并将选择的所述一个调制信号写入所述第一节点；
所述第一存储电路与所述第一控制节点和第三电压端连接，且配置为存储所述时间数据写入电路写入的所述第二数据信号；
所述开关电路与所述第一节点、所述第一输出节点和第三输出节点连接，且配置为响应于写入到所述第一节点的所述一个调制信号控制所述驱动电流是否通过所述第三输出节点，
所述选择电路包括第一选择子电路和第二选择子电路，所述多个调制信号端包括第一调制信号端和第二调制信号端；
所述第一选择子电路分别与所述第一控制节点、所述第一调制信号端和所述第一节点连接，配置为在所述第一控制节点的控制下将所述第一调制信号端的第一调制信号写入所述第一节点；
所述第二选择子电路分别与所述第一控制节点、所述第二调制信号端、所述第一节点、第四电压端和第五电压端连接，配置为在所述第一控制节点的控制下将所述第二调制信号端的第二调制信号写入所述第一节点。
2.根据权利要求1所述的像素电路，其中，
所述第三输出节点连接所述第二输出节点；
或者，所述时间控制电路还包括发光控制电路，所述发光控制电路分别与所述第三输出节点、所述第二输出节点和发光控制信号端连接，且配置为响应于所述发光控制信号端的发光控制信号，控制所述驱动电流是否通过所述第二输出节点。
3.根据权利要求1所述的像素电路，其中，
所述第一选择子电路包括第一晶体管，所述第一晶体管的栅极配置为和所述第一控制节点连接，所述第一晶体管的第一极配置为和所述第一调制信号端连接以接收所述第一调制信号，所述第一晶体管的第二极配置为和所述第一节点连接；
所述第二选择子电路包括第二晶体管，所述第二晶体管的栅极配置为和所述第一控制节点连接，所述第二晶体管的第一极配置为和所述第一节点连接，所述第二晶体管的第二极配置为和所述第二调制信号端连接以接收所述第二调制信号；
所述第一晶体管和所述第二晶体管的导电类型相反。
4.根据权利要求1所述的像素电路，其中，
所述第一选择子电路包括第一晶体管，所述第一晶体管的栅极配置为和所述第一控制节点连接，所述第一晶体管的第一极配置为和所述第一调制信号端连接以接收所述第一调制信号，所述第一晶体管的第二极配置为和所述第一节点连接；
所述第二选择子电路包括反相电路和第三晶体管，所述反相电路的第一端配置为和所述第一控制节点连接，所述反相电路的第二端配置为和所述第三晶体管的栅极连接；所述第三晶体管的第一极配置为和所述第一节点连接，所述第三晶体管的第二极配置为和所述第二调制信号端连接以接收所述第二调制信号。
5.根据权利要求4所述的像素电路，其中，所述反相电路包括第四晶体管和第五晶体管；
所述第四晶体管的栅极和第一极连接，且配置为和所述第四电压端连接，所述第四晶体管的第二极配置为和所述第三晶体管的栅极连接；
所述第五晶体管的栅极配置为和所述第一控制节点连接，所述第五晶体管的第一极配置为和所述第三晶体管的栅极连接，所述第五晶体管的第二极配置为和所述第五电压端连接。
6.根据权利要求1所述的像素电路，其中，所述时间数据写入电路包括第六晶体管；
所述第六晶体管的栅极配置为和所述第二扫描信号端连接以接收所述第二扫描信号，所述第六晶体管的第一极配置为和所述第二数据信号端连接以接收所述第二数据信号，所述第六晶体管的第二极配置为和所述第一控制节点连接。
7.根据权利要求1所述的像素电路，其中，所述开关电路包括第七晶体管；
所述第七晶体管的栅极配置为和所述第一节点连接，所述第七晶体管的第一极配置为和所述第一输出节点连接，所述第七晶体管的第二极配置为和所述第三输出节点连接。
8.根据权利要求1所述的像素电路，其中，所述第一存储电路包括第一电容；所述第一电容的第一极配置为和所述第一控制节点连接，所述第一电容的第二极配置为和所述第三电压端连接。
9.根据权利要求2所述的像素电路，其中，所述发光控制电路包括第八晶体管；
所述第八晶体管的栅极配置为和所述发光控制信号端连接以接收所述发光控制信号，所述第八晶体管的第一极配置为和所述第三输出节点连接，所述第八晶体管的第二极配置为和所述第二输出节点连接。
10.根据权利要求1所述的像素电路，其中，所述电流控制电路包括：显示数据写入电路、驱动电路和第二存储电路；
所述显示数据写入电路与所述第一数据信号端、所述第一扫描信号端和第二控制节点连接，且配置为响应于所述第一扫描信号将所述第一数据信号写入所述第二控制节点；
所述驱动电路与所述第二控制节点、所述第一电压端和所述第一输出节点连接，且配置为控制所述驱动电流的电流大小；
所述第二存储电路与所述第二控制节点和所述第一电压端连接，且配置为存储所述显示数据写入电路写入的所述第一数据信号。
11.根据权利要求10所述的像素电路，其中，
所述时间控制电路包括：时间数据写入电路、选择电路、第一存储电路和开关电路；
所述时间数据写入电路与所述第二扫描信号端、所述第二数据信号端和第一控制节点连接，且配置为响应于所述第二扫描信号将所述第二数据信号写入所述第一控制节点；
所述选择电路连接所述第一控制节点、所述多个调制信号端和第一节点，且配置为在所述第一控制节点的控制下选择多个调制信号中的一个调制信号，并将选择的所述一个调制信号写入所述第一节点；
所述第一存储电路与所述第一控制节点和第三电压端连接，且配置为存储所述时间数据写入电路写入的所述第二数据信号；
所述开关电路与所述第一节点、所述第一输出节点和第三输出节点连接，且配置为响应于写入到所述第一节点的所述一个调制信号控制所述驱动电流是否通过所述第三输出节点；
所述第一扫描信号端和所述第二扫描信号端连接到同一条扫描线以分别接收所述第一扫描信号和所述第二扫描信号，所述第二数据信号端与时间数据线连接以接收所述第二数据信号，所述第一数据信号端与显示数据线连接以接收所述第一数据信号；或者
所述第二数据信号端和所述第一数据信号端连接到同一条数据线以分别接收所述第二数据信号和所述第一数据信号，所述第一扫描信号端与第一扫描线连接以接收所述第一扫描信号，所述第二扫描信号端与第二扫描线连接以接收所述第二扫描信号。
12.根据权利要求1-2任一所述的像素电路，其中，所述发光元件包括发光二极管。
13.一种显示面板，包括呈阵列分布的多个像素单元，所述像素单元包括根据权利要求1-12中任一项所述的像素电路。
14.根据权利要求13所述的显示面板，还包括多条第一扫描线、多条第二扫描线、多条发光控制线、多条时间数据线、多条显示数据线、多条第一调制线和多条第二调制线；其中，
所述多个像素单元排列为多行多列，同一行像素单元中的像素电路连接到相同的第一扫描线以接收同一第一扫描信号，同一行像素单元中的像素电路连接到相同的第二扫描线以接收同一第二扫描信号，同一行像素单元中的像素电路连接到相同的发光控制线以接收同一发光控制信号；
同一列像素单元中的像素电路连接到相同的时间数据线以接收同一第二数据信号，同一列像素单元中的像素电路连接到相同的显示数据线以接收同一第一数据信号；
同一行或同一列像素单元中的像素电路连接到相同的第一调制线以接收同一第一调制信号，同一行或同一列像素单元中的像素电路连接到相同的第二调制线以接收同一第二调制信号；
所述显示面板还包括：扫描驱动电路、数据驱动电路和调制信号发生电路；其中，
所述扫描驱动电路与所述多条第一扫描线和所述多条第二扫描线连接，配置为向所述像素电路提供所述第一扫描信号和所述第二扫描信号；
所述数据驱动电路与所述多条显示数据线和所述多条时间数据线连接，配置为向所述像素电路提供所述第一数据信号和所述第二数据信号；
所述调制信号发生电路与所述多条第一调制线和所述多条第二调制线连接，配置为向所述像素电路提供所述第一调制信号和所述第二调制信号；
与同一行像素单元中的所述像素电路连接的所述第一扫描线和所述第二扫描线为同一条扫描线，或者与同一列像素单元中的所述像素电路连接的所述时间数据线和所述显示数据线为同一条数据线。
15.一种如权利要求1-12任一所述的像素电路的驱动方法，包括：
显示数据写入阶段，将所述第一数据信号端的所述第一数据信号写入所述电流控制电路，以控制输出到所述第一输出节点的驱动电流；
时间数据写入阶段，所述第二数据信号端输出所述第二数据信号，所述第二扫描信号端输出所述第二扫描信号，所述多个调制信号端分别输出所述多个调制信号，在所述第二扫描信号的控制下，根据所述第二数据信号，选择所述多个调制信号中的一个调制信号，并接收所述驱动电流，以及根据选择的所述一个调制信号将所述驱动电流通过所述第二输出节点输出；
发光阶段，所述发光元件根据所述驱动电流发光。
16.一种如权利要求1所述的像素电路的驱动方法，包括：
显示数据写入阶段，将所述第一数据信号端的所述第一数据信号写入所述电流控制电路，以控制输出到所述第一输出节点的驱动电流；
时间数据写入阶段，通过所述时间数据写入电路将所述第二数据信号端的所述第二数据信号写入所述第一控制节点，由所述第一存储电路存储写入到所述第一控制节点的所述第二数据信号，所述选择电路在所述第一控制节点的控制下选择所述多个调制信号端的所述多个调制信号中的一个调制信号，并将选择的所述一个调制信号写入所述第一节点，使得所述开关电路响应于写入到所述第一节点的所述一个调制信号控制所述驱动电流是否通过所述第三输出节点输出到所述第二输出节点；
发光阶段，所述发光元件根据所述驱动电流发光。
CN201811042306.8A 2018-09-07 2018-09-07 像素电路及其驱动方法、显示面板 Active CN110021264B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201811042306.8A CN110021264B (zh) 2018-09-07 2018-09-07 像素电路及其驱动方法、显示面板
US16/612,927 US11244598B2 (en) 2018-09-07 2019-01-07 Pixel circuit, driving method, and display apparatus
PCT/CN2019/070610 WO2020048075A1 (en) 2018-09-07 2019-01-07 Pixel circuit, driving method, and display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811042306.8A CN110021264B (zh) 2018-09-07 2018-09-07 像素电路及其驱动方法、显示面板

Publications (2)

Publication Number Publication Date
CN110021264A CN110021264A (zh) 2019-07-16
CN110021264B true CN110021264B (zh) 2022-08-19

Family

ID=67188458

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811042306.8A Active CN110021264B (zh) 2018-09-07 2018-09-07 像素电路及其驱动方法、显示面板

Country Status (3)

Country Link
US (1) US11244598B2 (zh)
CN (1) CN110021264B (zh)
WO (1) WO2020048075A1 (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021026827A1 (zh) * 2019-08-14 2021-02-18 京东方科技集团股份有限公司 像素电路及其驱动方法、阵列基板及显示装置
CN113168806B (zh) * 2019-09-03 2023-07-21 京东方科技集团股份有限公司 像素驱动电路、像素驱动方法、显示面板及显示装置
CN112820236B (zh) * 2019-10-30 2022-04-12 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板、显示装置
CN112750392B (zh) * 2019-10-30 2022-04-15 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板、显示装置
CN112837649B (zh) * 2019-11-01 2022-10-11 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板、显示装置
CN112767872A (zh) * 2019-11-01 2021-05-07 京东方科技集团股份有限公司 像素驱动芯片及其驱动方法、显示装置
CN113077751B (zh) * 2020-01-03 2022-08-09 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板
CN111223443B (zh) * 2020-03-17 2021-02-09 京东方科技集团股份有限公司 像素电路及其驱动方法、显示基板、显示装置
CN111223444A (zh) * 2020-03-19 2020-06-02 京东方科技集团股份有限公司 像素驱动电路及驱动方法、显示装置
CN111462679A (zh) * 2020-04-16 2020-07-28 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板
CN111477162B (zh) * 2020-04-17 2021-04-13 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
CN111724726B (zh) * 2020-07-06 2023-09-12 天津中科新显科技有限公司 一种提高数据写入速度的电流型像素单元电路及方法
CN114093300B (zh) * 2020-07-30 2023-04-18 京东方科技集团股份有限公司 像素电路及其驱动方法、显示基板、显示装置
WO2022061846A1 (zh) * 2020-09-28 2022-03-31 京东方科技集团股份有限公司 像素电路及其控制方法、显示装置
CN114360435A (zh) * 2020-09-28 2022-04-15 京东方科技集团股份有限公司 像素电路、像素驱动方法和显示装置
US11557246B2 (en) 2020-09-30 2023-01-17 Boe Technology Group Co., Ltd. Pixel circuit and method for controlling the same, and display device
EP4145434A4 (en) * 2020-11-03 2023-05-24 BOE Technology Group Co., Ltd. PIXEL CIRCUIT AND DRIVE METHOD THEREOF, DISPLAY PANEL AND DISPLAY DEVICE
CN112969261A (zh) * 2021-02-06 2021-06-15 上海福宇龙汽车科技有限公司 一种多路led灯分时驱动电路和方法
CN113053299B (zh) * 2021-03-19 2022-10-11 京东方科技集团股份有限公司 像素驱动电路、像素驱动方法、显示面板及显示装置
CN113053301B (zh) 2021-03-23 2022-08-19 京东方科技集团股份有限公司 像素驱动电路、像素驱动方法、显示面板及显示装置
CN113889037B (zh) * 2021-11-12 2023-02-17 京东方科技集团股份有限公司 显示面板及其驱动方法
CN114299860A (zh) * 2021-12-30 2022-04-08 湖北长江新型显示产业创新中心有限公司 一种像素驱动电路及其驱动方法、显示面板和显示装置
CN114360433A (zh) * 2022-01-05 2022-04-15 深圳市华星光电半导体显示技术有限公司 像素电路及显示面板
CN114299870A (zh) * 2022-02-14 2022-04-08 Tcl华星光电技术有限公司 驱动电路及显示面板
WO2023245432A1 (zh) * 2022-06-21 2023-12-28 京东方科技集团股份有限公司 像素电路及其驱动方法、显示基板、显示装置
CN117813643A (zh) * 2022-06-22 2024-04-02 京东方科技集团股份有限公司 像素电路，其驱动方法及显示装置
WO2024016350A1 (zh) * 2022-07-22 2024-01-25 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板、显示装置
CN115662343B (zh) * 2022-11-09 2023-05-26 惠科股份有限公司 像素驱动电路及其驱动方法、显示面板

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10274951A (ja) * 1997-03-31 1998-10-13 Nec Corp 表示制御装置
CN1819001A (zh) * 2005-02-03 2006-08-16 索尼株式会社 显示器及驱动像素的方法
CN101754533A (zh) * 2008-12-18 2010-06-23 三洋电机株式会社 发光组件驱动电路
CN103458564A (zh) * 2012-06-02 2013-12-18 迪尔航空航天有限公司 具有包括至少一个led的发光器的发光装置
CN104599637A (zh) * 2015-02-11 2015-05-06 京东方科技集团股份有限公司 一种像素电路的驱动方法及其驱动装置
CN104992663A (zh) * 2015-08-05 2015-10-21 京东方科技集团股份有限公司 一种移位寄存器单元及栅极驱动电路、显示面板
CN108320712A (zh) * 2018-04-27 2018-07-24 江苏集萃有机光电技术研究所有限公司 像素电路及显示装置
CN108470537A (zh) * 2018-06-14 2018-08-31 京东方科技集团股份有限公司 子像素电路、像素电路及其驱动方法和显示装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6909415B2 (en) * 2000-04-24 2005-06-21 Matsushita Electric Industrial Co., Ltd. Display unit and drive method therefor
US8760374B2 (en) * 2004-05-21 2014-06-24 Semiconductor Energy Laboratory Co., Ltd. Display device having a light emitting element
US8059109B2 (en) * 2005-05-20 2011-11-15 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic apparatus
US20080192029A1 (en) * 2007-02-08 2008-08-14 Michael Hugh Anderson Passive circuits for de-multiplexing display inputs
US7956831B2 (en) * 2007-05-30 2011-06-07 Honeywell Interntional Inc. Apparatus, systems, and methods for dimming an active matrix light-emitting diode (LED) display
CN102111931A (zh) * 2009-12-29 2011-06-29 京东方科技集团股份有限公司 控制发光二极管供电电源的方法及系统
CN103939800A (zh) * 2010-07-23 2014-07-23 北京京东方光电科技有限公司 发光二极管背光源、液晶显示器及驱动方法
CN102956197B (zh) * 2012-10-26 2015-07-01 上海大学 硅基有机发光二极管微显示器电流脉宽调制驱动电路
US9773443B2 (en) * 2013-06-06 2017-09-26 Intel Corporation Thin film transistor display backplane and pixel circuit therefor
CN104751775B (zh) * 2013-12-27 2017-10-10 昆山工研院新型平板显示技术中心有限公司 带有补偿功能的像素电路和驱动方法及显示电路
US9378686B2 (en) * 2014-05-01 2016-06-28 Pixtronix, Inc. Display circuit incorporating data feedback loop
US20150348491A1 (en) * 2014-05-30 2015-12-03 Qualcomm Mems Technologies, Inc. Robust driver with multi-level output
US20170084234A1 (en) * 2015-09-23 2017-03-23 Qualcomm Mems Technologies, Inc. Driver circuits with shared node
CN105513545B (zh) * 2016-02-29 2018-09-11 京东方科技集团股份有限公司 一种背光单元及其驱动方法、显示装置
US10146388B2 (en) * 2016-03-08 2018-12-04 Synaptics Incorporated Capacitive sensing in an LED display
US9818347B2 (en) * 2016-03-29 2017-11-14 Snaptrack, Inc. Display apparatus including self-tuning circuits for controlling light modulators
CN106097964B (zh) * 2016-08-22 2018-09-18 京东方科技集团股份有限公司 像素电路、显示面板、显示设备及驱动方法
CN107068059B (zh) * 2017-05-27 2019-10-08 北京大学深圳研究生院 像素装置、驱动像素装置的方法和显示设备
US10867548B2 (en) * 2018-05-08 2020-12-15 Apple Inc. Systems and methods for memory circuitry in an electronic display
US10909926B2 (en) * 2018-05-08 2021-02-02 Apple Inc. Pixel circuitry and operation for memory-containing electronic display

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10274951A (ja) * 1997-03-31 1998-10-13 Nec Corp 表示制御装置
CN1819001A (zh) * 2005-02-03 2006-08-16 索尼株式会社 显示器及驱动像素的方法
CN101754533A (zh) * 2008-12-18 2010-06-23 三洋电机株式会社 发光组件驱动电路
CN103458564A (zh) * 2012-06-02 2013-12-18 迪尔航空航天有限公司 具有包括至少一个led的发光器的发光装置
CN104599637A (zh) * 2015-02-11 2015-05-06 京东方科技集团股份有限公司 一种像素电路的驱动方法及其驱动装置
CN104992663A (zh) * 2015-08-05 2015-10-21 京东方科技集团股份有限公司 一种移位寄存器单元及栅极驱动电路、显示面板
CN108320712A (zh) * 2018-04-27 2018-07-24 江苏集萃有机光电技术研究所有限公司 像素电路及显示装置
CN108470537A (zh) * 2018-06-14 2018-08-31 京东方科技集团股份有限公司 子像素电路、像素电路及其驱动方法和显示装置

Also Published As

Publication number Publication date
WO2020048075A1 (en) 2020-03-12
US11244598B2 (en) 2022-02-08
US20210407376A1 (en) 2021-12-30
CN110021264A (zh) 2019-07-16

Similar Documents

Publication Publication Date Title
CN110021264B (zh) 像素电路及其驱动方法、显示面板
CN110021263B (zh) 像素电路及其驱动方法、显示面板
CN110268465B (zh) 像素电路、显示面板及像素电路的驱动方法
CN111742359B (zh) 像素驱动电路及其驱动方法、显示面板
CN110782831B (zh) 像素驱动电路、显示设备和像素驱动电路驱动方法
CN110176213B (zh) 像素电路及其驱动方法、显示面板
CN113838421B (zh) 像素电路及其驱动方法、显示面板
US10978002B2 (en) Pixel circuit and driving method thereof, and display panel
CN109872692B (zh) 像素电路及其驱动方法、显示装置
US10692440B2 (en) Pixel and organic light emitting display device including the same
CN112992049B (zh) 具有像素驱动电路的电致发光显示装置
KR20180099020A (ko) 전계 발광 표시장치
EP3736800A1 (en) Pixel circuit and driving method therefor, and display device
JP2005099714A (ja) 電気光学装置、電気光学装置の駆動方法および電子機器
US20220084456A1 (en) Pixel driving circuit, driving method thereof, and display device
US20220319379A1 (en) Pixel driving circuit, method, and display apparatus
CN112771600B (zh) 像素电路及其驱动方法、阵列基板及显示装置
US11527199B2 (en) Pixel circuit including discharge control circuit and storage control circuit and method for driving pixel circuit, display panel and electronic device
KR102498990B1 (ko) 표시 장치
KR20190064267A (ko) 전계발광 표시장치
KR102485956B1 (ko) 표시 장치
KR20230015037A (ko) 표시 패널 및 이를 포함하는 표시 장치
KR20120064493A (ko) 인버터 및 이를 포함하는 표시장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant