CN111742359B - 像素驱动电路及其驱动方法、显示面板 - Google Patents

像素驱动电路及其驱动方法、显示面板 Download PDF

Info

Publication number
CN111742359B
CN111742359B CN201980000092.4A CN201980000092A CN111742359B CN 111742359 B CN111742359 B CN 111742359B CN 201980000092 A CN201980000092 A CN 201980000092A CN 111742359 B CN111742359 B CN 111742359B
Authority
CN
China
Prior art keywords
circuit
transistor
signal
control
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980000092.4A
Other languages
English (en)
Other versions
CN111742359A (zh
Inventor
刘冬妮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN111742359A publication Critical patent/CN111742359A/zh
Application granted granted Critical
Publication of CN111742359B publication Critical patent/CN111742359B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Led Devices (AREA)

Abstract

一种像素驱动电路及其驱动方法、显示面板，该像素驱动电路包括电流控制电路和时间控制电路。电流控制电路配置为接收显示数据信号并根据显示数据信号控制流过电流控制电路的驱动电流的电流大小。时间控制电路配置为接收驱动电流，以及接收时间数据信号、第一发光控制信号和第二发光控制信号，并根据时间数据信号、第一发光控制信号和第二发光控制信号控制驱动电流的通过时间。该像素驱动电路可以在多次扫描的情形下实现二进制单位时长控制，提高时长控制的灵活性，从而实现对灰阶亮度的补偿，提升显示面板的显示效果。

Description

像素驱动电路及其驱动方法、显示面板
技术领域
本公开的实施例涉及一种像素驱动电路及其驱动方法、显示面板。
背景技术
微发光二极管(Micro LED，或简称mLED或μLED)显示装置由于可以将发光二极管(Light Emitting Diode,LED)的长度微缩至原来的1％(例如缩小至100微米以下，例如10微米～20微米)以及相比于有机发光二极管(Organic Light Emitting Diode,OLED)显示器件具有更高的发光亮度、发光效率以及更低的运行功耗等优势，因而逐渐受到人们的广泛关注。由于上述特点，Micro LED可以适用于手机、显示器、笔记本电脑、数码相机、仪器仪表等具有显示功能的装置。
Micro LED技术，即LED微缩化和矩阵化技术，可以将显示微米等级的红、绿、蓝三色的Micro LED制作到阵列基板上。目前Micro LED技术基于传统的氮化镓(GaN)LED技术。阵列基板上的每一个Micro LED可以被视为一个单独的像素单元，即能够被单独地驱动点亮，从而使得显示装置呈现出细腻度更高、对比度更强的画面。
发明内容
本公开至少一个实施例提供一种像素驱动电路，包括：电流控制电路和时间控制电路；其中，所述电流控制电路配置为接收显示数据信号并根据所述显示数据信号控制流过所述电流控制电路的驱动电流的电流大小；所述时间控制电路配置为接收所述驱动电流，以及接收时间数据信号、第一发光控制信号和第二发光控制信号，并根据所述时间数据信号、所述第一发光控制信号和所述第二发光控制信号控制所述驱动电流的通过时间。
例如，在本公开一实施例提供的像素驱动电路中，所述时间控制电路包括：开关电路、时间数据写入电路、第一存储电路、第一发光控制电路和第二发光控制电路；所述开关电路包括控制端和第一端，且配置为响应于所述时间数据信号控制所述开关电路是否导通以允许所述驱动电流是否通过所述开关电路；所述时间数据写入电路与所述开关电路的控制端连接，且配置为响应于第一扫描信号将所述时间数据信号写入所述开关电路的控制端；所述第一存储电路与所述开关电路的控制端连接，且配置为存储所述时间数据写入电路写入的所述时间数据信号；所述第一发光控制电路与所述开关电路的第一端连接，且配置为响应于所述第一发光控制信号将所述驱动电流施加至所述开关电路的第一端；所述第二发光控制电路与所述第一发光控制电路并联，由此也与所述开关电路的第一端连接，且配置为响应于所述第二发光控制信号将所述驱动电流施加至所述开关电路的第一端。
例如，在本公开一实施例提供的像素驱动电路中，所述时间控制电路与发光元件连接，通过所述第一发光控制电路和所述开关电路将所述驱动电流施加至所述发光元件以驱动所述发光元件发光的时间为第一时间，通过所述第二发光控制电路和所述开关电路将所述驱动电流施加至所述发光元件以驱动所述发光元件发光的时间为补偿时间，所述通过时间为所述第一时间与所述补偿时间之和。
例如，在本公开一实施例提供的像素驱动电路中，所述开关电路包括第一晶体管；所述第一晶体管的栅极作为所述开关电路的控制端，所述第一晶体管的第一极作为所述开关电路的第一端，所述第一晶体管的第二极配置为和发光元件连接。
例如，在本公开一实施例提供的像素驱动电路中，所述时间数据写入电路包括第二晶体管；所述第二晶体管的栅极配置为和第一扫描线连接以接收所述第一扫描信号，所述第二晶体管的第一极配置为和时间数据线连接以接收所述时间数据信号，所述第二晶体管的第二极配置为和所述开关电路的控制端连接。
例如，在本公开一实施例提供的像素驱动电路中，所述第一存储电路包括第一电容；所述第一电容的第一极配置为和所述开关电路的控制端连接，所述第一电容的第二极配置为和第一电压端连接以接收第一电压。
例如，在本公开一实施例提供的像素驱动电路中，所述第一发光控制电路包括第三晶体管；所述第三晶体管的栅极配置为和第一发光控制线连接以接收所述第一发光控制信号，所述第三晶体管的第一极配置为和所述电流控制电路连接，所述第三晶体管的第二极配置为和所述开关电路的第一端连接。
例如，在本公开一实施例提供的像素驱动电路中，所述第二发光控制电路包括第四晶体管；所述第四晶体管的栅极配置为和第二发光控制线连接以接收所述第二发光控制信号，所述第四晶体管的第一极配置为和所述电流控制电路连接，所述第四晶体管的第二极配置为和所述开关电路的第一端连接。
例如，在本公开一实施例提供的像素驱动电路中，所述电流控制电路包括驱动电路、显示数据写入电路和第二存储电路；所述驱动电路包括控制端、第一端和第二端，且配置为根据所述显示数据信号控制所述驱动电流的电流大小；所述显示数据写入电路与所述驱动电路的第一端或控制端连接，且配置为响应于第二扫描信号将所述显示数据信号写入所述驱动电路的第一端或控制端；所述第二存储电路与所述驱动电路的控制端连接，且配置为存储所述显示数据写入电路写入的所述显示数据信号。
例如，在本公开一实施例提供的像素驱动电路中，所述电流控制电路还包括补偿电路、第三发光控制电路和复位电路；所述补偿电路与所述驱动电路的控制端以及第二端连接，且配置为响应于所述第二扫描信号以及写入到所述驱动电路的第一端的所述显示数据信号对所述驱动电路进行补偿；所述第三发光控制电路与所述驱动电路的第一端连接，且配置为响应于第三发光控制信号将第二电压端的第二电压施加至所述驱动电路的第一端；所述复位电路与所述驱动电路的控制端连接，且配置为响应于复位信号将复位电压端的复位电压施加至所述驱动电路的控制端。
例如，在本公开一实施例提供的像素驱动电路中，所述驱动电路包括第五晶体管；所述第五晶体管的栅极作为所述驱动电路的控制端，所述第五晶体管的第一极作为所述驱动电路的第一端，所述第五晶体管的第二极作为所述驱动电路的第二端并配置为和所述时间控制电路连接。
例如，在本公开一实施例提供的像素驱动电路中，所述显示数据写入电路包括第六晶体管；所述第六晶体管的栅极配置为和第二扫描线连接以接收所述第二扫描信号，所述第六晶体管的第一极配置为和显示数据线连接以接收所述显示数据信号，所述第六晶体管的第二极配置为和所述驱动电路的第一端或控制端连接。
例如，在本公开一实施例提供的像素驱动电路中，所述第二存储电路包括第二电容；所述第二电容的第一极配置为和所述驱动电路的控制端连接，所述第二电容的第二极配置为和第二电压端连接以接收第二电压。
例如，在本公开一实施例提供的像素驱动电路中，所述补偿电路包括第七晶体管；所述第七晶体管的栅极配置为和第二扫描线连接以接收所述第二扫描信号，所述第七晶体管的第一极配置为和所述驱动电路的控制端连接，所述第七晶体管的第二极配置为和所述驱动电路的第二端连接。
例如，在本公开一实施例提供的像素驱动电路中，所述第三发光控制电路包括第八晶体管；所述第八晶体管的栅极配置为和第三发光控制线连接以接收所述第三发光控制信号，所述第八晶体管的第一极配置为和所述第二电压端连接，所述第八晶体管的第二极配置为和所述驱动电路的第一端连接。
例如，在本公开一实施例提供的像素驱动电路中，所述复位电路包括第九晶体管；所述第九晶体管的栅极配置为和复位信号线连接以接收所述复位信号，所述第九晶体管的第一极配置为和所述驱动电路的控制端连接，所述第九晶体管的第二极配置为和所述复位电压端连接。
本公开至少一个实施例还提供一种显示面板，包括呈阵列分布的多个像素单元，其中，所述像素单元包括如本公开任一实施例所述的像素驱动电路和与所述像素驱动电路连接的发光元件。
例如，本公开一实施例提供的显示面板还包括至少两个栅极驱动电路，其中，所述第一发光控制信号和所述第二发光控制信号分别由所述至少两个栅极驱动电路中不同的栅极驱动电路提供。
例如，在本公开一实施例提供的显示面板中，所述发光元件包括发光二极管。
本公开至少一个实施例还提供一种如本公开任一实施例所述的像素驱动电路的驱动方法，包括：输入所述显示数据信号、所述时间数据信号、所述第一发光控制信号和所述第二发光控制信号，使得所述电流控制电路根据所述显示数据信号控制流过所述电流控制电路的驱动电流的电流大小，使得所述时间控制电路接收所述驱动电流并根据所述时间数据信号、所述第一发光控制信号和所述第二发光控制信号控制所述驱动电流的通过时间。
例如，在本公开一实施例提供的像素驱动电路的驱动方法中，所述通过时间包括对应于不同显示灰阶的多个时长，所述多个时长为二进制单位时长。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
图1A为一种像素驱动电路的示意图；
图1B为一种像素驱动电路的信号时序图；
图2为本公开一些实施例提供的一种像素驱动电路的示意框图；
图3为本公开一些实施例提供的一种像素驱动电路的时间控制电路的示意框图；
图4为本公开一些实施例提供的一种像素驱动电路的电流控制电路的示意框图；
图5为本公开一些实施例提供的另一种像素驱动电路的电流控制电路的示意框图；
图6为本公开一些实施例提供的另一种像素驱动电路的示意框图；
图7为图6中所示的像素驱动电路的一种具体实现示例的电路图；
图8为图2中所示的像素驱动电路的一种具体实现示例的电路图；
图9为本公开一些实施例提供的一种像素驱动电路的信号时序图；
图10为一种移位寄存器单元的示意图；
图11为另一种移位寄存器单元的示意图；
图12为一种移位寄存器单元的信号时序图；
图13为另一种移位寄存器单元的信号时序图；以及
图14为本公开一些实施例提供的一种显示面板的示意框图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
Micro LED作为一种自发光器件，在低电流密度下其发光效率会随着电流密度降低而降低，色坐标也会随着电流密度的变化而变化。因此，Micro LED需要在高电流密度下实现灰阶显示，以避免发光效率和色坐标产生较大变化。
通常的应用于Micro LED的像素驱动电路采用8T2C电路，即利用8个薄膜晶体管(Thin Film Transistor,TFT)和2个电容来实现驱动Micro LED发光的基本功能。如图1A所示，该像素驱动电路为8T2C电路，包括电流控制子电路01和时长控制子电路02，该像素驱动电路通过电流大小和发光时间来共同调制灰阶。例如，电流控制子电路01包括第一至第五晶体管M1-M5和第一电容P1，其中，第四晶体管M4为驱动晶体管，其余晶体管为开关晶体管，这些晶体管和第一电容P1共同作用以控制流过发光元件L0(即Micro LED)的电流(即驱动电流)大小。例如，可以对第四晶体管M4的阈值电压进行补偿，从而实现均匀的电流输出。例如，时长控制子电路02包括第六至第八晶体管M6-M8和第二电容P2，这些晶体管和第二电容P2共同作用以控制发光元件L0的发光时间。例如，每帧画面可以由两个或多个子画面叠加而成，相应地，每帧画面需要通过时长控制子电路02进行两次或多次时间数据信号写入操作。这种方式可以使Micro LED在全灰阶下工作在效率较高区域，且Micro LED在该效率较高区域内的色坐标漂移较少。
图1A所示的像素驱动电路例如采用如图1B所示的信号时序进行驱动。例如，时长控制子电路02通过使发光控制信号EM’在1帧内进行多次扫描(即多次为有效电平)，并采用时间数据信号Vdata_t(图中未示出)控制第八晶体管M8的导通或截止，从而实现多比特(bit)的灰阶显示。
例如，发光控制信号EM’通常由显示面板的栅极驱动电路中的级联的多个移位寄存器单元产生，该移位寄存器单元通常采用例如10T3C移位寄存器电路。由于发光控制信号EM’需要与用于驱动栅线的栅极扫描信号、用于复位的复位信号等信号匹配，即至少当栅极扫描信号、复位信号为有效电平时，发光控制信号EM’需要保持为无效电平，以防止发光元件在不应该发光时发光。这里，将本公开实施例中提供的像素驱动电路中的栅极扫描信号(如图1B中的Gate1信号或Gate2信号)的有效电平脉宽定义为一个单位时长，记为H。当输出发光控制信号EM’的移位寄存器电路中的两路频率相同的时钟信号CK和CB的周期为2H，有效电平脉宽为0.5H，占空比为25％时，由于存在多个具有级联关系的移位寄存器(当前行的输出作为下一行的输入)，则每一级发光控制信号EM’无效电平的最小控制时长为3H。根据移位寄存器的电路特性，其可以输出的无效电平的最小控制时长等于其可以输出的有效电平的最小控制时长，因此每一级发光控制信号EM’的有效电平的最小控制时长也为3H。通过调整输入信号或者起始触发信号的占空比可实现输出不同长度的有效电平脉宽的发光控制信号EM’，根据10T3C移位寄存器电路的特性可知，该发光控制信号EM’有效电平时长可以为3H+m*2H，其中，m为大于或等于0的整数。由此可知，该移位寄存器电路可实现的信号的有效电平脉宽的间隔(即增加或减少的最小单位)为2H。
为了准确显示各个灰阶，发光控制信号EM’在各次扫描中的有效电平时长s1、s2、s3等需要为二进制单位时长，也即是，s2＝s1/2，s3＝s1/22，以此类推。例如，在一个示例中，灰阶显示所需的二进制单位时长与该移位寄存器电路输出的有效电平脉宽如下表所示。
表1二进制单位时长与移位寄存器电路输出的有效电平脉宽的对应关系
Figure BDA0001960182030000071
由上表可知，采用该移位寄存器电路输出的信号作为发光控制信号EM’时，该移位寄存器电路输出的信号仅可接近二进制单位时长，无法完全匹配二进制单位时长，从而导致采用Micro LED的显示面板的灰阶亮度显示不良。为了提高显示质量，需要对该移位寄存器电路输出的信号补偿1H的时长，以便实现二进制单位时长，进而准确显示各个灰阶。
本公开至少一实施例提供一种像素驱动电路及其驱动方法、显示面板，该像素驱动电路可以在多次扫描的情形下实现二进制单位时长控制，提高时长控制的灵活性，从而实现对灰阶亮度的补偿，提升显示面板的显示效果。
下面，将参考附图详细地说明本公开的实施例。应当注意的是，不同的附图中相同的附图标记将用于指代已描述的相同的元件。
本公开至少一实施例提供一种像素驱动电路，该像素驱动电路包括电流控制电路和时间控制电路。电流控制电路配置为接收显示数据信号并根据显示数据信号控制流过电流控制电路的驱动电流的电流大小。时间控制电路配置为接收驱动电流，以及接收时间数据信号、第一发光控制信号和第二发光控制信号，并根据时间数据信号、第一发光控制信号和第二发光控制信号控制驱动电流的通过时间。
上述实施例提供的像素驱动电路综合时间数据信号、第一发光控制信号和第二发光控制信号控制驱动电流的通过时间，由此可在多次扫描的情形下实现二进制单位时长控制，提高时长控制的灵活性，从而实现对灰阶亮度的补偿，提升显示面板的显示效果。
图2为本公开一些实施例提供的一种像素驱动电路的示意框图。如图2所示，该像素驱动电路10包括电流控制电路100和时间控制电路200。像素驱动电路10例如用于MicroLED显示装置的子像素或像素单元。时间控制电路200例如与发光元件300连接。
电流控制电路100配置为接收显示数据信号并根据显示数据信号控制流过电流控制电路100的驱动电流的电流大小。例如，电流控制电路100分别与显示数据线(显示数据端Vdata_d)、时间控制电路200和另行提供的高电压端(图中未示出)连接，以接收显示数据端Vdata_d提供的显示数据信号和该高电压端提供的高电平信号，并且向时间控制电路200提供驱动电流。例如，电流控制电路100在工作时可以通过时间控制电路200向发光元件300提供驱动电流，使得发光元件300可以根据驱动电流的大小发光。
时间控制电路200配置为接收驱动电流，以及接收时间数据信号、第一发光控制信号和第二发光控制信号，并根据时间数据信号、第一发光控制信号和第二发光控制信号控制驱动电流的通过时间。例如，时间控制电路200分别与时间数据线(时间数据端Vdata_t)、第一发光控制线(第一发光控制端EM1)、第二发光控制线(第二发光控制端EM2)、电流控制电路100和发光元件300连接，以接收时间数据端Vdata_t提供的时间数据信号、第一发光控制端EM1提供的第一发光控制信号和第二发光控制端EM2提供的第二发光控制信号，并将来自电流控制电路100的驱动电流提供给发光元件300。例如，时间控制电路200在工作时可以控制驱动电流的通过时间，从而使发光元件300在相应时间内可以接收驱动电流并根据驱动电流的大小而发光，而在其他时间内由于不能接收驱动电流而不发光。例如，通过第一发光控制信号、第二发光控制信号和时间数据信号的配合，可以使驱动电流的通过时间的大小有多个可选数值，进一步增大了发光元件300的发光时间的调节范围，从而提高了对比度。
发光元件300配置为接收驱动电流并根据驱动电流的电流大小和通过时间发光。例如，发光元件300分别与时间控制电路200和另行提供的低电压端(图中未示出)连接，以接收来自时间控制电路200的驱动电流和该低电压端的低电平信号。例如，当时间控制电路200开启并将来自电流控制电路100的驱动电流提供给发光元件300时，发光元件300根据该驱动电流的大小而发光；当时间控制电路200关闭时，发光元件300不发光。例如，发光元件300可以采用发光二极管，例如Micro LED。上述工作方式通过电流大小和发光时间共同控制发光元件300发光以实现相应的灰阶，可以提高对比度，使发光元件300在全灰阶下工作在发光效率较高区域，且色坐标漂移较少。
在该实施例中，通过采用两个发光控制信号，即第一发光控制信号和第二发光控制信号，可以使发光元件300的发光时间相对于仅采用一个发光控制信号的情形得到补偿。例如，第一发光控制端EM1的第一发光控制信号可以实现的时长为前述的3H+m*2H；第二发光控制端EM2的第二发光控制信号可以实现的时长为H。因此，通过第一发光控制信号和第二发光控制信号的共同作用，既可以实现3H+m*2H的时长，又可以实现3H+m*2H+H的时长，从而实现前述的二进制单位时长(例如48H、24H、12H、6H、3H等)。由此，该像素驱动电路10在多次扫描的情形下可以实现二进制单位时长控制，提高时长控制的灵活性，从而实现对灰阶亮度的补偿，提升显示面板的显示效果。
例如，第一发光控制端EM1的第一发光控制信号和第二发光控制端EM2的第二发光控制信号由不同的栅极驱动电路提供，从而使第一发光控制信号的有效电平脉宽(即时长3H+m*2H)与第二发光控制信号的有效电平脉宽(即时长H)可以分别独立调节，使得第二发光控制信号的有效电平脉宽的调节更加灵活，以增大发光元件300的发光时间的调节范围，提高发光元件300的发光时间的调节精度，从而实现二进制单位时长控制，实现对灰阶亮度的补偿。
需要说明的是，在本公开的一些实施例中，电流控制电路100、时间控制电路200、发光元件300连接在另行提供的高电压端和低电压端之间，用于提供驱动电流的电流路径，因此，电流控制电路100、时间控制电路200和发光元件300在该高电压端和该低电压端之间的连接顺序不受限制，可以为任意的连接顺序，只要能提供从该高电压端至该低电压端的电流路径即可。
例如，显示数据端Vdata_d和时间数据端Vdata_t可以连接到相同的信号线，配置为在不同的时刻分别接收显示数据信号和时间数据信号，从而可以减少信号线的数量。当然，本公开的实施例不限于此，显示数据端Vdata_d和时间数据端Vdata_t也可以连接到不同的信号线，从而使显示数据信号和时间数据信号可以同时接收且互不影响。
图3为本公开一些实施例提供的一种像素驱动电路的时间控制电路的示意框图。如图3所示，时间控制电路200包括开关电路210、时间数据写入电路220、第一存储电路230、第一发光控制电路240和第二发光控制电路250。
开关电路210包括控制端211和第一端212，且配置为响应于时间数据信号控制开关电路210是否导通以允许驱动电流是否通过开关电路210。例如，开关电路210分别与第一节点N1和第二节点N2连接，以及还与发光元件300连接，以接收写入到第一节点N1的时间数据信号，并且将来自第二节点N2的驱动电流提供给发光元件300。例如，开关电路210在工作时可以在时间数据信号的控制下导通或截止，从而将驱动电流提供给发光元件300或者不向发光元件300提供驱动电流。
时间数据写入电路220与开关电路210的控制端211连接，且配置为响应于第一扫描信号将时间数据信号写入开关电路210的控制端211。例如，时间数据写入电路220分别与时间数据线(时间数据端Vdata_t)、第一节点N1和第一扫描线(第一扫描端Gate1)连接，以分别接收时间数据端Vdata_t提供的时间数据信号和第一扫描端Gate1提供的第一扫描信号。例如，时间数据写入电路220可以响应于第一扫描信号而开启，从而可以将时间数据信号写入开关电路210的控制端211(第一节点N1)，并且可将时间数据信号存储在第一存储电路230中。
第一存储电路230与开关电路210的控制端211连接，且配置为存储时间数据写入电路220写入的时间数据信号。例如，第一存储电路230与第一节点N1连接，可以存储写入到第一节点N1的时间数据信号并利用存储的时间数据信号对开关电路210进行控制。例如，第一存储电路230还可以与另行提供的电压端(例如下文所述的第一电压端Vcom)连接，以实现电压存储功能。
第一发光控制电路240与开关电路210的第一端212连接，且配置为响应于第一发光控制信号将驱动电流施加至开关电路210的第一端212。例如，第一发光控制电路240分别与第一发光控制线(第一发光控制端EM1)和开关电路210的第一端212(第二节点N2)连接，以及还与电流控制电路100连接，以分别接收第一发光控制端EM1的第一发光控制信号和电流控制电路100提供的驱动电流。例如，第一发光控制电路240可以响应于第一发光控制信号而开启，从而使电流控制电路100和第二节点N2电连接，将驱动电流施加至第二节点N2。
第二发光控制电路250与第一发光控制电路240并联，由此也与开关电路210的第一端212连接，且配置为响应于第二发光控制信号将驱动电流施加至开关电路210的第一端212。例如，第二发光控制电路250分别与第二发光控制线(第二发光控制端EM2)和开关电路210的第一端212(第二节点N2)连接，以及还与电流控制电路100连接，以分别接收第二发光控制端EM2的第二发光控制信号和电流控制电路100提供的驱动电流。例如，第二发光控制电路250可以响应于第二发光控制信号而开启，从而使电流控制电路100和第二节点N2电连接，将驱动电流施加至第二节点N2。
例如，第一发光控制电路240和第二发光控制电路250在不同的时刻分别开启，从而分别在这些不同的时刻将来自电流控制电路100的驱动电流施加至第二节点N2，当开关电路210也开启时，驱动电流被进一步施加至发光元件300以驱动发光元件300发光。例如，通过第一发光控制电路240和开关电路210将驱动电流施加至发光元件300以驱动发光元件300发光的时间为第一时间(例如为0或3H+m*2H)，通过第二发光控制电路250和开关电路210将驱动电流施加至发光元件300以驱动发光元件300发光的时间为补偿时间(例如为0或H)，发光元件300的发光时间(即前文所述的通过时间)为第一时间与补偿时间之和。通过这种方式，可以实现3H+m*2H或3H+m*2H+H的时长，从而实现二进制单位时长控制。
需要说明的是，本公开的一些实施例中，时间控制电路200可以包括任意适用的电路或模块，不局限于上述开关电路210、时间数据写入电路220、第一存储电路230、第一发光控制电路240和第二发光控制电路250，只要能实现相应功能即可。
图4为本公开一些实施例提供的一种像素驱动电路的电流控制电路的示意框图。如图4所示，电流控制电路100包括驱动电路110、显示数据写入电路120和第二存储电路130。
驱动电路110包括第一端111、第二端112和控制端113，且配置为根据显示数据信号控制驱动电流的电流大小。例如，驱动电路110的控制端113和第二存储电路130连接，驱动电路110的第一端111和第二电压端VDD连接，驱动电路110的第二端112和时间控制电路200连接。例如，第二电压端VDD配置为保持输入直流高电平信号，将该直流高电平称为第二电压，以下各实施例与此相同，不再赘述。例如，驱动电路110可以通过时间控制电路200(例如时间控制电路200中的开关电路210以及第一发光控制电路240或第二发光控制电路250)向发光元件300提供驱动电流以驱动发光元件300发光，且可以驱动发光元件300根据需要的灰度(或灰阶)发光。
显示数据写入电路120与驱动电路110的第一端111连接，且配置为响应于第二扫描信号将显示数据信号写入驱动电路110的第一端111。例如，显示数据写入电路120分别与显示数据线(显示数据端Vdata_d)、驱动电路110的第一端111(第三节点N3)以及第二扫描线(第二扫描端Gate2)连接。例如，来自第二扫描端Gate2的第二扫描信号被施加至显示数据写入电路120以控制显示数据写入电路120开启与否。例如，显示数据写入电路120可以响应于第二扫描信号而开启，从而可以将显示数据端Vdata_d提供的显示数据信号写入驱动电路110的第一端111(第三节点N3)，然后可将显示数据信号通过驱动电路110存储在第二存储电路130中，以根据该显示数据信号生成驱动发光元件300发光的驱动电流。
需要说明的是，本公开的实施例中，显示数据写入电路120和驱动电路110的具体连接方式不受限制。例如，在一些实施例中，显示数据写入电路120可以与驱动电路110的控制端113连接，从而可以将显示数据信号写入驱动电路110的控制端113并存储在第二存储电路130中。
第二存储电路130与驱动电路110的控制端113连接，且配置为存储显示数据写入电路120写入的显示数据信号。例如，第二存储电路130可以存储该显示数据信号并利用存储的显示数据信号对驱动电路110进行控制。例如，第二存储电路130还可以与第二电压端VDD或另行提供的高电压端连接，以实现电压存储功能。
图5为本公开一些实施例提供的另一种像素驱动电路的电流控制电路的示意框图。如图5所示，电流控制电路100还可以包括补偿电路140、第三发光控制电路150和复位电路160，其他结构与图4中所示的电流控制电路100基本相同。
补偿电路140与驱动电路110的控制端113以及第二端112连接，且配置为响应于第二扫描信号以及写入到驱动电路110的第一端111的显示数据信号对驱动电路110进行补偿。例如，补偿电路140与第二扫描线(第二扫描端Gate2)、第四节点N4和第五节点N5连接。例如，来自第二扫描端Gate2的第二扫描信号被施加至补偿电路140以控制其开启与否。例如，补偿电路140可以响应于第二扫描信号而开启，将驱动电路110的控制端113(第四节点N4)和第二端112(第五节点N5)电连接，使驱动电路110的阈值电压信息与显示数据写入电路120写入的显示数据信号共同存储在第二存储电路130中，从而可以利用存储的包括显示数据信号以及阈值电压信息的电压值对驱动电路110进行控制，使得驱动电路110的输出得到补偿。
第三发光控制电路150与驱动电路110的第一端111连接，且配置为响应于第三发光控制信号将第二电压端VDD的第二电压施加至驱动电路110的第一端111。例如，第三发光控制电路150分别与第三发光控制线(第三发光控制端EM3)、第二电压端VDD和第三节点N3连接。例如，第三发光控制电路150可以响应于第三发光控制端EM3提供的第三发光控制信号而开启，从而可以将第二电压施加至驱动电路110的第一端111(第三节点N3)，在驱动电路110和时间控制电路200均开启的情况下，驱动电路110将此第二电压通过时间控制电路200施加至发光元件300以提供驱动电压，从而驱动发光元件300发光。需要说明的是，第三发光控制信号可以与第一发光控制信号为同一个信号以减少信号线的数量，也可以为不同于第一发光控制信号的独立信号，本公开的实施例对此不作限制。
复位电路160与驱动电路110的控制端113连接，且配置为响应于复位信号将复位电压端Vint的复位电压施加至驱动电路110的控制端113。例如，复位电路160分别与第四节点N4、复位电压端Vint和复位信号线(复位信号端RST)连接。例如，复位电路160可以响应于复位信号端RST提供的复位信号而开启，将复位电压端Vint提供的复位电压施加至驱动电路110的控制端113(第四节点N4)，从而可以对驱动电路110、第二存储电路130进行复位操作，消除之前的发光阶段的影响。并且，复位电路160施加的复位电压也可以存储在第二存储电路130之中，可以使驱动电路110保持开启状态，从而在下一次写入显示数据信号时，便于显示数据信号通过驱动电路110和补偿电路140写入第二存储电路130。
图6为本公开一些实施例提供的另一种像素驱动电路的示意框图。如图6所示，该像素驱动电路10的电流控制电路100与图5中所示的电流控制电路100基本相同，该像素驱动电路10的时间控制电路200与图3中所示的时间控制电路200基本相同。该像素驱动电路10的具体连接关系及相关描述可参照前述内容，此处不再赘述。需要说明的是，本公开的实施例提供的像素驱动电路10还可以包括其他电路结构，例如具有其他补偿功能的电路结构，该补偿功能可以通过电压补偿、电流补偿或混合补偿来实现，本公开的实施例对此不作限制。
需要说明的是，本公开的一些实施例中，像素驱动电路10可以由时间控制电路200与其他任意结构的具有驱动电流大小控制功能的像素驱动电路的结合得到，而不限于上述的结构形式，只要本公开的实施例提供的像素驱动电路10可以通过电流大小和发光时间共同控制灰阶，并且可以通过第一发光控制信号和第二发光控制信号共同控制以实现二进制单位时长即可。
图7为图6中所示的像素驱动电路的一种具体实现示例的电路图。如图7所示，像素驱动电路10包括第一至第九晶体管T1-T9以及包括第一电容C1和第二电容C2。像素驱动电路10还与发光元件L1连接。例如，第五晶体管T5被用作驱动晶体管，其他的晶体管被用作开关晶体管。例如，发光元件L1可以为各种类型的Micro LED，可以发红光、绿光、蓝光或白光等，本公开的实施例对此不作限制。
例如，开关电路210可以实现为第一晶体管T1。第一晶体管T1的栅极作为开关电路210的控制端211和第一节点N1连接，第一晶体管T1的第一极作为开关电路210的第一端212和第二节点N2连接，第一晶体管T1的第二极配置为和发光元件L1连接(例如，和发光元件L1的阳极连接)。需要说明的是，本公开的实施例不限于此，开关电路210也可以是由其他的组件组成的电路。
时间数据写入电路220可以实现为第二晶体管T2。第二晶体管T2的栅极配置为和第一扫描线(第一扫描端Gate1)连接以接收第一扫描信号，第二晶体管T2的第一极配置为和时间数据线(时间数据端Vdata_t)连接以接收时间数据信号，第二晶体管T2的第二极配置为和开关电路210的控制端211(第一节点N1)连接。需要说明的是，本公开的实施例不限于此，时间数据写入电路220也可以是由其他的组件组成的电路。
第一存储电路230可以实现为第一电容C1。第一电容C1的第一极配置为和开关电路210的控制端211(第一节点N1)连接，第一电容C1的第二极配置为和第一电压端Vcom连接以接收第一电压。例如，第一电压端Vcom配置为保持输入直流低电平信号，例如接地，将该直流低电平称为第一电压，以下各实施例与此相同，不再赘述。需要说明的是，本公开的实施例不限于此，第一存储电路230也可以是由其他的组件组成的电路。
第一发光控制电路240可以实现为第三晶体管T3。第三晶体管T3的栅极配置为和第一发光控制线(第一发光控制端EM1)连接，第三晶体管T3的第一极配置为和电流控制电路100连接以接收驱动电流，第三晶体管T3的第二极配置为和开关电路210的第一端212(第二节点N2)连接。需要说明的是，本公开的实施例不限于此，第一发光控制电路240也可以是由其他的组件组成的电路。
第二发光控制电路250可以实现为第四晶体管T4。第四晶体管T4的栅极配置为和第二发光控制线(第二发光控制端EM2)连接，第四晶体管T4的第一极配置为和电流控制电路100连接以接收驱动电流，第四晶体管T4的第二极配置为和开关电路210的第一端212(第二节点N2)连接。需要说明的是，本公开的实施例不限于此，第二发光控制电路250也可以是由其他的组件组成的电路。
驱动电路110可以实现为第五晶体管T5。第五晶体管T5的栅极作为驱动电路110的控制端113和第四节点N4连接，第五晶体管T5的第一极作为驱动电路110的第一端111和第三节点N3连接，第五晶体管T5的第二极作为驱动电路110的第二端112和第五节点N5连接并配置为和时间控制电路200连接(例如，和第三晶体管T3的第一极以及第四晶体管T4的第一极连接)。需要说明的是，本公开的实施例不限于此，驱动电路110也可以是由其他的组件组成的电路，例如，驱动电路110可以具有两组驱动晶体管，该两组驱动晶体管可以根据具体情况进行切换。
显示数据写入电路120可以实现为第六晶体管T6。第六晶体管T6的栅极配置为和第二扫描线(第二扫描端Gate2)连接以接收第二扫描信号，第六晶体管T6的第一极配置为和显示数据线(显示数据端Vdata_d)连接以接收显示数据信号，第六晶体管T6的第二极配置为和驱动电路110的第一端111(第三节点N3)连接。需要说明的是，本公开的实施例中，第六晶体管T6与第五晶体管T5的连接关系不受限制。例如，在另一些实施例中，在不包括补偿电路140的情形下，第六晶体管T6的第二极可以和第五晶体管T5的栅极连接，以将显示数据信号写入第五晶体管T5的栅极。显示数据写入电路120可以是由其他的组件组成的电路，本公开的实施例对此不作限制。
第二存储电路130可以实现为第二电容C2。第二电容C2的第一极配置为和驱动电路110的控制端113(第四节点N4)连接，第二电容C2的第二极配置为和第二电压端VDD连接以接收第二电压。需要说明的是，本公开的实施例不限于此，第二存储电路130也可以是由其他的组件组成的电路，例如，第二存储电路130可以包括两个彼此并联/串联的电容。
补偿电路140可以实现为第七晶体管T7。第七晶体管T7的栅极配置为和第二扫描线(第二扫描端Gate2)连接以接收第二扫描信号，第七晶体管T7的第一极配置为和驱动电路110的控制端113(第四节点N4)连接，第七晶体管T7的第二极配置为和驱动电路110的第二端112(第五节点N5)连接。需要说明的是，本公开的实施例不限于此，补偿电路140也可以是由其他的组件组成的电路。
第三发光控制电路150可以实现为第八晶体管T8。第八晶体管T8的栅极配置为和第三发光控制线(第三发光控制端EM3)连接以接收第三发光控制信号，第八晶体管T8的第一极配置为和第二电压端VDD连接，第八晶体管T8的第二极配置为和驱动电路110的第一端111(第三节点N3)连接。需要说明的是，本公开的实施例不限于此，第三发光控制电路150也可以是由其他的组件组成的电路。
复位电路160可以实现为第九晶体管T9。第九晶体管T9的栅极配置为和复位信号线(复位信号端RST)连接以接收复位信号，第九晶体管T9的第一极配置为和驱动电路110的控制端113(第四节点N4)连接，第九晶体管T9的第二极配置为和复位电压端Vint连接以接收复位电压。需要说明的是，本公开的实施例不限于此，复位电路160也可以是由其他的组件组成的电路。
发光元件300可以实现为发光元件L1(例如，Micro LED)。发光元件L1的第一端(这里为阳极)和第一晶体管T1的第二极连接，发光元件L1的第二端(这里为阴极)和第三电压端VSS连接以接收第三电压。例如，第三电压端VSS配置为保持输入直流低电平信号，例如接地，将该直流低电平称为第三电压，以下各实施例与此相同，不再赘述。例如，在一些实施例中，第三电压端VSS可以与第一电压端Vcom连接到同一个电压端。例如，在一个显示面板中，当像素驱动电路10呈阵列排布时，发光元件L1的阴极可以电连接到同一个电压端，即采用共阴极连接方式。
例如，在该实施例中，第三晶体管T3和第四晶体管T4并联在第五节点N5和第二节点N2之间，因此驱动电流可以通过第三晶体管T3和第四晶体管T4中的任意一个在第五节点N5和第二节点N2之间传输。例如，第八晶体管T8、第五晶体管T5、第一晶体管T1、发光元件L1与第三晶体管T3和第四晶体管T4二者中的任意一个连接在第二电压端VDD和第三电压端VSS之间，从而提供驱动电流的电流路径，使发光元件L1在驱动电流的驱动下发光。需要说明的是，本公开的一些实施例中，第八晶体管T8、第五晶体管T5、第一晶体管T1、发光元件L1、第三晶体管T3和第四晶体管T4的连接顺序不受图中所示情形的限制，可以为任意适当的连接顺序，只要能够提供驱动电流的电流路径，并且使第三晶体管T3和第四晶体管T4并联在该电流路径中即可。
图8为图2中所示的像素驱动电路的一种具体实现示例的电路图。如图8所示，像素驱动电路10包括第一至第四晶体管T1-T4、第十晶体管T10、第十一晶体管T11、第一电容C1和第三电容C3。该像素驱动电路10还与发光元件L1连接。第一至第四晶体管T1-T4、第一电容C1和发光元件L1的连接方式与图7中所示的像素驱动电路10基本相同，此处不再赘述。
在该实施例中，电流控制电路100仅包括驱动电路110、显示数据写入电路120和第二存储电路130，且电流控制电路100可以实现为基本的2T1C电路。例如，如图8所示，驱动电路110可以实现为第十晶体管T10，第十晶体管T10的栅极配置为和显示数据写入电路120连接，第十晶体管T10的第一极配置为和第二电压端VDD连接，第十晶体管T10的第二极配置为和第三晶体管T3的第一极连接。显示数据写入电路120可以实现为第十一晶体管T11，第十一晶体管T11的栅极配置为和第二扫描线(第二扫描端Gate2)连接以接收第二扫描信号，第十一晶体管T11的第一极配置为和显示数据线(显示数据端Vdata_d)连接以接收显示数据信号，第十一晶体管T11的第二极配置为和第十晶体管T10的栅极连接。第二存储电路130可以实现为第三电容C3，第三电容C3的第一极配置为和第十晶体管T10的栅极连接，第三电容C3的第二极配置为和第二电压端VDD连接。
需要说明的是，本公开的一些实施例中，像素驱动电路10中的电流控制电路100可以实现为通常的任意结构的像素驱动电路，例如2T1C、4T1C、4T2C等。相应地，时间控制电路200中提供驱动电流的电流路径的晶体管(例如，第一晶体管T1、第三晶体管T3和第四晶体管T4)与上述2T1C、4T1C、4T2C等电路中的驱动晶体管的连接顺序不受限制，例如，在另一些实施例中，第十晶体管T10也可以连接在第一晶体管T1和发光元件L1之间。
需要注意的是，在本公开的各个实施例的说明中，第一节点N1、第二节点N2、第三节点N3、第四节点N4和第五节点N5并非表示实际存在的部件，而是表示电路图中相关电连接的汇合点。
需要说明的是，本公开的实施例中采用的晶体管均可以为薄膜晶体管、场效应晶体管或其他特性相同的开关器件，本公开的实施例中均以薄膜晶体管为例进行说明。这里采用的晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在结构上可以是没有区别的。在本公开的实施例中，为了区分晶体管除栅极之外的两极，直接描述了其中一极为第一极，另一极为第二极。
另外，在本公开的实施例中的晶体管均以P型晶体管为例进行说明，此时，晶体管的第一极是源极，第二极是漏极。需要说明的是，本公开包括但不限于此。例如，本公开的实施例提供的像素驱动电路10中的一个或多个晶体管也可以采用N型晶体管，此时，晶体管第一极是漏极，第二极是源极，只需将选定类型的晶体管的各极参照本公开的实施例中的相应晶体管的各极相应连接，并且使相应的电压端和信号端提供对应的高电平信号或低电平信号即可。当采用N型晶体管时，可以采用氧化铟镓锌(Indium Gallium Zinc Oxide，IGZO)作为薄膜晶体管的有源层，相对于采用低温多晶硅(Low Temperature Poly Silicon，LTPS)或非晶硅(例如氢化非晶硅)作为薄膜晶体管的有源层，可以有效减小晶体管的尺寸以及防止漏电流。当采用P型晶体管时，可以采用低温多晶硅(LTPS)或非晶硅(例如氢化非晶硅)作为薄膜晶体管的有源层。
图9为本公开一些实施例提供的一种像素驱动电路的信号时序图。下面结合图9所示的信号时序图，对图7所示的像素驱动电路10的工作原理进行说明。并且，这里以各个晶体管为P型晶体管为例进行说明，即各个晶体管的栅极在接入低电平时导通，而在接入高电平时截止，但是本公开的实施例不限于此。
在图9中以及下面的描述中，RST、Gate1、Gate2、EM1、EM2、EM3、Vdata_d、Vdata_t等既用于表示相应的信号端，也用于表示相应的信号。在图9所示的第一至第十三阶段1-13中，该像素驱动电路10可以分别进行如下操作。
在第一阶段1，复位信号端RST提供低电平信号，第九晶体管T9导通，将复位电压端Vint的低电平信号(图中未示出)输入到第四节点N4。第五晶体管T5的栅极和第二电容C2被第四节点N4的低电平复位。并且，第五晶体管T5在第四节点N4的低电平的作用下导通并保持至下一阶段，以便于在下一阶段中写入显示数据信号。
在第二阶段2，第二扫描端Gate2和显示数据端Vdata_d提供低电平信号，第六晶体管T6和第七晶体管T7均导通。第五晶体管T5保持导通。因此，显示数据端Vdata_d提供的显示数据信号通过第六晶体管T6、第五晶体管T5和第七晶体管T7形成的路径写入到第四节点N4并被第二电容C2存储。容易理解，第三节点N3的电位保持为Vdata_d，同时根据第五晶体管T5的自身特性，当第四节点N4的电位变为Vdata_d+Vth时，第五晶体管T5截止，充电过程结束。这里，Vth表示第五晶体管T5的阈值电压，由于在本实施例中，第五晶体管T5是以P型晶体管为例进行说明的，所以此处阈值电压Vth可以是个负值。由于第四节点N4的电位为Vdata_d+Vth，因此包括显示数据信号Vdata_d和阈值电压Vth的相关信息存储在了第二电容C2中，以用于在后续的发光阶段中提供显示数据并对第五晶体管T5自身的阈值电压Vth进行补偿。
在第三阶段3，第三发光控制端EM3提供低电平信号，第八晶体管T8导通。由于此时第四节点N4的电位为Vdata_d+Vth，第三节点N3的电位为VDD，所以第五晶体管T5导通。第一扫描端Gate1和时间数据端Vdata_t提供低电平信号，第二晶体管T2导通，将时间数据端Vdata_t提供的时间数据信号写入第一节点N1并被第一电容C1存储。第一晶体管T1在第一节点N1的低电平的作用下导通。第一发光控制端EM1和第二发光控制端EM2提供高电平信号，因此第三晶体管T3和第四晶体管T4均截止，发光元件L1在此阶段不发光。需要说明的是，在另一个示例中，时间数据端Vdata_t此时也可以提供高电平信号，则第一晶体管T1会相应地截止。
在第四阶段4，第八晶体管T8、第五晶体管T5和第一晶体管T1保持导通。第一发光控制端EM1提供低电平信号，第三晶体管T3导通。第二电压端VDD、第八晶体管T8、第五晶体管T5、第三晶体管T3、第一晶体管T1、发光元件L1和第三电压端VSS形成了一条电流路径，因此发光元件L1被驱动电流驱动从而发光。此时，驱动电流的大小根据第二阶段2中写入的显示数据信号Vdata_d确定，是否发光由第三阶段3中写入的时间数据信号Vdata_t确定，并且在发光的情形下，发光时间等于第一发光控制信号EM1在该阶段中的有效电平脉宽t1。需要说明的是，在另一些实施例中，若第三阶段3中时间数据端Vdata_t提供的是高电平信号，则第一晶体管T1会保持截止，发光元件L1在此阶段不会发光。
例如，流经发光元件L1的驱动电流IL1的值可以根据下述公式得出：
IL1＝K(VGS-Vth)2
＝K[(Vdata_d+Vth-VDD)-Vth]2
＝K(Vdata_d-VDD)2
在上述公式中，Vth表示第五晶体管T5的阈值电压，VGS表示第五晶体管T5的栅极和源极(这里为第一极)之间的电压，K为与第五晶体管T5本身相关的常数值。从上述公式可以看出，流经发光元件L1的驱动电流IL1不再与第五晶体管T5的阈值电压Vth有关，由此可以实现对该像素驱动电路10的补偿，解决了驱动晶体管(例如第五晶体管T5)由于工艺制程及长时间的操作造成阈值电压漂移的问题，消除其对驱动电流IL1的影响，从而可以改善采用该像素驱动电路10的显示装置的显示效果。
在第五阶段5，第八晶体管T8、第五晶体管T5和第一晶体管T1保持导通。第二发光控制端EM2提供低电平信号，第四晶体管T4导通。第二电压端VDD、第八晶体管T8、第五晶体管T5、第四晶体管T4、第一晶体管T1、发光元件L1和第三电压端VSS形成了一条电流路径，因此发光元件L1被驱动电流驱动从而继续发光。此时，驱动电流的大小根据第二阶段2中写入的显示数据信号Vdata_d确定，也即与第四阶段4中的驱动电流的大小相同。是否发光由第三阶段3中写入的时间数据信号Vdata_t确定，并且在发光的情形下，发光时间等于第二发光控制信号EM2在该阶段中的有效电平脉宽x1。需要说明的是，在另一些实施例中，若第三阶段3中时间数据端Vdata_t提供的是高电平信号，则第一晶体管T1会保持截止，发光元件L1在此阶段不会发光。
在第六阶段6，第一发光控制端EM1和第二发光控制端EM2均提供高电平信号，第三晶体管T3和第四晶体管T4均截止，因此驱动电流的电流路径断开，发光元件L1不发光。
在第七阶段7，第八晶体管T8和第五晶体管T5保持导通。第一扫描端Gate1和时间数据端Vdata_t提供低电平信号，第二晶体管T2导通，将时间数据端Vdata_t提供的时间数据信号写入第一节点N1并被第一电容C1存储。第一晶体管T1在第一节点N1的低电平的作用下导通。第一发光控制端EM1和第二发光控制端EM2提供高电平信号，因此第三晶体管T3和第四晶体管T4均截止，发光元件L1在此阶段不发光。需要说明的是，在另一些实施例中，时间数据端Vdata_t此时也可以提供高电平信号，则第一晶体管T1会相应地截止。
在第八阶段8，第八晶体管T8、第五晶体管T5和第一晶体管T1保持导通。第一发光控制端EM1提供低电平信号，第三晶体管T3导通。第二电压端VDD、第八晶体管T8、第五晶体管T5、第三晶体管T3、第一晶体管T1、发光元件L1和第三电压端VSS形成了一条电流路径，因此发光元件L1被驱动电流驱动从而发光。此时，驱动电流的大小仍然根据第二阶段2中写入的显示数据信号Vdata_d确定，是否发光由第七阶段7中写入的时间数据信号Vdata_t确定，并且在发光的情形下，发光时间等于第一发光控制信号EM1在该阶段中的有效电平脉宽t2。需要说明的是，在另一些实施例中，若第七阶段7中时间数据端Vdata_t提供的是高电平信号，则第一晶体管T1会保持截止，发光元件L1在此阶段不会发光。
在第九阶段9，第八晶体管T8、第五晶体管T5和第一晶体管T1保持导通。第二发光控制端EM2提供低电平信号，第四晶体管T4导通。第二电压端VDD、第八晶体管T8、第五晶体管T5、第四晶体管T4、第一晶体管T1、发光元件L1和第三电压端VSS形成了一条电流路径，因此发光元件L1被驱动电流驱动从而继续发光。此时，驱动电流的大小仍然根据第二阶段2中写入的显示数据信号Vdata_d确定，是否发光由第七阶段7中写入的时间数据信号Vdata_t确定，并且在发光的情形下，发光时间等于第二发光控制信号EM2在该阶段中的有效电平脉宽x2。需要说明的是，在另一些实施例中，若第七阶段7中时间数据端Vdata_t提供的是高电平信号，则第一晶体管T1会保持截止，发光元件L1在此阶段不会发光。
在第十阶段10，第一发光控制端EM1和第二发光控制端EM2均提供高电平信号，第三晶体管T3和第四晶体管T4均截止，因此驱动电流的电流路径断开，发光元件L1不发光。
在第十一阶段11，第八晶体管T8、第五晶体管T5保持导通。第一扫描端Gate1和时间数据端Vdata_t提供低电平信号，第二晶体管T2导通，将时间数据端Vdata_t提供的时间数据信号写入第一节点N1并被第一电容C1存储。第一晶体管T1在第一节点N1的低电平的作用下导通。第一发光控制端EM1和第二发光控制端EM2提供高电平信号，因此第三晶体管T3和第四晶体管T4均截止，发光元件L1在此阶段不发光。需要说明的是，在另一些实施例中，时间数据端Vdata_t此时也可以提供高电平信号，则第一晶体管T1会相应地截止。
在第十二阶段12，第八晶体管T8、第五晶体管T5和第一晶体管T1保持导通。第一发光控制端EM1提供低电平信号，第三晶体管T3导通。第二电压端VDD、第八晶体管T8、第五晶体管T5、第三晶体管T3、第一晶体管T1、发光元件L1和第三电压端VSS形成了一条电流路径，因此发光元件L1被驱动电流驱动从而发光。此时，驱动电流的大小仍然根据第二阶段2中写入的显示数据信号Vdata_d确定，是否发光由第十一阶段11中写入的时间数据信号Vdata_t确定，并且在发光的情形下，发光时间等于第一发光控制信号EM1在该阶段中的有效电平脉宽t3。需要说明的是，在另一些实施例中，若第十一阶段11中时间数据端Vdata_t提供的是高电平信号，则第一晶体管T1会保持截止，发光元件L1在此阶段不会发光。
在第十三阶段13，第八晶体管T8、第五晶体管T5和第一晶体管T1保持导通。第二发光控制端EM2提供低电平信号，第四晶体管T4导通。第二电压端VDD、第八晶体管T8、第五晶体管T5、第四晶体管T4、第一晶体管T1、发光元件L1和第三电压端VSS形成了一条电流路径，因此发光元件L1被驱动电流驱动从而继续发光。此时，驱动电流的大小仍然根据第二阶段2中写入的显示数据信号Vdata_d确定，是否发光由第十一阶段11中写入的时间数据信号Vdata_t确定，并且在发光的情形下，发光时间等于第二发光控制信号EM2在该阶段中的有效电平脉宽x3。需要说明的是，在另一些实施例中，若第十一阶段11中时间数据端Vdata_t提供的是高电平信号，则第一晶体管T1会保持截止，发光元件L1在此阶段不会发光。
例如，在显示过程中，每帧画面由第四阶段4(t1时段)、第五阶段5(x1时段)、第八阶段8(t2时段)、第九阶段9(x2时段)、第十二阶段12(t3时段)和第十三阶段13(x3时段)中任意一个或多个时段所显示的画面叠加而成。例如，在每帧画面中，该像素驱动电路10进行多次扫描以多次写入时间数据信号Vdata_t，且与多次扫描对应的发光时间分别为t1+x1、t2+x2和t3+x3。例如，t1+x1、t2+x2和t3+x3的时间彼此不同，且t1+x1、t2+x2和t3+x3可以为前文所述的二进制单位时长。例如，在一个示例中，t1+x1＝48H，t2+x2＝24H，t3+x3＝12H。t1、t2、t3例如可以为前文所述的时长3H+m*2H，且t1、t2、t3彼此不同。x1、x2、x3例如可以为前文所述的时长H，且三者例如彼此相同。在上述实施例中，在第一发光控制信号EM1控制发光时间t1、t2、t3的基础上，通过第二发光控制信号EM2控制发光时间x1、x2、x3以对t1、t2、t3与二进制单位时长的差异进行补偿，从而实现对灰阶亮度的补偿，由此可以在多次扫描的情形下实现二进制单位时长控制，提高时长控制的灵活性，提升显示面板的显示效果。
另外，在上述实施例中，t1时段和x1时段彼此连续且没有重叠，然而在一些实施例中t1时段和x1时段可以彼此连续且部分重叠，或者在一些实施例中t1时段和x1时段可以彼此不连续，只要t1+x1在时域中的总长度满足要求即可，例如如上所述的t1+x1＝48H。类似地，t2时段和x2时段彼此连续且没有重叠，然而在一些实施例中t2时段和x2时段可以彼此连续且部分重叠，或者在一些实施例中t2时段和x2时段可以彼此不连续，只要t2+x2在时域中的总长度满足要求即可，例如如上所述的t2+x2＝24H。类似地，t3时段和x3时段彼此连续且没有重叠，然而在一些实施例中t3时段和x3时段可以彼此连续且部分重叠，或者在一些实施例中t3时段和x3时段可以彼此不连续，只要t3+x3在时域中的总长度满足要求即可，例如如上所述的t3+x3＝12H。
例如，在第三阶段3写入的时间数据信号Vdata_t为Vdata1，在第七阶段7写入的时间数据信号Vdata_t为Vdata2，在第十一阶段11写入的时间数据信号Vdata_t为Vdata3。三个时间数据信号Vdata1、Vdata2和Vdata3可以根据需要分别设置为高电平或低电平(即可以分别设置为逻辑“1”或逻辑“0”)。当Vdata1、Vdata2和Vdata3分别为“0”、“0”、“0”时，即如图9所示，则发光元件L1在t1、x1、t2、x2、t3和x3时段均发光，该帧画面由相应的画面叠加而成。例如，在另一个示例中，Vdata1、Vdata2和Vdata3分别为“1”、“1”、“0”，则发光元件L1仅在t3和x3时段发光，该帧画面由相应的画面叠加而成。需要说明的是，Vdata1、Vdata2和Vdata3可以根据需要设置，不限于上述示例中描述的设置方式，因此每帧画面可以有多种叠加方式，以满足对灰度的要求，并且可以提高对比度。
在本公开的一些实施例中，时间数据信号Vdata1、Vdata2和Vdata3决定了发光元件L1在相应的时间段内是否发光，第一发光控制信号EM1和第二发光控制信号EM2决定了发光元件L1在相应的时间段内的发光时间，显示数据信号Vdata_d决定了驱动电流的大小，从而上述参数共同控制显示每帧画面。
需要说明的是，该实施例以一帧之内进行3次扫描(即进行3次时间数据信号的写入)为例进行说明，但这并不构成对本公开实施例的限制，根据实际需求，扫描次数还可以为4次、5次等任意次数。
需要说明的是，本公开的一些实施例中，t1、t2、t3、x1、x2、x3的具体时间长度不受限制，t1+x1、t2+x2、t3+x3的具体时间长度也不受限制，可以根据实际需求而定，不限于上述示例中描述的方式。并且，x1、x2、x3的具体时间长度可以相同，也可以不同，这可以根据实际需求而定，本公开的实施例对此不作限制。
需要说明的是，该实施例以第三发光控制信号EM3不同于第一发光控制信号EM1为例进行说明，在本公开其他一些实施例中，第三发光控制信号EM3也可以与第一发光控制信号EM1为同一个信号以减少信号线的数量，第三发光控制信号EM3还可以是不同于图9中所示波形的其他信号，只需使第三发光控制信号EM3的有效电平区间包括或等于第一发光控制信号的有效电平区间即可，本公开的实施例对此不作限制。
例如，第一发光控制信号EM1和第二发光控制信号EM2可以分别由通常的栅极驱动电路中级联的移位寄存器单元提供，例如分别由如图10所示的8T2C电路提供，或者分别由如图11所示的10T3C电路提供，还可以由其他适用的电路提供，本公开的实施例对此不作限制。关于如图10所示的8T2C电路和如图11所示的10T3C电路的工作原理可以参考常规设计，此处不再详述。下面结合图12所示的信号时序，对如图10所示的8T2C电路的输出信号作简单说明。
例如，第一扫描信号Gate1、第二扫描信号Gate2、第一发光控制信号EM1和第二发光控制信号EM2分别由8T2C电路提供，也即是，采用4个8T2C电路分别提供上述4个信号。在图12中，G1_STV、G1_CK和G1_CB信号对应于提供第一扫描信号Gate1的8T2C电路中的GSTV、GCK和GCB信号；G2_STV、G2_CK和G2_CB信号对应于提供第二扫描信号Gate2的8T2C电路中的GSTV、GCK和GCB信号；ESTV1、ECK1和ECB1信号对应于提供第一发光控制信号EM1的8T2C电路中的GSTV、GCK和GCB信号；ESTV2、ECK2和ECB2信号对应于提供第二发光控制信号EM2的8T2C电路中的GSTV、GCK和GCB信号。例如，ECK1和ECB1信号的有效电平脉宽为0.5H，占空比为25％。图12还示出了对应于相邻两行像素单元的信号，Gate1(1)、Gate2(1)、EM1(1)、EM2(1)、Vdata_d(1)和Vdata_t(1)对应于第一行像素单元的第一扫描信号Gate1、第二扫描信号Gate2、第一发光控制信号EM1、第二发光控制信号EM2、显示数据信号Vdata_d和时间数据信号Vdata_t，Gate1(2)、Gate2(2)、EM1(2)、EM2(2)、Vdata_d(2)和Vdata_t(2)对应于第二行像素单元的第一扫描信号Gate1、第二扫描信号Gate2、第一发光控制信号EM1、第二发光控制信号EM2、显示数据信号Vdata_d和时间数据信号Vdata_t。
由图12可知，第一扫描信号Gate1和第二扫描信号Gate2的有效电平脉宽均为1H，复位信号RST的有效电平脉宽也为1H。例如，可以将相邻的上一行的第二扫描信号Gate2复用为本行的复位信号RST。在该实施例中，对于每一行像素单元，显示数据信号Vdata_d和第一次扫描的时间数据信号Vdata_t在同一时段内写入，因此可以为后续操作预留更多的时间，使发光元件L1具有更长的发光时间。在第一发光控制信号EM1的有效电平脉宽期间(例如t1时段或t2时段)，发光元件L1发光；在第一发光控制信号EM1变为无效电平后，第二发光控制信号EM2变为有效电平(例如x1时段或x2时段)，发光元件L1继续发光，从而实现了对发光时间的补偿，使得发光元件L1的发光时间为二进制单位时长。
类似地，图11所示的10T3C电路可以采用如图13所示的信号时序。该信号时序与图12所示的信号时序基本相同，此处不再赘述。需要说明的是，本公开的一些实施例中，用于提供第一发光控制信号EM1和第二发光控制信号EM2的移位寄存器单元的电路结构不受限制，相应地，该移位寄存器单元的信号时序和工作方式也不受限制，只需能够提供满足要求的第一发光控制信号EM1和第二发光控制信号EM2即可。例如，提供第一发光控制信号EM1的移位寄存器单元与提供第二发光控制信号EM2的移位寄存器单元的电路结构可以相同，也可以不同，本公开的实施例对此不作限制。
本公开至少一实施例还提供一种显示面板，包括呈阵列分布的多个像素单元，该像素单元包括本公开任一实施例所述的像素驱动电路和与该像素驱动电路连接的发光元件。该显示面板可以在多次扫描的情形下实现二进制单位时长控制，提高时长控制的灵活性，从而实现对灰阶亮度的补偿，提升显示面板的显示效果。
图14为本公开一些实施例提供的一种显示面板的示意框图。如图14所示，显示面板2000设置在显示装置20中，并与栅极驱动器2011、2012以及数据驱动器2030电连接。显示装置20还包括定时控制器2020。显示面板2000包括根据多条扫描线GL和多条数据线DL交叉限定的像素单元P；栅极驱动器2011用于驱动多条扫描线GL1；栅极驱动器2012用于驱动多条扫描线GL2；数据驱动器2030用于驱动多条数据线DL；定时控制器2020用于处理从显示装置20外部输入的图像数据RGB，向数据驱动器2030提供处理的图像数据RGB以及向栅极驱动器2011、2012以及数据驱动器2030输出扫描控制信号GCS和数据控制信号DCS，以对栅极驱动器2011、2012以及数据驱动器2030进行控制。
例如，显示面板2000包括多个像素单元P，像素单元P包括上述任一实施例中提供的像素驱动电路10，例如，包括如图7或图8所示的像素驱动电路10。例如，像素单元P还包括与像素驱动电路10连接的发光元件，该发光元件例如为发光二极管(例如Micro LED)。如图14所示，显示面板2000还包括多条扫描线GL1、GL2和多条数据线DL。例如，像素单元P设置在扫描线GL1、GL2和数据线DL的交叉区域。例如，每个像素单元P连接到5条扫描线GL1(分别提供第一扫描信号、第二扫描信号、复位信号、第一发光控制信号和第三发光控制信号)、1条扫描线GL2(提供第二发光控制信号)、2条数据线DL(分别提供显示数据信号和时间数据信号)、用于提供第一电压的第一电压线、用于提供第二电压的第二电压线和用于提供第三电压的第三电压线。例如，第一电压线、第二电压线或第三电压线可以用相应的板状公共电极(例如公共阳极或公共阴极)替代。需要说明的是，在图14中仅示出了部分的像素单元P、扫描线GL1、GL2和数据线DL。
例如，显示面板2000包括至少两个栅极驱动电路，例如至少包括栅极驱动器2011和2012，且第一发光控制信号和第二发光控制信号由该两个栅极驱动电路中不同的栅极驱动电路提供。例如，第一发光控制信号由栅极驱动器2011提供，而第二发光控制信号由栅极驱动器2012提供。由于第二发光控制信号由单独的栅极驱动器2012提供，且无需与其他信号匹配，因此可以实现时长H。例如，栅极驱动器2011还可以包括多个栅极驱动子电路，以用于分别提供第一扫描信号、第二扫描信号、复位信号、第一发光控制信号和第三发光控制信号等。例如，栅极驱动器2011、2012可以制作在阵列基板上以构成GOA(Gate-driver OnArray)。
例如，栅极驱动器2011、2012根据源自定时控制器2020的多个扫描控制信号GCS向多个扫描线GL1、GL2提供多个选通信号。多个选通信号包括第一扫描信号、第二扫描信号、复位信号、第一发光控制信号、第二发光控制信号和第三发光控制信号等。这些信号通过多个扫描线GL1、GL2提供给每个像素单元P。
例如，数据驱动器2030使用参考伽玛电压根据源自定时控制器2020的多个数据控制信号DCS将从定时控制器2020输入的数字图像数据RGB转换成显示数据信号和时间数据信号。数据驱动器2030向多条数据线DL提供转换的显示数据信号和时间数据信号。例如，数据驱动器2030还可以与多条第一电压线、多条第二电压线和多条第三电压线连接以分别提供第一电压、第二电压和第三电压。
例如，定时控制器2020对外部输入的图像数据RGB进行处理以匹配显示面板2000的大小和分辨率，然后向数据驱动器2030提供处理的图像数据。定时控制器2020使用从显示装置20外部输入的同步信号(例如点时钟DCLK、数据使能信号DE、水平同步信号Hsync以及垂直同步信号Vsync)产生多条扫描控制信号GCS和多条数据控制信号DCS。定时控制器2020分别向栅极驱动器2011、2012和数据驱动器2030提供产生的扫描控制信号GCS和数据控制信号DCS，以用于栅极驱动器2011、2012和数据驱动器2030的控制。
例如，栅极驱动器2011、2012和数据驱动器2030可以实现为半导体芯片。该显示装置20还可以包括其他部件，例如信号解码电路、电压转换电路等，这些部件例如可以采用已有的常规部件，这里不再详述。
例如，显示面板2000可以应用于电子书、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件中。例如，显示面板2000可以为Micro LED显示面板。
本公开至少一实施例还提供一种本公开任一实施例所述的像素驱动电路的驱动方法，利用该驱动方法可以在多次扫描的情形下实现二进制单位时长控制，提高时长控制的灵活性，从而实现对灰阶亮度的补偿，提升显示面板的显示效果。
例如，在一个示例中，像素驱动电路10的驱动方法包括如下操作：
输入显示数据信号、时间数据信号、第一发光控制信号和第二发光控制信号，使得电流控制电路100根据显示数据信号控制流过电流控制电路100的驱动电流的电流大小，使得时间控制电路200接收驱动电流并根据时间数据信号、第一发光控制信号和第二发光控制信号控制驱动电流的通过时间。
例如，在一个示例中，驱动电流的通过时间包括对应于不同显示灰阶的多个时长，该多个时长为二进制单位时长(例如为前文所述的48H、24H、12H、6H、3H等)。例如，该像素驱动电路10与发光元件300连接，发光元件300接收驱动电流且由驱动电流驱动，并根据驱动电流的电流大小和通过时间发光。
需要说明的是，关于该驱动方法的详细说明可以参考本公开的实施例中对于像素驱动电路10和显示面板2000的工作原理的描述，这里不再赘述。
有以下几点需要说明：
(1)本公开实施例附图只涉及到本公开一些实施例涉及到的结构，其他结构可参考通常设计。
(2)在不冲突的情况下，本公开的各个实施例及实施例中的特征可以相互组合以得到新的实施例。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (21)

1.一种像素驱动电路，包括：电流控制电路和时间控制电路；其中，
所述电流控制电路配置为接收显示数据信号并根据所述显示数据信号控制流过所述电流控制电路的驱动电流的电流大小；
所述时间控制电路，其中，所述时间控制电路包括第一发光控制电路和第二发光控制电路，所述第一发光控制电路和第二发光控制电路并联，所述时间控制电路配置为接收所述驱动电流，以及接收时间数据信号、第一发光控制信号和第二发光控制信号，并根据所述时间数据信号、所述第一发光控制信号和所述第二发光控制信号，通过所述第一发光控制电路和所述第二发光控制电路控制所述驱动电流的通过时间。
2.根据权利要求1所述的像素驱动电路，其中，所述时间控制电路还包括：开关电路、时间数据写入电路、第一存储电路；
所述开关电路包括控制端和第一端，且配置为响应于所述时间数据信号控制所述开关电路是否导通以允许所述驱动电流是否通过所述开关电路；
所述时间数据写入电路与所述开关电路的控制端连接，且配置为响应于第一扫描信号将所述时间数据信号写入所述开关电路的控制端；
所述第一存储电路与所述开关电路的控制端连接，且配置为存储所述时间数据写入电路写入的所述时间数据信号；
所述第一发光控制电路与所述开关电路的第一端连接，且配置为响应于所述第一发光控制信号将所述驱动电流施加至所述开关电路的第一端；
所述第二发光控制电路配置为响应于所述第二发光控制信号将所述驱动电流施加至所述开关电路的第一端。
3.根据权利要求2所述的像素驱动电路，其中，所述时间控制电路与发光元件连接，
通过所述第一发光控制电路和所述开关电路将所述驱动电流施加至所述发光元件以驱动所述发光元件发光的时间为第一时间，
通过所述第二发光控制电路和所述开关电路将所述驱动电流施加至所述发光元件以驱动所述发光元件发光的时间为补偿时间，
所述通过时间为所述第一时间与所述补偿时间之和。
4.根据权利要求2或3所述的像素驱动电路，其中，所述开关电路包括第一晶体管；
所述第一晶体管的栅极作为所述开关电路的控制端，所述第一晶体管的第一极作为所述开关电路的第一端，所述第一晶体管的第二极配置为和发光元件连接。
5.根据权利要求2或3所述的像素驱动电路，其中，所述时间数据写入电路包括第二晶体管；
所述第二晶体管的栅极配置为和第一扫描线连接以接收所述第一扫描信号，所述第二晶体管的第一极配置为和时间数据线连接以接收所述时间数据信号，所述第二晶体管的第二极配置为和所述开关电路的控制端连接。
6.根据权利要求2或3所述的像素驱动电路，其中，所述第一存储电路包括第一电容；
所述第一电容的第一极配置为和所述开关电路的控制端连接，所述第一电容的第二极配置为和第一电压端连接以接收第一电压。
7.根据权利要求2或3所述的像素驱动电路，其中，所述第一发光控制电路包括第三晶体管；
所述第三晶体管的栅极配置为和第一发光控制线连接以接收所述第一发光控制信号，所述第三晶体管的第一极配置为和所述电流控制电路连接，所述第三晶体管的第二极配置为和所述开关电路的第一端连接。
8.根据权利要求2或3所述的像素驱动电路，其中，所述第二发光控制电路包括第四晶体管；
所述第四晶体管的栅极配置为和第二发光控制线连接以接收所述第二发光控制信号，所述第四晶体管的第一极配置为和所述电流控制电路连接，所述第四晶体管的第二极配置为和所述开关电路的第一端连接。
9.根据权利要求1-3任一所述的像素驱动电路，其中，所述电流控制电路包括驱动电路、显示数据写入电路和第二存储电路；
所述驱动电路包括控制端、第一端和第二端，且配置为根据所述显示数据信号控制所述驱动电流的电流大小；
所述显示数据写入电路与所述驱动电路的第一端或控制端连接，且配置为响应于第二扫描信号将所述显示数据信号写入所述驱动电路的第一端或控制端；
所述第二存储电路与所述驱动电路的控制端连接，且配置为存储所述显示数据写入电路写入的所述显示数据信号。
10.根据权利要求9所述的像素驱动电路，其中，所述电流控制电路还包括补偿电路、第三发光控制电路和复位电路；
所述补偿电路与所述驱动电路的控制端以及第二端连接，且配置为响应于所述第二扫描信号以及写入到所述驱动电路的第一端的所述显示数据信号对所述驱动电路进行补偿；
所述第三发光控制电路与所述驱动电路的第一端连接，且配置为响应于第三发光控制信号将第二电压端的第二电压施加至所述驱动电路的第一端；
所述复位电路与所述驱动电路的控制端连接，且配置为响应于复位信号将复位电压端的复位电压施加至所述驱动电路的控制端。
11.根据权利要求9所述的像素驱动电路，其中，所述驱动电路包括第五晶体管；
所述第五晶体管的栅极作为所述驱动电路的控制端，所述第五晶体管的第一极作为所述驱动电路的第一端，所述第五晶体管的第二极作为所述驱动电路的第二端并配置为和所述时间控制电路连接。
12.根据权利要求9所述的像素驱动电路，其中，所述显示数据写入电路包括第六晶体管；
所述第六晶体管的栅极配置为和第二扫描线连接以接收所述第二扫描信号，所述第六晶体管的第一极配置为和显示数据线连接以接收所述显示数据信号，所述第六晶体管的第二极配置为和所述驱动电路的第一端或控制端连接。
13.根据权利要求9所述的像素驱动电路，其中，所述第二存储电路包括第二电容；
所述第二电容的第一极配置为和所述驱动电路的控制端连接，所述第二电容的第二极配置为和第二电压端连接以接收第二电压。
14.根据权利要求10所述的像素驱动电路，其中，所述补偿电路包括第七晶体管；
所述第七晶体管的栅极配置为和第二扫描线连接以接收所述第二扫描信号，所述第七晶体管的第一极配置为和所述驱动电路的控制端连接，所述第七晶体管的第二极配置为和所述驱动电路的第二端连接。
15.根据权利要求10所述的像素驱动电路，其中，所述第三发光控制电路包括第八晶体管；
所述第八晶体管的栅极配置为和第三发光控制线连接以接收所述第三发光控制信号，所述第八晶体管的第一极配置为和所述第二电压端连接，所述第八晶体管的第二极配置为和所述驱动电路的第一端连接。
16.根据权利要求10所述的像素驱动电路，其中，所述复位电路包括第九晶体管；
所述第九晶体管的栅极配置为和复位信号线连接以接收所述复位信号，所述第九晶体管的第一极配置为和所述驱动电路的控制端连接，所述第九晶体管的第二极配置为和所述复位电压端连接。
17.一种显示面板，包括呈阵列分布的多个像素单元，其中，所述像素单元包括如权利要求1-16任一所述的像素驱动电路和与所述像素驱动电路连接的发光元件。
18.根据权利要求17所述的显示面板，还包括至少两个栅极驱动电路，其中，所述第一发光控制信号和所述第二发光控制信号分别由所述至少两个栅极驱动电路中不同的栅极驱动电路提供。
19.根据权利要求17所述的显示面板，其中，所述发光元件包括发光二极管。
20.一种如权利要求1-16任一所述的像素驱动电路的驱动方法，包括：
输入所述显示数据信号、所述时间数据信号、所述第一发光控制信号和所述第二发光控制信号，使得所述电流控制电路根据所述显示数据信号控制流过所述电流控制电路的驱动电流的电流大小，使得所述时间控制电路接收所述驱动电流并根据所述时间数据信号、所述第一发光控制信号和所述第二发光控制信号，通过所述第一发光控制电路和所述第二发光控制电路控制所述驱动电流的通过时间。
21.根据权利要求20所述的像素驱动电路的驱动方法，其中，所述通过时间包括对应于不同显示灰阶的多个时长，所述多个时长为二进制单位时长。
CN201980000092.4A 2019-01-25 2019-01-25 像素驱动电路及其驱动方法、显示面板 Active CN111742359B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2019/073219 WO2020151007A1 (zh) 2019-01-25 2019-01-25 像素驱动电路及其驱动方法、显示面板

Publications (2)

Publication Number Publication Date
CN111742359A CN111742359A (zh) 2020-10-02
CN111742359B true CN111742359B (zh) 2022-01-11

Family

ID=71735987

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980000092.4A Active CN111742359B (zh) 2019-01-25 2019-01-25 像素驱动电路及其驱动方法、显示面板

Country Status (6)

Country Link
US (1) US11315480B2 (zh)
EP (1) EP3916711B1 (zh)
JP (1) JP2022525484A (zh)
KR (1) KR102582551B1 (zh)
CN (1) CN111742359B (zh)
WO (1) WO2020151007A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108538241A (zh) * 2018-06-29 2018-09-14 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
CN110021263B (zh) * 2018-07-05 2020-12-22 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
CN110648630B (zh) * 2019-09-26 2021-02-05 京东方科技集团股份有限公司 像素驱动电路、像素驱动方法、显示面板和显示装置
CN112837649B (zh) * 2019-11-01 2022-10-11 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板、显示装置
KR20220088130A (ko) 2020-12-18 2022-06-27 주식회사 엘엑스세미콘 디스플레이패널 및 화소구동장치
CN113160761B (zh) * 2021-04-20 2023-10-03 惠州市华星光电技术有限公司 驱动方法、驱动电路及显示装置
CN115668344A (zh) * 2021-04-21 2023-01-31 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板及其驱动方法
CN113707077B (zh) * 2021-08-25 2023-01-20 京东方科技集团股份有限公司 一种像素驱动电路及其驱动方法、显示基板
CN113990241B (zh) * 2021-11-02 2023-04-11 京东方科技集团股份有限公司 一种像素电路及其驱动方法、以及显示装置
CN116312351A (zh) * 2021-12-31 2023-06-23 湖北长江新型显示产业创新中心有限公司 一种显示面板和显示装置
CN114360433A (zh) * 2022-01-05 2022-04-15 深圳市华星光电半导体显示技术有限公司 像素电路及显示面板
CN114446245B (zh) * 2022-03-23 2023-06-30 武汉天马微电子有限公司 像素驱动电路及其驱动方法、显示面板及显示装置
CN114566124B (zh) * 2022-04-28 2022-07-12 惠科股份有限公司 发光单元驱动电路、显示面板和显示装置
WO2024128726A1 (ko) * 2022-12-15 2024-06-20 서울대학교산학협력단 마이크로 led의 pwm 구동을 위한 sweep 생성 회로와 그를 이용한 표시장치
CN115862537A (zh) * 2022-12-26 2023-03-28 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板、显示装置
KR20240106558A (ko) * 2022-12-29 2024-07-08 호서대학교 산학협력단 마이크로 led 디스플레이 화소 회로

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101123071A (zh) * 2006-08-08 2008-02-13 三星Sdi株式会社 像素和使用该像素的有机发光显示器
CN104252835A (zh) * 2013-06-28 2014-12-31 三星显示有限公司 有机发光二极管显示器及其驱动方法
CN107481664A (zh) * 2017-09-28 2017-12-15 京东方科技集团股份有限公司 显示面板及其驱动方法、显示装置
CN108470537A (zh) * 2018-06-14 2018-08-31 京东方科技集团股份有限公司 子像素电路、像素电路及其驱动方法和显示装置
CN108538241A (zh) * 2018-06-29 2018-09-14 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
CN108630151A (zh) * 2018-05-17 2018-10-09 京东方科技集团股份有限公司 像素电路及其驱动方法、阵列基板及显示装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004145069A (ja) * 2002-10-25 2004-05-20 Canon Inc 有機エレクトロルミネセンス表示装置
JP4583724B2 (ja) * 2003-05-16 2010-11-17 株式会社半導体エネルギー研究所 表示装置
JP4501785B2 (ja) * 2004-09-30 2010-07-14 セイコーエプソン株式会社 画素回路及び電子機器
KR100931469B1 (ko) * 2008-02-28 2009-12-11 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
WO2011013409A1 (ja) 2009-07-28 2011-02-03 シャープ株式会社 アクティブマトリクス基板、表示装置及び有機ｅｌ表示装置
JP2011048101A (ja) * 2009-08-26 2011-03-10 Renesas Electronics Corp 画素回路および表示装置
KR101869056B1 (ko) * 2012-02-07 2018-06-20 삼성디스플레이 주식회사 화소 및 이를 이용한 유기 발광 표시 장치
KR101986706B1 (ko) * 2012-10-15 2019-06-10 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그 구동방법
KR20140050361A (ko) * 2012-10-19 2014-04-29 삼성디스플레이 주식회사 화소, 이를 이용한 입체 영상 표시 장치 및 그의 구동 방법
US9786223B2 (en) * 2012-12-11 2017-10-10 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US9336717B2 (en) * 2012-12-11 2016-05-10 Ignis Innovation Inc. Pixel circuits for AMOLED displays
EP3271912A1 (en) * 2015-03-18 2018-01-24 BAE Systems PLC Digital display
CN106023900A (zh) * 2016-08-01 2016-10-12 上海天马有机发光显示技术有限公司 一种有机发光显示面板及其驱动方法
CN107644613B (zh) * 2017-10-16 2019-11-19 京东方科技集团股份有限公司 显示驱动方法、显示驱动装置和显示模组
CN108288456B (zh) * 2018-04-28 2021-03-19 京东方科技集团股份有限公司 一种像素驱动电路及其驱动方法、显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101123071A (zh) * 2006-08-08 2008-02-13 三星Sdi株式会社 像素和使用该像素的有机发光显示器
CN104252835A (zh) * 2013-06-28 2014-12-31 三星显示有限公司 有机发光二极管显示器及其驱动方法
CN107481664A (zh) * 2017-09-28 2017-12-15 京东方科技集团股份有限公司 显示面板及其驱动方法、显示装置
CN108630151A (zh) * 2018-05-17 2018-10-09 京东方科技集团股份有限公司 像素电路及其驱动方法、阵列基板及显示装置
CN108470537A (zh) * 2018-06-14 2018-08-31 京东方科技集团股份有限公司 子像素电路、像素电路及其驱动方法和显示装置
CN108538241A (zh) * 2018-06-29 2018-09-14 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置

Also Published As

Publication number Publication date
KR102582551B1 (ko) 2023-09-26
WO2020151007A1 (zh) 2020-07-30
JP2022525484A (ja) 2022-05-17
EP3916711A4 (en) 2022-07-27
CN111742359A (zh) 2020-10-02
EP3916711A1 (en) 2021-12-01
KR20200135524A (ko) 2020-12-02
EP3916711B1 (en) 2023-11-29
US20210225262A1 (en) 2021-07-22
US11315480B2 (en) 2022-04-26

Similar Documents

Publication Publication Date Title
CN111742359B (zh) 像素驱动电路及其驱动方法、显示面板
CN110021263B (zh) 像素电路及其驱动方法、显示面板
CN110021264B (zh) 像素电路及其驱动方法、显示面板
CN113838421B (zh) 像素电路及其驱动方法、显示面板
US11631369B2 (en) Pixel circuit and driving method thereof, display panel
CN110268465B (zh) 像素电路、显示面板及像素电路的驱动方法
US10978002B2 (en) Pixel circuit and driving method thereof, and display panel
CN207217082U (zh) 像素电路及显示装置
EP3736800A1 (en) Pixel circuit and driving method therefor, and display device
CN110021273B (zh) 像素电路及其驱动方法、显示面板
WO2019062579A1 (zh) 像素电路及其驱动方法、显示装置
CN109872692B (zh) 像素电路及其驱动方法、显示装置
CN108597450A (zh) 像素电路及其驱动方法、显示面板
CN108376534B (zh) 像素电路及其驱动方法、显示面板
CN109979394A (zh) 像素电路及其驱动方法、阵列基板及显示装置
US11205389B2 (en) Scan driver and display device having same
GB2620507A (en) Pixel circuit and driving method therefor and display panel
EP3726517A1 (en) Pixel circuit, method for driving same, display panel, and electronic device
CN207966467U (zh) 像素电路及显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant