WO2011013409A1 - アクティブマトリクス基板、表示装置及び有機ｅｌ表示装置 - Google Patents

Abstract

本発明は、電流発光素子の応答速度の低下が抑制されたアナログ階調駆動のアクティブマトリクス基板、表示装置及び有機ＥＬ表示装置を提供する。本発明のアクティブマトリクス基板は、電流発光素子及び駆動トランジスタを備える画素が設けられ、上記電流発光素子は、上記駆動トランジスタに電気的に接続された画素電極を有し、上記駆動トランジスタは、上記画素電極を介して上記電流発光素子に電流を供給するアナログ階調駆動のアクティブマトリクス基板であって、上記駆動トランジスタから上記電流発光素子に供給される電流の経路には、画素電極の電圧を調整する調整トランジスタが電気的に接続されているアクティブマトリクス基板である。

Description

アクティブマトリクス基板、表示装置及び有機ＥＬ表示装置

本発明は、アクティブマトリクス基板、表示装置及び有機ＥＬ表示装置に関する。より詳しくは、有機ＥＬ素子等の電流発光素子を備える表示装置に好適なアクティブマトリクス基板と、そのアクティブマトリクス基板を備える表示装置及び有機ＥＬ表示装置に関するものである。

有機ＥＬ表示装置の駆動方式には、パッシブマトリクス方式、アクティブマトリクス方式の２種類が存在する。アクティブマトリクス方式は、駆動方式の主流となりつつあり、特に、大型の表示装置の場合でその傾向が顕著である。

アクティブマトリクス方式の有機ＥＬ表示装置の画素には、通常、１つの有機ＥＬ素子に対して、データ信号を伝達するためのスイッチングトランジスタと、スイッチングトランジスタによって伝達されたデータ信号によって有機ＥＬ素子を駆動させる駆動トランジスタとが設けられている（例えば、特許文献１参照）。画素に設けられたこれらの部材と、走査線、信号線等の配線層との間には寄生容量が発生する。この寄生容量に起因するクロストークと呼ばれる表示不良を抑制する方法として、走査線及び信号線に対して電界シールドとなる電界パターンを配置する方法が開示されている（例えば、特許文献２参照）。

画素毎で駆動トランジスタの閾値電圧にバラツキがある場合、各画素の駆動トランジスタを同一のゲート電圧で駆動させると、駆動トランジスタから有機ＥＬ素子に供給される電流値にバラツキが発生し、表示ムラの原因となる。この問題を解決する方法として、デジタル階調駆動により、面積階調表現や時分割階調表現を行う方法が知られている。また、アナログ階調駆動の場合には、画素毎に、駆動トランジスタの閾値電圧の変動を検出し、かつ、その変動を補償するいわゆる補償回路を形成する方法が開示されている（例えば、特許文献３参照）。

特開２００６－４７９９９号公報 特開２００６－３０６３５号公報 特開２００５－３１６３０号公報

図７は、補償回路を備える従来の有機ＥＬ表示装置の画素を示す回路図である。この画素には、６つのトランジスタ（Ｔ１～Ｔ６）と、２つのコンデンサ（Ｃ１及びＣ２）と、１つの有機ＥＬ素子ＯＬＥＤとが設けられている。図７において、ｓｃａｎ［ｎ－１］、ｓｃａｎ［ｎ］は、それぞれ［ｎ－１］番目、［ｎ］番目の走査線であることを示し、Ｖｉｎｉ［ｎ］は、［ｎ］番目の初期化電圧線であることを示し、ｅｍ［ｎ］は、［ｎ］番目の発光制御線であることを示している。トランジスタＴ１は、走査線ｓｃａｎ［ｎ－１］から入力される走査信号に応答して、コンデンサＣ１、Ｃ２に格納されたデータ信号を初期化電圧線Ｖｉｎｉ［ｎ］を介して放電させることにより、トランジスタＴ４のゲート電圧を初期化する。トランジスタＴ２は、トランジスタＴ４の閾値電圧のバラツキを補償する。トランジスタＴ３は、走査線ｓｃａｎ［ｎ］から入力される走査信号に応答して、信号線ｄａｔａから入力されるデータ信号のスイッチングを行う。トランジスタＴ４は、トランジスタＴ３を介して入力されるデータ信号に応答して、有機ＥＬ素子ＯＬＥＤに供給する電流量を決定する。トランジスタＴ５は、発光制御線ｅｍ［ｎ］から入力される発光信号に応答して、電源線ＥＬＶＤＤからトランジスタＴ４に供給される電流のスイッチングを行う。トランジスタＴ６は、発光制御線ｅｍ［ｎ］から入力される発光信号に応答して、トランジスタＴ４から有機ＥＬ素子ＯＬＥＤに供給される電流のスイッチングを行う。コンデンサＣ１は、トランジスタＴ４に入力されたゲート電圧を格納する。コンデンサＣ２は、コンデンサＣ１を補助するためのものである。有機ＥＬ素子ＯＬＥＤは、トランジスタＴ４から供給された電流に対応して発光する。有機ＥＬ素子ＯＬＥＤの陽極は、トランジスタＴ６のドレインに接続され、有機ＥＬ素子ＯＬＥＤの陰極は、電源線ＥＬＶＳＳに接続されている。

次に、図７の回路図で示した画素における各部材の配置関係を図８、９を参照して説明する。図８は補償回路を備える従来の有機ＥＬ表示装置の画素を示す平面模式図であり、図９は、図８中のＸ１－Ｘ２線に沿った断面模式図である。

走査線ｓｃａｎ［ｎ－１］、ｓｃａｎ［ｎ］、ｓｃａｎ［ｎ＋１］と、発光制御線ｅｍ［ｎ］と、初期化電圧線Ｖｉｎｉとは、同一の階層（第一配線層）に形成され、図８の横方向に延伸している。なお、本明細書において、層Ａと層Ｂとが同一階層にあるとは、層Ａに接する下層と層Ｂに接する下層とが共通するか、層Ａに接する上層と層Ｂに接する上層とが共通するかの少なくともいずれかを満たすときを言う。また、信号線ｄａｔａは、第二配線層に形成され、図８の縦方向に延伸している。また、トランジスタＴ４のゲート電極１０２と、電源線ＥＬＶＤＤは、コンタクトホールを介して、第一配線層及び第二配線層に形成されており、第一配線層に配置された走査線等と重なる部分で、第一配線層から第二配線層に乗り換えられている。なお、図９においては、ゲート電極１０２の第二配線層に形成された部分のみが示されている。第一配線層は、第二配線層よりも基板１００に近い階層に配置されている。

走査線ｓｃａｎ［ｎ－１］、走査線ｓｃａｎ［ｎ＋１］、電源線ＥＬＶＤＤ、信号線ｄａｔａで区画される領域には、有機ＥＬ素子ＯＬＥＤの陽極として機能する画素電極１０３が一つずつ配置される。この領域が、一つの画素として機能する。画素には、トランジスタＴ１～Ｔ６の半導体層１０１と、トランジスタＴ４のゲート電極１０２とが配置される。Ａを付した領域は、有機ＥＬ表示装置の表示領域として機能する画素領域の開口部分を示している。

図９に示すように、層間絶縁膜１１０、第一電極（電源線ＥＬＶＤＤの第一配線層に形成された部分）、層間絶縁膜１１１及び層間絶縁膜１１２が、基板１００側からこの順に積層されている。半導体層１０１は、基板１００と層間絶縁膜１１０との間に配置されている。第一電極は、層間絶縁膜１１０と層間絶縁膜１１１との間に配置されている。第二電極（ゲート電極１０２及び電源線ＥＬＶＤＤの第二配線層に形成された部分）及び信号線ｄａｔａは、層間絶縁膜１１１と層間絶縁膜１１２との間に配置されている。画素電極１０３は、層間絶縁膜１１２上に配置されている。画素電極１０３の端部は、エッジカバー１１３で覆われている。エッジカバー１１３は、画素電極１０３の端部周辺を覆うことにより、画素電極１０３と、有機ＥＬ層を挟んで画素電極１０３に対向して配置される陰極（電源線ＥＬＶＳＳ）とが短絡することを防止することができる。エッジカバー１１３が形成されていない部分が、図８における開口Ａに相当する。

図７～９を用いて説明してきた有機ＥＬ表示装置において、階調間の応答を観測すると、階調を切り替えた直後のフレーム（１フレームは、１６．７ｍｓの表示期間）では本来の輝度に達することができず、それ以降のフレームでようやく本来の輝度に達するというステップ状の応答を示す現象が観測された。

図１０は、補償回路を備える従来の有機ＥＬ表示装置の応答特性の測定結果を示すグラフである。図１０は、黒表示から白表示に変更した場合の結果を示している。図１０に示すように、黒表示から白表示に変更した直後のフレームでは、それ以降のフレームと比較して、輝度が非常に低い。この結果は、１フレームの時間よりも応答時間（本来到達する輝度の９０％以上に達するまでの時間）が長いことを示している。応答時間が1フレームの時間よりも長くなると、画面をスクロールさせた（動画表示を行った）際に、「尾引き」と呼ばれる不要な線状のパターンが視認され、表示性能を落とす原因となる。このように、補償回路を有する従来の有機ＥＬ表示装置においては、有機ＥＬ素子が本来有する高速応答特性が発揮されていないという点で、改善の余地があった。

本発明は、上記現状に鑑みてなされたものであり、電流発光素子の応答速度の低下が抑制されたアナログ階調駆動のアクティブマトリクス基板、表示装置及び有機ＥＬ表示装置を提供することを目的とするものである。

本発明者は、電流発光素子の応答速度の低下が抑制されたアナログ階調駆動のアクティブマトリクス基板について種々検討したところ、電流発光素子の画素電極と、電流発光素子を駆動するためのトランジスタ（駆動トランジスタ）のゲート電極とが重なる領域に着目した。駆動トランジスタから電流発光素子に供給される電流の経路は出来るだけ短いことが好ましいため、電流発光素子と駆動トランジスタとは、互いに近接して配置されることが多い。また、発光領域を出来るだけ広く確保するという観点から、通常、画素電極の面積比率は高く設定されている。このような理由から、電流発光素子の画素電極と駆動トランジスタのゲート電極とは重なって配置されることが多く、寄生容量が発生しやすい。特に、補償回路を備える画素においては、画素に配置される部材が多く、各部材のレイアウトが複雑になるため、電流発光素子の画素電極と駆動トランジスタのゲート電極とが重なる領域が大きくなりやすい。また、図７～９に示した有機ＥＬ表示装置のように、補償回路が複数のトランジスタで構成されている場合には、電流発光素子の画素電極が、駆動トランジスタのゲート電極の全体と重なることもある。図７～９に示した有機ＥＬ表示装置においては、トランジスタＴ４（駆動トランジスタ）のゲート電極１０２と有機ＥＬ素子ＯＬＥＤの画素電極１０３（陽極）との間に、寄生容量（以下、Ｃａｄと記載する。）が発生する。本発明者は、このＣａｄが、図１０に示した測定結果において、ステップ状の応答が発生した原因ではないかと考えた。

上記検討結果を検証するため、図７～９に示した有機ＥＬ表示装置に対して、Ｃａｄを変化させた場合の応答波形のシミュレーション測定を行った。図１１、１２、１３は、それぞれＣａｄが０、２０、６０ｆＦの場合の応答波形のシミュレーション測定で得られた電流の応答波形を示すグラフである。

図１１～１３に示すように、Ｃａｄが０ｆＦの場合には、ステップ状の応答は見られないものの、Ｃａｄが２０、６０ｆＦの場合には、ステップ状の応答が発生している。図１２、１３の破線で囲まれた領域は、ステップ状の応答が発生している箇所を示している。また、Ｃａｄが２０ｆＦから６０ｆＦへと大きくなるにつれて、１フレーム目の電流と２フレーム目の電流との差が大きくなることが分かる。

上記応答波形のシミュレーションの結果に基づき、有機ＥＬ素子に供給される電流とＣａｄとの関係を評価した。図１４は、有機ＥＬ素子に供給される電流とＣａｄとの関係を示したグラフである。なお、図１４には、Ｃａｄが０、２０、６０ｆＦ以外の場合に行ったシミュレーションの結果も反映させている。図１４において、縦軸の「電流比」は、黒表示から白表示又は中間調表示に切り替えた後の１フレーム目と３フレーム目の電流比を意味しており、１フレーム目の電流の平均値を３フレーム目の電流の平均値で割った値である。

図１４に示された結果から、Ｃａｄが大きくなるにつれて、電流比が小さくなる傾向があることが分かる。すなわち、Ｃａｄが大きくなると、１フレーム目の電流と３フレーム目の電流との差が大きくなる傾向がある。

有機ＥＬ素子の輝度は、駆動トランジスタから供給される電流に比例する。すなわち、図１４における電流比は、１フレーム目と３フレーム目の輝度比に等しい。したがって、応答時間を１フレームの時間よりも短くして、ステップ状の応答特性の発生を防止するためには、図１４における電流比が０．９を超える必要がある。図１４に示された結果から、電流比が０．９を超えているのは、黒表示から白表示に切り替えた場合においては、Ｃａｄが略２０ｆＦ未満の場合であり、黒表示から中間調表示に切り替えた場合においては、Ｃａｄが略１６ｆＦ未満の場合であると考えられる。しかしながら、図７～９に示した有機ＥＬ表示装置では、図１０に示した通り、電流比が０．９以下であり、応答時間は１フレームの時間よりも長かった。

ここからは、図７に示した画素の駆動方法とともに、Ｃａｄによってステップ状の応答が発生する理由について説明する。図１５は、図７に示した画素の１フレーム目のタイミングチャートである。図１５では、縦方向の変位が各配線の電圧変化を示し、左から右へ時間の経過を示している。図１５では、同時刻での各配線の電圧を比較しやすいように、上下に並べた各配線の時間が揃うように記載している。また、図１５において、Ｖｇｓは、トランジスタＴ４のゲート電圧を示している。

１フレームには、初期化期間ａ、プログラム期間ｂ及び発光期間ｃの三つのステップがこの順に設けられている。以下、それぞれのステップについて説明する。

まず、初期化期間ａでは、走査線ｓｃａｎ［ｎ－１］をオンにし、コンデンサＣ１、Ｃ２に格納された電荷（データ信号）を初期化電圧線Ｖｉｎｉ［ｎ］を介して放電する。これにより、トランジスタＴ４のゲート電圧が初期化される。

次に、プログラム期間ｂでは、走査線ｓｃａｎ［ｎ］をオンにし、信号線ｄａｔａから入力される各階調のデータをトランジスタＴ４に書き込むことにより、トランジスタＴ４の閾値電圧の補償を行う。このとき、トランジスタＴ４のゲート電圧は、信号線ｄａｔａから入力される電圧（Ｖｄａｔａ）よりも、トランジスタＴ４の閾値電圧（Ｖｔｈ）分低い値となる。また、コンデンサＣ１、Ｃ２にも、トランジスタＴ４のゲート電圧に相当する電荷が格納される。

そして、発光期間ｃでは、発光制御線ｅｍ［ｎ］をオンにし、トランジスタＴ４のゲート電圧、すなわち、Ｖｄａｔａ－Ｖｔｈに応じた電流が有機ＥＬ素子ＯＬＥＤに供給されることで、有機ＥＬ素子ＯＬＥＤが発光する。

次に、トランジスタＴ４のゲート電圧と、トランジスタＴ４から有機ＥＬ素子ＯＬＥＤに供給される電流との関係について説明する。図１６は、トランジスタＴ４（駆動トランジスタ）のＴＦＴ特性を示す模式図である。図１６において、Ｖ８（Ｖ）、Ｖ２５５（Ｖ）は、それぞれ、階調値が８、２５５の場合のトランジスタＴ４のゲート電圧（Ｖｇｓ）を示している。

プログラム期間ｂでは、トランジスタＴ４の閾値電圧が補償され、トランジスタＴ４のゲート電圧にＶｄａｔａ－Ｖｔｈがセットされる。発光期間ｃでは、トランジスタＴ４のゲート電圧に応じた電流が流れる。Ｖｄａｔａ＿１＜Ｖｄａｔａ＿２の関係の時、発光時のトランジスタＴ４のゲート電圧（Ｖｇｓ）は、Ｖｇｓ＿１＜Ｖｇｓ＿２となる。すなわち、信号線ｄａｔａから入力される電圧（Ｖｄａｔａ）が大きくなると、トランジスタＴ４のゲート電圧（Ｖｇｓ）は大きくなる。これにより、電流値（Ｉｄｓ）は小さくなる。図１６に示したＴＦＴ特性においては、Ｖｇｓ＿１がＶ２５５（Ｖ）に、Ｖｇｓ＿２がＶ８（Ｖ）に相当する。

次に、Ｃａｄによってステップ状の応答が発生する理由について説明する。図１５の発光期間ｃにおいて、発光制御線ｅｍ［ｎ］がオンになるときに注目すると、トランジスタＴ４のゲート電圧（Ｖｇｓ）は、αで示した幅だけ電圧が高くなっている。これは、有機ＥＬ素子ＯＬＥＤ自身が持つ容量成分が原因であると考えられる。非表示期間（発光制御線ｅｍ［ｎ］がオフである期間）に有機ＥＬ素子ＯＬＥＤの画素電極の電荷が抜けきらないため、発光制御線ｅｍ［ｎ］をオンにした時に、Ｃａｄを介してトランジスタＴ４のＶｇｓが前フレームの電圧方向に突き上げられ、本来の電圧とは異なる電圧になる。

但し、次フレーム以降では、有機ＥＬ素子ＯＬＥＤの画素電極の電圧は、本来の電圧に突き上げ（又は突き下げ）分が加わった電圧となるため、階調を切り替えた時の最初のフレームと比較して、前フレームの影響は受け難く、より本来のゲート電圧に近付く。このようにして、階調を切り替えた時、最初のフレームと次フレームでは、ステップ状の応答特性を示すことになる。

このように、ステップ状の応答特性を解消するためには、Ｃａｄを低減する必要があると言える。Ｃａｄは、有機ＥＬ素子ＯＬＥＤの画素電極の電圧と駆動トランジスタのゲート電圧との差を小さくすることにより、低減することができる。そこで、本発明者が更に検討した結果、画素電極の電圧を調整するための調整トランジスタを新たに設けることにより、有機ＥＬ素子ＯＬＥＤの画素電極の電圧と駆動トランジスタのゲート電圧との差を小さくすることができ、これにより、Ｃａｄが低減され、ステップ状の応答特性の発生が抑制されることを見出し、上記課題をみごとに解決することができることに想到し、本発明に到達したものである。

すなわち、本発明は、電流発光素子及び駆動トランジスタを備える画素が設けられ、上記電流発光素子は、上記駆動トランジスタに電気的に接続された画素電極を有し、上記駆動トランジスタは、上記画素電極を介して上記電流発光素子に電流を供給するアナログ階調駆動のアクティブマトリクス基板であって、上記駆動トランジスタから上記電流発光素子に供給される電流の経路には、画素電極の電圧を調整する調整トランジスタが電気的に接続されているアクティブマトリクス基板である。

本発明のアクティブマトリクス基板の構成としては、このような構成要素を必須として形成されるものである限り、その他の構成要素により特に限定されるものではない。
本発明のアクティブマトリクス基板における好ましい形態について以下に詳しく説明する。

本発明のアクティブマトリクス基板の好ましい形態の一つとして、上記調整トランジスタのソース電極又はドレイン電極と、上記駆動トランジスタのソース電極又はドレイン電極とが、異なる信号線に電気的に接続されている形態が挙げられる。これにより、調整トランジスタと駆動トランジスタとに異なるデータ信号を入力することができるため、画素電極を最適な電圧に調整することができる。また、この形態は、上記調整トランジスタ及び上記駆動トランジスタには、異なる信号線からデータ信号が入力される形態であると表現することもできる。ここで言う「最適な電圧」とは、駆動トランジスタのゲート電圧と同じ電圧を指している。例えば、図７に示した画素においては、閾値補正時のトランジスタＴ４はダイオード接続されているため、トランジスタＴ４のゲート電圧は、信号線ｄａｔａから入力される電圧ＶｄａｔａからトランジスタＴ４の閾値電圧であるＶｔｈを引いた値となる。したがって、この場合の「最適な電圧」とは、「Ｖｄａｔａ－Ｖｔｈ」である。このように、調整トランジスタを用いて画素電極の電圧を調整し、画素電極の電圧と駆動トランジスタのゲート電圧とを同じにすることにより、Ｃａｄを解消し、前フレームの影響を排除することができる。その結果、ステップ状の応答特性の発生を防止することができる。なお、信号線に接続される電極は、調整トランジスタがＰｃｈトランジスタの場合には、ソース電極とし、調整トランジスタがＮｃｈトランジスタの場合には、ドレイン電極とすればよい。駆動トランジスタについても同様である。

本発明のアクティブマトリクス基板の好ましい形態の一つとして、上記調整トランジスタのソース電極又はドレイン電極と、上記駆動トランジスタのソース電極又はドレイン電極とが、同じ信号線に電気的に接続されている形態が挙げられる。また、この形態は、上記調整トランジスタ及び上記駆動トランジスタには、同じ信号線からデータ信号が入力される形態であると表現することもできる。この形態によれば、調整トランジスタを用いて画素電極の電圧を調整し、画素電極の電圧を駆動トランジスタのゲート電圧に近づけることができるため、Ｃａｄを低減し、前フレームの影響を抑制することができる。その結果、ステップ状の応答特性の発生を抑制することができる。なお、この形態のように、調整トランジスタ及び駆動トランジスタに同じデータ信号が入力されると、画素電極に最適な電圧を入力することができなくなる場合がある。例えば、図７に示した画素のように、トランジスタＴ４（駆動トランジスタ）の閾値電圧を補償するために、トランジスタＴ４がダイオード接続されている場合には、トランジスタＴ４のゲート電圧がＶｄａｔａ－Ｖｔｈであるのに対し、調整トランジスタを用いて調整された画素電極の電圧はＶｄａｔａであるため、画素電極の電圧と駆動トランジスタのゲート電圧との間にはＶｔｈの電圧差が存在し、この電圧差に起因するＣａｄが発生することになる。しかしながら、Ｖｔｈの値はＴＦＴのプロセスで調整可能であり、Ｖｄａｔａの振幅と比較しても充分小さくできるため、この形態においても、Ｃａｄを低減し、ステップ状の応答の発生を抑制する効果を充分に発揮することができる。なお、信号線に接続される電極は、調整トランジスタがＰｃｈトランジスタの場合には、ソース電極とし、調整トランジスタがＮｃｈトランジスタの場合には、ドレイン電極とすればよい。駆動トランジスタについても同様である。

なお、上記調整トランジスタのソース電極又はドレイン電極と、上記駆動トランジスタのソース電極又はドレイン電極とは、信号線に電気的に接続されていればよく、直接信号線に接続されていてもよいし、別のトランジスタ等を介して信号線に接続されていてもよい。

本発明のアクティブマトリクス基板の好ましい形態の一つとして、上記調整トランジスタのソース電極及びドレイン電極が、上記電流発光素子と並列に接続されている形態が挙げられる。電流発光素子は、通常、発光体と、発光体を介して画素電極と対向する電極（以下、対向電極と記載する。）とを有する。この形態によれば、画素電極と対向電極とを同じ電圧にすることができる。これにより、調整トランジスタを電流の経路として利用して、Ｃａｄに蓄えられた電荷を対向電極側から放電することが可能となる。その結果、前フレームの影響を排除し、ステップ状の応答の発生を防止することができる。

駆動トランジスタのゲート電極と電流発光素子の画素電極との距離が近付くにつれて、Ｃａｄは大きくなる。したがって、駆動トランジスタのゲート電極が電流発光素子の画素電極の直下の配線層に設けられている場合に、特にＣａｄが大きくなりやすい。このように、駆動トランジスタのゲート電極が、上記画素電極の直下の配線層に設けられている場合に、本発明は特に有効である。

駆動トランジスタの閾値電圧のバラツキを補償するための補償回路が画素に設けられている場合、画素に設けられる構成要素の数が多くなり、画素内のレイアウト調整の自由度が小さくなる。このように、画素のレイアウトが複雑になると、電流発光素子の画素電極と、駆動トランジスタのゲート電極とが重なる領域が大きくなりやすいという傾向がある。このように、上記画素に、上記駆動トランジスタの閾値電圧のバラツキを補償するための補償回路が更に設けられている場合に、本発明は特に有効である。

図８及び９を用いて説明したように、通常、駆動トランジスタのゲート電極（ゲート電極１０２）は、コンタクトホールを介して、第一配線層及び第二配線層に形成されており、第一配線層に配置された走査線等と重なる部分で、第一配線層から第二配線層に乗り換えられている。図７～９に示した有機ＥＬ表示装置のように、補償回路が複数のトランジスタを含んで構成されている場合、画素のレイアウトが複雑になるため、ゲート電極１０２と、第一配線層に形成された走査線等との重なりが発生しやすい。したがって、この場合には、ゲート電極１０２の第二配線層（画素電極１０３の直下の配線層）に形成される部分の面積が大きくなり、Ｃａｄが大きくなるという傾向がある。本発明によれば、Ｃａｄを低減することが可能であるため、上記形態における課題を効果的に解決することができる。すなわち、本発明は、補償回路が複数のトランジスタを含んで構成される場合に特に有効である。

本発明はまた、本発明のアクティブマトリクス基板を備える表示装置であって、上記表示装置は、上記調整トランジスタによって上記画素電極を電圧調整した後に、上記電流発光素子を発光させる表示装置でもある。これにより、電圧調整期間によって画素電極の電圧が調整された状態で発光期間を実行することができるため、駆動トランジスタのゲート電圧に対する前フレームの影響を低減することができ、ステップ状の応答の発生を抑制することができる。その結果、表示性能に優れた表示装置を実現することができる。

上記電圧調整及び上記発光は、連続して実行されることが好ましい。これにより、画素電極の電圧が調整された直後に電流発光素子を発光させることができるため、調整トランジスタによって調整された画素電極の電圧の変動を抑制することができる。

本発明はまた、本発明のアクティブマトリクス基板を備える有機ＥＬ表示装置であって、上記電流発光素子は、有機ＥＬ素子であり、上記画素電極は、上記有機ＥＬ素子の陽極又は陰極であることを特徴とする有機ＥＬ表示装置でもある。本発明のアクティブマトリクス基板によれば、Ｃａｄが低減され、ステップ状の応答特性の発生が抑制されるため、表示性能に優れた有機ＥＬ表示装置を実現することができる。

上述した各形態は、本発明の要旨を逸脱しない範囲において適宜組み合わされてもよい。

本発明のアクティブマトリクス基板、表示装置及び有機ＥＬ表示装置によれば、電流発光素子の応答速度の低下が抑制されたアナログ階調駆動のアクティブマトリクス基板、表示装置及び有機ＥＬ表示装置を提供することができる。

実施形態１の有機ＥＬ表示装置の画素を示す回路図である。 実施形態１の有機ＥＬ表示装置の画素の１フレーム目のタイミングチャートである。 実施形態１の有機ＥＬ表示装置が備える表示パネルの構成例を示す模式図である。 実施形態１の有機ＥＬ表示装置が備える表示パネルの構成例を示す模式図である。 実施形態２の有機ＥＬ表示装置の画素を示す回路図である。 実施形態３の有機ＥＬ表示装置の画素を示す回路図である。 補償回路を備える従来の有機ＥＬ表示装置の画素を示す回路図である。 補償回路を備える従来の有機ＥＬ表示装置の画素を示す平面模式図である。 図８中のＸ１－Ｘ２線に沿った断面模式図である。 補償回路を備える従来の有機ＥＬ表示装置の応答特性の測定結果を示すグラフである。 Ｃａｄが０ｆＦの場合の応答波形のシミュレーションで得られた電流の応答波形を示すグラフである。 Ｃａｄが２０ｆＦの場合の応答波形のシミュレーションで得られた電流の応答波形を示すグラフである。 Ｃａｄが６０ｆＦの場合の応答波形のシミュレーションで得られた電流の応答波形を示すグラフである。 有機ＥＬ素子に供給される電流とＣａｄとの関係を示したグラフである。 図７に示した画素の１フレーム目のタイミングチャートである。 トランジスタＴ４（駆動トランジスタ）のＴＦＴ特性を示す模式図である。

本明細書において、「画素電極」とは、電流発光素子に含まれる電極の中で、駆動トランジスタのドレイン電極に電気的に接続された電極を言う。有機ＥＬ素子の場合、画素電極は、陽極であってもよいし、陰極であってもよい。

本明細書において、「電流発光素子」とは、供給された電流によって自ら発光する素子であればよく、特に限定されない。本発明が特に有効なものとしては、有機ＥＬ素子、無機ＥＬ素子等の面状の電流発光素子が挙げられる。

本明細書において、「画素電極の直下の配線層」とは、画素電極よりも基板側に配置された配線層のうち、画素電極から数えて一つ目の配線層を言う。通常、画素電極と配線層との間には、層間絶縁膜が配置されている。したがって、「画素電極の直下の配線層」は、「層間絶縁膜を介して画素電極に隣接する配線層」であるとも言える。

以下に実施形態を掲げ、本発明を図面を参照して更に詳細に説明するが、本発明はこれらの実施形態のみに限定されるものではない。なお、以下の実施形態では、説明を簡略化するため、図７～９に示した有機ＥＬ表示装置に対して本発明を適用した場合について説明する。

（実施形態１）
図１は、実施形態１の有機ＥＬ表示装置の画素を示す回路図である。図１に示すように、本実施形態の有機ＥＬ表示装置の画素には、有機ＥＬ素子ＯＬＥＤの画素電極の電圧を調整するための調整トランジスタとして、トランジスタＴ７が設けられている。トランジスタＴ７は、トランジスタＴ４（駆動トランジスタ）から有機ＥＬ素子ＯＬＥＤに電流が供給される経路に電気的に接続されている。より具体的には、トランジスタＴ７のドレイン電極は、トランジスタＴ４から有機ＥＬ素子ＯＬＥＤに電流が供給される経路に電気的に接続され、トランジスタＴ７のソース電極は、信号線ｄａｔａ＿２に電気的に接続されている。トランジスタＴ７のゲート電極には、電圧調整線ａｄｊ［ｎ］が電気的に接続されている。また、トランジスタＴ４から有機ＥＬ素子ＯＬＥＤに電流が供給される経路には、有機ＥＬ素子ＯＬＥＤに供給される電流のスイッチングを行うトランジスタＴ６が設けられており、トランジスタＴ７のドレイン電極は、トランジスタＴ６のドレイン電極に電気的に接続されている。

次に、本実施形態の有機ＥＬ表示装置の画素の駆動方法について説明する。図２は、実施形態１の有機ＥＬ表示装置の画素の１フレーム目のタイミングチャートである。図２では、縦方向の変位が各配線の電圧変化を示し、左から右へ時間の経過を示している。図２では、同時刻での各配線の電圧を比較しやすいように、上下に並べた各配線の時間が揃うように記載している。また、図２において、Ｖｇｓは、トランジスタＴ４のゲート電圧を示している。

図２に示すように、実施形態１の有機ＥＬ表示装置では、１フレームで、初期化期間ａ、プログラム期間ｂ、調整期間ｄ及び発光期間ｃがこの順に設けられている。すなわち、画素電極の電圧調整と、有機ＥＬ素子ＯＬＥＤの発光とは、連続して実行される。

調整期間ｄでは、電圧調整線ａｄｊ［ｎ］をオンにして、信号線ｄａｔａ＿２からのデータ信号をトランジスタＴ７を介して有機ＥＬ素子ＯＬＥＤの画素電極に書き込むことにより、有機ＥＬ素子ＯＬＥＤの画素電極の電圧が調整される。このときの画素電極の電圧は、信号線ｄａｔａ＿２から入力されたデータ信号の値となる。

本実施形態の有機ＥＬ表示装置においては、トランジスタＴ７のソース電極は、信号線ｄａｔａ＿２に電気的に接続され、トランジスタＴ４のソース電極は、信号線ｄａｔａに電気的に接続されている。すなわち、トランジスタＴ７（調整トランジスタ）のソース電極とトランジスタＴ４（駆動トランジスタ）のソース電極とは、異なる信号線に電気的に接続されている。これにより、信号線ｄａｔａと信号線ｄａｔａ＿２とに入力されるデータ信号を異ならせることができ、有機ＥＬ素子ＯＬＥＤの画素電極を最適な電圧にすることができる。本実施形態において、「最適な電圧」とは、トランジスタＴ４のゲート電圧に書き込まれる電圧（Ｖｄａｔａ－Ｖｔｈ）である。すなわち、本実施形態では、信号線ｄａｔａ＿２から入力されるデータ信号を、信号線ｄａｔａから入力されるデータ信号よりも、Ｖｔｈ分低くしている。このように、有機ＥＬ素子の画素電極の電圧と、トランジスタＴ４のゲート電圧とを同じにすることで、Ｃａｄを解消し、前フレームの影響を排除することができる。その結果、ステップ状の応答特性の無い表示特性を実現することができる。

また、本実施形態の有機ＥＬ表示装置においては、初期化期間ａ、プログラム期間ｂ、調整期間ｄ及び発光期間ｃがこの順に設けられており、画素電極の電圧調整と、有機ＥＬ素子ＯＬＥＤの発光とは、連続して実行される。これにより、発光期間ｃの直前に画素電極の電圧を調整することができるため、トランジスタＴ７によって調整された画素電極の電圧の変動を抑制することができる。

なお、画素電極の電圧調整と、有機ＥＬ素子ＯＬＥＤの発光とは、必ずしも連続して実行される必要は無く、調整期間ｄをプログラム期間ｂの前に設けてもよい。この場合、調整期間ｄで調整された画素電極の電圧が、プログラム期間ｂで変動することが懸念される。しかしながら、画素電極の電圧が多少変動したとしても、図７～９に示したような従来の形態と比較して、画素電極の電圧をトランジスタＴ４のゲート電圧に近づけることができ、トランジスタＴ４のゲート電圧に対する前フレームの影響を低減することができる。

また、信号線ｄａｔａ、ｄａｔａ＿２へのデータ信号の入力方法については特に限定されず、一般的な方法を用いることができる。以下、信号線ｄａｔａ、ｄａｔａ＿２へのデータ信号の入力方法の例について、図を参照して説明する。図３、４は、それぞれ実施形態１の有機ＥＬ表示装置が備える表示パネルの構成例を示す模式図である。なお、分かりやすくするため、図３、４に記載されている配線は、信号線ｄａｔａ、ｄａｔａ＿２のみとしているが、実際には、この表示パネルには、走査線や、電源線等も含まれる。スキャンドライバ２には、走査線が電気的に接続されている。また、図３、４において、Ｂを付した領域は、表示パネルの表示領域を示している。

図３で示した構成例では、データドライバ１には、信号線ｄａｔａ、ｄａｔａ＿２の両方が電気的に接続されている。この場合、データドライバ１からは、２種類のデータ信号が出力される。具体的には、データドライバ１は、トランジスタＴ４の閾値電圧（Ｖｔｈ）を事前に算出し、信号線ｄａｔａ＿２に入力するデータ信号を、信号線ｄａｔａに入力するデータ信号よりもＶｔｈ分低くする。このようにして、信号線ｄａｔａ、ｄａｔａ＿２に入力されるデータ信号を異ならせることができる。

一方、図４で示した構成例では、データドライバ１には、信号線ｄａｔａのみが電気的に接続され、データ信号変換器３には、信号線ｄａｔａ、ｄａｔａ＿２の両方が電気的に接続されている。この場合、データドライバ１から出力されるデータ信号は１種類であり、データ信号変換器３が、トランジスタＴ４の閾値電圧（Ｖｔｈ）を事前に算出し、信号線ｄａｔａ＿２に入力するデータ信号を、信号線ｄａｔａに入力するデータ信号よりもＶｔｈ分低くする。このようにして、信号線ｄａｔａ、ｄａｔａ＿２に入力されるデータ信号を異ならせることができる。

なお、図３、４を用いて説明した方法はあくまで例に過ぎず、信号線ｄａｔａ、ｄａｔａ＿２に異なるデータ信号を入力することができる方法であれば、その他の方法を用いてもよい。

（実施形態２）
図５は、実施形態２の有機ＥＬ表示装置の画素を示す回路図である。図５に示すように、実施形態２の有機ＥＬ表示装置においては、信号線ｄａｔａ＿２が設けられておらず、トランジスタＴ７のソース電極が信号線ｄａｔａに電気的に接続されている。すなわち、トランジスタＴ７（調整トランジスタ）のソース電極と、トランジスタＴ４（駆動トランジスタ）のソース電極とは、同じ信号線に電気的に接続されている。これ以外の構成については、実施形態１の有機ＥＬ表示装置と同一である。

本実施形態の有機ＥＬ表示装置においては、トランジスタＴ７のソース電極と、トランジスタＴ４のソース電極とが同じ信号線に電気的に接続されているため、トランジスタＴ７によって調整された画素電極の電圧は、信号線ｄａｔａから入力されたデータ信号（Ｖｄａｔａ）の電圧となる。トランジスタＴ４のゲート電圧がＶｄａｔａ－Ｖｔｈであることから、画素電極と駆動トランジスタのゲート電極との間には、Ｖｔｈの電圧差の分、Ｃａｄが発生することになる。しかしながら、Ｖｔｈの値はＴＦＴのプロセスで調整可能であり、Ｖｄａｔａの振幅と比較しても充分小さくできるため、この形態においても、Ｃａｄを低減し、ステップ状の応答の発生を抑制する効果を充分に発揮することができる。なお、各配線への信号の入力は、実施形態１と同じタイミングで行うことができる。したがって、本実施形態の有機ＥＬ表示装置の画素の動作を示すタイミングチャートは、実施形態１と同一である。

（実施形態３）
図６は、実施形態３の有機ＥＬ表示装置の画素を示す回路図である。図６に示すように、実施形態３の有機ＥＬ表示装置においては、信号線ｄａｔａ＿２が設けられておらず、トランジスタＴ７のソース電極及びドレイン電極が、有機ＥＬ素子ＯＬＥＤと並列に接続されている。これ以外の構成については、実施形態１の有機ＥＬ表示装置と同一である。

本実施形態の有機ＥＬ表示装置においては、トランジスタＴ７のソース電極及びドレイン電極が、有機ＥＬ素子ＯＬＥＤと並列に接続されているため、有機ＥＬ素子ＯＬＥＤの陽極及び陰極を同じ電圧にすることができる。これにより、トランジスタＴ７を電流の経路として利用して、Ｃａｄに蓄えられた電荷を電源線ＥＬＶＳＳを介して放電することが可能となる。その結果、ステップ状の応答特性の発生を示すことのない表示特性を実現することができる。なお、各配線への信号の入力は、実施形態１と同じタイミングで行うことができる。したがって、本実施形態の有機ＥＬ表示装置の画素の動作を示すタイミングチャートは、実施形態１と同一である。

なお、実施形態１～３においては、トランジスタＴ７がＰｃｈトランジスタの場合について説明したが、トランジスタＴ７は、Ｎｃｈトランジスタであってもよい。

上述した実施形態における各形態は、本発明の要旨を逸脱しない範囲において適宜組み合わされてもよい。

なお、本願は、２００９年７月２８日に出願された日本国特許出願２００９－１７５７０２号を基礎として、パリ条約ないし移行する国における法規に基づく優先権を主張するものである。該出願の内容は、その全体が本願中に参照として組み込まれている。

Ｔ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５、Ｔ６、Ｔ７：トランジスタ
Ｃ１、Ｃ２：コンデンサ
ＯＬＥＤ：有機ＥＬ素子
ｓｃａｎ［ｎ－１］、ｓｃａｎ［ｎ］、ｓｃａｎ［ｎ＋１］：走査線
Ｖｉｎｉ［ｎ］：初期化電圧線
ｅｍ［ｎ］：発光制御線
ＥＬＶＤＤ、ＥＬＶＳＳ：電源線
ｄａｔａ、ｄａｔａ＿２：信号線
ａｄｊ［ｎ］：電圧調整線
Ａ：開口
Ｂ：表示領域
１：データドライバ
２：スキャンドライバ
３：データ信号変換器
１００：基板
１０１：半導体層
１０２：ゲート電極
１０３：画素電極（陽極）
１１０、１１１、１１２：層間絶縁膜
１１３：エッジカバー

Claims (9)

1. 電流発光素子及び駆動トランジスタを備える画素が設けられ、
   該電流発光素子は、該駆動トランジスタに電気的に接続された画素電極を有し、
   該駆動トランジスタは、該画素電極を介して該電流発光素子に電流を供給するアナログ階調駆動のアクティブマトリクス基板であって、
   該駆動トランジスタから該電流発光素子に供給される電流の経路には、画素電極の電圧を調整する調整トランジスタが電気的に接続されていることを特徴とするアクティブマトリクス基板。
2. 前記調整トランジスタのソース電極又はドレイン電極と、前記駆動トランジスタのソース電極又はドレイン電極とは、異なる信号線に電気的に接続されていることを特徴とする請求項１記載のアクティブマトリクス基板。
3. 前記調整トランジスタのソース電極又はドレイン電極と、前記駆動トランジスタのソース電極又はドレイン電極とは、同じ信号線に電気的に接続されていることを特徴とする請求項１記載のアクティブマトリクス基板。
4. 前記調整トランジスタのソース電極及びドレイン電極は、前記電流発光素子と並列に接続されていることを特徴とする請求項１記載のアクティブマトリクス基板。
5. 前記駆動トランジスタのゲート電極は、前記画素電極の直下の配線層に設けられていることを特徴とする請求項１～４のいずれかに記載のアクティブマトリクス基板。
6. 前記画素は、前記駆動トランジスタの閾値電圧のバラツキを補償するための補償回路が更に設けられていることを特徴とする請求項１～５のいずれかに記載のアクティブマトリクス基板。
7. 請求項１～６のいずれかに記載のアクティブマトリクス基板を備える表示装置であって、
   該表示装置は、前記調整トランジスタによって前記画素電極を電圧調整した後に、前記電流発光素子を発光させることを特徴とする表示装置。
8. 前記電圧調整及び前記発光は、連続して実行されることを特徴とする請求項７記載の表示装置。
9. 請求項１～６のいずれかに記載のアクティブマトリクス基板を備える有機ＥＬ表示装置であって、
   前記電流発光素子は、有機ＥＬ素子であり、
   前記画素電極は、該有機ＥＬ素子の陽極又は陰極であることを特徴とする有機ＥＬ表示装置。

Images