KR101481676B1 - 발광표시장치 - Google Patents
발광표시장치 Download PDFInfo
- Publication number
- KR101481676B1 KR101481676B1 KR20110142422A KR20110142422A KR101481676B1 KR 101481676 B1 KR101481676 B1 KR 101481676B1 KR 20110142422 A KR20110142422 A KR 20110142422A KR 20110142422 A KR20110142422 A KR 20110142422A KR 101481676 B1 KR101481676 B1 KR 101481676B1
- Authority
- KR
- South Korea
- Prior art keywords
- node
- voltage
- initialization
- driving
- switching element
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
Abstract
본 발명은 각 화소별 구동 스위칭소자들 간의 전류 구동능력 편차를 최소화하여 화질을 향상시킬 수 있는 발광표시장치에 관한 것으로, 상기 각 화소가 스캔 라인으로부터 제공된 스캔신호에 응답하여 데이터 라인으로부터 제공된 데이터 전압을 제 1 노드에 공급하는 제 1 스위칭 소자와; 발광제어 라인으로부터 제공된 발광제어신호에 응답하여 상기 제 1 노드와 제 2 노드 간에 전류패스를 형성하는 제 2 스위칭 소자와; 상기 제 2 노드의 전압레벨에 따라 제 1 구동전압의 공급라인과 제 3 노드 간에 전류패스를 형성하는 구동 스위칭 소자와; 감지 라인으로부터 제공된 감지신호에 응답하여 기준전압을 제 4 노드에 공급하는 제 3 스위칭 소자와; 초기화 라인으로부터 제공된 초기화 신호에 응답하여 초기화 전압을 상기 제 3 노드에 공급하는 제 4 스위칭 소자와; 상기 초기화 신호에 응답하여 상기 기준전압을 상기 제 2 노드에 공급하는 제 5 스위칭 소자와; 상기 제 1 노드와 상기 제 3 노드 사이에 접속된 제 1 커패시터와; 상기 제 2 노드와 상기 제 4 노드 사이에 접속된 제 2 커패시터와; 상기 제 1 노드와 상기 제 4 노드 사이에 접속된 제 3 커패시터와; 상기 제 3 노드와 제 2 구동전압의 공급라인 사이에 접속된 발광다이오드를 포함하는 것을 특징으로 한다.
Description
본 발명은 각 화소별 구동 스위칭소자들 간의 전류 구동능력 편차를 최소화하여 화질을 향상시킬 수 있는 발광표시장치에 관한 것이다.
발광표시장치의 화소들은 정전류소자인 구동 스위칭소자를 포함한다. 이 구동 스위칭소자들의 전류 구동능력은 이들의 문턱전압에 많은 영향을 받는다.
따라서, 화소별 구동 스위칭소자들 간의 전류 구동능력 편차를 보정하기 위한 기술이 요구되고 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 각 화소별 구동 스위칭소자들 간의 전류 구동능력 편차를 최소화하여 화질을 향상시킬 수 있는 발광표시장치를 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위해 본 발명의 실시 예에 따른 발광표시장치는 영상을 표시하기 위해 매트릭스 형태로 배치된 다수의 화소를 포함하고; 상기 각 화소가 스캔 라인으로부터 제공된 스캔신호에 응답하여 데이터 라인으로부터 제공된 데이터 전압을 제 1 노드에 공급하는 제 1 스위칭 소자와; 발광제어 라인으로부터 제공된 발광제어신호에 응답하여 상기 제 1 노드와 제 2 노드 간에 전류패스를 형성하는 제 2 스위칭 소자와; 상기 제 2 노드의 전압레벨에 따라 제 1 구동전압의 공급라인과 제 3 노드 간에 전류패스를 형성하는 구동 스위칭 소자와; 감지 라인으로부터 제공된 감지신호에 응답하여 기준전압을 제 4 노드에 공급하는 제 3 스위칭 소자와; 초기화 라인으로부터 제공된 초기화 신호에 응답하여 초기화 전압을 상기 제 3 노드에 공급하는 제 4 스위칭 소자와; 상기 초기화 신호에 응답하여 상기 기준전압을 상기 제 2 노드에 공급하는 제 5 스위칭 소자와; 상기 제 1 노드와 상기 제 3 노드 사이에 접속된 제 1 커패시터와; 상기 제 2 노드와 상기 제 4 노드 사이에 접속된 제 2 커패시터와; 상기 제 1 노드와 상기 제 4 노드 사이에 접속된 제 3 커패시터와; 상기 제 3 노드와 제 2 구동전압의 공급라인 사이에 접속된 발광다이오드를 포함하는 것을 특징으로 한다.
상기 초기화전압은 상기 기준전압보다 작으며, 상기 기준전압은 상기 제 2 구동전압보다 작으며, 상기 제 2 구동전압이 상기 제 1 구동전압보다 작은 것을 특징으로 한다.
상기 각 화소는 상기 초기화신호와 상기 감지신호와 상기 발광제어신호가 게이트 온 전압으로 출력되는 제 1 기간과; 상기 감지신호가 상기 게이트 온 전압으로 출력되는 제 2 기간과; 상기 감지신호와 상기 스캔신호가 상기 게이트 온 전압으로 출력되는 제 3 기간과; 상기 발광제어신호가 상기 게이트 온 전압으로 출력되는 제 4 기간으로 나뉘어 구동되는 것을 특징으로 한다.
상기 각 화소가 상기 제 2 노드와 상기 제 3 노드 사이에 접속된 제 4 커패시터를 더 포함하는 것을 특징으로 한다.
상기 제 1 내지 제 5 스위칭 소자와 상기 구동 스위칭 소자는 P 타입 또는 N 타입으로 구성된 스위칭 소자인 것을 특징으로 한다.
또한, 상기와 같은 목적을 달성하기 위해 본 발명의 다른 실시 예에 따른 발광표시장치는 영상을 표시하기 위해 매트릭스 형태로 배치된 다수의 화소를 포함하고; 상기 각 화소가 스캔 라인으로부터 제공된 스캔신호에 응답하여 데이터 라인으로부터 제공된 데이터 전압을 제 1 노드에 공급하는 제 1 스위칭 소자와; 발광제어 라인으로부터 제공된 발광제어신호에 응답하여 상기 제 1 노드와 제 2 노드 간에 전류패스를 형성하는 제 2 스위칭 소자와; 상기 제 2 노드의 전압레벨에 따라 제 1 구동전압의 공급라인과 제 3 노드 간에 전류패스를 형성하는 구동 스위칭 소자와; 감지 라인으로부터 제공된 감지신호에 응답하여 기준전압을 제 4 노드에 공급하는 제 3 스위칭 소자와; 초기화 라인으로부터 제공된 초기화 신호에 응답하여 초기화 전압을 상기 제 3 노드에 공급하는 제 4 스위칭 소자와; 상기 초기화 신호에 응답하여 상기 기준전압을 상기 제 2 노드에 공급하는 제 5 스위칭 소자와; 상기 발광제어신호에 응답하여 상기 제 1 노드와 상기 제 4 노드 간에 전류패스를 형성하는 제 6 스위칭 소자와; 상기 제 1 노드와 상기 제 3 노드 사이에 접속된 제 1 커패시터와; 상기 제 2 노드와 상기 제 4 노드 사이에 접속된 제 2 커패시터와; 상기 제 3 노드와 제 2 구동전압의 공급라인 사이에 접속된 발광다이오드를 포함하는 것을 특징으로 한다.
상기 초기화전압은 상기 기준전압보다 작으며, 상기 기준전압은 상기 제 2 구동전압보다 작으며, 상기 제 2 구동전압이 상기 제 1 구동전압보다 작은 것을 특징으로 한다.
상기 각 화소는 상기 초기화신호와 상기 감지신호와 상기 발광제어신호가 게이트 온 전압으로 출력되는 제 1 기간과; 상기 감지신호가 상기 게이트 온 전압으로 출력되는 제 2 기간과; 상기 감지신호와 상기 스캔신호가 상기 게이트 온 전압으로 출력되는 제 3 기간과; 상기 발광제어신호가 상기 게이트 온 전압으로 출력되는 제 4 기간으로 나뉘어 구동되는 것을 특징으로 한다.
상기 제 1 내지 제 6 스위칭 소자와 상기 구동 스위칭 소자는 P 타입 또는 N 타입으로 구성된 스위칭 소자인 것을 특징으로 한다.
본 발명에 따른 발광표시장치는 다음과 같은 효과를 갖는다.
첫째, 제 1 내지 제 4 노드로부터 보이는 각 TFT의 기생 커패시터의 수가 작은 구조이기 때문에 이들 기생 커패시터에 의해서 유실되는 전하의 량이 작다. 따라서, 문턱전압의 보상 구간이 향상되어, 문턱전압의 보상율이 높고 동시에 문턱전압의 보상 범위 또한 크다.
둘째, 제 1 기간(초기화기간)에 제 1 구동전압에 의해 발생된 전류가 구동 TFT로부터 초기화전압원으로 싱크되는 구조이므로, 구동 TFT의 문턱전압이 0보다 작거나 또는 큰 경우에도 우수한 문턱전압 보상능력을 나타낸다.
셋째, 제 4 기간(발광기간)에 턴-온 된 제 2 TFT가 턴-오프 되면 모든 TFT가 턴-오프 되는 노멀리 오프(normally off) 상태의 보상 화소이다. 따라서 제 1 TFT(T1)의 신뢰성을 높일 수 있다.
넷째, 제 1 기간에 제 1 내지 제 3 노드가 동시에 정전압으로 동시에 초기화되므로 이들 노드들간의 초기화 타이밍 문제를 제거할 수 있다. 따라서 양산에 적합한 구조이다.
다섯째, 제 3 기간에 데이터 전압을 기입하는 과정에서 제 1 노드의 전압이 변하여도 제 4 노드의 전압을 기준전압으로 고정시킴으로써 제 2 및 제 3 노드의 전압 변화를 방지할 수 있다. 이로 인해, TFT의 이동도가 높은 경우에도 우수한 문턱전압 보상능력을 나타낸다.
도 1은 실시 예에 따른 발광표시장치의 구성도이다.
도 2는 본 발명의 제 1 실시 예에 따른 화소(P)의 회로 구성도이다.
도 3은 도 2에 도시된 화소(P)의 구동 파형도이다.
도 4는 제 1 실시 예의 다른 예를 나타낸 화소(P)의 회로 구성도이다.
도 5는 본 발명의 제 2 실시 예에 따른 화소(P)의 회로 구성도로서, 도 1에 도시된 임의의 화소(P)의 회로 구성을 나타낸다.
도 6은 도 2의 화소(P)에 구비된 모든 TFT들의 문턱전압의 변화에 따른 각 계조 별 문턱전압 보상능력을 설명하는 도면이다.
도 7은 도 2의 화소(P)에 구비된 구동 TFT(DT)의 문턱전압(Vth)의 변화에 따른 각 계조별 문턱전압 보상능력을 설명하는 도면이다.
도 2는 본 발명의 제 1 실시 예에 따른 화소(P)의 회로 구성도이다.
도 3은 도 2에 도시된 화소(P)의 구동 파형도이다.
도 4는 제 1 실시 예의 다른 예를 나타낸 화소(P)의 회로 구성도이다.
도 5는 본 발명의 제 2 실시 예에 따른 화소(P)의 회로 구성도로서, 도 1에 도시된 임의의 화소(P)의 회로 구성을 나타낸다.
도 6은 도 2의 화소(P)에 구비된 모든 TFT들의 문턱전압의 변화에 따른 각 계조 별 문턱전압 보상능력을 설명하는 도면이다.
도 7은 도 2의 화소(P)에 구비된 구동 TFT(DT)의 문턱전압(Vth)의 변화에 따른 각 계조별 문턱전압 보상능력을 설명하는 도면이다.
이하, 본 발명의 실시 예에 따른 발광표시장치를 첨부된 도면을 참조하여 상세히 설명한다.
실시 예에서 상술되는 TFT는 P 타입 또는 N 타입으로 구성될 수 있으나, 이하에서 TFT는 N 타입으로 구성된 것으로 한다. 따라서, 실시 예에서 게이트 온 전압은 게이트 하이 전압(VGH)이고, 게이트 오프 전압은 게이트 로우 전압(VGL)이다.
도 1은 실시 예에 따른 발광표시장치의 구성도이다.
도 1에 도시된 발광표시장치는 표시패널(2)과, 데이터 구동부(4)와, 게이트 구동부(6)와, 타이밍 제어부(8)와, 전원 공급부(10)를 포함한다.
표시패널(2)은 서로 교차되는 다수의 데이터 라인(DL) 및 다수의 게이트 라인(GL)과, 매트릭스 형태로 배치된 픽셀(P)들을 포함한다. 다수의 게이트 라인(GL)은 스캔펄스가 인가되는 다수의 스캔 라인(미도시)과, 초기화신호가 인가되는 다수의 초기화 라인(미도시)과, 발광제어신호가 인가되는 다수의 발광제어 라인(미도시), 및 감지신호가 인가되는 다수의 감지 라인(미도시)을 포함한다.
데이터 구동부(4)는 적어도 하나의 소스 드라이브 IC(미도시)를 포함한다. 소스 드라이브 IC는 타이밍 제어부(8)로부터 디지털 비디오 데이터들(RGB)을 입력 받는다. 그리고 소스 드라이브 IC는 타이밍 제어부(8)로부터의 데이터 제어신호(DCS)에 응답하여 디지털 비디오 데이터들(RGB)을 감마보상전압으로 변환하여 데이터전압을 발생하고, 그 데이터전압을 표시패널(2)의 데이터 라인(DL)들에 공급한다. 소스 드라이브 IC들은 COG(Chip On Glass) 공정이나 TAB(Tape Automated Bonding) 공정으로 표시패널(2)의 데이터 라인(DL)들에 접속될 수 있다.
게이트 구동부(6)는 타이밍 제어부(8)로부터의 게이트 제어신호(GCS)에 응답하여 다수의 게이트 신호를 출력한다. 다수의 게이트 신호는 다수의 스캔펄스(SC)와, 다수의 초기화신호(INT)와, 다수의 발광제어신호(EM), 및 다수의 감지신호(SS)를 포함한다. 게이트 구동부(6)는 상기와 같은 다수의 게이트 신호들을 첫 번째 게이트 라인(GL)부터 마지막 번째 게이트 라인(GL)까지 순차적으로 출력한다. 이와 같은 게이트 구동부(6)는 GIP(Gate In Panel) 방식으로 표시패널(2)의 하부 기판 상에 직접 형성되거나 TAB 방식으로 표시패널(2)의 게이트 라인(GL)들과 타이밍 제어부(8) 사이에 연결될 수 있다.
타이밍 제어부(8)는 LVDS(Low Voltage Differential Signaling) 인터페이스, TMDS(Transition Minimized Differential Signaling) 인터페이스 등의 인터페이스를 통해 외부의 호스트 컴퓨터로부터 디지털 비디오 데이터(RGB)를 입력 받는다. 타이밍 제어부(8)는 호스트 컴퓨터로부터 입력되는 디지털 비디오 데이터들(RGB)을 소스 드라이브 IC들로 전송한다. 그리고 타이밍 제어부(8)는 LVDS 또는 TMDS 인터페이스 수신회로를 통해 호스트 컴퓨터로부터 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 도트 클럭(DCLK) 등의 타이밍신호를 입력 받는다. 타이밍 제어부(2)는 호스트 컴퓨터로부터의 타이밍 신호를 기준으로 데이터 및 게이트 구동부(4, 6)의 동작 타이밍을 제어하기 위한 타이밍 제어신호들(DCS, GCS)을 발생한다.
전원 공급부(10)는 화소(P)의 구동에 필요한 감마전압, 제 1 구동전압(VDD), 제 2 구동전압(VSS), 기준전압(Vref) 및 초기화전압(Vinit)을 생성한다. 이때, 초기화전압(Vinit)은 기준전압(Vref)보다 작으며, 이 기준전압(Vref)은 제 2 구동전압(VSS)보다 작으며, 그리고 제 2 구동전압(VSS)은 제 1 구동전압(VDD)보다 작게 설정된다. 예를 들어, 제 1 구동전압(VDD)은 약 10[V] 이상의 정전압이 될 수 있으며, 제 2 구동전압(VSS)은 0[V]의 정전압이 될 수 있으며, 기준전압(Vref)은 약 -2[V] 내지 0[V]의 크기를 갖는 정전압이 될 수 있으며, 초기화전압(Vinit)은 -7[V] 내지 -6[V]의 크기를 갖는 정전압이 될 수 있다. 여기서 제 1 구동전압(VDD)은 발광다이오드(OLED)의 문턱전압(Vth)을 고려하여 결정되므로, 회로에 사용되는 발광다이오드(OLED)의 문턱전압에 따라 변경될 수 있다.
이하, 본 발명에 따른 화소(P)의 회로 구성을 실시 예 별로 상세히 설명한다.
제 1 실시 예(6
T3C
)
도 2는 본 발명의 제 1 실시 예에 따른 화소(P)의 회로 구성도로서, 도 1에 도시된 임의의 화소(P)의 회로 구성을 나타낸다. 그리고 도 3은 도 2에 도시된 화소(P)의 구동 파형도이다.
도 2에 도시된 화소(P)는 6 개의 TFT와, 3 개의 커패시터로 구성된 6T3C 구조를 갖는다. 즉, 도 2에 도시된 화소(P)는 구동 TFT(DT)와, 제 1 내지 제 5 TFT(T1~T5)와, 제 1 내지 제 3 커패시터(C1~C3)와, 발광다이오드(OLED)를 포함한다.
제 1 TFT(T1)는 스캔 라인으로부터 제공된 스캔신호(SC)에 응답하여 데이터 라인(DL)으로부터 제공된 데이터 전압(Vdata)을 제 1 노드(N1)에 공급한다.
제 2 TFT(T2)는 발광제어 라인으로부터 제공된 발광제어신호(EM)에 응답하여 제 1 노드(N1)와 제 2 노드(N2) 간에 전류패스를 형성한다.
구동 TFT(DT)는 제 2 노드(N2)의 전압레벨에 따라 제 1 구동전압(VDD)의 공급라인과 제 3 노드(N3) 간에 전류패스를 형성한다.
제 3 TFT(T3)는 감지 라인으로부터 제공된 감지신호(SS)에 응답하여 기준전압(Vref)을 제 4 노드(N4)에 공급한다.
제 4 TFT(T4)는 초기화 라인으로부터 제공된 초기화 신호(INT)에 응답하여 초기화 전압(Vinit)을 제 3 노드(N3)에 공급한다.
제 5 TFT(T5)는 초기화 신호(INT)에 응답하여 기준전압(Vref)을 제 2 노드(N2)에 공급한다.
제 1 커패시터(C1)는 제 1 노드(N1)와 제 3 노드(N3) 사이에 접속된다.
제 2 커패시터(C2)는 제 2 노드(N2)와 제 4 노드(N4) 사이에 접속된다.
제 3 커패시터(C3)는 제 1 노드(N1)와 제 4 노드(N4) 사이에 접속된다.
발광다이오드(OLED)는 제 3 노드(N3)와 제 2 구동전압(VSS)의 공급라인 사이에 접속된다. 즉, 발광다이오드(OLED)는 애노드 전극이 제 3 노드(N3)에 접속되며, 캐소드 전극이 제 2 구동전압(VSS) 공급라인에 접속된다.
한편, 상기와 같은 화소(P)에 공급되는 스캔신호(SC)와, 초기화신호(INT)와, 발광제어신호(EM)와, 감지신호(SS)는 게이트 온 전압(VGH) 또는 게이트 오프 전압(VGL) 레벨을 갖는 펄스 형태의 신호이다. 이들 신호는 제 1 내지 제 4 기간(A, B, C, D)으로 나뉘어 구동되는데, 도 3을 참조하여 이를 상세히 설명하면 다음과 같다.
초기화신호(INT)는 제 1 기간(A)에 게이트 온 전압(VGH)으로 출력되고, 제 2 내지 제 4 기간(B, C, D)에 게이트 오프 전압(VGL)으로 출력된다.
감지신호(SS)는 제 1 내지 제 3 기간(A, B, C)에 게이트 온 전압(VGH)으로 출력되고, 제 4 기간(D)에 게이트 오프 전압(VGL)으로 출력된다.
스캔신호(SC)는 제 3 기간(C)에 게이트 온 전압(VGH)으로 출력되고, 제 1 및 제 2 기간(A, B)과 제 4 기간(D)에 게이트 오프 전압(VGL)으로 출력된다.
발광제어신호(EM)는 제 1 및 제 4 기간(A, D)에 게이트 온 전압(VGH)으로 출력되고, 제 2 및 제 3 기간(B, C)에 게이트 오프 전압(VGL)으로 출력된다.
이상에서 설명한 도 2 및 도 3을 참조하여, 본 발명의 제 1 실시 예에 따른 화소(P)의 동작을 기간 별로 상세히 설명한다.
제 1 기간(A; 제 1 실시 예)
제 1 기간(A)에는 초기화신호(INT)와 감지신호(SS)와 발광제어신호(EM)가 게이트 온 전압(VGH)으로 출력되고, 스캔신호(SC)가 게이트 오프 전압(VGL)으로 출력된다. 이에 따라, 제 1 기간(A) 동안 제 2 내지 제 5 TFT(T2~T5)는 턴-온 되고, 제 1 TFT(T1)는 턴-오프 된다.
그러면, 기준전압(Vref)이 턴-온 된 제 5 TFT(T5)를 통해 제 2 노드(N2)에 공급되고, 이는 다시 턴-온 된 제 2 TFT(T2)를 통해 제 1 노드(N1)에도 공급된다. 또한, 기준전압(Vref)은 턴-온 된 제 3 TFT(T3)를 통해 제 4 노드(N4)에도 공급된다. 이에 따라, 제 1, 제 2, 제 4 노드(N1, N2, N4)는 모두 기준전압(Vref)으로 초기화 된다.
한편, 초기화전압(Vinit)이 턴-온 된 제 4 TFT(T4)를 통해 제 3 노드(N3)에 공급된다. 이때, 제 3 노드(N3)에 인가된 초기화전압(Vinit)의 레벨은 구동 TFT(DT)의 내부 저항과 제 4 TFT(T4)의 내부 저항의 비에 의해 결정된다. 즉, 제 3 노드(N3)의 전압은 구동 TFT(DT)의 문턱전압(Vth)에 따라 변화하는 바, 제 1 기간(A)에 제 3 노드(N3)의 전압은 문턱전압(Vth) 보상에 도움에 되는 방향으로 포화(saturation)된다. 또한, 초기화전압(Vinit)이 제 2 구동전압(VSS)보다 작고 발광다이오드(OLED)의 문턱전압보다 작기 때문에 발광다이오드(OLED)는 역방향으로 바이어스되어 오프 된 상태를 유지한다.
또한, 제 1 기간(A)에는 구동 TFT(DT)의 게이트전극이 접속된 제 2 노드(N2)가 기준전압(Vref)의 레벨로 유지되고, 소스전극이 접속된 제 3 노드(N3)가 초기화전압(Vinit)의 레벨로 유지되고, 그리고 드레인전극이 제 1 구동전압(VDD)의 레벨로 유지됨에 따라 구동 TFT(DT)가 초기화된다. 이때, 구동 TFT(DT)는 게이트전극과 소스전극간의 전압차가 문턱전압(Vth)을 초과하여 턴-온 되고, 이 턴-온 된 구동 TFT(DT)를 통해 초기화 전류가 흐르게 된다. 하지만, 설명한 바와 같이, 발광다이오드(OLED)가 역방향의 바이어스를 이루므로, 초기화 전류는 발광다이오드(OLED)로 흐르지 못하고 초기화전압(Vinit)을 공급하는 초기화 라인으로 싱크된다.
이와 같이, 제 1 기간(A)에는 구동 TFT(DT)를 통해 제 1 구동전압(VDD) 공급라인으로부터 초기화 라인으로 초기화 전류가 흐르게 된다. 이에 따라, 구동 TFT(DT)는 문턱전압(Vth)의 극성에 관계없이 초기화된다. 즉, N 타입으로 구성된 구동 TFT(DT)의 문턱전압(Vth)이 0보다 작더라도, 또는 P 타입으로 구성된 구동 TFT(DT)의 문턱전압(Vth)이 0보다 크더라도, 상술된 초기화 전류에 의해 구동 TFT(DT)가 초기화 되므로 제 1 기간(A) 이후에 구동 TFT(DT)의 문턱전압(Vth) 검출 성능이 향상된다.
정리하면, 제 1 기간(A)에는, 발광다이오드(OLED)가 꺼진 상태를 유지하게 되며, 제 1, 제 2, 제 4 노드(N1, N2, N4)가 기준전압(Vref)으로 초기화 된다. 그리고 구동 TFT(DT)는 그 극성에 관계없이 초기화 된다. 특히, 제 1 기간(A) 동안 제 3 노드(N3)를 낮은 값을 갖는 초기화전압(Vinit)으로 방전시킴으로써 구동 TFT(DT) 턴-온 시에도 제 3 노드(N3)의 전압이 상승하는 것을 방지할 수 있고, 그로 인해, 구동 TFT(DT)의 문턱전압(Vth)검출 보상 범위가 넓어진다.
제 2 기간(B; 제 1 실시 예)
제 2 기간(B)에는 감지신호(SS)가 게이트 온 전압(VGH)으로 출력되고, 초기화신호(INT)와 스캔신호(SC)와 발광제어신호(EM)가 게이트 오프 전압(VGL)으로 출력된다. 이에 따라, 제 2 기간(B) 동안 제 3 TFT(T3)는 턴-온 되고, 제 1, 제 2, 제 4, 제 5 TFT(T1, T2, T4, T5)는 턴-오프 된다.
그러면, 제 3 노드(N3)의 전압이 제 2 노드(N2)의 전압 방향으로 변화함으로써 소스 팔로워(source follower) 방식으로 구동 TFT(DT)의 문턱전압(Vth)이 검출된다. 이때, 기준전압(Vref)이 턴-온 된 제 3 TFT(T3)를 통해 제 4 노드(N4)에 공급되므로 변화된 제 2 노드(N2)의 전압은 제 2 커패시터(C2)에 의해 고정된다. 한편, 제 2 노드(N2)의 전압은 제 2 커패시터(C2)의 정전용량과 구동 TFT(DT)의 게이트-소스 오버랩 캡(Gate-Source Overlap Cap)의 정전용량 비율에 의해 결정되고, 구동 TFT(DT)의 문턱전압(Vth)에 따라 결정된다. 즉, 서로 다른 2 화소(P)에 구비된 구동 TFT(DT) 각각의 문턱전압(Vth)이 서로 다르다면, 해당 2 화소(P)에 구비된 제 2 노드(N2)의 전압 변화량도 달라진다.
한편, 제 3 노드(N3)의 전압은 초기화전압(Vinit)에서 [(Vref-Vth)+α]까지 상승한다. 즉, 제 2 기간(B) 동안 제 3 노드(N3)에는 구동 TFT(DT)의 문턱전압(Vth)이 증폭되어 저장됨을 알 수 있다. 여기서 'α'는 증폭보상치로서, 구동 TFT(DT)의 문턱전압(Vth)이 클수록 큰 값을 갖는다.
이와 같이, 제 2 기간(B)에 구동 TFT(DT)의 문턱전압(Vth)을 증폭하여 저장하는 이유는 다음과 같다. 제 2 기간(B) 이후의 제 4 기간(B)에는 구동 TFT(DT)의 문턱전압(Vth)이 보상된 데이터 전압이 제 1 노드(N1)로부터 제 2 노드(N2)로 전달된다. 이때, 보상된 데이터 전압은 전달되는 과정에서 제 1 및 제 2 노드(N1, N2) 간의 기생 캡(Parasitic Cap)으로 인해 손실된다. 이 손실을 보상하기 위해 제 1 실시 예는 제 2 기간(B)에 구동 TFT(DT)의 문턱전압(Vth)을 증폭하여 저장한다.
제 3 기간(C; 제 1 실시 예)
제 3 기간(C)에는 감지신호(SS)와 스캔신호(SC)가 게이트 온 전압(VGH)으로 출력되고, 초기화신호(INT)와 발광제어신호(EM)가 게이트 오프 전압(VGH)으로 출력된다. 이에 따라, 제 3 기간(C) 동안 제 1 및 제 3 TFT(T1, T3)가 턴-온 되고, 제 2, 제 4, 제 5 TFT(T2, T4, T5)가 턴-오프 된다.
그러면, 데이터 전압(Vdata)이 턴-온 된 제 1 TFT(T1)를 통해 제 1 노드(N1)에 공급되어 제 1 커패시터(C1)에 저장된다.
한편, 제 3 기간(C)에 제 1 노드(N1)의 전압이 변화하면, 제 3 커패시터(C3)와 제 2 커패시터(C2)의 커플링 현상에 의해 제 2 노드(N2)의 전압이 변화하고, 결과적으로 제 3 노드(N3)의 전압 변화를 야기하여 구동 TFT(DT)의 문턱전압(Vth)의 보상 손실이 발생될 수 있다. 제 1 실시 예는 이를 방지하기 위해, 제 3 기간(C)에 제 3 TFT(T3)를 턴-온 시켜, 기준전압(Vref)을 제 4 노드(N4)에 인가한다. 이에 따라, 제 3 기간(C)에 제 1 노드(N1)의 전압이 변화하여도 제 4 노드(N4)가 기준전압(Vref)으로 고정됨으로써 제 2 및 제 3 노드(N2, N3)의 전압 변화를 방지할 수 있다.
제 4 기간(D; 제 1 실시 예)
제 4 기간(D)에는 발광제어신호(EM)가 게이트 온 전압(VGH)으로 출력되고, 초기화신호(INT)와 감지신호(SS)와 스캔신호(SC)가 게이트 오프 전압(VGL)으로 출력된다. 이에 따라, 제 4 기간(D) 동안 제 2 TFT(T2)는 턴-온 되고, 제 1, 제 3, 제 4, 제 5 TFT(T1, T3, T4, T5)는 턴-오프 된다.
그러면, 제 1 노드(N1)의 데이터 전압(Vdata)이 턴-온 된 제 2 TFT(T2)를 통해 제 2 노드(N2)에 공급된다. 이에 따라, 구동 TFT(DT)는 구동 TFT(DT)의 Vgs(게이트전극-소스전극 간의 전압차), 즉 제 2 노드(N2)와 제 3 노드(N3) 간의 전압차에 의해 턴-온 된다. 즉, 구동 TFT(DT)는 제 2 노드(N2)에 인가된 데이터 전압(Vdata)에 따라 턴-온 되어 구동전류를 발광다이오드(OLED)에 공급하고, 이에 발광다이오드(OLED)는 발광한다.
한편, 데이터 전압(Vdata)이 제 2 노드(N2)에 공급된 후, 제 2 TFT(T2)가 턴-오프 되면 제 1 내지 제 3 커패시터(C1~C3)의 직렬 연결에 의해 제 2 노드(N2)의 전압은 홀딩(Holding) 되어 발광다이오드(OLED)의 발광이 지속된다. 한편, 제 1 실시 예에 따른 화소(P)는 도 4에 도시된 바와 같이, 제 2 노드(N2)와 제 3 노드(N3) 사이에 접속된 제 4 커패시터(C4)를 더 포함할 수 있다. 이러한 제 4 커패시터(C4)는 제 4 기간(D)에 제 1 내지 제 3 커패시터(C1~C3)와 병렬 연결됨으로써 제 2 노드(N2)의 전압을 홀딩(Holding) 시키는 역할을 한다.
제 2 실시 예(7
T2C
)
도 5는 본 발명의 제 2 실시 예에 따른 화소(P)의 회로 구성도로서, 도 1에 도시된 임의의 화소(P)의 회로 구성을 나타낸다. 도 5에 도시된 화소(P)에 인가되는 게이트 신호들은 제 1 실시 예의 게이트 신호들과 구동 타이밍이 동일하다. 즉, 도 3에 도시된 구동 파형도는 도 5에 도시된 화소(P)의 구동 파형도도 된다.
도 5에 도시된 화소(P)는 7 개의 TFT와, 2 개의 커패시터로 구성된 7T2C 구조를 갖는다. 즉, 도 5에 도시된 화소(P)는 구동 TFT(DT)와, 제 1 내지 제 6 TFT(T1~T6)와, 제 1 및 제 2 커패시터(C1, C2)와, 발광다이오드(OLED)를 포함한다.
이러한 제 2 실시 예는 제 1 실시 예에서 제 3 커패시터(C3)가 삭제된 점과, 제 6 TFT(T6)가 추가된 점을 제외하고는 제 1 실시 예와 동일한 구성을 갖는다. 따라서, 제 2 실시 예에서 제 1 내지 제 5 TFT(T1~T5)와, 제 1 및 제 2 커패시터(C1, C2)와, 발광다이오드(OLED)에 대한 설명은 제 1 실시 예에서의 설명으로 대신한다. 따라서, 제 2 실시 예에는 제 6 TFT(T6)만 언급하기로 한다.
제 6 TFT(T6)는 발광제어 라인으로부터 제공된 발광제어신호(EM)에 응답하여 제 1 노드(N1)와 제 2 노드(N2) 간에 전류패스를 형성한다.
이하, 도 3 및 도 5를 참조하여, 본 발명의 제 2 실시 예에 따른 화소(P)의 동작을 기간 별로 설명한다.
제 1 기간(A; 제 2 실시 예)
제 1 기간(A)에는 초기화신호(INT)와 감지신호(SS)와 발광제어신호(EM)가 게이트 온 전압(VGH)으로 출력되고, 스캔신호(SC)가 게이트 오프 전압(VGL)으로 출력된다. 이에 따라, 제 1 기간(A) 동안 제 2 내지 제 6 TFT(T2~T5)는 턴-온 되고, 제 1 TFT(T1)는 턴-오프 된다.
그러면, 기준전압(Vref)이 턴-온 된 제 5 TFT(T5)를 통해 제 2 노드(N2)에 공급되고, 이는 다시 턴-온 된 제 2 TFT(T2)를 통해 제 1 노드(N1)에도 공급된다. 또한, 기준전압(Vref)은 턴-온 된 제 3 TFT(T3)를 통해 제 4 노드(N4)에도 공급되고, 이는 다시 턴-온 된 제 6 TFT(T6)를 통해 제 1 노드(N1)에도 공급된다. 이에 따라, 제 1, 제 2, 제 4 노드(N1, N2, N4)는 모두 기준전압(Vref)으로 초기화 된다.
한편, 초기화전압(Vinit)이 턴-온 된 제 4 TFT(T4)를 통해 제 3 노드(N3)에 공급된다. 이때, 제 3 노드(N3)에 인가된 초기화전압(Vinit)의 레벨은 구동 TFT(DT)의 내부 저항과 제 4 TFT(T4)의 내부 저항의 비에 의해 결정된다. 즉, 제 3 노드(N3)의 전압은 구동 TFT(DT)의 문턱전압(Vth)에 따라 변화하는 바, 제 1 기간(A)에 제 3 노드(N3)의 전압은 문턱전압(Vth) 보상에 도움에 되는 방향으로 포화(saturation)된다. 또한, 초기화전압(Vinit)이 제 2 구동전압(VSS)보다 작고 발광다이오드(OLED)의 문턱전압보다 작기 때문에 발광다이오드(OLED)는 역방향으로 바이어스되어 오프 된 상태를 유지한다.
또한, 제 1 기간(A)에는 구동 TFT(DT)의 게이트전극이 접속된 제 2 노드(N2)가 기준전압(Vref)의 레벨로 유지되고, 소스전극이 접속된 제 3 노드(N3)가 초기화전압(Vinit)의 레벨로 유지되고, 그리고 드레인전극이 제 1 구동전압(VDD)의 레벨로 유지됨에 따라 구동 TFT(DT)가 초기화된다. 이때, 구동 TFT(DT)는 게이트전극과 소스전극간의 전압차가 문턱전압(Vth)을 초과하여 턴-온 되고, 이 턴-온 된 구동 TFT(DT)를 통해 초기화 전류가 흐르게 된다. 하지만, 설명한 바와 같이, 발광다이오드(OLED)가 역방향의 바이어스를 이루므로, 초기화 전류는 발광다이오드(OLED)로 흐르지 못하고 초기화전압(Vinit)을 공급하는 초기화 라인으로 싱크된다.
이와 같이, 제 1 기간(A)에는 구동 TFT(DT)를 통해 제 1 구동전압(VDD) 공급라인으로부터 초기화 라인으로 초기화 전류가 흐르게 된다. 이에 따라, 구동 TFT(DT)는 문턱전압(Vth)의 극성에 관계없이 초기화된다. 즉, N 타입으로 구성된 구동 TFT(DT)의 문턱전압(Vth)이 0보다 작더라도, 또는 P 타입으로 구성된 구동 TFT(DT)의 문턱전압(Vth)이 0보다 크더라도, 상술된 초기화 전류에 의해 구동 TFT(DT)가 초기화 되므로 제 1 기간(A) 이후에 구동 TFT(DT)의 문턱전압(Vth) 검출 성능이 향상된다.
정리하면, 제 1 기간(A)에는, 발광다이오드(OLED)가 꺼진 상태를 유지하게 되며, 제 1, 제 2, 제 4 노드(N1, N2, N4)가 기준전압(Vref)으로 초기화 된다. 그리고 구동 TFT(DT)는 그 극성에 관계없이 초기화 된다. 특히, 제 1 기간(A) 동안 제 3 노드(N3)를 낮은 값을 갖는 초기화전압(Vinit)으로 방전시킴으로써 구동 TFT(DT) 턴-온 시에도 제 3 노드(N3)의 전압이 상승하는 것을 방지할 수 있고, 그로 인해, 구동 TFT(DT)의 문턱전압(Vth)검출 보상 범위가 넓어진다.
제 2 기간(B; 제 2 실시 예)
제 2 기간(B)에는 감지신호(SS)가 게이트 온 전압(VGH)으로 출력되고, 초기화신호(INT)와 스캔신호(SC)와 발광제어신호(EM)가 게이트 오프 전압(VGL)으로 출력된다. 이에 따라, 제 2 기간(B) 동안 제 3 TFT(T3)는 턴-온 되고, 제 1, 제 2, 제 4, 제 5, 제 6 TFT(T1, T2, T4, T5, T6)는 턴-오프 된다.
이러한 제 2 실시 예에서 제 2 기간(B) 동안 화소(P)의 동작은 제 1 실시 예와 동일하므로, 이에 대한 설명은 제 1 실시 예에서의 설명으로 대신한다.
제 3 기간(C; 제 2 실시 예)
제 3 기간(C)에는 감지신호(SS)와 스캔신호(SC)가 게이트 온 전압(VGH)으로 출력되고, 초기화신호(INT)와 발광제어신호(EM)가 게이트 오프 전압(VGH)으로 출력된다. 이에 따라, 제 3 기간(C) 동안 제 1 및 제 3 TFT(T1, T3)가 턴-온 되고, 제 2, 제 4, 제 5, 제 6 TFT(T2, T4, T5, T6)가 턴-오프 된다.
그러면, 데이터 전압(Vdata)이 턴-온 된 제 1 TFT(T1)를 통해 제 1 노드(N1)에 공급되어 제 1 커패시터(C1)에 저장된다.
한편, 제 3 기간(C)에 제 1 노드(N1)의 전압이 변화하면, 제 2 커패시터(C2)의 커플링 현상에 의해 제 2 노드(N2)의 전압이 변화하고, 결과적으로 제 3 노드(N3)의 전압 변화를 야기하여 구동 TFT(DT)의 문턱전압(Vth)의 보상 손실이 발생될 수 있다. 제 1 실시 예는 이를 방지하기 위해, 제 3 기간(C)에 제 3 TFT(T3)를 턴-온 시켜, 기준전압(Vref)을 제 4 노드(N4)에 인가한다. 이에 따라, 제 3 기간(C)에 제 1 노드(N1)의 전압이 변화하여도 제 4 노드(N4)가 기준전압(Vref)으로 고정됨으로써 제 2 및 제 3 노드(N2, N3)의 전압 변화를 방지할 수 있다.
제 4 기간(D; 제 2 실시 예)
제 4 기간(D)에는 발광제어신호(EM)가 게이트 온 전압(VGH)으로 출력되고, 초기화신호(INT)와 감지신호(SS)와 스캔신호(SC)가 게이트 오프 전압(VGL)으로 출력된다. 이에 따라, 제 4 기간(D) 동안 제 2 및 제 6 TFT(T2, T6)는 턴-온 되고, 제 1, 제 3, 제 4, 제 5 TFT(T1, T3, T4, T5)는 턴-오프 된다.
이러한 제 2 실시 예에서 제 4 기간(D) 동안 화소(P)의 동작은 제 1 실시 예와 동일하므로, 이에 대한 설명은 제 1 실시 예에서의 설명으로 대신한다.
도 6은 도 2의 화소(P)에 구비된 모든 TFT들의 문턱전압의 변화에 따른 각 계조 별 문턱전압 보상능력을 설명하는 도면이다. 도 6에서 X축은 각 TFT들의 문턱전압(Vth)을 나타내며, Y축은 정규화된(normalized) 발광다이오드(OLED)의 전류 변화율을 나타낸다.
도 6에 도시된 바와 같이, 발광다이오드(OLED)의 전류 변화율이 95% 내지 105%(± 5%)일 때, 각 TFT의 문턱전압이 -3.1[V] 내지 4.2[V]의 넓은 범위(7.3[V]의 범위)내에서 쉬프트 하더라도 각 계조에서 전류 변화율이 거의 일정함을 알 수 있다.
도 7은 도 2의 화소(P)에 구비된 구동 TFT(DT)의 문턱전압(Vth)의 변화에 따른 각 계조별 문턱전압 보상능력을 설명하는 도면이다. 도 7에서 X축은 구동 TFT(DT)의 문턱전압(Vth)을 나타내며, Y축은 정규화된(normalized) 발광다이오드(OLED)의 전류 변화율을 나타낸다.
도 7에 도시된 바와 같이, 발광다이오드(OLED)의 전류 변화율이 95% 내지 105%(± 5%)일 때, 구동 TFT(DT)의 문턱전압이 -1.0[V] 내지 4.0[V]의 넓은 범위(5[V]의 범위)내에서 쉬프트 하더라도 각 계조에서 전류 변화율이 거의 일정함을 알 수 있다.
이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
SS: 감지신호 SC: 스캔신호
EM: 발광제어신호 INT: 초기화신호
EM: 발광제어신호 INT: 초기화신호
Claims (9)
- 영상을 표시하기 위해 매트릭스 형태로 배치된 다수의 화소를 포함하고;
상기 각 화소가
스캔 라인으로부터 제공된 스캔신호에 응답하여 데이터 라인으로부터 제공된 데이터 전압을 제 1 노드에 공급하는 제 1 스위칭 소자와;
발광제어 라인으로부터 제공된 발광제어신호에 응답하여 상기 제 1 노드와 제 2 노드 간에 전류패스를 형성하는 제 2 스위칭 소자와;
상기 제 2 노드의 전압레벨에 따라 제 1 구동전압의 공급라인과 제 3 노드 간에 전류패스를 형성하는 구동 스위칭 소자와;
감지 라인으로부터 제공된 감지신호에 응답하여 기준전압을 제 4 노드에 공급하는 제 3 스위칭 소자와;
초기화 라인으로부터 제공된 초기화 신호에 응답하여 초기화 전압을 상기 제 3 노드에 공급하는 제 4 스위칭 소자와;
상기 초기화 신호에 응답하여 상기 기준전압을 상기 제 2 노드에 공급하는 제 5 스위칭 소자와;
상기 제 1 노드와 상기 제 3 노드 사이에 접속된 제 1 커패시터와;
상기 제 2 노드와 상기 제 4 노드 사이에 접속된 제 2 커패시터와;
상기 제 1 노드와 상기 제 4 노드 사이에 접속된 제 3 커패시터와;
상기 제 3 노드와 제 2 구동전압의 공급라인 사이에 접속된 발광다이오드를 포함하는 것을 특징으로 하는 발광표시장치. - 제 1 항에 있어서,
상기 초기화전압은 상기 기준전압보다 작으며,
상기 기준전압은 상기 제 2 구동전압보다 작으며,
상기 제 2 구동전압이 상기 제 1 구동전압보다 작은 것을 특징으로 하는 발광표시장치. - 제 1 항에 있어서,
상기 각 화소는
상기 초기화신호와 상기 감지신호와 상기 발광제어신호가 게이트 온 전압으로 출력되는 제 1 기간과;
상기 감지신호가 상기 게이트 온 전압으로 출력되는 제 2 기간과;
상기 감지신호와 상기 스캔신호가 상기 게이트 온 전압으로 출력되는 제 3 기간과;
상기 발광제어신호가 상기 게이트 온 전압으로 출력되는 제 4 기간으로 나뉘어 구동되는 것을 특징으로 하는 발광표시장치. - 제 1 항에 있어서,
상기 각 화소가
상기 제 2 노드와 상기 제 3 노드 사이에 접속된 제 4 커패시터를 더 포함하는 것을 특징으로 하는 발광표시장치. - 제 1 항에 있어서,
상기 제 1 내지 제 5 스위칭 소자와 상기 구동 스위칭 소자는 P 타입 또는 N 타입으로 구성된 스위칭 소자인 것을 특징으로 하는 발광표시장치. - 영상을 표시하기 위해 매트릭스 형태로 배치된 다수의 화소를 포함하고;
상기 각 화소가
스캔 라인으로부터 제공된 스캔신호에 응답하여 데이터 라인으로부터 제공된 데이터 전압을 제 1 노드에 공급하는 제 1 스위칭 소자와;
발광제어 라인으로부터 제공된 발광제어신호에 응답하여 상기 제 1 노드와 제 2 노드 간에 전류패스를 형성하는 제 2 스위칭 소자와;
상기 제 2 노드의 전압레벨에 따라 제 1 구동전압의 공급라인과 제 3 노드 간에 전류패스를 형성하는 구동 스위칭 소자와;
감지 라인으로부터 제공된 감지신호에 응답하여 기준전압을 제 4 노드에 공급하는 제 3 스위칭 소자와;
초기화 라인으로부터 제공된 초기화 신호에 응답하여 초기화 전압을 상기 제 3 노드에 공급하는 제 4 스위칭 소자와;
상기 초기화 신호에 응답하여 상기 기준전압을 상기 제 2 노드에 공급하는 제 5 스위칭 소자와;
상기 발광제어신호에 응답하여 상기 제 1 노드와 상기 제 4 노드 간에 전류패스를 형성하는 제 6 스위칭 소자와;
상기 제 1 노드와 상기 제 3 노드 사이에 접속된 제 1 커패시터와;
상기 제 2 노드와 상기 제 4 노드 사이에 접속된 제 2 커패시터와;
상기 제 3 노드와 제 2 구동전압의 공급라인 사이에 접속된 발광다이오드를 포함하는 것을 특징으로 하는 발광표시장치. - 제 6 항에 있어서,
상기 초기화전압은 상기 기준전압보다 작으며,
상기 기준전압은 상기 제 2 구동전압보다 작으며,
상기 제 2 구동전압이 상기 제 1 구동전압보다 작은 것을 특징으로 하는 발광표시장치. - 제 6 항에 있어서,
상기 각 화소는
상기 초기화신호와 상기 감지신호와 상기 발광제어신호가 게이트 온 전압으로 출력되는 제 1 기간과;
상기 감지신호가 상기 게이트 온 전압으로 출력되는 제 2 기간과;
상기 감지신호와 상기 스캔신호가 상기 게이트 온 전압으로 출력되는 제 3 기간과;
상기 발광제어신호가 상기 게이트 온 전압으로 출력되는 제 4 기간으로 나뉘어 구동되는 것을 특징으로 하는 발광표시장치. - 제 6 항에 있어서,
상기 제 1 내지 제 6 스위칭 소자와 상기 구동 스위칭 소자는 P 타입 또는 N 타입으로 구성된 스위칭 소자인 것을 특징으로 하는 발광표시장치.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20110142422A KR101481676B1 (ko) | 2011-12-26 | 2011-12-26 | 발광표시장치 |
DE102012112534.1A DE102012112534B4 (de) | 2011-12-26 | 2012-12-18 | Lichtemittierende Anzeigevorrichtung |
CN201210568114.7A CN103177687B (zh) | 2011-12-26 | 2012-12-24 | 发光显示设备 |
US13/726,244 US9153158B2 (en) | 2011-12-26 | 2012-12-24 | Light emitting display device capable of minimizing a current driving capability deviation among driving switching elements |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20110142422A KR101481676B1 (ko) | 2011-12-26 | 2011-12-26 | 발광표시장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20130074375A KR20130074375A (ko) | 2013-07-04 |
KR101481676B1 true KR101481676B1 (ko) | 2015-01-13 |
Family
ID=48575751
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR20110142422A KR101481676B1 (ko) | 2011-12-26 | 2011-12-26 | 발광표시장치 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9153158B2 (ko) |
KR (1) | KR101481676B1 (ko) |
CN (1) | CN103177687B (ko) |
DE (1) | DE102012112534B4 (ko) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014109703A (ja) * | 2012-12-03 | 2014-06-12 | Samsung Display Co Ltd | 表示装置および駆動方法 |
US9054696B2 (en) * | 2013-10-12 | 2015-06-09 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Gate driving circuit, and array substrate and display panel using the same |
KR101603300B1 (ko) * | 2013-11-25 | 2016-03-14 | 엘지디스플레이 주식회사 | 유기발광표시장치 및 그 표시패널 |
KR102068589B1 (ko) * | 2013-12-30 | 2020-01-21 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 및 그의 구동 방법 |
KR101631549B1 (ko) * | 2014-09-04 | 2016-06-20 | 엘지디스플레이 주식회사 | 유기발광 표시패널 및 이를 제조하는 방법 |
KR102320311B1 (ko) * | 2014-12-02 | 2021-11-02 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 이의 구동 방법 |
KR102584291B1 (ko) * | 2018-08-13 | 2023-10-05 | 삼성디스플레이 주식회사 | 픽셀 회로 및 이를 포함하는 표시 장치 |
CN109979395B (zh) * | 2019-04-22 | 2021-09-24 | 深圳市华星光电半导体显示技术有限公司 | 像素驱动电路及显示面板 |
CN111179833B (zh) * | 2020-02-11 | 2021-03-05 | 京东方科技集团股份有限公司 | 像素电路及其驱动方法、显示装置 |
CN111899688B (zh) * | 2020-09-22 | 2021-08-24 | 上海天马有机发光显示技术有限公司 | 一种显示面板及其亮度补偿方法、显示装置 |
KR20220042029A (ko) * | 2020-09-25 | 2022-04-04 | 삼성디스플레이 주식회사 | 표시 장치 |
CN115602119A (zh) * | 2021-07-08 | 2023-01-13 | 乐金显示有限公司(Kr) | 像素电路及包括其的显示面板 |
KR20230027392A (ko) * | 2021-08-18 | 2023-02-28 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 구동 방법 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20070118446A (ko) * | 2006-06-12 | 2007-12-17 | 엘지.필립스 엘시디 주식회사 | 유기발광다이오드 표시소자 |
WO2011013409A1 (ja) | 2009-07-28 | 2011-02-03 | シャープ株式会社 | アクティブマトリクス基板、表示装置及び有機el表示装置 |
KR20110030210A (ko) * | 2009-09-17 | 2011-03-23 | 엘지디스플레이 주식회사 | 유기발광다이오드 표시장치 및 그 구동방법 |
KR20110078387A (ko) * | 2009-12-31 | 2011-07-07 | 엘지디스플레이 주식회사 | 유기 발광장치 및 그 구동방법 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI288377B (en) | 2004-09-01 | 2007-10-11 | Au Optronics Corp | Organic light emitting display and display unit thereof |
US8427405B2 (en) * | 2007-01-30 | 2013-04-23 | Lg Display Co., Ltd. | Image display device and method of driving the same |
KR100958028B1 (ko) * | 2008-02-13 | 2010-05-17 | 삼성모바일디스플레이주식회사 | 광센서 및 그를 이용한 평판표시장치 |
KR101491152B1 (ko) * | 2008-09-26 | 2015-02-09 | 엘지디스플레이 주식회사 | 유기발광다이오드 표시장치 |
KR101056317B1 (ko) * | 2009-04-02 | 2011-08-11 | 삼성모바일디스플레이주식회사 | 화소 및 이를 이용한 유기전계발광 표시장치 |
KR101008482B1 (ko) * | 2009-04-17 | 2011-01-14 | 삼성모바일디스플레이주식회사 | 화소 및 이를 이용한 유기전계발광 표시장치 |
KR101074795B1 (ko) * | 2009-07-03 | 2011-10-19 | 삼성모바일디스플레이주식회사 | 광 센싱 회로, 이를 포함하는 터치 패널, 및 광 센싱 회로의 구동 방법 |
KR101155898B1 (ko) * | 2010-05-12 | 2012-06-20 | 삼성모바일디스플레이주식회사 | 유기발광 표시장치 및 그 구동 방법 |
KR101770633B1 (ko) * | 2010-08-11 | 2017-08-24 | 삼성디스플레이 주식회사 | 화소 및 이를 이용한 유기전계발광 표시장치 |
-
2011
- 2011-12-26 KR KR20110142422A patent/KR101481676B1/ko active IP Right Grant
-
2012
- 2012-12-18 DE DE102012112534.1A patent/DE102012112534B4/de active Active
- 2012-12-24 US US13/726,244 patent/US9153158B2/en active Active
- 2012-12-24 CN CN201210568114.7A patent/CN103177687B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20070118446A (ko) * | 2006-06-12 | 2007-12-17 | 엘지.필립스 엘시디 주식회사 | 유기발광다이오드 표시소자 |
WO2011013409A1 (ja) | 2009-07-28 | 2011-02-03 | シャープ株式会社 | アクティブマトリクス基板、表示装置及び有機el表示装置 |
KR20110030210A (ko) * | 2009-09-17 | 2011-03-23 | 엘지디스플레이 주식회사 | 유기발광다이오드 표시장치 및 그 구동방법 |
KR20110078387A (ko) * | 2009-12-31 | 2011-07-07 | 엘지디스플레이 주식회사 | 유기 발광장치 및 그 구동방법 |
Also Published As
Publication number | Publication date |
---|---|
DE102012112534B4 (de) | 2016-07-21 |
US20130162620A1 (en) | 2013-06-27 |
KR20130074375A (ko) | 2013-07-04 |
CN103177687A (zh) | 2013-06-26 |
CN103177687B (zh) | 2015-11-04 |
US9153158B2 (en) | 2015-10-06 |
DE102012112534A1 (de) | 2013-06-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101481676B1 (ko) | 발광표시장치 | |
CN107424563B (zh) | 有机发光二极管显示装置 | |
KR101396004B1 (ko) | 유기발광다이오드 표시장치 | |
US9953583B2 (en) | Organic light emitting diode display device including pixel driving circuit | |
KR101341797B1 (ko) | 유기 발광 다이오드 표시장치 및 그 구동 방법 | |
EP2592617A1 (en) | Organic light emitting diode display device | |
KR101756665B1 (ko) | 유기발광다이오드 표시장치 및 그 구동방법 | |
KR20140131637A (ko) | 유기 발광 다이오드 표시장치 및 그 구동 방법 | |
KR101850149B1 (ko) | 유기발광다이오드 표시장치 | |
KR20150064543A (ko) | 유기전계발광 표시장치와 그 구동방법 | |
US10089925B2 (en) | Organic light emitting display device for preventing erroneous light emission | |
KR20150044660A (ko) | 유기 발광 다이오드 표시장치 및 그 구동 방법 | |
KR102493130B1 (ko) | 화소 및 유기 발광 표시 장치 | |
KR101980770B1 (ko) | Oled 표시 장치 | |
KR20150002323A (ko) | 유기 발광 다이오드 표시장치와 그 구동방법 | |
KR101970545B1 (ko) | 유기발광다이오드 표시장치 및 그 구동방법 | |
KR101834012B1 (ko) | 유기발광다이오드 표시장치 | |
KR20120052638A (ko) | 유기발광다이오드 표시장치 | |
KR20130058507A (ko) | 유기발광다이오드 표시장치 | |
KR101950848B1 (ko) | 유기 발광 다이오드 표시장치와 그 구동방법 | |
KR101901354B1 (ko) | 유기발광다이오드 표시장치 | |
US20230215381A1 (en) | Gate driver circuit, display panel and display device including the same | |
KR101535822B1 (ko) | 발광 표시장치와 그 구동 방법 | |
KR101980763B1 (ko) | 유기 발광 다이오드 표시장치와 그 구동방법 | |
KR101960054B1 (ko) | 유기발광소자표시장치 및 그 구동방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20171218 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20181226 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20191212 Year of fee payment: 6 |