JP2006146190A - 画素及び発光表示装置 - Google Patents

Abstract

【課題】 使用する素子数を減らして開口率を向上させ，また発光素子の劣化を防止する。
【解決手段】 第１発光素子ＯＬＥＤ１及び第２発光素子ＯＬＥＤ２と，第１，第２発光素子と共通連結されて第１，第２発光素子を駆動させる電流を生成する駆動回路１１１と，第１，第２発光素子と駆動回路との間に連結されて第１発光制御信号及び第２発光制御信号に応じて第１，第２発光素子が順次駆動されるように制御するスイッチング回路１１２と，第１，第２発光制御信号を第１，第２発光素子に伝達して第１，第２発光素子に逆バイアス電圧を印加する逆バイアス回路１１３とを含むように構成した。逆バイアス回路１１３は，逆バイアス電圧を伝達する逆バイアス線ＮＢに連結されて，逆バイアス電圧を第１，第２発光制御信号に応じて選択的に第１，２発光素子に伝達して，第１，第２発光素子に逆バイアス電圧を印加するように構成することもできる。
【選択図】 図５

Description

本発明は，画素及び発光表示装置に関する。

近年，陰極線管と比較して重さ及び体積が小さい各種の平板表示装置が開発されている。中でも，発光効率，輝度及び視野角に優れ，応答速度の速い発光表示装置が注目されている。

上記のような発光表示装置は，自発光型の発光素子を含んで構成されることができる。かかる発光素子は，光を発散する薄膜である発光層が，カソード電極とアノード電極との間に位置する構造を有する。そして，上記発光素子は，発光層に電子及び正孔を注入してこれらを再結合させることにより励起子が生成され，かかる励起子が低いエネルギー状態に落ちる際に発光が生じるといった特性を有する。

このような発光素子は，発光層が無機物質または有機物質により構成されることができ，上記発光層を構成する物質の種類によって無機発光素子と有機発光素子とに分類することができる。

先ず，従来の一般的な発光素子について説明する。図１ａ及び図１ｂは，従来の一般的な発光素子を説明するための図である。

図１ａ及び図１ｂを参照すれば，発光素子はアノード電極２０とカソード電極２１の間に形成された発光層（ＥＬ：Ｅｍｉｔｔｉｎｇ Ｌａｙｅｒ）と，正孔輸送層（ＨＴＬ：Ｈｏｌｅ Ｔｒａｎｓｆｅｒ Ｌａｙｅｒ）と，電子輸送層（ＥＴＬ：Ｅｌｔｃｔｒｏｎ Ｔｒａｎｓｆｅｒ Ｌａｙｅｒ）とを含んで構成されることができる。

アノード電極２０は発光層ＥＬに正孔を供給するように第１電源に接続される。また，カソード電極２１は発光層ＥＬに電子を供給するように第１電源より低い第２電源に接続される。

すなわち，アノード電極２０はカソード電極２１と比較して相対的に高い正極性＋の電位を持ち，カソード電極２１はアノード電極２０と比較して相対的に低い負極性−の電位を持つ。

正孔輸送層ＨＴＬは，アノード電極２０から供給される正孔を加速させて発光層ＥＬに供給する役割りを果たす。

電子輸送層ＥＴＬは，カソード電極２１から供給される電子を加速させて発光層ＥＬに供給する役割りを果たす。

正孔輸送層ＨＴＬから供給される正孔と電子輸送層ＥＴＬから供給される電子は，発光層ＥＬで衝突する。かかる衝突により，発光層ＥＬでは電子と正孔が再結合し，その結合エネルギーが所定の光として放出される。実質的に，発光層ＥＬは，有機物質などで形成され，電子と正孔が再結合する際に，赤Ｒ，緑Ｇ，または青Ｂのいずれか一つの光を生成することができる。

ここで，上記発光素子は，アノード電極２０と正孔輸送層ＨＴＬとの間に位置する正孔注入層（ＨＩＬ：Ｈｏｌｅ Ｉｎｊｅｃｔｉｏｎ Ｌａｙｅｒ）及び，電子輸送層ＥＴＬとカソード電極２１との間に位置する電子注入層（ＥＩＬ：Ｅｌｅｃｔｒｏｎ Ｉｎｊｅｃｔｉｏｎ Ｌａｙｅｒ）をさらに含むことができる。正孔注入層ＨＩＬは，正孔を正孔輸送層ＨＴＬに供給し，電子注入層ＥＩＬは電子を電子輸送層ＥＴＬに供給することができる。

次に，従来の技術による発光表示装置の回路構成について説明する。図２は，従来の発光表示装置の一部分を示す回路図であり，４個の画素が示されている。上記４個の画素は隣接して形成されており，各画素は発光素子ＯＬＥＤ及び画素回路を含む。

画素回路は，第１トランジスタＭ１，第２トランジスタＭ２，第３トランジスタＭ３及び，キャパシタＣｓｔを含む。そして，第１トランジスタＭ１，第２トランジスタＭ２及び，第３トランジスタＭ３は，それぞれゲート，ソース及びドレインを有する。また，キャパシタＣｓｔは，第１電極及び第２電極を有する。

各画素は同一の構成を有する。ここで，図２の左上の位置に示された画素の詳細構成について説明する。

第１トランジスタＭ１のソースは第１電源供給線Ｖｄｄに連結される。また，第１トランジスタＭ１のドレインは第３トランジスタＭ３のソースに連結される。そして，第１トランジスタＭ１のゲートは第１ノードＡと連結され，かかる第１ノードＡは第２トランジスタＭ２のドレインと連結される。このような第１トランジスタＭ１は，データ信号（データ電圧）に対応する電流を発光素子ＯＬＥＤに供給することができる。

第２トランジスタＭ２は，ソースがデータ線Ｄ１と連結され，ドレインが第１ノードＡと連結され，ゲートは第１走査線Ｓ１と連結される。かかる第２トランジスタＭ２は，ゲートに印加される走査信号に応じてデータ線Ｄ１に印加されるデータ信号を第１ノードＡに伝達する役割りを果たす。

第３トランジスタＭ３は，ソースが第１トランジスタＭ１のドレインと連結され，ドレインが発光素子ＯＬＥＤのアノード電極に連結され，ゲートが発光制御線Ｅ１に連結されて発光制御信号に応答する。したがって，第３トランジスタＭ３は，発光制御信号に応じて第１トランジスタＭ１から発光素子ＯＬＥＤへ流れる電流の流れを制御して発光素子ＯＬＥＤの発光を制御することができる。

キャパシタＣｓｔは，第１電極が第１電源供給線Ｖｄｄに連結されて第２電極が第１ノードＡに連結される。そして，データ信号を伝達されて電荷を充電し，充電された電荷によって１フレーム期間の間，第１トランジスタＭ１のゲートに信号を印加し，第１トランジスタＭ１の動作を１フレーム期間の間維持させることができる。

ここで，上記発光表示装置の各画素に含まれる発光素子ＯＬＥＤに印加される電圧は，図１ｂに示すようになる。すなわち，発光素子ＯＬＥＤのアノード電極２０に印加される電圧は，カソード電極２１に印加される第２電源電圧Ｖｓｓより常に高く設定されるので，発光素子ＯＬＥＤのアノード電極２０側には負極性−のキャリアが位置し，カソード電極２１側には正極性＋のキャリアが位置するようになる。

一方，従来の発光表示装置としては，各フレーム期間において連続的に変化するバイアス電圧を映像信号に重畳して駆動トランジスタ素子のゲートに供給し，この駆動トランジスタ素子のしきい値電圧に対するゲート・ソース間電圧の変化により駆動トランジスタ素子の導通期間および非導通期間の比率を設定するバイアス回路含んだ制御部を設けた発光表示装置が知られている（例えば，特許文献１参照。）。かかる発光表示装置では，映像信号の階調電圧に基づいて発光素子の通電期間，すなわち平均輝度を設定できるので，映像信号の１フレーム期間を多数のサブフレームに細分化して駆動を行う必要がなくなり，階調数を増やすために映像信号の周波数を高くする必要もないので，消費電力を増大させずに所望の階調数を得ることができる。

あるいは，従来の発光表示装置としては，複数のデータ線と，複数の走査線と，一方の端子が走査線に接続されて電流をオン／オフさせるスイッチング素子と，上記スイッチング素子の他方の端子に入力されるデータ信号に応じて減少された電圧を印加される画素電極とを備えた発光表示装置が知られている（例えば，特許文献２参照。）。かかる発光表示装置においては，上記抵抗素子を各発光素子の駆動トランジスタのソース側に設けたことにより，各画素に対応して設けられた上記駆動トランジスタのしきい値電圧にばらつきがあっても，それを均一化させることができ，安定した画像表示を行うことができる，また階調数が高い場合の表示も良好に行うことができる。

特開２００３−４３９９９号公報 米国特許出願公開第２００５／００５２３６５号明細書

ここで，図２に示した従来の発光表示装置の発光素子においては，図１ｂに示すような，アノード電極２０側に負極性−のキャリアが位置し，カソード電極２１側に正極性＋のキャリアが位置する状態が長時間続くと，発光に寄与する電子及び正孔の移動量が少なくなって輝度が低下されると同時に残像が発生するという問題が生じる。

特に，上記残像現象の問題は，同一の画像（例えば，静止画像）を長時間表示して発光素子ＯＬＥＤが図１ｂに示した状態を長時間維持した場合に顕著に現れ，発光表示装置の表示品質を低下させる大きな要因として作用する。そして更に，上記残像現象が頻繁に生じるようになると，発光素子ＯＬＥＤが劣化してその寿命が短縮されるという問題も生じる。

一方，図２に示されたような一つの画素回路に一つの発光素子ＯＬＥＤが連結される構成では，複数の発光素子ＯＬＥＤを発光させるために複数の画素回路が必要となる。この場合，画素回路を具現するための素子の数は画素回路の数に比例して多くなるため，発光表示装置の構造が複雑になり，製造コストも高くなるといった問題があった。特に，各画素回路に含まれる素子を制御する信号を伝達する発光制御線が各画素行ごと設けられて各画素回路と連結される構成では，上記発光制御線の存在によって発光表示装置の開口率が低くなるという問題もあった。

そこで，本発明は，このような問題に鑑みてなされたもので，その目的とするところは，使用する素子の数を少なくして画素の開口率が向上され，また発光素子の劣化を防止できる画素及び発光表示装置を提供することにある。

上記課題を解決するために，本発明のある観点によれば，第１発光素子及び第２発光素子と，上記第１発光素子及び上記第２発光素子と共通連結され，上記第１発光素子及び上記第２発光素子を駆動させる電流を生成する駆動回路と，上記第１発光素子及び上記第２発光素子と上記駆動回路との間に連結されて，第１発光制御信号及び第２発光制御信号に応じて上記第１発光素子及び上記第２発光素子が順次駆動されるように制御するスイッチング回路と，上記第１発光制御信号及び上記第２発光制御信号を上記第１発光素子及び上記第２発光素子に伝達して上記第１発光素子及び上記第２発光素子に逆バイアス電圧を印加する逆バイアス回路とを含み；上記駆動回路は，ゲートに印加される第１電圧に応じて第１電源の電圧を伝達されて，上記第１発光素子及び上記第２発光素子に駆動電流を選択的に供給する第１トランジスタと；第１走査信号に応じてデータ信号を選択的に上記第１トランジスタの第１電極（ソース）に伝達する第２トランジスタと；上記第１トランジスタがダイオードとして動作するように上記第１走査信号に応じて上記第１トランジスタに選択的に電流を供給する第３トランジスタと；上記第１トランジスタの第１電極に上記データ信号（データ電圧）が印加されるとき，上記第１トランジスタのゲートに印加された電圧を格納して，上記第１発光素子または上記第２発光素子の発光期間の間，上記第１トランジスタのゲートに格納された上記電圧を維持するキャパシタと；第２走査信号に応じて選択的に上記キャパシタに初期化電圧を伝達する第４トランジスタと；上記第１発光制御信号に応じて上記第１電源を上記第１トランジスタに選択的に伝達する第５トランジスタと；上記第２発光制御信号に応じて上記第１電源を上記第１トランジスタに選択的に伝達する第６トランジスタと；を含むことを特徴とする画素が提供される。

このような本発明にかかる画素によれば，一つの画素に第１発光素子及び第２発光素子を含む構成としたことにより，上記２つの発光素子を駆動させるのに必要な素子及び信号を印加する線の数を減らすことができるので，画素の開口率を従来よりも高くすることができる。また，上記第１発光素子及び上記第２発光素子に逆バイアス電圧を印加する逆バイアス回路を設けたことにより，上記第１発光素子及び上記第２発光素子の劣化を防止し，低下した特性を復活させ，その寿命を向上させることができる。また，上記画素は，逆バイアス回路に逆バイアス電圧を供給するための別途の線を備えないので，より高い開口率を有し，輝度特性に優れる。

ここで，上記逆バイアス回路は，上記第１発光制御信号に応じて選択的に上記第２発光制御信号を上記第１発光素子に伝達する第１スイッチング素子と，上記第２発光制御信号に応じて選択的に上記第１発光制御信号を上記第２発光素子に伝達する第２スイッチング素子とを含むことができる。

また，上記第２走査信号は，上記第１走査信号を伝達する走査線の直前の走査線により伝達されることができる。

そして，上記初期化電圧は，上記第２走査信号であることができる。また，上記初期化電圧は，上記第１発光素子及び上記第２発光素子がオフの時に印加されるのがよい。

上記課題を解決するために，本発明の別の観点によれば，第１発光素子及び第２発光素子と，上記第１発光素子及び上記第２発光素子と共通連結され，上記第１発光素子及び上記第２発光素子を駆動させる電流を生成する駆動回路と，上記第１発光素子及び上記第２発光素子と上記駆動回路との間に連結されて，第１発光制御信号及び第２発光制御信号に応じて上記第１発光素子及び上記第２発光素子が順次駆動されるように制御するスイッチング回路と，逆バイアス電圧を伝達する逆バイアス線に連結されて，上記逆バイアス電圧を上記第１発光制御信号及び上記第２発光制御信号に応じて選択的に上記第１発光素子及び上記第２発光素子に伝達して，上記第１発光素子及び上記第２発光素子に逆バイアス電圧を印加する逆バイアス回路とを含み；上記駆動回路は，ゲートに印加される第１電圧に応じて第１電源の電圧を伝達されて，上記第１発光素子及び上記第２発光素子に駆動電流を選択的に供給する第１トランジスタと；第１走査信号に応じてデータ信号を選択的に上記第１トランジスタの第１電極（ソース）に伝達する第２トランジスタと；上記第１トランジスタがダイオードとして動作するように上記第１走査信号に応じて上記第１トランジスタに選択的に電流を供給する第３トランジスタと；上記第１トランジスタの第１電極に上記データ信号（データ電圧）が印加されるとき，上記第１トランジスタのゲートに印加された電圧を格納して，上記第１発光素子または上記第２発光素子の発光期間の間，上記第１トランジスタのゲートに格納された上記電圧を維持するキャパシタと；第２走査信号に応じて選択的に上記キャパシタに初期化電圧を伝達する第４トランジスタと；上記第１発光制御信号に応じて上記第１電源を上記第１トランジスタに選択的に伝達する第５トランジスタと；上記第２発光制御信号に応じて上記第１電源を上記第１トランジスタに選択的に伝達する第６トランジスタと；を含むことを特徴とする画素が提供される。

このような本発明にかかる画素によれば，一つの画素に第１発光素子及び第２発光素子を含む構成としたことにより，上記２つの発光素子を駆動させるのに必要な素子及び信号を印加する線の数を減らすことができるので，画素の開口率を従来よりも高くすることができる。また，上記第１発光素子及び上記第２発光素子に逆バイアス電圧を印加する逆バイアス回路を設けたことにより，上記第１発光素子及び上記第２発光素子の劣化を防止し，低下した特性を復活させ，その寿命を向上させることができる。

ここで，上記逆バイアス回路は，上記第１発光制御信号に応じて選択的に上記逆バイアス電圧を上記第１発光素子に伝達する第１スイッチング素子と，上記第２発光制御信号に応じて選択的に上記逆バイアス電圧を上記第２発光素子に伝達する第２スイッチング素子とを含むことができる。

また，上記第２走査信号は，上記第１走査信号を伝達する走査線の直前の走査線により伝達されることができる。

そして，上記初期化電圧は，上記第２走査信号であることができる。また，上記初期化電圧は，上記第１発光素子及び上記第２発光素子がオフの時に印加されるのがよい。

上記課題を解決するために，本発明の別の観点によれば，第１発光素子及び第２発光素子と，上記第１発光素子及び上記第２発光素子と共通連結され，上記第１発光素子及び上記第２発光素子を駆動させる電流を生成する駆動回路と，上記第１発光素子及び上記第２発光素子と上記駆動回路との間に連結されて，第１発光制御信号及び第２発光制御信号に応じて上記第１発光素子及び上記第２発光素子が順次駆動されるように制御するスイッチング回路と，逆バイアス電圧を伝達する逆バイアス線と逆バイアス制御信号を伝達する逆バイアス制御線とに連結されて，上記逆バイアス電圧を上記逆バイアス制御信号に応じて選択的に上記第１発光素子及び上記第２発光素子に伝達して，上記第１発光素子及び上記第２発光素子に逆バイアス電圧を印加する逆バイアス回路とを含み；上記駆動回路は，ゲートに印加される第１電圧に応じて第１電源の電圧を伝達されて，上記第１発光素子及び上記第２発光素子に駆動電流を選択的に供給する第１トランジスタと；第１走査信号に応じてデータ信号を選択的に上記第１トランジスタの第１電極（ソース）に伝達する第２トランジスタと；上記第１トランジスタがダイオードとして動作するように上記第１走査信号に応じて上記第１トランジスタに選択的に電流を供給する第３トランジスタと；上記第１トランジスタの第１電極に上記データ信号（データ電圧）が印加されるとき，上記第１トランジスタのゲートに印加された電圧を格納して，上記第１発光素子または上記第２発光素子の発光期間の間，上記第１トランジスタのゲートに格納された上記電圧を維持するキャパシタと；第２走査信号に応じて選択的に上記キャパシタに初期化電圧を伝達する第４トランジスタと；上記第１発光制御信号に応じて上記第１電源を上記第１トランジスタに選択的に伝達する第５トランジスタと；上記第２発光制御信号に応じて上記第１電源を上記第１トランジスタに選択的に伝達する第６トランジスタと；を含むことを特徴とする画素が提供される。

このような本発明にかかる画素によれば，一つの画素に第１発光素子及び第２発光素子を含む構成としたことにより，上記２つの発光素子を駆動させるのに必要な素子及び信号を印加する線の数を減らすことができるので，画素の開口率を従来よりも高くすることができる。また，上記第１発光素子及び上記第２発光素子に逆バイアス電圧を印加する逆バイアス回路を設けたことにより，上記第１発光素子及び上記第２発光素子の劣化を防止し，低下した特性を復活させ，その寿命を向上させることができる。

このとき，上記逆バイアス回路は，上記逆バイアス制御信号に応じて選択的に上記逆バイアス電圧を上記第１発光素子に伝達する第１スイッチング素子と，上記逆バイアス制御信号に応じて選択的に上記逆バイアス電圧を上記第２発光素子に伝達する第２スイッチング素子とを含むことができる。また，上記逆バイアス制御信号は，上記第１走査信号及び上記第２走査信号がオンであるとき，オンの状態であるのがよい。

また，上記第２走査信号は，上記第１走査信号を伝達する走査線の直前の走査線により伝達されるのがよい。

そして，上記初期化電圧は，上記第２走査信号であることができる。また，上記初期化電圧は，上記第１発光素子及び上記第２発光素子がオフの時に印加されるのがよい。

上記課題を解決するために，本発明の別の観点によれば，複数の画素を含み画像を表示する画像表示部と，上記画像表示部に走査信号及び発光制御信号を伝達する走査駆動部と，上記画像表示部にデータ信号（データ電圧）を伝達するデータ駆動部とを含み；上記画素は，上記請求項１〜請求項１６のいずれか１項に記載された画素であることを特徴とする発光表示装置が提供される。

このような本発明にかかる発光表示装置によれば，一つの画素に複数の発光素子を含むようにし，更に発光素子が発光しない期間において上記発光素子に逆バイアス電圧が印加される構成としたことにより，開口率が向上され，かつ発光素子の劣化を防止することができる。上記のように開口率が向上されることにより，発光表示装置の輝度特性を向上させることができる。また，素子数を減少させたことにより，構成が簡素化されて製造が容易になり，製造コストを抑制することもできる。更に，発光素子の劣化を防止することにより，発光表示装置の寿命及び特性を向上させることができる。

本発明によれば，一つの画素に複数の発光素子を含むようにし，更に発光素子が発光しない期間において上記発光素子に逆バイアス電圧が印加される構成としたことにより，開口率が向上され，かつ発光素子の劣化を防止することのできる画素及び発光表示装置を提供できるものである。

すなわち，一つの画素に複数の発光素子を含むようにしたことにより，画素または発光装置を構成するのに必要な素子の数，及び上記画素または発光装置の駆動を制御する信号を印加するための線の数を減らすことができるので，開口率が向上された画素及び発光表示装置を提供できるものである。上記のように開口率が向上されることにより，発光表示装置の輝度特性を向上させることができる。また，素子数を減少させたことにより，構成が簡素化されて製造が容易になり，製造コストを抑制することもできる。

また，発光素子が発光しない期間に，上記発光素子に逆バイアス電圧を印加することにより，発光素子の劣化を防止することができ，また，低下した状態にある発光素子の特性を復活させることもできるので，発光素子の寿命及び特性を向上させることができる。このとき，上記開口率の向上及び発光素子の劣化防止は簡単な構成により具現できるので，製造工程が複雑化したり，製造コストが上昇する懸念なども生じない。

以下に添付図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。

先ず，本発明の第１の実施の形態にかかる発光表示装置について説明する。図３は，本発明の第１の実施の形態による発光表示装置の構造を示す図である。図３を参照して説明すれば，発光表示装置は，画像表示部１００，データ駆動部２００及び，走査駆動部３００を含んで構成される。

画像表示部１００は，複数の発光素子を含む複数の画素１１０と，行方向に配列された複数の走査線Ｓ０，Ｓ１，Ｓ２，…，Ｓｎ−１，Ｓｎと，行方向に配列された複数の第１発光制御線Ｅ１１，Ｅ１２，…，Ｅ１ｎ−１，Ｅ１ｎと，行方向に配列された複数の第２発光制御線Ｅ２１，Ｅ２２，…，Ｅ２ｎ−１，Ｅ２ｎと，列方向に配列された複数のデータ線Ｄ１，Ｄ２，…，Ｄｍ−１，Ｄｍと，画素電源（第１電源）を供給する複数の画素電源線Ｖｄｄと，逆バイアス電圧を伝達する逆バイアス線ＮＢとを含んで構成されることができる。

それぞれの画素１１０は，走査線Ｓ０，Ｓ１，Ｓ２，…，Ｓｎ−１，Ｓｎを通じて，それぞれ走査信号を伝達される。このとき，ある画素に伝達される走査信号は，当該行の走査線を通じて伝達される現在行の走査信号（第１走査信号）と，直前の行の走査線を通じて伝達される直前行の走査信号（第２走査信号）であることができる。そして，かかる走査信号の伝達を受けて，画素１１０は，データ線Ｄ１，Ｄ２，…，Ｄｍ−１，Ｄｍから伝達されるデータ信号（データ電圧）に応じてデータ信号に対応する駆動電流を生成することができる。また，第１発光制御線Ｅ１１，Ｅ１２，…，Ｅ１ｎ−１，Ｅ１ｎ及び第２発光制御線Ｅ２１，Ｅ２２，…，Ｅ２ｎ−１，Ｅ２ｎを通じて伝達される第１発光制御信号及び第２発光制御信号に応じて，上記駆動電流が発光素子ＯＬＥＤに伝達されて，画像が表現される。

このとき，各画素に含まれる各発光素子のうち発光しない発光素子には，逆バイアス線ＮＢから逆バイアス電圧が伝達される。かかる逆バイアス電圧の発光層子への印加は，当該発光素子の劣化を防止することができ，また，低下された状態にある発光素子の特性を復活させることもできるので，発光素子の寿命を向上させることができる。

データ駆動部２００は，データ線Ｄ１，Ｄ２，…，Ｄｍ−１，Ｄｍと連結されて，画像表示部１００にデータ信号を伝達する。このとき，一つのデータ線は，赤Ｒ，緑Ｇ，青Ｂのデータを順次伝達することができる。

走査駆動部３００は，画像表示部１００の一方の側部に配設されることができる。かかる走査駆動部３００は，複数の走査線Ｓ０，Ｓ１，Ｓ２，…，Ｓｎ−１，Ｓｎと，複数の第１発光制御線Ｅ１１，Ｅ１２，…，Ｅ１ｎ−１，Ｅ１ｎと，複数の第２発光制御線Ｅ２１，Ｅ２２，…，Ｅ２ｎ−１，Ｅ２ｎとに連結されて，走査信号及び発光制御信号を順次画像表示部１００に伝達することができる。

次に，本発明の第２の実施の形態にかかる発光表示装置について説明する。図４は，本発明の第２の実施の形態による発光表示装置の構造を示す図である。図４を参照して説明すれば，発光表示装置は，画像表示部１００，データ駆動部２００及び，走査駆動部３００を含んで構成される。

画像表示部１００は，複数の発光素子を含む複数の画素１１０と，行方向に配列された複数の走査線Ｓ０，Ｓ１，Ｓ２，…，Ｓｎ−１，Ｓｎと，行方向に配列された複数の第１発光制御線Ｅ１１，Ｅ１２，…，Ｅ１ｎ−１，Ｅ１ｎと，行方向に配列された複数の第２発光制御線Ｅ２１，Ｅ２２，…，Ｅ２ｎ−１，Ｅ２ｎと，列方向に配列された複数のデータ線Ｄ１，Ｄ２，…，Ｄｍ−１，Ｄｍと，画素電源（第１電源）を供給する複数の画素電源線Ｖｄｄとを含んで構成されることができる。すなわち，第２の実施の形態にかかる発光表示装置は，第１の実施の形態にかかる発光表示装置と比較すると，逆バイアス線ＮＢを備えない点において相違する。

それぞれの画素１１０は，走査線Ｓ０，Ｓ１，Ｓ２，…，Ｓｎ−１，Ｓｎを通じて，それぞれ走査信号を伝達される。このとき，ある画素に伝達される走査信号は，当該行の走査線を通じて伝達される現在行の走査信号（第１走査信号）と，直前の行の走査線を通じて伝達される直前行の走査信号（第２走査信号）とであることができる。そして，かかる走査信号の伝達を受けて，画素１１０は，データ線Ｄ１，Ｄ２，…，Ｄｍ−１，Ｄｍから伝達されるデータ信号（データ電圧）に応じてデータ信号に対応する駆動電流を生成することができる。また，第１発光制御線Ｅ１１，Ｅ１２，…，Ｅ１ｎ−１，Ｅ１ｎ及び第２発光制御線Ｅ２１，Ｅ２２，…，Ｅ２ｎ−１，Ｅ２ｎを通じて伝達される第１発光制御信号及び第２発光制御信号に応じて，上記駆動電流が発光素子ＯＬＥＤに伝達されて，画像が表現される。

ここで，第２の実施の形態においては，それぞれの画素において，第１発光制御信号及び第２発光制御信号を逆バイアス電圧として用いることにより，各発光素子に逆バイアス電圧を印加することができる。より具体的には，第１発光制御信号または第２発光制御信号がハイ信号であるとき，第１発光制御信号または第２発光制御信号を対応する発光素子に伝達することにより，発光素子に逆電圧を印加することができる。したがって，第２の実施の形態においては，逆バイアス線を別途に設ける必要がないので，このような別途の配線によって発光表示装置の開口率が少なくなるのを防止することができる。

データ駆動部２００は，データ線Ｄ１，Ｄ２，…，Ｄｍ−１，Ｄｍと連結されて画像表示部１００にデータ信号（データ電圧）を伝達する。このとき，一つのデータ線は，赤Ｒ，緑Ｇ，青Ｂのデータを順次伝達することができる。

走査駆動部３００は，画像表示部１００の一方の側部に配設されることができる。かかる走査駆動部３００は，複数の走査線Ｓ０，Ｓ１，Ｓ２，…，Ｓｎ−１，Ｓｎと，複数の第１発光制御線Ｅ１１，Ｅ１２，…，Ｅ１ｎ−１，Ｅ１ｎと，複数の第２発光制御線Ｅ２１，Ｅ２２，…，Ｅ２ｎ−１，Ｅ２ｎとに連結されて，走査信号及び発光制御信号を順次画像表示部１００に伝達することができる。

次に，本発明の第１の実施の形態にかかる発光表示装置に含まれる画素の構成について説明する。図５は，図３に示した発光表示装置に含まれる画素の一実施例を示す回路図である。

図５を参照して説明すれば，画素回路は，第１トランジスタＭ１〜第６トランジスタＭ６と，キャパシタＣｓｔを含む駆動回路１１１と，第７トランジスタＭ７及び第８トランジスタＭ８を含むスイッチング回路１１２と，第１スイッチング素子Ｍａ及び第２スイッチング素子Ｍｂを含む逆バイアス回路１１３とを含んで構成される。また，第１発光素子ＯＬＥＤ１及び第２発光素子ＯＬＥＤ２のカソード電極には，アノード電極に印加される電圧よりも低い第２電源電圧が第２電源Ｖｓｓにより印加される。

第１トランジスタＭ１〜第８トランジスタＭ８と，第１スイッチング素子Ｍａ及び第２スイッチング素子Ｍｂとは，ＰＭＯＳ型のトランジスタによって具現されることができる。また，上記各トランジスタは，ソース，ドレイン及びゲートをそれぞれ備える。

キャパシタＣｓｔは，第１電極及び第２電極を備える。ここで，第１トランジスタＭ１〜第８トランジスタＭ８と，第１スイッチング素子Ｍａ及び第２スイッチング素子Ｍｂのそれぞれにおいて，ドレインとソースには物理的に差がなく構成が同じであるため，ソース及びドレインをそれぞれ第１電極及び第２電極と称することもできる。

第１トランジスタＭ１は，ドレインが第１ノードＡと連結され，ソースは第２ノードＢと連結され，ゲートは第３ノードＣと連結される。かかる第１トランジスタＭ１は，第３ノードＣの電圧（第１電圧）に応じて，第２ノードＢから第１ノードＡに電流が流れるようにすることができる。

第２トランジスタＭ２は，ソースがデータ線Ｄｍに連結され，ドレインは第２ノードＢに連結され，ゲートは第１走査線Ｓｎに連結される。かかる第２トランジスタＭ２は，第１走査線Ｓｎを通じて伝達される第１走査信号ｓｎに応じてスイッチング動作を行って，データ線Ｄｍを通じて伝達されるデータ信号（データ電圧）を選択的に第２ノードＢに伝達することができる。

第３トランジスタＭ３は，ソースが第１ノードＡに連結され，ドレインは第３ノードＣに連結され，ゲートは第１走査線Ｓｎに連結される。かかる第３トランジスタＭ３は，第１走査線Ｓｎを通じて伝達される第１走査信号ｓｎに応じて第１ノードＡと第３ノードＣの電位を等しくして，第１トランジスタＭ１がダイオードとして動作するように（ダイオード連結になるように）することができる。

第４トランジスタＭ４は，ソース及びゲートが第２走査線Ｓｎ−１に連結され，ドレインは第３ノードＣに連結される。かかる第４トランジスタＭ４は，第３ノードＣに初期化信号を伝達することができる。上記初期化信号は，第１走査信号ｓｎが入力される行である第１走査線Ｓｎよりも１行手前（直前）の行に入力される第２走査信号ｓｎ−１であり，第２走査線Ｓｎ−１を通じて伝達されることができる。ここで，第２走査線Ｓｎ−１は，第１走査線Ｓｎが連結された行よりも１行先行する行（手前または直前）にある行に連結される走査線を意味する。

第５トランジスタＭ５は，ソースが画素電源線Ｖｄｄに連結され，ドレインは第２ノードＢに連結され，ゲートは第１発光制御線Ｅ１ｎに連結される。かかる第５トランジスタＭ５は，第１発光制御線Ｅ１ｎを通じて伝達される第１発光制御信号ｅ１ｎに応じて画素電源（第１電源）を第２ノードＢに選択的に伝達することができる。

第６トランジスタＭ６は，ソースが画素電源線Ｖｄｄに連結され，ドレインは第２ノードＢに連結され，ゲートは第２発光制御線Ｅ２ｎに連結される。かかる第６トランジスタＭ６は，第２発光制御線Ｅ２ｎを通じて伝達される第２発光制御信号ｅ２ｎに応じて画素電源（第１電源）を第２ノードＢに選択的に伝達することができる。

第７トランジスタＭ７は，ソースが第１ノードＡに連結され，ドレインは第１発光素子ＯＬＥＤ１に連結され，ゲートは第１発光制御線Ｅ１ｎに連結される。かかる第７トランジスタＭ７は，第１発光制御線Ｅ１ｎを通じて伝達される第１発光制御信号ｅ１ｎに応じて第１ノードＡに流れる電流を第１発光素子ＯＬＥＤ１に伝達して第１発光素子ＯＬＥＤ１を発光させることができる。

第８トランジスタＭ８は，ソースが第１ノードＡに連結され，ドレインは第２発光素子ＯＬＥＤ２に連結され，ゲートは第２発光制御線Ｅ２ｎに連結される。かかる第８トランジスタＭ８は，第２発光制御線Ｅ２ｎを通じて伝達される第２発光制御信号ｅ２ｎに応じて第１ノードＡに流れる電流を第２発光素子ＯＬＥＤ２に伝達して第２発光素子ＯＬＥＤ２を発光させることができる。

第１スイッチング素子Ｍａは，ソースが逆バイアス線ＮＢに連結され，ドレインは第１発光素子ＯＬＥＤ１に連結され，ゲートは第２発光制御線Ｅ２ｎに連結される。かかる第１スイッチング素子Ｍａは，第２発光制御線Ｅ２ｎを通じて伝達される第２発光制御信号ｅ２ｎに応じて逆バイアス線ＮＢを通じて伝達される逆バイアス信号を第１発光素子ＯＬＥＤ１に伝達して，第１発光素子ＯＬＥＤ１に逆電圧が印加されるようにすることができる。

第２スイッチング素子Ｍｂは，ソースが逆バイアス線ＮＢに連結され，ドレインは第２発光素子ＯＬＥＤ２に連結され，ゲートは第１発光制御線Ｅ１ｎに連結される。かかる第２スイッチング素子Ｍｂは，第１発光制御線Ｅ１ｎを通じて伝達される第１発光制御信号ｅ１ｎに応じて逆バイアス線ＮＢを通じて伝達される逆バイアス信号を第２発光素子ＯＬＥＤ２に伝達して，第２発光素子ＯＬＥＤ２に逆電圧が印加されるようにすることができる。

キャパシタＣｓｔは，第１電極が画素電源線Ｖｄｄに連結され，第２電極は第３ノードＣに連結される。かかるキャパシタＣｓｔは，第４トランジスタＭ４を通じて第３ノードＣに伝達される初期化信号によって初期化されることができる。また，データ信号に対応する電圧を格納して第３ノードＣに伝達することにより，第１トランジスタＭ１のゲート電圧を一定期間の間維持させることができる。

次に，本発明の第１の実施の形態にかかる発光表示装置に含まれる第１の実施例の画素の動作について説明する。図６は，図５の画素の動作を示す波形図である。

図６を参照して説明すれば，画素１１０は，第１走査信号ｓｎ及び第２走査信号ｓｎ−１，データ信号（データ電圧），第１発光制御信号ｅ１ｎ及び第２発光制御信号ｅ２ｎに応じて動作することができる。第１走査信号ｓｎ及び第２走査信号ｓｎ−１と，第１発光制御信号ｅ１ｎ及び第２発光制御信号ｅ２ｎは周期的な信号である。また，第２走査信号ｓｎ−１は，第１走査信号ｓｎが入力される走査線（行）よりも１行先行する行（手前または直前）にある走査線に伝達される走査信号である。

先ず，第２走査信号ｓｎ−１によって第４トランジスタＭ４がオンの状態になり，第４トランジスタＭ４を通じて第２走査信号ｓｎ−１がキャパシタＣｓｔに伝達されて，キャパシタＣｓｔが初期化される。

そして，第１走査信号ｓｎによって第２トランジスタＭ２及び第３トランジスタＭ３がオンの状態になり，第２ノードＢと第３ノードＣの電位が等しくなる。これにより，第１トランジスタＭ１がダイオードとして動作するようになり（ダイオード連結され），第２トランジスタＭ２を通じてデータ信号（データ電圧）が第２ノードＢに伝達されるようになる。

したがって，データ信号は，第２トランジスタＭ２と第１トランジスタＭ１と第３トランジスタＭ３を経てキャパシタＣｓｔの第２電極に伝達され，キャパシタＣｓｔの第２電極には，データ信号と第１トランジスタＭ１のしきい値電圧の差にあたる電圧が伝達されて格納される。

そして，第１走査信号ｓｎが再度ハイの状態に変化し，第１発光制御信号ｅ１ｎがローの状態に変化して一定期間の間かかるローの状態が持続されると，第１発光制御信号ｅ１ｎによって第５トランジスタＭ５及び第７トランジスタＭ７がオンの状態になる。このとき，第１トランジスタＭ１のゲートとソースの間には，下記の数学式１にあたる電圧が印加される。

ここで，数学式１のＶｓｇは第１トランジスタＭ１のソースとゲート電極の間の電圧，Ｖｄｄは画素電源（第１電源）の電圧，Ｖｄａｔａはデータ信号の電圧，Ｖｔｈは第１トランジスタＭ１のしきい値電圧を示す。

したがって，第１ノードＡには，下記の数学式２にあたる電流が流れるようになる。

ここで，Ｉは発光素子に流れる電流，Ｖｇｓは第１トランジスタＭ１のゲートに印加される電圧（第１電圧），Ｖｄｄは画素電源（第１電源）の電圧，Ｖｔｈは第１トランジスタＭ１のしきい値電圧，Ｖｄａｔａはデータ信号の電圧を示す。したがって，第１ノードＡに流れる電流は第１トランジスタＭ１のしきい値電圧と関係なく流れるようになる。

上記第１ノードＡに流れる電流は，第７トランジスタＭ７を通じて第１発光素子ＯＬＥＤ１に流れるようになる。このとき，第２発光制御信号ｅ２ｎはハイの状態であり，かかるハイ状態の第２発光制御信号ｅ２ｎによって，第１スイッチング素子Ｍａはオフの状態を維持することができる。したがって，第１スイッチング素子Ｍａのソースに連結されている逆バイアス線ＮＢを通じて伝達される逆バイアス電圧は，第１発光素子ＯＬＥＤ１には伝達されない。

一方このとき，第１発光制御信号ｅ１ｎはローの状態であり，かかる第１発光制御信号ｅ１ｎによって，第２スイッチング素子Ｍｂはオンの状態を維持することができる。したがって，第２スイッチング素子Ｍｂのソースに連結されている逆バイアス線ＮＢを通じて伝達される逆バイアス電圧は，第２発光素子ＯＬＥＤ２に伝達され，第２発光素子ＯＬＥＤ２には逆バイアス電圧が印加される。

その後，再度第１走査信号ｓｎ及び第２走査信号ｓｎ−１とデータ信号によって，キャパシタＣｓｔが初期化されてから，キャパシタＣｓｔに画素電源とデータ信号の差にあたる電圧値が格納される。そして，第１走査信号ｓｎが再度ハイの状態に変化し，第１発光制御信号ｅ１ｎがローの状態に変化して一定期間の間かかるローの状態が持続されると，第２発光制御信号ｅ２ｎによって第６トランジスタＭ６及び第８トランジスタＭ８がオンの状態になる。このとき，第１トランジスタＭ１のゲートとソースの間には，上記数学式１にあたる電圧が印加される。

そして，第１ノードＡ及び第８トランジスタＭ８を通じて，上記数学式２にあたる電流が第２発光素子ＯＬＥＤ２に流れるようになる。このとき，第１発光制御信号ｅ１ｎはハイの状態の信号であり，かかるハイ状態の第１発光制御信号ｅ１ｎによって，第２スイッチング素子Ｍｂはオフの状態を維持することができる。したがって，第２スイッチング素子Ｍｂのソースに連結されている逆バイアス線ＮＢを通じて伝達される逆バイアス電圧は，第２発光素子ＯＬＥＤ２には伝達されない。

一方このとき，第２発光制御信号ｅ２ｎはローの状態であり，かかる第２発光制御信号ｅ２ｎによって，第１スイッチング素子Ｍａはオのン状態を維持することができる。したがって，第１スイッチング素子Ｍａのソースに連結されている逆バイアス線ＮＢを通じて伝達される逆バイアス電圧は，第１発光素子ＯＬＥＤ１に伝達され，第１発光素子ＯＬＥＤ１には逆バイアス電圧が印加される。

次に，本発明の第１の実施の形態にかかる発光表示装置に含まれる画素の他の実施例について説明する。図７は，図３に示した発光表示装置に採用される画素の他の実施例を示す回路図である。ここで，第１の実施の形態の他の実施例は，第１の実施の形態の一実施例と比較すると，第１スイッチング素子Ｍａ及び第２スイッチング素子Ｍｂに連結される逆バイアス制御線Ｒｅを備える点において相違し，かかる逆バイアス制御線Ｒｅを通じて伝達される逆バイアス制御信号ｒｅに応じて，逆バイアス線ＮＢを通じて伝達される逆バイアス信号を第１発光素子ＯＬＥＤ１または第２発光素子ＯＬＥＤ２に伝達することができる。

図７を参照して説明すれば，画素回路は，第１トランジスタＭ１〜第６トランジスタＭ６と，キャパシタＣｓｔを含む駆動回路１１１と，第７トランジスタＭ７及び第８トランジスタＭ８を含むスイッチング回路１１２と，第１スイッチング素子Ｍａ及び第２スイッチング素子Ｍｂを含む逆バイアス回路１１３とを含んで構成される。また，第１発光素子ＯＬＥＤ１及び第２発光素子ＯＬＥＤ２のカソード電極には，アノード電極に印加される電圧よりも低い第２電源電圧が第２電源Ｖｓｓにより印加される。

第１トランジスタＭ１〜第８トランジスタＭ８と，第１スイッチング素子Ｍａ及び第２スイッチング素子Ｍｂとは，ＰＭＯＳ型のトランジスタによって具現されることができる。また，上記各トランジスタは，ソース，ドレイン及びゲートをそれぞれ備える。

キャパシタＣｓｔは，第１電極及び第２電極を備える。ここで，第１トランジスタＭ１〜第８トランジスタＭ８と，第１スイッチング素子Ｍａ及び第２スイッチング素子Ｍｂのそれぞれにおいて，ドレインとソースには物理的に差がなく，ソース及びドレインをそれぞれ第１電極及び第２電極と称することもできる。

第１トランジスタＭ１は，ドレインが第１ノードＡと連結され，ソースは第２ノードＢと連結され，ゲートは第３ノードＣと連結される。かかる第１トランジスタＭ１は，第３ノードＣの電圧（第１電圧）に応じて第２ノードＢから第１ノードＡに電流が流れるようにすることができる。

第２トランジスタＭ２は，ソースがデータ線Ｄｍに連結され，ドレインは第２ノードＢに連結され，ゲートは第１走査線Ｓｎに連結される。かかる第２トランジスタＭ２は，第１走査線Ｓｎを通じて伝達される第１走査信号ｓｎに応じてスイッチング動作を行って，データ線Ｄｍを通じて伝達されるデータ信号を選択的に第２ノードＢに伝達することができる。

第３トランジスタＭ３は，ソースが第１ノードＡに連結され，ドレインは第３ノードＣに連結され，ゲートは第１走査線Ｓｎに連結される。かかる第３トランジスタＭ３は，第１走査線Ｓｎを通じて伝達される第１走査信号ｓｎに応じて第１ノードＡと第３ノードＣの電位を等しくして，第１トランジスタＭ１がダイオードとして動作するように（ダイオード連結になるように）することができる。

第４トランジスタＭ４は，ソース及びゲートが第２走査線Ｓｎ−１に連結され，ドレインは第３ノードＣに連結される。かかる第４トランジスタＭ４は，第３ノードＣに初期化信号を伝達することができる。上記初期化信号は，第１走査信号ｓｎが入力される行である第１走査線Ｓｎよりも１行手前（直前）の行に入力される第２走査信号ｓｎ−１であり，第２走査線Ｓｎ−１を通じて伝達されることができる。ここで，第２走査線Ｓｎ−１は，第１走査線Ｓｎが連結された行よりも１行先行する行（手前または直前）にある行に連結される走査線を意味する。

第５トランジスタＭ５は，ソースが画素電源線Ｖｄｄに連結され，ドレインは第２ノードＢに連結され，ゲートは第１発光制御線Ｅ１ｎに連結される。かかる第５トランジスタＭ５は，第１発光制御線Ｅ１ｎを通じて伝達される第１発光制御信号ｅ１ｎに応じて画素電源（第１電源）を第２ノードＢに選択的に伝達することができる。

第６トランジスタＭ６は，ソースが画素電源線Ｖｄｄに連結され，ドレインは第２ノードＢに連結され，ゲートは第２発光制御線Ｅ２ｎに連結される。かかる第６トランジスタＭ６は，第２発光制御線Ｅ２ｎを通じて伝達される第２発光制御信号ｅ２ｎに応じて画素電源（第１電源）を第２ノードＢに選択的に伝達することができる。

第７トランジスタＭ７は，ソースが第１ノードＡに連結され，ドレインは第１発光素子ＯＬＥＤ１に連結され，ゲートは第１発光制御線Ｅ１ｎに連結される。かかる第７トランジスタＭ７は，第１発光制御線Ｅ１ｎを通じて伝達される第１発光制御信号ｅ１ｎに応じて第１ノードＡに流れる電流を第１発光素子ＯＬＥＤ１に伝達して第１発光素子ＯＬＥＤ１を発光させることができる。

第８トランジスタＭ８は，ソースが第１ノードＡに連結され，ドレインは第２発光素子ＯＬＥＤ２に連結され，ゲートは第２発光制御線Ｅ２ｎに連結される。かかる第８トランジスタＭ８は，第２発光制御線Ｅ２ｎを通じて伝達される第２発光制御信号ｅ２ｎに応じて第１ノードＡに流れる電流を第２発光素子ＯＬＥＤ２に伝達して第２発光素子ＯＬＥＤ２を発光させることができる。

第１スイッチング素子Ｍａは，ソースが逆バイアス線ＮＢに連結され，ドレインは第１発光素子ＯＬＥＤ１に連結され，ゲートは逆バイアス制御線Ｒｅに連結される。かかる第１スイッチング素子Ｍａは，逆バイアス制御線Ｒｅを通じて伝達される逆バイアス制御信号ｒｅに応じて逆バイアス線ＮＢを通じて伝達される逆バイアス信号を第１発光素子ＯＬＥＤ１に伝達して，第１発光素子ＯＬＥＤ１に逆バイアス電圧が印加されるようにすることができる。

第２スイッチング素子Ｍｂは，ソースは逆バイアス線ＮＢに連結され，ドレインは第２発光素子ＯＬＥＤ２に連結され，ゲートは逆バイアス制御線Ｒｅに連結される。かかる第２スイッチング素子Ｍｂは，逆バイアス制御線Ｒｅを通じて伝達される逆バイアス制御信号ｒｅに応じて逆バイアス線ＮＢを通じて伝達される逆バイアス信号を第２発光素子ＯＬＥＤ２に伝達して，第２発光素子ＯＬＥＤ２に逆バイアス電圧が印加されるようにすることができる。

キャパシタＣｓｔは，第１電極は画素電源線Ｖｄｄに連結され，第２電極は第３ノードＣに連結される。かかるキャパシタＣｓｔは，第４トランジスタＭ４を通じて第３ノードＣに伝達される初期化信号によって初期化されることができる。また，データ信号に対応する電圧を格納して第３ノードＣに伝達することにより，第１トランジスタＭ１のゲート電圧を一定期間の間維持させることができる。

次に，本発明の第１の実施の形態にかかる発光表示装置に含まれる画素の他の実施例における動作について説明する。図８は，図７の第１の実施の形態の他の実施例による画素の動作を示す波形図である。

図８を参照して説明すれば，画素１１０は，第１走査信号ｓｎ及び第２走査信号ｓｎ−１，データ信号，第１発光制御信号ｅ１ｎ及び第２発光制御信号ｅ２ｎ，逆バイアス信号及び逆バイアス制御信号ｒｅに応じて動作することができる。

第１走査信号ｓｎ及び第２走査信号ｓｎ−１と，第１発光制御信号ｅ１ｎ及び第２発光制御信号ｅ２ｎと，逆バイアス制御信号ｒｅは周期的な信号である。また，第２走査信号ｓｎ−１は，第１走査信号ｓｎが入力される走査ライン（行）よりも１行先行する行（手前または直前）にある走査ラインに伝達される走査信号である。

第１の実施の形態の他の実施例においては，図６の第１の実施の形態で説明したのと同様に，先ず，第１ノードＡに流れる電流が生成される。

そして，第１ノードＡに電流が流れるようになる時，逆バイアス制御信号ｒｅはハイの状態であるため，第１スイッチング素子Ｍａ及び第２スイッチング素子Ｍｂはオフの状態になる。したがって，逆バイアス線ＮＢを通じて伝達される逆バイアス信号は，第１発光素子ＯＬＥＤ１及び第２発光素子ＯＬＥＤ２には伝達されなくなる。すなわち，第１発光素子ＯＬＥＤ１または第２発光素子ＯＬＥＤ２に電流が流れる場合は，逆バイアス信号は印加されない。

一方，第１ノードＡに電流が流れない時，逆バイアス制御信号ｒｅはローの状態であるため，第１スイッチング素子Ｍａと第２スイッチング素子Ｍｂはオンの状態になる。したがって，逆バイアス線ＮＢを通じて伝達される逆バイアス信号は，第１発光素子ＯＬＥＤ１及び第２発光素子ＯＬＥＤ２に伝達される。すなわち，第１発光素子ＯＬＥＤ１及び第２発光素子ＯＬＥＤ２に電流が流れない場合は，第１発光素子ＯＬＥＤ１及び第２発光素子ＯＬＥＤ２に逆バイアス電圧を印加することができる。

次に，本発明の第２の実施の形態にかかる発光表示装置に含まれる画素の構成について説明する。図９は，図４に示した発光表示装置に含まれる画素の一実施例を示す回路図である。

図９を参照して説明すれば，画素回路は，第１トランジスタＭ１〜第６トランジスタＭ６と，キャパシタＣｓｔを含む駆動回路１１１と，第７トランジスタＭ７及び第８トランジスタＭ８を含むスイッチング回路１１２と，第１スイッチング素子Ｍａ及び第２スイッチング素子Ｍｂを含む逆バイアス回路１１３とを含んで構成される。また，第１発光素子ＯＬＥＤ１及び第２発光素子ＯＬＥＤ２のカソード電極には，アノード電極に印加される電圧よりも低い第２電源電圧が第２電源Ｖｓｓにより印加される。ここで，第２の実施の形態にかかる発光表示装置に含まれる画素は，第１の実施の形態にかかる発光表示装置に含まれる画素と比較すると，逆バイアス線ＮＢを備えない点において相違する。

第１トランジスタＭ１〜第８トランジスタＭ８と，第１スイッチング素子Ｍａ及び第２スイッチング素子Ｍｂとは，ＮＭＯＳ型のトランジスタによって具現されることができる。また，上記各トランジスタは，ソース，ドレイン及びゲートをそれぞれ備える。

キャパシタＣｓｔは，第１電極及び第２電極を備える。ここで，第１トランジスタＭ１〜第８トランジスタＭ８と，第１スイッチング素子Ｍａ及び第２スイッチング素子Ｍｂのそれぞれにおいて，ドレインとソースには物理的に差がなく，ソース及びドレインをそれぞれ第１電極及び第２電極と称することもできる。

第１トランジスタＭ１は，ドレインが第１ノードＡと連結され，ソースは第２ノードＢと連結され，ゲートは第３ノードＣと連結される。かかる第１トランジスタＭ１は，第３ノードＣの電圧（第１電圧）に応じて第２ノードＢから第１ノードＡに電流が流れるようにすることができる。

第２トランジスタＭ２は，ソースがデータ線Ｄｍに連結され，ドレインは第２ノードＢに連結され，ゲートは第１走査線Ｓｎに連結される。かかる第２トランジスタＭ２は，第１走査線Ｓｎを通じて伝達される第１走査信号ｓｎに応じてスイッチング動作を行って，データ線Ｄｍを通じて伝達されるデータ信号を選択的に第２ノードＢに伝達することができる。

第３トランジスタＭ３は，ソースが第１ノードＡに連結され，ドレインは第３ノードＣに連結され，ゲートは第１走査線Ｓｎに連結される。かかる第３トランジスタＭ３は，第１走査線Ｓｎを通じて伝達される第１走査信号ｓｎに応じて第１ノードＡと第３ノードＣの電位を等しくして，第１トランジスタＭ１がダイオードとして動作するように（ダイオード連結になるように）することができる。

第４トランジスタＭ４は，ソース及びゲートが第２走査線Ｓｎ−１に連結され，ドレインは第３ノードＣに連結される。かかる第４トランジスタＭ４は，第３ノードＣに初期化信号を伝達することができる。上記初期化信号は，第１走査信号ｓｎが入力される行である第１走査線Ｓｎよりも１行先行する（手前または直前の）行である第２走査線Ｓｎ−１に入力される第２走査信号ｓｎ−１であることができる。

第５トランジスタＭ５は，ソースが画素電源線Ｖｄｄに連結され，ドレインは第２ノードＢに連結され，ゲートは第１発光制御線Ｅ１ｎに連結される。かかる第５トランジスタＭ５は，第１発光制御線Ｅ１ｎを通じて伝達される第１発光制御信号ｅ１ｎに応じて画素電源（第１電源）を第２ノードＢに選択的に伝達することができる。

第６トランジスタＭ６は，ソースが画素電源線Ｖｄｄに連結され，ドレインは第２ノードＢに連結され，ゲートは第２発光制御線Ｅ２ｎに連結される。かかる第６トランジスタＭ６は，第２発光制御線Ｅ２ｎを通じて伝達される第２発光制御信号ｅ２ｎに応じて画素電源（第１電源）を第２ノードＢに選択的に伝達することができる。

第７トランジスタＭ７は，ソースが第１ノードＡに連結され，ドレインは第１発光素子ＯＬＥＤ１に連結され，ゲートは第１発光制御線Ｅ１ｎに連結される。かかる第７トランジスタＭ７は，第１発光制御線Ｅ１ｎを通じて伝達される第１発光制御信号ｅ１ｎに応じて第１ノードＡに流れる電流を第１発光素子ＯＬＥＤ１に伝達して第１発光素子ＯＬＥＤ１を発光させることができる。

第８トランジスタＭ８は，ソースが第１ノードＡに連結され，ドレインは第２発光素子ＯＬＥＤ２に連結され，ゲートは第２発光制御線Ｅ２ｎに連結される。かかる第８トランジスタＭ８は，第２発光制御線Ｅ２ｎを通じて伝達される第２発光制御信号ｅ２ｎに応じて第１ノードＡに流れる電流を第２発光素子ＯＬＥＤ２に伝達して第２発光素子ＯＬＥＤ２を発光させることができる。

第１スイッチング素子Ｍａは，ソースが第２発光制御線Ｅ２ｎに連結され，ドレインは第１発光素子ＯＬＥＤ１に連結され，ゲートは第１発光制御線Ｅ１ｎに連結される。かかる第１スイッチング素子Ｍａは，第１発光制御線Ｅ１ｎを通じて伝達される第１発光制御信号ｅ１ｎに応じて，第２発光制御線Ｅ２ｎを通じて伝達される第２発光制御信号ｅ２ｎを第１発光素子ＯＬＥＤ１に伝達することができる。

ここで例えば，第１発光制御線Ｅ１ｎを通じて伝達される第１発光制御信号ｅ１ｎがハイの状態であるとき，第１スイッチング素子Ｍａはオンの状態になり，このとき第２発光制御信号ｅ２ｎがローの状態であると，第１発光素子ＯＬＥＤ１のアノード電極の電位がカソード電極の電位よりも低くなって，第１発光素子ＯＬＥＤ１は逆バイアス状態になる。

第２スイッチング素子Ｍｂは，ソースが第１発光制御線Ｅ１ｎに連結され，ドレインは第２発光素子ＯＬＥＤ２に連結され，ゲートは第２発光制御線Ｅ２ｎに連結される。かかる第２スイッチング素子Ｍｂは，第２発光制御線Ｅ２ｎを通じて伝達される第２発光制御信号ｅ２ｎに応じて，第１発光制御線Ｅ１ｎを通じて伝達される第１発光制御信号ｅ１ｎを第２発光素子ＯＬＥＤ２に伝達することができる。

ここで例えば，第２発光制御線Ｅ２ｎを通じて伝達される第２発光制御信号ｅ２ｎがハイの状態であるとき，第２スイッチング素子Ｍｂはオンの状態になり，このとき第１発光制御信号ｅ１ｎがローの状態であると，第２発光素子ＯＬＥＤ２のアノード電極の電位がカソード電極の電位よりも低くなって，第２発光素子ＯＬＥＤ２は逆バイアス状態になる。

またこのとき，第７トランジスタＭ７及び第８トランジスタＭ８はＰＭＯＳ型のトランジスタにより具現され，第１スイッチング素子Ｍａ及び第２スイッチング素子ＭｂはＮＭＯＳ型のトランジスタにより具現されるようにすることもできる。この場合，第１発光制御信号Ｅ１ｎによって第７トランジスタと第１スイッチング素子Ｍａはお互いに異なる時間にオンの状態またはオフの状態になる。また，第２発光制御信号Ｅ２ｎによって第８トランジスタＭ８と第２スイッチング素子Ｍｂも同様に互いに異なる時間にオンの状態またはオフの状態になる。

キャパシタＣｓｔは，第１電極が画素電源線Ｖｄｄに連結され，第２電極は第３ノードＣに連結される。かかるキャパシタＣｓｔは，第４トランジスタＭ４を通じて第３ノードＣに伝達される初期化信号によって初期化されることができる。また，データ信号に対応する電圧を格納して第３ノードＣに伝達することにより，第１トランジスタＭ１のゲート電圧を一定期間の間維持させることができる。

次に，本発明の第２の実施の形態にかかる発光表示装置に含まれる画素の他の実施例における構成について説明する。図１０は，図４に示した発光表示装置に含まれる画素の他の実施例を示す回路図である。

図１０を参照して説明すれば，画素回路は，第１トランジスタＭ１〜第８トランジスタＭ８と，第１スイッチング素子Ｍａ及び第２スイッチング素子Ｍｂと，キャパシタＣｓｔとを含んで構成される。また，第１発光素子ＯＬＥＤ１及び第２発光素子ＯＬＥＤ２のカソード電極には，アノード電極に印加される電圧よりも低い第２電源電圧が第２電源Ｖｓｓにより印加される。

第１トランジスタＭ１〜第８トランジスタＭ８は，ＰＭＯＳ型のトランジスタによって具現されることができる。一方，第１スイッチング素子Ｍａ及び第２スイッチング素子Ｍｂは，ＮＭＯＳ型のトランジスタによって具現されることができる。上記各トランジスタは，ソース，ドレイン及びゲートをそれぞれ備える。

キャパシタＣｓｔは，第１電極及び第２電極を備える。ここで，第１トランジスタＭ１〜第８トランジスタＭ８と，第１スイッチング素子Ｍａ及び第２スイッチング素子Ｍｂのそれぞれにおいて，ドレインとソースには物理的に差がなく，ソース及びドレインをそれぞれ第１電極及び第２電極と称することもできる。

第１トランジスタＭ１は，ドレインが第１ノードＡと連結され，ソースは第２ノードＢと連結され，ゲートは第３ノードＣと連結される。かかる第１トランジスタＭ１は，第３ノードＣの電圧（第１電圧）に応じて第２ノードＢから第１ノードＡに電流が流れるようにすることができる。

第２トランジスタＭ２は，ソースがデータ線Ｄｍに連結され，ドレインは第１ノードＡに連結され，ゲートは第１走査線Ｓｎに連結される。かかる第２トランジスタＭ２は，第１走査線Ｓｎを通じて伝達される第１走査信号ｓｎに応じてスイッチング動作を行って，データ線Ｄｍを通じて伝達されるデータ信号を選択的に第１ノードＡに伝達することができる。

第３トランジスタＭ３は，ソースが第２ノードＢに連結され，ドレインは第３ノードＣに連結され，ゲートは第１走査線Ｓｎに連結される。かかる第３トランジスタＭ３は，第１走査線Ｓｎを通じて伝達される第１走査信号ｓｎに応じて第２ノードＢと第３ノードＣの電位を等しくして，第１トランジスタＭ１がダイオードとして動作するように（ダイオード連結になるように）することができる。

第４トランジスタＭ４は，ソースが発光素子のアノード電極に連結され，ドレインは第３ノードＣに連結され，ゲートは第２走査線Ｓｎ−１に連結される。かかる第４トランジスタＭ４は，第２走査信号ｓｎ−１に応じて第１発光素子ＯＬＥＤ１及び第２発光素子ＯＬＥＤ２に電流が流れない時の第１発光素子ＯＬＥＤ１及び第２発光素子ＯＬＥＤ２の電圧を第３ノードＣに伝達することができる。この時，第２走査信号ｓｎ−１に応じて第３ノードＣに伝達される電圧を，キャパシタＣｓｔを初期化する初期化信号として使用することができる。第４トランジスタＭ４のソースは，図１０では第２発光素子ＯＬＥＤ２に連結されているが，第１発光素子ＯＬＥＤ１に連結されてもよい。

第５トランジスタＭ５は，ソースが画素電源線Ｖｄｄに連結され，ドレインは第２ノードＢに連結され，ゲートは第１発光制御線Ｅ１ｎに連結される。かかる第５トランジスタＭ５は，第１発光制御線Ｅ１ｎを通じて伝達される第１発光制御信号ｅ１ｎに応じて画素電源（第１電源）を第２ノードＢに選択的に伝達することができる。

第６トランジスタＭ６は，ソースが画素電源線Ｖｄｄに連結され，ドレインは第２ノードＢに連結され，ゲートは第２発光制御線Ｅ２ｎに連結される。かかる第６トランジスタＭ６は，第２発光制御線Ｅ２ｎを通じて伝達される第２発光制御信号ｅ２ｎに応じて画素電源（第１電源）を第２ノードＢに選択的に伝達することができる。

第７トランジスタＭ７は，ソースが第１ノードＡに連結され，ドレインは第１発光素子ＯＬＥＤ１に連結され，ゲートは第１発光制御線Ｅ１ｎに連結される。かかる第７トランジスタＭ７は，第１発光制御線Ｅ１ｎを通じて伝達される第１発光制御信号ｅ１ｎに応じて第１ノードＡに流れる電流を第１発光素子ＯＬＥＤ１に伝達して第１発光素子ＯＬＥＤ１を発光させることができる。

第８トランジスタＭ８は，ソースが第１ノードＡに連結され，ドレインは第２発光素子ＯＬＥＤ２に連結され，ゲートは第２発光制御線Ｅ２ｎに連結される。かかる第８トランジスタＭ８は，第２発光制御線Ｅ２ｎを通じて伝達される第２発光制御信号ｅ２ｎに応じて第１ノードＡに流れる電流を第２発光素子ＯＬＥＤ２に伝達して第２発光素子ＯＬＥＤ２を発光させることができる。

第１スイッチング素子Ｍａは，ソースが第２発光制御線Ｅ２ｎに連結され，ドレインは第１発光素子ＯＬＥＤ１に連結され，ゲートは第１発光制御線Ｅ１ｎに連結される。かかる第１スイッチング素子Ｍａは，第１発光制御線Ｅ１ｎを通じて伝達される第１発光制御信号ｅ１ｎに応じて第２発光制御線Ｅ２ｎを通じて伝達される第２発光制御信号ｅ２ｎを第１発光素子ＯＬＥＤ１に伝達することができる。

ここで例えば，第１発光制御線Ｅ１ｎを通じて伝達される第１発光制御信号ｅ１ｎがハイの状態であるとき，第１スイッチング素子Ｍａはオンの状態になり，このとき第２発光制御信号ｅ２ｎがローの状態であると，第１発光素子ＯＬＥＤ１のアノード電極の電位がカソード電極の電位よりも低くなって，第１発光素子ＯＬＥＤ１は逆バイアス状態になる。

第２スイッチング素子Ｍｂは，ソースが第１発光制御線Ｅ１ｎに連結され，ドレインは第２発光素子ＯＬＥＤ２に連結され，ゲートは第２発光制御線Ｅ２ｎに連結される。かかる第２スイッチング素子Ｍｂは，第２発光制御線Ｅ２ｎを通じて伝達される第２発光制御信号ｅ２ｎに応じて，第１発光制御線Ｅ１ｎを通じて伝達される第１発光制御信号ｅ１ｎを第２発光素子ＯＬＥＤ２に伝達することができる。

ここで例えば，第２発光制御線Ｅ２ｎを通じて伝達される第２発光制御信号ｅ２ｎがハイの状態であるとき，第２スイッチング素子Ｍｂはオンの状態になり，このとき第１発光制御信号ｅ１ｎがローの状態であると，第２発光素子ＯＬＥＤ２のアノード電極の電位がカソード電極の電位よりも低くなって，第２発光素子ＯＬＥＤ２は逆バイアス状態になる。

またこのとき，第７トランジスタＭ７及び第８トランジスタＭ８はＰＭＯＳ型のトランジスタにより具現され，第１スイッチング素子Ｍａ及び第２スイッチング素子ＭｂはＮＭＯＳ型のトランジスタにより具現されるようにすることもできる。この場合，第１発光制御信号Ｅ１ｎによって第７トランジスタと第１スイッチング素子Ｍａはお互いに異なる時間にオンの状態またはオフの状態になる。また，第２発光制御信号Ｅ２ｎによって第８トランジスタＭ８と第２スイッチング素子Ｍｂも同様に互いに異なる時間にオンの状態またはオフの状態になる。

キャパシタＣｓｔは，第１電極が画素電源線Ｖｄｄに連結され，第２電極は第３ノードＣに連結される。かかるキャパシタＣｓｔは，第４トランジスタＭ４を通じて第３ノードＣに伝達される初期化信号によって初期化されることができる。また，データ信号に対応する電圧を格納して第３ノードＣに伝達することにより，第１トランジスタＭ１のゲート電圧を一定期間の間維持させることができる。

次に，本発明の第２の実施の形態にかかる発光表示装置に含まれる画素の動作について説明する。図１１は，図９に示した第２の実施の形態の一実施例による画素，及び図１０に示した第２の実施の形態の他の実施例による画素の動作を示す波形図である。

図１１を参照して説明すれば，画素１１０は，第１走査信号ｓｎ及び第２走査信号ｓｎ−１，データ信号，第１発光制御信号ｅ１ｎ及び第２発光制御信号ｅ２ｎに応じて動作することができる。

先ず，第２走査信号ｓｎ−１によって第４トランジスタＭ４がオンの状態になり，第４トランジスタＭ４を通じて初期化信号がキャパシタＣｓｔに伝達されて，キャパシタＣｓｔが初期化される。

そして，第１走査信号ｓｎによって第２トランジスタＭ２及び第３トランジスタＭ３がオンの状態になり，第２ノードＢと第３ノードＣの電位が等しくなる。これにより，第１トランジスタＭ１がダイオードとして動作するようになり（ダイオード連結され），第２トランジスタＭ２を通じてデータ信号が第２ノードＢに伝達されるようになる。

したがって，データ信号は，第２トランジスタＭ２と第１トランジスタＭ１と第３トランジスタＭ３を経てキャパシタＣｓｔの第２電極に伝達され，キャパシタＣｓｔの第２電極には，データ信号と第１トランジスタＭ１のしきい値電圧の差にあたる電圧が伝達されて格納される。

そして，第１走査信号ｓｎが再度ハイの状態に変化し，第１発光制御信号ｅ１ｎがローの状態に変化して一定期間の間上記ローの状態が持続されると，第１発光制御信号ｅ１ｎによって第５トランジスタＭ５及び第７トランジスタＭ７がオンの状態になる。このとき，第１トランジスタＭ１のゲートとソースの間には，上記数学式１にあたる電圧が印加される。

その結果，第１ノードＡに，上記数学式２にあたる電流が流れるようになる。したがって，第１ノードＡに流れる電流は第１トランジスタＭ１のしきい値電圧と関係なく流れるようになり，第７トランジスタＭ７を通じて第１発光素子ＯＬＥＤ１に流れるようになる。

このとき，第１発光制御信号ｅ１ｎはローの状態であり，かかるロー状態の第１発光制御信号ｅ１ｎによって，第１スイッチング素子Ｍａはオフの状態を維持することができる。したがって，第１発光素子ＯＬＥＤ１に流れる電流は第２発光制御信号ｅ２ｎの影響を受けなくなる。

一方，第２発光制御信号ｅ２ｎによって第２スイッチング素子Ｍｂはオンの状態となっている。この時，第２スイッチング素子Ｍｂのソースに連結されている第１発光制御線Ｅ１ｎを通じて伝達される信号はロー信号なので，かかるロー信号が第２発光素子ＯＬＥＤ２のアノード電極に伝達されて，第２発光素子ＯＬＥＤ２は逆バイアス状態になる。

その後，再度第１走査信号ｓｎ及び第２走査信号ｓｎ−１とデータ信号によって，キャパシタＣｓｔが初期化されてから，キャパシタＣｓｔに画素電源とデータ信号の差にあたる電圧値が格納される。そして，第１走査信号ｓｎが再度ハイの状態に変化し，第１発光制御信号ｅ１ｎがローの状態に変化して一定期間の間かかるローの状態が持続されると，第２発光制御信号ｅ２ｎによって第６トランジスタＭ６及び第８トランジスタＭ８がオンの状態になる。このとき，第１トランジスタＭ１のゲートとソースの間には，上記数学式１にあたる電圧が印加される。

そして，第１ノードＡ及び第８トランジスタＭ８を通じて，上記数学式２にあたる電流が第２発光素子ＯＬＥＤ２に流れるようになる。このとき，第１発光制御信号ｅ１ｎはハイ状態の信号で，第２発光制御信号ｅ２ｎはロー状態の信号なので，第７トランジスタＭ７はオフの状態になり，第８トランジスタＭ８はオンの状態になる。その結果，電流は第８トランジスタＭ８を通じて第２発光素子ＯＬＥＤ２へ流れるようになる。そして，第１発光制御信号ｅ１ｎに応じて第１スイッチング素子Ｍａがオンの状態を維持するようになり，第１スイッチング素子Ｍａのソースに連結されている第２発光制御信号ｅ２ｎが第１発光素子ＯＬＥＤ１に流れるようになって，第１発光素子ＯＬＥＤ１は逆バイアス状態になる。

このとき，第２スイッチング素子Ｍｂは，第２発光制御信号ｅ２ｎがローの状態であるためオフになり，第２発光素子ＯＬＥＤ２に流れる電流は第１発光制御信号ｅ１ｎの影響を受けなくなる。

ここで，図９及び図１０に示した画素においては，第１トランジスタＭ１〜第８トランジスタＭ８はＰＭＯＳ型のトランジスタにより具現され，第１スイッチング素子Ｍａ及び第２スイッチング素子ＭｂはＮＭＯＳ型のトランジスタにより具現された。一方，第１トランジスタＭ１〜第８トランジスタＭ８をＮＭＯＳ型のトランジスタにより具現して，第１スイッチング素子Ｍａ及び第２スイッチング素子ＭｂをＰＭＯＳ型のトランジスタにより具現することもできる。この場合，かかる画素は，図１２に示した波形を入力することにより動作することができる。

以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明は係る例に限定されないことは言うまでもない。当業者であれば，特許請求の範囲に記載された範疇内において，各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。

本発明は，画素及び発光表示装置に適用可能であり，自発光型の発光素子を備えた画素及び発光表示装置に適用可能である。

従来の技術による一般的な発光素子を示す図である。 従来の技術による一般的な発光素子を示す図である。 従来の技術による発光表示装置の一部分を示す回路図である。 本発明の第１の実施形態にかかる発光表示装置の概略構成を示す図である。 本発明の第２の実施形態にかかる発光表示装置の概略構成を示す図である。 第１の実施形態にかかる発光表示装置に含まれる画素の一実施例を示す回路図である。 図５の画素の動作を示す波形図である。 第１の実施形態にかかる発光表示装置に含まれる画素の別の実施例を示す回路図である。 図７の画素の動作を示す波形図である。 第２の実施形態にかかる発光表示装置に含まれる画素の一実施例を示す回路図である。 第２の実施形態にかかる発光表示装置に含まれる画素の別の実施例を示す回路図である。 図９及び図１０に示された画素の動作を示す波形図である。 図１０に示された画素に含まれるトランジスタのタイプを変更した場合の画素の動作を示す波形図である。

符号の説明

１００ 画像表示部
１１０ 画素
１１１ 駆動回路
１１２ スイッチング回路
１１３ 逆バイアス回路
２００ データ駆動部
３００ 走査駆動部
ＯＬＥＤ１ 第１発光素子
ＯＬＥＤ２ 第２発光素子
Ｓ０〜Ｓｎ 走査線
Ｓｎ 現在の走査線
Ｓｎ−１ 直前の走査線
Ｄ１〜Ｄｍ データ線
Ｅ１１〜Ｅ１ｎ 第１発光制御線
Ｅ２１〜Ｅ２ｎ 第２発光制御線
ＮＢ 逆バイアス線
Ｒｅ 逆バイアス制御線
ｓ０〜ｓｎ 走査信号
ｄ０〜ｄｍ データ信号（データ電圧）
ｅ１１〜ｅ１ｎ 第１発光制御信号
ｅ２１〜ｅ２ｎ 第２発光制御信号
ｎｂ 逆バイアス信号
ｒｅ 逆バイアス制御信号
Ｍ１〜Ｍ８ 第１〜第８トランジスタ
Ｍａ 第１スイッチング素子
Ｍｂ 第２スイッチング素子
Ｃｓｔ キャパシタ
Ｖｄｄ 画素電源線
Ｖｓｓ 第２電源
２０ アノード
２１ カソード
ＨＩＬ 正孔注入層
ＨＴＬ 正孔輸送層
ＥＬ 発光層
ＥＴＬ 電子輸送層
ＥＩＬ 電子注入層

Claims (17)

1. 第１発光素子及び第２発光素子と，
   前記第１発光素子及び前記第２発光素子と共通連結され，前記第１発光素子及び前記第２発光素子を駆動させる電流を生成する駆動回路と，
   前記第１発光素子及び前記第２発光素子と前記駆動回路との間に連結されて，第１発光制御信号及び第２発光制御信号に応じて前記第１発光素子及び前記第２発光素子が順次駆動されるように制御するスイッチング回路と，
   前記第１発光制御信号及び前記第２発光制御信号を前記第１発光素子及び前記第２発光素子に伝達して前記第１発光素子及び前記第２発光素子に逆バイアス電圧を印加する逆バイアス回路とを含み；
   前記駆動回路は，
   ゲートに印加される第１電圧に応じて第１電源の電圧を伝達されて，前記第１発光素子及び前記第２発光素子に駆動電流を選択的に供給する第１トランジスタと，
   第１走査信号に応じてデータ信号を選択的に前記第１トランジスタの第１電極に伝達する第２トランジスタと，
   前記第１トランジスタがダイオードとして動作するように前記第１走査信号に応じて前記第１トランジスタに選択的に電流を供給する第３トランジスタと，
   前記第１トランジスタの第１電極に前記データ信号が印加されるとき，前記第１トランジスタのゲートに印加された電圧を格納して，前記第１発光素子または前記第２発光素子の発光期間の間，前記第１トランジスタのゲートに格納された前記電圧を維持するキャパシタと，
   第２走査信号に応じて選択的に前記キャパシタに初期化電圧を伝達する第４トランジスタと，
   前記第１発光制御信号に応じて前記第１電源を前記第１トランジスタに選択的に伝達する第５トランジスタと，
   前記第２発光制御信号に応じて前記第１電源を前記第１トランジスタに選択的に伝達する第６トランジスタと，
   を含むことを特徴とする画素。
2. 前記逆バイアス回路は，
   前記第１発光制御信号に応じて選択的に前記第２発光制御信号を前記第１発光素子に伝達する第１スイッチング素子と，
   前記第２発光制御信号に応じて選択的に前記第１発光制御信号を前記第２発光素子に伝達する第２スイッチング素子とを含むことを特徴とする請求項１に記載の画素。
3. 前記第２走査信号は，
   前記第１走査信号を伝達する走査線の直前の走査線により伝達されることを特徴とする請求項１に記載の画素。
4. 前記初期化電圧は，
   前記第２走査信号であることを特徴とする請求項１に記載の画素。
5. 前記初期化電圧は，
   前記第１発光素子及び前記第２発光素子がオフの時に印加されることを特徴とする請求項１に記載の画素。
6. 第１発光素子及び第２発光素子と，
   前記第１発光素子及び前記第２発光素子と共通連結され，前記第１発光素子及び前記第２発光素子を駆動させる電流を生成する駆動回路と，
   前記第１発光素子及び前記第２発光素子と前記駆動回路との間に連結されて，第１発光制御信号及び第２発光制御信号に応じて前記第１発光素子及び前記第２発光素子が順次駆動されるように制御するスイッチング回路と，
   逆バイアス電圧を伝達する逆バイアス線に連結されて，前記逆バイアス電圧を前記第１発光制御信号及び前記第２発光制御信号に応じて選択的に前記第１発光素子及び前記第２発光素子に伝達して，前記第１発光素子及び前記第２発光素子に逆バイアス電圧を印加する逆バイアス回路とを含み；
   前記駆動回路は，
   ゲートに印加される第１電圧に応じて第１電源の電圧を伝達されて，前記第１発光素子及び前記第２発光素子に駆動電流を選択的に供給する第１トランジスタと，
   第１走査信号に応じてデータ信号を選択的に前記第１トランジスタの第１電極に伝達する第２トランジスタと，
   前記第１トランジスタがダイオードとして動作するように前記第１走査信号に応じて前記第１トランジスタに選択的に電流を供給する第３トランジスタと，
   前記第１トランジスタの第１電極に前記データ信号が印加されるとき，前記第１トランジスタのゲートに印加された電圧を格納して，前記第１発光素子または前記第２発光素子の発光期間の間，前記第１トランジスタのゲートに格納された前記電圧を維持するキャパシタと，
   第２走査信号に応じて選択的に前記キャパシタに初期化電圧を伝達する第４トランジスタと，
   前記第１発光制御信号に応じて前記第１電源を前記第１トランジスタに選択的に伝達する第５トランジスタと，
   前記第２発光制御信号に応じて前記第１電源を前記第１トランジスタに選択的に伝達する第６トランジスタと，
   を含むことを特徴とする画素。
7. 前記逆バイアス回路は，
   前記第１発光制御信号に応じて選択的に前記逆バイアス電圧を前記第１発光素子に伝達する第１スイッチング素子と，
   前記第２発光制御信号に応じて選択的に前記逆バイアス電圧を前記第２発光素子に伝達する第２スイッチング素子とを含むことを特徴とする請求項１に記載の画素。
8. 前記第２走査信号は，
   前記第１走査信号を伝達する走査線の直前の走査線により伝達されることを特徴とする請求項６に記載の画素。
9. 前記初期化電圧は，
   前記第２走査信号であることを特徴とする請求項６に記載の画素。
10. 前記初期化電圧は，
    前記第１発光素子及び前記第２発光素子がオフの時に印加されることを特徴とする請求項６に記載の画素。
11. 第１発光素子及び第２発光素子と，
    前記第１発光素子及び前記第２発光素子と共通連結され，前記第１発光素子及び前記第２発光素子を駆動させる電流を生成する駆動回路と，
    前記第１発光素子及び前記第２発光素子と前記駆動回路との間に連結されて，第１発光制御信号及び第２発光制御信号に応じて前記第１発光素子及び前記第２発光素子が順次駆動されるように制御するスイッチング回路と，
    逆バイアス電圧を伝達する逆バイアス線と逆バイアス制御信号を伝達する逆バイアス制御線とに連結されて，前記逆バイアス電圧を前記逆バイアス制御信号に応じて選択的に前記第１発光素子及び前記第２発光素子に伝達して，前記第１発光素子及び前記第２発光素子に逆バイアス電圧を印加する逆バイアス回路とを含み；
    前記駆動回路は，
    ゲートに印加される第１電圧に応じて第１電源の電圧を伝達されて，前記第１発光素子及び前記第２発光素子に駆動電流を選択的に供給する第１トランジスタと，
    第１走査信号に応じてデータ信号を選択的に前記第１トランジスタの第１電極に伝達する第２トランジスタと，
    前記第１トランジスタがダイオードとして動作するように前記第１走査信号に応じて前記第１トランジスタに選択的に電流を供給する第３トランジスタと，
    前記第１トランジスタの第１電極に前記データ信号が印加されるとき，前記第１トランジスタのゲートに印加された電圧を格納して，前記第１発光素子または前記第２発光素子の発光期間の間，前記第１トランジスタのゲートに格納された前記電圧を維持するキャパシタと，
    第２走査信号に応じて選択的に前記キャパシタに初期化電圧を伝達する第４トランジスタと，
    前記第１発光制御信号に応じて前記第１電源を前記第１トランジスタに選択的に伝達する第５トランジスタと，
    前記第２発光制御信号に応じて前記第１電源を前記第１トランジスタに選択的に伝達する第６トランジスタと，
    を含むことを特徴とする画素。
12. 前記逆バイアス回路は，
    前記逆バイアス制御信号に応じて選択的に前記逆バイアス電圧を前記第１発光素子に伝達する第１スイッチング素子と，
    前記逆バイアス制御信号に応じて選択的に前記逆バイアス電圧を前記第２発光素子に伝達する第２スイッチング素子とを含むことを特徴とする請求項１１に記載の画素。
13. 前記逆バイアス制御信号は，
    前記第１走査信号及び前記第２走査信号がオンであるとき，オンの状態であることを特徴とする請求項１１に記載の画素。
14. 前記第２走査信号は，
    前記第１走査信号を伝達する走査線の直前の走査線により伝達されることを特徴とする請求項１１に記載の画素。
15. 前記初期化電圧は，
    前記第２走査信号であることを特徴とする請求項１１に記載の画素。
16. 前記初期化電圧は，
    前記第１発光素子及び前記第２発光素子がオフの時に印加されることを特徴とする請求項１１に記載の画素。
17. 複数の画素を含み画像を表示する画像表示部と，
    前記画像表示部に走査信号及び発光制御信号を伝達する走査駆動部と，
    前記画像表示部にデータ信号を伝達するデータ駆動部とを含み；
    前記画素は，請求項１〜請求項１６のいずれか１項に記載された画素であることを特徴とする発光表示装置。

Images