KR100873705B1 - 유기전계발광표시장치 및 그의 제조방법 - Google Patents

유기전계발광표시장치 및 그의 제조방법 Download PDF

Info

Publication number
KR100873705B1
KR100873705B1 KR1020070061496A KR20070061496A KR100873705B1 KR 100873705 B1 KR100873705 B1 KR 100873705B1 KR 1020070061496 A KR1020070061496 A KR 1020070061496A KR 20070061496 A KR20070061496 A KR 20070061496A KR 100873705 B1 KR100873705 B1 KR 100873705B1
Authority
KR
South Korea
Prior art keywords
transistor
gate
node
source
pixel
Prior art date
Application number
KR1020070061496A
Other languages
English (en)
Inventor
정경훈
Original Assignee
삼성모바일디스플레이주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성모바일디스플레이주식회사 filed Critical 삼성모바일디스플레이주식회사
Priority to KR1020070061496A priority Critical patent/KR100873705B1/ko
Priority to JP2007264744A priority patent/JP4531798B2/ja
Priority to TW097122807A priority patent/TWI394122B/zh
Priority to EP08158645A priority patent/EP2009618B1/en
Priority to US12/213,541 priority patent/US8030656B2/en
Priority to CN2008101302840A priority patent/CN101329837B/zh
Application granted granted Critical
Publication of KR100873705B1 publication Critical patent/KR100873705B1/ko
Priority to JP2010095945A priority patent/JP2010217901A/ja
Priority to US13/240,436 priority patent/US8450121B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0857—Static memory circuit, e.g. flip-flop
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 유기발광다이오드, 소스는 제 1 전원에 연결되고 드레인은 제 1 노드에 연결되고 게이트는 제 2 노드에 연결되는 제 1 트랜지스터, 소스는 데이터선에 연결되고 드레인은 제 2 노드에 연결되며 게이트는 주사선에 연결되는 제 2 트랜지스터, 소스는 제 1 노드에 연결되고 드레인은 상기 유기발광다이오드에 연결되며 게이트는 발광제어선에 연결되는 제 3 트랜지스터, 제 1 전극은 상기 제 1 전원에 연결되고 제 2 전극은 상기 제 2 노드에 연결되는 캐패시터를 포함하되, 상기 제 1 트랜지스터의 게이트는 플로팅 게이트와 상기 플로팅 게이트의 상부에 형성되는 컨트롤 게이트 및 상기 플로팅 게이트와 상기 컨트롤 게이트 사이에 형성되는 절연막을 포함하는 유기전계발광표시장치 및 그의 제조방법를 제공하는 것이다.

Description

유기전계발광표시장치 및 그의 제조방법{ORGANIC ELCETROLUMINESCENCE DISPLAY AND MAKING METHOD THEREOF}
도 1은 일반적인 유기전계발광표시장치의 화소의 구조를 나타내는 회로도이다.
도 2는 본 발명에 따른 유기전계발광표시장치의 구조를 나타내는 구조도이다.
도 3은 본 발명에 따른 유기전계발광표시장치에서 비휘발성 메모리 소자로 형성된 트랜지스터의 구조인 NVM 소자를 나타내는 단면도이다.
도 4는 문턱전압의 편차에 의해 컨트롤 게이트의 전압에 대응하여 제 1 트랜지스터의 드레인에 흐르는 전류의 변화를 나타내는 그래프이다.
도 5는 문턱전압과 스트레스 시간의 관계를 나타내는 그래프이다.
도 6은 도 2의 유기전계발광표시장치에 도시된 화소부의 일부를 나타내는 회로도이다.
도 7은 도 2의 유기전계발광표시장치에 도시된 화소의 제 2 실시예를 나타내는 회로도이다.
도 8은 도 2의 유기전계발광표시장치에 채용된 화소의 제 3 실시예를 나타내는 회로도이다.
본 발명은 유기전계발광표시장치 및 그의 제조방법에 관한 것으로, 더욱 상세히 설명하면, 화질을 개선하도록 하는 유기전계발광표시장치 및 그의 제조방법에 관한 것이다.
최근에 반도체 기술의 발전과 더불어 박막 트랜지스터 관련 기술이 발전하면서 박막트랜지스터를 이용하여 화상을 표현하는 액티브 매트릭스형 평판 표시장치가 널리 사용되고 있으며, 발광효율, 휘도 및 시야각이 뛰어나며 응답속도가 빠른 유기전계발광표시장치가 주목 받고 있다.
유기전계발광표시장치는 복수의 유기발광다이오드(organic light emitting diode, OLED)를 이용하여 영상을 표현하도록 하는 것으로, 유기발광다이오드는 애노드 전극, 캐소드 전극 및 이들 사이에 위치하여 전자와 정공의 결합에 의하여 발광하는 유기 발광층을 포함한다.
도 1은 일반적인 유기전계발광표시장치의 화소의 구조를 나타내는 회로도이다. 도 1을 참조하여 설명하면, 화소는 제 1 트랜지스터, 제 2 트랜지스터, 제 3 트랜지스터, 캐패시터 및 유기발광다이오드(OLED)를 포함한다.
제 1 트랜지스터(M1)는 소스는 제 1 전원선에 연결되고 드레인은 제 3 트랜 지스터의 소스에 연결되며 게이트는 제 1 노드(N1)에 연결되어 제 1 노드(N1)의 전압에 대응하여 소스에서 드레인 방향으로 전류를 흐르게 한다.
제 2 트랜지스터(M2)는 소스는 데이터선(Dm)에 연결되고 드레인은 제 1 노드(N1)에 연결되며 게이트는 주사선(Sn)에 연결되어 주사선(Sn)을 통해 전달되는 주사신호에 의해 스위칭 동작을 수행하여 데이터선(Dm)을 통해 흐르는 데이터신호가 선택적으로 제 1 노드(N1)에 전달될 수 있도록 한다.
제 3 트랜지스터(M3)는 소스는 제 1 트랜지스터의 드레인에 연결되고 드레인은 유기발광다이오드에 연결되며 게이트는 발광제어선(En)에 연결되어 발광제어선을 통해 전달되는 발광제어신호에 의해 온오프 동작을 수행하여 제 1 트랜지스터의 소스에서 드레인 방향으로 흐르는 전류가 유기발광다이오드(OLED)로 전달되도록 한다.
캐패시터(Cst)는 제 1 전극은 제 1 전원선(ELVDD)에 연결되고 제 2 전극은 제 1 노드(N1)에 연결되며 데이터신호가 제 1 노드(N1)에 전달되면 제 1 노드(N1)에 다음 데이터신호가 전달되기 전까지 전달된 데이터신호의 전압이 유지될 수 있도록 한다. 따라서, 제 1 트랜지스터(M1)는 캐패시터(Cst)에 의해 게이트의 전압이 데이터신호의 전압을 갖게 된다.
유기발광다이오드(OLED)는 애노드 전극, 캐소드 전극 및 애노드 전극과 캐소드 전극 사이에 위치하는 발광층을 포함하며 발광층은 전류가 흐르게 되면 빛을 발광한다. 따라서, 제 1 트랜지스터(M1)에 의해 데이터 신호에 대응되는 전류가 생성되어 흐르게 되면 유기발광다이오드(OLED)는 애노드 전극에서 캐소드 전극 사이 로 전류가 흐르게 되어 빛을 발광하게 된다.
상기와 같이 구성된 회로를 포함하는 유기전계발광표시장치는 각각의 트랜지스터의 반도체층은 폴리실리콘 등이 이용된다. 하지만, 폴리실리콘은 공정상의 편차가 발생할 수 밖에 없으며, 이러한 폴리실리콘을 이용하여 트랜지스터를 형성하게 되면 각 트랜지스터의 문턱전압, 이동도 등에서 차이가 발생하게 되어 화소에 흐르는 전류 편차를 야기하게 된다. 이러한 이유로 인해, 문턱전압을 보상할 수 있는 화소 회로를 사용하는 것이 일반적이다.
그러나, 문턱전압을 보상하는 화소회로의 구조는 복잡하여 화소회로 면적의 증가를 가져오며, 패널이 고해상도(ppi)가 되어 화소의 피치(Pitch)가 감소하면 실제 구현이 어려워지게 되는 문제점이 있다.
따라서, 본 발명은 상기 종래 기술의 문제점을 해결하기 위하여 창출된 것으로, 본 발명의 목적은, 문턱전압을 비휘발성메모리를 갖는 소자를 이용하여 보상하여 화소의 회로구성을 간단히 하도록 하는 유기전계발광표시장치 및 그의 제조방법을 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명의 제 1 측면은, 유기발광다이오드, 소스는 제 1 전원에 연결되고 드레인은 제 1 노드에 연결되고 게이트는 제 2 노드에 연결되는 제 1 트랜지스터, 소스는 데이터선에 연결되고 드레인은 제 2 노드에 연결되며 게이트는 주사선에 연결되는 제 2 트랜지스터, 소스는 제 1 노드에 연결되고 드레인은 상기 유기발광다이오드에 연결되며 게이트는 발광제어선에 연결되는 제 3 트랜지스터, 제 1 전극은 상기 제 1 전원에 연결되고 제 2 전극은 상기 제 2 노드에 연결되는 캐패시터를 포함하되, 상기 제 1 트랜지스터의 게이트는 플로팅 게이트와 상기 플로팅 게이트의 상부에 형성되는 컨트롤 게이트 및 상기 플로팅 게이트와 상기 컨트롤 게이트 사이에 형성되는 절연막을 포함하는 화소를 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명의 제 2 측면은, 유기발광다이오드, 소스는 제 1 전원에 연결되고 드레인은 제 1 노드에 연결되고 게이트는 제 2 노드에 연결되는 제 1 트랜지스터, 소스는 데이터선에 연결되고 드레인은 제 2 노드에 연결되며 게이트는 주사선에 연결되는 제 2 트랜지스터, 소스는 제 1 노드에 연결되고 드레인은 상기 유기발광다이오드에 연결되며 게이트는 주사선에 연결되되, 상기 제 2 트랜지스터가 오프 상태일 때 온 상태가 되는 제 3 트랜지스터, 제 1 전극은 상기 제 1 전원에 연결되고 제 2 전극은 상기 제 2 노드에 연결되는 캐패시터를 포함하되, 상기 제 1 트랜지스터의 게이트는 플로팅 게이트와 상기 플로팅 게이트의 상부에 형성되는 컨트롤 게이트 및 상기 플로팅 게이트와 상기 컨트롤 게이트 사이에 형성되는 절연막을 포함하는 화소를 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명의 제 3 측면은, 복수의 화소를 포함하는 화소부, 상기 화소에 데이터신호를 전달하는 데이터구동부, 상기 화소에 주사신 호와 발광제어신호를 전달하는 주사구동부를 포함하되, 상기 화소는, 유기발광다이오드, 소스는 제 1 전원에 연결되고 드레인은 제 1 노드에 연결되고 게이트는 제 2 노드에 연결되는 제 1 트랜지스터, 소스는 데이터선에 연결되고 드레인은 제 2 노드에 연결되며 게이트는 주사선에 연결되는 제 2 트랜지스터, 소스는 제 1 노드에 연결되고 드레인은 상기 유기발광다이오드에 연결되며 게이트는 발광제어선에 연결되는 제 3 트랜지스터, 제 1 전극은 상기 제 1 전원에 연결되고 제 2 전극은 상기 제 2 노드에 연결되는 캐패시터를 포함하되, 상기 제 1 트랜지스터의 게이트는 플로팅 게이트와 상기 플로팅 게이트의 상부에 형성되는 컨트롤 게이트 및 상기 플로팅 게이트와 상기 컨트롤 게이트 사이에 형성되는 절연막을 포함하는 유기전계발광표시장치를 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명의 제 4 측면은, 복수의 화소를 포함하는 화소부, 상기 화소에 데이터신호를 전달하는 데이터구동부, 상기 화소에 주사신호와 발광제어신호를 전달하는 주사구동부를 포함하되, 상기 화소는 유기발광다이오드, 소스는 제 1 전원에 연결되고 드레인은 제 1 노드에 연결되고 게이트는 제 2 노드에 연결되는 제 1 트랜지스터, 소스는 데이터선에 연결되고 드레인은 제 2 노드에 연결되며 게이트는 주사선에 연결되는 제 2 트랜지스터, 소스는 제 1 노드에 연결되고 드레인은 상기 유기발광다이오드에 연결되며 게이트는 발광제어선에 연결되는 제 3 트랜지스터, 제 1 전극은 상기 제 1 전원에 연결되고 제 2 전극은 상기 제 2 노드에 연결되는 캐패시터를 포함하되, 상기 제 1 트랜지스터의 게이트는 플로팅 게이트와 상기 플로팅 게이트의 상부에 형성되는 컨트롤 게이트 및 상기 플로 팅 게이트와 상기 컨트롤 게이트 사이에 형성되는 절연막을 포함하는 유기전계발광표시장치를 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명의 제 5 측면은, 게이트에 데이터신호에 대응되는 전압을 전달받아 전류를 생성하는 제 1 트랜지스터와 주사신호에 대응하여 상기 제 1 트랜지스터의 게이트에 상기 데이터신호를 전달하는 제 2 트랜지스터와 상기 제 1 트랜지스터의 게이트 전압을 유지하는 캐패시터와 상기 제 1 트랜지스터에서 생성된 전류를 전달받아 빛을 발광하는 유기발광다이오드를 포함하는 화소를 구비하되, 상기 제 1 트랜지스터는 게이트가 플로팅 게이트와 상기 플로팅 게이트의 상부에 형성되는 컨트롤 게이트 및 상기 플로팅 게이트와 상기 컨트롤 게이트 사이에 형성되는 절연막을 포함하여 형성하는 단계; 상기 복수 화소 각각에 흐르는 전류를 파악하는 단계; 상기 전류에 의해 상기 복수의 화소에 포함되어 있는 상기 제 1 트랜지스터들의 문턱전압의 편차를 파악하는 단계; 및 상기 제 1 트랜지스터에 상기 파악된 문턱전압의 편차에 대응하여 상기 플로팅 게이트에 저장된 전자의 양을 조절하여 상기 문턱전압의 편차를 보상하는 단계를 포함하는 유기전계발광표시장치의 제조방법을 제공하는 것이다.
이하, 본 발명의 실시예를 첨부한 도면을 참조하여 설명하면 다음과 같다.
도 2는 본 발명에 따른 유기전계발광표시장치의 구조를 나타내는 구조도이다. 도 2를 참조하여 설명하면, 화소부(100), 데이터구동부(110), 주사구동부(120)를 포함한다.
화소부(100)는 복수의 화소(101)가 배열되고 각 화소(101)에 전류의 흐름에 대응하여 빛을 발광하는 유기발광다이오드(미도시)를 포함한다. 그리고, 행방향으로 형성되며 주사신호를 전달하는 n 개의 주사선(S1,S2,...Sn-1,Sn)과 행방향으로 형성되며 발광제어신호를 전달하는 n 개의 발광제어선(E1,E2,,,,En-1, En)과 열방 향으로 형성되며 데이터신호를 전달하는 m 개의 데이터선(D1, D2,....Dm-1, Dm)이 배열된다. 또한, 제 1 전원(ELVDD)과 제 2 전원(ELVSS)를 외부에서 전달받아 구동한다. 따라서, 화소부(100)는 주사신호, 데이터신호, 발광제어신호, 제 1 전원(ELVDD) 및 제 2 전원(ELVSS)에 의해 유기발광다이오드가 발광하여 영상을 표시한다.
데이터구동부(110)는 화소부(100)에 데이터 신호를 인가하는 수단으로, 적색, 청색, 녹색의 성분을 갖는 비디오 데이터를 입력받아 데이터신호를 생성한다. 그리고, 데이터구동부(110)는 화소부(100)의 데이터선(D1, D2,....Dm-1, Dm)과 연결되어 생성된 데이터 신호를 화소부(100)에 인가한다.
주사구동부(120)는 화소부(100)에 주사신호와 발광제어신호를 인가하는 수단으로, 주사신호를 생성하는 주사구동회로와 발광제어신호를 생성하는 발광제어신호구동회로를 포함한다. 주사구동회로는 주사선(S1,S2,...Sn-1,Sn)에 연결되어 주사신호를 화소부(100)의 특정한 행에 전달하고 발광제어신호구동회로는 제 1 및 제 2 발광제어선에 연결되어 제 1 및 제 2 발광제어신호를 화소부(100)의 특정한 행에 전달한다. 주사신호가 전달된 화소(101)에는 데이터구동부(110)에서 출력된 데이터신호가 전달되어 화소에서 구동전류가 생성되며 생성된 구동전류는 제 1 및 제 2 발광제어신호에 의해 유기발광다이오드로 전달된다.
도 3은 본 발명에 따른 유기전계발광표시장치에서 비휘발성 메모리 소자로 형성된 트랜지스터의 구조인 NVM 소자를 나타내는 단면도이다. 도 3을 참조하여 설명하면, N 형 실리콘 기판(201) 상에 절연막인 산화막(204)이 형성되고, 산화막 위에 플로팅 게이트(205)가 형성되고 플로팅 게이트(205) 상부에 ONO(Oxide-Nitride-Oxide)층(206)이 형성되며 그 상부에 컨트롤 게이트(207)가 형성된다. 그리고, 플로팅 게이트(205)와 컨트롤 게이트(207)에 의해 형성되는 게이트 전극의 양 측면에 소스(202)와 드레인(203)이 형성된다.
NVM 소자의 문턱전압이 높아지도록 하는 과정은 열전자 주입 방식에 따라 열전자들이 터널 산화막의 에너지 장벽을 뛰어 넘어 플로팅 게이트(205)에 형성된 전위 우물에 주입되어 문턱전압이 높아지도록 한다. 그리고, NVM 소자의 문턱전압이 낮아지도록 하는 과정은 플로팅 게이트(205)의 전위우물에 저장된 전자들을 실리콘 기판으로 터널링 시켜 빼내어 문턱전압이 낮아지도록 한다.
도 4는 문턱전압의 편차에 의해 컨트롤 게이트의 전압에 대응하여 제 1 트랜지스터의 드레인에 흐르는 전류의 변화를 나타내는 그래프이고, 도 5는 문턱전압과 스트레스 시간의 관계를 나타내는 그래프이다.
먼저, 도 4를 참조하여 설명하면, 가로축은 컨트롤 게이트의 전압(VCG)을 나타내고 세로축은 제 1 트랜지스터의 드레인에 흐르는 전류(ID)를 나타낸다. 그리고 두꺼운 곡선이 이상적인 변화를 나타낸다. 그리고, 문턱전압을 조절하면 컨트롤게이트 전압(VCG)에 대응하는 제 1 트랜지스터의 드레인에 흐르는 전류(ID)의 양에 변화가 생긴다. 그리고, 문턱전압을 높이면 왼쪽에서 오른쪽으로 곡선이 움직이고(+ Shift) 문턱전압을 낮추면 오른쪽에서 왼쪽으로 곡선이 움직이게 된다.(- Shift)
그리고, 이상적인 변화를 나타내는 곡선을 선택한 후 각각의 제 1 트랜지스터의 문턱전압을 보상하여 컨트롤 게이트의 전압(VCG)에 대응하여 제 1 트랜지스터의 드레인에 흐르는 전류의 양이 이상적인 변화를 나타내는 곡선을 따라 가도록 한다.
그리고, 도 5를 참조하여 설명하면, 문턱전압의 변화값(△Vth)은 도시되어 있는 것과 같이 스트래스 시간과 컨트롤 게이트의 전압을 조절하여 변화시킬 수 있으며, 컨트롤 게이트의 전압(VCG)이 크면 문턱전압의 변화값(△Vth)이 크고 컨트롤 게이트의 전압(VCG)이 작으면 문턱전압의 변화값(△Vth)이 작아지게 된다.
도 6은 도 2의 유기전계발광표시장치에 도시된 화소부의 일부를 나타내는 회로도이다. 도 6을 참조하여 설명하면, 화소부는 2X2 의 크기를 나타내며, 각각의 화소는 제 1 트랜지스터(M1), 제 2 트랜지스터(M2), 제 3 트랜지스터(M3), 캐패시터(Cst) 및 유기발광다이오드(OLED)를 포함한다. 그리고, 제 1 트랜지스터(M1)는 도 3에 도시되어 있는 것과 같은 NVM 소자로 이루어져 있다. 그리고, 제 1 내지 제 4 화소(101a,101b,101c,101d)의 4 개의 화소들 중 하나의 화소에 흐르는 전류의 양을 측정한다.
먼저, 제 1 화소(101a)에 흐르는 전류를 측정하기 위해 제 1 전원선(ELVDD)에는 0V의 전압이 전달되고 제 2 전원(ELVSS)에 (-) 전압이 전달되고, 제 1 데이터 선(D1)에 -15~15V 사이의 전압을 갖는 데이터신호가 전달되고 제 2 데이터선(D2)에는 하이 전압을 인가한다. 그리고, 제 1 주사선(S1)에는 제 1 데이터선(D1)에 흐르는 데이터신호의 전압보다 훨씬 낮은 전압을 갖는 주사신호가 전달되고 제 2 주사선(S2)에서는 하이 상태의 전압을 갖는 주사신호를 전달한다. 또한, 제 1 발광제어선(E1)은 로우 상태의 전압을 갖는 발광제어신호가 전달되고 제 2 발광제어선(E2)은 하이 상태의 전압을 갖는 발광제어신호가 전달된다.
따라서, 제 1 화소(101a)는 제 1 데이터선(D1)을 통해 -15~15V 사이의 전압을 갖는 데이터신호가 흐르게 되고, 제 1 주사선(S1)을 통해 제 1 데이터선(D1)에 흐르는 데이터신호의 전압보다 낮은 전압이 인가되어 제 2 트랜지스터(M2)가 온되어, 데이터신호가 제 1 노드(N1)에 전달된다. 그리고, 제 1 트랜지스터(M1)의 게이트에는 데이터신호의 전압이 전달되고 제 1 전원(ELVDD)에 의해 제 1 트랜지스터(M1)의 소스에는 0V 의 전압이 전달된다. 또한, 제 1 발광제어선(E1)을 통해 전달되는 발광제어신호에 의해 제 3 트랜지스터(M3)가 온되어 제 1 트랜지스터(M1)의 소스에서 드레인 방향으로 전류가 흐르게 된다.
하지만, 제 2 화소(101b)는 제 1 주사선(S1)을 통해 전달되는 주사신호에 의해 제 2 트랜지스터(M2)가 온되고 제 1 발광제어선(E1)을 통해 전달되는 발광제어신호에 의해 제 3 트랜지스터(M3)가 온되지만 제 2 데이터선(D2)을 통해 전달되는 하이 상태의 데이터신호에 의해 제 1 트랜지스터(M1)가 오프상태가 되어 전류의 발생을 차단한게 된다.
그리고, 제 3 화소(101c)는 제 2 주사선(S2)을 통해 전달되는 주사신호에 의 해 제 2 트랜지스터(M2)가 오프되어 제 1 데이터선(D1)을 통해 전달되는 데이터신호가 제 1 트랜지스터(M1)의 컨트롤 게이트에 전달되는 것을 방지하며 제 2 발광제어선(E1)을 통해 전달되는 발광제어신호에 의해 제 3 트랜지스터(M3)가 턴 오프되어 전류의 발생을 차단한다.
또한, 제 4 화소(101d)는 제 2 데이터선(D2)을 통해 하이 상태의 데이터신호가 전달되고 제 2 주사선(S2)을 통해 전달되는 주사신호가 하이 상태의 전압을 가져 제 2 트랜지스터(M2)가 오프 상태가 되며 제 2 발광제어선(E2)을 통해 전달되는 발광제어신호에 의해 제 3 트랜지스터(M3)가 오프 상태가 되어 전류의 발생을 차단한다.
따라서, 제 1 화소(101a)에서만 전류가 생성되어 흐르게 된다. 또한, 데이터선(D1,D2)을 통해 전달되는 데이터신호와 주사선(S1,S2)을 통해 전달되는 주사신호와 발광제어선(E1,E2)을 통해 전달되는 발광제어신호의 전압을 조절하여 제 1 화소뿐(101a)만 아니라 순차적으로 제 2 화소(101b), 제 3 화소(101c) 및 제 4 화소(101c)에서 흐르는 전류를 측정할 수 있게 된다.
그리고, 측정된 전류를 이용하여 제 1 화소(101a)에 포함되어 있는 제 1 트랜지스터(M1)의 문턱전압을 보상하기 위한 보상값을 파악할 수 있다. 보상값은 컨트롤 게이트의 전압과 제 1 화소(101a)에 흐르는 전류의 값을 이용하여 파악할 수 있다.
그리고, 파악된 값에 의해 문턱전압을 낮게 보상하여야 하는 경우와 문턱전압을 높게 보상하는 경우를 판단할 수 있게 된다.
제 1 화소(101a)의 문턱전압을 높게 보상하여야 하는 경우는 제 1 전원(ELVDD)에 로우 상태보다 더 낮은 상태의 전압을 인가하고 제 2 전원(ELVSS)에 0V의 전압을 인가하고 제 1 데이터선(D1)을 통해 하이상태의 전압을 갖는 데이터신호를 전달하고 제 2 데이터선(D2)을 통해 로우상태의 전압을 갖는 데이터신호를 전달하며, 제 1 주사선(S1)을 통해 전달되는 주사신호는 로우상태의 전압을 갖도록 하며 제 2 주사선(S2)을 통해 전달되는 주사신호는 하이 상태의 전압을 갖도록 한다. 또한, 제 1 발광제어선(E1)과 제 2 발광제어선(E2)을 통해 전달되는 발광제어신호는 하이 상태가 되도록 한다.
상기와 같은 상태에서 제 1 화소(101a)의 제 1 트랜지스터(M1)의 플로팅 게이트에 전자가 유입되게 되어 문턱전압이 높아지게 된다. 그리고, 문턱전압의 변화량은 제 1 전원(ELVDD)의 전압을 변화하여 조절할 수 있으며, 문턱전압의 변화량이 커지게 하기 위해서는 제 1 전원(ELVDD)의 전압이 낮아야 하고 문턱전압의 변화량이 작아지게 하기 위해서는 제 1 전원(ELVDD)의 전압이 높아야 한다.
그리고, 제 2 화소(101b)는 제 1 주사선(S1)을 통해 전달되는 주사신호가 로우상태이나 제 2 데이터선(D2)을 통해 전달되는 데이터신호가 로우 상태의 전압을 가져 제 2 트랜지스터(M2)가 오프가 되어 제 1 트랜지스터(M1)의 컨트롤 게이트는 오프 상태가 되어 제 1 트랜지스터(M1)의 문턱전압 보상이 이루어지지 않게 된다.
그리고, 제 3 화소(101c)는 제 1 데이터선(D1)을 통해 전달되는 데이터신호가 하이 상태이나 제 2 주사선(S2)을 통해 전달되는 주사신호가 하이 상태이므로 제 2 트랜지스터(M2)가 오프 상태가 되어 제 1 트랜지스터(M1)의 컨트롤 게이트가 플로팅 상태가 된다. 따라서, 문턱전압의 보상이 이루어지지 않게 된다.
그리고, 제 4 화소(101d)는 제 2 주사선(S2)을 통해 전달되는 주사신호가 하이 상태이므로 제 2 트랜지스터(M2)가 오프 상태가 되어 제 1 트랜지스터(M1)의 컨트롤 게이트가 플로팅 상태가 된다. 따라서, 문턱전압의 보상이 이루어지지 않게 된다.
그리고, 순차적으로, 데이터신호, 주사신호의 전압을 조절하면 제 2 화소 내지 제 4 화소(101b,101c,101d)도 문턱전압이 보상되게 된다.
제 1 화소(101a)의 문턱전압을 낮게 보상하여야 하는 경우는 제 1 전원(ELVDD)에 하이상태의 전압을 인가하고 제 2 전원(ELVSS)에 0V의 전압을 인가하고 제 1 데이터선(D1)을 통해 로우 상태보다 더 낮은 상태의 전압을 갖는 데이터신호를 전달하고 제 2 데이터선(D2)을 통해 하이상태의 전압을 갖는 데이터신호를 전달하며, 제 1 주사선(S1)을 통해 전달되는 주사신호는 제 1 데이터선(D1)에 흐르는 데이터신호의 전압보다 훨씬 낮은 전압을 갖도록 하며 제 2 주사선(S2)을 통해 전달되는 주사신호는 하이 상태의 전압을 갖도록 한다. 또한, 제 1 발광제어선(E1)과 제 2 발광제어선(E2)을 통해 전달되는 발광제어신호는 하이 상태가 되도록 한다.
상기와 같은 상태에서 제 1 화소(101a)의 제 1 트랜지스터(M1)의 플로팅 게이트에서 전자가 유출되게 되어 문턱전압이 낮아지게 된다. 그리고, 문턱전압의 변화량은 제 1 데이터선(D1)의 전압을 변화하여 조절할 수 있으며, 문턱전압의 변화량이 커지게 하기 위해서는 제 1 데이터선(D1)의 전압이 낮아야 하고 문턱전압의 변화량이 작아지게 하기 위해서는 제 1 데이터선(D1)의 전압이 높아야 한다.
그리고, 제 2 화소(101b)는 제 1 주사선(S1)을 통해 전달되는 주사신호가 로우상태이나 제 2 데이터선(D2)을 통해 전달되는 데이터신호가 하이 상태의 전압을 가져 제 1 트랜지스터(M1)는 오프 상태가 되어 제 1 트랜지스터(M1)의 문턱전압 보상이 이루어지지 않게 된다.
그리고, 제 3 화소(101c)는 제 1 데이터선(D1)을 통해 전달되는 데이터신호가 로우 상태보다 더 낮은 상태의 전압이나 제 2 주사선(S2)을 통해 전달되는 주사신호가 하이 상태이므로 제 2 트랜지스터(M2)가 오프 상태가 되어 제 1 트랜지스터(M1)의 컨트롤 게이트가 플로팅 상태가 된다. 따라서, 문턱전압의 보상이 이루어지지 않게 된다.
그리고, 제 4 화소(101d)는 제 2 주사선(S2)을 통해 전달되는 주사신호가 하이 상태이므로 제 2 트랜지스터(M2)가 오프 상태가 되어 제 1 트랜지스터(M1)의 컨트롤 게이트가 플로팅 상태가 된다. 따라서, 문턱전압의 보상이 이루어지지 않게 된다.
그리고, 순차적으로, 데이터신호, 주사신호의 전압을 조절하면 제 2 화소 내지 제 4 화소(101b,101c,101d)도 문턱전압이 보상되게 된다.
따라서, 상기와 같은 방법을 통해 문턱전압을 보상하면 균일한 화면을 디스플레이 할 수 있게 된다. 또한, 별도의 문턱전압 보상회로가 필요하지 않게 되어 회로 구성을 간단히 할 수 있다.
도 7은 도 2의 유기전계발광표시장치에 도시된 화소의 제 2 실시예를 나타내는 회로도이다. 도 7을 참조하여 설명하면, NVM 소자로 구현된 제 1 트랜지스터(M1)가 N 모스 형태로 구현된 것을 나타낸다. 그리고, 도 5에 도시된 것과 같이 컨트롤 게이트의 전압이 낮아지면 문턱전압이 낮아지고 컨트롤 게이트의 전압이 높아지면 문턱전압이 높아지게 된다.
도 8은 도 2의 유기전계발광표시장치에 채용된 화소의 제 3 실시예를 나타내는 회로도이다. 도 8을 참조하여 설명하면, 제 3 트랜지스터(M3)가 N 모스 트랜지스터로 구현되며 제 2 트랜지스터(M2)와 제 3 트랜지스터(M3)가 동일한 주사선(Sn)에 연결되어 제 2 트랜지스터(M2)와 제 3 트랜지스터(M3)가 서로 다른 시간에 온 상태가 되도록 하여 데이터신호가 화소에 전달될 때는 제 3 트랜지스터(M3)가 오프상태가 되고 일정한 시간이 지난 후에 제 3 트랜지스터(M3)가 온 상태가 되어 화소에 전류가 흐르게 된다.
본 발명에 따른 유기전계발광표시장치 및 그의 제조방법에 의하면, 트랜지스터를 비휘발성 소자인 NVM을 이용하여 문턱전압에 대한 보상값을 트랜지스터에서 저장하여 문턱전압을 보상할 수 있어, 별도의 문턱보상 회로가 필요하지 않아 회로구성이 간단해지는 장점이 있다.
본 발명의 바람직한 실시예가 특정 용어들을 사용하여 기술되어 왔지만, 그러한 기술은 단지 설명을 하기 위한 것이며, 다음의 청구범위의 기술적 사상 및 범위로부터 이탈되지 않고 여러 가지 변경 및 변화가 가해질 수 있는 것으로 이해되어져야 한다.

Claims (16)

  1. 유기발광다이오드;
    소스는 제 1 전원에 연결되고 드레인은 제 1 노드에 연결되고 게이트는 제 2 노드에 연결되는 제 1 트랜지스터;
    소스는 데이터선에 연결되고 드레인은 제 2 노드에 연결되며 게이트는 주사선에 연결되는 제 2 트랜지스터;
    소스는 제 1 노드에 연결되고 드레인은 상기 유기발광다이오드에 연결되며 게이트는 발광제어선에 연결되는 제 3 트랜지스터;
    제 1 전극은 상기 제 1 전원에 연결되고 제 2 전극은 상기 제 2 노드에 연결되는 캐패시터를 포함하되,
    상기 제 1 트랜지스터의 게이트는 플로팅 게이트와 상기 플로팅 게이트의 상부에 형성되는 컨트롤 게이트 및 상기 플로팅 게이트와 상기 컨트롤 게이트 사이에 형성되는 절연막을 포함하는 화소.
  2. 제 1 항에 있어서,
    상기 제 1 내지 제 3 트랜지스터는 P 모스 트랜지스터인 화소.
  3. 제 1 항에 있어서,
    상기 제 1 트랜지스터는 N 모스 트랜지스터이고 상기 제 2 및 제 3 트랜지스터는 P 모스 트랜지스터인 화소.
  4. 유기발광다이오드;
    소스는 제 1 전원에 연결되고 드레인은 제 1 노드에 연결되고 게이트는 제 2 노드에 연결되는 제 1 트랜지스터;
    소스는 데이터선에 연결되고 드레인은 제 2 노드에 연결되며 게이트는 주사선에 연결되는 제 2 트랜지스터;
    소스는 제 1 노드에 연결되고 드레인은 상기 유기발광다이오드에 연결되며 게이트는 주사선에 연결되되, 상기 제 2 트랜지스터가 오프 상태일 때 온 상태가 되는 제 3 트랜지스터;
    제 1 전극은 상기 제 1 전원에 연결되고 제 2 전극은 상기 제 2 노드에 연결되는 캐패시터를 포함하되,
    상기 제 1 트랜지스터의 게이트는 플로팅 게이트와 상기 플로팅 게이트의 상부에 형성되는 컨트롤 게이트 및 상기 플로팅 게이트와 상기 컨트롤 게이트 사이에 형성되는 절연막을 포함하는 화소.
  5. 제 4 항에 있어서,
    상기 제 1 및 제 2 트랜지스터는 P 모스 트랜지스터이고 상기 제 3 트랜지스터는 N 모스 트랜지스터인 화소.
  6. 복수의 화소를 포함하는 화소부;
    상기 화소에 데이터신호를 전달하는 데이터구동부;
    상기 화소에 주사신호와 발광제어신호를 전달하는 주사구동부를 포함하되,
    상기 화소는
    유기발광다이오드;
    소스는 제 1 전원에 연결되고 드레인은 제 1 노드에 연결되고 게이트는 제 2 노드에 연결되는 제 1 트랜지스터;
    소스는 데이터선에 연결되고 드레인은 제 2 노드에 연결되며 게이트는 주사선에 연결되는 제 2 트랜지스터;
    소스는 제 1 노드에 연결되고 드레인은 상기 유기발광다이오드에 연결되며 게이트는 발광제어선에 연결되는 제 3 트랜지스터;
    제 1 전극은 상기 제 1 전원에 연결되고 제 2 전극은 상기 제 2 노드에 연결되는 캐패시터를 포함하되,
    상기 제 1 트랜지스터의 게이트는 플로팅 게이트와 상기 플로팅 게이트의 상부에 형성되는 컨트롤 게이트 및 상기 플로팅 게이트와 상기 컨트롤 게이트 사이에 형성되는 절연막을 포함하는 유기전계발광표시장치.
  7. 제 6 항에 있어서,
    상기 제 1 내지 제 3 트랜지스터는 P 모스 트랜지스터인 유기전계발광표시장치.
  8. 제 6 항에 있어서,
    상기 제 1 트랜지스터는 N 모스 트랜지스터이고 상기 제 2 및 제 3 트랜지스터는 P 모스 트랜지스터인 유기전계발광표시장치.
  9. 복수의 화소를 포함하는 화소부;
    상기 화소에 데이터신호를 전달하는 데이터구동부;
    상기 화소에 주사신호와 발광제어신호를 전달하는 주사구동부를 포함하되,
    상기 화소는
    유기발광다이오드;
    소스는 제 1 전원에 연결되고 드레인은 제 1 노드에 연결되고 게이트는 제 2 노드에 연결되는 제 1 트랜지스터;
    소스는 데이터선에 연결되고 드레인은 제 2 노드에 연결되며 게이트는 주사선에 연결되는 제 2 트랜지스터;
    소스는 제 1 노드에 연결되고 드레인은 상기 유기발광다이오드에 연결되며 게이트는 주사선에 연결되되, 상기 제 2 트랜지스터가 오프 상태일 때 온 상태가 되는 제 3 트랜지스터;
    제 1 전극은 상기 제 1 전원에 연결되고 제 2 전극은 상기 제 2 노드에 연결되는 캐패시터를 포함하되,
    상기 제 1 트랜지스터의 게이트는 플로팅 게이트와 상기 플로팅 게이트의 상부에 형성되는 컨트롤 게이트 및 상기 플로팅 게이트와 상기 컨트롤 게이트 사이에 형성되는 절연막을 포함하는 유기전계발광표시장치.
  10. 제 9 항에 있어서,
    상기 제 1 및 제 2 트랜지스터는 P 모스 트랜지스터이고 상기 제 3 트랜지스터는 N 모스 트랜지스터인 유기전계발광표시장치.
  11. 게이트에 데이터신호에 대응되는 전압을 전달받아 전류를 생성하는 제 1 트랜지스터와 주사신호에 대응하여 상기 제 1 트랜지스터의 게이트에 상기 데이터신호를 전달하는 제 2 트랜지스터와 상기 제 1 트랜지스터의 게이트 전압을 유지하는 캐패시터와 상기 제 1 트랜지스터에서 생성된 전류를 전달받아 빛을 발광하는 유기발광다이오드를 포함하는 화소를 구비하되, 상기 제 1 트랜지스터는 게이트가 플로팅 게이트와 상기 플로팅 게이트의 상부에 형성되는 컨트롤 게이트 및 상기 플로팅 게이트와 상기 컨트롤 게이트 사이에 형성되는 절연막을 포함하여 형성하는 단계;
    상기 복수 화소 각각에 흐르는 전류를 파악하는 단계;
    상기 전류에 의해 상기 복수의 화소에 포함되어 있는 상기 제 1 트랜지스터들의 문턱전압의 편차를 파악하는 단계; 및
    상기 제 1 트랜지스터에 상기 파악된 문턱전압의 편차에 대응하여 상기 플로팅 게이트에 저장된 전자의 양을 조절하여 상기 문턱전압의 편차를 보상하는 단계를 포함하는 유기전계발광표시장치의 제조방법.
  12. 삭제
  13. 제 11 항에 있어서,
    상기 문턱전압을 낮추는 경우 상기 플로팅 게이트에 저장된 전자를 상기 제 1 트랜지스터의 채널영역으로 빼내도록 하는 유기전계발광표시장치의 제조방법.
  14. 제 13 항에 있어서,
    상기 전자를 상기 제 1 트랜지스터의 채널영역으로 빼내도록 하는 방법으로, 상기 제 1 트랜지스터의 소스에 하이 상태의 전압을 인가하고 상기 컨트롤 게이트에 로우 상태의 전압을 인가하는 유기전계발광표시장치의 제조방법.
  15. 제 11 항에 있어서,
    상기 문턱전압을 높이는 경우 상기 플로팅 게이트에 전자를 주입하도록 하는 유기전계발광표시장치의 제조방법.
  16. 제 15 항에 있어서,
    상기 전자를 상기 플로팅 게이트에 주입하는 방법으로, 상기 제 1 트랜지스터의 소스에 로우전압을 전달하고 상기 컨트롤 게이트에 하이 상태의 전압을 전달하는 유기전계발광표시장치의 제조방법.
KR1020070061496A 2007-06-22 2007-06-22 유기전계발광표시장치 및 그의 제조방법 KR100873705B1 (ko)

Priority Applications (8)

Application Number Priority Date Filing Date Title
KR1020070061496A KR100873705B1 (ko) 2007-06-22 2007-06-22 유기전계발광표시장치 및 그의 제조방법
JP2007264744A JP4531798B2 (ja) 2007-06-22 2007-10-10 有機電界発光表示装置及びその画素
TW097122807A TWI394122B (zh) 2007-06-22 2008-06-19 像素結構、有機發光顯示器及相關方法
EP08158645A EP2009618B1 (en) 2007-06-22 2008-06-20 Pixel, organic light emitting display and associated methods
US12/213,541 US8030656B2 (en) 2007-06-22 2008-06-20 Pixel, organic light emitting display and associated methods, in which a pixel transistor includes a non-volatile memory element
CN2008101302840A CN101329837B (zh) 2007-06-22 2008-06-23 像素、有机发光显示器和相关方法
JP2010095945A JP2010217901A (ja) 2007-06-22 2010-04-19 有機電界発光表示装置の製造方法
US13/240,436 US8450121B2 (en) 2007-06-22 2011-09-22 Method of manufacturing an organic light emitting display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070061496A KR100873705B1 (ko) 2007-06-22 2007-06-22 유기전계발광표시장치 및 그의 제조방법

Publications (1)

Publication Number Publication Date
KR100873705B1 true KR100873705B1 (ko) 2008-12-12

Family

ID=39971004

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070061496A KR100873705B1 (ko) 2007-06-22 2007-06-22 유기전계발광표시장치 및 그의 제조방법

Country Status (6)

Country Link
US (2) US8030656B2 (ko)
EP (1) EP2009618B1 (ko)
JP (2) JP4531798B2 (ko)
KR (1) KR100873705B1 (ko)
CN (1) CN101329837B (ko)
TW (1) TWI394122B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101034734B1 (ko) 2009-10-09 2011-05-17 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
US8975630B2 (en) 2013-07-08 2015-03-10 Samsung Display Co., Ltd. Organic light emitting diodes display

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0721567D0 (en) * 2007-11-02 2007-12-12 Cambridge Display Tech Ltd Pixel driver circuits
KR20100064620A (ko) * 2008-12-05 2010-06-15 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR100989126B1 (ko) * 2009-02-05 2010-10-20 삼성모바일디스플레이주식회사 전자 영상 기기 및 그 구동 방법
US9047815B2 (en) * 2009-02-27 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Method for driving semiconductor device
CN104681568B (zh) * 2009-10-21 2017-11-21 株式会社半导体能源研究所 显示装置和包括显示装置的电子设备
CN101996580A (zh) * 2010-11-10 2011-03-30 南开大学 硅基有源有机发光二极管显示器像素电路
CN103002624B (zh) * 2011-09-13 2015-02-25 昆山维信诺显示技术有限公司 有源oled照明装置
US20140002332A1 (en) * 2012-06-29 2014-01-02 Taiwan Semiconductor Manufacturing Company, Ltd. Pixels for display
KR20140014693A (ko) * 2012-07-25 2014-02-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
US9558721B2 (en) 2012-10-15 2017-01-31 Apple Inc. Content-based adaptive refresh schemes for low-power displays
US9153171B2 (en) 2012-12-17 2015-10-06 LuxVue Technology Corporation Smart pixel lighting and display microcontroller
CN103606351B (zh) * 2013-11-29 2016-04-20 中国科学院上海高等研究院 有源矩阵有机发光二极管像素驱动电路及其驱动方法
US9082735B1 (en) * 2014-08-14 2015-07-14 Srikanth Sundararajan 3-D silicon on glass based organic light emitting diode display
KR102316679B1 (ko) 2014-08-19 2021-10-26 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102238756B1 (ko) 2014-11-07 2021-04-12 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조 방법
CN104700782B (zh) * 2015-04-03 2017-07-25 京东方科技集团股份有限公司 Oeld像素电路、显示装置及控制方法
KR102409970B1 (ko) 2015-11-18 2022-06-17 삼성디스플레이 주식회사 스캔라인 드라이버 및 이를 포함하는 디스플레이 장치
JP6640872B2 (ja) * 2015-12-01 2020-02-05 シャープ株式会社 画像形成素子
CN106652809B (zh) * 2016-10-19 2020-11-06 矽照光电（厦门）有限公司 一种发光二极管集成显示器件及其制造方法
KR102613853B1 (ko) * 2016-12-19 2023-12-18 엘지디스플레이 주식회사 유기발광 다이오드 표시장치
CN108630147A (zh) * 2017-03-17 2018-10-09 昆山工研院新型平板显示技术中心有限公司 有源矩阵有机发光显示器及其驱动方法
KR102148470B1 (ko) * 2020-03-02 2020-08-26 주식회사 티엘아이 디스플레이 영상의 크로스토크 현상을 완화하는 led 디스플레이 장치
US11798494B2 (en) * 2022-02-16 2023-10-24 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. OLED display device and brightness driving method thereof
CN114708834B (zh) * 2022-04-07 2023-02-28 天宜微电子(北京)有限公司 像素电路及其驱动方法、显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004341144A (ja) 2003-05-15 2004-12-02 Hitachi Ltd 画像表示装置
JP2006114875A (ja) 2004-06-03 2006-04-27 Semiconductor Energy Lab Co Ltd 記憶装置及びその作製方法
KR20060100963A (ko) * 2005-03-16 2006-09-22 삼성전자주식회사 표시 장치 및 그 구동 방법
KR20060110202A (ko) * 2005-04-19 2006-10-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치, 표시장치 및 전자기기

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04299864A (ja) * 1991-03-28 1992-10-23 Seiko Epson Corp アクティブマトリクス型液晶ディスプレイ
JP3402909B2 (ja) * 1996-03-12 2003-05-06 アルプス電気株式会社 薄膜トランジスタ装置及び液晶表示装置
US5990629A (en) * 1997-01-28 1999-11-23 Casio Computer Co., Ltd. Electroluminescent display device and a driving method thereof
JPH10329012A (ja) * 1997-03-21 1998-12-15 Canon Inc 研磨装置および研磨方法
US6229506B1 (en) 1997-04-23 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
EP0978114A4 (en) 1997-04-23 2003-03-19 Sarnoff Corp PIXEL STRUCTURE WITH LIGHT EMITTING DIODE AND ACTIVE MATRIX AND METHOD
JP3635976B2 (ja) * 1999-03-31 2005-04-06 セイコーエプソン株式会社 エレクトロルミネセンス表示装置
JP4666783B2 (ja) * 2000-02-01 2011-04-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20020113268A1 (en) * 2000-02-01 2002-08-22 Jun Koyama Nonvolatile memory, semiconductor device and method of manufacturing the same
US7180496B2 (en) * 2000-08-18 2007-02-20 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method of driving the same
US20030103022A1 (en) * 2001-11-09 2003-06-05 Yukihiro Noguchi Display apparatus with function for initializing luminance data of optical element
JP2003224437A (ja) * 2002-01-30 2003-08-08 Sanyo Electric Co Ltd 電流駆動回路および該電流駆動回路を備えた表示装置
JP4049085B2 (ja) * 2003-11-11 2008-02-20 セイコーエプソン株式会社 画素回路の駆動方法、画素回路および電子機器
WO2005119779A1 (en) * 2004-06-03 2005-12-15 Semiconductor Energy Laboratory Co., Ltd. Memory device and manufacturing method of the same
JP4248506B2 (ja) * 2004-09-14 2009-04-02 東芝松下ディスプレイテクノロジー株式会社 表示装置の製造方法
CN100458871C (zh) 2004-09-14 2009-02-04 东芝松下显示技术有限公司 显示器、阵列基板以及显示器制造方法
GB0425188D0 (en) 2004-11-16 2004-12-15 Koninkl Philips Electronics Nv Active matrix display devices
KR100688802B1 (ko) * 2004-11-22 2007-03-02 삼성에스디아이 주식회사 화소 및 발광 표시장치
US20060118869A1 (en) * 2004-12-03 2006-06-08 Je-Hsiung Lan Thin-film transistors and processes for forming the same
KR100700846B1 (ko) * 2004-12-24 2007-03-27 삼성에스디아이 주식회사 데이터 집적회로 및 이를 이용한 발광 표시장치
KR100599657B1 (ko) 2005-01-05 2006-07-12 삼성에스디아이 주식회사 표시 장치 및 그 구동 방법
KR100683766B1 (ko) * 2005-03-30 2007-02-15 삼성에스디아이 주식회사 평판표시장치 및 그의 제조방법
KR100762138B1 (ko) * 2005-05-17 2007-10-02 엘지전자 주식회사 평판 디스플레이 패널의 구동 방법
JP2007057877A (ja) 2005-08-25 2007-03-08 Nippon Zeon Co Ltd グリッド偏光フィルムの製造方法、グリッド偏光フィルム、および液晶表示装置
KR100666646B1 (ko) * 2005-09-15 2007-01-09 삼성에스디아이 주식회사 유기전계발광표시장치 및 유기전계발광표시장치의 구동방법
JP4592580B2 (ja) * 2005-12-19 2010-12-01 株式会社東芝 不揮発性半導体記憶装置
JP2008058446A (ja) * 2006-08-30 2008-03-13 Sharp Corp アクティブマトリクス型表示装置
US20080088453A1 (en) * 2006-10-13 2008-04-17 Yasuhito Kiji Radio communication apparatus
JP4984873B2 (ja) * 2006-12-18 2012-07-25 セイコーエプソン株式会社 電気光学表示装置の駆動回路、電気光学表示装置、それらの駆動方法及び電子機器
KR100858614B1 (ko) * 2007-03-08 2008-09-17 삼성에스디아이 주식회사 유기전계발광표시장치 및 그의 구동방법
KR20080090789A (ko) * 2007-04-06 2008-10-09 삼성에스디아이 주식회사 유기전계발광 표시장치 및 그 구동방법
KR100873078B1 (ko) * 2007-04-10 2008-12-09 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치 및 그의구동방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004341144A (ja) 2003-05-15 2004-12-02 Hitachi Ltd 画像表示装置
JP2006114875A (ja) 2004-06-03 2006-04-27 Semiconductor Energy Lab Co Ltd 記憶装置及びその作製方法
KR20060100963A (ko) * 2005-03-16 2006-09-22 삼성전자주식회사 표시 장치 및 그 구동 방법
KR20060110202A (ko) * 2005-04-19 2006-10-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치, 표시장치 및 전자기기

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101034734B1 (ko) 2009-10-09 2011-05-17 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
US8975630B2 (en) 2013-07-08 2015-03-10 Samsung Display Co., Ltd. Organic light emitting diodes display

Also Published As

Publication number Publication date
JP2010217901A (ja) 2010-09-30
US20120009691A1 (en) 2012-01-12
US8030656B2 (en) 2011-10-04
JP4531798B2 (ja) 2010-08-25
TWI394122B (zh) 2013-04-21
EP2009618A2 (en) 2008-12-31
CN101329837B (zh) 2012-02-29
US20080315759A1 (en) 2008-12-25
JP2009003403A (ja) 2009-01-08
EP2009618B1 (en) 2010-12-29
TW200901135A (en) 2009-01-01
EP2009618A3 (en) 2009-06-03
US8450121B2 (en) 2013-05-28
CN101329837A (zh) 2008-12-24

Similar Documents

Publication Publication Date Title
KR100873705B1 (ko) 유기전계발광표시장치 및 그의 제조방법
US11881164B2 (en) Pixel circuit and driving method thereof, and display panel
US20240119897A1 (en) Pixel Circuit and Driving Method Therefor and Display Panel
US7605792B2 (en) Driving method and circuit for automatic voltage output of active matrix organic light emitting device and data drive circuit using the same
US9589505B2 (en) OLED pixel circuit, driving method of the same, and display device
KR102650339B1 (ko) 전계 발광 표시 장치
JP4133339B2 (ja) 自発光型表示装置
US8581807B2 (en) Display device and pixel circuit driving method achieving driving transistor threshold voltage correction
US8736521B2 (en) Display device and electronic apparatus have the same
WO2018045667A1 (zh) Amoled像素驱动电路及驱动方法
US20190066587A1 (en) Amoled pixel driver circuit
WO2019037300A1 (zh) Amoled像素驱动电路
WO2015180419A1 (zh) 像素电路及其驱动方法和一种显示装置
TWI434253B (zh) 顯示裝置、顯示裝置驅動方法及電子設備
CN100397459C (zh) 有源阵列型显示设备
KR20070115261A (ko) 유기발광다이오드 표시소자
KR20060054603A (ko) 표시 장치 및 그 구동 방법
CN101615381A (zh) 显示装置、显示装置的驱动方法以及电子装置
CN101599503B (zh) 显示设备、在显示设备中布线的方法、以及电子设备
US20050212444A1 (en) Electro-luminescence display device and driving method thereof
KR101219049B1 (ko) 전압기입방식의 능동구동 유기발광소자를 위한 화소 구조
KR100541829B1 (ko) 액티브 매트릭스 ｏｌｅｄ에 대한 전류 구동 장치 및 방법
KR20090116402A (ko) 표시 장치
CN114512099A (zh) 显示装置
KR20090026907A (ko) 유기전계발광표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141128

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171129

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20181126

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20191202

Year of fee payment: 12