JP2003224437A - 電流駆動回路および該電流駆動回路を備えた表示装置 - Google Patents

Abstract

(57)【要約】 【課題】駆動用トランジスタにおけるしきい値電圧のば
らつきの影響を抑制することのできる電流駆動回路およ
び該電流駆動回路を備えた表示装置を提供する。 【解決手段】有機発光素子（ＯＬＥＤ）を発光体とする
表示装置の各画素に、該ＯＬＥＤを駆動するための電流
駆動回路を設ける。表示信号Ｖｄｓｐは、画素スイッチ
ング用トランジスタＱｓを介して駆動用トランジスタＱ
ｄに入力される。駆動用トランジスタＱｄは、薄膜トラ
ンジスタにより形成されており、半導体層の上下層にゲ
ート電極が設けられて両ゲート電極はチャネル領域を共
有した構造を有する。ＯＬＥＤを駆動するにあたり、短
絡用スイッチング素子Ｑ１ａおよびＱ１ｂと遮断用スイ
ッチング素子Ｑ２を用いて、それ以前に補償用キャパシ
タＣｓに駆動用トランジスタＱｄのしきい値電圧「Ｖｔ
ｈ」を蓄積保持させておく。そしてその状態にて、表示
信号Ｖｄｓｐを駆動用トランジスタＱｄに入力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、トランジスタを用
いた電流駆動回路および該電流駆動回路を備えた表示装
置に関する。

【０００２】

【従来の技術】ＭＯＳ（Metal Oxide Semiconductor ）
構造を有するトランジスタや薄膜トランジスタ（Thin F
ilm Transistor；ＴＦＴ）などは、ゲート−ソース間に
電圧が印加されるとその電圧に応じた電流をドレインに
流す、いわゆる電圧制御型の電流駆動素子である。これ
らの素子は、ゲート−ソース間にしきい値電圧を超える
電圧を印加すると、そのチャネル領域に反転層が形成さ
れてソース−ドレイン間が導通するようになる。そし
て、このしきい値電圧は素子の電気特性を特徴づける重
要なパラメータとなっている。

【０００３】図２０に、ｐチャネル型トランジスタＱｄ
を用いて有機発光素子（Organic Light Emitting Devic
e ；ＯＬＥＤ）を発光させる従来の駆動回路の一例を示
す。図２０に示されるように、この回路においてはトラ
ンジスタＱｄのゲート端子Ｇに指令信号「Ｖｉｎ」を入
力してゲート−ソース間に電圧「−Ｖｇｓ」を与え、こ
れによりドレイン電流「−Ｉｄ」を制御する。このドレ
イン電流「−Ｉｄ」は、トランジスタＱｄおよびＯＬＥ
Ｄに定電圧電源「Ｖｄｄ」および「Ｖｓｓ」を印加した
状態で、ゲート−ソース間電圧「−Ｖｇｓ」を増加させ
たとき、その値がしきい値電圧「Ｖｔｈ」を超えたとこ
ろを境界として急激に増加する特性を示す（図２１
（ａ））。そして、同従来の回路では、このゲート−ソ
ース間電圧「−Ｖｇｓ」を変化させることにより、ＯＬ
ＥＤに流す電流を調整して、その発光状態を制御するよ
うにしている。

【０００４】

【発明が解決しようとする課題】ところで、上記電流駆
動回路が複数設けられる場合、それら回路を構成するト
ランジスタ（Ｑｄ）のしきい値電圧「Ｖｔｈ」も含めて
その電気特性を完全にそろえることは事実上困難であ
る。すなわち、図２１（ｂ）に示すように、しきい値電
圧「Ｖｔｈ」が矢印Ｘにて示した範囲でばらつくような
ことがあると、たとえゲート−ソース間電圧「−Ｖｇ
ｓ」の値が同じであっても、ドレイン電流「−Ｉｄ」は
矢印Ｙにて示した範囲で大きくばらつくようになる。

【０００５】このため、たとえば上記ＯＬＥＤを発光素
子として用いる表示装置をアクティブマトリクス駆動方
式により駆動すべく、各発光素子（画素）毎に駆動用の
ＴＦＴが設けられた電流駆動回路を構成するような場合
にも、それらＴＦＴとしての素子ばらつきがその表示性
能にとって無視できないものとなる。すなわちこの場
合、ＯＬＥＤを発光させるための電流は微小であるた
め、それらＴＦＴによる駆動電流の制御を精度よく行わ
なければ、表示装置としての所望とされる表示品質を保
つことはできない。しかし実際には、上記各ＴＦＴにも
上述のしきい値電圧のばらつきが存在するため、たとえ
同じ電位の表示信号をそれらＴＦＴの各ゲート端子Ｇ
（図２０参照）に印加したとしても、それにより駆動さ
れる電流の大きさがすべて同じになるとは限らない。そ
して、こうした駆動電流のばらつきが、各画素の発光態
様（輝度）を不均一なものとしている。

【０００６】なお、上記ＴＦＴを駆動用のトランジスタ
とする電流駆動回路に限らず、ＭＯＳトランジスタを上
記駆動用のトランジスタに用いる電流駆動回路にあって
も、これが複数の駆動対象毎に設けられる場合には、そ
れらトランジスタのしきい値電圧のばらつきに起因する
こうした実情もおおむね共通したものとなっている。

【０００７】本発明は、上記実情に鑑みてなされたもの
であり、その目的は、駆動用トランジスタにおけるしき
い値電圧のばらつきの影響を抑制することのできる電流
駆動回路、および該電流駆動回路を備えた表示装置を提
供することにある。

【０００８】

【課題を解決するための手段】以下、上記目的を達成す
るための手段について記載する。請求項１記載の発明
は、電流駆動回路として、電流受容回路に電流を供給す
べく、この受容量に対応したゲート電圧の印加に基づい
て同電流受容回路に電流を供給する駆動用トランジスタ
を備えるものであって、前記駆動用トランジスタとし
て、そのチャネル領域を共有する第１のゲートおよび第
２のゲートの２種のゲートを有するトランジスタを備
え、それらゲートの一方で当該トランジスタのしきい値
電圧のばらつきを補償するようにしたことをその要旨と
する。

【０００９】また、請求項２記載の発明は、請求項１記
載の電流駆動回路において、前記駆動用トランジスタの
ソース端子と前記２種のゲートのうちの一方の端子との
間に接続されて当該トランジスタのしきい値電圧に対応
した電荷が蓄積保持されるキャパシタを備え、このキャ
パシタに前記しきい値電圧に対応した電荷が蓄積保持さ
れている状態で前記駆動用トランジスタの他方のゲート
に対する前記ゲート電圧の印加に基づく前記電流受容回
路への電流の供給が行われることをその要旨とする。

【００１０】また、請求項３記載の発明は、請求項２記
載の電流駆動回路において、前記駆動用トランジスタの
ドレイン端子と前記２種のゲートの各端子とを一時的に
共通接続する手段と、前記駆動用トランジスタに流れる
ドレイン電流を一時的に遮断する手段とを備え、前記各
端子を一時的に共通接続して前記キャパシタへの所要の
充電電荷を確保したのち、前記駆動用トランジスタに流
れるドレイン電流を一時的に遮断して、該キャパシタへ
の充電電荷を同トランジスタの前記しきい値電圧に対応
した電荷とすることをその要旨とする。

【００１１】また、請求項４記載の発明は、請求項３記
載の電流駆動回路において、前記共通接続する手段によ
る前記各端子の一時的な共通接続の実行から前記ドレイ
ン電流を遮断する手段による前記ドレイン電流の一時的
な遮断の実行までに所定の遅延時間が設定されてなるこ
とをその要旨とする。

【００１２】また、請求項５記載の発明は、請求項３ま
たは４記載の電流駆動回路において、前記印加されるゲ
ート電圧を蓄積保持するためのキャパシタをさらに備え
ることをその要旨とする。

【００１３】また、請求項６記載の発明は、請求項３〜
５のいずれかに記載の電流駆動回路において、前記駆動
用トランジスタはｐチャネル型トランジスタであり、そ
のソース端子が前記ドレイン電流を流すための高電位に
固定されるとともに、前記電流受容回路が、前記ドレイ
ン電流の流れる経路において同トランジスタの下流側に
設けられてなることをその要旨とする。

【００１４】また、請求項７記載の発明は、請求項６記
載の電流駆動回路において、前記電流受容回路が、前記
駆動用トランジスタのドレイン端子と前記共通接続する
手段によるドレイン配線上の共通接続点との間に設けら
れてなることをその要旨とする。

【００１５】また、請求項８記載の発明は、請求項３ま
たは４記載の電流駆動回路において、前記駆動用トラン
ジスタはｎチャネル型トランジスタであり、その前記ゲ
ート電圧が印加されるゲート端子とソース端子との間に
はそれら端子間の電位差を保持する電位差保持用のキャ
パシタが設けられるとともに、少なくとも前記ゲート電
圧が印加される期間、前記ソース端子の電位を前記ゲー
ト電圧の電位よりも低い所定の電位に保持する手段を備
え、前記電流受容回路は、前記ドレイン電流の流れる経
路において同トランジスタの下流側に設けられてなるこ
とをその要旨とする。

【００１６】また、請求項９記載の発明は、請求項８記
載の電流駆動回路において、前記電流受容回路が、少な
くとも前記ゲート電圧が印加される期間だけ前記所定の
電位に保持される駆動用トランジスタのソース端子と同
トランジスタの前記しきい値電圧に対応した電荷が蓄積
保持されるキャパシタのソース配線側接続点との間に設
けられてなることをその要旨とする。

【００１７】また、請求項１０記載の発明は、請求項１
〜９のいずれかに記載の電流駆動回路において、前記駆
動用トランジスタは、前記２種のゲートによって共有さ
れるチャネル領域とそれら各ゲートの電極との間の容量
が等しく設定されてなることをその要旨とする。

【００１８】また、請求項１１記載の発明は、表示装置
として、発光素子を駆動すべくその駆動指令に対応した
ゲート電圧の印加に基づいて同発光素子に駆動電流を供
給する駆動用トランジスタが表示基板上の各画素に対応
したそれら発光素子毎に設けられてなる電流駆動回路を
備えたものであって、前記各駆動用トランジスタとし
て、そのチャネル領域を共有する第１のゲートおよび第
２のゲートの２種のゲートを有するトランジスタを備
え、それらゲートの一方で当該トランジスタのしきい値
電圧のばらつきを補償するようにしたことをその要旨と
する。

【００１９】また、請求項１２記載の発明は、請求項１
１記載の電流駆動回路を備えた表示装置において、前記
各駆動用トランジスタのソース端子と前記２種のゲート
のうちの一方の端子との間に接続されて当該トランジス
タのしきい値電圧に対応した電荷が蓄積保持されるキャ
パシタを備え、それらキャパシタに各しきい値電圧に対
応した電荷が蓄積保持されている状態で前記各駆動用ト
ランジスタの他方のゲートに対する前記ゲート電圧の印
加に基づく各発光素子への駆動電流の供給が行われるこ
とをその要旨とする。

【００２０】また、請求項１３記載の発明は、請求項１
２記載の電流駆動回路を備えた表示装置において、前記
各駆動用トランジスタのドレイン端子と前記２種のゲー
トの各端子とを一時的に共通接続する手段と、前記各駆
動用トランジスタに流れるドレイン電流を一時的に遮断
する手段とをそれぞれ備え、前記各端子を一時的に共通
接続して前記キャパシタへの所要の充電電荷を確保した
のち、前記駆動用トランジスタに流れるドレイン電流を
一時的に遮断して、該キャパシタへの充電電荷を同トラ
ンジスタの前記しきい値電圧に対応した電荷とすること
をその要旨とする。

【００２１】また、請求項１４記載の発明は、請求項１
３記載の電流駆動回路を備えた表示装置において、前記
共通接続する手段による前記各端子の一時的な共通接続
の実行から前記ドレイン電流を遮断する手段による前記
ドレイン電流の一時的な遮断の実行までに所定の遅延時
間が設定されてなることをその要旨とする。

【００２２】また、請求項１５記載の発明は、請求項１
３または１４記載の電流駆動回路を備えた表示装置にお
いて、前記印加される各ゲート電圧を蓄積保持するため
のキャパシタをさらに備えることをその要旨とする。

【００２３】また、請求項１６記載の発明は、請求項１
３〜１５のいずれかに記載の電流駆動回路を備えた表示
装置において、前記各駆動用トランジスタはｐチャネル
型トランジスタであり、その各ソース端子が前記ドレイ
ン電流を流すための高電位に固定されるとともに、前記
発光素子が、前記ドレイン電流の流れる経路において各
々同トランジスタの下流側に設けられてなることをその
要旨とする。

【００２４】また、請求項１７記載の発明は、請求項１
６記載の電流駆動回路を備えた表示装置において、前記
各発光素子が、前記各駆動用トランジスタのドレイン端
子と前記各共通接続する手段によるドレイン配線上の共
通接続点との間に設けられてなることをその要旨とす
る。

【００２５】また、請求項１８記載の発明は、請求項１
３または１４記載の電流駆動回路を備えた表示装置にお
いて、前記各駆動用トランジスタはｎチャネル型トラン
ジスタであり、その前記各ゲート電圧が印加されるゲー
ト端子とソース端子との間にはそれら端子間の電位差を
保持する電位差保持用のキャパシタが各々設けられると
ともに、少なくとも前記ゲート電圧が印加される期間、
前記ソース端子の電位を前記ゲート電圧の電位よりも低
い所定の電位に保持する手段を各々備え、前記各発光素
子は、前記ドレイン電流の流れる経路において前記各駆
動用トランジスタの下流側に設けられてなることをその
要旨とする。

【００２６】また、請求項１９記載の発明は、請求項１
８記載の電流駆動回路を備えた表示装置において、前記
各発光素子が、少なくとも前記ゲート電圧が印加される
期間だけ前記所定の電位に保持される各駆動用トランジ
スタのソース端子と同トランジスタの前記しきい値電圧
に対応した電荷が蓄積保持される各キャパシタのソース
配線側接続点との間に設けられてなることをその要旨と
する。

【００２７】そして、請求項２０記載の発明は、請求項
１１〜１９のいずれかに記載の電流駆動回路を備えた表
示装置において、前記各駆動用トランジスタは、前記２
種のゲートによって共有されるチャネル領域とそれら各
ゲートの電極との間の容量が等しく設定されてなること
をその要旨とする。

【００２８】

【発明の実施の形態】（第１の実施の形態）以下、本発
明にかかる電流駆動回路および該電流駆動回路を備えた
表示装置を、電流駆動素子として有機発光素子（Organi
c Light Emitting Device ；ＯＬＥＤ）を駆動する電流
駆動回路および該電流駆動回路を備えた表示装置に適用
した第１の実施の形態について、図１〜図８を参照しつ
つ説明する。

【００２９】まず、この第１の実施の形態にかかる表示
装置の概略構成を図１に示す。図１に示されるように、
この表示装置は、表示部１１とこれを制御するための周
辺回路とを有して構成されている。そして、この周辺回
路は、表示部１１にタイミング信号を供給するＶスキャ
ナ１２と、同表示部１１に表示信号を供給するサンプリ
ングスイッチアレイ１３と、そのサンプリングスイッチ
アレイ１３に切替信号を与えるＨスキャナ１４とを有し
て構成されている。

【００３０】このうち、Ｖスキャナ１２は、Ｖスキャナ
用クロックおよびスタートパルスを受けて、表示部１１
の水平方向に延設されたタイミング信号配線１５に順次
タイミング信号を供給する。一方、Ｈスキャナ１４は、
Ｈスキャナ用クロックおよびスタートパルスを受けて、
サンプリングスイッチアレイ１３に切替信号を与える。
サンプリングスイッチアレイ１３は、その切替信号を受
けて、表示部１１の垂直方向に延設された表示信号配線
１６の対応する部分に順次、Ｈスキャナ用クロックおよ
びスタートパルスと同期して入力されてくる表示信号を
供給する。すなわち、本実施の形態においては、Ｖスキ
ャナ１２が画素を駆動するためのタイミング回路として
機能する。

【００３１】そして、表示部１１には、格子状に設けら
れた上記タイミング信号配線１５と表示信号配線１６と
の交差部分に対応して、発光素子であるＯＬＥＤおよび
その発光状態を制御する電流駆動回路などが設けられ、
表示装置の各画素を構成している。

【００３２】なお、表示部１１の水平方向および垂直方
向には、上記タイミング信号配線１５および表示信号配
線１６のほか、各種基準電位を与える複数の電源配線な
ども延設されているが、図１においてはこれら配線の図
示を割愛した。

【００３３】また、表示部１１および周辺回路を構成す
る各回路および配線は、１枚のガラス基板上に薄膜形成
技術により形成された表示基板上に構成されている。そ
して、それら回路を機能させるための能動素子として薄
膜トランジスタ（ＴＦＴ）が用いられている。

【００３４】次に、上記表示部１１を構成する各画素の
回路について、図２に示す回路図を参照しつつ説明す
る。図２に示されるように、この画素には、走査信号Ｖ
ｓｃｎと、画素内のＯＬＥＤの発光状態を制御するため
のパルス信号φ１およびφ２とが、表示部１１の水平方
向にそれぞれに延設されたタイミング信号配線１５を介
して入力される。これら３つの信号Ｖｓｃｎ、φ１、お
よびφ２が、各画素に与えられるタイミング信号とな
る。また同画素には、表示信号配線１６を介して、表示
信号Ｖｄｓｐも入力される。この表示信号ＶｄｓｐがＯ
ＬＥＤを駆動する駆動指令となる。さらに同画素には、
水平または垂直方向に延設された電源配線を介して、そ
のＯＬＥＤを発光させるための電源となる基準電位「Ｖ
ｄｄ」、「Ｖｓｓ」、および「Ｖｆｘ」が用意され、画
素内の各回路要素に接続されている。

【００３５】上記周辺回路から与えられる各種信号およ
び基準電位によって、この画素内の各回路は概略、以下
のように機能する。すなわちまず、表示信号配線１６に
当該画素を対象とした表示信号Ｖｄｓｐが与えられる
と、それに同期してタイミング信号配線１５に活性化さ
れた走査信号Ｖｓｃｎが与えられて画素スイッチング用
トランジスタＱｓのゲート端子に活性化信号が入力され
る。これにより、表示信号Ｖｄｓｐが駆動用トランジス
タＱｄのゲート端子のノードに伝達されるとともに、こ
の表示信号Ｖｄｓｐは信号保持キャパシタＣｈに充電さ
れる。これにより、表示信号Ｖｄｓｐが画素内の信号保
持キャパシタに駆動指令として所定の期間保持される。
そして、この画素内に保持された駆動指令を受けて、駆
動用トランジスタＱｄはその入出力特性とＯＬＥＤの特
性カーブと基準電位「Ｖｄｄ」および「Ｖｓｓ」とによ
って定まる電流をＯＬＥＤに供給する。

【００３６】ここで、本実施の形態の電流駆動回路にお
いて用いられる駆動用トランジスタＱｄは、ｐチャネル
型ＴＦＴとして形成されており、相異なる電位に接続可
能な２つのゲート端子を備えている。図３（ａ）は、こ
の駆動用トランジスタＱｄの断面構造を示す図である。
図３（ａ）に示されるように、この駆動用トランジスタ
Ｑｄは、ガラス基板上にボトムゲート電極２５、ボトム
ゲート絶縁膜２３、半導体層２１、トップゲート絶縁膜
２２、およびトップゲート電極２４が、薄膜形成技術を
用いてこの順に堆積して形成されている。そして、この
半導体層２１には、ボトムゲート電極２５とトップゲー
ト電極２４とに対向している部分にチャネル領域２６が
形成されており、そのチャネル領域２６の両側に隣接し
てｐ型の導電領域が形成されている。こうした構造にお
いて、ボトムゲート電極２５またはトップゲート電極２
４と、上記導電領域の一方（ソース電極）との間に印加
される電位差に基づいて、チャネル領域２６にキャリア
が生成されてソース電極と導電領域の他方（ドレイン電
極）との間の導通が制御される。すなわち、この駆動用
トランジスタＱｄには、半導体層２１の上下の層に各ゲ
ート絶縁膜を介して形成されたトップゲート電極２４と
ボトムゲート電極２５とにより、チャネル領域２６を共
有したゲート構造が構成されている。

【００３７】なお、本実施の形態においては、ボトムゲ
ート電極２５およびトップゲート電極２４が半導体層２
１と対向している面積は等しく形成されている。また、
ボトムゲート絶縁膜２３およびトップゲート絶縁膜２２
は同じ材料にて構成されているとともに、それらによっ
てボトムゲート電極２５およびトップゲート電極２４が
それぞれ半導体層２１と離間している距離Ｄ１およびＤ
２は相等しく形成されている。このため、ボトムゲート
電極２５およびトップゲート電極２４が半導体層２１の
チャネル領域２６に対してもつ容量は相等しくしてあ
る。

【００３８】また、本実施の形態において、トップゲー
ト電極２４は、電流駆動回路の駆動指令となる表示信号
を受けてこの電位とソース端子との電位差（トップゲー
ト−ソース間電圧）に基づき、ドレイン端子に流れるド
レイン電流を制御する用途に使われる。一方、ボトムゲ
ート電極２５は、上記ドレイン電流の制御においてこれ
が顕著に増加し始めるトップゲートソース間電圧（しき
い値電圧「Ｖｔｈ」）の値を補正する用途に使われる。

【００３９】こうした構造を有する駆動用トランジスタ
Ｑｄを、以下の説明においては、先の図２においてすで
に示したように、図３（ｂ）に示す回路記号にて表す。
すなわち、図３（ｂ）に示される回路記号は、ソース端
子Ｓとドレイン端子Ｄとの間に形成されたチャネルに、
トップゲート端子Ｇｔとボトムゲート端子Ｇｂとが互い
に異なる電位に接続可能であることを示している。そし
て、トップゲート端子Ｇｔのソース端子Ｓに対する電位
をトップゲート−ソース間電圧「Ｖｇｓｔ」、ドレイン
端子Ｄに流れ込む電流（ドレイン電流）を「Ｉｄ」、ボ
トムゲート端子Ｇｂのソース端子Ｓに対する電位をボト
ムゲート−ソース間電圧「Ｖｇｓｂ」、ドレイン端子Ｄ
のソース端子Ｓに対する電位をドレイン−ソース間電圧
「Ｖｄｓ」、ドレイン端子Ｄの接地電位に対する電位を
ドレイン電位「Ｖｄ」としてそれぞれ表す。ただし、本
実施の形態においては、トップゲート−ソース間電圧と
して「−Ｖｇｓｔ」を、ドレイン電流として「−Ｉｄ」
を、ボトムゲート−ソース間電圧として「−Ｖｇｓｂ」
を、ドレイン−ソース間電圧として「−Ｖｄｓ」を、そ
れぞれパラメータとして用いる。

【００４０】次に、この駆動用トランジスタＱｄの電気
的特性について、図４を参照しつつ説明する。図４
（ａ）は、駆動用トランジスタＱｄのドレイン−ソース
間電圧「−Ｖｄｓ」が一定である条件においての、トッ
プゲート−ソース間電圧「−Ｖｇｓｔ」とドレイン電流
「−Ｉｄ」との関係（以下「−Ｖｇｓｔvs−Ｉｄ」カー
ブ、という）を示したものである。なお、ボトムゲート
−ソース間電圧「−Ｖｇｓｂ」は「０ボルト」である。
図４（ａ）に実線にて示したように、ドレイン電流「−
Ｉｄ」はトップゲート−ソース間電圧「−Ｖｇｓｔ」を
「０ボルト」から増加させてもその値がしきい値電圧
「Ｖｔｈ」を超えるまでは流れない。さらにトップゲー
ト−ソース間電圧「−Ｖｇｓｔ」を増加させてその値が
しきい値電圧「Ｖｔｈ」を超えるようになると、ドレイ
ン電流「−Ｉｄ」は急激に増加する。ただしより正確に
は、トップゲート−ソース間電圧「−Ｖｇｓｔ」がしき
い値電圧「Ｖｔｈ」以下の値であってもドレイン電流
「−Ｉｄ」は流れるが、その値が無視できる程度の微小
な大きさである、と換言できる。

【００４１】そして、この「−Ｖｇｓｔvs−Ｉｄ」カー
ブは、ボトムゲート−ソース間電圧「−Ｖｇｓｂ」を変
化させることにより左右にシフトさせることができる。
これは、トップゲート端子Ｇｔとボトムゲート端子Ｇｂ
とがチャネルを共有しているためであり、トップゲート
端子Ｇｔへの電圧印加とまったく同様に、ボトムゲート
端子Ｇｂへの電圧印加によっても同チャネルにキャリア
が生成されるためである。すなわちこの場合、ボトムゲ
ート−ソース間電圧「−Ｖｇｓｂ」を正の値にしたとき
には、それによりチャネルにキャリアが生成されるた
め、電流がより流れやすくなって「−Ｖｇｓｔvs−Ｉ
ｄ」カーブは左にシフトする。また、ボトムゲート−ソ
ース間電圧「−Ｖｇｓｂ」を負の値にしたときには、同
チャネルにおけるキャリアの生成が抑制されるため、電
流がより流れにくくなって「−Ｖｇｓｔvs−Ｉｄ」カー
ブは右にシフトする（図４（ａ）に点線にて図示）。

【００４２】特に、本実施の形態においては上述したよ
うに、トップゲート端子Ｇｔのゲート電極２４およびボ
トムゲート端子Ｇｂのゲート電極２５が、それらの共有
するチャネル領域２６に対してもつそれぞれの容量は、
相等しくなるように駆動用トランジスタＱｄが形成され
ている。したがって、上記「−Ｖｇｓｔvs−Ｉｄ」カー
ブのシフト量は、ボトムゲート−ソース間電圧「−Ｖｇ
ｓｂ」の値に等しくなる。そして、ボトムゲート端子Ｇ
ｂとソース端子Ｓとの間に当該トランジスタＱｄのしき
い値電圧を保持するようにすれば、「−Ｖｇｓｔvs−Ｉ
ｄ」カーブの特性が各トランジスタのしきい値電圧の値
だけ左にシフトする。これにより、駆動用トランジスタ
Ｑｄは、その入出力特性を各トランジスタがそれぞれに
もつしきい値電圧のばらつきに依存しない均一なものと
することができるようになる。

【００４３】ちなみに、図４（ｂ）に示す図は、トップ
ゲート−ソース間電圧「−Ｖｇｓｔ」を一定として、ド
レイン−ソース間電圧「−Ｖｄｓ」を変化させたときの
ドレイン電流「−Ｉｄ」の特性を示したものである。図
４（ｂ）の実線に示したように、ドレイン電流「−Ｉ
ｄ」は、ドレイン−ソース間電圧「−Ｖｄｓ」の増加と
ともに増加し、やがて飽和する特性を示す。そして、こ
のドレイン電流「−Ｉｄ」の特性は、ボトムゲート−ソ
ース間電圧「−Ｖｇｓｂ」を正の値にすると増加（上）
方向に相似形に拡大され、負の値にすると減少（下）方
向に相似形に縮小される（図４（ｂ）に点線にて図
示）。

【００４４】次に、上記特性をもつ駆動用トランジスタ
Ｑｄを用いて構成した、先の図２に示した電流駆動回路
の動作について詳細に説明する。図２に示したように、
この電流駆動回路は、画素スイッチング用トランジスタ
Ｑｓおよび駆動用トランジスタＱｄのほか、駆動用トラ
ンジスタＱｄの周辺にスイッチング素子Ｑ１ａ、Ｑ１
ｂ、およびＱ２と、補償用キャパシタＣｓとを備えてい
る。そして、駆動用トランジスタＱｄのドレイン端子Ｄ
には、トップゲート端子Ｇｔおよびボトムゲート端子Ｇ
ｂとが短絡用スイッチング素子Ｑ１ａおよびＱ１ｂを介
して接続されており、これらの端子が一時的に共通接続
されるようにしてある。また、駆動用トランジスタＱｄ
のソース端子Ｓには、ボトムゲート端子Ｇｂとの間にこ
れら端子間に所定の期間、電圧を保持可能な補償用キャ
パシタＣｓが接続されている。そして、これらは電位の
高い方から順に基準電位「Ｖｄｄ」、駆動用トランジス
タＱｄ、遮断用スイッチング素子Ｑ２、ＯＬＥＤ、およ
び「Ｖｓｓ」が接続されて、ドレイン電流「−Ｉｄ」の
流れる経路を形成している。ここに、遮断用スイッチン
グ素子Ｑ２は、駆動用トランジスタＱｄのドレイン電流
「−Ｉｄ」の導通を一時的に遮断させるようにしたもの
である。なお、短絡用スイッチング素子Ｑ１ａおよびＱ
１ｂはｎチャネル型ＴＦＴにて、また遮断用スイッチン
グ素子Ｑ２はｐチャネル型ＴＦＴにて形成してある。

【００４５】そして、上記３つのスイッチング素子Ｑ１
ａ、Ｑ１ｂ、およびＱ２の開閉動作は、パルス信号φ１
およびφ２に基づいて行われる。図５は、Ｖスキャナ１
２（図１参照）からのタイミング信号であるパルス信号
φ１およびφ２と走査信号Ｖｓｃｎの変化を、駆動用ト
ランジスタＱｄのトップゲート−ソース間電圧「−Ｖｇ
ｓｔ」の変化とともに示したタイミングチャートであ
る。図５に示されるように、時刻ｔ１以前においては、
パルス信号φ１およびφ２と走査信号Ｖｓｃｎがすべて
「ロー（Ｌ）」となっている。すなわち、短絡用スイッ
チング素子Ｑ１ａおよびＱ１ｂと画素スイッチング用ト
ランジスタＱｓとが「オフ」の状態であり、遮断用スイ
ッチング素子Ｑ２が「オン」の状態である。この状態
は、前回の走査信号Ｖｓｃｎによって前回の表示信号Ｖ
ｄｓｐが信号保持キャパシタＣｈに保持された状態であ
り、そのとき保持されたトップゲート−ソース間電圧
「−Ｖｇｓｔ」に基づいて駆動用トランジスタＱｄがド
レイン電流を供給しＯＬＥＤを駆動している。

【００４６】上記状態においてまず、時刻ｔ１にパルス
信号φ１が「Ｌ」から「ハイ（Ｈ）」に変化する。これ
により、短絡用スイッチング素子Ｑ１ａおよびＱ１ｂと
遮断用スイッチング素子Ｑ２とがともに「オン」の状態
となり、この画素における等価回路が図６（ａ）に示す
ものとなる。この図６（ａ）に示される回路において
は、駆動用トランジスタＱｄはそのトップゲート端子Ｇ
ｔとボトムゲート端子Ｇｂとドレイン端子Ｄとが一時的
に共通接続されて同電位のままドレイン電流「−Ｉｄ」
が流れる。このとき駆動用トランジスタＱｄのドレイン
−ソース間電圧「−Ｖｄｓ」が補償用キャパシタＣｓに
充電される。続いて、時刻ｔ２にパルス信号φ２が
「Ｈ」から「Ｌ」に変化する。これにより、遮断用スイ
ッチング素子Ｑ２が「オフ」となり、この画素における
等価回路が図６（ｂ）に示すものとなる。この図６
（ｂ）に示される回路においては、先に補償用キャパシ
タＣｓに充電された電荷が矢印にて示した経路を通って
放電され、最終的にソース端子Ｓとトップゲート端子Ｇ
ｔ、ボトムゲート端子Ｇｂ、およびドレイン端子Ｄとの
間に保持される電圧が当該駆動用トランジスタＱｄのし
きい値電圧「Ｖｔｈ」と等しくなる（図５の（ｃ）にお
ける期間Ｔ１）。続いて、時刻ｔ３にパルス信号φ１が
「Ｌ」となり、短絡用スイッチング素子Ｑ１ａおよびＱ
１ｂが「オフ」となる。これにより、補償用キャパシタ
Ｃｓに保持されたしきい値電圧「Ｖｔｈ」が確定される
（図示略）。続いて、時刻ｔ４にパルス信号φ２が
「Ｌ」となり、遮断用スイッチング素子Ｑ２が「オン」
となる。これにより、ドレイン電流「−Ｉｄ」が流れる
経路が再度導通される（図示略）。そして時刻ｔ５に走
査信号Ｖｓｃｎが「Ｈ」となると画素スイッチング用ト
ランジスタＱｓが「オン」になり、この画素における等
価回路が図７に示すものとなる。すなわちこのとき、補
償用キャパシタＣｓに駆動用トランジスタＱｄのしきい
値電圧「Ｖｔｈ」が保持された状態にて、表示信号Ｖｄ
ｓｐが駆動用トランジスタＱｄのトップゲート端子Ｇｔ
に伝達される。同時に、信号保持キャパシタＣｈがその
表示信号Ｖｄｓｐによって充電される。これにより、駆
動用トランジスタＱｄは、トップゲート端子Ｇｔに伝達
された表示信号に、しきい値電圧のばらつきが補償され
た入出力特性（補正された入出力特性）にて動作するよ
うになる。こうして、電流駆動素子であるＯＬＥＤは、
駆動用トランジスタＱｄの補正された入出力特性と当該
ＯＬＥＤの特性カーブとによって定まるドレイン電流
「Ｉｄ」が供給され、その電流値に対応した輝度にて発
光する。

【００４７】図８は、上記駆動用トランジスタＱｄの補
正された入出力特性とＯＬＥＤの特性カーブとを、同駆
動用トランジスタＱｄのドレイン電位「Ｖｄ」を横軸に
とって示したものである。このうち、駆動用トランジス
タＱｄの補正された入出力特性は、図８の曲線群Ｌ１に
示したように、ドレイン電位「Ｖｄ」が高電位側の基準
電位「Ｖｄｄ」のときに電流が流れず、同電位「Ｖｄ」
が低くなるにつれてドレイン電流「−Ｉｄ」が増加し、
やがて飽和する。そして、このドレイン電流「−Ｉｄ」
の飽和値は、トップゲート−ソース間電圧「−Ｖｇｓ
ｔ」の値を大きくすると増加する特性を有する。一方、
ＯＬＥＤの特性カーブは、図８の曲線Ｌ２に示したよう
に、ドレイン電位「Ｖｄ」が低電位側の基準電位「Ｖｓ
ｓ」から高くなると、あるしきい値を超えた電位で電流
が流れ始め、さらにドレイン電位「Ｖｄ」が高くなるに
したがって増加する。そして、実際のドレイン電位「Ｖ
ｄ」は、これら曲線群Ｌ１と曲線Ｌ２との交点として定
まる。この場合、ＯＬＥＤの電流電圧特性にばらつきが
生じても、駆動用トランジスタで電流が飽和しているた
め、各ＯＬＥＤでほぼ一定量の電流を供給できる。

【００４８】以上説明したように、この第１の実施の形
態にかかる電流駆動回路および該電流駆動回路を備えた
表示装置によれば、以下のような効果を得ることができ
るようになる。

【００４９】（１）電流駆動回路として、駆動用トラン
ジスタＱｄの備える２種のゲートのうちのボトムゲート
側で、同駆動用トランジスタＱｄのしきい値電圧「Ｖｔ
ｈ」のばらつきが補償される。このため、表示部１１を
構成する複数の電流駆動回路に対して、それら電流駆動
回路の各駆動用トランジスタＱｄにおけるしきい値電圧
のばらつきの影響が抑制されるようになる。

【００５０】これにより、表示部１１を構成する各画素
のＯＬＥＤの駆動指令に対する発光状態（輝度）のばら
つきが抑制され、表示装置としてその表示面が均一なも
のとなる。

【００５１】（２）駆動用トランジスタＱｄのソース端
子Ｓとボトムゲート端子Ｇｂとの間に当該トランジスタ
Ｑｄのしきい値電圧「Ｖｔｈ」に対応した電荷が補償用
キャパシタＣｓに蓄積保持される。このため、この補償
用キャパシタＣｓに上記しきい値電圧「Ｖｔｈ」に対応
した電荷が蓄積保持されている状態で上記駆動用トラン
ジスタＱｄのトップゲート端子Ｇｔに対して駆動指令
（表示信号Ｖｄｓｐ）を印加することにより、上記しき
い値電圧「Ｖｔｈ」のばらつきを補償することができる
ようになる。

【００５２】（３）駆動用トランジスタＱｄのドレイン
端子Ｄとトップゲート端子Ｇｔとボトムゲート端子Ｇｂ
とを一時的に共通接続することができる。このため、補
償用キャパシタＣｓに当該トランジスタＱｄのしきい値
電圧「Ｖｔｈ」に対応した電荷を保持することができる
ようになる。

【００５３】（４）補償用キャパシタＣｓに駆動用トラ
ンジスタＱｄのしきい値電圧「Ｖｔｈ」を超える電圧に
対応した所要の充電電荷を確保したのちに、上記ドレイ
ン端子Ｄとトップゲート端子Ｇｔとボトムゲート端子Ｇ
ｂとの一時的な共通接続がなされる。このため、補償用
キャパシタＣｓへのトランジスタＱｄのしきい値電圧
「Ｖｔｈ」に対応した電荷の保持を、より確かなものと
することができるようになる。

【００５４】（５）トップゲート端子Ｇｔに印加される
駆動指令（表示信号Ｖｄｓｐ）を蓄積保持することがで
きる。このため、駆動用トランジスタＱｄによる同駆動
指令に基づくＯＬＥＤの駆動をより長期間保つことがで
きるようになる。すなわち、表示装置として各画素の発
光期間がより長くなるため、表示面の輝度を高めること
ができるようになる。

【００５５】（６）駆動用トランジスタＱｄとしてｐチ
ャネル型トランジスタが用いられ、ＯＬＥＤが、ドレイ
ン電流「−Ｉｄ」の流れる経路において同トランジスタ
Ｑｄの下流側に設けられた回路構成とすることができる
ようになる。

【００５６】これにより、ＯＬＥＤの製造工程に対応し
た電流駆動回路を備えた表示装置が、ｐチャネル型トラ
ンジスタを用いて適切に機能する回路により構成される
ようになる。

【００５７】（７）トップゲートおよびボトムゲートに
よって共有されるチャネル領域とそれら各ゲートの電極
との容量が等しく設定される。このため、駆動用トラン
ジスタＱｄのしきい値電圧「Ｖｔｈ」のばらつきがより
的確に補償されるようになる。

【００５８】（第２の実施の形態）次に、本発明にかか
る電流駆動回路および該電流駆動回路を備えた表示装置
を、電流駆動素子としてＯＬＥＤを駆動する電流駆動回
路および該電流駆動回路を備えた表示装置に適用した第
２の実施の形態について、図９〜図１８を参照しつつ、
先の第１の実施の形態との相違点を中心に説明する。

【００５９】この第２の実施の形態の表示装置としての
概略構成も、先に説明した第１の実施の形態とまったく
同じである。ただし、本実施の形態の表示装置において
は、その表示部１１を構成する各画素の電流駆動回路に
用いられる駆動用トランジスタＱｄとして、ｎチャネル
型ＴＦＴが用いられている。また、表示信号Ｖｄｓｐが
表示信号配線１６から画素内に伝達される期間、同駆動
用トランジスタＱｄのソース端子の電位を固定するため
に、充電用スイッチング素子をさらに追加している。な
お、先の第１の実施の形態と同様、ＯＬＥＤはドレイン
電流の流れる経路においてもっとも低電位側に接続され
ている。

【００６０】まず、本実施の形態の表示部１１を構成す
る各画素について、図９に示す回路図を参照しつつ説明
する。図９に示されるように、この画素には、走査信号
Ｖｓｃｎと、画素内のＯＬＥＤの発光状態を制御するた
めのパルス信号φ１、φ２、およびφ３とが、表示部１
１の水平方向にそれぞれに延設されたタイミング信号配
線１５を介して入力される。これら４つの信号Ｖｓｃ
ｎ、φ１、φ２、およびφ３が、各画素に与えられるタ
イミング信号となる。また、同画素には、先の第１の実
施の形態と同様、表示信号Ｖｄｓｐが入力されるととも
に、基準電位「Ｖｄｄ」、「Ｖｂｂ」、および「Ｖｆ
ｘ」が用意され、画素内の各回路要素に接続されてい
る。

【００６１】そして、表示信号Ｖｄｓｐが走査信号Ｖｓ
ｃｎに同期して画素内の信号保持キャパシタＣｈに充電
される動作は、基本的には先の第１の実施の形態のもの
と同様である。

【００６２】ここで、本実施の形態の電流駆動回路にお
いて用いられる駆動用トランジスタＱｄは、上述のよう
にｎチャネル型ＴＦＴとして形成されており、相異なる
２つの電位に接続可能なゲート端子を備えている。図１
０（ａ）は、この駆動用トランジスタＱｄの断面構造を
示す図である。図１０（ａ）に示されるように、この駆
動用トランジスタＱｄは、ガラス基板上にボトムゲート
電極３５、ボトムゲート絶縁膜３３、半導体層３１、ト
ップゲート絶縁膜３２、およびトップゲート電極３４
が、薄膜形成技術を用いてこの順に堆積して形成されて
いる。先の第１の実施の形態と相違しているのは、この
半導体層３１のチャネル領域３６の両側に隣接して形成
されているのがｎ型の導電領域である点と、それら導電
領域間はゲート電極３５または３４とソース電極との間
への電圧印加に基づいて発生するｎチャネルによりその
導通が制御される点である。そして、この駆動用トラン
ジスタＱｄにも、半導体層３１の上下の層に各ゲート絶
縁膜を介して形成されたトップゲート電極３４とボトム
ゲート電極３５とにより、チャネル領域３６を共有した
ゲート構造が構成されている。なお、本実施の形態にお
いても、トップゲートおよびボトムゲートについて、そ
れぞれの電極面積、絶縁膜の材料、半導体層との離間距
離Ｄ１およびＤ２は相等しく形成されている。したがっ
て、ボトムゲート電極３５およびトップゲート電極３４
が半導体層３１のチャネル領域３６に対してもつ容量は
相等しくしてある。

【００６３】また、本実施の形態においても、トップゲ
ート電極３４が、電流駆動回路の駆動指令となる表示信
号を受けてこの電位とソース端子との電位差（トップゲ
ート−ソース間電圧）に基づき、ドレイン端子に流れる
ドレイン電流を制御する用途に使われる。一方、ボトム
ゲート電極２５は、上記ドレイン電流の制御においてこ
れが顕著に増加し始めるトップゲートソース間電圧（し
きい値電圧「Ｖｔｈ」）の値を補正する用途に使われ
る。

【００６４】こうした構造を有する駆動用トランジスタ
Ｑｄを、以下の説明においては、先の図９においてすで
に示したように、図１０（ｂ）に示す回路記号にて表
す。すなわち、図１０（ｂ）に示される回路記号は、ソ
ース端子Ｓとドレイン端子Ｄとの間に形成されたチャネ
ルに、トップゲート端子Ｇｔとボトムゲート端子Ｇｂと
が互いに異なる電位に接続可能であることを示してい
る。そして、トップゲート端子Ｇｔのソース端子Ｓに対
する電位をトップゲート−ソース間電圧「Ｖｇｓｔ」、
ドレイン端子Ｄに流れ込む電流（ドレイン電流）を「Ｉ
ｄ」、ボトムゲート端子Ｇｂのソース端子Ｓに対する電
位をボトムゲート−ソース間電圧「Ｖｇｓｂ」、ドレイ
ン端子Ｄのソース端子Ｓに対する電位をドレイン−ソー
ス間電圧「Ｖｄｓ」、ソース端子Ｓの接地電位に対する
電位をソース電位「Ｖｓ」としてそれぞれ表す。ただ
し、本実施の形態においては、トップゲート−ソース間
電圧等これらのパラメータにその正負を逆転させる「−
（マイナス）」は付さず、そのままの値を用いることに
する。

【００６５】次に、この駆動用トランジスタＱｄの電気
的特性について、図１１を参照しつつ説明する。図１１
（ａ）は、駆動用トランジスタＱｄのドレイン−ソース
間電圧「Ｖｄｓ」が一定である条件においての、トップ
ゲート−ソース間電圧「Ｖｇｓｔ」とドレイン電流「Ｉ
ｄ」との関係（以下「ＶｇｓｔvsＩｄ」カーブ、とい
う）を示したものである。なお、ボトムゲート−ソース
間電圧「Ｖｇｓｂ」は「０ボルト」である。図１１
（ａ）に実線にて示されるように、ドレイン電流「Ｉ
ｄ」はトップゲート−ソース間電圧「Ｖｇｓｔ」を「０
ボルト」から増加させても、その値がしきい値電圧「Ｖ
ｔｈ」を超えるまでは流れない。さらに、トップゲート
−ソース間電圧「Ｖｇｓｔ」を増加させてその値がしき
い値電圧「Ｖｔｈ」を超えるようになると、ドレイン電
流「Ｉｄ」は急激に増加する。

【００６６】そして、この「ＶｇｓｔvsＩｄ」カーブ
は、先の第１の実施の形態と同様、ボトムゲート−ソー
ス間電圧「Ｖｇｓｂ」を変化させることにより左右にシ
フトさせることができる。その理由も、先の第１の実施
の形態に説明したとおりである。この場合、「Ｖｇｓ
ｂ」を正の値にしたときには、それによりチャネルにキ
ャリアが生成されるため、電流がより流れやすくなって
「ＶｇｓｔvsＩｄ」カーブは左にシフトする。また、ボ
トムゲート−ソース間電圧「Ｖｇｓｂ」を負の値にした
ときには、同チャネルにおけるキャリアの生成が抑制さ
れるため、電流がより流れにくくなって「ＶｇｓｔvsＩ
ｄ」カーブは右にシフトする（図１１（ａ）に点線にて
図示）。

【００６７】特に、本実施の形態においても、トップゲ
ート端子Ｇｔのゲート電極３４およびボトムゲート端子
Ｇｂのゲート電極３５が、それらの共有するチャネル領
域３６に対してもつそれぞれの容量は、相等しくなるよ
うに駆動用トランジスタＱｄが形成されている。したが
って、上記「ＶｇｓｔvsＩｄ」カーブのシフト量は、ボ
トムゲート−ソース間電圧「Ｖｇｓｂ」の値に等しくな
ることも、先の第１の実施の形態の場合と同様である。
そして、ボトムゲート端子Ｇｂとソース端子Ｓとの間に
当該トランジスタＱｄのしきい値電圧を保持するように
すれば、「ＶｇｓｔvsＩｄ」カーブの特性が各トランジ
スタのしきい値電圧の値だけ左にシフトする。これによ
り、駆動用トランジスタＱｄは、その入出力特性を各ト
ランジスタがそれぞれにもつしきい値電圧のばらつきに
依存しない均一なものとすることができるようになる。

【００６８】ちなみに、図１１（ｂ）に示す図は、トッ
プゲート−ソース間電圧「Ｖｇｓｔ」を一定として、ド
レイン−ソース間電圧「Ｖｄｓ」を変化させたときのド
レイン電流「Ｉｄ」の特性を示したものである。図１１
（ｂ）の実線に示したように、ドレイン電流「Ｉｄ」
は、ドレイン−ソース間電圧「Ｖｄｓ」の増加とともに
増加し、やがて飽和する特性を示す。そして、このドレ
イン電流「Ｉｄ」の特性は、ボトムゲート−ソース間電
圧「Ｖｇｓｂ」を正の値にすると増加（上）方向に相似
形に拡大され、負の値にすると減少（下）方向に相似形
に縮小される（図１１（ｂ）に点線にて図示）。

【００６９】次に、上記特性をもつ駆動用トランジスタ
Ｑｄを用いて構成した、先の図９に示した電流駆動回路
の動作について詳細に説明する。この電流駆動回路は、
先の第１の実施の形態と比較して、駆動用トランジスタ
Ｑｄとしてｐチャネル型に代えてｎチャネルを用いるた
めその接続が異なっている。すなわち、図９に示したよ
うに、駆動用トランジスタＱｄのドレイン端子Ｄには、
トップゲート端子Ｇｔおよびボトムゲート端子Ｇｂとが
短絡用スイッチング素子Ｑ１ａおよびＱ１ｂを介して接
続されている。また、同駆動用トランジスタＱｄのソー
ス端子Ｓには、ボトムゲート端子Ｇｂとの間にこれら端
子間への所定の期間の電圧保持を可能にする補償用キャ
パシタＣｓが接続されている。そして、これらは電位の
高いほうから順に基準電位「Ｖｄｄ」、遮断用スイッチ
ング素子Ｑ２、駆動用トランジスタＱｄ、ＯＬＥＤ、お
よび「Ｖｓｓ」が接続されて、ドレイン電流「Ｉｄ」の
流れる経路を形成している。さらに、この第２の実施の
形態において、信号保持キャパシタＣｈは、駆動用トラ
ンジスタＱｄのトップゲート端子Ｇｔとソース端子との
間に直接接続されており、該ソース端子Ｓと接続されて
いるノードは充電用スイッチング素子Ｑ３を介して基準
電位「Ｖｆｘ」に接続されている。なお、この第２の実
施の形態においては、短絡用スイッチング素子Ｑ１ａお
よびＱ１ｂと充電用スイッチング素子Ｑ３とがｎチャネ
ル型ＴＦＴにて、また遮断用スイッチング素子Ｑ２がｐ
チャネル型ＴＦＴにて形成してある。

【００７０】そして、上記４つのスイッチング素子Ｑ１
ａ、Ｑ１ｂ、Ｑ２、およびＱ３の開閉動作はパルス信号
φ１、φ２、およびφ３に基づいて行われる。図１２
は、Ｖスキャナ１２（図１参照）からのタイミング信号
であるパルス信号φ１、φ２、およびφ３と走査信号Ｖ
ｓｃｎの変化を、駆動用トランジスタＱｄのトップゲー
ト−ソース間電圧「Ｖｇｓｔ」の変化とともに示したタ
イミングチャートである。図１２に示されるように、時
刻ｔ１以前においては、パルス信号φ１、φ２、および
φ３と走査信号Ｖｓｃｎがすべて「Ｌ」となっている。
すなわち、短絡用スイッチング素子Ｑ１ａおよびＱ１ｂ
と充電用スイッチング素子Ｑ３と画素スイッチング用ト
ランジスタＱｓとが「オフ」の状態であり、遮断用スイ
ッチング素子Ｑ２が「オン」の状態である。この状態
は、前回の走査信号Ｖｓｃｎによって前回の表示信号Ｖ
ｄｓｐが信号保持キャパシタＣｈに保持された状態であ
り、そのとき保持されたトップゲート−ソース間電圧
「Ｖｇｓｔ」に基づいて駆動用トランジスタＱｄがドレ
イン電流を供給しＯＬＥＤを駆動している。

【００７１】上記状態においてまず、時刻ｔ１にパルス
信号φ１が「Ｌ」から「Ｈ」に変化する。これにより、
短絡用スイッチング素子Ｑ１ａおよびＱ１ｂと遮断用ス
イッチング素子Ｑ２とがともに「オン」の状態となり、
この画素における等価回路が図１３（ａ）に示すものと
なる。この図１３（ａ）に示される回路においては、駆
動用トランジスタＱｄはそのトップゲート端子Ｇｔとボ
トムゲート端子Ｇｂとドレイン端子Ｄとが一時的に共通
接続されて同電位のままドレイン電流「Ｉｄ」が流れ
る。このとき駆動用トランジスタＱｄのドレイン−ソー
ス間電圧「Ｖｄｓ」が補償用キャパシタＣｓに充電され
る。続いて、時刻ｔ２にパルス信号φ２が「Ｈ」から
「Ｌ」に変化する。これにより、遮断用スイッチング素
子Ｑ２が「オフ」となり、この画素における等価回路が
図１３（ｂ）に示すものとなる。この図１３（ｂ）に示
される回路においては、先に補償用キャパシタＣｓに充
電された電荷が矢印にて示した経路を通って放電され、
最終的にソース端子Ｓとトップゲート端子Ｇｔ、ボトム
ゲート端子Ｇｂ、およびドレイン端子Ｄとの間に保持さ
れる電圧が当該駆動用トランジスタＱｄのしきい値電圧
「Ｖｔｈ」と等しくなる（図１２の（ｃ）における期間
Ｔ１）。続いて、時刻ｔ３にパルス信号φ１が「Ｌ」と
なり、短絡用スイッチング素子Ｑ１ａおよびＱ１ｂが
「オフ」となる。これにより、補償用キャパシタＣｓに
保持されたしきい値電圧「Ｖｔｈ」が確定される（図示
略）。続いて、時刻ｔ４にパルス信号φ２が「Ｌ」とな
り、遮断用スイッチング素子Ｑ２が「オン」となる。こ
れにより、ドレイン電流「Ｉｄ」が流れる経路が再度導
通される（図示略）。そして時刻ｔ５に走査信号Ｖｓｃ
ｎおよびパルス信号φ３がともに「Ｈ」となると画素ス
イッチング用トランジスタＱｓおよび充電用スイッチン
グ素子Ｑ３がともに「オン」になり、この画素における
等価回路が図１４に示すものとなる。すなわちこのと
き、補償用キャパシタＣｓに駆動用トランジスタＱｄの
しきい値電圧「Ｖｔｈ」が保持された状態にて、表示信
号Ｖｄｓｐが駆動用トランジスタＱｄのトップゲート端
子Ｇｔに伝達される。同時に、信号保持キャパシタＣｈ
がその表示信号Ｖｄｓｐによって充電される。ただしこ
のとき、ソース電位「Ｖｓ」が基準電位「Ｖｆｘ」に固
定される。そして本実施の形態においては、基準電位
「Ｖｆｘ」と基準電位「Ｖｓｓ」との電位差が、ＯＬＥ
Ｄを十分な輝度にて発光させるに十分な値となっていな
い。したがって、トップゲート−ソース間電圧「Ｖｇｓ
ｔ」として十分大きい値が入力された場合であっても、
ＯＬＥＤは発光しない（図１２の期間Ｔ２）。さらに、
時刻ｔ６に走査信号Ｖｓｃｎおよびパルス信号φ３が
「Ｌ」になると画素スイッチング用トランジスタＱｓお
よび充電用スイッチング素子Ｑ３がともに「オフ」とな
り、この画素における等価回路が図１５に示すものとな
る。この図１５に示される回路においては、トップゲー
ト−ソース間電圧「Ｖｇｓｔ」が先に信号保持キャパシ
タＣｈに充電された値のまま、駆動用トランジスタＱｄ
のソース電位「Ｖｓ」は基準電位「Ｖｆｘ」から開放さ
れる。こうして、駆動用トランジスタＱｄが、トップゲ
ート端子Ｇｔに伝達された表示信号Ｖｄｓｐに、しきい
値電圧のばらつきが補償された入出力特性（補正された
入出力特性）にて動作するようになる。それとともに、
ＯＬＥＤには、駆動用トランジスタＱｄの補正された入
出力特性と当該ＯＬＥＤの特性カーブとによって定まる
ドレイン電流「Ｉｄ」が供給され、その電流値に対応し
た輝度にて発光する（図１２の期間Ｔ３）。なお、この
パルス信号φ３が変化するタイミングと走査信号Ｖｓｃ
ｎが変化するタイミングと同じにする場合には、充電用
スイッチング素子Ｑ３を制御するゲート信号として、パ
ルス信号φ３に代えて走査信号Ｖｓｃｎを用いてもよ
い。また、このパルス信号φ３が変化するタイミング
は、必ずしも走査信号Ｖｓｃｎが変化するタイミングと
同じにする必要はない。

【００７２】図１６は、上記駆動用トランジスタＱｄの
補正された入出力特性とＯＬＥＤの特性カーブとを、同
駆動用トランジスタＱｄのソース電位「Ｖｓ」を横軸に
とって示したものである。このうち、駆動用トランジス
タＱｄの補正された入出力特性は、図１６の曲線群Ｌ３
に示したように、ソース電位「Ｖｓ」が高電位側の基準
電位「Ｖｄｄ」のときに電流が流れず、同電位「Ｖｓ」
が低くなるにつれてドレイン電流「Ｉｄ」が増加し、や
がて飽和する。そして、このドレイン電流「Ｉｄ」の飽
和値は、トップゲート−ソース間電圧「Ｖｇｓｔ」の値
を大きくすると増加する特性を有する。一方、ＯＬＥＤ
の特性カーブは、図１６の曲線Ｌ４に示したように、ソ
ース電位「Ｖｓ」が低電位側の基準電位「Ｖｓｓ」から
高くなると、あるしきい値を超えた電位で電流が流れ始
め、さらにソース電位「Ｖｓ」が高くなるにしたがって
増加する。そして、実際のソース電位「Ｖｓ」は、これ
ら曲線群Ｌ３と曲線Ｌ４との交点として定まり、この場
合、ＯＬＥＤの電流電圧特性にばらつきが生じても、駆
動用トランジスタで電流が飽和しているため、各ＯＬＥ
Ｄでほぼ一定量の電流を供給できる。

【００７３】なお、本実施の形態において、先に説明し
た第１の実施の形態のように、信号保持キャパシタＣｈ
の電位基準とする側が基準電位「Ｖｆｘ」に接続されな
い場合、ドレイン電流「Ｉｄ」は以下のように駆動され
る。すなわち、表示信号Ｖｄｓｐが駆動用トランジスタ
Ｑｄのトップゲート端子Ｇｔに入力されると、その同信
号Ｖｄｓｐのソース端子Ｓに対する電位差に基づいてド
レイン電流「Ｉｄ」が流れる。ところが、このドレイン
電流「Ｉｄ」が流れることによりソース電位「Ｖｓ」が
もち上がるため、トップゲート−ソース間電圧「Ｖｇｓ
ｔ」が低くなってドレイン電流「Ｉｄ」は抑制される。
こうして、ソース電位「Ｖｓ」に対するドレイン電流
「Ｉｄ」の特性は、ＯＬＥＤの特性が反映されて図１６
の点線にて示す曲線群Ｌ５のようなものとなる。このた
め、トップゲート−ソース間電圧「Ｖｇｓｔ」とＯＬＥ
Ｄを流れる電流「Ｉｄ」との関係は、同電圧「Ｖｇｓ
ｔ」が小さい領域ではドレイン電流「Ｉｄ」があまり増
加せず、同電圧「Ｖｇｓｔ」がある程度の大きさとなっ
てはじめてドレイン電流「Ｉｄ」の増加が顕著となる特
性となる。したがってこの場合、表示信号Ｖｄｓｐの信
号レベルをその特性に対応させて決定したものとするこ
とが好ましい。

【００７４】このように、本実施の形態によっても、駆
動用トランジスタＱｄの入出力特性は、同トランジスタ
Ｑｄのしきい値電圧のばらつきが補償されたものとな
る。以上説明したように、この第２の実施の形態にかか
る電流駆動回路および該電流駆動回路を備えた表示装置
によれば、先の第１の実施の形態により得られる（１）
〜（４）および（７）の効果に加えて、以下のような効
果を得ることができるようになる。

【００７５】（８）駆動用トランジスタＱｄとしてｎチ
ャネル型トランジスタが用いられ、ＯＬＥＤが、ドレイ
ン電流「Ｉｄ」の流れる経路において同トランジスタＱ
ｄの下流側に設けられた回路構成とすることができるよ
うになる。それとともに、画素内に伝達される表示信号
を、トップゲート端子Ｇｔとソース端子Ｓとの間の電位
差として好適に蓄積保持することができる。このため、
上記表示信号に基づいた駆動用トランジスタＱｄによる
ＯＬＥＤの駆動を、定電流動作とすることができる。

【００７６】これにより、ＯＬＥＤの製造工程に対応し
た電流駆動回路を備えた表示装置が、ｎチャネル型トラ
ンジスタを用いて適切に機能する回路により構成される
ようになる。

【００７７】（その他の実施の形態）なお、上記各実施
の形態は以下のように変更して実施してもよい。 ・上記各実施の形態においては、駆動用トランジスタの
トップゲートおよびボトムゲートについて、それぞれの
電極面積、絶縁膜の材料、半導体層との離間距離Ｄ１お
よびＤ２が相等しく形成されている場合について例示し
たが、必ずしもこの構成に限定されるものではない。ボ
トムゲート電極およびトップゲート電極が半導体層のチ
ャネル領域に対してもつ容量が相等しく形成されていれ
ば、上記各実施の形態によって得られる効果と同じ効果
を得ることができる。ただし、同容量が相等しく形成さ
れていない場合であっても、補償用キャパシタＣｓに駆
動用トランジスタＱｄのしきい値電圧に対応した電荷を
蓄積保持することによって、同しきい値電圧のばらつき
を補償する上記各実施の形態に準じた効果を得ることが
できる。

【００７８】・上記各実施の形態においては、駆動用ト
ランジスタのトップゲートを表示信号の入力端子とし
て、またボトムゲートをそのしきい値電圧のばらつきの
補償用端子として用いた場合について例示したが、これ
ら２つのゲートの機能を相互に入れ替えてもかまわな
い。また、上記２種の機能をもつゲート構造であれば、
上記駆動用トランジスタＱｄとしてゲート電極を合計で
３つ以上備えたものであってもよい。要は、チャネル領
域を共有して上記２種の機能をもつゲートを備えたもの
であればよい。

【００７９】・上記各実施の形態において説明した時刻
ｔ１から時刻ｔ２までの遅延時間は、必ずしも必要では
ない。同遅延時間を設けない場合であっても、それら各
実施の形態に準じた効果を得ることができる。

【００８０】・上記各実施の形態においては、タイミン
グ回路から発生されるパルス信号として、短絡用スイッ
チング素子Ｑ１ａおよびＱ１ｂに対するパルス信号φ１
と、遮断用スイッチング素子Ｑ２に対するパルス信号φ
２とを用いて電流駆動回路を機能させる場合について例
示したが、必ずしもこの構成とする必要はない。たとえ
ば、短絡用スイッチング素子Ｑ１ａおよびＱ１ｂをタイ
ミング回路からのパルス信号φに基づいて動作させる一
方、遮断用スイッチング素子Ｑ２にはその入力段に同パ
ルス信号φに対する遅延素子を設け、これを介して遅延
された信号に基づいて動作させるようにしてもよい。こ
の場合、短絡用スイッチング素子Ｑ１ａおよびＱ１ｂと
遮断用スイッチング素子Ｑ２とを共通のパルス信号に基
づいて制御することができるとともに、タイミング信号
配線１５の数を削減することができるようになる。

【００８１】・短絡用スイッチング素子Ｑ１ａおよびＱ
１ｂと遮断用スイッチング素子Ｑ２とを共通のパルス信
号に基づいて制御しない場合、パルス信号φ１およびφ
２により制御されるスイッチング素子のチャネル型はそ
れぞれ任意に選ぶことができる。

【００８２】・また特に、上記第２の実施の形態におい
ては、充電用スイッチング素子Ｑ３に対する入力とし
て、パルス信号φ３に代えて走査信号Ｖｓｃｎを用いて
もよい。この場合、ＯＬＥＤを発光駆動させるタイミン
グが走査信号Ｖｓｃｎにより一意に決定されるほかは、
同第２の実施の形態において得られるものと同じ効果が
得られるようになる。

【００８３】・上記各実施の形態においては、電流駆動
回路によって駆動される電流駆動素子としてＯＬＥＤが
用いられる場合について例示したが、必ずしもこの構成
に限定されるものではない。同電流駆動素子としては、
ＯＬＥＤに限らず駆動用トランジスタＱｄによって駆動
可能な任意のものとすることができる。もちろん、表示
素子に限定されるものではなく、電流を受容してその機
能を発揮する任意の電流受容回路であればよい。

【００８４】・上記各実施の形態においては、電流駆動
回路の電流駆動素子（Ｌｄ）が、ドレイン電流「Ｉｄ」
の流れる経路においてもっとも低電位側に接続された場
合について例示したが、必ずしもこの構成に限定される
ものではない。同電流駆動素子Ｌｄは、それよりも高電
位側において任意の態様に接続してもよい。また、遮断
用スイッチング素子Ｑ２の接続態様についても、ドレイ
ン電流「Ｉｄ」の流れる経路を一時的に遮断できる範囲
で変更してもよい。たとえば、図９のＢ部に対応する部
分を、図１７に示した回路としてもよい。

【００８５】・上記各実施の形態においては、電流駆動
回路の駆動用トランジスタＱｄのしきい値電圧「Ｖｔ
ｈ」を補正する回路について例示したが、同電流駆動回
路の電流駆動素子（Ｌｄ）もしきい値電圧を有する場合
にはこれを含めて補正することもできる。たとえば、上
記第１の実施の形態については、図２のＡ部に対応する
部分に代えて図１８に示した回路を用いることにより、
電流駆動素子Ｌｄのしきい値電圧の補正を含めた入出力
特性をもつ電流駆動回路を実現することができる。ま
た、上記第２の実施の形態については、図９のＢ部に対
応する部分に代えて図１９に示した回路を用いることに
より、上記電流駆動回路と同様のものを実現することが
できる。

【００８６】・上記各実施の形態において、スイッチン
グ素子として必ずしもトランジスタを用いる必要はな
い。トランジスタに代えて等価回路を変更することので
きる任意のスイッチング素子を用いることができる。

【００８７】・上記各実施の形態においては、駆動用ト
ランジスタＱｄをトップゲートとボトムゲートを備えた
ＴＦＴにより構成した場合について例示したが、必ずし
もこの構成に限定されるものではない。同駆動用トラン
ジスタＱｄとしては、チャネルを共有し、かつ互いに独
立した電位に接続可能な複数のゲート端子をもつトラン
ジスタであればよい。

【００８８】

【発明の効果】請求項１記載の発明によれば、電流駆動
回路として、駆動用トランジスタの備える２種のゲート
のうちの一方で、同駆動用トランジスタのしきい値電圧
のばらつきが補償される。このため、たとえ複数の電流
駆動回路が設けられた回路であっても、それら電流駆動
回路の各駆動用トランジスタにおけるしきい値電圧のば
らつきの影響が抑制されるようになる。

【００８９】これにより、請求項１１記載の、電流駆動
回路を備えた表示装置を構成することができるようにな
る。この表示装置によれば、表示面を構成する各画素の
発光素子の駆動指令に対する発光状態（輝度）のばらつ
きが抑制され、その表示面が均一なものとなる。

【００９０】また、請求項２記載の発明によれば、請求
項１記載の電流駆動回路において、上記駆動用トランジ
スタのソース端子と上記２種のゲートのうちの一方の端
子との間に当該トランジスタのしきい値電圧に対応した
電荷がキャパシタに蓄積保持される。このため、このキ
ャパシタに上記しきい値電圧に対応した電荷が蓄積保持
されている状態で上記駆動用トランジスタの他方のゲー
トに対するゲート電圧を印加することにより、上記しき
い値電圧のばらつきを補償することができるようにな
る。

【００９１】これにより、請求項１２記載の、電流駆動
回路を備えた表示装置を構成することができるようにな
る。また、請求項３記載の発明によれば、請求項２記載
の電流駆動回路において、上記駆動用トランジスタのド
レイン端子と前記２種のゲートの各端子とを一時的に共
通接続することができる。このため、上記キャパシタに
当該トランジスタのしきい値電圧に対応した電荷を保持
することができるようになる。

【００９２】これにより、請求項１３記載の、電流駆動
回路を備えた表示装置を構成することができるようにな
る。また、請求項４記載の発明によれば、請求項３記載
の電流駆動回路において、上記キャパシタに所要の充電
電荷を確保したのちに、上記ドレイン端子と２種のゲー
トの各端子との一時的な共通接続がなされる。このた
め、上記キャパシタへの当該トランジスタのしきい値電
圧に対応した電荷の保持を、より確かなものとすること
ができるようになる。

【００９３】これにより、請求項１４記載の、電流駆動
回路を備えた表示装置を構成することができるようにな
る。また、請求項５記載の発明によれば、請求項３また
は４記載の電流駆動回路において、印加されるゲート電
圧を蓄積保持することができる。このため、上記駆動用
トランジスタによる同ゲート電圧に基づく電流駆動素子
の駆動をより長期間保つことができるようになる。

【００９４】これにより、請求項１５記載の、電流駆動
回路を備えた表示装置を構成することができるようにな
る。この表示装置によれば、各画素の発光期間がより長
くなるため、表示面の輝度を高めることができるように
なる。

【００９５】また、請求項６記載の発明によれば、請求
項３〜５のいずれかに記載の電流駆動回路において、上
記駆動用トランジスタとしてｐチャネル型トランジスタ
が用いられ、上記電流駆動素子が、上記ドレイン電流の
流れる経路において同トランジスタの下流側に設けられ
た回路構成とすることができるようになる。

【００９６】これにより、請求項１６記載の、電流駆動
回路を備えた表示装置を構成することができるようにな
る。特に、たとえば、有機発光素子（ＯＬＥＤ）を上記
電流駆動素子として用いる場合などのように、製造工程
等による回路接続に制限がある場合にあっても、ｐチャ
ネル型トランジスタを用いて適切に機能する回路が構成
される。

【００９７】また、請求項７記載の発明によれば、請求
項６記載の電流駆動回路において、上記しきい値電圧の
ばらつきの補償を、上記電流駆動素子のしきい値電圧の
ばらつきを含めたものとすることができるようになる。

【００９８】これにより、請求項１７記載の、電流駆動
回路を備えた表示装置を構成することができるようにな
る。また、請求項８記載の発明によれば、請求項３また
は４記載の電流駆動回路において、上記駆動用トランジ
スタとしてｎチャネル型トランジスタが用いられ、上記
電流駆動素子が、上記ドレイン電流の流れる経路におい
て同トランジスタの下流側に設けられた回路構成とする
ことができるようになる。それとともに、印加されるゲ
ート電圧を、上記ゲート端子とソース端子との間の電位
差として好適に蓄積保持することができる。このため、
同ゲート電圧に基づいた上記駆動用トランジスタによる
電流駆動素子の駆動を、定電流動作とすることができ
る。

【００９９】これにより、請求項１８記載の、電流駆動
回路を備えた表示装置を構成することができるようにな
る。特に、たとえば、有機発光素子（ＯＬＥＤ）を上記
電流駆動素子として用いる場合などのように、製造工程
等による回路接続に制限がある場合にあっても、ｎチャ
ネル型トランジスタを用いて適切に機能する回路が構成
される。

【０１００】また、請求項９記載の発明によれば、請求
項８記載の電流駆動回路において、印加されるゲート電
圧を、上記ゲート端子とソース端子との間の電位差とし
て蓄積保持することができる。このため、上記駆動用ト
ランジスタによる同ゲート電圧に基づく電流駆動素子の
駆動を、定電流動作とすることができる。それととも
に、上記しきい値電圧のばらつきの補償を、上記電流駆
動素子のしきい値電圧のばらつきを含めたものとするこ
とができるようになる。

【０１０１】これにより、請求項１９記載の、電流駆動
回路を備えた表示装置を構成することができるようにな
る。また、請求項１０記載の発明によれば、請求項１〜
９のいずれかに記載の電流駆動回路において、上記２種
のゲートによって共有されるチャネル領域とそれら各ゲ
ートの電極との容量が等しく設定される。このため、上
記駆動用トランジスタのしきい値電圧のばらつきがより
的確に補償されるようになる。

【０１０２】これにより、請求項２０記載の、電流駆動
回路を備えた表示装置を構成することができるようにな
る。

【図面の簡単な説明】

【図１】本発明にかかる電流駆動回路を備えた表示装置
の実施の形態について、その構成例を模式的に示す図。

【図２】第１の実施の形態にかかる表示装置について、
その各画素の回路構成を例示する図。

【図３】上記各画素の回路に用いられる駆動用トランジ
スタについて、これを例示して説明する図。

【図４】上記駆動用トランジスタの電気特性を例示する
図。

【図５】第１の実施の形態の電流駆動回路の動作を例示
するタイミングチャート。

【図６】上記電流駆動回路の動作を示す等価回路を示す
図。

【図７】上記電流駆動回路の動作を示す等価回路を示す
図。

【図８】上記電流駆動回路の電気特性とその動作点につ
いて説明する図。

【図９】第２の実施の形態にかかる表示装置について、
その各画素の回路構成を例示する図。

【図１０】上記各画素の回路に用いられる駆動用トラン
ジスタについて、これを例示して説明する図。

【図１１】上記駆動用トランジスタの電気特性を例示す
る図。

【図１２】第２の実施の形態の電流駆動回路の動作を例
示するタイミングチャート。

【図１３】上記電流駆動回路の動作を示す等価回路を示
す図。

【図１４】上記電流駆動回路の動作を示す等価回路を示
す図。

【図１５】上記電流駆動回路の動作を示す等価回路を示
す図。

【図１６】上記電流駆動回路の電気特性とその動作点に
ついて説明する図。

【図１７】本発明にかかる電流駆動回路の変形例につい
て、その回路構成を例示する図。

【図１８】本発明にかかる電流駆動回路の変形例につい
て、その回路構成を例示する図。

【図１９】本発明にかかる電流駆動回路の変形例につい
て、その回路構成を例示する図。

【図２０】従来の電流駆動回路について、その回路構成
を例示する図。

【図２１】上記電流駆動回路に用いられる駆動用トラン
ジスタの電気特性を例示する図。

【符号の説明】

１１…表示部、１２…Ｖスキャナ、１３…サンプリング
スイッチアレイ、１４…Ｈスキャナ、１５…タイミング
信号配線、１６…表示信号配線、２１…半導体層、２２
…トップゲート絶縁膜、２３…ボトムゲート絶縁膜、２
４…トップゲート電極、２５…ボトムゲート電極、２６
…チャネル領域、３１…半導体層、３２…トップゲート
絶縁膜、３３…ボトムゲート絶縁膜、３４…トップゲー
ト電極、３５…ボトムゲート電極、３６…チャネル領
域。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０３Ｋ 17/30 Ｈ０３Ｋ 17/30 Ｅ 17/693 17/693 Ｃ Ｆターム(参考） 5C080 AA06 BB05 DD05 EE28 FF11 JJ02 JJ03 JJ04 JJ05 JJ06 5J055 AX48 BX03 BX09 CX29 DX13 DX14 EX02 EY10 EY14 EY21 GX01 GX04 GX06 GX07 5J091 AA01 CA15 FA16 HA09 HA17 HA19 HA29 HA39 HA44 KA67 MA22 QA04 TA01 TA02 TA06 5J500 AA01 AC15 AF16 AH09 AH17 AH19 AH29 AH39 AH44 AK67 AM22 AQ04 AT01 AT02 AT06

Claims (20)

【特許請求の範囲】
1. 【請求項１】電流受容回路に電流を供給すべく、この受
   容量に対応したゲート電圧の印加に基づいて同電流受容
   回路に電流を供給する駆動用トランジスタを備える電流
   駆動回路において、 前記駆動用トランジスタとして、そのチャネル領域を共
   有する第１のゲートおよび第２のゲートの２種のゲート
   を有するトランジスタを備え、それらゲートの一方で当
   該トランジスタのしきい値電圧のばらつきを補償するよ
   うにしたことを特徴とする電流駆動回路。
2. 【請求項２】請求項１記載の電流駆動回路において、 前記駆動用トランジスタのソース端子と前記２種のゲー
   トのうちの一方の端子との間に接続されて当該トランジ
   スタのしきい値電圧に対応した電荷が蓄積保持されるキ
   ャパシタを備え、このキャパシタに前記しきい値電圧に
   対応した電荷が蓄積保持されている状態で前記駆動用ト
   ランジスタの他方のゲートに対する前記ゲート電圧の印
   加に基づく前記電流受容回路への電流の供給が行われる
   ことを特徴とする電流駆動回路。
3. 【請求項３】請求項２記載の電流駆動回路において、 前記駆動用トランジスタのドレイン端子と前記２種のゲ
   ートの各端子とを一時的に共通接続する手段と、前記駆
   動用トランジスタに流れるドレイン電流を一時的に遮断
   する手段とを備え、前記各端子を一時的に共通接続して
   前記キャパシタへの所要の充電電荷の確保および前記駆
   動用トランジスタに流れるドレイン電流の一時的な遮断
   により、該キャパシタへの充電電荷を同トランジスタの
   前記しきい値電圧に対応した電荷とすることを特徴とす
   る電流駆動回路。
4. 【請求項４】前記共通接続する手段による前記各端子の
   一時的な共通接続の実行から前記ドレイン電流を遮断す
   る手段による前記ドレイン電流の一時的な遮断の実行ま
   でに所定の遅延時間が設定されてなる請求項３記載の電
   流駆動回路。
5. 【請求項５】請求項３または４記載の電流駆動回路にお
   いて、 前記印加されるゲート電圧を蓄積保持するためのキャパ
   シタをさらに備えることを特徴とする電流駆動回路。
6. 【請求項６】前記駆動用トランジスタはｐチャネル型ト
   ランジスタであり、そのソース端子が前記ドレイン電流
   を流すための高電位に固定されるとともに、前記電流受
   容回路が、前記ドレイン電流の流れる経路において同ト
   ランジスタの下流側に設けられてなる請求項３〜５のい
   ずれかに記載の電流駆動回路。
7. 【請求項７】前記電流受容回路が、前記駆動用トランジ
   スタのドレイン端子と前記共通接続する手段によるドレ
   イン配線上の共通接続点との間に設けられてなる請求項
   ６記載の電流駆動回路。
8. 【請求項８】前記駆動用トランジスタはｎチャネル型ト
   ランジスタであり、その前記ゲート電圧が印加されるゲ
   ート端子とソース端子との間にはそれら端子間の電位差
   を保持する電位差保持用のキャパシタが設けられるとと
   もに、少なくとも前記ゲート電圧が印加される期間、前
   記ソース端子の電位を前記ゲート電圧の電位よりも低い
   所定の電位に保持する手段を備え、前記電流受容回路
   は、前記ドレイン電流の流れる経路において同トランジ
   スタの下流側に設けられてなる請求項３または４記載の
   電流駆動回路。
9. 【請求項９】前記電流受容回路が、少なくとも前記ゲー
   ト電圧が印加される期間だけ前記所定の電位に保持され
   る駆動用トランジスタのソース端子と同トランジスタの
   前記しきい値電圧に対応した電荷が蓄積保持されるキャ
   パシタのソース配線側接続点との間に設けられてなる請
   求項８記載の電流駆動回路。
10. 【請求項１０】前記駆動用トランジスタは、前記２種の
    ゲートによって共有されるチャネル領域とそれら各ゲー
    トの電極との間の容量が等しく設定されてなる請求項１
    〜９のいずれかに記載の電流駆動回路。
11. 【請求項１１】発光素子を駆動すべくその駆動指令に対
    応したゲート電圧の印加に基づいて同発光素子に駆動電
    流を供給する駆動用トランジスタが表示基板上の各画素
    に対応したそれら発光素子毎に設けられてなる電流駆動
    回路を備えた表示装置において、 前記各駆動用トランジスタとして、そのチャネル領域を
    共有する第１のゲートおよび第２のゲートの２種のゲー
    トを有するトランジスタを備え、それらゲートの一方で
    当該トランジスタのしきい値電圧のばらつきを補償する
    ようにしたことを特徴とする電流駆動回路を備えた表示
    装置。
12. 【請求項１２】請求項１１記載の電流駆動回路を備えた
    表示装置において、 前記各駆動用トランジスタのソース端子と前記２種のゲ
    ートのうちの一方の端子との間に接続されて当該トラン
    ジスタのしきい値電圧に対応した電荷が蓄積保持される
    キャパシタを備え、それらキャパシタに各しきい値電圧
    に対応した電荷が蓄積保持されている状態で前記各駆動
    用トランジスタの他方のゲートに対する前記ゲート電圧
    の印加に基づく各発光素子への駆動電流の供給が行われ
    ることを特徴とする電流駆動回路を備えた表示装置。
13. 【請求項１３】請求項１２記載の電流駆動回路を備えた
    表示装置において、 前記各駆動用トランジスタのドレイン端子と前記２種の
    ゲートの各端子とを一時的に共通接続する手段と、前記
    各駆動用トランジスタに流れるドレイン電流を一時的に
    遮断する手段とをそれぞれ備え、前記各端子を一時的に
    共通接続して前記キャパシタへの所要の充電電荷を確保
    したのち、前記駆動用トランジスタに流れるドレイン電
    流を一時的に遮断して、該キャパシタへの充電電荷を同
    トランジスタの前記しきい値電圧に対応した電荷とする
    ことを特徴とする電流駆動回路を備えた表示装置。
14. 【請求項１４】前記共通接続する手段による前記各端子
    の一時的な共通接続の実行から前記ドレイン電流を遮断
    する手段による前記ドレイン電流の一時的な遮断の実行
    までに所定の遅延時間が設定されてなる請求項１３記載
    の電流駆動回路を備えた表示装置。
15. 【請求項１５】請求項１３または１４記載の電流駆動回
    路を備えた表示装置において、 前記印加される各ゲート電圧を蓄積保持するためのキャ
    パシタをさらに備えることを特徴とする電流駆動回路を
    備えた表示装置。
16. 【請求項１６】前記各駆動用トランジスタはｐチャネル
    型トランジスタであり、その各ソース端子が前記ドレイ
    ン電流を流すための高電位に固定されるとともに、前記
    発光素子が、前記ドレイン電流の流れる経路において各
    々同トランジスタの下流側に設けられてなる請求項１３
    〜１５のいずれかに記載の電流駆動回路を備えた表示装
    置。
17. 【請求項１７】前記各発光素子が、前記各駆動用トラン
    ジスタのドレイン端子と前記各共通接続する手段による
    ドレイン配線上の共通接続点との間に設けられてなる請
    求項１６記載の電流駆動回路を備えた表示装置。
18. 【請求項１８】前記各駆動用トランジスタはｎチャネル
    型トランジスタであり、その前記各ゲート電圧が印加さ
    れるゲート端子とソース端子との間にはそれら端子間の
    電位差を保持する電位差保持用のキャパシタが各々設け
    られるとともに、少なくとも前記ゲート電圧が印加され
    る期間、前記ソース端子の電位を前記ゲート電圧の電位
    よりも低い所定の電位に保持する手段を各々備え、前記
    各発光素子は、前記ドレイン電流の流れる経路において
    前記各駆動用トランジスタの下流側に設けられてなる請
    求項１３または１４記載の電流駆動回路を備えた表示装
    置。
19. 【請求項１９】前記各発光素子が、少なくとも前記ゲー
    ト電圧が印加される期間だけ前記所定の電位に保持され
    る各駆動用トランジスタのソース端子と同トランジスタ
    の前記しきい値電圧に対応した電荷が蓄積保持される各
    キャパシタのソース配線側接続点との間に設けられてな
    る請求項１８記載の電流駆動回路を備えた表示装置。
20. 【請求項２０】前記各駆動用トランジスタは、前記２種
    のゲートによって共有されるチャネル領域とそれら各ゲ
    ートの電極との間の容量が等しく設定されてなる請求項
    １１〜１９のいずれかに記載の電流駆動回路を備えた表
    示装置。