KR101359413B1 - 반도체장치, 표시장치 및 전자기기 - Google Patents

반도체장치, 표시장치 및 전자기기 Download PDF

Info

Publication number
KR101359413B1
KR101359413B1 KR1020060118112A KR20060118112A KR101359413B1 KR 101359413 B1 KR101359413 B1 KR 101359413B1 KR 1020060118112 A KR1020060118112 A KR 1020060118112A KR 20060118112 A KR20060118112 A KR 20060118112A KR 101359413 B1 KR101359413 B1 KR 101359413B1
Authority
KR
South Korea
Prior art keywords
transistor
electrode
potential
switch
pixel
Prior art date
Application number
KR1020060118112A
Other languages
English (en)
Other versions
KR20070058320A (ko
Inventor
하지메 키무라
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20070058320A publication Critical patent/KR20070058320A/ko
Application granted granted Critical
Publication of KR101359413B1 publication Critical patent/KR101359413B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0254—Control of polarity reversal in general, other than for liquid crystal displays
    • G09G2310/0256—Control of polarity reversal in general, other than for liquid crystal displays with the purpose of reversing the voltage across a light emitting or modulating element within a pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0261—Improving the quality of display appearance in the context of movement of objects on the screen or movement of the observer relative to the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

부하와, 상기 부하에 공급하는 전류치를 제어하는 트랜지스터와, 용량소자와, 전원선과, 제1 스위치 내지 제3 스위치를 설치한다. 상기 용량소자에 상기 트랜지스터의 역치전압을 보유시킨 후, 비디오신호에 따른 전위를 입력하고, 상기 역치전압에 상기 전위를 합한 전압을 보유시키다. 따라서 트랜지스터의 역치전압의 편차에 기인한 전류치의 편차를 억제할 수 있다. 따라서 발광소자를 비롯한 부하에 원하는 전류를 공급할 수 있다. 또한 전원선의 전위를 변동시킴으로써 듀티비가 높은 표시장치를 제공할 수 있다.
트랜지스터, 듀티비, 발광소자, 전류, 휘도

Description

반도체장치, 표시장치 및 전자기기{SEMICONDUCTOR DEVICE, DISPLAY DEVICE, AND ELECTRONIC DEVICE}
도 1은 실시예 1에 나타내는 화소 구성을 설명하는 도면이다.
도 2는 도 1에 나타낸 화소의 동작을 설명하는 타이밍 차트다.
도 3a 내지 3d는 도 1에 나타낸 화소의 동작을 설명하는 도면이다.
도 4는 실시예 1에 나타내는 화소 구성을 설명하는 도면이다.
도 5는 채널 길이 변조에 의한 전압-전류특성의 모델도다.
도 6은 실시예 1에 나타내는 표시장치를 설명하는 도면이다.
도 7은 실시예 3에 나타내는 화소 구성을 설명하는 도면이다.
도 8은 실시예 3에 나타내는 화소 구성을 설명하는 도면이다.
도 9는 실시예 3에 나타내는 화소 구성을 설명하는 도면이다.
도 10은 실시예 4에 나타내는 화소 구성을 설명하는 도면이다.
도 11은 실시예 4에 나타내는 화소 구성을 설명하는 도면이다.
도 12는 실시예 5에 나타내는 화소 구성을 설명하는 도면이다.
도 13은 도 12에 나타낸 화소의 동작을 설명하는 타이밍 차트다.
도 14는 실시예 7에 나타내는 화소 구성을 설명하는 도면이다.
도 15는 도 14에 나타낸 화소의 동작을 설명하는 타이밍 차트다.
도 16a 내지 16d는 도 14에 나타낸 화소의 동작을 설명하는 도면이다.
도 17은 실시예 8에 나타내는 화소의 부분 단면도다.
도 18a 및 18b는 실시예 8에 나타내는 발광소자를 설명하는 도면이다.
도 19a 내지 19c는 실시예 8에 나타내는 발광 방향을 나타내는 도면이다.
도 20a 및 20b는 실시예 8에 나타내는 화소의 부분 단면도다.
도 21a 및 21b는 실시예 8에 나타내는 화소의 부분 단면도다.
도 22a 및 22b는 실시예 8에 나타내는 화소의 부분 단면도다.
도 23은 실시예 8에 나타내는 화소의 부분 단면도다.
도 24는 실시예 8에 나타내는 화소의 부분 단면도다.
도 25a 및 25b는 실시예 9에 나타내는 표시장치를 설명하는 도면이다.
도 26a 및 26b는 실시예 9에 나타내는 표시장치를 설명하는 도면이다.
도 27a 및 27b는 실시예 9에 나타내는 표시장치를 설명하는 도면이다.
도 28은 실시예 9에 나타내는 화소의 부분 단면도다.
도 29는 실시예 6에 나타내는 화소 구성을 설명하는 도면이다.
도 30은 실시예 6에 나타내는 화소 구성을 설명하는 도면이다.
도 31은 실시예 6에 나타내는 화소 구성을 설명하는 도면이다.
도 32는 실시예 6에 나타내는 화소 구성을 설명하는 도면이다.
도 33a 내지 33h는 본 발명을 적용할 수 있는 전자기기를 설명하는 도면이다.
도 34는 휴대전화기의 구성 예를 도시한 도면이다.
도 35는 EL모듈의 예를 게시하는 도면이다.
도 36은 EL텔레비전 수상기의 주요 구성을 나타내는 블럭도다.
도 37은 실시예 6에 나타내는 화소 구성을 설명하는 도면이다.
도 38은 도 4에 나타내는 화소의 평면도다.
도 39a 및 39b는 실시예 2에 나타내는 화소 구성을 설명하는 도면이다.
도 40은 실시예 1에 나타내는 표시장치의 기록 동작을 설명하는 도면이다.
도 41은 실시예 5에 나타내는 화소 구성을 설명하는 도면이다.
도 42는 디지털 계조방식과 시간계조방식을 조합한 구동방식을 설명하는 도면이다.
도 43은 실시예 6에 나타내는 화소 구성을 설명하는 도면이다.
도 44는 실시예 6에 나타내는 화소 구성을 설명하는 도면이다.
도 45는 실시예 1에 기재한 화소 구성을 설명하는 도면이다.
도 46은 종래기술의 화소 구성을 설명하는 도면이다.
도 47은 종래기술의 화소 구성을 설명하는 도면이다.
도 48은 종래기술에 나타낸 화소를 동작시키는 타이밍 차트다.
도 49는 종래기술을 이용한 경우, 1프레임 기간에 대한 발광 기간의 비율을 설명하는 도면이다.
[기술분야]
본 발명은 부하에 공급하는 전류를 트랜지스터로 제어하는 기능을 구비한 반도체장치, 신호에 따라 휘도가 변화되는 전류구동형 표시소자로 형성된 화소, 그 화소를 구동시키는 신호선 구동회로나 주사선 구동회로를 포함하는 표시장치에 관한 것이다. 본 발명은 또한 그 구동방법에 관한 것이다. 또한 본 발명은 그 표시장치를 표시부에 가지는 전자기기에 관한 것이다.
[배경기술]
최근, 화소에 일렉트로 루미네선스(EL) 등의 발광소자를 사용한 자발광형 표시장치, 소위 발광장치가 주목을 받고 있다. 이러한 자발광형 표시장치에 사용되는 발광소자로는, 유기발광 다이오드(OLED), EL소자가 주목을 받아, EL디스플레이 등에 사용되어 왔다. 이들 발광소자는 스스로 발광하므로, 액정 모니터에 비교해서 화소의 시인성이 높고, 백라이트를 필요로 하지 않으며, 응답 속도가 빠르다는 것 등의 이점이 있다. 이때, 발광소자의 휘도는, 그 발광소자에 흐르는 전류치에 의해 제어되는 경우가 많다.
또한 발광소자의 발광을 제어하는 트랜지스터가 각 화소에 설치된 액티브 매트릭스형 표시장치의 개발이 진행되어 왔다. 액티브 매트릭스형 표시장치는, 패시브 매트릭스형 표시장치에서는 곤란한 고선명, 대화면의 표시를 가능하게 할 뿐만 아니라, 패시브 매트릭스형 표시장치에 비해 낮은 소비 전력으로 동작하므로 실용 화가 기대되고 있다.
종래의 액티브 매트릭스형 표시장치의 화소의 구성을 도 46에 나타낸다(특허문헌 1: 일본국 공개특허공보 특개 평8-234683). 도 46에 나타낸 화소에는, 박막 트랜지스터(TFT)(11, 12), 용량소자(13), 발광소자(14)가 포함되고, 신호선(15) 및 주사선(16)에 접속된다. 이때, TFT(12)의 소스 혹은 드레인 전극, 및 용량소자(13)의 한쪽 전극에는 전원전위 Vdd가 공급되고, 발광소자(14)의 대향전극에는 그라운드 전위가 공급된다.
이때, 발광소자에 공급하는 전류치를 제어하는 TFT(12), 즉 구동용 TFT의 반도체층에 아모포스 실리콘을 사용할 경우, 열화 등에 의해 역치전압(Vth)에 변동이 생긴다. 이 경우, 다른 화소에 신호선(15)로부터 같은 전위를 인가했음에도 불구하고, 발광소자(14)에 흐르는 전류가 화소마다 달라, 화소들 사이에서 표시되는 휘도가 불균일해진다. 이때, 구동용 TFT의 반도체층에 폴리실리콘을 사용하는 경우에도, 마찬가지로 트랜지스터의 특성이 저하되거나, 변동된다.
이러한 문제를 개선하기 위해, 특허문헌 2에 도 47의 화소를 사용한 동작 방법이 제안되었다(특허문헌 2: 일본국 공개특허공보 특개 2004-295131). 도 47에 나타낸 화소는, 트랜지스터(21), 발광소자(24)에 공급하는 전류치를 제어하는 구동용 트랜지스터(22), 용량소자(23), 발광소자(24)를 포함하고, 화소는 신호선(25), 주사선(26)에 접속된다. 이때, 구동용 트랜지스터(22)는 NMOS트랜지스터이며, 구동용 트랜지스터(22)의 소스 전극 혹은 드레인 전극에는 그라운드 전위가 공급되고, 발광소자(24)의 대향전극에는 Vca가 공급된다.
상기 화소의 동작을 나타내는 타이밍 차트를 도 48에 나타낸다. 도 48에 있어서, 1프레임 기간은, 초기화 기간(31), 역치(Vth)기록 기간(32), 데이터기록 기간(33) 및 발광 기간(34)으로 분할된다. 이때, 1프레임 기간은 한 화면의 화상을 표시하는 기간에 해당하고, 초기화 기간, 역치(Vth)기록 기간, 및 데이터기록 기간을 통틀어서 어드레스 기간이라고 한다.
우선, 역치기록 기간(32)에, 구동용 트랜지스터(22)의 역치전압이 용량소자에 기록된다. 그 후에 데이터기록 기간(33)에, 화소의 휘도를 나타내는 데이터 전압(Vdata)이 용량소자에 기록되어, Vdata + Vth가 용량소자에 축적된다. 그리고, 발광 기간에 구동용 트랜지스터(22)는 온 상태가 되고, Vca를 변화시킴으로써 데이터 전압에 의해 지정된 휘도로 발광소자(24)가 점등된다. 이러한 동작에 의해, 구동용 트랜지스터의 경계치의 변동에 따른 휘도의 편차를 저감한다.
특허문헌 3에도, 구동용 TFT의 역치전압과 데이터 전위를 더한 전압이 게이트-소스 전압이 되고, TFT의 역치전압이 변동되더라도 TFT에 흐르는 전류는 변화되지 않는다는 것이 개시되어 있다(특허문헌 3: 일본국 공개특허공보 특개 2004-280059).
특허문헌 2 및 3에 기재되어 있는 동작 방법은 모두, Vca의 전위를 각 1프레임 기간에 수회 변화시킴으로써 전술한 초기화, 역치전압의 기록, 발광을 행하였다. 이들 화소에 있어서, Vca가 접속되어 있는 발광소자의 한쪽 전극, 즉 대향전극 은 화소 영역 전체에 형성된다. 따라서, 초기화 및 역치전압의 기록 이외에 데이터의 기록 동작을 행하고 있는 화소가 하나라도 있으면 발광소자를 발광시킬 수 없다. 따라서, 도 49에 나타낸 바와 같이 1프레임 기간에 대한 발광 기간의 비율(즉, 듀티비)이 작아진다.
듀티비가 낮으면 발광소자나 구동용 트랜지스터에 높은 전류치를 인가해야하므로, 발광소자에 인가하는 전압이 커져 소비 전력의 증가로 이어진다. 또한 발광소자나 구동용 트랜지스터가 쉽게 열화되므로, 열화 전과 동등한 휘도를 얻기 위해서는 더 많은 전력이 요구된다.
또한 대향전극은 모든 화소에 접속되어 있으므로, 발광소자는 용량이 큰 소자로서 기능한다. 따라서, 대향전극의 전위를 바꾸기 위해서는, 높은 소비 전력을 필요로 한다.
상기 문제를 감안하여, 본 발명은, 소비 전력이 낮고, 듀티비가 높은 표시장치를 제공하는 것을 과제로 한다. 또한 데이터 전위에 의해 지정된 휘도로부터의 편차가 적은 화소 구성, 반도체장치, 및 표시장치를 얻는 것을 과제로 한다.
이때 본 발명의 범위는 발광소자를 가지는 표시장치에 한정되지 않고, 본 발명은 트랜지스터의 역치전압의 편차에 기인하는 전류치의 편차를 억제하는 것을 목적으로 한다. 따라서, 구동용 트랜지스터에 의해 제어된 전류를 공급하는 지점은, 발광소자에 한정되지 않는다.
본 발명의 일 태양은 트랜지스터와, 제1 스위치와, 제2 스위치를 포함하는 화소를 가지고, 상기 트랜지스터의 소스 전극 및 드레인 전극의 한쪽은 상기 제1 스위치를 통해 상기 트랜지스터의 게이트 전극에 전기적으로 접속되고, 상기 트랜지스터의 소스 전극 및 드레인 전극의 다른 쪽은 화소전극에 전기적으로 접속되고, 상기 트랜지스터의 소스 전극 및 드레인 전극의 다른 쪽은 상기 제2 스위치에 전기적으로 접속되며, 상기 트랜지스터의 게이트 전극에는, 상기 화소의 계조에 따른 신호를 입력하는 것을 특징으로 하는 반도체장치다.
본 발명의 일 태양은 저장용량과, 트랜지스터와, 제1 스위치와, 제2 스위치와, 제3 스위치를 가지고, 상기 트랜지스터의 소스 전극 및 드레인 전극의 한쪽은 제1 배선에 전기적으로 접속되고, 상기 트랜지스터의 소스 전극 및 드레인 전극의 다른 쪽은 화소전극에 전기적으로 접속되고, 상기 트랜지스터의 소스 전극 및 드레인 전극의 다른 쪽은 상기 제3 스위치를 통해 제2 배선에 전기적으로 접속되고, 상기 트랜지스터의 게이트 전극은 상기 제1 스위치를 통해 제3 배선에 전기적으로 접속되고, 상기 트랜지스터의 게이트 전극은 상기 제2스위치를 통해 상기 제1 배선과 전기적으로 접속되며, 상기 트랜지스터의 소스 전극 및 드레인 전극의 다른 쪽은 상기 저장용량을 통해 상기 게이트 전극에 전기적으로 접속되는 것을 특징으로 하는 반도체장치다.
본 발명의 일 태양은 용량소자와, 트랜지스터와, 제1 스위치와, 제2 스위치와, 제3 스위치를 가지고, 상기 트랜지스터의 소스 전극 및 드레인 전극의 한쪽은 제1 배선에 전기적으로 접속되고, 상기 트랜지스터의 소스 전극 및 드레인 전극의 다른 쪽은 화소전극에 전기적으로 접속되고, 상기 트랜지스터의 소스 전극 및 드레인 전극의 다른 쪽은 상기 제3 스위치를 통해 제2 배선에 전기적으로 접속되고, 상기 트랜지스터의 게이트 전극은 상기 제1 스위치를 통해 제3 배선에 전기적으로 접속되고, 상기 트랜지스터의 게이트 전극은 상기 제2스위치를 통해 상기 제1 배선과 전기적으로 접속되며, 상기 트랜지스터의 소스 전극 및 드레인 전극의 다른 쪽은 상기 용량소자를 통해 상기 게이트 전극에 전기적으로 접속되는 것을 특징으로 하는 반도체장치다.
본 발명의 일 태양은 트랜지스터와, 용량소자와, 제1 스위치와, 제2 스위치와, 제3 스위치와, 제4 스위치를 가지고, 상기 트랜지스터의 소스 전극 및 드레인 전극의 한쪽은 상기 제4 스위치를 통해 제1 배선에 전기적으로 접속되고, 상기 트랜지스터의 소스 전극 및 드레인 전극의 다른 쪽은 화소전극에 전기적으로 접속되고, 상기 트랜지스터의 소스 전극 및 드레인 전극의 다른 쪽은 상기 제3 스위치를 통해 제2 배선에 전기적으로 접속되고, 상기 트랜지스터의 게이트 전극은 상기 제1 스위치를 통해 제3 배선에 전기적으로 접속되고, 상기 트랜지스터의 게이트 전극은 상기 제2 스위치를 통해 상기 제1 배선에 전기적으로 접속되고, 상기 트랜지스터의 소스 전극 및 드레인 전극의 다른 쪽은 상기 용량소자를 통해 상기 게이트 전극에 전기적으로 접속되는 것을 특징으로 하는 반도체장치다.
본 발명의 일 태양은 트랜지스터와, 용량소자와, 제1 스위치와, 제2 스위치와, 제3 스위치와, 제4 스위치를 가지고, 상기 트랜지스터의 소스 전극 및 드레인 전극의 한쪽은 제1 배선에 전기적으로 접속되고, 상기 트랜지스터의 소스 전극 및 드레인 전극의 다른 쪽은 상기 제4 스위치를 통해 화소전극에 전기적으로 접속되고, 상기 트랜지스터의 소스 전극 및 드레인 전극의 다른 쪽은 상기 제4 스위치 및 상기 제3 스위치를 통해 제2 배선에 전기적으로 접속되고, 상기 트랜지스터의 게이트 전극은 상기 제1 스위치를 통해 제3의 배선에 전기적으로 접속되고, 상기 트랜지스터의 게이트 전극은 상기 제2 스위치를 통해 상기 제1 배선에 전기적으로 접속되고, 상기 트랜지스터의 소스 전극 및 드레인 전극의 다른 쪽은 상기 제4 스위치 및 상기 용량소자를 통해 상기 게이트 전극에 전기적으로 접속되는 것을 특징으로 하는 반도체장치다.
상기 제2 배선은 상기 제3 스위치를 제어하는 배선과 동일해도 된다.
상기 제2 배선은 이전 행 혹은 다음 행의 제1 내지 제3 스위치를 제어하는 주사선 중 어느 하나로 해도 된다.
상기 트랜지스터는 n채널형 트랜지스터로 해도 된다. 또한 상기 트랜지스터의 반도체층은 비결정성 반도체막으로 형성해도 된다. 또한, 상기 트랜지스터의 반도체층은 아모포스 실리콘으로 형성해도 된다.
상기 트랜지스터의 반도체층은 결정성 반도체막으로 형성해도 된다.
상기 발명에 있어서, 상기 제1 배선에 입력되는 전위는 V1 또는 V2의 2개의 값을 가지고, 상기 전위는 상기 제1 스위치 내지 상기 제3 스위치가 오프 상태일 때 V2의 값을 취하고, V1은 상기 제2 배선에 입력되는 전위보다 높은 전위이고, V1과 V2 사이의 차는 상기 트랜지스터의 역치전압보다 높고, V2는 V1보다 높은 것으로 한다.
또한 상기 트랜지스터는, p채널형 트랜지스터로 해도 된다. 그 경우, 상기 발명에 있어서, 상기 제1 배선에 입력되는 전위는 V1 또는 V2의 2개의 값을 취하고, 상기 전위는 상기 제1 스위치 내지 상기 제3 스위치가 오프 상태일 때 V2의 값을 취하고, V1은 상기 제2 배선에 입력되는 전위보다 낮은 전위이고, V1과 V2 사이의 차는 상기 트랜지스터의 역치전압의 절대치보다 크고, V2는 V1보다 낮은 것으로 한다.
본 발명의 일 태양은 소스 전극 및 드레인 전극의 한쪽이 제1 배선에 전기적으로 접속되고, 소스 전극 및 드레인 전극의 다른 쪽이 제2 배선에 전기적으로 접속되는 트랜지스터와, 상기 트랜지스터의 게이트 소스간 전압을 보유하는 저장용량과, 상기 제1 배선에 입력되는 제1 전위를 상기 트랜지스터의 게이트 전극에 인가하고, 상기 제2 배선에 입력되는 제2 전위를 상기 트랜지스터의 소스 전극에 인가함으로써, 상기 저장용량에 제1 전압을 보유시키는 수단과, 상기 저장용량의 전압을 제2 전압까지 방전시키는 수단과, 상기 제1 전위에 제3 전압을 합한 전위를 상기 트랜지스터의 게이트 전극에 인가하여, 상기 제2 전압과 제4 전압을 합한 제5 전압을 상기 저장용량에 보유시키는 수단과, 상기 제1 배선에 상기 제1 전위와는 다른 제3 전위를 입력함으로써 상기 트랜지스터에 설정된 전류를 부하에 공급하는 수단을 포함하는 반도체장치다.
본 발명의 일 태양은 소스 전극 및 드레인 전극의 한쪽이 제1 배선에 전기적으로 접속되고, 소스 전극 및 드레인 전극의 다른 쪽이 제2 배선에 전기적으로 접속되는 트랜지스터와, 상기 트랜지스터의 게이트 소스간 전압을 보유하는 저장용량 과, 상기 제1 배선에 입력되는 제1 전위를 상기 트랜지스터의 게이트 전극에 인가하고, 상기 제2 배선에 입력되는 제2 전위를 상기 트랜지스터의 소스 전극에 인가함으로써, 상기 저장용량에 제1 전압을 보유시키는 수단과, 상기 저장용량의 전압을 상기 트랜지스터의 역치전압까지 방전시키는 수단과, 상기 제1 전위에 제2 전압을 합한 전위를 상기 트랜지스터의 게이트 전극에 인가하여, 상기 트랜지스터의 역치전압과 제3 전압을 합한 제4 전압을 상기 저장용량에 보유시키는 수단과, 상기 제1 배선에 상기 제1 전위와는 다른 제3 전위를 입력함으로써 상기 트랜지스터에 설정된 전류를 부하에 공급하는 수단을 포함하는 반도체장치다.
상기 트랜지스터는 n채널형 트랜지스터로 해도 된다. 또한 상기 트랜지스터의 반도체층은 비결정성 반도체막으로 형성해도 된다. 또한, 상기 트랜지스터의 반도체층은 아모포스 실리콘으로 형성해도 된다.
또한 상기 트랜지스터의 반도체층은 결정성 반도체막으로 형성해도 된다.
상기 발명에 있어서, 상기 제1 전위는 상기 제2 전위보다 높은 전위이고, 상기 제1 전위와 상기 제2 전위 사이의 차는 상기 트랜지스터의 역치전압보다 높고, 상기 제1 전위는 상기 제3 전위보다 낮은 것으로 한다.
또한 상기 트랜지스터는, p채널형 트랜지스터로 해도 된다. 이 경우, 본 발명에 있어서, 상기 제1 전위는 상기 제2 전위보다 낮은 전위로 하고, 상기 제1 전위와 상기 제2 전위 사이의 차는 상기 트랜지스터의 역치전압의 절대치보다 크고, 상기 제1 전위는 상기 제3 전위보다 높은 것으로 한다.
본 발명의 일 태양은 상기에 기재한 반도체장치를 가지는 표시장치다. 또한 상기 표시장치를 표시부에 가지는 전자기기도 제공한다.
이때, 명세서에 나타내는 스위치는, 전류의 흐름을 제어할 수 있으면, 전기적 스위치로 해도 되고 기계적 스위치로 해도 되며, 특별히 한정되지 않는다. 스위치는 트랜지스터로 해도 되고, 다이오드로 해도 되며, 그것들을 조합한 논리회로로 해도 된다. 스위치로서 트랜지스터를 사용할 경우, 그 트랜지스터는 단순한 스위치로서 동작한다. 따라서 트랜지스터의 극성(도전형)은 특별히 한정되지 않는다. 다만, 오프 전류가 적은 극성의 트랜지스터를 사용하는 것이 바람직하다. 오프 전류가 적은 트랜지스터로는, LDD영역을 설치한 트랜지스터, 멀티 게이트 구조의 트랜지스터 등이 있다. 또한 스위치로서 동작시키는 트랜지스터의 소스 전극의 전위가, 저전위측 전원(Vss, GND, 또는 0V 등)에 가까운 상태에서 동작하는 경우에는 n채널형을, 반대로, 소스 전극의 전위가, 고전위측 전원(Vdd 등)에 가까운 상태에서 동작하는 경우에는 p채널형을 사용하는 것이 바람직하다. 이는, 게이트 소스간 전압의 절대치를 크게 할 수 있으므로, 스위치로서, 동작하기 쉽기 때문이다. 이때, n채널형과 p채널형을 모두 사용하는, CMOS형 스위치로 해도 된다.
이때, 본 발명에 있어서 접속된다는 것은, 전기적으로 접속되어 있다는 것과 같은 의미다. 따라서, 별도의 소자나 스위치 등을 개재시켜도 된다.
이때, 부하는 어느 것으로 해도 상관없다. 예를 들면 EL소자(유기 EL소자, 무기 EL소자 또는 유기물 및 무기물을 포함하는 EL소자), 전자방출소자 등의 발광소자 외에도, 액정소자, 전자 잉크 등, 전자기적 작용에 의해 콘트라스트가 변화되는 표시 매체를 적용할 수 있다. 이때, 전자방출소자를 사용한 표시장치로는 필드 이미션 디스플레이(FED), SED방식 평면형 디스플레이(SED: Surface-conduction Electron-emitter Display) 등을 들 수 있다. 또한 전자 잉크를 사용한 표시장치로는 전자 페이퍼를 들 수 있다.
본 발명에 있어서, 적용할 수 있는 트랜지스터의 종류에 한정은 없고, 비정질 실리콘이나 다결정 실리콘으로 대표되는 비단결정 반도체막을 사용한 박막 트랜지스터(TFT), 반도체기판이나 SOI기판을 사용해서 형성되는 트랜지스터, MOS 트랜지스터, 접합형 트랜지스터, 또는 바이폴러 트랜지스터, 유기반도체나 카본 나노튜브를 사용한 트랜지스터, 또는 그 외의 트랜지스터를 적용할 수 있다. 또한 트랜지스터가 배치되는 기판의 종류에 한정은 없고, 단결정 기판, SOI기판, 유리 기판, 플라스틱 기판 등의 위에 트랜지스터를 배치할 수 있다.
이때, 상기한 바와 같이, 본 발명에 있어서의 트랜지스터는, 어떤 타입의 트랜지스터로 해도 상관없고, 어느 기판 위에 형성되어도 상관없다. 따라서, 모든 회로를 유리 기판, 플라스틱 기판, 단결정 기판, SOI기판, 또는 그 외의 기판 위에 형성해도 된다. 또는, 회로의 일부가, 어떤 기판에 형성되고, 회로의 다른 일부가, 별도의 기판에 형성되어도 된다. 즉, 회로 모두가 동일 기판 위에 형성되지 않아도 된다. 예를 들면 회로의 일부는 유리 기판 위에 TFT를 사용해서 형성하고, 회로의 다른 일부는 단결정 기판 위에 형성하고, 그 IC칩을 COG(Chip On Glass)로 접속해서 유리 기판 위에 배치해도 된다. 또는, 그 IC칩을 TAB(Tape Auto Bonding)나 프린트 기판을 사용해서 유리 기판과 접속해도 된다.
본 명세서에 있어서, 하나의 화소는 색 요소를 나타내는 것으로 한다. 따라 서, R(적색), G(녹색), B(청색)의 색 요소로 이루어지는 풀컬러 표시장치인 경우, 하나의 화소는 R의 색 요소나 G의 색 요소나 B의 색 요소 중 어느 하나를 의미한다.
한편, 본 명세서에 있어서, 화소가 매트릭스로 배치되어 있다는 것은, 세로 줄무늬와 가로 줄무늬를 조합한 소위 격자형으로 배치되어 있는 경우는 물론, 3색의 색 요소(예를 들면 RGB)로 풀컬러 표시를 행할 경우에, 1개의 화상의 최소 요소를 나타내는 세 개의 색 요소의 화소가 소위 델타 패턴으로 배치되어 있는 경우도 포함하는 것으로 한다. 또한 색 요소마다 그 화소의 크기가 달라도 된다.
이때, 본 명세서에 있어서, 반도체장치는 반도체소자(트랜지스터나 다이오드 등)를 포함하는 회로를 포함하는 장치를 의미한다. 또한 표시장치는, 기판 위에 부하를 포함하는 복수의 화소나 그들 화소를 구동시키는 주변구동회로가 형성된 표시 패널 본체뿐만 아니라, 거기에 연성회로기판(FPC)이나 인쇄회로기반(PWB)이 부착된 것도 포함한다.
[실시예]
이하, 본 발명의 태양에 관하여 설명한다. 단, 본 발명은 다양한 태양으로 실시하는 것이 가능하며, 본 발명의 취지 및 그 범위에서 일탈하는 않는 한 그 형태 및 상세한 내용을 다양하게 변경할 수 있다는 것은 당업자라면 용이하게 이해된다. 따라서, 본 형태의 기재 내용에 한정해서 해석되지 않는다. 한편, 이하에 설명하는 본 발명의 구성에 있어서, 동일한 것을 가리키는 부호는 다른 도면 사이에서 공통되게 사용한다.
(실시예 1)
본 발명의 화소의 기본구성에 대해서, 도 1을 참조하여 설명한다. 도 1에 나타내는 화소는, 트랜지스터(111), 제1 스위치(112), 제2 스위치(113), 제3 스위치(114), 용량소자(115), 발광소자(116)를 가진다. 또한, 화소는, 신호선(117), 제1 주사선(118), 제2 주사선(119), 제3 주사선(120), 전원선(121) 및 전위공급선(122)에 접속된다. 본 실시예에 있어서, 트랜지스터(111)는 n채널형 트랜지스터로 하고 그 게이트-소스 전압(Vgs)이 역치전압(Vth)을 초과할 때, 온 상태가 되는 것으로 한다. 또한 발광소자(116)의 화소전극은 양극, 대향전극(123)은 음극으로 한다. 이때, 트랜지스터의 게이트-소스 전압은 Vgs, 드레인-소스 전압은 Vds, 역치전압은 Vth, 용량소자에 축적된 전압은 Vcs라고 하고, 전원선(121), 전위공급선(122), 신호선(117)을 각각 제1 배선, 제2 배선, 제3 배선이라고도 한다.
트랜지스터(111)의 제1 전극(소스 전극 및 드레인 전극의 한쪽)은, 발광소자(116)의 화소전극에 접속되고, 제2 전극(소스 전극 및 드레인 전극의 다른 쪽)은 전원선(121)에 접속되며, 게이트 전극은 제2 스위치(113)를 통해 전원선(121)과 접속된다. 또한 트랜지스터(111)의 게이트 전극은 제1 스위치(112)를 통해 신호선(117)과 접속되어 있기도 하고, 제1 전극은 제3 스위치(114)를 통해 전위공급선(122)과 접속되어 있기도 하다.
또한, 트랜지스터(111)의 게이트 전극과 제1 전극 사이에 용량소자(115)가 접속된다. 즉, 용량소자(115)의 제1 전극은 트랜지스터(111)의 게이트 전극에, 제2 전극은 트랜지스터(111)의 제1 전극에 접속된다. 용량소자(115)는 배선, 반도체층이나 전극 사이에 절연막을 개재하여 형성해도 되고, 트랜지스터(111)의 게이트 용량을 사용함으로써 생략할 수도 있다. 이렇게 전압을 보유하는 수단을 저장용량이라고 한다.
이때, 제1 주사선(118), 제2 주사선(119), 제3 주사선(120)에 신호를 입력함으로써, 각각 제1 스위치(112), 제2 스위치(113), 제3 스위치(114)의 온 오프가 제어된다.
신호선(117)에는 비디오신호에 해당하는 화소의 계조에 따른 신호, 즉 휘도 데이터에 따른 전위가 입력된다.
다음으로, 도 1에 나타낸 화소의 동작에 대해서 도 2의 타이밍 차트 및 도 3a 내지 3d를 참조하여 설명한다. 이때, 도 2에 있어서 1화면의 화상을 표시하는 기간에 해당하는 1프레임 기간은, 초기화 기간, 역치기록 기간, 데이터기록 기간 및 발광 기간으로 분할된다. 초기화 기간, 역치기록 기간, 데이터기록 기간을 통틀어서 어드레스 기간이라고 한다. 1프레임 기간은 특별히 한정되지 않지만, 화상이 깜박거리는 것을 느끼지 않도록 적어도 1/60초 이하로 하는 것이 바람직하다.
여기에서, 발광소자(116)의 대향전극(123)에는 V1의 전위가, 전위공급선(122)에는 V1-Vth-α(α: 임의의 양수)의 전위가 입력된다. 또한 전원선(121)에는, 어드레스 기간에는 V1, 발광 기간에는 V2의 전위가 입력된다. 이때, V2 > V1이다.
여기에서는 동작을 설명하기 위해서, 발광소자(116)의 대향전극(123)의 전위 는, 어드레스 기간의 전원선(121)의 전위와 같게 했다. 그러나 발광소자(116)가 발광하기 위해 필요한 최소 전위차를 VEL이라고 하면 대향전극(123)의 전위는 V1-Vth-α-VEL의 전위보다 높으면 된다. 또한 발광 기간에 있어서의 전원선(121)의 전위 V2는, 대향전극(123)의 전위와 발광소자(116)가 발광하기 위해 필요한 최소 전위차(VEL)를 합한 값보다 큰 값이면 된다. 그러나, 설명을 위해 여기에서는 대향전극(123)의 전위를 V1이라고 하고, V2는 V1 + VEL보다 큰 값이면 되는 것으로 한다.
우선, 도 2의 (A) 및 도 3a에 나타낸 바와 같이 초기화 기간에는, 제1 스위치(112)를 오프 상태로 하고 제2 스위치(113) 및 제3 스위치(114)를 온 상태로 한다. 이때, 트랜지스터(111)의 제1 전극은 소스 전극이 되고, 그 전위는 전위공급선(122)과 마찬가지로 V1-Vth-α가 된다. 한편, 트랜지스터(111)의 게이트 전극의 전위는 V1이 된다. 따라서, 트랜지스터(111)의 게이트-소스 전압 Vgs는 Vth + α가 되고, 트랜지스터(111)는 온 상태가 된다. 그리고, 트랜지스터(111)의 게이트 전극과 제1 전극 사이에 설치된 용량소자(115)에 Vth + α가 보유된다. 즉, 전위공급선(122)은 트랜지스터(111)가 온 상태가 되는 전위이면 되고, 제3 스위치(114)는 트랜지스터(111)가 온 상태가 되는 전위를 트랜지스터의 제1 전극에 공급할 것인지 여부를 선택하는 기능이 있으면 된다.
다음으로, 도 2의 (B) 및 도 3b에 나타내는 역치기록 기간에는, 제3 스위치(114)를 오프 상태로 한다. 따라서 트랜지스터(111)의 제1 전극 즉 소스 전극의 전위는 점차 상승하여 V1-Vth가 되면, 즉 트랜지스터(111)의 게이트-소스 전압 Vgs가 역치전압(Vth)에 도달하면, 트랜지스터(111)는 오프 상태가 된다. 따라서, 용량 소자(115)에 보유되는 전압은 Vth가 된다.
그 후의 도 2의 (C) 및 도 3c에 나타내는 데이터기록 기간에 있어서는, 제2 스위치(113)를 오프 상태로 한 후, 제1 스위치(112)를 온 상태로 하여 신호선(117)으로부터 휘도 데이터에 따른 전위(V1 + Vdata)를 입력한다. 이때, 용량소자(115)에 보유되는 전압 Vcs는, 용량소자(115) 및 발광소자(116)의 정전용량을 각각 C1, C2라고 하면 식 (1)과 같이 나타낼 수 있다.
[식 (1)]
Figure 112006087724121-pat00001
이때, 발광소자(116)는 용량소자(115)에 비교해 막 두께가 얇고 전극면적이 크므로, C2 > > C1이 된다. 따라서, C2/(C1 + C2)≒1로부터, 용량소자(115)에 보유되는 전압 Vcs는 식 (2)로 표현되고, 트랜지스터(111)는 온 상태가 된다. 이때, Vdata≤0의 전위를 입력하면, 트랜지스터(111)는 오프 상태가 되어 발광소자(116)는 발광하지 않는다.
[식 (2)]
Figure 112006087724121-pat00002
다음으로, 도 2의 (D) 및 도 3d에 나타내는 발광 기간에는, 제1 스위치(112)를 오프 상태로 하고 전원선(121)의 전위를 V2로 설정한다. 이때, 트랜지스터(111)의 게이트-소스 전압 Vgs는 Vth + Vdata와 동일하고, 이에 따른 전류가 트랜지스터(111) 및 발광소자(116)에 흘러, 발광소자(116)가 발광한다.
이때, 발광소자에 흐르는 전류 I는, 트랜지스터(111)를 포화영역에서 동작시켰을 경우, 식 (3)으로 표현된다.
[식 (3)]
Figure 112006087724121-pat00003
트랜지스터(111)를 선형영역에서 동작시켰을 경우, 발광소자에 흐르는 전류 I는 식 (4)로 표현된다.
[식 (4)]
Figure 112006087724121-pat00004
여기에서, W는 트랜지스터(111)의 채널 폭, L은 채널 길이, μ은 이동도, Cox는 축적 용량을 가리킨다.
식 (3) 및 식 (4)에 따르면, 트랜지스터(111)의 동작영역이 포화영역인지, 또는 선형영역인지에 상관없이, 발광소자(116)에 흐르는 전류는, 트랜지스터(111)의 역치전압(Vth)에 의존하지 않는다. 따라서, 트랜지스터(111)의 역치전압의 편차에 기인한 전류치의 편차를 억제하고, 휘도 데이터에 따른 전류치를 발광소자(116)에 공급할 수 있다.
따라서, 트랜지스터(111)의 역치전압의 편차에 기인한 휘도의 편차를 억제할 수 있다. 또한, 대향전극의 전위를 일정하게 고정하여 동작시키므로 소비 전력을 낮출 수 있다.
또한, 트랜지스터(111)를 포화영역에서 동작시키면, 발광소자(116)의 열화에 의한 휘도의 편차도 억제할 수 있다. 발광소자(116)가 열화되면, 발광소자(116)의 VEL은 증가하고, 트랜지스터(111)의 제1 전극, 즉 소스 전극의 전위는 상승한다. 이때, 트랜지스터(111)의 소스 전극은 용량소자(115)의 제2 전극에, 트랜지스터(111)의 게이트 전극은 용량소자(115)의 제1 전극에 접속되어 있고, 게이트 전극 측은 부유 상태로 되어 있다. 따라서 소스 전위의 상승에 따라, 소스 전위가 상승하는 양만큼 트랜지스터(111)의 게이트 전위도 상승한다. 따라서, 발광소자가 열화되더라도 트랜지스터(111) 및 발광소자(116)에 흐르는 전류는 영향을 받지 않는다. 이때, 식 (3)에서 발광소자에 흐르는 전류 I는 소스 전위나 드레인 전위에 의존하지 않는다는 것도 알 수 있다.
따라서, 트랜지스터(111)를 포화영역에서 동작시키는 경우, 트랜지스터(111)의 역치전압의 편차, 및 발광소자(116)의 열화에 기인한 트랜지스터(111)에 흐르는 전류의 편차를 억제할 수 있다.
이때, 트랜지스터(111)를 포화영역에서 동작시켰을 경우, 채널 길이 L이 짧을수록, 항복 현상에 의해 드레인 전압을 현저하게 증가시키면 더 많은 양의 전류가 흐르기 쉽다.
드레인 전압을 핀치오프 전압을 초과하도록 증가시키면 핀치오프점이 소스 측으로 이동하고, 실질적으로 채널로서 기능하는 실효적인 채널 길이는 감소한다. 이에 따라 전류치가 증가한다. 이 현상을 채널 길이 변조라고 한다. 이때, 핀치오프점은 채널이 소멸하고 게이트 아래에서 채널의 두께가 0이 되는 경계부분이며, 핀치오프전압은 핀치오프점이 드레인 끝에 있을 때의 전압을 가리킨다. 이 현상도 채널 길이 L이 짧을수록 발생하기 쉽다. 예를 들면 채널 길이 변조에 의한 전압-전류특성의 모델도를 도 5에 나타낸다. 또한, 도 5에 있어서, 트랜지스터의 채널 길이 L은 (a) > (b) > (c)를 만족한다.
따라서, 트랜지스터(111)를 포화영역에서 동작시키는 경우, 드레인-소스 전압 Vds에 대하여 전류 I가 일정하면 상기한 바와 같이 발광소자(116)의 열화에 대한 영향을 줄일 수 있다는 것을 고려하면, 드레인-소스 전압 Vds에 대한 전류 I는 가능한 한 일정한 것이 바람직하다. 따라서, 트랜지스터(111)의 채널 길이 L은 길수록 바람직하다. 예를 들면, 트랜지스터의 채널 길이 L은 채널 폭 W보다 클수록 바람직하다. 또한 채널 길이 L은 10μm 이상 50μm 이하, 보다 바람직하게는 15μm 이상 40μm 이하인 것이 바람직하다. 그러나, 채널 길이 L 및 채널 폭 W는 이것에 한정되지 않는다.
또한 초기화 기간에 발광소자(116)에 역방향 바이어스 전압을 인가하므로, 발광소자의 단락 부분을 절연화하거나, 발광소자의 열화를 억제할 수 있다. 따라서, 발광소자의 수명을 연장할 수 있다.
이때, 트랜지스터의 역치전압의 편차에 기인하는 전류치의 편차를 억제할 수 있으므로, 그 트랜지스터에 의해 제어된 전류의 공급 지점은 특별히 한정되지 않는 다. 따라서, 도 1에 나타낸 발광소자(116)에는, EL소자(유기 EL소자, 무기 EL소자 또는 유기물 및 무기물을 포함하는 EL소자), 전자방출소자, 액정소자, 전자 잉크 등을 적용할 수 있다.
또한 트랜지스터(111)는 발광소자(116)에 공급하는 전류치를 제어하는 기능이 있는 한, 트랜지스터의 종류는 특별히 한정되지 않는다. 따라서 결정성 반도체막을 사용한 박막 트랜지스터(TFT), 비정질 실리콘이나 다결정 실리콘으로 대표되는 비단결정 반도체막을 사용한 박막 트랜지스터, 반도체기판이나 SOI기판을 사용해서 형성되는 MOS형 트랜지스터, 접합형 트랜지스터, 바이폴러 트랜지스터, 유기반도체나 카본 나노튜브를 사용한 트랜지스터, 또는 그 외의 트랜지스터를 적용할 수 있다.
제1 스위치(112)는 화소의 계조에 따른 신호를 용량소자에 입력하는 타이밍을 선택하고, 트랜지스터(111)의 게이트 전극에 공급하는 신호를 제어한다. 제2 스위치(113)는 트랜지스터(111)의 게이트 전극에 소정의 전위를 인가하는 타이밍을 선택하고, 트랜지스터(111)의 게이트 전극에 소정의 전위를 공급할 것인지 여부를 제어한다. 제3 스위치(114)는 용량소자(115)에 기록된 전위를 초기화하기 위한 소정의 전위를 인가하는 타이밍을 선택하거나, 트랜지스터(111)의 제1 전극의 전위를 낮춘다. 따라서 제1 스위치(112), 제2 스위치(113), 제3 스위치(114)는, 상기 기능이 있으면 특별히 한정되지 않는다. 예를 들면, 각 스위치는 트랜지스터나 다이오드로 해도 되고, 그것들을 조합한 논리회로로 해도 된다. 이때, 제1 내지 제3 스위치는, 상기 타이밍으로 신호 혹은 전위를 화소에 줄 수 있으면 특별히 필요하지 않 다. 예를 들면 화소의 계조에 따른 신호를 화소에 입력할 수 있는 경우에는, 도 45에 나타낸 바와 같이 제1 스위치(112)를 설치하지 않아도 된다. 도 45에 나타내는 화소는, 트랜지스터(111), 제2 스위치(113), 제3 스위치(114), 화소전극(4540)을 가진다. 트랜지스터(111)의 제1 전극(소스 전극 및 드레인 전극의 한쪽)은 화소전극(4540)과 제3 스위치(114)에 접속되고, 트랜지스터(111)의 게이트 전극은 제2 스위치(113)를 통해 트랜지스터(111)의 제2 전극과 접속된다. 이때, 트랜지스터(111)의 게이트 용량(4515)은 저장용량으로 사용하므로, 도 1의 용량소자(115)는 특별히 설치하지 않아도 된다. 이러한 화소에 있어서도, 도 2에 나타내는 타이밍 차트에 따라 각 스위치를 동작시켜, 각각의 전극에 원하는 전위를 공급함으로써 트랜지스터(111)의 역치전압의 편차에 기인한 전류치의 편차를 억제할 수 있다. 따라서, 화소전극(4540)에 원하는 전류를 공급할 수 있다.
다음으로, 도 4에 있어서 제1 스위치(112), 제2 스위치(113), 제3 스위치(114)에 n채널형 트랜지스터를 적용했을 경우에 대해서 나타낸다. 이때, 도 1의 구성과 공통되는 곳은 공통된 부호로 나타내고 그 설명을 생략한다.
제1 스위칭 트랜지스터(412)는 제1 스위치(112)에 해당하고, 제2 스위칭 트랜지스터(413)는 제2 스위치(113)에 해당하고, 제3 스위칭 트랜지스터(414)는 제3 스위치(114)에 해당한다. 또한, 트랜지스터(111)의 채널 길이는, 제1 스위칭 트랜지스터(412), 제2 스위칭 트랜지스터(413) 및 제3 스위칭 트랜지스터(414) 모두의 트랜지스터의 채널 길이보다 길수록 바람직하다.
제1 스위칭 트랜지스터(412)의 게이트 전극은 제1 주사선(118)에 접속되고, 제1 전극은 신호선(117)에 접속되고, 제2 전극은 용량소자(115)의 제1 전극 및 트랜지스터(111)의 게이트 전극에 접속된다.
또한 제2 스위칭 트랜지스터(413)에서는 게이트 전극이 제2 주사선(119)에 접속되고, 제1 전극이 용량소자(115)의 제1 전극 및 트랜지스터(111)의 게이트 전극에 접속되고, 제2 전극이 전원선(121) 및 트랜지스터(111)의 제2 전극과 접속된다.
제3 스위칭 트랜지스터(414)에서는 게이트 전극이 제3 주사선(120)에 접속되고, 제1 전극이 용량소자(115)의 제2 전극, 트랜지스터(111)의 제1 전극 및 발광소자(116)의 화소전극에 접속되고, 제2 전극이 전위공급선(122)에 접속된다.
각각의 스위칭 트랜지스터는, 각각의 주사선에 입력되는 신호가 H 레벨일 때에 온 상태가 되고, 입력되는 신호가 L 레벨일 때에 오프 상태가 된다.
도 4에 나타낸 화소의 평면도의 일례를 도 38에 나타낸다. 도전층(3810)은, 제1 주사선(118)과 제1 스위칭 트랜지스터(412)의 게이트 전극으로서 기능하는 부분을 포함하고, 도전층(3811)은 신호선(117)과 제1 스위칭 트랜지스터(412)의 제1 전극으로서 기능하는 부분을 포함한다. 또한 도전층(3812)은 제1 스위칭 트랜지스터(412)의 제2 전극으로서 기능하는 부분과, 용량소자(115)의 제1 전극으로서 기능하는 부분과 제2 스위칭 트랜지스터(413)의 제1 전극으로서 기능하는 부분을 포함한다. 도전층(3813)은 제2 스위칭 트랜지스터(413)의 게이트 전극으로서 기능하는 부분을 포함하고, 배선(3814)을 통해 제2 주사선(119)과 접속된다. 도전층(3822)은 제2 스위칭 트랜지스터(413)의 제2 전극으로서 기능하는 부분과 트랜지스터(111)의 제2 전극으로서 기능하는 부분을 포함하고, 배선(3815)을 통해 전원선(121)과 접속된다. 도전층(3816)은 트랜지스터(111)의 제1 전극을 포함하고, 발광소자의 화소전극(3844)과 접속된다. 도전층(3817)은 트랜지스터(111)의 게이트 전극으로서 기능하는 부분을 포함하고, 배선(3818)을 통해 도전층(3812)과 접속된다. 도전층(3819)은 제3 주사선(120)과 제3 스위칭 트랜지스터(414)의 게이트 전극을 포함한다. 도전층(3820)은 제3 스위칭 트랜지스터(414)의 제1 전극을 포함하고, 화소전극(3844)과 접속된다. 제3 스위칭 트랜지스터(414)의 제2 전극을 포함하는 도전층(3821)은 배선(3823)을 통해 전위공급선(122)과 접속된다.
이때, 상기 도전층 중에, 제1 스위칭 트랜지스터(412)의 게이트 전극, 제1 전극 및 제2 전극으로서 기능하는 부분은 반도체층(3833)과 겹치게 형성되어 있는 부분이며, 제2 스위칭 트랜지스터(413)의 게이트 전극, 제1 전극 및 제2 전극으로서 기능하는 부분은 반도체층(3834)과 겹치게 형성되어 있는 부분이며, 제3 스위칭 트랜지스터(414)의 게이트 전극, 제1 전극 및 제2 전극으로서 기능하는 부분은 반도체층(3835)과 겹치게 형성되어 있는 부분이다. 또한 트랜지스터(111)의 게이트 전극, 제1 전극 및 제2 전극으로서 기능하는 부분은 반도체층(3836)과 겹치게 형성되어 있는 부분이다. 용량소자(115)는 도전층(3812)과 화소전극(3844)이 겹친 부분에 형성된다.
도 4의 화소 구성에 있어서도, 도 1과 동일한 동작 방법에 의해 트랜지스터(111)의 역치전압의 편차에 기인한 전류치의 편차를 억제할 수 있다. 따라서, 휘도 데이터에 따른 전류를 발광소자(116)에 공급할 수 있고, 휘도의 편차를 억제할 수 있게 된다. 또한 트랜지스터(111)를 포화영역에서 동작시키는 경우, 발광소자(116)의 열화에 기인한 휘도의 편차도 억제할 수 있다.
또한 n채널형 트랜지스터만으로 화소를 구성할 수 있으므로, 제조 공정의 간략화를 꾀할 수 있다. 또한 화소를 구성하는 트랜지스터의 반도체층에 아모포스 반도체나 세미 아모포스 반도체(혹은 미결정 반도체라고도 한다) 등의 비정질 반도체를 사용할 수 있다. 예를 들면 아모포스 반도체로서 아모포스 실리콘(a-Si:H)을 들 수 있다. 이들 비정질 반도체를 사용함으로써, 제조 공정을 더욱 간략화할 수 있다. 따라서, 제조 비용의 삭감이나 제품 비율의 향상을 꾀할 수 있다.
이때, 제1 스위칭 트랜지스터(412), 제2 스위칭 트랜지스터(413) 및 제3 스위칭 트랜지스터(414)는 단지 스위치로서 동작한다. 따라서 트랜지스터의 극성(도전형)은 특별히 한정되지 않는다. 다만, 오프 전류가 적은 트랜지스터를 사용하는 것이 바람직하다. 오프 전류가 적은 트랜지스터로는, LDD영역을 설치한 것이나 멀티 게이트 구조로 한 트랜지스터 등이 있다. 또한 n채널형과 p채널형 모두를 사용한 CMOS형 스위치로 해도 된다.
계속해서, 본 발명의 화소를 포함하는 표시장치에 대해서 도 6을 참조하여 설명한다.
표시장치는 신호선 구동회로(611), 주사선 구동회로(612) 및 화소부(613)를 가지고, 화소부(613)에는, 신호선 구동회로(611)로부터 열 방향으로 연장해서 배치된 복수의 신호선 S1 ~ Sm과, 주사선 구동회로(612)로부터 행방향으로 연장해서 배치된 복수의 제1 주사선 G1_1 ~ Gn_1, 제2 주사선 G1_2 ~ Sn_2, 제3 주사선 G1_3 ~ Gn_3 및 전원선 P1_1 ~ Pn_1과, 신호선 S1 ~ Sm에 대응해서 매트릭스에 배치된 복수의 화소(614)를 가진다. 또한 제1 주사선 G1_1 ~ Gn_1과 평행하게 복수의 전위공급선 P1_2 ~ Pn_2를 가지고 있다. 그리고, 각 화소(614)는, 신호선 Sj(신호선 S1 ~ Sm 중 어느 하나), 제1 주사선 Gi_1(주사선 G1_1 ~ Gn_1 중 어느 하나), 제2 주사선 Gi_2, 제3 주사선 Gi_3, 전원선 Pi_1, 전위공급선 Pi_2과 접속된다.
이때, 신호선 Sj, 제1 주사선 Gi_1, 제2 주사선 Gi_2, 제3 주사선 Gi_3, 전원선 Pi_1, 전위공급선 Pi_2는, 각각 도 1의 신호선(117), 제1 주사선(118), 제2 주사선(119), 제3 주사선(120), 전원선(121), 전위공급선(122)에 해당한다.
주사선 구동회로(612)로부터 출력되는 신호에 따라, 동작시키는 화소의 행을 선택하는 동시에 그 행에 속하는 각각의 화소에 대하여 도 2에 나타낸 동작을 행한다. 이때, 도 2의 데이터기록 기간에 있어서는, 선택된 행의 화소에 신호선 구동회로(611)로부터 출력된 비디오신호를 기록한다. 이때, 각각의 화소에 휘도 데이터에 따른 전위가 각 신호선 S1 ~ Sm에 입력된다.
도 40에 나타낸 바와 같이 예를 들면 i번째 행의 데이터기록 기간을 완료하면 i + 1번째 행에 속하는 화소에 신호의 기록을 행한다. 이때, 도 40에는, 각 행에 있어서의 데이터기록 기간을 나타내기 위해서 이를 명확히 나타낼 수 있는 도 2의 제1 스위치(112)의 동작만을 나타낸다. 또한 i번째 행에 있어서 데이터기록 기간을 완료한 화소는, 발광 기간으로 이동하고, 그 화소에 기록된 신호에 따라서 발광한다.
따라서, 각 행에서 데이터기록 기간만 중복되지 않으면, 각 행에서 초기화 시작 시기를 자유롭게 설정할 수 있다. 또한 각 화소는 자신의 어드레스 기간을 제외하고 발광할 수 있으므로, 1프레임 기간에 대한 발광 기간의 비율(즉, 듀티비)을 상당히 크게 할 수 있고, 대략 100%로 할 수도 있다. 따라서, 휘도의 편차가 적고 듀티비가 높은 표시장치를 얻을 수 있다.
또한 역치기록 기간을 길게 설정할 수 있으므로, 트랜지스터의 역치전압을 더 정확하게 용량소자에 기록할 수 있다. 따라서, 표시장치로서의 신뢰성이 향상된다.
한편, 도 6에 나타낸 표시장치의 구성은 일례이며 본 발명은 이것에 한정되지 않는다. 예를 들면 전위공급선 P1_2 ~ Pn_2는 제1 주사선 G1_1 ~ Gn_1과 반드시 평행하게 배치될 필요는 없고, 신호선 S1 ~ Sm에 평행하게 배치되어 있어도 된다.
또한 역치전압의 편차에는, 화소 사이의 각 트랜지스터의 역치전압의 차이뿐만 아니라, 각 트랜지스터의 시간 경과에 따른 역치전압을 변화도 포함된다. 또한, 각 트랜지스터의 역치전압의 차이에는 트랜지스터 제조시의 트랜지스터 특성의 차이로 인한 것도 포함한다. 이때, 여기에서 말하는 트랜지스터는 발광소자 등의 부하에 전류를 공급하는 기능을 가지는 트랜지스터를 가리킨다.
(실시예 2)
본 실시예에서는 실시예 1과는 다른 구성의 화소를 도 39에 나타낸다. 이때, 실시예 1과 동일한 구성은 공통된 부호로 나타내고, 동일 부분 또는 유사한 기능을 가지는 부분의 상세한 설명은 생략한다.
도 39a에 나타내는 화소에는, 트랜지스터(111), 제1 스위치(112), 제2 스위 치(113), 정류소자(3914), 용량소자(115), 발광소자(116)가 포함된다. 이때, 화소는 신호선(117), 제1 주사선(118), 제2 주사선(119), 제3 주사선(3920) 및 전원선(121)에 접속된다. 도 39a에 나타낸 화소는 도 1에 있어서의 제3 스위치(114)로 정류소자(3914)를 사용한 구성으로 되어 있고, 용량소자(115)의 제2 전극, 트랜지스터(111)의 제1 전극 및 발광소자(116)의 화소전극은, 정류소자(3914)를 통해 제3 주사선(3920)과 접속된다. 즉, 정류소자(3914)는 트랜지스터(111)의 제1 전극으로부터 제3 주사선(3920)으로 전류가 흐르도록 접속된다. 물론, 실시예 1에 나타낸 바와 같이 제1 스위치(112) 및 제2 스위치(113)로서 트랜지스터 등을 사용해도 된다. 또한 정류소자(3914)로는, 도 39b에 나타내는 쇼트키-배리어 다이오드(3951), PIN 다이오드(3952), PN 다이오드(3953), 또는 다이오드 접속된 트랜지스터(3954, 3955) 등을 사용할 수 있다. 다만, 트랜지스터(3954) 및 트랜지스터(3955)에 있어서, 트랜지스터의 극성은 전류가 흐르는 방향에 따라 적절히 선택해야 한다.
제3 주사선(3920)에 H레벨의 신호가 입력되었을 때에는 정류소자(3914)에 전류가 흐르지 않고, L레벨의 신호가 입력되었을 때에는 정류소자(3914)에 전류가 흐른다. 따라서, 도 39a의 화소를 도 1과 유사하게 동작시키면, 초기화 기간에는 제3 주사선(3920)에 L레벨의 신호를 입력하고, 그 이외의 기간에는 H레벨의 신호를 입력한다. 다만, L레벨의 신호는, 정류소자(3914)에 단지 전류가 흐를 뿐만 아니라 용량소자(115)의 제2 전극의 전위를 V1-Vth-α(α: 임의의 양수)에까지 하강시킬 필요가 있으므로, V1-Vth-α-β(α: 임의의 양수)의 전위인 것으로 한다. 이때 β는 정방향에 있어서 정류소자(3914)의 역치전압을 나타낸다.
상기 사항을 고려하여, 도 39a 및 39b의 화소 구성에서도 도 1과 유사하게 동작시킴으로써 트랜지스터(111)의 역치전압의 편차에 기인한 전류치의 편차를 억제할 수 있다. 따라서, 휘도 데이터에 따른 전류를 발광소자(116)에 공급할 수 있고, 휘도의 편차를 억제할 수 있다. 또한 트랜지스터(111)를 포화영역에서 동작시키는 경우, 발광소자(116)의 열화로 인한 휘도의 편차도 억제할 수 있다. 또한, 정류소자(3914)를 사용함으로써 배선 수를 줄일 수 있고, 개구율을 향상시킬 수 있다.
또한, 도 6의 표시장치에 본 실시예에 나타낸 화소를 적용할 수 있다. 실시예 1과 같이 각 행에서 데이터기록 기간만 중복되지 않으면, 각 행에서 초기화 시작 시기를 자유롭게 설정할 수 있다. 또한 각 화소는 자신의 어드레스 기간을 제외하고 발광할 수 있으므로, 1프레임 기간에 대한 발광 기간의 비율(즉, 듀티비)을 상당히 크게 할 수 있고, 대략 100%로 할 수도 있다. 따라서, 휘도의 편차가 적고 듀티비가 높은 표시장치를 얻을 수 있다.
또한 역치기록 기간을 길게 설정할 수 있으므로, 발광소자에 흐르는 전류치를 제어하는 트랜지스터의 역치전압을 더 정확하게 용량소자에 기록할 수 있다. 따라서, 표시장치로서의 신뢰성이 향상된다.
본 실시예는, 전술한 도 1뿐만 아니라 다른 실시예에 나타낸 화소 구성과도 자유롭게 조합할 수 있다. 즉, 정류소자(3914)는 다른 실시예에 나타낸 화소에 적용할 수도 있다.
(실시예 3)
본 실시예에서는 실시예 1과는 다른 구성의 화소를 도 7 내지 9에 나타낸다. 또한, 실시예 1과 유사한 구성에는 공통된 부호로 나타내고, 동일 부분 또는 유사한 기능을 가지는 부분의 상세한 설명은 생략한다.
도 7에 나타내는 화소(700)에는, 트랜지스터(111), 제1 스위치(112), 제2 스위치(113), 제3 스위치(114), 용량소자(115), 발광소자(116)가 포함된다. 또한, 화소(700)는, 신호선(117), 제1 주사선(718), 제2 주사선(119), 제3 주사선(120), 전원선(121) 및 다음 행의 제1 주사선(718)에 접속된다.
실시예 1에 나타낸 도 1의 화소에서 트랜지스터(111)의 제1 전극은 제3 스위치(114)를 통해 전위공급선(122)에 접속되는 반면, 도 7에서는 다음 행의 제1 주사선(718)에 접속될 수 있다. 이는, 전위공급선(122)은 초기화 기간에 트랜지스터(111)의 제1 전극에 소정의 전위를 공급할 수 있으면 다른 것으로 대체할 수 있기 때문이다. 따라서 초기화 기간에 소정의 전위를 트랜지스터(111)의 제1 전극에 공급할 수 있으면 공급하는 배선은 항상 일정한 전위일 필요는 없다. 따라서, 전위공급선 대신에 다음 행의 제1 주사선(718)을 사용할 수 있다. 이렇게, 상기한 바와 같이 다음 행과 배선을 공유함으로써 배선 수를 절감할 수 있고, 개구율을 향상시킬 수 있다.
이때, 도 7에 나타낸 화소 구성에 있어서도, 실시예 1과 유사한 동작을 시킴으로써, 트랜지스터(111)의 역치전압의 편차에 기인한 전류치의 편차를 억제할 수 있다. 따라서, 휘도 데이터에 따른 전류를 발광소자(116)에 공급할 수 있고, 휘도의 편차를 억제할 수 있다. 또한 대향전극의 전위를 일정하게 고정하고 동작시키므 로 소비 전력을 낮출 수도 있다. 이때, 트랜지스터(111)의 동작영역은 특별히 한정되지 않지만, 포화영역에서 효과가 현저히 나타난다. 또한, 트랜지스터(111)를 포화영역에서 동작시켰을 경우에는, 발광소자(116)의 열화에 기인한 트랜지스터(111)에 흐르는 전류의 편차를 억제할 수 있다.
이때, 제1 주사선(718)으로부터 인가되는 제1 스위치(112)를 오프시키는 신호의 전위는 V1-Vth-α(α: 임의의 양수)가 된다. 따라서 V1-Vth-α(α: 임의의 양수)의 전위로 오프 상태가 되는 제1 스위치(112)를 사용할 필요가 있다. 또한 화소(700)가 속하는 행의 초기화 기간은 배선을 공유한 행의 데이터기록 기간과 겹치지 않도록 동작시킬 필요가 있다.
이때, 제3 스위치(114)에 n채널형 트랜지스터를 사용했을 경우, 제3 주사선(120)에 있어서 제3 스위치(114)를 오프시키는 전위는, 제1 주사선(718)에 있어서 제1 스위치(112)를 오프시키는 신호인 V1-Vth-α의 전위보다 하강시켜도 된다. 이 경우 트랜지스터가 오프 상태가 될 때 게이트-소스 전압을 음의 값으로 할 수 있다. 따라서, 제3 스위치(114)가 오프 상태가 될 때 전류누설을 줄일 수 있다.
또한 도 8의 화소(800)에 나타낸 바와 같이, 도 1의 전위공급선(122)으로서 다음 행의 제2 주사선(819)을 사용해도 된다. 화소(800)도 실시예 1과 유사하게 동작할 수 있다. 다만, 제2 주사선(819)에 있어서 제2 스위치(113)를 오프시키는 신호는 V1-Vth-α(α: 임의의 양수)의 전위가 된다. 따라서 V1-Vth-α(α: 임의의 양수)의 전위로 오프 상태가 되는 제2 스위치(113)를 사용할 필요가 있다. 화소(800)가 속하는 행의 초기화 기간은 배선을 공유한 행의 경계치기록 기간과 겹치지 않도 록 동작시킬 필요가 있다.
이때, 제3 스위치(114)에 n채널형 트랜지스터를 사용했을 경우, 제3 주사선(120)에 있어서 제3 스위치(114)를 오프시키는 신호는, 제2 주사선(819)에 있어서 제2 스위치(113)를 오프시키는 신호인 V1-Vth-α의 전위보다 하강시켜도 된다. 이 경우 제3 스위치(114)가 오프했을 때의 전류누설을 줄일 수 있다.
또한 도 9의 화소(900)에 나타낸 바와 같이, 도 1의 전위공급선(122)을 이전 행의 제3 주사선(920)으로 사용해도 된다. 화소(900)에 있어서도, 실시예 1과 유사한 동작을 시킬 수 있다. 다만, 제3 주사선(920)에 있어서 제3 스위치(114)를 오프시키는 신호는 V1-Vth-α(α: 임의의 양수)의 전위가 된다. 따라서 V1-Vth-α(α: 임의의 양수)의 전위로 오프 상태가 되는 제3 스위치(114)를 사용할 필요가 있다. 또한 화소(900)가 속하는 행의 초기화 기간은 배선을 공유한 행의 초기화 기간과 겹치지 않도록 동작시킬 필요가 있지만, 초기화 기간이 데이터기록 기간보다 짧게 설치되어 있을 경우에는 특히 문제는 없다.
한편, 본 실시예에서는 도 1의 전위공급선(122)이 다음 행 또는 이전 행의 주사선과 공유할 경우에 대해서 나타냈지만, 초기화 기간에 V1-Vth-α(α: 임의의 양수)의 전위를 공급할 수 있는 배선이면 어느 배선으로 해도 상관없다.
또한, 본 실시예에 나타낸 화소를 도 6의 표시장치에 적용할 수 있다. 이때 표시장치에 있어서, 도 7 내지 도 9에 기재한 각 화소의 동작에 제약이 없고 각 행에 있어서의 데이터기록 기간이 중복하지 않는 범위 내에서, 각 행에서 자유롭게 초기화 시작 시기를 설정할 수 있다. 또한 각 화소는 자신의 어드레스 기간을 제외 하고 발광할 수 있으므로, 1프레임 기간에 대한 발광 기간의 비율(즉, 듀티비)을 상당히 크게 할 수 있고, 대략 100%로 할 수도 있다. 따라서, 휘도의 편차가 적고 듀티비가 높은 표시장치를 얻을 수 있다.
또한 역치기록 기간을 길게 설정할 수 있으므로, 발광소자에 흐르는 전류치를 제어하는 트랜지스터의 역치전압을 더 정확하게 용량소자에 기록할 수 있다. 따라서, 표시장치로서의 신뢰성이 향상된다.
본 실시예는, 전술한 도 1 외에 실시예 1 및 2에 나타낸 화소 구성과도 자유롭게 조합할 수 있다.
(실시예 4)
본 실시예에서는 실시예 1과는 다른 구성의 화소에 대해서 도 10에 나타낸다. 이때, 실시예 1과 유사한 것에 관해서는 공통의 부호로 나타내고, 동일 부분 또는 유사한 기능을 가지는 부분의 상세한 설명은 생략한다.
도 10에 나타내는 화소에는, 트랜지스터(1011), 제1 스위치(112), 제2 스위치(113), 제3 스위치(114), 용량소자(115), 발광소자(116)가 포함된다. 이때, 화소는, 신호선(117), 제1 주사선(118), 제2 주사선(119), 제3 주사선(120), 전원선(121) 및 전위공급선(122)에 접속된다.
본 실시예에 있어서의 트랜지스터(1011)는, 트랜지스터를 2개 직렬로 접속한 멀티 게이트형 트랜지스터이며, 실시예 1의 트랜지스터(111)와 같은 위치에 설치된다. 다만, 직렬로 접속되는 트랜지스터의 수는 특별히 한정되지 않는다.
실시예 1과 마찬가지로 도 10에 나타낸 화소를 동작시킴으로써, 트랜지스 터(1011)의 역치전압의 편차에 기인한 전류치의 편차를 억제할 수 있다. 따라서, 휘도 데이터에 따른 전류를 발광소자(116)에 공급할 수 있고, 휘도의 편차를 억제할 수 있게 된다. 또한 대향전극의 전위를 일정하게 고정하여 동작시키므로 소비 전력을 낮출 수도 있다. 또한, 트랜지스터(1011)의 동작영역은 특별히 한정되지 않지만, 포화영역에서 효과가 현저히 나타난다.
또한, 트랜지스터(1011)를 포화영역에서 동작시켰을 경우에는, 발광소자(116)의 열화에 기인한 트랜지스터(1011)에 흐르는 전류의 편차를 억제할 수 있다.
본 실시예에 있어서의 트랜지스터(1011)의 채널 길이 L은, 직렬로 접속된 2개의 트랜지스터의 채널 폭이 같을 경우, 각 트랜지스터의 채널 길이의 합과 같다. 따라서, 포화영역에 있어서 드레인-소스 전압 Vds에 상관없이, 일정치에 보다 가까운 전류치를 얻기 쉽다. 특히, 트랜지스터(1011)는 긴 채널 길이 L을 가지는 트랜지스터를 제조하기 곤란한 경우에 효과적이다. 이때, 2개의 트랜지스터의 접속부는 저항으로서 기능한다.
이때, 트랜지스터(1011)가 발광소자(116)에 공급하는 전류치를 제어하는 기능을 하는 한, 트랜지스터의 종류에 특별한 제한은 없다. 따라서 결정성 반도체막을 사용한 박막 트랜지스터(TFT), 비정질 실리콘이나 다결정 실리콘으로 대표되는 비단결정 반도체막을 사용한 박막 트랜지스터, 반도체기판이나 SOI기판을 사용해서 형성되는 MOS형 트랜지스터, 접합형 트랜지스터, 바이폴러 트랜지스터, 유기반도체나 카본 나노튜브를 사용한 트랜지스터, 그 외의 트랜지스터를 사용할 수 있다.
도 10에 나타낸 화소는, 도 1에 나타낸 화소와 같이 제1 스위치(112), 제2 스위치(113), 제3 스위치(114)로서 트랜지스터를 사용할 수 있다.
또한, 도 6의 표시장치에 본 실시예에 나타낸 화소를 적용할 수 있다. 실시예 1과 유사하게, 각 행에서 데이터기록 기간만 중복되지 않으면, 각 행에서 초기화 시작 시기를 자유롭게 설정할 수 있다. 또한 각 화소는 자신의 어드레스 기간을 제외하고 발광할 수 있으므로, 1프레임 기간에 대한 발광 기간의 비율(즉, 듀티비)을 상당히 크게 할 수 있고, 대략 100%로 할 수도 있다. 따라서, 휘도의 편차가 적고 듀티비가 높은 표시장치를 얻을 수 있다.
또한 역치기록 기간을 길게 설정할 수 있으므로, 발광소자에 흐르는 전류치를 제어하는 트랜지스터의 역치전압을 더 정확하게 용량소자에 기록할 수 있다. 따라서, 표시장치로서의 신뢰성이 향상된다.
여기에서, 트랜지스터(1011)는 직렬로 접속된 트랜지스터에 한정되지 않고, 도 11의 트랜지스터(1111)에 나타낸 바와 같이 병렬로 트랜지스터가 접속된 구성으로 해도 된다. 트랜지스터(1111)는 보다 높은 전류를 발광소자(116)에 공급할 수 있다. 또한 병렬로 접속한 2개의 트랜지스터에 의해 트랜지스터의 특성이 평균화되므로, 트랜지스터(1111)를 구성하는 트랜지스터 본래의 특성 편차를 보다 줄일 수 있다. 편차가 작아지면, 도 2에 나타낸 동작에 의해 트랜지스터의 역치전압의 편차에 기인하는 전류치의 편차를 보다 억제하기 쉬워진다.
본 실시예는, 전술한 도 1뿐만 아니라 그 외의 실시예에 나타낸 화소 구성에도 적용할 수도 있다.
(실시예 5)
본 실시예에서는 본 발명의 화소에 있어서, 발광소자에 공급하는 전류치를 제어하는 트랜지스터를 주기적으로 전환함으로써, 트랜지스터의 시간에 따른 열화를 평균화하는 화소 구성에 대해서 도 12를 참조하여 설명한다.
도 12에 나타내는 화소에는, 제1 트랜지스터(1201), 제2 트랜지스터(1202), 제1 스위치(1212), 제2 스위치(1213), 제3 스위치(1214), 제4 스위치(1203), 제5 스위치(1204), 용량소자(1215), 발광소자(1216)가 포함된다. 이때, 화소는, 신호선(1217), 제1 주사선(1218), 제2 주사선(1219), 제3 주사선(1220), 전원선(1221) 및 전위공급선(1222)에 접속된다. 또한, 도 12에는 도시하지 않지만, 화소는 제4 스위치(1203) 및 제5 스위치(1204)의 온, 오프를 제어하는 제4 및 제5 주사선에도 접속된다. 본 실시예에 있어서, 제1 트랜지스터(1201) 및 제2 트랜지스터(1202)는 n채널형 트랜지스터이고, 각각의 트랜지스터는 게이트-소스 전압(Vgs)이 역치전압을 초과할 때, 온 상태가 되는 것으로 한다. 또한 발광소자(1216)의 화소전극은 양극, 대향전극(1223)은 음극으로 한다. 이때, 트랜지스터의 게이트-소스 전압은 Vgs, 용량소자에 축적된 전압은 Vcs라고 한다. 제1 트랜지스터(1201)의 역치전압을 Vth1, 제2 트랜지스터(1202)의 역치전압을 Vth2라고 한다. 전원선(1221), 전위공급선(1222), 신호선(1217)을, 각각 제1 배선, 제2 배선, 제3 배선이라고도 한다.
제1 트랜지스터(1201)에서, 제1 전극은 제4 스위치(1203)를 통해 발광소자(1216)의 화소전극에 접속되고, 제2 전극은 전원선(1221)에 접속되고, 게이트 전극은 제2 스위치(1213)를 통해 전원선(1221)과 접속된다. 또한 제1 트랜지스 터(1201)에서, 게이트 전극은 제1 스위치(1212)를 통해 신호선(1217)과도 접속되어 있고, 제1 전극은 제4 스위치(1203) 및 제3 스위치(1214)를 통해 전위공급선(1222)과도 접속된다.
제2 트랜지스터(1202)에서, 제1 전극은 제5 스위치(1204)를 통해 발광소자(1216)의 화소전극에 접속되고, 제2 전극은 전원선(1221)에 접속되고, 게이트 전극은 제2 스위치(1213)를 통해 전원선(1221)과 접속된다. 또한 제2 트랜지스터(1202)에서 게이트 전극은 제1 스위치(1212)를 통해 신호선(1217)과도 접속되고, 제1 전극은 제5 스위치(1204) 및 제3 스위치(1214)를 통해 전위공급선(1222)과도 접속된다. 이때, 제1 트랜지스터(1201) 및 제2 트랜지스터(1202)의 게이트 전극은 서로 접속되고, 제1 트랜지스터(1201) 및 제2 트랜지스터(1202)의 제2 전극은 서로 접속되고, 제1 트랜지스터(1201) 및 제2 트랜지스터(1202)의 제1 전극은 제4 스위치(1203) 및 제5 스위치(1204)를 통해 서로 접속된다.
또한, 접속된 제1 트랜지스터(1201)와 제2 트랜지스터(1202)의 게이트 전극과, 접속된 제1 트랜지스터(1201)과 제2 트랜지스터(1202)의 제1 전극 사이에 용량소자(1215)가 접속된다. 즉, 용량소자(1215)의 제1 전극은 제1 트랜지스터(1201) 및 제2 트랜지스터(1202)의 게이트 전극에, 제2 전극은 제1 트랜지스터(1201) 및 제2 트랜지스터(1202)의 제1 전극에 접속된다. 이때, 용량소자(1215)는, 배선, 반도체층이나 전극 사이에 절연막을 개재해서 형성해도 되고, 제1 트랜지스터(1201) 및 제2 트랜지스터(1202)의 게이트 용량을 사용해서 생략할 수도 있다.
이때, 제1 주사선(1218), 제2 주사선(1219), 제3 주사선(1220)에 신호를 입 력함으로써, 각각 제1 스위치(1212), 제2 스위치(1213), 제3 스위치(1214)의 온, 오프가 제어된다. 도 12에 있어서, 제4 스위치(1203) 및 제5 스위치(1204)의 온, 오프를 제어하는 주사선은 생략한다.
신호선(1217)에는, 비디오신호에 해당하는 화소의 계조에 따른 신호, 즉 휘도 데이터에 따른 전위가 입력된다.
다음으로, 도 12에 나타낸 화소의 동작에 대해서 도 13의 타이밍 차트를 참조하여 설명한다. 이때, 도 13에 있어서 1화면의 화상을 표시하는 기간에 해당하는 1프레임 기간은, 초기화 기간, 역치기록 기간, 데이터기록 기간 및 발광 기간으로 분할된다.
이때, 발광소자(1216)의 대향전극(1223)에는 V1의 전위가 공급되고, Vth1과 Vth2 중 큰 값을 Vth라고 하면, 전위공급선(1222)에는 V1-Vth-α(α: 임의의 양수)의 전위가 공급된다. 또한 전원선(1221)에는, 어드레스 기간에는 V1, 발광 기간에는 V2의 전위가 공급된다. 단, V2 > V1이다.
여기에서는 동작을 설명하기 위해서, 발광소자(1216)의 대향전극(1223)의 전위는, 어드레스 기간에 있어서의 전원선(1221)의 전위와 같다고 했다. 그러나 발광소자(1216)가 발광하기 위해 필요한 최소 전위차를 VEL이라고 하면 대향전극(123)의 전위는 V1-Vth-α-VEL의 전위보다 큰 값이면 된다. 또한 발광 기간에 있어서의 전원선(1221)의 전위 V2는, 대향전극(1223)의 전위와 발광소자(1216)가 발광하기 위해 필요한 최소 전위차(VEL)를 합한 값보다 크면 된다. 그러나, 설명을 위해 여기에서는 대향전극(1223)의 전위를 V1이라고 하므로, V2는 V1 + VEL보다 큰 값이면 된다.
우선, 도 13의 (A)에 나타낸 바와 같이 초기화 기간에는, 제1 스위치(1212) 및 제5 스위치(1204)를 오프 상태로 하고 제2 스위치(1213), 제3 스위치(1214) 및 제4 스위치(1203)를 온 상태로 한다. 이때, 제1 트랜지스터(1201)의 제1 전극은 소스 전극이 되고, 그 전위는 V1-Vth-α다. 한편, 제1 트랜지스터(1201)의 게이트 전극의 전위는 V1이 된다. 따라서, 제1 트랜지스터(1201)의 게이트-소스 전압 Vgs는 Vth + α가 되고, 제1 트랜지스터(1201)는 온 상태가 된다. 그리고, 제1 트랜지스터(1201)의 게이트 전극과 제1 전극 사이에 배치된 용량소자(1215)에 Vth + α가 보유된다.
다음으로, 도 13의 (B)에 나타내는 역치기록 기간에는, 제3 스위치(1214)를 오프 상태로 한다. 따라서 제1 트랜지스터(1201)의 제1 전극 즉 소스 전극의 전위는 점차 상승하여 V1-Vth1에 도달하면, 제1 트랜지스터(1201)는 오프 상태가 된다. 따라서, 용량소자(1215)에 보유되는 전압은 Vth1이 된다.
다음으로, 도 13의 (C)에 나타내는 데이터기록 기간에 있어서는, 제2 스위치(1213)를 오프 상태로 한 후, 제1 스위치(1212)를 온 상태로 하여 신호선(1217)으로부터 휘도 데이터에 따른 전위(V1 + Vdata)를 입력한다. 이때, 용량소자(1215)에 보유되는 전압 Vcs는 Vth1 + Vdata가 되고, 제1 트랜지스터(1201)는 온 상태가 된다. 이때, Vdata≤0의 전위를 입력했을 경우, 제1 트랜지스터(1201)는 오프 상태가 되어 발광소자(1216)를 비발광으로 할 수 있다.
다음으로, 도 13의 (D)에 나타내는 발광 기간에는, 제1 스위치(1212)를 오프 상태로 하고 전원선(1221)의 전위를 V2로 설정한다. 이때, 제1 트랜지스터(1201)의 게이트-소스 전압 Vgs는 Vth1 + Vdata과 같으며, 이것에 따른 전류가 제1 트랜지스터(1201) 및 발광소자(1216)에 흘러, 발광소자(1216)가 발광한다.
이러한 동작에 의해, 발광소자(1216)에 흐르는 전류는, 제1 트랜지스터(1201)의 동작영역이 포화영역인지 선형영역인지에 상관없이 제1 트랜지스터(1201)의 역치전압(Vth1)에 의존하지 않는다.
또한, 도 13의 (E)에 나타내는 다음 1프레임 기간에 있어서의 초기화 기간에는, 제4 스위치(1203)를 오프 상태로 하고 제2 스위치(1213), 제3 스위치(1214) 및 제5 스위치(1204)를 온 상태로 한다. 이때, 제2 트랜지스터(1202)의 제1 전극은 소스 전극이 되고, 그 전위는 V1-Vth-α다. 한편, 제2 트랜지스터(1202)의 게이트 전극의 전위는 V1이 된다. 따라서, 제2 트랜지스터(1202)의 게이트-소스 전압 Vgs는 Vth + α가 되고, 제2 트랜지스터(1202)는 온 상태가 된다. 그리고, 제2 트랜지스터(1202)의 게이트 전극과 제1 전극 사이에 배치된 용량소자(1215)에 Vth + α가 보유된다.
다음으로, 도 13의 (F)에 나타내는 역치기록 기간에는, 제3 스위치(1214)를 오프 상태로 한다. 따라서 제2 트랜지스터(1202)의 제1 전극 즉 소스 전극의 전위는 점차 상승하여 V1-Vth2에 도달하면, 제2 트랜지스터(1202)는 오프 상태가 된다. 따라서, 용량소자(1215)에 보유되는 전압은 Vth2이 된다.
다음으로, 도 13의 (G)에 나타내는 데이터기록 기간에 있어서는, 제2 스위치(1213)를 오프 상태로 한 후, 제1 스위치(1212)를 온 상태로 하여 신호선(1217) 으로부터 휘도 데이터에 따른 전위(V1 + Vdata)를 입력한다. 이때, 용량소자(1215)에 보유되는 전압 Vcs는 Vth2 + Vdata가 되고, 제2 트랜지스터(1202)는 온 상태가 된다.
다음으로, 도 13의 (H)에 나타내는 발광 기간에는, 제1 스위치(1212)를 오프 상태로 하고 전원선(1221)의 전위를 V2로 한다. 이때, 제2 트랜지스터(1202)의 게이트-소스 전압 Vgs는 Vth2 + Vdata와 같고, 이것에 따른 전류가 제2 트랜지스터(1202) 및 발광소자(1216)에 흘러, 발광소자(1216)가 발광한다.
제2 트랜지스터(1202)의 동작영역이 포화영역인지 선형영역인지에 상관없이, 발광소자(1216)에 흐르는 전류는 역치전압(Vth2)에 의존하지 않는다.
따라서, 제1 트랜지스터(1201)나 제2 트랜지스터(1202)를 사용해서 발광소자에 공급하는 전류를 제어함으로써, 트랜지스터의 역치전압의 편차에 기인한 전류치의 편차를 억제할 수 있고, 휘도 데이터에 따른 전류치를 발광소자(1216)에 공급할 수 있다. 이때, 제1 트랜지스터(1201), 제2 트랜지스터(1202)를 전환하여 사용함으로써 하나의 트랜지스터에 가해지는 부하를 줄임으로써 트랜지스터의 시간에 따른 역치의 변화를 줄일 수 있다.
따라서, 제1 트랜지스터(1201), 제2 트랜지스터(1202)의 역치전압에 기인한 휘도의 편차를 억제할 수 있다. 또한 대향전극의 전위를 일정하게 고정하므로 소비 전력을 낮출 수 있다.
또한, 제1 트랜지스터(1201), 제2 트랜지스터(1202)를 포화영역에서 동작시키는 경우, 발광소자(1216)의 열화에 의한 각각의 트랜지스터에 흐르는 전류의 편 차도 억제할 수 있다.
이때, 제1 트랜지스터(1201), 제2 트랜지스터(1202)를 포화영역에서 동작시켰을 경우, 이들 트랜지스터의 채널 길이 L은 길수록 바람직하다.
또한 초기화 기간에, 발광소자(1216)에 역방향 바이어스 전압을 인가하므로, 발광소자에 있어서의 단락 부분을 절연화할 수 있고, 발광소자의 열화를 억제할 수 있다. 따라서, 발광소자의 수명을 연장할 수 있다.
한편, 트랜지스터의 역치전압의 편차에 기인하는 전류치의 편차를 억제할 수 있으므로, 그 트랜지스터에 의해 제어되는 전류의 공급 지점은 특별히 한정되지 않는다. 따라서 도 12에 나타낸 발광소자(1216)에는, EL소자(유기 EL소자, 무기 EL소자 또는 유기물 및 무기물을 포함하는 EL소자), 전자방출소자, 액정소자, 전자 잉크 등을 적용할 수 있다.
또한 제1 트랜지스터(1201), 제2 트랜지스터(1202)는 발광소자(1216)에 공급하는 전류치를 제어하는 기능이 있으면 되고, 트랜지스터의 종류는 특별히 한정되지 않는다. 따라서 결정성 반도체막을 사용한 박막 트랜지스터(TFT), 비정질 실리콘이나 다결정 실리콘으로 대표되는 비단결정 반도체막을 사용한 박막 트랜지스터, 반도체기판이나 SOI기판을 사용해서 형성되는 MOS형 트랜지스터, 접합형 트랜지스터, 바이폴러 트랜지스터, 유기반도체나 카본 나노튜브를 사용한 트랜지스터, 또는 그 외의 트랜지스터를 적용할 수 있다.
제1 스위치(1212)는 화소의 계조에 따른 신호를 용량소자에 입력하는 타이밍을 선택한다. 제2 스위치(1213)는 제1 트랜지스터(1201) 또는 제2 트랜지스 터(1202)의 게이트 전극에 소정의 전위를 인가하는 타이밍을 선택한다. 제3 스위치(1214)는 용량소자(1215)에 기록된 전위를 초기화하기 위한 소정의 전위를 인가하는 타이밍을 선택한다. 따라서 제1 스위치(1212), 제2 스위치(1213), 제3 스위치(1214)는 상기 기능이 있는 한 특별히 한정되지 않는다. 예를 들면, 트랜지스터나 다이오드로 해도 되고, 그것들을 조합한 논리회로로 해도 된다. 이때, 제1 내지 제3 스위치는, 상기 타이밍으로 신호 혹은 전위를 화소에 인가할 수 있으면 반드시 필요하지는 않다. 또한 제4 스위치(1203) 및 제5 스위치(1204)는 특별히 한정되지 않고, 예를 들면, 트랜지스터나 다이오드로 해도 되고, 그것들을 조합한 논리회로로 해도 된다.
제1 스위치(1212), 제2 스위치(1213), 제3 스위치(1214), 제4 스위치(1203), 제5 스위치(1204)에 n채널형 트랜지스터를 사용할 경우, n채널형 트랜지스터만으로 화소를 구성할 수 있으므로, 제조 공정의 간략화를 꾀할 수 있다. 또한 화소를 구성하는 트랜지스터의 반도체층에 아모포스 반도체나 세미 아모포스 반도체(혹은 미결정 반도체라고도 한다) 등의 비정질 반도체를 사용할 수 있다. 예를 들면 아모포스 반도체로서 아모포스 실리콘(a-Si:H)을 들 수 있다. 이것들 비정질 반도체를 사용함으로써, 더욱 제조 공정의 간략화가 가능하다. 따라서, 제조 비용의 삭감 및 제품 비율의 향상을 꾀할 수 있다.
이때, 제1 스위치(1212), 제2 스위치(1213), 제3 스위치(1214), 제4 스위치(1203), 제5 스위치(1204)에 트랜지스터를 사용할 경우, 트랜지스터의 극성(도전형)은 특별히 한정되지 않는다. 다만, 오프 전류가 적은 트랜지스터를 사용하는 것 이 바람직하다.
또한 제1 트랜지스터(1201)와 제4 스위치(1203) 및 제2 트랜지스터(1202)와 제5 스위치(1204)는, 도 41에 나타낸 바와 같이 각각 교체될 수 있다. 즉, 제1 트랜지스터(1201) 및 제2 트랜지스터(1202)의 제1 전극은 용량소자(1215)를 통해 제1 트랜지스터(1201) 및 제2 트랜지스터(1202)의 게이트 전극에 접속된다. 제1 트랜지스터(1201)의 제2 전극은 제4 스위치(1203)를 통해 전원선(1221)과 접속되고, 제2 트랜지스터(1202)는 제5 스위치(1204)를 통해 전원선(1221)과 접속된다.
도 12 및 도 41에서는 트랜지스터와 스위치를 세트로 해서, 즉 제1 트랜지스터(1201)와 제4 스위치(1203), 제2 트랜지스터(1202)와 제5 스위치(1204)를 세트로 해서 병렬로 배치하는 소자의 수가 2인 경우에 대해서 나타냈다. 그러나 병렬로 배치하는 수는 특별히 한정되지 않는다.
도 6의 표시장치에 본 실시예에 나타낸 화소를 적용함으로써, 실시예 1과 같이 각 행에서 데이터기록 기간만 중복되지 않으면, 각 행에서 초기화 시작 시기를 자유롭게 설정할 수 있다. 또한 각 화소는 자신의 어드레스 기간을 제외하고 발광할 수 있으므로, 1프레임 기간에 대한 발광 기간의 비율(즉, 듀티비)을 상당히 크게 할 수 있고, 대략 100%로 할 수도 있다. 따라서, 휘도의 편차가 적고 듀티비가 높은 표시장치를 얻을 수 있다.
또한 역치기록 기간을 길게 설정할 수 있으므로, 발광소자에 흐르는 전류치를 제어하는 트랜지스터의 역치전압을 더 정확하게 용량소자에 기록할 수 있다. 따라서, 표시장치로서의 신뢰성이 향상된다.
한편, 실시예 3과 같이 전위공급선(1222)은 다른 행의 배선과 공유할 수 있다. 또한 실시예 4와 같이 제1 트랜지스터(1201) 및 제2 트랜지스터(1202) 각각에, 트랜지스터가 직렬로 접속된 멀티 게이트형 트랜지스터나 병렬로 배치된 트랜지스터를 사용해도 된다. 이에 한정되지 않고, 본 실시예는, 실시예 1 내지 4에 나타낸 화소 구성에도 적용할 수도 있다.
(실시예 6)
본 실시예에서는 실시예 1과는 다른 구성의 화소를 나타낸다. 실시예 1과 유사한 구성에는 공통된 부호로 나타내고, 동일 부분 또는 유사한 기능을 가지는 부분의 상세한 설명은 생략한다. 이때, 이 부분들은 실시예 1과 유사한 방식으로 동작시키는 것으로 한다.
본 실시예에서는 발광소자(116)에 강제적으로 전류가 흐르지 않도록 하는 화소 구성에 관하여 설명한다. 즉, 비발광 상태를 강제적으로 만드는 것에 의해, 잔상이 거의 나타나지 않고, 동영상 특성이 우수한 표시장치를 얻는 것을 목적으로 한다.
이러한 화소 구성의 하나를 도 29에 나타낸다. 도 29에 나타내는 화소에는, 도 1의 화소가 가지는 트랜지스터(111), 제1 스위치(112), 제2 스위치(113), 제3 스위치(114), 용량소자(115), 발광소자(116) 외에도, 제4 스위치(2901)가 포함된다. 화소는 신호선(117), 제1 주사선(118), 제2 주사선(119), 제3 주사선(120), 전원선(121) 및 전위공급선(122) 외에도, 제4 주사선(2902)에 접속된다.
도 29에 있어서, 제4 스위치(2901)는, 용량소자(115)와 병렬로 접속된다. 따 라서 제4 스위치(2901)가 온 상태가 되면 트랜지스터(111)의 게이트 전극과 제1 전극은 단락된다. 그러면, 용량소자(115)에 보유된 트랜지스터(111)의 게이트-소스 전압을 0V로 할 수 있으므로, 트랜지스터(111)는 오프 상태가 되고, 발광소자(116)를 비발광으로 할 수 있다. 이때, 제4 스위치(2901)에 있어서 온 오프의 제어는, 제4 주사선(2902)에 입력되는 신호에 의해 화소 한 행씩 각각 주사한다.
이러한 동작에 의해, 화소에 기록된 신호를 소거한다. 따라서, 다음 초기화 기간까지는 강제적으로 비발광 상태가 되는 소거 기간이 설정된다. 즉, 흑색 표시가 삽입된다. 따라서, 잔상을 더 적게 인식하게 되어, 동영상 특성의 향상을 꾀할 수 있다.
한편, 표시장치의 계조를 표현하는 구동방식에는, 아날로그 계조방식과 디지털 계조방식이 있다. 아날로그 계조방식에는, 발광소자의 발광 강도를 아날로그로 제어하는 방식과, 발광소자의 발광 시간을 아날로그로 제어하는 방식이 있다. 두 방식 중에서, 아날로그 계조방식에 있어서는 발광소자의 발광 강도를 아날로그로 제어하는 방식이 주로 이용되고 있다. 한편, 디지털 계조방식에서는 디지털 제어로 발광소자를 온 오프시켜, 계조를 표현하고 있다. 디지털 계조방식의 경우, 디지털 신호로 처리할 수 있으므로 노이즈에 강하다는 장점이 있다. 그러나, 두 상태, 즉 발광상태와 비발광 상태밖에 없으므로, 2계조밖에 표현할 수 없다. 이 때문에, 별도의 방법을 조합하여, 다계조화를 꾀하고 있다. 다계조화를 위한 방법으로는, 화소의 발광 면적에 비중을 두고 그 선택에 의해 계조표시를 행하는 면적계조방식과, 발광 시간에 비중을 두고 그 선택에 의해 계조표시를 행하는 시간계조방식이 있다.
디지털 계조방식과 시간계조방식을 조합하는 경우, 도 42에 나타낸 바와 같이 1프레임 기간을 복수의 서브프레임 기간(SFn)으로 분할한다. 각 서브프레임 기간은, 초기화 기간, 역치기록 기간 및 데이터기록 기간을 포함하는 어드레스 기간(Ta)과, 발광 기간(Ts)을 포함한다. 이때, 서브프레임 기간은 표시 비트수 n에 따른 수를 1프레임 기간에 설정한다. 또한 각 서브프레임 기간에 있어서 발광 기간의 길이의 비교를 2(n-1):2(n-2):···:2:1로 설정하고, 각 발광 기간에서 발광소자의 발광, 혹은 비발광을 선택하고, 발광소자가 발광하고 있는 1프레임 기간 동안 총 시간의 차이를 이용해서 계조를 표현한다. 1프레임 기간에 있어서, 발광하는 총 시간이 길면 휘도가 높고, 짧으면 휘도가 낮아진다. 이때, 도 42에 있어서는 4비트 계조의 예를 나타내는데, 1프레임 기간은 4개의 서브프레임 기간으로 분할되어, 발광 기간의 조합에 의해, 24 = 16계조를 표현할 수 있다. 이때, 발광 기간의 길이의 비를 2의 제곱의 비로 하지 않더라도, 계조표현은 가능하다. 또한 서브프레임 기간을 더 분할해도 된다.
이때, 상기한 바와 같이 시간계조방식을 사용해서 다계조화를 꾀할 경우, 하위 비트의 발광 기간의 길이는 짧다. 따라서 발광 기간의 종료 후 즉시 다음 서브프레임 기간의 데이터기록 동작을 시작하려고 하면, 이전의 서브프레임 기간의 데이터기록 동작과 중복되어, 정상적인 동작을 할 수 없게 된다. 따라서 상기와 같이 서브프레임 기간에 소거 기간을 설정함으로써, 모든 행에 필요한 데이터기록 기간보다 짧은 발광도 표현할 수 있다. 다시 말해, 발광 기간을 자유롭게 설정할 수 있 다.
본 발명은 표시 아날로그 계조에서 특히 효과적이다. 또한 디지털 계조방식과 시간계조방식을 조합한 방식에 있어서도, 발광 기간을 자유롭게 설정할 수 있으므로, 소거 기간을 설정하는 것은 효과적이다.
전원선(121)으로부터 트랜지스터(111)를 통해 발광소자(116)의 화소전극까지의 전류의 경로에 다른 스위치를 설치하고, 각 행마다 화소를 주사해서 그 스위치를 오프 상태로 함으로써 소거 기간을 설정해도 된다.
이러한 구성의 하나를 도 30에 나타낸다. 도 30의 구성은, 도 1의 화소 구성에 더해, 제4 스위치(3001)가 트랜지스터(111)의 제2 전극과 전원선(121) 사이에 접속된다. 제4 스위치(3001)의 온 오프는, 제4 주사선(3002)에 입력되는 신호에 의해 제어된다.
트랜지스터(111)의 제1 전극과 발광소자(116)의 화소전극의 접속점을 노드(3003)라고 하면, 도 37에 나타낸 바와 같이 제4 스위치(3701)를 노드(3003)와 트랜지스터(111)의 제1 전극 사이에 접속해도 된다. 제4 스위치(3701)의 온 오프는 제4 주사선(3702)에 입력되는 신호에 의해 제어된다.
따라서, 제4 스위치를 오프 상태로 함으로써 소거 기간을 설정할 수도 있다. 또한 실시예 1과 마찬가지로 도 30 및 도 37에 나타내는 화소를 동작시킬 때에, 초기화 기간에 제4 스위치를 오프 상태로 함으로써 소비 전력을 저감할 수도 있다.
이때, 도 30 및 도 37에 한정되지 않고, 도 43에 나타낸 바와 같이 노드(3003)와 발광소자(116)의 화소전극 사이에 제4 스위치(4301)를 접속해도 소거 기간을 설정할 수 있다. 또한 도 44에 나타낸 바와 같이 트랜지스터(111)의 제2 전극과 제2 스위치(113)의 접속점과 전원선(121) 사이에 제4 스위치(4401)를 접속해도 소거 기간을 설정할 수 있다.
또한 트랜지스터(111)의 게이트 전극에 전위를 입력함으로써 강제적으로 소거 기간을 형성해도 된다.
이러한 구성의 하나를 도 31에 나타낸다. 도 31의 구성에는, 도 1의 화소 구성에 더해 정류소자(3101)가 포함되고, 그 정류소자(3101)를 통해 트랜지스터(111)의 게이트 전극과 제4 주사선(3102)이 접속된다. 이때, 트랜지스터(111)가 n채널형 트랜지스터이면, 정류소자(3101)는 트랜지스터(111)의 게이트 전극으로 제4 주사선(3102)에 전류가 흐르도록 접속된다. 제4 주사선(3102)으로는, 트랜지스터(111)를 강제적으로 오프 상태로 할 때에만 L레벨의 신호가 입력되고, 그 이외는 H레벨의 신호가 입력된다. 그리고, 제4 주사선이 H레벨일 때에는, 정류소자(3101)에는 전류가 흐르지 않고, L레벨이 되면 트랜지스터(111)로부터 제4 주사선(3102)에 전류가 흐른다. 이렇게 제4 주사선(3102)에 전류를 흘려보냄으로써, 용량소자(115)에 보유되는 전위를 트랜지스터(111)의 역치전압(Vth) 이하로 하고, 트랜지스터(111)를 강제적으로 오프 상태로 한다. 이때, L레벨의 전위는, 트랜지스터(111)의 게이트 전극의 전위가 L레벨의 전위에서 정류소자(3101)의 순방향 역치전압만큼 높은 전위 이하가 되지 않도록 고려하여 결정해야 한다. 또한 이 L레벨의 전위로 제1 스위치(112) 및 제2 스위치(113)가 오프 상태가 되는 스위치를 사용할 경우에는, 제4 주사선(3102)을 제1 주사선(118) 또는 제2 주사선(119)로 대체해도 된다.
이때, 화소 구성은 강제적으로 비발광으로 하는 수단을 가지면 흑색 표시가 삽입됨으로써 잔상을 더 적게 할 수 있으므로, 상기의 구성에 특별히 한정되지 않는다.
이때, 정류소자(3101)로는, 도 39b에 나타낸 쇼트키-배리어 다이오드, PIN 다이오드, PN 다이오드, 다이오드 접속되어 있는 트랜지스터 등을 사용할 수 있다.
이때, 본 실시예에 나타낸 소거 기간을 설정하기 위한 스위치는, 전술한 도 1에 한정되지 않고, 그 외의 실시예에 나타낸 화소 구성에도 적용할 수도 있다.
이러한 스위치를 설치하지 않아도 초기화 기간을 길게 설정함으로써 초기화 기간이 소거 기간을 겸할 수 있다. 따라서, 실시예 1 내지 5에 기재한 화소를 동작할 때, 잔상을 적게 하기 위해 흑색 표시시키고자 하는 기간을 초기화 기간의 길이로 설정함으로써 동영상 특성의 향상을 꾀할 수 있다. 또한 발광 기간에 있어서 전원선(121)의 전위를 대향전극(123)의 전위와 동일하게 함으로써 흑색 표시를 삽입해도 된다.
이때, 도 30에 나타낸 화소 구성에 있어서는, 데이터기록 기간에 트랜지스터(111)가 온 상태가 되었을 경우, 제4 스위치(3001)를 오프 상태로 함으로써 트랜지스터(111)에 흐르는 전류를 차단할 수 있다. 따라서, 트랜지스터(111)의 소스 전극과 접속되어 있는 용량소자(115)의 제2 전극의 전위의 변동을 억제할 수 있으므로, 더 정확하게 용량소자(115)에 Vth + Vdata의 전압을 보유시킬 수 있게 된다. 따라서, 휘도 데이터에 따른 보다 정확한 전류를 발광소자(116)에 공급할 수 있다.
또한 도 37에 나타낸 화소 구성에 있어서도, 데이터기록 기간에 제4 스위 치(3701)를 오프 상태로 함으로써 용량소자(115)의 제2 전극의 전위의 변동을 억제할 수 있으므로, 더 정확하게 용량소자(115)에 Vth + Vdata의 전압을 보유시킬 수 있게 된다. 따라서, 휘도 데이터에 따른 보다 정확한 전류를 발광소자(116)에 공급할 수 있다.
이때, 본 실시예에 나타낸 화소는, 실시예 1에 나타낸 표시장치에 적용할 수 있다. 이상으로부터, 휘도의 편차가 적고, 이기는 동영상 특성이 우수한 표시장치를 얻을 수 있다.
(실시예 7)
본 실시예에서는 발광소자에 공급하는 전류치를 제어하는 트랜지스터에 p채널형 트랜지스터를 적용했을 경우에 대해서 도 14를 참조하여 설명한다.
도 14에 나타내는 화소에는, 트랜지스터(1411), 제1 스위치(1412), 제2 스위치(1413), 제3 스위치(1414), 용량소자(1415), 발광소자(1416)가 포함된다. 이때, 화소는 신호선(1417), 제1 주사선(1418), 제2 주사선(1419), 제3 주사선(1420), 전원선(1421) 및 전위공급선(1422)에 접속된다. 본 실시예에 있어서, 트랜지스터(1411)는 p채널형 트랜지스터로 하고, 그 게이트-소스 전압의 절대치(|Vgs|)가 역치전압(|Vth|)을 초과했을 때(Vgs가 Vth 미만일 때) 온 상태가 되는 것으로 한다. 또한 발광소자(1416)의 화소전극은 음극, 대향전극(1423)은 양극으로 한다. 또한, 트랜지스터의 게이트-소스 전압의 절대치를 |Vgs|, 역치의 절대치를 |Vth|이라고 하고, 전원선(1421) 및 전위공급선(1422), 신호선(1417)을 각각 제1 배선, 제2 배선, 제3 배선이라고도 한다.
트랜지스터(1411)의 제1 전극(소스 전극 및 드레인 전극의 한쪽)은, 발광소자(1416)의 화소전극에 접속되고, 제2 전극(소스 전극 및 드레인 전극의 다른 쪽)은 전원선(1421)에 접속되며, 게이트 전극은 제2 스위치(1413)을 통해 전원선(1421)과 접속된다. 또한 트랜지스터(1411)의 게이트 전극은, 제1 스위치(1412)를 통해 신호선(1417)과도 접속되고, 제1 전극은 제3 스위치(1414)를 통해 전위공급선(1422)과도 접속된다.
또한, 트랜지스터(1411)의 게이트 전극과 제1 전극 사이에 용량소자(1415)가 접속된다. 즉, 용량소자(1415)의 제1 전극은 트랜지스터(1411)의 게이트 전극에, 제2 전극은 트랜지스터(1411)의 제1 전극에 접속된다. 이때, 용량소자(1415)는, 배선, 반도체층이나 전극 사이에 절연막을 개재하여 형성해도 되고, 트랜지스터(1411)의 게이트 용량을 사용해서 생략할 수도 있다.
이때, 제1 주사선(1418), 제2 주사선(1419), 제3 주사선(1420)에 신호를 입력함으로써, 각각 제1 스위치(1412), 제2 스위치(1413), 제3 스위치(1414)의 온 오프가 제어된다.
신호선(1417)에는, 비디오신호에 해당하는 화소의 계조에 따른 신호, 즉 휘도 데이터에 따른 전위가 입력된다.
다음으로, 도 14에 나타낸 화소의 동작에 대해서 도 15의 타이밍 차트 및 도 16a 내지 16d를 참조하여 설명한다. 이때, 도 14에 있어서 1화면의 화상을 표시하는 기간에 해당하는 1프레임 기간은, 초기화 기간, 역치기록 기간, 데이터기록 기간 및 발광 기간으로 분할된다. 또한 초기화 기간, 역치기록 기간, 데이터기록 기 간을 통틀어서 어드레스 기간이라고 한다. 1프레임 기간은 특별히 한정되지 않지만, 화상이 깜박거리는 것을 느끼지 않도록 적어도 1/60초 이하로 하는 것이 바람직하다.
이때, 발광소자(1416)의 대향전극(1423)에는 V1의 전위가, 전위공급선(1422)에는 V1 + |Vth| + α(α: 임의의 양수)의 전위가 입력된다. 또한 전원선(1421)에는, 어드레스 기간은 V1, 발광 기간에는 V2의 전위가 입력된다. 다만, V2 < V1로 한다.
여기에서는 동작을 설명하기 위해서, 발광소자(1416)의 대향전극(1423)의 전위는 어드레스 기간에 있어서의 전원선(1421)의 전위와 같다고 했다. 그러나 발광소자(1416)가 발광하기 위해 필요한 최소 전위차를 VEL이라고 하면 대향전극(1423)의 전위는 V1 + |Vth| + VEL의 전위보다 낮은 값으로 하면 된다. 또한 발광 기간에 있어서의 전원선(1421)의 전위 V2는, 대향전극(1423)의 전위로부터 발광소자(1416)가 발광하기 위해 필요한 최소 전위차(VEL)를 뺀 값보다 작은 값으로 하면 되지만, 설명을 위해 여기에서는 대향전극(1423)의 전위를 V1이라고 하고, V2는 V1-VEL보다 작은 값으로 하면 된다.
우선, 도 15의 (A) 및 도 16a에 나타낸 바와 같이 초기화 기간에는, 제1 스위치(1412)를 오프 상태로 하고 제2 스위치(1413) 및 제3 스위치(1414)를 온 상태로 한다. 이때, 트랜지스터(1411)의 제1 전극은 소스 전극이 되고, 그 전위는 전위공급선(122)과 마찬가지인 V1 + |Vth| + α가 된다. 한편, 게이트 전극의 전위는 V1이 된다. 따라서, 트랜지스터(1411)의 게이트-소스 전압의 절대치|Vgs|은 |Vth| + α가 되고, 트랜지스터(1411)는 온 상태가 된다. 그리고, 트랜지스터(1411)의 게이트 전극과 제1 전극 사이에 설치된 용량소자(1415)에 |Vth| + α가 보유된다.
다음으로, 도 15의 (B) 및 도 16b에 나타내는 역치기록 기간에는, 제3 스위치(1414)를 오프 상태로 한다. 따라서 트랜지스터(1411)의 제1 전극 즉 소스 전극의 전위가 점차 하강하여 V1 + |Vth|에 도달하면, 트랜지스터(1411)는 오프 상태가 된다. 따라서, 용량소자(1415)에 보유되는 전압은 |Vth|이 된다.
그 후의 도 15의 (C) 및 도 16c에 나타내는 데이터기록 기간에 있어서는, 제2 스위치(1413)를 오프 상태로 한 후, 제1 스위치(1412)를 온 상태로 하여 신호선(1417)으로부터 휘도 데이터에 따른 전위(V1-Vdata)를 입력한다. 이때, 용량소자(1415)에 보유되는 전압 Vcs는, 용량소자(1415) 및 발광소자(1416)의 정전용량을 각각 C1, C2이라고 하면 식 (5)과 같이 나타낼 수 있다.
[식 (5)]
Figure 112006087724121-pat00005
이때, 발광소자(1416)는 용량소자(1415)에 비해 막 두께가 얇고 전극면적이 넓으므로, C2 > > C1이 된다. 따라서, C2/(C1 + C2) ≒ 1로부터 용량소자(1415)에 보유되는 전압 Vcs는 식 (6)이 되고, 트랜지스터(1411)는 온 상태가 된다.
[식 (6)]
Figure 112006087724121-pat00006
다음으로, 도 15의 (D) 및 도 16d에 나타내는 발광 기간에는, 제1 스위 치(1412)를 오프 상태로 하고 전원선(1421)의 전위를 V2로 한다. 이때, 트랜지스터(1411)의 게이트-소스 전압은 Vgs = -Vdata-|Vth|이며, 이에 따른 전류가 트랜지스터(1411) 및 발광소자(1416)에 흘러, 발광소자(1416)가 발광한다.
이때, 발광소자에 흐르는 전류 I는, 트랜지스터(1411)를 포화영역에서 동작시켰을 경우, 식 (7)로 나타낸다.
[식 (7)]
Figure 112006087724121-pat00007
트랜지스터(1411)는 p채널형 트랜지스터이므로, Vth는 0보다 작다. 따라서, 식 (7)은 식 (8)로 변형할 수 있다.
[식 (8)]
Figure 112006087724121-pat00008
또한 트랜지스터(1411)를 선형영역에서 동작시켰을 경우, 발광소자에 흐르는 전류 I는 식 (9)로 나타낸다.
[식 (9)]
Figure 112006087724121-pat00009
Vth < 0으로부터, 식 (9)는 식 (10)으로 변형할 수 있다.
[식 (10)]
Figure 112006087724121-pat00010
여기에서, W는 트랜지스터(1411)의 채널 폭, L은 채널 길이, μ은 이동도, Cox는 축적 용량을 가리킨다.
식 (8) 및 식 (10)에 따르면, 트랜지스터(1411)의 동작영역이 포화영역인지 선형영역인지에 상관없이, 발광소자(1416)에 흐르는 전류는 트랜지스터(1411)의 역치전압(Vth)에 의존하지 않는다. 따라서, 트랜지스터(1411)의 역치전압의 편차에 기인한 전류치의 편차를 억제할 수 있고, 휘도 데이터에 따른 전류치를 발광소자(1416)에 공급할 수 있다.
따라서, 트랜지스터(1411)의 역치전압에 기인한 휘도의 편차를 억제할 수 있다. 또한 대향전극의 전위를 일정하게 고정하면서 동작을 실행하므로 소비 전력을 낮출 수 있다.
또한, 트랜지스터(1411)를 포화영역에서 동작시키는 경우, 발광소자(1416)의 열화에 의한 휘도의 편차도 억제할 수 있다. 발광소자(1416)가 열화되면, 발광소자(1416)의 VEL은 증가하고, 트랜지스터(1411)의 제1 전극, 즉 트랜지스터(1411)의 소스 전극의 전위는 감소한다. 이때, 트랜지스터(1411)의 소스 전극은 용량소자(1415)의 제2 전극에 접속되고, 트랜지스터(1411)의 게이트 전극은 용량소자(1415)의 제1 전극에 접속되고, 게이트 전극 측은 부유 상태로 되어 있다. 따라 서 소스 전위의 감소에 따라, 소스 전위가 감소하는 만큼 트랜지스터(1411)의 게이트 전위도 감소한다. 따라서, 트랜지스터(1411)의 Vgs는 변화되지 않는다. 따라서 발광소자가 열화되더라도 트랜지스터(1411) 및 발광소자(1416)에 흐르는 전류에 영향을 주지 않는다. 또한, 식 (8)에 있어서도 발광소자에 흐르는 전류 I는 소스 전위나 드레인 전위에 의존하지 않는다는 것을 알 수 있다.
따라서, 트랜지스터(1411)를 포화영역에서 동작시키는 경우, 트랜지스터(1411)의 역치전압의 편차 및 발광소자(1416)의 열화에 기인한 휘도의 편차를 억제할 수 있다.
이때, 트랜지스터(1411)를 포화영역에서 동작시켰을 경우, 항복 현상이나 채널 길이 변조에 의한 전류량의 증가를 억제하기 위해서, 트랜지스터(1411)의 채널 길이 L은 길수록 바람직하다.
또한 초기화 기간에 있어서 발광소자(1416)에 역방향 바이어스 전압을 인가하므로, 발광소자에 있어서의 단락 장소를 절연화하거나, 발광소자의 열화를 억제할 수 있다. 따라서, 발광소자의 수명을 연장할 수 있다.
한편, 도 14에 나타낸 발광소자(1416)는 특별히 한정되지 않고, EL소자(유기 EL소자, 무기 EL소자 또는 유기물 및 무기물을 포함하는 EL소자), 전자방출소자, 액정소자, 전자 잉크 등을 적용할 수 있다.
또한 트랜지스터(1411)에는 발광소자(1416)에 공급하는 전류치를 제어하는 기능이 있으면 되고, 트랜지스터의 종류는 특별히 한정되지 않는다. 따라서 결정성 반도체막을 사용한 박막 트랜지스터(TFT), 비정질 실리콘이나 다결정 실리콘으로 대표되는 비단결정 반도체막을 사용한 박막 트랜지스터, 반도체기판이나 SOI기판을 사용해서 형성되는 MOS형 트랜지스터, 접합형 트랜지스터, 바이폴러 트랜지스터, 유기반도체나 카본 나노튜브를 사용한 트랜지스터, 또는 그 외의 트랜지스터를 적용할 수 있다.
제1 스위치(1412)는 화소의 계조에 따른 신호를 용량소자에 입력하는 타이밍을 선택하고, 제2 스위치(1413)는 트랜지스터(1411)의 게이트 전극에 소정의 전위를 인가하는 타이밍을 선택하고, 제3 스위치(1414)는 용량소자(1415)에 기록된 전위를 초기화하기 위한 소정의 전위를 인가하는 타이밍을 선택한다. 따라서 제1 스위치(1412), 제2 스위치(1413), 제3 스위치(1414)는, 상기 기능이 있으면 특별히 한정되지 않는다. 트랜지스터나 다이오드로 해도 되고, 그것들을 조합한 논리회로로 해도 된다.
이때, 트랜지스터를 사용했을 경우, 그 극성(도전형)은 특별히 한정되지 않는다. 다만, 오프 전류가 적은 트랜지스터를 사용하는 것이 바람직하다. 오프 전류가 적은 트랜지스터로는, LDD영역을 설치한 트랜지스터, 멀티 게이트 구조를 가지는 트랜지스터 등이 있다. n채널형과 p채널형을 모두 사용한 CMOS형 스위치로 해도 된다.
예를 들면, 제1 스위치(1412), 제2 스위치(1413), 제3 스위치(1414)에 p채널형 트랜지스터를 적용했을 경우, 각각의 스위치의 온 오프를 제어하는 주사선에는 온 상태로 하고자 할 때에는 L레벨의 신호가, 오프 상태로 하고자 할 때에는 H레벨의 신호가 입력된다.
이 경우, p채널형 트랜지스터만으로 화소를 구성할 수 있으므로, 제조 공정의 간략화를 꾀할 수 있다.
또한, 도 6의 표시장치에 본 실시예에 나타낸 화소를 적용할 수 있다. 실시예 1과 유사하게, 각 행에서 데이터기록 기간만 중복되지 않으면, 각 행에서 초기화 시작 시기를 자유롭게 설정할 수 있다. 또한 각 화소는 자신의 어드레스 기간을 제외하고 발광할 수 있으므로, 1프레임 기간에 대한 발광 기간의 비율(즉, 듀티비)을 상당히 크게 할 수 있고, 대략 100%로 할 수도 있다. 따라서, 휘도의 편차가 적고 듀티비가 높은 표시장치를 얻을 수 있다.
또한 역치기록 기간을 길게 설정할 수 있으므로, 발광소자에 흐르는 전류치를 제어하는 트랜지스터의 역치전압을 더 정확하게 용량소자에 기록할 수 있다. 따라서, 표시장치로서의 신뢰성이 향상된다.
이때, 실시예 3과 마찬가지로, 전위공급선(1422)은 다른 행의 배선과 공유할 수 있다. 또한 트랜지스터(1411)를 실시예 4 및 5에 나타낸 트랜지스터의 구성을 적용할 수 있다. 또한, 실시예 6에 나타낸 구성 및 동작을 적용하는 것도 가능하다. 이것들에 한정되지 않고, 트랜지스터(1411)는 실시예 1 내지 6에 나타낸 화소 구성에 적용할 수 있다.
이때, 소거 기간을 설정하기 위해서 정류소자를 사용했을 경우, 발광소자에 흐르는 전류를 제어하는 트랜지스터의 극성에 따라 정류소자에 흐르는 전류의 방향을 다르게 할 필요가 있다. 이것을 도 32를 참조하여 설명한다.
트랜지스터(1411)가 p채널형 트랜지스터일 경우에는, 정류소자(3201)는 제4 주사선(3202)으로부터 트랜지스터(1411)의 게이트 전극으로 전류가 흐르도록 접속된다. 제4 주사선(3202)으로는, 트랜지스터(1411)를 강제적으로 오프 상태로 할 때에만 H레벨의 신호를 입력하고, 그 이외는 L레벨의 신호를 입력한다. 그리고, 제4 주사선(3202)이 L레벨일 때, 정류소자(3201)에는 전류가 흐르지 않고, H레벨이 되면 트랜지스터(1411)로부터 제4 주사선(3202)에 전류가 흐른다. 이렇게 전술한 바와 같이 제4 주사선(3202)에 전류를 흘려보냄으로써, 용량소자(1415)에 보유되는 전위를 트랜지스터(1411)의 역치전압의 절대치(|Vth|) 이하로 하고, 트랜지스터(1411)를 강제적으로 오프 상태로 한다. 이때, H레벨의 전위는, 트랜지스터(1411)의 게이트 전극의 전위가 H레벨의 전위에서 정류소자(3201)의 순방향 역치전압만큼 낮은 전위 이상이 되지 않도록 고려하여 결정해야 한다. 이러한 동작에 의해, 흑색 표시가 삽입되고 잔상을 더 적게 인식하게 되어, 동영상 특성을 향상시킬 수 있다.
(실시예 8)
본 실시예에서는 본 발명의 화소의 부분 단면도의 일례에 대해서 도 17을 참조하여 설명한다. 이때, 본 실시예에 있어서 부분 단면도에 나타낸 트랜지스터는, 발광소자에 공급하는 전류치를 제어하는 기능을 가지는 트랜지스터다.
우선, 절연 표면을 가지는 기판(1711) 위에 하지막(1712)을 형성한다. 절연 표면을 가지는 기판(1711)으로는, 유리 기판, 석영기판, 플라스틱 기판(폴리이미드, 아크릴, 폴리에틸렌 테레프탈레이트, 폴리카보네이트, 폴리아릴레이트, 폴리에텔술폰 등), 세라믹 기판 등의 절연성 기판, 금속기판(탄탈, 텅스텐, 몰리브덴 등) 이나 반도체기판 등의 표면에 절연막을 형성한 것도 사용할 수 있다. 다만, 적어도 프로세스 진행중에 발생하는 열을 견딜 수 있는 기판을 사용할 필요가 있다.
하지막(1712)으로는, 산화규소막, 질화규소막 또는 산화질화규소막(SiOｘNｙ) 등의 절연막을 사용하고, 이들 절연막을 단층 또는 2개 이상의 복수 층으로 형성한다. 또한, 하지막(1712)은 스퍼터링법, CVD법 등을 이용해서 형성하면 된다. 본 실시예에서는 하지막(1712)을 단층으로 하지만, 물론 2개 이상의 복수 층으로 해도 된다.
다음으로, 하지막(1712) 위에 트랜지스터(1713)를 형성한다. 트랜지스터(1713)는, 적어도 반도체층(1714)과, 반도체층(1714) 위에 형성된 게이트 절연막(1715)과, 반도체층(1714) 위에 게이트 절연막(1715)을 사이에 두고 형성된 게이트 전극(1716)으로 구성된다. 반도체층(1714)은 소스 영역 및 드레인 영역을 가진다.
반도체층(1714)은 아모포스 실리콘(a-Si:H)뿐만 아니라 실리콘, 실리콘·게르마늄(SiGe) 등을 주성분으로 하는 비정질 반도체, 비정질 상태와 결정 상태가 혼재된 세미 아모포스 반도체, 및 비정질 반도체 내에 0.5nm ~ 20nm의 결정립을 관찰할 수 있는 미결정 반도체로부터 선택된 어느 하나의 비결정성 상태를 가지는 막이나 폴리실리콘(p-Si:H) 등의 결정성 반도체막을 사용할 수 있다. 여기에서, 0.5nm ~ 20nm의 결정립을 관찰할 수 있는 미결정상태는 소위 마이크로크리스털이라고 부른다. 이때, 반도체층(1714)에 비결정성 반도체막을 사용할 경우에는, 스퍼터링법, CVD법 등을 이용해서 형성하면 되고, 결정성 반도체막을 사용할 경우에는, 예를 들면 비결정성 반도체막을 형성한 후 더욱 결정화하면 된다. 또한 필요하다면, 트랜지스터의 역치를 제어하기 위해서 상기 주성분 이외에, 미량의 불순물원소(인, 비소, 붕소 등)를 반도체층(1714)에 함유해도 된다.
다음으로, 반도체층(1714)을 덮어서 게이트 절연막(1715)을 형성한다. 게이트 절연막(1715)에는, 예를 들면 산화규소, 질화규소 또는 질화산화규소 등을 사용해서 단층 또는 복수의 막을 적층시켜서 형성한다. 이때, 성막 방법으로는, CVD법, 스퍼터링법 등을 이용할 수 있다.
계속해서, 반도체층(1714) 위쪽에 게이트 절연막(1715)을 사이에 두고 각각 게이트 전극(1716)을 형성한다. 게이트 전극(1716)은 단층으로 형성해도 되고, 복수의 금속막을 적층해서 형성해도 된다. 또한 그 외에도 탄탈(Ta), 텅스텐(W), 티타늄(Ti), 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 크롬(Cr)으로부터 선택된 원소, 또는 상기 원소를 주성분으로 하는 합금재료 혹은 화합물재료로 형성할 수 있다. 예를 들면 제1 도전층으로서 질화탄탈(TaN)을 사용하고, 제2 도전층으로서 텅스텐(W)을 사용한, 제1 도전막과 제2 도전막으로 이루어지는 게이트 전극으로 해도 된다.
다음으로, 게이트 전극(1716) 또는 레지스트를 형성하여 원하는 형상으로 한 것을 마스크로 사용하고, 반도체층(1714)에 n형 또는 p형의 도전성을 부여하는 불순물을 선택적으로 첨가한다. 이렇게 하여, 반도체층(1714)에, 채널형성영역 및 불순물영역(소스 영역, 드레인 영역, GOLD영역, LDD영역을 포함한다)이 형성된다. 또한 첨가되는 불순물원소의 도전형에 따라 n채널형 트랜지스터, 또는 p채널형 트랜 지스터를 구별해서 제조할 수 있다.
이때, 도 17에서 LDD영역(1720)을 자기정합적으로 제조하기 위해서, 게이트 전극(1716)을 덮도록 실리콘 화합물, 예를 들면 산화 실리콘막, 질화 실리콘막 혹은 산화질화 실리콘막을 형성한 후, 에치백해서 사이드월(1717)을 형성한다. 그 후에 반도체층(1714)에 도전성을 부여하는 불순물을 첨가함으로써, 소스 영역(1718), 드레인 영역(1719) 및 LDD영역(1720)을 형성할 수 있다. 따라서 LDD영역(1720)은 사이드월(1717)의 하부에 위치한다. 이때, 사이드월(1717)은, LDD영역(1720)을 자기정합적으로 형성하기 위해서 설치하는 것이며, 반드시 설치하지 않아도 된다. 또한, 도전성을 부여하는 불순물로는 인, 비소, 붕소 등을 사용할 수 있다.
다음으로, 게이트 전극(1716)을 덮고, 제1 층간 절연막(1730)으로서 제1 절연막(1721), 제2 절연막(1722)을 적층하여 형성한다. 제1 절연막(1721), 제2 절연막(1722)으로는, 산화규소막, 질화규소막 또는 산화질화규소막(SiOｘNｙ) 등의 무기절연막, 혹은 저유전율의 유기수지막(감광성이나 비감광성 유기수지막)을 사용할 수 있다. 또한 실록산을 포함하는 막을 사용해도 된다. 또한, 실록산은, 실리콘(Si)과 산소(O)의 결합으로 골격구조가 구성되는 재료이며, 치환기로는, 유기기(예를 들면 알킬기, 방향족 탄화수소)를 사용할 수 있다. 또한 치환기에 플루오르기를 함유해도 된다.
한편, 제1 절연막(1721), 제2 절연막(1722)에 동일 재료의 절연막을 사용해도 된다. 본 실시예에서는 제1 층간 절연막(1730)을 2층의 적층구조로 했지만, 1층으로 해도 되고, 3층 이상의 적층구조로 해도 된다.
이때, 제1 절연막(1721), 제2 절연막(1722)은, 스퍼터링법, CVD법, 스핀코팅법 등을 이용해서 형성하면 되고, 유기수지막이나 실록산을 포함하는 막을 사용할 경우에는 도포법을 이용해서 형성하면 된다.
그 후에 제1 층간 절연막(1730) 위에 소스 전극 및 드레인 전극(1723)을 형성한다. 또한, 소스 전극 및 드레인 전극(1723)은, 각각 콘택홀을 통해 소스 영역(1718), 드레인 영역(1719)에 접속된다.
이때, 소스 전극 및 드레인 전극(1723)은 은(Ag), 금(Au), 구리(Cu), 니켈(Ni), 백금(Pt), 팔라듐(Pd), 이리듐(Ir), 로듐(Rh), 텅스텐(W), 알루미늄(Al), 탄탈(Ta), 몰리브덴(Mo), 카드뮴(Cd), 아연(Zn), 철(Fe), 티타늄(Ti), 규소(Si), 게르마늄(Ge), 지르코늄(Zr), 바륨(Ba) 등의 금속 또는 그 합금, 혹은 그 금속질화물, 또는 이것들의 적층막을 사용하여 형성할 수 있다.
다음으로, 소스 및 드레인 전극(1723)을 덮어서 제2 층간 절연막(1731)을 형성한다. 제2 층간 절연막(1731)으로는, 무기절연막이나, 수지막, 또는 이것들의 적층을 사용할 수 있다. 무기절연막으로는, 질화규소막, 산화규소막, 산화질화규소막 또는 이것들을 적층한 막을 사용할 수 있다. 수지막으로는, 폴리이미드, 폴리아미드, 아크릴, 폴리이미드 아미드, 에폭시 등을 사용할 수 있다.
제2 층간 절연막(1731) 위에는 화소전극(1724)을 형성한다. 다음으로, 화소전극(1724)의 단부를 덮도록 절연물(1725)을 형성한다. 절연물(1725)은, 후에 형성되는 발광 물질을 포함하는 층(1726)을 양호하게 형성하기 위해, 절연물(1725)의 상단부 또는 하단부가 곡률을 가지는 곡면이 되도록 형성하는 것이 바람직하다. 예 를 들면 절연물(1725)의 재료로서 포지티브형 감광성 아크릴을 사용하는 경우, 절연물(1725)의 상단부에만 곡률반경(0.2μm ~ 3μm)을 가지는 곡면을 갖게 하는 것이 바람직하다. 또한 절연물(1725)로서, 감광성 빛에 의해 에칭제에 불용해성이 되는 네거티브형, 혹은 빛에 의해 에칭제에 용해성이 되는 포지티브형을 모두 사용할 수 있다. 또한, 절연물(1725)의 재료로서 유기물에 한정되지 않고 산화 규소, 산질화규소 등의 무기물도 사용할 수 있다.
다음으로, 화소전극(1724) 및 절연물(1725) 위에 발광 물질을 포함하는 층(1726) 및 대향전극(1727)을 형성한다.
이때, 화소전극(1724)과 대향전극(1727) 사이에 있어서 발광 물질을 포함하는 층(1726)이 개재된 영역에는 발광소자(1728)가 형성된다.
다음으로, 발광소자(1728)의 대해서 도 18a 및 18b를 참조하여 상세히 설명한다. 이때, 도 17에 있어서의 화소전극(1724) 및 대향전극(1727)은, 각각 도 18의 화소전극(1801), 대향전극(1802)에 해당한다. 또한 도 18a에 있어서는, 화소전극을 양극, 대향전극을 음극으로 한다.
도 18a에 나타낸 바와 같이, 화소전극(1801)과 대향전극(1802) 사이에는, 발광층(1813)뿐만 아니라, 정공주입층(1811), 정공수송층(1812), 전자수송층(1814), 전자주입층(1815) 등도 설치된다. 이 층들은 화소전극(1801)의 전위가 대향전극(1802)의 전위보다 높아지도록 전압을 인가했을 때에, 화소전극(1801) 측으로부터 정공이 주입되고 대향전극(1802) 측으로부터 전자가 주입되도록 적층된다.
이러한 발광소자에서, 화소전극(1801)으로부터 주입된 정공과, 대향전 극(1802)으로부터 주입된 전자는 발광층(1813)에서 재결합하여, 발광 물질을 여기상태로 전환한다. 그리고, 여기 상태의 발광 물질이 기저상태에 되돌아올 때에 발광한다. 여기에서, 발광 물질은 루미네선스(일렉트로 루미네선스)를 얻을 수 있는 물질이면 된다.
발광층(1813)을 형성하는 물질은 특별히 한정되지 않고, 발광 물질만으로 형성해도 된다. 그러나 농도소광이 발생할 경우에는 발광 물질이 가지는 에너지 갭보다 큰 에너지 갭을 가지는 물질(호스트)로 이루어지는 층 내에 발광 물질이 분산되도록 혼합된 층인 것이 바람직하다. 이로써 발광 물질의 농도소광을 막을 수 있다. 여기에서, 에너지 갭이란 LUMO(lowest unoccupied molecular orbital) 준위와 HOMO(highest occupied molecular orbital) 준위 사이의 에너지 차이를 말한다.
또한 발광 물질도 특별히 한정되지 않고, 원하는 발광 파장의 발광을 할 수 있는 물질을 사용하면 된다. 예를 들면 적색계의 발광을 얻고자 할 때에는, 4-디시아노메틸렌-2-이소프로필-6-[2-(1,1,7,7-테트라메틸줄로리딘-9-일)에테닐]-4H-피란(약칭:DCJTI), 4-디시아노메틸렌-2-메틸-6-[2-(1,1,7,7-테트라메틸줄로리딘-9-일)에테닐]-4H-피란(약칭:DCJT), 4-디시아노메틸렌-2-tert-부틸-6- [2-(1,1,7,7-테트라메틸줄로리딘-9-일)에테닐]-4H-피란(약칭:DCJTB)이나 페리프란텐, 2,5-디시아노-1,4-비스[2-(10-메톡시-1,1,7,7-테트라메틸줄로리딘-9-일)에테닐]벤젠 등, 600nm 내지 680nm에서 발광 스펙트럼의 피크를 가지는 발광을 나타내는 물질을 사용할 수 있다. 또한 녹색계의 발광을 얻고자 할 때는, N, N'-디메틸 퀴나크리돈(약칭:DMQd), 쿠마린 6이나 쿠마린 545T, 트리스(8-퀴놀리노라토)알루미늄(약칭:Alq), N, N'-디페닐 퀴나크리돈(약칭:DPQd) 등, 500nm 내지 550nm에서 발광 스펙트럼의 피크를 가지는 발광을 나타내는 물질을 사용할 수 있다. 또한 청색계의 발광을 얻고자 할 때는, 9,10-비스(2-나프틸)-tert-부틸안트라센(약칭:t-BuDNA), 9,9'-비안트릴, 9,10-디페닐안트라센(약칭:DPA)이나 9,10-비스(2-나프틸)안트라센(약칭:DNA), 비스(2-메틸-8-퀴놀리노라토)-4-페닐페놀라토-갈륨(BGaq), 비스(2-메틸-8-퀴놀리노라토)-4-페닐페놀라토-알루미늄(BAlq) 등, 420nm 내지 500nm에서 발광 스펙트럼의 피크를 가지는 발광을 나타내는 물질을 사용할 수 있다.
발광 물질을 분산 상태로 하기 위해서 사용하는 물질도 특별히 한정되지 않는데, 예를 들면 9,10-디(2-나프틸)-2-tert-부틸안트라센(약칭:t-BuDNA) 등의 안트라센 유도체, 또는 4,4'-비스(N-카르바졸일)비페닐(약칭:CBP) 등의 카르바졸 유도체, 비스[2-(2-히드록시페닐)피리디나토]아연(약칭:Znpp2), 비스[2-(2-히드록시페닐)벤조옥사졸라토]아연(약칭:ZnBOX) 등의 금속착체 등을 사용할 수 있다.
화소전극(1801)을 형성하는 양극재료는 특별히 한정되지 않지만, 일함수가 큰(일함수 4.0eV 이상) 금속, 합금, 전기전도성 화합물, 및 이것들의 혼합물 등을 사용하는 것이 바람직하다. 이러한 양극재료의 구체적인 예로는, 금속재료의 산화물로서, 인듐주석산화물(약칭:ITO), 산화규소를 함유하는 ITO, ITO에 2 ~ 20 [wt％］의 산화아연(ZnO)을 혼합한 타겟을 사용해서 형성되는 인듐아연산화물(약칭:IZO)을 들 수 있다. 또한 금(Au), 백금(Pt), 니켈(Ni), 텅스텐(W), 크롬(Cr), 몰리브덴(Mo), 철(Fe), 코발트(Co), 구리(Cu), 팔라듐(Pd), 또는 금속재료의 질화물(예를 들면 TiN) 등을 들 수 있다.
한편, 대향전극(1802)을 형성하는 물질로는, 일함수가 작은(일함수 3.8eV 이하) 금속, 합금, 전기전도성 화합물, 및 이것들의 혼합물 등을 사용할 수 있다. 이러한 음극재료의 구체적인 예로는, 주기율표의 1족 또는 2족에 속하는 원소, 즉 리튬(Li)이나 세슘(Cs) 등의 알칼리금속 또는 마그네슘(Mg), 칼슘(Ca), 스트론튬(Sr) 등의 알칼리토금속, 및 이것들을 포함하는 합금(Mg:Ag, Al:Li)을 들 수 있다. 또한 대향전극(1802)과 발광층(1813) 사이에, 전자주입성이 우수한 층을 그 대향전극과 적층해서 설치함으로써, 일함수의 대소에 영향을 미치지 않고, Al, Ag, ITO나 산화 규소를 함유하는 ITO 등의 화소전극(1801)의 재료로 든 재료도 포함한 여러 가지 도전성 재료를 대향전극(1802)으로서 사용할 수 있다. 또한 후술하는 전자주입층(1815)에, 특히 전자를 주입하는 기능이 우수한 재료를 사용함으로써 동일한 효과를 얻을 수 있다.
이때, 발광한 빛을 외부로 방출하기 위해서, 화소전극(1801)과 대향전극(1802)의 어느 하나 또는 모두는 ITO 등의 투명전극, 또는 가시광선이 투과할 수 있도록 수 ~ 수십 nm의 두께로 형성된 전극인 것이 바람직하다.
화소전극(1801)과 발광층(1813) 사이에는, 도 18a에 나타낸 바와 같이 정공수송층(1812)을 가진다. 정공수송층은, 화소전극(1801)으로부터 주입된 정공을 발광층(1813)에 수송하는 기능을 갖는 층이다. 이렇게, 정공수송층(1812)을 설치하고, 화소전극(1801)과 발광층(1813)을 서로 분리함으로써, 발광이 금속으로 인해 소광하는 것을 막을 수 있다.
이때, 정공수송층(1812)에는, 정공수송성이 높은 물질을 사용해서 형성하는 것이 바람직한데, 특히 1×10-6cm2/Vs 이상의 정공이동도를 가지는 물질을 사용해서 형성하는 것이 바람직하다. 여기에서, 정공수송성이 높은 물질이란, 전자보다 정공의 이동도가 높은 물질을 말한다. 정공수송층(1812)을 형성하는 데에 사용할 수 있는 물질의 구체적인 예로는, 4,4'-비스[N-(1-나프틸)-N-페닐아미노]비페닐(약칭:NPB), 4,4'-비스[N-(3-메틸페닐)-N-페닐아미노]비페닐(약칭:TPD), 4,4', 4"-트리스(N, N-디페닐아미노)트리페닐아민(약칭:TDATA), 4,4', 4"-트리스[N-(3-메틸페닐)-N-페닐아미노]트리페닐아민(약칭:MTDATA), 4,4'-비스{N-[4-(N, N-디-m-톨릴아미노)페닐]-N-페닐아미노}비페닐(약칭:DNTPD), 1,3,5-트리스[N, N-디(m-톨릴)아미노]벤젠(약칭:m-MTDAB), 4,4', 4"-트리스(N-카르바졸일)트리페닐아민(약칭:TCTA), 프탈로시아닌(약칭:H2PC), 구리 프탈로시아닌(약칭:CuPC), 바나딜 프탈로시아닌(약칭:VOPC) 등을 들 수 있다. 또한 정공수송층(1812)은, 이상에 서술한 물질로 이루어지는 층을 2개 이상 조합해서 형성한 다층구조로 해도 된다.
또한 대향전극(1802)과 발광층(1813) 사이에는, 도 18a에 나타낸 바와 같이 전자수송층(1814)을 설치해도 된다. 여기에서, 전자수송층이란, 대향전극(1802)으로부터 주입된 전자를 발광층(1813)에 수송하는 기능이 있는 층이다. 이렇게, 전자수송층(1814)을 설치하고, 대향전극(1802)과 발광층(1813)을 서로 분리함으로써, 발광이 금속으로 인해 소광하는 것을 막을 수 있다.
전자수송층(1814)은 특별히 한정되지 않지만, 트리스(8-퀴놀리노라토)알루미 늄(약칭:Alq), 트리스(5-메틸-8-퀴놀리노라토)알루미늄(약칭:Almq3), 비스(10-히드록시벤조[h]-퀴놀리노라토)베릴륨(약칭:BeBq2), 비스(2-메틸-8-퀴놀리노라토)-4-페닐페놀라토-알루미늄(약칭:BAlq) 등, 퀴놀린 골격 또는 벤조 퀴놀린 골격을 가지는 금속착체 등으로 형성된 것을 사용할 수 있다. 그 외에, 비스[2-(2-히드록시페닐)-벤조옥사졸라토]아연(약칭:Zn(BOX)2), 비스[2-(2-히드록시페닐)-벤조티아졸라토]아연(약칭:Zn(BTZ)2) 등의 옥사졸계, 티아졸계 배위자를 가지는 금속착체 등에 의해 형성된 것으로 해도 된다. 또한 2-(4-비페닐일)-5-(4-tert-부틸페닐)-1,3,4-옥사디아졸(약칭:PBD)이나, 1,3-비스[5-(p-tert-부틸페닐)-1,3,4-옥사디아졸-2-일]벤젠(약칭:OXD-7), 3-(4-tert-부틸페닐)-4-페닐-5-(4-비페닐일)-1,2,4-트리아졸(약칭:TAZ), 3-(4-tert-부틸페닐)-4-(4-에틸페닐)-5-(4-비페닐일)-1,2,4-트리아졸(약칭:p-EtTAZ), 바소페난트롤린(약칭:BPhen), 바소쿠마린(약칭:BCP) 등을 사용해서 형성해도 된다. 또한 전자수송층(1814)은 상기와 같은 정공의 이동도보다 전자의 이동도가 높은 물질을 사용해서 형성하는 것이 바람직하다. 또한 전자수송층(1814)은, 10-6cm2/Vs 이상의 전자이동도를 가지는 물질을 사용해서 형성하는 것이 바람직하다. 여기에서, 전자수송층(1814)은, 이상에 서술한 물질로 이루어지는 층을 2개 이상 조합해서 형성한 다층구조로 해도 된다.
또한, 화소전극(1801)과 정공수송층(1812) 사이에는, 도 18a에 나타낸 바와 같이 정공주입층(1811)을 설치해도 된다. 여기에서, 정공주입층이란, 양극으로서 기능하는 전극으로부터 정공수송층(1812)에 정공의 주입을 촉진하는 기능을 하는 층을 말한다.
정공주입층(1811)의 재료는 특별히 한정되지 않지만, 몰리브덴산화물(MoOｘ)이나 바나듐산화물(VOｘ), 루테늄산화물(RuOｘ), 텅스텐산화물(WOｘ), 망간산화물(MnOｘ) 등의 금속산화물에 의해 형성된 것을 사용할 수 있다. 그 밖에, 프탈로시아닌(약칭:H2PC)이나 구리 프탈로시아닌(CuPC) 등의 프탈로시아닌계 화합물, 4,4-비스(N-(4-(N, N-디-m-토릴아미노)페닐)-N-페닐아미노)비페닐(약칭:DNTPD) 등의 방향족 아민계 화합물, 또는 폴리(에틸렌디옥시티오펜)/폴리(스티렌술폰산)수용액(PEDOT/PSS) 등의 고분자 등으로도 정공주입층(1811)을 형성할 수 있다.
또한 상기 금속산화물과, 정공수송성이 높은 물질을 혼합한 것을, 화소전극(1801)과 정공수송층(1812) 사이에 형성해도 된다. 이러한 층은, 후막화되어도 구동전압의 상승을 수반하지 않으므로, 층의 막 두께를 조정함으로써 마이크로 캐비티 효과나 빛의 간섭 효과를 이용한 광학설계를 행할 수 있다. 따라서 색순도가 우수하고, 시야각에 의존하는 색변화 등이 작은 고품질 발광소자를 제조할 수 있다. 또한 화소전극(1801)의 표면에 성막시에 발생하는 요철이나 전극표면에 남은 미소한 잔류물의 영향으로 인한 화소전극(1801)과 대향전극(1802)의 쇼트회로를 방지하도록 막 두께를 설정할 수 있다.
또한 대향전극(1802)과 전자수송층(1814) 사이에는, 도 18a에 나타낸 바와 같이 전자주입층(1815)을 설치해도 된다. 여기에서, 전자주입층이란, 음극으로서 기능하는 전극으로부터 전자수송층(1814)에 전자의 주입을 촉진하는 기능을 하는 층을 말한다. 이때, 전자수송층을 특별히 설치하지 않는 경우에는, 음극으로서 기능하는 전극과 발광층 사이에 전자주입층을 설치하여, 발광층으로의 전자의 주입을 보조해도 된다.
전자주입층(1815)의 재료는 특별히 한정되지 않지만, 불화리튬(LiF), 불화세슘(CsF), 불화칼슘(CaF2) 등과 같은 알칼리금속 또는 알칼리토금속의 화합물을 사용해서 형성된 것을 사용할 수 있다. 그 외에, Alq 또는 4,4-비스(5-메틸벤조옥사졸-2-일)스틸벤(BzOs) 등과 같이 전자수송성이 높은 물질과, 마그네슘 또는 리튬 등과 같이 알칼리금속 또는 알칼리토금속을 혼합한 것도, 전자주입층(1815)에 사용할 수 있다.
이때, 정공주입층(1811), 정공수송층(1812), 발광층(1813), 전자수송층(1814), 전자주입층(1815)은, 각각, 증착법, 또는 잉크젯법, 또는 도포법 등으로 형성할 수 있다. 또한 화소전극(1801) 또는 대향전극(1802)도, 스퍼터링법 또는 증착법 등을 이용해서 형성할 수 있다.
또한 발광소자의 층 구조는, 도 18a에 기재한 것에 한정되지 않고, 도 18b에 나타낸 바와 같이 음극으로서 기능하는 전극으로부터 순차적으로 제조해도 된다. 즉, 화소전극(1801)을 음극으로 하고 화소전극(1801) 위에 전자주입층(1815), 전자수송층(1814), 발광층(1813), 정공수송층(1812), 정공주입층(1811), 대향전극(1802)의 순으로 적층한다. 여기에서, 대향전극(1802)는 양극으로서 기능한다.
한편, 단일 발광층을 가지는 발광소자에 관하여 서술했지만, 복수의 발광층 을 포함해도 된다. 복수의 발광층을 설치하고, 각각의 발광층으로부터의 발광을 혼합함으로써 백색광을 얻을 수 있다. 예를 들면 2층의 발광층을 포함하는 발광소자의 경우, 제1 발광층과 제2 발광층 사이에는, 간격층이나, 정공을 발생하는 층 및 전자를 발생하는 층을 설치하는 것이 바람직하다. 이러한 구성에 의해, 외부로 방출한 각각의 빛은, 시각적으로 혼합되어, 백색광으로 인식된다. 따라서, 백색광을 얻을 수 있다.
도 17에 있어서 빛은 화소전극(1724) 또는 대향전극(1727)의 어느 하나 또는 모두로부터 외부로 방출된다. 따라서, 화소전극(1724) 또는 대향전극(1727)의 어느 하나 또는 모두는, 투광성을 가지는 물질로 이루어진다.
대향전극(1727)만이 투광성을 가지는 물질로 이루어질 경우, 도 19a에 나타낸 바와 같이 빛은 대향전극(1727)을 통해 기판과 반대 측으로부터 방출된다. 또한 화소전극(1724)만이 투광성을 가지는 물질로 이루어질 경우, 도 19b에 나타낸 바와 같이 빛은 화소전극(1724)을 통해 기판 측으로부터 방출된다. 화소전극(1724) 및 대향전극(1727)이 모두 투광성을 가지는 물질로 이루어질 경우, 도 19c에 나타낸 바와 같이 빛은 화소전극(1724) 및 대향전극(1727)을 통해 기판 측 및 기판과 반대 측 모두로부터 방출된다.
다음으로, 트랜지스터(1713)의 반도체층에 비결정성 반도체막을 사용한 순스태거 구조의 트랜지스터에 관하여 설명한다. 화소의 부분 단면도를 도 20에 나타낸다. 이때, 도 20a 및 20b에서는, 순스태거 구조의 트랜지스터를 나타내고, 화소에 포함된 용량소자에 관해서도 설명한다.
도 20a에 나타낸 바와 같이 기판(2011) 위에 하지막(2012)이 형성된다. 또한 하지막(2012) 위에 화소전극(2013)이 형성된다. 또한 화소전극(2013)과 동일한 층에 같은 재료로 제1 전극(2014)이 형성된다.
또한 하지막(2012) 위에 배선(2015) 및 배선(2016)이 형성되고, 화소전극(2013)의 단부는 배선(2015)으로 덮여 있다. 배선(2015) 및 배선(2016)의 상부에 n형 도전형을 가지는 n형 반도체층(2017) 및 n형 반도체층(2018)이 형성된다. 또한 배선(2015)과 배선(2016) 사이이며, 하지막(2012) 위에 반도체층(2019)이 형성된다. 그리고, 반도체층(2019)의 일부는 n형 반도체층(2017) 및 n형 반도체층(2018) 위에까지 연장되어 있다. 또한, 이 반도체층은 아모포스 실리콘(a-Si:H) 등의 비정질 반도체, 세미 아모포스 반도체, 미결정 반도체 등의 비결정성 반도체막으로 형성된다. 또한 반도체층(2019) 위에 게이트 절연막(2020)이 형성된다. 또한 게이트 절연막(2020)과 동일한 층에 같은 재료로 된 절연막(2021)이 제1 전극(2014) 위에도 형성된다.
또한, 게이트 절연막(2020) 위에, 게이트 전극(2022)이 형성되어, 트랜지스터(2025)가 형성된다. 또한 게이트 전극(2022)과 동일한 층에 같은 재료로 된 제2 전극(2023)이 제1 전극(2014) 위에 절연막(2021)을 사이에 두고 형성되고, 절연막(2021)이 제1 전극(2014)과 제2 전극(2023) 사이에 개재된 구성의 용량소자(2024)가 형성된다. 또한 화소전극(2013)의 단부, 트랜지스터(2025) 및 용량소자(2024)를 덮도록 층간 절연막(2026)이 형성된다.
층간 절연막(2026) 및 그 개구부에 위치하는 화소전극(2013) 위에 발광 물질 을 포함하는 층(2027) 및 대향전극(2028)이 형성되고, 발광 물질을 포함하는 층(2027)이 화소전극(2013)과 대향전극(2028) 사이에 개재된 영역에 발광소자(2029)가 형성된다.
도 20a에 나타내는 제1 전극(2014)을 도 20b에 나타낸 바와 같이 배선(2015 및 2016)과 동일한 층에 같은 재료로 형성하고, 절연막(2021)이 제1 전극(2030)과 제2 전극(2023) 사이에 개재된 구성의 용량소자(2031)로 해도 된다. 도 20a 및 20b에 있어서, 트랜지스터(2025)에 n채널형 트랜지스터를 사용했지만, p채널형 트랜지스터로 해도 된다.
기판(2011), 하지막(2012), 화소전극(2013), 게이트 절연막(2020), 게이트 전극(2022), 층간 절연막(2026), 발광 물질을 포함하는 층(2027) 및 대향전극(2028)에 사용되는 재료에는, 도 17에 나타낸 기판(1711), 하지막(1712), 화소전극(1724), 게이트 절연막(1715), 게이트 전극(1716), 층간 절연막(1730 및 1731), 발광 물질을 포함하는 층(1726) 및 대향전극(1727)과 같은 재료를 사용할 수 있다. 배선(2015, 2016)은 도 17에 나타낸 소스 전극 및 드레인 전극(1723)과 같은 재료를 사용하여 형성하면 된다.
다음으로, 반도체층에 비결정성 반도체막을 사용한 트랜지스터의 다른 구성으로서, 기판과 반도체층 사이에 게이트 전극이 개재된 구조, 즉 반도체층 하부에 게이트 전극이 위치하는 보텀 게이트형 트랜지스터를 가지는 화소의 부분 단면도를 도 21a 및 21b에 나타낸다.
기판(2111) 위에 하지막(2112)이 형성된다. 하지막(2112) 위에 게이트 전 극(2113)이 형성된다. 또한 게이트 전극(2113)과 동일한 층에 같은 재료로 된 제1 전극(2114)이 형성된다. 게이트 전극(2113)의 재료는 도 17에 있어서의 게이트 전극(1716)에 사용되는 재료 외에, 인이 첨가된 다결정 실리콘이나 금속과 실리콘의 화합물인 실리사이드로 해도 된다.
게이트 전극(2113) 및 제1 전극(2114)을 덮도록 게이트 절연막(2115)이 형성된다.
게이트 절연막(2115) 위에, 반도체층(2116)이 형성된다. 또한 반도체층(2116)과 동일한 층에 같은 재료로 된 반도체층(2117)이 제1 전극(2114) 위에 형성된다. 여기에서, 이 반도체층은 아모포스 실리콘(a-Si:H) 등의 비정질 반도체, 세미 아모포스 반도체, 미결정 반도체 등의 비결정성 반도체막으로 형성된다.
반도체층(2116) 위에는 n형 도전형을 가지는 n형 반도체층(2118) 및 n형 반도체층(2119)이 형성되고, 반도체층(2117) 위에는 n형 반도체층(2120)이 형성된다.
n형 반도체층(2118) 및 n형 반도체층(2119) 위에는 각각 배선(2121), 배선(2122)이 형성되고, 트랜지스터(2129)가 형성된다. n형 반도체층(2120) 위에는 배선(2121) 및 배선(2122)과 동일한 층에 같은 재료로 된 도전층(2123)이 형성되고, 이 도전층(2123)과, n형 반도체층(2120)과, 반도체층(2117)이 제2 전극을 구성하고 있다. 이때, 이 제2 전극과 제1 전극(2114) 사이에 게이트 절연막(2115)이 개재된 구성의 용량소자(2130)가 형성된다.
배선(2121)의 한쪽 단부는 연장하고, 그 연장한 배선(2121) 상부에 화소전극(2124)이 형성된다.
화소전극(2124)의 단부, 트랜지스터(2129) 및 용량소자(2130)를 덮도록 절연물(2125)이 형성된다.
화소전극(2124) 및 절연물(2125) 위에는 발광 물질을 포함하는 층(2126) 및 대향전극(2127)이 형성되고, 화소전극(2124)과 대향전극(2127) 사이에 있어서 발광 물질을 포함하는 층(2126)이 개재된 영역에는 발광소자(2128)가 형성된다.
용량소자의 제2 전극의 일부로서 기능하는 반도체층(2117) 및 n형 반도체층(2120)은 특별히 설치하지 않아도 된다. 즉, 제2 전극으로서 도전층(2123)이 사용되고 제1 전극(2114)과 도전층(2123) 사이에 게이트 절연막(2115)이 개재된 구조의 용량소자로 해도 된다.
트랜지스터(2129)로서 n채널형 트랜지스터를 사용했지만, p채널형 트랜지스터를 사용해도 된다.
이때, 도 21a에 있어서, 배선(2121)을 형성하기 전에, 화소전극(2124)을 형성함으로써 도 21b에 나타낸 바와 같은 화소전극(2124)과 동일한 층에 같은 재료로 된 제2 전극(2131)과 제1 전극(2114) 사이에 게이트 절연막(2115)이 개재된 구성의 용량소자(2132)를 형성할 수 있다.
역스태거형 채널 에칭형 구조의 트랜지스터에 대해서 나타냈지만, 물론 채널 보호 구조의 트랜지스터로 해도 된다. 다음으로, 채널 보호 구조의 트랜지스터의 경우에 대해서, 도 22a 및 22b를 참조하여 설명한다. 여기에서, 도 22a 및 22b에 있어서, 도 21a 및 21b와 유사한 구성은 공통된 부호로 나타낸다.
도 22a에 나타내는 채널 보호형 구조의 트랜지스터(2201)는 반도체층(2116) 의 영역 위에 있어서 채널이 형성되는 부분에 에칭 마스크의 기능을 하는 절연물(2202)이 설치된다는 점에서 도 21a에 나타낸 채널 에칭형 구조의 트랜지스터(2129)와 다르다.
마찬가지로, 도 22b에 나타내는 채널 보호형 구조의 트랜지스터(2201)는 도 21b에 나타낸 채널 에칭형 구조의 트랜지스터(2129)와 반도체층(2116)에 있어서 채널이 형성되는 영역 위에 에칭 마스크의 기능을 하는 절연물(2202)이 설치된다는 점에서 다르다.
본 발명의 화소를 구성하는 트랜지스터의 반도체층에 비결정성 반도체막을 사용함으로써 제조 비용을 삭감할 수 있다. 이때, 각 재료로는 도 17을 참조하여 설명한 재료를 사용할 수 있다.
트랜지스터의 구조나 용량소자의 구성은 전술한 것에 한정되지 않고, 여러 가지의 구조 혹은 구성의 트랜지스터나 용량소자를 사용할 수 있다.
트랜지스터의 반도체층에는 아모포스 실리콘(a-Si:H) 등의 비정질 반도체, 세미 아모포스 반도체, 미결정 반도체 등의 비결정성 반도체막 또는, 폴리실리콘(p-Si:H) 등의 결정성 반도체막을 사용해도 된다.
도 23에, 반도체층에 결정성 반도체막을 사용한 트랜지스터를 가지는 화소의 부분 단면도를 나타내고, 이하에 설명한다. 또한, 도 23에 나타내는 트랜지스터(2318)는, 도 10에 나타낸 멀티 게이트형 트랜지스터다.
도 23에 나타낸 바와 같이, 기판(2301) 위에 하지막(2302)이 형성되고, 그 위에 반도체층(2303)이 형성된다. 또한, 반도체층(2303)은 결정성 반도체막을 원하 는 형상으로 패터닝하여 형성한다.
결정성 반도체막의 제조 방법의 일례를 이하에 서술한다. 우선, 기판(2301) 위에 스퍼터링법, CVD법 등에 의해 아모포스 실리콘막을 성막한다. 성막 재료는, 아모포스 실리콘막으로 한정할 필요는 없고, 비정질 반도체, 세미 아모포스 반도체, 미결정 반도체 등의 비결정성 반도체막으로 하면 된다. 또한 아모포스 실리콘 게르마늄막 등의 아모포스 구조를 포함하는 화합물 반도체막을 사용해도 된다.
그리고, 성막한 아모포스 실리콘막을 열결정화법, 레이저 결정화법, 또는 니켈 등의 촉매원소를 사용한 열결정화법 등을 이용해서 결정화하고, 결정성 반도체막을 얻는다. 한편, 이들 결정화 방법을 조합해서 결정화해도 된다.
열결정화법에 의해 결정성 반도체막을 형성할 경우에는, 가열로, 레이저조사, 혹은 RTA(Rapid Thermal Annealing), 또는 그것들을 조합해서 사용할 수 있다.
레이저 결정화법에 의해 결정성 반도체막을 형성할 경우에는, 연속발진형 레이저빔(CW레이저빔)이나 펄스 발진형 레이저빔(펄스레이저 빔)을 사용할 수 있다. 여기에서 사용할 수 있는 레이저빔으로는, Ar레이저, Kr레이저, 엑시머레이저 등의 기체레이저, 단결정의 YAG, YVO4, 고토 감람석(Mg2SiO4), YAlO3, GdVO4, 혹은 다결정(세라믹)의 YAG, Y2O3, YVO4, YAlO3, GdVO4에, 불순물로서 Nd, Yb, Cr, Ti, Ho, Er, Tm, Ta 중 1종 또는 복수 종 첨가되어 있는 것을 매질로 하는 레이저, 유리레이저, 루비레이저, 알렉산드라이트 레이저, Ti:사파이어레이저, 구리 증기 레이저 또는 금 증기 레이저 중 일종 또는 복수 종으로부터 발진되는 것을 사용할 수 있 다. 이러한 레이저빔의 기본파, 및 이들 기본파의 제2 고조파 내지 제4 고조파의 레이저빔을 조사함으로써 대입경의 결정을 얻을 수 있다. 예를 들면 Nd:YVO4레이저(기본파 1064nm)의 제2 고조파(532nm)나 제3 고조파(355nm)를 사용할 수 있다. 이때 레이저의 에너지밀도는 0.01 ~ 100MW/cm2 정도(바람직하게는 0.1 ~ 10MW/cm2)가 필요하다. 그리고, 주사 속도를 10 ~ 2000cm/sec 정도로 해서 조사한다.
이때, 단결정의 YAG, YVO4, 고토 감람석(Mg2SiO4), YAlO3, GdVO4, 혹은 다결정(세라믹)의 YAG, Y2O3, YVO4, YAlO3, GdVO4에, 불순물로서 Nd, Yb, Cr, Ti, Ho, Er, Tm, Ta 중 1종 또는 복수 종 첨가되어 있는 것을 매질로 하는 레이저, Ar이온레이저, 또는 Ti:사파이어레이저는, 연속발진이 가능하다. 또는, Q스위치 동작이나 모드 동기 등을 행함으로써 10MHz 이상의 발진 주파수로 펄스 발진도 가능하다. 10MHz 이상의 발진 주파수로 레이저빔을 발진시키면, 반도체막이 레이저에 의해 용융한 후 고화하기까지, 다음 펄스가 반도체막에 조사된다. 따라서, 발진 주파수가 낮은 펄스레이저를 사용할 경우와 달리, 반도체막 내에서 고액계면을 연속적으로 이동시킬 수 있으므로, 주사 방향을 향해서 연속적으로 성장한 결정립을 얻을 수 있다.
니켈 등의 촉매원소를 사용한 열결정화법에 의해 결정성 반도체막을 형성할 경우에는, 결정화 후에 니켈 등의 촉매원소를 제거하는 게터링 처리를 행하는 것이 바람직하다.
전술한 결정화에 의해, 비정질 반도체막에 부분적으로 결정화된 영역이 형성 된다. 이 부분적으로 결정화된 결정성 반도체막을 원하는 형상으로 패터닝하여 섬 형상의 반도체막을 형성한다. 이 반도체막을 트랜지스터의 반도체층(2303)에 사용한다.
결정성 반도체층은, 트랜지스터(2318)의 채널 형성 영역(2304) 및 소스 또는 드레인 영역의 역할을 하는 불순물영역(2305)에 사용할 수 있고, 용량소자(2319)의 하부전극의 역할을 하는 반도체층(2306) 및 불순물영역(2308)에도 사용할 수 있다. 이때, 불순물영역(2308)을 특별히 설치할 필요는 없다. 채널 형성 영역(2304) 및 반도체층(2306)에는 채널 도프를 행해도 된다.
다음으로, 반도체층(2303) 및 용량소자(2319)의 하부전극 위에는 게이트 절연막(2309)이 형성된다. 또한, 반도체층(2303) 위에는 게이트 절연막(2309)을 사이에 두고 게이트 전극(2310)이, 용량소자(2319)의 반도체층(2306) 위에는 게이트 절연막(2309)을 사이에 두고 게이트 전극(2310)과 동일한 층에 같은 재료로 된 상부전극(2311)이 형성된다. 이렇게 하여, 트랜지스터(2318) 및 용량소자(2319)가 제조된다.
다음으로, 트랜지스터(2318) 및 용량소자(2319)를 덮어서 층간 절연막(2312)이 형성되고, 층간 절연막(2312) 위에는 콘택홀을 통해 불순물영역(2305)과 접하는 배선(2313)이 형성된다. 그리고, 배선(2313)에 접해서 층간 절연막(2312) 위에는 화소전극(2314)이 형성되고, 화소전극(2314)의 단부 및 배선(2313)을 덮도록 절연물(2315)이 형성된다. 또한, 화소전극(2314) 위에 발광 물질을 포함하는 층(2316) 및 대향전극(2317)이 형성되고, 화소전극(2314)과 대향전극(2317) 사이에서 발광 물질을 포함하는 층(2316)이 개재된 영역에서는 발광소자(2320)가 형성된다.
반도체층에 폴리실리콘(p-Si:H) 등의 결정성 반도체막을 사용한 보텀 게이트형 트랜지스터를 가지는 화소의 부분 단면을 도 24에 나타낸다.
기판(2401) 위에 하지막(2402)이 형성되어, 그 위에 게이트 전극(2403)이 형성된다. 또한 게이트 전극(2403)과 동일한 층에 같은 재료로 된 용량소자(2423)의 제1 전극(2404)이 형성된다.
게이트 전극(2403) 및 제1 전극(2404)을 덮도록 게이트 절연막(2405)이 형성된다.
게이트 절연막(2405) 위에, 반도체층이 형성된다. 또한, 반도체막은, 비정질 반도체, 세미 아모포스 반도체, 미결정 반도체 등의 비결정성 반도체막을 열결정화법, 레이저 결정화법, 또는 니켈 등의 촉매원소를 사용한 열결정화법 등을 이용해서 결정화하고, 원하는 형상으로 패터닝해서 반도체층을 형성한다.
이때, 반도체층을 사용해서 트랜지스터(2422)의 채널 형성 영역(2406), LDD영역(2407) 및 소스 또는 드레인 영역의 역할을 하는 불순물영역(2408), 및 용량소자(2423)의 제2 전극의 역할을 하는 채널 형성 영역(2409), LDD영역(2410) 및 불순물영역(2411)을 가진다. 이때, LDD영역(2410) 및 불순물영역(2411)은 특별히 설치하지 않아도 된다. 또한 채널 형성 영역(2406) 및 채널 형성 영역(2409)에는 채널 도프를 추가해도 된다.
여기에서, 용량소자(2423)는 게이트 절연막(2405)이 제1 전극(2404) 및 반도체층 등으로 형성된 영역(2409)을 포함하는 제2 전극 사이에 개재된 구성이다.
다음으로, 반도체층을 덮어서 제1 층간 절연막(2412)이 형성되고, 제1 층간 절연막(2412) 위에 콘택홀을 통해 불순물영역(2408)과 접하는 배선(2413)이 형성된다.
제1 층간 절연막(2412)에는 개구부(2415)가 형성된다. 트랜지스터(2422), 용량소자(2423) 및 개구부(2415)를 덮도록 제2 층간 절연막(2416)이 형성되고, 제2 층간 절연막(2416) 위에 콘택홀을 통해 배선(2413)과 접하는 화소전극(2417)이 형성된다. 또한 화소전극(2417)의 단부를 덮도록 절연물(2418)이 형성된다. 그리고, 화소전극(2417) 위에 발광 물질을 포함하는 층(2419) 및 대향전극(2420)이 형성되고, 화소전극(2417)과 대향전극(2420) 사이에 있어서 발광 물질을 포함하는 층(2419)이 개재된 영역에는 발광소자(2421)가 형성된다. 이때, 발광소자(2421)의 하부에 개구부(2415)가 위치한다. 즉, 발광소자(2421)로부터의 발광을 기판 측으로부터 방출하면, 제1 층간 절연막(2412)이 개구부(2415)를 가지므로, 투과율을 높일 수 있다.
본 발명의 화소를 구성하는 트랜지스터의 반도체층에 결정성 반도체막을 사용함으로써, 예를 들면 도 6에 있어서의 주사선 구동회로(612) 및 신호선 구동회로(611)를 화소부(613)와 일체로 형성하는 것이 용이해진다.
이때, 반도체층에 결정성 반도체막을 사용한 트랜지스터에 있어서도 구조는 전술한 것에 한정되지 않고, 여러 가지 구조로 할 수 있다. 또한, 용량소자에 있어서도 마찬가지다. 본 실시예에 있어서, 특히 언급이 없는 한 도 17의 재료를 적절히 사용할 수 있다.
본 실시예에서 나타낸 트랜지스터는, 실시예 1 내지 7에 기재한 화소에 있어서 발광소자에 공급하는 전류치를 제어하는 트랜지스터로서 이용할 수 있다. 따라서, 실시예 1 내지 7에 기재한 화소를 사용하여 동작시킴으로써 트랜지스터의 역치전압의 편차에 기인한 전류치의 편차를 억제할 수 있다. 따라서, 휘도 데이터에 따른 전류를 발광소자에 공급할 수 있고, 휘도의 편차를 억제할 수 있게 된다. 또한 대향전극의 전위를 일정하게 동작시키므로 소비 전력을 낮출 수도 있다.
또한 이러한 화소를 도 6의 표시장치에 적용함으로써, 각 화소는 자신의 어드레스 기간을 제외하고 발광할 수 있으므로, 1프레임 기간에 대한 발광 기간의 비율(즉, 듀티비)을 상당히 크게 할 수 있고, 대략 100%로 할 수도 있다. 따라서, 휘도의 편차가 적고 듀티비가 높은 표시장치를 얻을 수 있다.
또한 역치기록 기간을 길게 설정할 수 있으므로, 발광소자에 흐르는 전류치를 제어하는 트랜지스터의 역치전압을 더 정확하게 용량소자에 기록할 수 있다. 따라서, 표시장치로서의 신뢰성이 향상된다.
(실시예 9)
본 실시예에서는, 본 발명의 표시장치의 일례에 관하여 도 25a 및 25b를 참조하여 설명한다.
도 25a는 표시장치를 나타내는 평면도, 도 25b는 도 25a의 A-A'선 단면도(A-A'로 절단한 단면도)다. 표시장치는, 점선으로 표시된 신호선 구동회로(2501), 화소부(2502), 제1 주사선 구동회로(2503), 제2 주사선 구동회로(2506)를 가진다. 또한 기판(2510), 밀봉기판(2504), 밀봉재(2505)를 가지고, 이것들로 둘러싸인 내측 은, 공간(2507)으로 되어 있다.
여기에서, 배선(2508)은 제1 주사선 구동회로(2503), 제2 주사선 구동회로(2506) 및 신호선 구동회로(2501)에 입력되는 신호를 전송하기 위한 배선으로, 외부입력 단자의 역할을 하는 FPC(연성인쇄회로)(2509)로부터 비디오신호, 클록 신호, 스타트 신호 등을 받아들인다. FPC(2509)와 표시장치의 접속부 위에는 IC칩(메모리 회로나, 버퍼 회로 등이 형성된 반도체칩)(2518 및 2519)이 COG(Chip On Glass) 등으로 설치되어 있다. 이때, 여기에서는 FPC만 도시했지만, 이 FPC에는 인쇄회로기판(PWB)이 부착되어도 된다. 본 발명의 표시장치에는, 표시장치 본체뿐만 아니라, FPC 혹은 PWB가 부착된 상태도 포함하는 것으로 한다. 또한 IC칩 등이 설치된 것을 포함하는 것으로 한다.
단면구조에 대해서 도 25b를 참조하여 설명한다. 기판(2510) 위에는 화소부(2502)와 그 주변구동회로(제1 주사선 구동회로(2503), 제2 주사선 구동회로(2506) 및 신호선 구동회로(2501))가 형성되어 있는데, 여기에서는, 신호선 구동회로(2501)와, 화소부(2502)를 나타내었다.
이때, 신호선 구동회로(2501)는 n채널형 트랜지스터(2520, 2521)와 같이 단극성 트랜지스터로 구성되어 있다. 물론, p채널형 트랜지스터를 사용하거나 n채널형 트랜지스터뿐만 아니라 p채널형 트랜지스터도 사용해서 CMOS회로를 형성해도 된다. 본 실시예에서는 화소부와 동일한 기판 위에 주변구동회로를 일체로 형성한 표시 패널을 나타내지만, 반드시 그렇게 할 필요는 없고, 주변구동회로 전체 또는 일부를 IC칩 등에 형성하고, COG 등으로 설치해도 된다.
화소부(2502)에는, 실시예 1 내지 7에 기재한 화소가 사용된다. 이때, 도 25b에는 스위치로서 기능하는 트랜지스터(2511)와, 발광소자에 공급하는 전류치를 제어하는 트랜지스터(2512)와, 발광소자(2528)를 나타내었다. 여기에서, 트랜지스터(2512)의 제1 전극은 발광소자(2528)의 화소전극(2513)과 접속된다. 또한 화소전극(2513)의 단부를 덮도록 절연물(2514)이 형성된다. 여기에서 절연물(2514)은 포지티브형 감광성 아크릴 수지막을 사용하여 형성한다.
커버리지를 양호하게 하기 위해서, 절연물(2514)의 상단부 또는 하단부에 곡률을 가지는 곡면이 형성되도록 한다. 예를 들면 절연물(2514)의 재료로서 포지티브형 감광성 아크릴을 사용할 경우, 절연물(2514)의 상단부에만 곡률반경(0.2μm ~ 3μm)을 가지는 곡면을 갖게 하는 것이 바람직하다. 또한 절연물(2514)로서, 감광성의 빛에 의해 에칭제에 불용해성이 되는 네거티브형, 또는 빛에 의해 에칭제에 용해성이 되는 포지티브형을 모두 사용할 수 있다.
화소전극(2513) 위에는, 발광 물질을 포함하는 층(2516) 및 대향전극(2517)이 형성된다. 발광 물질을 포함하는 층(2516)에는, 적어도 발광층이 설치되면, 그 외의 층에 대해서는 특별히 한정되지는 않고, 적절히 선택할 수 있다.
밀봉재(2505)를 사용해서 밀봉기판(2504)과 기판(2510)을 접착함으로써, 기판(2510), 밀봉기판(2504), 및 밀봉재(2505)로 둘러싸인 공간(2507)에 발광소자(2528)가 구비된 구조로 되어 있다. 이때, 공간(2507)에는, 불활성 기체(질소나 아르곤 등)가 충전될 경우 외에, 밀봉재(2505)로 충전되는 구성도 포함하는 것으로 한다.
한편, 밀봉재(2505)에는 에폭시계 수지를 사용하는 것이 바람직하다. 또한 이들 재료는 가능한 한 수분이나 산소를 투과하지 않는 재료인 것이 바람직하다. 밀봉기판(2504)에 사용하는 재료로는, 유리 기판이나 석영기판 외에도, FRP(Fiberglass-Reinforced Plastics), PVF(폴리비닐 플로라이드), 마일라, 폴리에스테르 또는 아크릴 등으로 된 플라스틱 기판을 사용할 수 있다.
화소부(2502)에 실시예 1 내지 7에 기재한 화소를 사용해 동작시킴으로써 화소 간 또는 화소에 있어서의 시간에 따른 휘도의 편차를 억제할 수 있고, 더욱 듀티비가 높은 고품질 표시장치를 얻을 수 있다. 또한 본 발명에서는, 대향전극의 전위를 일정하게 고정하여 동작시킴으로써 소비 전력을 낮출 수도 있다.
도 25a 및 25b에 나타낸 바와 같이 신호선 구동회로(2501), 화소부(2502), 제1 주사선 구동회로(2503) 및 제2 주사선 구동회로(2506)를 일체로 형성함으로써 표시장치의 저비용화를 꾀할 수 있다. 또한 이 경우에 있어서, 신호선 구동회로(2501), 화소부(2502), 제1 주사선 구동회로(2503) 및 제2 주사선 구동회로(2506)에 사용할 수 있는 트랜지스터를 단극성으로 함으로써 제조 공정의 간략화를 꾀할 수 있으므로 더욱 저비용화를 꾀할 수 있다.
전술한 바와 같이, 본 발명의 표시장치를 얻을 수 있다. 또한, 전술한 구성은 일례이며 본 발명의 표시장치의 구성은 이것에 한정되지 않는다.
여기에서, 표시장치의 구성으로는, 도 26a에 나타낸 바와 같이 신호선 구동회로(2601)를 IC칩 위에 형성하고, COG 등으로 표시장치에 설치한 구성으로 해도 된다. 이때, 도 26a에서의 기판(2600), 화소부(2602), 제1 주사선 구동회로(2603), 제2 주사선 구동회로(2604), FPC(2605), IC칩(2606), IC칩(2607), 밀봉기판(2608), 밀봉재(2609)는 각각 도 25a에서의 기판(2510), 화소부(2502), 제1 주사선 구동회로(2503), 제2 주사선 구동회로(2506), FPC(2509), IC칩(2518), IC칩(2519), 밀봉기판(2504), 밀봉재(2505)에 해당한다.
다시 말하면, 구동회로의 고속동작이 요구되는 신호선 구동회로만을, CMOS 등을 사용해서 IC칩에 형성하여, 저소비 전력화를 꾀한다. 또한 IC칩은 실리콘 웨이퍼 등의 반도체칩으로 함으로써 보다 고속 동작 또한 저소비 전력화를 꾀할 수도 있다.
한편, 제1 주사선 구동회로(2603)나 제2 주사선 구동회로(2604)를 화소부(2602)와 일체로 형성함으로써 저비용화를 꾀할 수 있다. 그리고, 이 제1 주사선 구동회로(2603), 제2 주사선 구동회로(2604) 및 화소부(2602)는 단극성 트랜지스터에서 구성함으로써 더욱 저비용화를 꾀할 수 있다. 그때, 제1 주사선 구동회로(2603) 및 제2 주사선 구동회로(2604)에 부트 트랩 회로를 사용함으로써 출력 전위가 낮아지는 것을 방지할 수 있다. 또한 제1 주사선 구동회로(2603) 및 제2 주사선 구동회로(2604)를 구성하는 트랜지스터의 반도체층에 아모포스 실리콘을 사용했을 경우, 열화에 의해 역치가 변동하므로, 이것을 보정하는 기능을 가지는 것이 바람직하다.
화소부(2602)에 실시예 1 내지 7에 기재한 화소를 사용해 동작시킴으로써 화소 간 또는 화소에 있어서의 시간에 따른 휘도의 편차를 억제할 수 있어, 더욱 듀티비가 높은 고품질 표시장치를 얻을 수 있다. 또한 본 발명에서는, 대향전극의 전 위를 일정하게 고정하여 동작시킴으로써 소비 전력을 낮출 수도 있다. 또한 FPC(2605)와 기판(2600)의 접속부에 있어서 기능 회로(메모리나 버퍼)가 형성된 IC칩을 설치함으로써 기판 면적을 효과적으로 이용할 수 있다.
또한 도 25a의 신호선 구동회로(2501), 제1 주사선 구동회로(2503) 및 제2 주사선 구동회로(2506)에 해당하는 신호선 구동회로(2611), 제1 주사선 구동회로(2613) 및 제2 주사선 구동회로(2614)를, 도 26b에 나타낸 바와 같이 IC칩 위에 형성하고, COG 등으로 표시 패널에 설치한 구성으로 해도 된다. 또한, 도 26b에 있어서의 기판(2610), 화소부(2612), FPC(2615), IC칩(2616), IC칩(2617), 밀봉기판(2618), 밀봉재(2619)는 각각 도 25a에 있어서의 기판(2510), 화소부(2502), FPC(2509), IC칩(2518), IC칩(2519), 밀봉기판(2504), 밀봉재(2505)에 해당한다.
화소부(2612)의 트랜지스터의 반도체층에 비결정성 반도체막, 예를 들면 아모포스 실리콘(a-Si:H)을 사용함으로써 저비용화를 꾀할 수 있다. 또한, 대형의 표시 패널을 제조할 수도 있게 된다.
또한 화소의 행 방향 및 열 방향으로 제1 주사선 구동회로, 제2 주사선 구동회로 및 신호선 구동회로를 설치하지 않아도 된다. 예를 들면 도 27a에 나타낸 바와 같이 IC칩 위에 형성된 주변구동회로(2701)가 도 26b에 나타내는 제1 주사선 구동회로(2613), 제2 주사선 구동회로(2614) 및 신호선 구동회로(2611)의 기능을 가지도록 해도 된다. 이때, 도 27a에 있어서의 기판(2700), 화소부(2702), FPC(2704), IC칩(2705), IC칩(2706), 밀봉기판(2707), 밀봉재(2708)는 각각 도 25a의 기판(2510), 화소부(2502), FPC(2509), IC칩(2518), IC칩(2519), 밀봉기 판(2504), 밀봉재(2505)에 해당한다.
한편, 도 27a의 표시장치의 배선의 접속에 대해 설명하는 모식도를 도 27b에 나타낸다. 도 27b에는 기판(2710), 주변구동회로(2711), 화소부(2712), FPC(2713), FPC(2714)가 도시되어 있다.
FPC(2713) 및 FPC(2714)는 주변구동회로(2711)에 외부로부터의 신호 및 전원전위를 입력한다. 그리고, 주변구동회로(2711)로부터의 출력은, 화소부(2712)가 가지는 화소에 접속된 행 방향 및 열 방향의 배선에 입력된다.
또한 발광소자에 백색의 발광소자를 사용할 경우, 밀봉기판에 컬러 필터를 설치함으로써 풀컬러 표시를 실현할 수 있다. 이러한 표시장치에도 본 발명을 적용할 수도 있다. 도 28에 화소부의 부분 단면도의 일례를 게시한다.
도 28에 나타낸 바와 같이 기판(2800) 위에 하지막(2802)이 형성되고, 그 위에 발광소자에 공급하는 전류치를 제어하는 트랜지스터(2801)이 형성되고, 트랜지스터(2801)의 제1 전극에 접해서 화소전극(2803)이 형성되고, 그 위에 발광 물질을 포함하는 층(2804)과 대향전극(2805)이 형성된다.
이때, 화소전극(2803)과 대향전극(2805) 사이에 있어서 발광 물질을 포함하는 층(2804)이 개재된 부분이 발광소자가 된다. 이때, 도 28에서는 백색광을 발광하는 것으로 한다. 그리고, 발광소자의 상부에는 적색의 컬러 필터(2806R), 녹색의 컬러 필터(2806G), 청색의 컬러 필터(2806B)가 설치되어, 풀컬러 표시를 행할 수 있다. 또한 이들 컬러 필터를 격리하기 위해서 블랙 매트릭스(BM이라고도 한다)(2807)가 설치된다.
본 실시예의 표시장치는 실시예 1 내지 7뿐만 아니라, 실시예 8에 기재한 구성과도 적절히 조합할 수도 있다. 또한 표시장치의 구성은 상기 구성에 한정되지 않고, 본 발명을 다른 구성의 표시장치에 적용할 수도 있다.
(실시예 10)
본 발명의 표시장치는 여러 가지 전자기기에 적용할 수 있다. 구체적으로는, 전자기기의 표시부에 적용할 수 있다. 또한, 전자기기로서, 비디오카메라, 디지털 카메라, 고글형 디스플레이, 네비게이션 시스템, 음향재생장치(카 오디오, 오디오 컴포넌트시스템 등), 컴퓨터, 게임 기기, 휴대 정보단말(모바일 컴퓨터, 휴대전화, 휴대형 게임기 또는 전자서적 등), 기록 매체를 구비한 화상재생장치(구체적으로는 DVD(Digital Versatile Disc) 등의 기록 매체를 재생하고, 그 화상을 표시할 수 있는 디스플레이를 구비한 장치) 등을 들 수 있다.
도 33a는 디스플레이로, 케이싱(3301), 지지대(3302), 표시부(3303), 스피커부(3304), 비디오 입력 단자(3305) 등을 포함한다.
이때, 표시부(3303)에는 실시예 1 내지 7에 기재한 화소가 이용된다. 본 발명에 의해, 화소 간 또는 화소에 있어서의 시간에 따른 휘도의 편차를 억제할 수 있고, 더욱 듀티비가 높은 고품질 표시부를 가지는 디스플레이를 얻을 수 있다. 또한 본 발명에서는, 대향전극의 전위를 일정하게 고정하여 동작시킴으로써 소비 전력을 낮출 수도 있다. 또한, 디스플레이는, PC용, 텔레비전방송 수신용, 광고 표시용 등의 모든 정보표시용 표시장치가 포함된다.
한편, 최근, 디스플레이의 대형화에 대한 요구가 강하지만, 디스플레이의 대 형화에 따라 가격 상승이 문제가 되고 있다. 따라서 제조 비용을 낮추어 고품질 제품의 가격을 가능한 한 낮게 설정하는 것이 중요한 과제다.
본 발명의 화소는, 단극성 트랜지스터로 제조할 수 있으므로, 공정 수를 절감하여 제조 비용을 삭감할 수 있다. 또한 화소를 구성하는 트랜지스터의 반도체층에 비결정성 반도체막, 예를 들면 아모포스 실리콘(a-Si:H)을 사용함으로써 공정을 간략화하고, 더욱 코스트 다운을 꾀할 수 있다. 이 경우에는, 화소부 주변의 구동회로를 IC칩 위에 형성하고, COG(Chip On Glass) 등으로 표시 패널에 설치하면 된다. 이때, 동작 속도가 높은 신호선 구동회로는 IC칩 위에 형성하고, 비교적 동작 속도가 낮은 주사선 구동회로는 화소부와 함께 단극성 트랜지스터로 구성되는 회로에 일체로 형성해도 된다.
도 33b는 카메라로, 본체(3311), 표시부(3312), 수상부(3313), 조작키(3314), 외부접속 포트(3315), 셔터(3316) 등을 포함한다.
이때, 표시부(3312)에는 실시예 1 내지 7에 기재한 화소가 이용된다. 본 발명에 의해, 화소 간 또는 화소에 있어서의 시간에 따른 휘도의 편차를 억제할 수 있고, 더욱 듀티비가 높은 고품질 표시부를 가지는 카메라를 얻을 수 있다. 또한 본 발명에서는, 대향전극의 전위를 일정하게 고정하여 동작시킴으로써 소비 전력을 낮출 수도 있다.
또한 최근, 디지털 카메라 등의 고성능화에 따라, 생산 경쟁이 치열해지고 있다. 그리고, 고성능 제품의 가격을 최대한 낮게 설정하는 것이 중요하다.
본 발명의 화소는, 단극성 트랜지스터로 제조할 수 있으므로, 공정 수를 절 감하여 제조 비용을 삭감할 수 있다. 또한 화소를 구성하는 트랜지스터의 반도체층에 비결정성 반도체막, 예를 들면 아모포스 실리콘(a-Si:H)을 사용함으로써 공정을 간략화하고, 더욱 코스트 다운을 꾀할 수 있다. 이 경우에는, 화소부 주변의 구동회로를 IC칩 위에 형성하고, COG 등으로 표시 패널에 설치하면 된다. 이때, 동작 속도가 높은 신호선 구동회로는 IC칩 위에 형성하고, 비교적 동작 속도가 낮은 주사선 구동회로는 화소부와 동일한 기판 위에 단극성 트랜지스터를 포함하는 회로를 사용하여 형성할 수 있다.
도 33c는 컴퓨터로, 본체(3321), 케이싱(3322), 표시부(3323), 키보드(3324), 외부접속 포트(3325), 포인팅 마우스(3326) 등을 포함한다. 여기에서, 표시부(3323)에는 실시예 1 내지 7에 기재한 화소가 이용된다. 본 발명에 따르면, 화소 간 또는 화소에 있어서의 시간에 따른 휘도의 편차를 억제할 수 있고, 더욱 듀티비가 높은 고품질 표시부를 가지는 컴퓨터를 얻을 수 있다. 또한 본 발명에서는, 대향전극의 전위를 일정하게 고정하여 동작시킴으로써 소비 전력을 낮출 수도 있다. 화소부를 구성하는 트랜지스터에 단극성 트랜지스터, 또는 트랜지스터의 반도체층에 비결정성 반도체막을 사용함으로써 저비용화를 꾀할 수 있다.
도 33d는 모바일 컴퓨터로, 본체(3331), 표시부(3332), 스위치(3333), 조작키(3334), 적외선 포트(3335) 등을 포함한다. 또한, 표시부(3332)에는 실시예 1 내지 7에 기재한 화소가 이용된다. 본 발명에 의해, 화소 간 또는 화소에 있어서의 시간에 따른 휘도의 편차를 억제할 수 있고, 더욱 듀티비가 높은 고품질 표시부를 가지는 모바일 컴퓨터를 얻을 수 있다. 또한 본 발명에서는, 대향전극의 전위를 일 정하게 고정하여 동작시킴으로써 소비 전력을 낮출 수도 있다. 또한 화소부를 구성하는 트랜지스터에 단극성 트랜지스터, 또는 트랜지스터의 반도체층에 비결정성 반도체막을 사용함으로써 저비용화를 꾀할 수 있다.
도 33e는 기록 매체를 구비한 휴대형 화상재생장치(구체적으로는 DVD재생장치)로, 본체(3341), 케이싱(3342), 표시부A(3343), 표시부B(3344), 기록 매체(DVD 등) 판독부(3345), 조작키(3346), 스피커부(3347) 등을 포함한다. 표시부A(3343)는 주로 화상정보를 표시하고, 표시부B(3344)는 주로 문자정보를 표시할 수 있다. 또한, 표시부A(3343)나 표시부B(3344)에는 실시예 1 내지 7에 기재한 화소가 이용된다. 본 발명에 의해, 화소 간 또는 화소에 있어서의 시간에 따른 휘도의 편차를 억제할 수 있고, 더욱 듀티비가 높은 고품질 표시부를 가지는 화상재생장치를 얻을 수 있다. 또한 본 발명에서는, 대향전극의 전위를 일정하게 고정하여 동작시킴으로써 소비 전력을 낮출 수도 있다. 또한 화소부를 구성하는 트랜지스터에 단극성 트랜지스터, 또는 트랜지스터의 반도체층에 비결정성 반도체막을 사용함으로써 저비용화를 꾀할 수 있다.
도 33f는 고글형 디스플레이로, 본체(3351), 표시부(3352), 암부(3353)를 포함한다. 또한, 표시부(3352)에는 실시예 1 내지 7에 기재한 화소가 이용된다. 본 발명에 의해, 화소 간 또는 화소에 있어서의 시간에 따른 휘도의 편차를 억제할 수 있고, 더욱 듀티비가 높은 고품질 표시부를 가지는 고글형 디스플레이를 얻을 수 있다. 또한 본 발명에서는, 대향전극의 전위를 일정하게 고정하여 동작시킴으로써 소비 전력을 낮출 수도 있다. 또한 화소부를 구성하는 트랜지스터에 단극성 트랜지 스터, 또는 트랜지스터의 반도체층에 비결정성 반도체막을 사용함으로써 저비용화를 꾀할 수 있다.
도 33g는 비디오카메라로, 본체(3361), 표시부(3362), 케이싱(3363), 외부접속 포트(3364), 리모트 컨트롤 수신부(3365), 수상부(3366), 배터리(3367), 음성입력부(3368), 조작키(3369), 접안부(3360) 등을 포함한다. 또한, 표시부(3362)에는 실시예 1 내지 7에 기재한 화소가 이용된다. 본 발명에 의해, 화소 간 또는 화소에 있어서의 시간에 따른 휘도의 편차를 억제할 수 있고, 더욱 듀티비가 높은 고품질 표시부를 가지는 비디오카메라를 얻을 수 있다. 또한 본 발명에서는, 대향전극의 전위를 일정하게 고정하여 동작시킴으로써 소비 전력을 낮출 수도 있다. 또한 화소부를 구성하는 트랜지스터에 단극성 트랜지스터, 또는 트랜지스터의 반도체층에 비결정성 반도체막을 사용함으로써 저비용화를 꾀할 수 있다.
도 33h는 휴대전화기로, 본체(3371), 케이싱(3372), 표시부(3373), 음성입력부(3374), 음성출력부(3375), 조작키(3376), 외부접속 포트(3377), 안테나(3378) 등을 포함한다. 또한, 표시부(3373)에는 실시예 1 내지 7에 기재한 화소가 이용된다. 본 발명에 의해, 화소 간 또는 화소에 있어서의 시간에 따른 휘도의 편차를 억제할 수 있고, 더욱 듀티비가 높은 고품질 표시부를 가지는 휴대전화기를 얻을 수 있다. 또한 본 발명에서는, 대향전극의 전위를 일정하게 고정하여 동작시킴으로써 소비 전력을 낮출 수도 있다. 또한 화소부를 구성하는 트랜지스터에 단극성 트랜지스터, 또는 트랜지스터의 반도체층에 비결정성 반도체막을 사용함으로써 저비용화를 꾀할 수 있다.
이렇게 본 발명은, 모든 전자기기에 적용할 수도 있다.
(실시예 11)
본 실시예에 있어서, 본 발명의 표시장치를 표시부에 가지는 휴대전화의 구성예에 대해서 도 34를 참조하여 설명한다.
표시 패널(3410)은 하우징(3400)에 탈착하도록 삽입된다. 하우징(3400)은 표시 패널(3410)의 사이즈에 따라, 형상이나 치수를 적절히 변경할 수 있다. 표시 패널(3410)을 고정한 하우징(3400)은 인쇄회로기판(3401)에 끼워 넣어져 모듈로서 조립할 수 있다.
표시 패널(3410)은 FPC(3411)를 통해 인쇄회로기판(3401)에 접속된다. 인쇄회로기판(3401)에는, 스피커(3402), 마이크로폰(3403), 송수신회로(3404), CPU 및 컨트롤러 등을 포함하는 신호 처리 회로(3405)가 형성된다. 이러한 모듈과, 입력 수단(3406), 배터리(3407)를 조합하여, 케이싱(3409)에 보관한다. 표시 패널(3410)의 화소부는 케이싱(3412)에 형성된 통로창으로부터 시인할 수 있도록 배치한다.
표시 패널(3410)에서, 화소부와 일부 주변구동회로(복수의 구동회로 중 동작 주파수가 낮은 구동회로)를 트랜지스터를 기판 위에 사용해서 일체로 형성하고, 일부 주변구동회로(복수의 구동회로 중 동작 주파수가 높은 구동회로)를 IC칩 위에 형성하고, 그 IC칩을 COG(Chip On Glass)로 표시 패널(3410)에 설치해도 된다. IC칩을 TAB(Tape Auto Bonding)나 프린트 기판을 사용해서 유리 기판과 접속해도 된다. 또한 모든 주변구동회로를 IC칩 위에 형성하고, 그 IC칩을 COG 등으로 표시 패널에 설치해도 된다.
여기에서, 화소부에는, 실시예 1 내지 7에 기재한 화소를 사용한다. 본 발명에 의해, 화소 간 또는 화소에 있어서의 시간에 따른 휘도의 편차를 억제할 수 있고, 더욱 듀티비가 높은 고품질 표시부를 가지는 표시 패널(3410)을 얻을 수 있다. 또한 본 발명에서는, 대향전극의 전위를 일정하게 고정하여 동작시킴으로써 소비 전력을 낮출 수도 있다. 또한 화소부를 구성하는 트랜지스터에 단극성 트랜지스터, 또는 트랜지스터의 반도체층에 비결정성 반도체막을 사용함으로써 저비용화를 꾀할 수 있다.
본 실시예에 나타낸 구성은 휴대전화의 일례이며, 이러한 구성의 휴대전화에 한정되지 않고 여러 가지 구성의 휴대전화에 적용할 수 있다.
(실시예 12)
본 실시예에서는 표시 패널과, 회로기판을 조합한 EL모듈에 대해서 도 35 및 도 36을 참조하여 설명한다.
도 35에 나타낸 바와 같이 표시 패널(3501)은 화소부(3503), 주사선 구동회로(3504) 및 신호선 구동회로(3505)를 포함한다. 회로기판(3502)에는, 예를 들면 컨트롤 회로(3506)나 신호 분할 회로(3507) 등이 형성된다. 이때, 표시 패널(3501)과 회로기판(3502)은 접속 배선(3508)에 의해 접속된다. 접속 배선(3508)에는 FPC 등을 사용할 수 있다.
표시 패널(3501)에는, 화소부와 일부 주변구동회로(복수의 구동회로 중 동작 주파수의 낮은 구동회로)를 트랜지스터를 사용해서 기판 위에 일체로 형성하고, 일부 주변구동회로(복수의 구동회로 중 동작 주파수의 높은 구동회로)를 IC칩 위에 형성하고, 그 IC칩을 COG(Chip On Glass)로 표시 패널(3410)에 설치해도 된다. 그 IC칩을 TAB(Tape Auto Bonding)나 프린트 기판을 사용해서 유리 기판과 접속해도 된다. 또한 모든 주변구동회로를 IC칩 위에 형성하고, 그 IC칩을 COG 등으로 표시 패널에 설치해도 된다.
여기에서, 화소부에는, 실시예 1 내지 7에 기재한 화소를 사용한다. 본 발명에 의해, 화소 간 또는 화소에 있어서의 시간에 따른 휘도의 편차를 억제할 수 있고, 더욱 듀티비가 높은 고품질 표시 패널(3501)을 얻을 수 있다. 또한 본 발명에서는, 대향전극의 전위를 일정하게 고정하여 동작시킴으로써 소비 전력을 낮출 수도 있다. 또한 화소부를 구성하는 트랜지스터에 단극성 트랜지스터, 또는 트랜지스터의 반도체층에 비결정성 반도체막을 사용함으로써 저비용화를 꾀할 수 있다.
이러한 EL모듈에 의해 EL텔레비전 수상기를 완성할 수 있다. 도 36은 EL텔레비전 수상기의 주요 구성을 나타내는 블럭도다. 튜너(3601)는 영상신호와 음성신호를 수신한다. 영상신호는, 영상신호 증폭회로(3602)와, 거기에서 출력되는 신호를 적색, 녹색, 청색의 각색에 대응한 색신호로 변환하는 영상신호 처리회로(3603)와, 그 영상신호를 구동회로의 입력 사양으로 변환하기 위한 컨트롤 회로(3506)에 의해 처리된다. 컨트롤 회로(3506)는, 주사선 측과 신호선 측에 각각 신호를 출력한다. 디지털 구동할 경우에는, 신호선 측에 신호 분할 회로(3507)를 설치하고, 입력 디지털 신호를 m개로 분할해서 공급하는 구성으로 해도 된다.
튜너(3601)로 수신한 신호 중, 음성신호는 음성신호증폭회로(3604)에 보내지고, 그 출력은 음성신호 처리회로(3605)를 통해 스피커(3606)에 공급된다. 제어회 로(3607)는 수신국(수신 주파수)이나 음량의 제어 정보를 입력부(3608)로부터 받고, 튜너(3601)나 음성신호 처리회로(3605)에 신호를 송출한다.
실시예 10에 기재한 도 33a의 케이싱(3301)에, 도 35의 EL모듈을 삽입하여, 텔레비전 수상기를 완성할 수 있다.
물론, 본 발명은 텔레비전 수상기에 한정되지 않고, PC의 모니터를 비롯하여, 철도의 역이나 공항 등의 정보 표시판이나, 가두의 광고 표시판 등 특히 대면적 표시 매체로서 여러 가지 용도에 적용할 수 있다.
본 출원은 2005년 12월 2일에 일본특허청에 출원한 일본 특허 no. 2005-349165에 근거한 것으로, 그 모든 내용은 여기에 참조로 인용된다.
본 발명에 따르면, 트랜지스터의 역치전압의 편차에 기인하는 전류치의 편차를 억제할 수 있다. 따라서 발광소자를 비롯한 부하에 원하는 전류를 공급할 수 있다. 특히, 부하로서 발광소자를 사용할 경우, 휘도의 편차가 적고 듀티비가 높은 표시장치를 제공할 수 있다.

Claims (59)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 저장용량과, 트랜지스터와, 제1 스위치와, 제2 스위치와, 제3 스위치를 포함한 반도체장치로서,
    상기 트랜지스터의 소스 전극 및 드레인 전극의 한쪽은 제1 배선에 전기적으로 접속되고,
    상기 트랜지스터의 상기 소스 전극 및 상기 드레인 전극의 다른 쪽은 화소전극에 전기적으로 접속되고,
    상기 트랜지스터의 상기 소스 전극 및 상기 드레인 전극의 다른 쪽은 상기 제3 스위치를 통해 제2 배선에 전기적으로 접속되고,
    상기 트랜지스터의 게이트 전극은 상기 제1 스위치를 통해 제3 배선에 전기적으로 접속되고,
    상기 트랜지스터의 상기 게이트 전극은 상기 제2 스위치를 통해 상기 제1 배선에 전기적으로 접속되고,
    상기 트랜지스터의 상기 소스 전극 및 상기 드레인 전극의 다른 쪽은 상기 저장용량을 통해 상기 게이트 전극에 전기적으로 접속되는 것을 특징으로 하는 반도체장치.
  5. 제 4항에 있어서,
    상기 제2 배선은 상기 제3 스위치를 제어하는 배선과 동일한 것을 특징으로 하는 반도체장치.
  6. 제 4항에 있어서,
    상기 제2 배선은 이전 행 혹은 다음 행의 제1 내지 제3 스위치를 제어하는 주사선 중 어느 하나인 것을 특징으로 하는 반도체장치.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 제 4항에 있어서,
    상기 제1 배선에 입력되는 전위는 V1 또는 V2의 2개의 값을 가지고,
    상기 제1 스위치 내지 상기 제3 스위치가 오프 상태일 때에만 상기 전위는 V2의 값을 취하고,
    V1은 상기 제2 배선에 입력되는 전위보다 높은 전위이고, V1과 V2의 차는 상기 트랜지스터의 역치전압보다 크고,
    V2는 V1보다 높은 것을 특징으로 하는 반도체장치.
  13. 삭제
  14. 제 4항에 있어서,
    상기 제1 배선에 입력되는 전위는 V1 또는 V2의 2개의 값을 가지고,
    상기 제1 스위치 내지 상기 제3 스위치가 오프 상태일 때 상기 전위는 V2의 값을 취하고,
    V1은 상기 제2 배선에 입력되는 전위보다 낮은 전위이고, V1과 V2의 차는 상기 트랜지스터의 역치전압의 절대치보다 크고,
    V2는 V1보다 낮은 것을 특징으로 하는 반도체장치.
  15. 제 4항에 있어서,
    상기 제1 스위치 내지 제3 스위치는 트랜지스터인 것을 특징으로 하는 반도체장치.
  16. 삭제
  17. 삭제
  18. 제 4항에 있어서,
    상기 저장용량은, 용량(capacitor)인 것을 특징으로 하는 반도체장치.
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 소스 전극 및 드레인 전극의 한쪽은 제1 배선에 전기적으로 접속되고, 상기 소스 전극 및 상기 드레인 전극의 다른 쪽은 제2 배선에 전기적으로 접속되는 트랜지스터와,
    상기 트랜지스터의 게이트-소스 전압을 보유하는 저장용량과,
    상기 제1 배선에 입력되는 제1 전위를 상기 트랜지스터의 게이트 전극에 인가하고, 상기 제2 배선에 입력되는 제2 전위를 상기 트랜지스터의 소스 전극에 인가함으로써, 상기 저장용량에 제1 전압을 보유시키는 수단과,
    상기 저장용량의 전압을 제2 전압까지 방전시키는 수단과,
    상기 제1 전위와 제3 전압을 합한 전위를 상기 트랜지스터의 게이트 전극에 인가함으로써, 상기 제2 전압과 제4 전압을 합한 제5 전압을 상기 저장용량에 보유시키는 수단과,
    상기 제1 배선에 상기 제1 전위와는 다른 제3 전위를 입력함으로써 상기 트랜지스터에 설정된 전류를 부하에 공급하는 수단을 가지는 것을 특징으로 하는 반도체장치.
  33. 삭제
  34. 삭제
  35. 삭제
  36. 삭제
  37. 삭제
  38. 제 32항에 있어서,
    상기 제1 전위는 상기 제2 전위보다 높은 전위이고, 상기 제1 전위와 상기 제2 전위의 차는 상기 트랜지스터의 역치전압보다 크고,
    상기 제1 전위는 상기 제3 전위보다 낮은 것을 특징으로 하는 반도체장치.
  39. 삭제
  40. 제 32항에 있어서,
    상기 제1 전위는 상기 제2 전위보다 낮은 전위이고, 상기 제1 전위와 상기 제2 전위의 차는 상기 트랜지스터의 역치전압의 절대치보다 크고,
    상기 제1 전위는 상기 제3 전위보다 높은 것을 특징으로 하는 반도체장치.
  41. 제 32항에 있어서,
    상기 부하는 발광소자인 것을 특징으로 하는 반도체장치.
  42. 제 4항, 제 5항, 제 6항, 제 12항, 제 14항, 제 15항, 제 18항 또는 제 32항 중 어느 한 항에 따른 반도체장치를 포함한 것을 특징으로 하는 표시장치.
  43. 표시부에 제 42항에 따른 표시장치를 포함한 것을 특징으로 하는 전자기기.
  44. 제 32항에 있어서,
    상기 제2 전압은, 상기 트랜지스터의 역치전압인 것을 특징으로 하는 반도체장치.
  45. 삭제
  46. 삭제
  47. 삭제
  48. 삭제
  49. 삭제
  50. 삭제
  51. 삭제
  52. 삭제
  53. 삭제
  54. 삭제
  55. 삭제
  56. 트랜지스터와,
    용량과,
    EL(일렉트로루미네센스) 소자를 포함하는 표시장치로서,
    상기 트랜지스터의 소스와 드레인 중 한쪽은 상기 EL소자에 전기적으로 접속되고,
    상기 트랜지스터의 상기 소스와 상기 드레인 중 한쪽은 상기 용량의 제1 전극에 전기적으로 접속되고,
    상기 트랜지스터의 게이트는, 상기 용량의 제2 전극에 전기적으로 접속되는 것을 특징으로 하는 표시장치.
  57. 제 56항에 있어서,
    상기 트랜지스터는, 실리콘을 포함하는 반도체층을 포함한 것을 특징으로 하는 표시장치.
  58. 제1 배선과,
    제2 배선과,
    제1 트랜지스터와,
    제2 트랜지스터와,
    용량과,
    EL소자를 포함하는 표시장치로서,
    상기 제1 트랜지스터의 소스와 드레인 중 한쪽은 상기 EL소자에 전기적으로 접속되고,
    상기 제1 트랜지스터의 상기 소스와 상기 드레인 중 한쪽은 상기 용량의 제1 전극에 전기적으로 접속되고,
    상기 제1 트랜지스터의 게이트는, 상기 용량의 제2 전극에 전기적으로 접속되고,
    상기 제2 트랜지스터의 소스와 드레인 중 한쪽은 상기 제1 트랜지스터의 상기 게이트에 전기적으로 접속되고,
    상기 제2 트랜지스터의 게이트는, 상기 제1 배선에 전기적으로 접속되고,
    상기 제1 트랜지스터의 상기 소스와 상기 드레인 중 다른 쪽은 상기 제2 배선에 전기적으로 접속되고,
    상기 제1 배선은 상기 제2 배선과 평행한 것을 특징으로 하는 표시장치.
  59. 제 58항에 있어서,
    상기 제1 트랜지스터는 실리콘을 포함하는 반도체층을 포함한 것을 특징으로 하는 표시장치.
KR1020060118112A 2005-12-02 2006-11-28 반도체장치, 표시장치 및 전자기기 KR101359413B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005349165 2005-12-02
JPJP-P-2005-00349165 2005-12-02

Publications (2)

Publication Number Publication Date
KR20070058320A KR20070058320A (ko) 2007-06-08
KR101359413B1 true KR101359413B1 (ko) 2014-02-07

Family

ID=37814469

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060118112A KR101359413B1 (ko) 2005-12-02 2006-11-28 반도체장치, 표시장치 및 전자기기

Country Status (6)

Country Link
US (6) US8325111B2 (ko)
EP (1) EP1793366A3 (ko)
JP (14) JP2012141627A (ko)
KR (1) KR101359413B1 (ko)
CN (2) CN1975844B (ko)
TW (2) TWI415066B (ko)

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7595778B2 (en) * 2005-04-15 2009-09-29 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device using the same
EP1793366A3 (en) 2005-12-02 2009-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
TWI603307B (zh) 2006-04-05 2017-10-21 半導體能源研究所股份有限公司 半導體裝置，顯示裝置，和電子裝置
TWI442368B (zh) 2006-10-26 2014-06-21 Semiconductor Energy Lab 電子裝置，顯示裝置，和半導體裝置，以及其驅動方法
KR101526475B1 (ko) * 2007-06-29 2015-06-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 구동 방법
KR101388303B1 (ko) * 2007-10-10 2014-04-23 엘지디스플레이 주식회사 유기전계발광표시장치와 이의 구동방법
KR102187427B1 (ko) * 2008-09-19 2020-12-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
US9047815B2 (en) 2009-02-27 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Method for driving semiconductor device
CN102388414B (zh) 2009-05-22 2014-12-31 松下电器产业株式会社 显示装置及其驱动方法
KR20120068772A (ko) 2009-09-16 2012-06-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 이의 제조 방법
JP2011107692A (ja) 2009-10-20 2011-06-02 Semiconductor Energy Lab Co Ltd 表示装置の駆動方法、表示装置、及び電子機器。
KR101056233B1 (ko) * 2010-03-16 2011-08-11 삼성모바일디스플레이주식회사 화소 및 이를 구비한 유기전계발광 표시장치
US8994621B2 (en) * 2010-07-12 2015-03-31 Sharp Kabushiki Kaisha Display device and method for driving same
KR101916921B1 (ko) 2011-03-29 2018-11-09 삼성디스플레이 주식회사 표시장치 및 그 구동방법
JP5982147B2 (ja) 2011-04-01 2016-08-31 株式会社半導体エネルギー研究所 発光装置
US8922464B2 (en) 2011-05-11 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device and driving method thereof
TWI557711B (zh) 2011-05-12 2016-11-11 半導體能源研究所股份有限公司 顯示裝置的驅動方法
JP6018409B2 (ja) 2011-05-13 2016-11-02 株式会社半導体エネルギー研究所 発光装置
US8878589B2 (en) 2011-06-30 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
WO2013015091A1 (en) 2011-07-22 2013-01-31 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
KR101960971B1 (ko) * 2011-08-05 2019-03-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US8710505B2 (en) 2011-08-05 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6050054B2 (ja) 2011-09-09 2016-12-21 株式会社半導体エネルギー研究所 半導体装置
JP5832399B2 (ja) 2011-09-16 2015-12-16 株式会社半導体エネルギー研究所 発光装置
TW201315284A (zh) * 2011-09-19 2013-04-01 Wintek Corp 發光元件驅動電路
KR20230098374A (ko) 2011-10-18 2023-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
US10043794B2 (en) 2012-03-22 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US8995607B2 (en) 2012-05-31 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Pulse signal output circuit and shift register
US9320111B2 (en) 2012-05-31 2016-04-19 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
JP6228753B2 (ja) * 2012-06-01 2017-11-08 株式会社半導体エネルギー研究所 半導体装置、表示装置、表示モジュール、及び電子機器
TWI587261B (zh) 2012-06-01 2017-06-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的驅動方法
CN103208506A (zh) * 2013-03-28 2013-07-17 京东方科技集团股份有限公司 阵列基板、显示装置及制作方法
JP6400961B2 (ja) * 2013-07-12 2018-10-03 株式会社半導体エネルギー研究所 表示装置
JP6426402B2 (ja) * 2013-08-30 2018-11-21 株式会社半導体エネルギー研究所 表示装置
US9083320B2 (en) 2013-09-20 2015-07-14 Maofeng YANG Apparatus and method for electrical stability compensation
US9698176B1 (en) * 2013-11-05 2017-07-04 Ananda H. Kumar Silicon-based backplane structures and methods for display applications
JP6570825B2 (ja) * 2013-12-12 2019-09-04 株式会社半導体エネルギー研究所 電子機器
CN105849796B (zh) 2013-12-27 2020-02-07 株式会社半导体能源研究所 发光装置
US10483293B2 (en) 2014-02-27 2019-11-19 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device, and module and electronic appliance including the same
CN103927981B (zh) * 2014-03-24 2016-05-18 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
KR20180047606A (ko) * 2016-10-31 2018-05-10 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102648750B1 (ko) * 2017-02-01 2024-03-20 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치
JP6707182B2 (ja) * 2017-03-22 2020-06-10 三菱電機株式会社 受信装置、及び、通信システム
WO2019145795A2 (en) 2018-01-26 2019-08-01 Cellink Ab Systems and methods for optical assessments of bioink printability
US11186736B2 (en) 2018-10-10 2021-11-30 Cellink Ab Double network bioinks
US11341878B2 (en) 2019-03-21 2022-05-24 Samsung Display Co., Ltd. Display panel and method of testing display panel
TWI692749B (zh) * 2019-05-21 2020-05-01 友達光電股份有限公司 驅動方法及顯示裝置
CN110972507B (zh) * 2019-06-11 2023-10-17 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
JP7322555B2 (ja) * 2019-07-05 2023-08-08 セイコーエプソン株式会社 電気光学装置、電子機器及び移動体
US11826951B2 (en) 2019-09-06 2023-11-28 Cellink Ab Temperature-controlled multi-material overprinting
CN110706629B (zh) * 2019-09-27 2023-08-29 京东方科技集团股份有限公司 显示基板的检测方法和检测装置
CN114586092B (zh) 2019-10-31 2024-09-03 夏普株式会社 显示装置、像素电路及其驱动方法
JP7523106B2 (ja) * 2020-02-12 2024-07-26 深▲セン▼通鋭微電子技術有限公司 表示装置
CN111402814B (zh) * 2020-03-26 2022-04-12 昆山国显光电有限公司 显示面板、显示面板的驱动方法和显示装置
KR20220148999A (ko) * 2021-04-29 2022-11-08 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003224437A (ja) * 2002-01-30 2003-08-08 Sanyo Electric Co Ltd 電流駆動回路および該電流駆動回路を備えた表示装置
JP2005004173A (ja) * 2003-05-19 2005-01-06 Seiko Epson Corp 電気光学装置およびその駆動装置
JP2006516745A (ja) * 2003-01-24 2006-07-06 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ アクティブマトリクス表示装置
JP2006325736A (ja) * 2005-05-24 2006-12-07 Hitachi Medical Corp 磁気共鳴イメージング装置

Family Cites Families (126)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03233431A (ja) 1990-02-09 1991-10-17 Hitachi Ltd 液晶ディスプレイパネル
US5684365A (en) * 1994-12-14 1997-11-04 Eastman Kodak Company TFT-el display panel using organic electroluminescent media
JP3647523B2 (ja) * 1995-10-14 2005-05-11 株式会社半導体エネルギー研究所 マトリクス型液晶表示装置
US6229508B1 (en) * 1997-09-29 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
JP3629939B2 (ja) 1998-03-18 2005-03-16 セイコーエプソン株式会社 トランジスタ回路、表示パネル及び電子機器
US6724149B2 (en) 1999-02-24 2004-04-20 Sanyo Electric Co., Ltd. Emissive display device and electroluminescence display device with uniform luminance
TW591584B (en) * 1999-10-21 2004-06-11 Semiconductor Energy Lab Active matrix type display device
US6587086B1 (en) * 1999-10-26 2003-07-01 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device
TW484117B (en) * 1999-11-08 2002-04-21 Semiconductor Energy Lab Electronic device
JP4514861B2 (ja) * 1999-11-29 2010-07-28 株式会社半導体エネルギー研究所 レーザ照射装置およびレーザ照射方法および半導体装置の作製方法
TW587239B (en) * 1999-11-30 2004-05-11 Semiconductor Energy Lab Electric device
TW480727B (en) * 2000-01-11 2002-03-21 Semiconductor Energy Laboratro Semiconductor display device
US7301520B2 (en) * 2000-02-22 2007-11-27 Semiconductor Energy Laboratory Co., Ltd. Image display device and driver circuit therefor
JP2001318627A (ja) * 2000-02-29 2001-11-16 Semiconductor Energy Lab Co Ltd 発光装置
TW495854B (en) * 2000-03-06 2002-07-21 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
TW554637B (en) * 2000-05-12 2003-09-21 Semiconductor Energy Lab Display device and light emitting device
JP3918412B2 (ja) 2000-08-10 2007-05-23 ソニー株式会社 薄膜半導体装置及び液晶表示装置とこれらの製造方法
JP5030345B2 (ja) 2000-09-29 2012-09-19 三洋電機株式会社 半導体装置
JP4211250B2 (ja) 2000-10-12 2009-01-21 セイコーエプソン株式会社 トランジスタ及びそれを備える表示装置
KR100675319B1 (ko) 2000-12-23 2007-01-26 엘지.필립스 엘시디 주식회사 일렉트로 루미네센스 패널
JP4785271B2 (ja) * 2001-04-27 2011-10-05 株式会社半導体エネルギー研究所 液晶表示装置、電子機器
TW582005B (en) * 2001-05-29 2004-04-01 Semiconductor Energy Lab Pulse output circuit, shift register, and display device
JP4869497B2 (ja) 2001-05-30 2012-02-08 株式会社半導体エネルギー研究所 表示装置
SG148032A1 (en) * 2001-07-16 2008-12-31 Semiconductor Energy Lab Light emitting device
JP4831895B2 (ja) * 2001-08-03 2011-12-07 株式会社半導体エネルギー研究所 半導体装置
JP4650601B2 (ja) * 2001-09-05 2011-03-16 日本電気株式会社 電流駆動素子の駆動回路及び駆動方法ならびに画像表示装置
TWI221268B (en) * 2001-09-07 2004-09-21 Semiconductor Energy Lab Light emitting device and method of driving the same
JP3810725B2 (ja) * 2001-09-21 2006-08-16 株式会社半導体エネルギー研究所 発光装置及び電子機器
US7365713B2 (en) * 2001-10-24 2008-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US7456810B2 (en) * 2001-10-26 2008-11-25 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and driving method thereof
JP4498669B2 (ja) * 2001-10-30 2010-07-07 株式会社半導体エネルギー研究所 半導体装置、表示装置、及びそれらを具備する電子機器
US20030103022A1 (en) * 2001-11-09 2003-06-05 Yukihiro Noguchi Display apparatus with function for initializing luminance data of optical element
KR100940342B1 (ko) * 2001-11-13 2010-02-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그 구동방법
JP2003186437A (ja) * 2001-12-18 2003-07-04 Sanyo Electric Co Ltd 表示装置
JP3800404B2 (ja) 2001-12-19 2006-07-26 株式会社日立製作所 画像表示装置
JP2003255899A (ja) 2001-12-28 2003-09-10 Sanyo Electric Co Ltd 表示装置
JP4029840B2 (ja) 2002-01-17 2008-01-09 日本電気株式会社 マトリックス型電流負荷駆動回路を備えた半導体装置とその駆動方法
EP2348502B1 (en) 2002-01-24 2013-04-03 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device and method of driving the semiconductor device
JP2003308030A (ja) 2002-02-18 2003-10-31 Sanyo Electric Co Ltd 表示装置
JP3961310B2 (ja) 2002-02-21 2007-08-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7042162B2 (en) * 2002-02-28 2006-05-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP3613253B2 (ja) * 2002-03-14 2005-01-26 日本電気株式会社 電流制御素子の駆動回路及び画像表示装置
WO2003075256A1 (fr) 2002-03-05 2003-09-12 Nec Corporation Affichage d'image et procede de commande
KR100461467B1 (ko) * 2002-03-13 2004-12-13 엘지.필립스 엘시디 주식회사 능동행렬 유기전기발광소자
JP3997109B2 (ja) 2002-05-08 2007-10-24 キヤノン株式会社 Ｅｌ素子駆動回路及び表示パネル
TWI345211B (en) 2002-05-17 2011-07-11 Semiconductor Energy Lab Display apparatus and driving method thereof
KR100640049B1 (ko) * 2002-06-07 2006-10-31 엘지.필립스 엘시디 주식회사 유기전계발광소자의 구동방법 및 장치
KR100432651B1 (ko) 2002-06-18 2004-05-22 삼성에스디아이 주식회사 화상 표시 장치
JP4019843B2 (ja) 2002-07-31 2007-12-12 セイコーエプソン株式会社 電子回路、電子回路の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器
EP1388842B1 (en) 2002-08-09 2013-10-02 Semiconductor Energy Laboratory Co., Ltd. Multi-window display device and method of driving the same
TWI318490B (en) 2002-08-30 2009-12-11 Semiconductor Energy Lab Current source circuit, display device using the same and driving method thereof
JP2004101767A (ja) * 2002-09-06 2004-04-02 Semiconductor Energy Lab Co Ltd 発光装置の駆動方法
TW571281B (en) 2002-09-12 2004-01-11 Au Optronics Corp Driving circuit and method for a display device and display device therewith
JP2004138773A (ja) * 2002-10-17 2004-05-13 Tohoku Pioneer Corp アクティブ型発光表示装置
US7738014B2 (en) 2002-12-05 2010-06-15 Atlab Inc. Image sensor and optical pointing system
JP4344698B2 (ja) 2002-12-25 2009-10-14 株式会社半導体エネルギー研究所 補正回路を備えたデジタル回路及びそれを有する電子機器
JP2004226543A (ja) * 2003-01-21 2004-08-12 Sharp Corp 表示装置
JP4734529B2 (ja) * 2003-02-24 2011-07-27 奇美電子股▲ふん▼有限公司 表示装置
US7612749B2 (en) * 2003-03-04 2009-11-03 Chi Mei Optoelectronics Corporation Driving circuits for displays
JP2006520490A (ja) * 2003-03-12 2006-09-07 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ エージングに対抗するためにタイミングに有効な光フィードバックを有する発光アクティブマトリクス表示装置
JP2004361424A (ja) 2003-03-19 2004-12-24 Semiconductor Energy Lab Co Ltd 素子基板、発光装置及び発光装置の駆動方法
US7724216B2 (en) * 2003-04-07 2010-05-25 Samsung Electronics Co., Ltd. Display panel
JP4049010B2 (ja) 2003-04-30 2008-02-20 ソニー株式会社 表示装置
JP2004341144A (ja) 2003-05-15 2004-12-02 Hitachi Ltd 画像表示装置
JP4016962B2 (ja) * 2003-05-19 2007-12-05 セイコーエプソン株式会社 電気光学装置、電気光学装置の駆動方法
JP4168836B2 (ja) 2003-06-03 2008-10-22 ソニー株式会社 表示装置
JP4062179B2 (ja) * 2003-06-04 2008-03-19 ソニー株式会社 画素回路、表示装置、および画素回路の駆動方法
JP2005017485A (ja) 2003-06-24 2005-01-20 Seiko Epson Corp 電気光学装置、電気光学装置の駆動方法、及び電子機器
KR101001040B1 (ko) * 2003-06-30 2010-12-14 엘지디스플레이 주식회사 액정표시모듈과 그의 구동장치
US8552933B2 (en) * 2003-06-30 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and driving method of the same
US7172943B2 (en) * 2003-08-13 2007-02-06 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple-gate transistors formed on bulk substrates
JP2005099713A (ja) * 2003-08-25 2005-04-14 Seiko Epson Corp 電気光学装置、電気光学装置の駆動方法及び電子機器
GB0320503D0 (en) * 2003-09-02 2003-10-01 Koninkl Philips Electronics Nv Active maxtrix display devices
JP2005084416A (ja) 2003-09-09 2005-03-31 Sharp Corp アクティブマトリクス基板およびそれを用いた表示装置
US7038392B2 (en) 2003-09-26 2006-05-02 International Business Machines Corporation Active-matrix light emitting display and method for obtaining threshold voltage compensation for same
JP4338131B2 (ja) * 2003-09-30 2009-10-07 インターナショナル・ビジネス・マシーンズ・コーポレーション Ｔｆｔアレイ、表示パネル、およびｔｆｔアレイの検査方法
JP2005121843A (ja) * 2003-10-15 2005-05-12 Toshiba Matsushita Display Technology Co Ltd 電流出力型半導体回路
JP4297438B2 (ja) 2003-11-24 2009-07-15 三星モバイルディスプレイ株式會社 発光表示装置，表示パネル，及び発光表示装置の駆動方法
US6821880B1 (en) 2003-12-01 2004-11-23 Taiwan Semiconductor Manufacturing Co. Ltd. Process of dual or single damascene utilizing separate etching and DCM apparati
JP2005164894A (ja) 2003-12-02 2005-06-23 Sony Corp 画素回路及び表示装置とこれらの駆動方法
JP4147410B2 (ja) * 2003-12-02 2008-09-10 ソニー株式会社 トランジスタ回路、画素回路、表示装置及びこれらの駆動方法
JP3962009B2 (ja) * 2003-12-05 2007-08-22 株式会社東芝 半導体装置の製造方法
EP1544842B1 (en) 2003-12-18 2018-08-22 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US7405713B2 (en) 2003-12-25 2008-07-29 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic equipment using the same
JP2005189643A (ja) 2003-12-26 2005-07-14 Sony Corp ディスプレイ装置及びディスプレイ装置の駆動方法
JP4501429B2 (ja) 2004-01-05 2010-07-14 ソニー株式会社 画素回路及び表示装置
JP4547605B2 (ja) 2004-01-19 2010-09-22 ソニー株式会社 表示装置及びその駆動方法
JP3985788B2 (ja) 2004-01-22 2007-10-03 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2005242323A (ja) * 2004-01-26 2005-09-08 Semiconductor Energy Lab Co Ltd 表示装置及びその駆動方法
US7268332B2 (en) 2004-01-26 2007-09-11 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method of the same
JP4529467B2 (ja) * 2004-02-13 2010-08-25 ソニー株式会社 画素回路および表示装置
US7928937B2 (en) 2004-04-28 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US8760374B2 (en) 2004-05-21 2014-06-24 Semiconductor Energy Laboratory Co., Ltd. Display device having a light emitting element
US7173590B2 (en) 2004-06-02 2007-02-06 Sony Corporation Pixel circuit, active matrix apparatus and display apparatus
JP4103850B2 (ja) 2004-06-02 2008-06-18 ソニー株式会社 画素回路及、アクティブマトリクス装置及び表示装置
JP4103851B2 (ja) 2004-06-02 2008-06-18 ソニー株式会社 画素回路及、アクティブマトリクス装置及び表示装置
JP4160032B2 (ja) 2004-09-01 2008-10-01 シャープ株式会社 表示装置およびその駆動方法
CN100555375C (zh) 2004-09-17 2009-10-28 日本电气株式会社 半导体器件、使用该器件的电路和显示设备及其驱动方法
KR100592636B1 (ko) 2004-10-08 2006-06-26 삼성에스디아이 주식회사 발광표시장치
KR100604053B1 (ko) 2004-10-13 2006-07-24 삼성에스디아이 주식회사 발광 표시장치
TWI237913B (en) * 2004-10-13 2005-08-11 Chi Mei Optoelectronics Corp Circuit and method for OLED with voltage compensation abstract of the invention
KR20060054603A (ko) * 2004-11-15 2006-05-23 삼성전자주식회사 표시 장치 및 그 구동 방법
US8426866B2 (en) 2004-11-30 2013-04-23 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof, semiconductor device, and electronic apparatus
KR100604066B1 (ko) * 2004-12-24 2006-07-24 삼성에스디아이 주식회사 화소 및 이를 이용한 발광 표시장치
JP4923410B2 (ja) 2005-02-02 2012-04-25 ソニー株式会社 画素回路及び表示装置
JP2006215275A (ja) 2005-02-03 2006-08-17 Sony Corp 表示装置
JP2006227239A (ja) 2005-02-17 2006-08-31 Sony Corp 表示装置、表示方法
JP2006227237A (ja) 2005-02-17 2006-08-31 Sony Corp 表示装置、表示方法
JP2006227238A (ja) 2005-02-17 2006-08-31 Sony Corp 表示装置、表示方法
JP2006243526A (ja) 2005-03-04 2006-09-14 Sony Corp 表示装置、画素駆動方法
JP2006243525A (ja) 2005-03-04 2006-09-14 Sony Corp 表示装置
JP4706288B2 (ja) 2005-03-14 2011-06-22 ソニー株式会社 画素回路及び表示装置
KR100719924B1 (ko) * 2005-04-29 2007-05-18 비오이 하이디스 테크놀로지 주식회사 유기 전계발광 표시장치
KR101139527B1 (ko) 2005-06-27 2012-05-02 엘지디스플레이 주식회사 유기전계발광소자 및 유기전계발광 표시장치
US7888721B2 (en) * 2005-07-06 2011-02-15 Micron Technology, Inc. Surround gate access transistors with grown ultra-thin bodies
JP2007108380A (ja) * 2005-10-13 2007-04-26 Sony Corp 表示装置および表示装置の駆動方法
JP2007140318A (ja) 2005-11-22 2007-06-07 Sony Corp 画素回路
US7728810B2 (en) 2005-11-28 2010-06-01 Lg Display Co., Ltd. Display device and method for driving the same
EP1793366A3 (en) 2005-12-02 2009-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
CN102176299B (zh) * 2005-12-02 2013-07-17 株式会社半导体能源研究所 发光器件的驱动方法
JP5025242B2 (ja) 2005-12-02 2012-09-12 株式会社半導体エネルギー研究所 半導体装置、表示装置、モジュール、及び電子機器
JP2007206590A (ja) 2006-02-06 2007-08-16 Seiko Epson Corp 画素回路、その駆動方法、表示装置および電子機器
TWI603307B (zh) 2006-04-05 2017-10-21 半導體能源研究所股份有限公司 半導體裝置，顯示裝置，和電子裝置
JP5665256B2 (ja) 2006-12-20 2015-02-04 キヤノン株式会社 発光表示デバイス
KR100860684B1 (ko) 2007-01-31 2008-09-26 삼성전자주식회사 화면 밝기 기능을 갖는 디스플레이 장치
KR100823199B1 (ko) 2007-04-05 2008-04-18 삼성에스디아이 주식회사 유기 발광 표시 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003224437A (ja) * 2002-01-30 2003-08-08 Sanyo Electric Co Ltd 電流駆動回路および該電流駆動回路を備えた表示装置
JP2006516745A (ja) * 2003-01-24 2006-07-06 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ アクティブマトリクス表示装置
JP2005004173A (ja) * 2003-05-19 2005-01-06 Seiko Epson Corp 電気光学装置およびその駆動装置
JP2006325736A (ja) * 2005-05-24 2006-12-07 Hitachi Medical Corp 磁気共鳴イメージング装置

Also Published As

Publication number Publication date
CN102637407A (zh) 2012-08-15
JP2020101812A (ja) 2020-07-02
US8890180B2 (en) 2014-11-18
EP1793366A3 (en) 2009-11-04
US20070126664A1 (en) 2007-06-07
JP6975275B2 (ja) 2021-12-01
JP2019082695A (ja) 2019-05-30
CN102637407B (zh) 2014-11-05
US20180277615A1 (en) 2018-09-27
JP2023085396A (ja) 2023-06-20
EP1793366A2 (en) 2007-06-06
JP2022017365A (ja) 2022-01-25
JP2020194169A (ja) 2020-12-03
TW201351381A (zh) 2013-12-16
JP2014038334A (ja) 2014-02-27
TWI415066B (zh) 2013-11-11
JP2015064591A (ja) 2015-04-09
US20130092963A1 (en) 2013-04-18
JP2023164804A (ja) 2023-11-14
US20150102351A1 (en) 2015-04-16
US12063829B2 (en) 2024-08-13
US8325111B2 (en) 2012-12-04
CN1975844B (zh) 2012-06-20
JP6346928B2 (ja) 2018-06-20
JP2015079253A (ja) 2015-04-23
JP2019074749A (ja) 2019-05-16
US20230114318A1 (en) 2023-04-13
TWI527011B (zh) 2016-03-21
CN1975844A (zh) 2007-06-06
JP6756807B2 (ja) 2020-09-16
JP2012141627A (ja) 2012-07-26
US9997584B2 (en) 2018-06-12
US20200350391A1 (en) 2020-11-05
JP2017083848A (ja) 2017-05-18
JP2018087981A (ja) 2018-06-07
KR20070058320A (ko) 2007-06-08
TW200805236A (en) 2008-01-16
US11417720B2 (en) 2022-08-16
JP2022028722A (ja) 2022-02-16

Similar Documents

Publication Publication Date Title
JP6845963B2 (ja) 表示装置
JP6756807B2 (ja) 半導体装置
JP5025242B2 (ja) 半導体装置、表示装置、モジュール、及び電子機器
JP5448257B2 (ja) 半導体装置、表示装置、表示モジュール及び電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180103

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190103

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200103

Year of fee payment: 7