JP2011107692A - 表示装置の駆動方法、表示装置、及び電子機器。 - Google Patents

表示装置の駆動方法、表示装置、及び電子機器。 Download PDF

Info

Publication number
JP2011107692A
JP2011107692A JP2010232426A JP2010232426A JP2011107692A JP 2011107692 A JP2011107692 A JP 2011107692A JP 2010232426 A JP2010232426 A JP 2010232426A JP 2010232426 A JP2010232426 A JP 2010232426A JP 2011107692 A JP2011107692 A JP 2011107692A
Authority
JP
Japan
Prior art keywords
transistor
switch
electrically connected
turned
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2010232426A
Other languages
English (en)
Other versions
JP2011107692A5 (ja
Inventor
Atsushi Umezaki
敦司 梅崎
Akira Arasawa
亮 荒澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2010232426A priority Critical patent/JP2011107692A/ja
Publication of JP2011107692A publication Critical patent/JP2011107692A/ja
Publication of JP2011107692A5 publication Critical patent/JP2011107692A5/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】表示装置内の複数の画素回路に設けられている表示素子に電気的に接続されているトランジスタの閾値のばらつきの影響を低減することを目的とする。
【解決手段】トランジスタと、トランジスタの第１の端子と容量素子の一方の電極とが電気的に接続され、トランジスタのゲートと上述の容量素子の他方の電極とが電気的に接続されている容量素子と、上述のトランジスタの第２の端子と表示素子の第１の電極とが電気的に接続されている表示素子とを有する表示装置の構成とする。第１の期間において、トランジスタのゲートと、トランジスタの第１の端子と、容量素子の両電極とを、第１の配線に電気的に接続し、第２の期間において、トランジスタのゲートと、容量素子の他方の電極とを第２の配線に電気的に接続し、第３の期間において、トランジスタの第１の端子と、上述の容量素子の一方の電極とを第３の配線に電気的に接続する駆動方法である。
【選択図】図１

Description

技術分野は、表示装置の駆動方法、表示装置、電子機器等に関する。
表示装置の画素回路は様々なものが提案されている。例えば、特許文献１、２である。
特開２００６−３１７９２３号公報 特開２００９−１２２６５７号公報
ところが、表示装置内の複数の画素回路に設けられている表示素子に電気的に接続されているトランジスタの閾値は画素回路毎にばらつきが生じる場合がある。
そこで本願は、このトランジスタの閾値のばらつきの影響を低減することを目的とする。
以下に、上記問題を解決する構成およびその駆動方法を開示する。
本発明の一は、表示素子、トランジスタ、及び容量素子を有する表示装置の構成とする。
本発明の一は、表示素子はトランジスタの第１の端子に電気的に接続し、容量素子はトランジスタのゲートとトランジスタの第２の端子との間に電気的に接続する表示装置を駆動させる方法である。
本発明の一は、トランジスタと、上述のトランジスタの第１の端子と容量素子の一方の電極とが電気的に接続され、上述のトランジスタのゲートと上述の容量素子の他方の電極とが電気的に接続されている上述の容量素子と、上述のトランジスタの第２の端子と表示素子の第１の電極とが電気的に接続されている上述の表示素子とを有する表示装置の構成とする。第１の期間において、上述のトランジスタのゲートと、上述のトランジスタの第１の端子と、上述の容量素子の両電極とを、第１の配線に電気的に接続し、第２の期間において、上述のトランジスタのゲートと、上述の容量素子の他方の電極とを第２の配線に電気的に接続し、第３の期間において、上述のトランジスタの第１の端子と、上述の容量素子の一方の電極とを第３の配線に電気的に接続することを特徴とする表示装置の駆動方法である。
本発明の一は、トランジスタと、上述のトランジスタの第１の端子と容量素子の一方の電極とが電気的に接続され、上述のトランジスタのゲートと上述の容量素子の他方の電極とが電気的に接続されている上述の容量素子と、上述のトランジスタの第２の端子と表示素子の第１の電極とが電気的に接続されている上述の表示素子とを有する表示装置の構成とする。第１の期間において、上述のトランジスタのゲートと、上述のトランジスタの第１の端子と、上述の容量素子の両電極とを第２の配線に電気的に接続し、第２の期間において、上述のトランジスタのゲートと、上述の容量素子の他方の電極とを上述の第２の配線に電気的に接続し、第３の期間において、上述のトランジスタの第１の端子と、上述の容量素子の一方の電極とを第３の配線に電気的に接続することを特徴とする表示装置の駆動方法である。
本発明の一は、トランジスタと、上述のトランジスタの第１の端子と容量素子の一方の電極とが電気的に接続され、上述のトランジスタのゲートと上述の容量素子の他方の電極とが電気的に接続されている上述の容量素子と、上述のトランジスタの第２の端子と表示素子の第１の電極とが電気的に接続されている上述の表示素子とを有する表示装置の構成とする。第１の期間において、上述のトランジスタのゲートと、上述のトランジスタの第１の端子と、上述の容量素子の両電極とを第３の配線に電気的に接続し、第２の期間において、上述のトランジスタのゲートと、上述の容量素子の他方の電極とを第２の配線に電気的に接続し、第３の期間において、上述のトランジスタの第１の端子と、上述の容量素子の一方の電極とを上述の第３の配線に電気的に接続することを特徴とする表示装置の駆動方法である。
本発明の一は、トランジスタと、上述のトランジスタの第１の端子と容量素子の一方の電極とが電気的に接続され、上述のトランジスタのゲートと上述の容量素子の他方の電極とが電気的に接続されている上述の容量素子と、上述のトランジスタの第２の端子と表示素子の第１の電極とが電気的に接続されている上述の表示素子と、上述のトランジスタのゲートと第２の配線との間に電気的に接続されている第１のスイッチと、上述のトランジスタのゲート及び上述のトランジスタの第１の端子との間に電気的に接続されている第２のスイッチと、上述のトランジスタの第１の端子と第１の配線とが電気的に接続されている第３のスイッチと、上述のトランジスタの第１の端子と第３の配線とが電気的に接続されている第４のスイッチとを有する表示装置の構成とする。第１の期間において、上述の第１のスイッチをオフとし、上述の第２のスイッチをオンとし、上述の第３のスイッチをオンとし、上述の第４のスイッチをオフなり、第２の期間において、上述の第１のスイッチをオンとし、上述の第２のスイッチをオフとし、上述の第３のスイッチをオフとし、上述の第４のスイッチをオフとし、第３の期間において、上述の第１のスイッチをオフとし、上述の第２のスイッチをオフとし、上述の第３のスイッチをオフとし、上述の第４のスイッチをオンになることを特徴とする表示装置の駆動方法である。
本発明の一は、トランジスタと、上述のトランジスタの第１の端子と容量素子の一方の電極とが電気的に接続され、上述のトランジスタのゲートと上述の容量素子の他方の電極とが電気的に接続されている上述の容量素子と、上述のトランジスタの第２の端子と表示素子の第１の電極とが電気的に接続されている上述の表示素子と、上述のトランジスタのゲートと第２の配線との間に電気的に接続されている第１のスイッチと、上述のトランジスタのゲート及び上述のトランジスタの第１の端子との間に電気的に接続されている第２のスイッチと、上述のトランジスタの第１の端子と上述の第２の配線とが電気的に接続している第３のスイッチと、上述のトランジスタの第１の端子と第３の配線とが電気的に接続している第４のスイッチとを有する表示装置の構成とする。第１の期間において、上述の第１のスイッチをオフとし、上述の第２のスイッチをオンとし、上述の第３のスイッチをオンとし、上述の第４のスイッチをオフとし、第２の期間において、上述の第１のスイッチをオンとし、上述の第２のスイッチをオフとし、上述の第３のスイッチをオフとし、上述の第４のスイッチをオフとし、第３の期間において、上述の第１のスイッチをオフとし、上述の第２のスイッチをオフとし、上述の第３のスイッチをオフとし、上述の第４のスイッチをオンになることを特徴とする表示装置の駆動方法である。
本発明の一は、トランジスタと、上述のトランジスタの第１の端子と容量素子の一方の電極とが電気的に接続され、上述のトランジスタのゲートと上述の容量素子の他方の電極とが電気的に接続されている上述の容量素子と、上述のトランジスタの第２の端子と表示素子の第１の電極とが電気的に接続されている上述の表示素子と、上述のトランジスタのゲートと第２の配線との間に電気的に接続されている第１のスイッチと、上述のトランジスタのゲート及び上述のトランジスタの第１の端子との間に電気的に接続されている第２のスイッチと、上述のトランジスタの第１の端子と第３の配線とが電気的に接続されている第４のスイッチと有する表示装置の構成とする。第１の期間において、上述の第１のスイッチをオフとし、上述の第２のスイッチをオンとし、上述の第４のスイッチをオンとし、第２の期間において、上述の第１のスイッチをオンとし、上述の第２のスイッチをオフとし、上述の第４のスイッチをオフとし、第３の期間において、上述の第１のスイッチをオフとし、上述の第２のスイッチをオフとし、上述の第４のスイッチをオンになることを特徴とする表示装置の駆動方法である。
上述のスイッチは、トランジスタであることを特徴とする表示装置の駆動方法である。
上述のスイッチは、ダイオードであることを特徴とする表示装置の駆動方法である。
上述の表示素子は、ＥＬ素子であることを特徴とする表示装置の駆動方法である。
上述の表示装置は、液晶素子であることを特徴とする表示装置の駆動方法である。
上述の容量素子の電極より上述の表示素子の電極の方が大きく面積が大きく、上述の容量素子の容量値よりも上述の表示素子の容量値の方が大きいことを特徴とする表示装置の駆動方法である。
上述のトランジスタはＰチャネル型トランジスタであることを特徴とする表示装置の駆動方法である。
上述の構成の表示装置を駆動させる方法が用いられる表示装置である。
上述の構成の表示装置が用いられる電子機器である。
本発明の一は、トランジスタと、上述のトランジスタの第１の端子と容量素子の一方の電極とが電気的に接続され、上述のトランジスタのゲートと上述の容量素子の他方の電極とが電気的に接続されている上述の容量素子と、上述のトランジスタの第２の端子と表示素子の第１の電極とが電気的に接続されている上述の表示素子と、上述のトランジスタのゲートと第２の配線との間に電気的に接続されている第１のスイッチと、上述のトランジスタのゲート及び上述のトランジスタの第１の端子との間に電気的に接続されている第２のスイッチと、上述のトランジスタの第１の端子と第１の配線とが電気的に接続されている第３のスイッチと、上述のトランジスタの第１の端子と第３の配線とが電気的に接続されている第４のスイッチとを有することを特徴とする表示装置である。
本発明の一は、トランジスタと、上述のトランジスタの第１の端子と容量素子の一方の電極とが電気的に接続され、上述のトランジスタのゲートと上述の容量素子の他方の電極とが電気的に接続されている上述の容量素子と、上述のトランジスタの第２の端子と表示素子の第１の電極とが電気的に接続されている上述の表示素子と、上述のトランジスタのゲートと第２の配線との間に電気的に接続されている第１のスイッチと、上述のトランジスタのゲート及び上述のトランジスタの第１の端子との間に電気的に接続されている第２のスイッチと、上述のトランジスタの第１の端子と上述の第２の配線とが電気的に接続している第３のスイッチと、上述のトランジスタの第１の端子と第３の配線とが電気的に接続している第４のスイッチとを有することを特徴とする表示装置である。
本発明の一は、トランジスタと、上述のトランジスタの第１の端子と容量素子の一方の電極とが電気的に接続され、上述のトランジスタのゲートと上述の容量素子の他方の電極とが電気的に接続されている上述の容量素子と、上述のトランジスタの第２の端子と表示素子の第１の電極とが電気的に接続されている上述の表示素子と、上述のトランジスタのゲートと第２の配線との間に電気的に接続されている第１のスイッチと、上述のトランジスタのゲート及び上述のトランジスタの第１の端子との間に電気的に接続されている第２のスイッチと、上述のトランジスタの第１の端子と第３の配線とが電気的に接続されている第４のスイッチと有することを特徴とする表示装置である。
上述のスイッチは、トランジスタであることを特徴とする表示装置である。
上述のスイッチは、ダイオードであることを特徴とする表示装置である。
上述の表示素子は、ＥＬ素子であることを特徴とする表示装置である。
上述の表示装置は、液晶素子であることを特徴とする表示装置である。
上述の容量素子の電極より上述の表示素子の電極の方が大きく、上述の容量素子の容量よりも上述の表示素子の容量の方が大きいことを特徴とする表示装置である。
上述のトランジスタはＰチャネル型トランジスタであることを特徴とする表示装置である。
上述の表示装置が用いられている電子機器である。
上述の構成の表示装置およびその駆動方法によって、表示装置内の複数の画素回路に設けられている表示素子に電気的に接続されているトランジスタの閾値は画素回路毎に生じているばらつきを低減することが可能になった。
表示装置の駆動方法の一例 表示装置の駆動方法のタイミングチャートの一例 表示装置の駆動方法の一例 表示装置の画素回路の構成の一例 表示装置の駆動方法の一例 表示装置の画素回路の構成の一例 表示装置の画素回路の構成の一例 表示装置の画素回路の構成の一例 表示装置の画素回路の構成の一例 表示装置の画素回路の構成の一例 表示装置の画素回路の構成の一例 電子機器
本発明を構成する表示装置は、複数の画素回路を有しているが、以下の説明では、１つの画素回路における表示装置の説明をする。
（実施の形態１）
本実施の形態では、表示装置の画素回路の構成の一例と、その表示装置の駆動方法の一例について説明する。
図１（Ａ）〜（Ｃ）を参照して説明する。図１（Ａ）〜（Ｃ）は、本発明を構成する表示装置の動作の模式図の一例を示す。図１（Ａ）は、表示装置を初期化する場合の動作の模式図の一例である。図１（Ｂ）は、表示装置にビデオ信号を書き込む動作の模式図の一例を示す。図１（Ｃ）は、ビデオ信号に応じた表示を行う動作の模式図の一例を示す。
本発明を構成する表示装置は、一例として、トランジスタ１０１、容量素子１０２、及び表示素子１０３を有するものとする。ただし、本実施の形態の一例は、これに限定されない。例えば、本実施の形態の表示装置は、図１（Ａ）〜（Ｃ）で述べる動作を実現できるように、他にもスイッチ、トランジスタ、ダイオード、及び／又は、容量素子など有することが可能である。
トランジスタ１０１は、一例として、電流を表示素子１０３に供給する機能を有するものとする。その電流は、一例として、トランジスタ１０１のゲートとソースとの間の電位差（Ｖｇｓ）に応じた値である場合が多い。よって、トランジスタ１０１は、一例として、駆動トランジスタ、又は電流源としての機能を有することが可能である。ただし、本実施の形態の一例は、これに限定されない。例えば、トランジスタ１０１は、スイッチとしての機能を有することが可能である。
なお、トランジスタ１０１は、一例として、Ｐチャネル型トランジスタとする。Ｐチャネル型トランジスタは、ゲートとソースとの間の電位差（Ｖｇｓ）が閾値電圧（Ｖｔｈ１０１）を下回った場合にオンになる。ただし、本実施の形態の一例は、これに限定されない。例えば、トランジスタ１０１は、Ｎチャネル型トランジスタであることが可能である。Ｎチャネル型トランジスタは、ゲートとソースとの間の電位差（Ｖｇｓ）が閾値電圧（Ｖｔｈ１０１）を上回った場合にオンになる。
つまり、Ｎチャネル型トランジスタの場合、Ｐチャネル型トランジスタを用いた場合の電位と逆の電位設定にすることで動作することができる。その場合は、Ｐチャネル型トランジスタの回路構成とは、逆の電位設定なるように回路構成を適宜変更すればよい。
なお、例えば、本発明を構成する表示装置が有する複数の画素は、複数の色要素（例えば、赤、青、緑、白、イエロー、マゼンダ、シアンなど）別に分けられるものとする。この場合、各色要素に属する画素別に、トランジスタ１０１のチャネル幅（Ｗ）、チャネル長（Ｌ）、又はトランジスタ１０１のＷ／Ｌ比（チャネル幅とチャネル長との比）を変えるとよい。例えば、赤（又は青）のＥＬ素子は、緑のＥＬ素子と比較して、発光効率が低い場合がある。この場合、緑の色要素に属する画素が有するトランジスタ１０１のＷ／Ｌ比は、赤（又は青）の色要素に属する画素が有するトランジスタ１０１のＷ／Ｌ比よりも小さくするとよい。こうして、ビデオ信号の値、及び／又は、配線２１２の電位を、画素の色要素別に分ける必要が無くなる。よって、画素にビデオ信号を供給する回路（例えばソースドライバ回路）の構成を簡単にすることができる。または、画素にビデオ信号を供給する回路（例えばソースドライバ回路）に必要な電源の数又は信号の数を少なくすることができる。ただし、本発明を構成する表示装置の一例は、これに限定されない。例えば、全ての画素において、トランジスタ１０１のチャネル幅（Ｗ）、チャネル長（Ｌ）、又はＷ／Ｌ比は、おおむね等しいことが可能である。
容量素子１０２は、一例として、トランジスタ１０１のゲートとトランジスタ１０１の第１の端子との間の電位差（Ｖｇｓ）を保持する機能を有するものとする。よって、容量素子１０２は、一例として、保持容量としての機能を有する。ただし、本発明を構成する表示装置の一例は、これに限定されない。
表示素子１０３は、一例として、第１の電極１０３Ａと第２の電極１０３Ｂとに挟まれた構造とする。表示素子１０３としては、一例として、ＥＬ素子などの発光素子、液晶素子、又は電子インクなどを有する素子などがある。ただし、本発明を構成する表示装置の一例は、これに限定されない。例えば、表示素子１０３は、３つの電極を有することが可能である。
なお、例えば、本発明を構成する表示装置は複数の画素を有するものとする。この場合、各画素の第２の電極１０３Ｂは、お互いに電気的に接続されていることが多い。よって、第２の電極１０３Ｂは、一例として、共通電極、対向電極、陰極などとしての機能を有するものとする。ただし、本発明を構成する表示装置の一例は、これに限定されない。例えば、画素の種類別、又は画素の場所別に、第２の電極１０３Ｂを分割することが可能である。
なお、第２の電極１０３Ｂには、一例として、電圧（Ｖ１）が供給されるものとする。電圧（Ｖ１）は、一例として、コモン電圧、又は陰極電圧などとしての機能を有するものとする。ただし、本発明を構成する表示装置の一例は、これに限定されない。例えば、表示素子１０３には、信号が入力されることが可能である。こうして、表示素子１０３に逆バイアスを印加することができる。
なお、第１の電極１０３Ａは、一例として、画素電極としての機能を有するものとする。ただし、本実施の形態の一例は、これに限定されない。例えば、第１の電極１０３Ａが容量素子と電気的に接続されると仮定すると、第１の電極１０３Ａは、当該容量素子の一方の電極としての機能を有することが可能である。
本発明を構成する表示装置は、一例として、配線２１１、配線２１２、及び配線２１３と電気的に接続されるものとする。ただし、本発明を構成する表示装置の一例は、これに限定されない。例えば、本発明を構成する表示装置は、一例として、他の配線（例えば電源線、又は走査線など）と電気的に接続されることが可能である。別の例として、配線２１１〜２１３のいずれかは、省略されることが可能である。
配線２１１には、一例として、信号（Ｖｄａｔａ）が入力されるものとする。信号（Ｖｄａｔａ）は、ビデオ信号としての機能を有するものとする。よって、配線２１１は、一例として、信号線、ビデオ信号線、又はソース信号線としての機能を有するものとする。ただし、本発明を構成する表示装置の一例は、これに限定されない。例えば、配線２１１には、一定の電圧が供給されることが可能である。よって、配線２１１は、電源線としての機能を有することが可能である。
なお、信号（Ｖｄａｔａ）は、一例として、アナログ信号であるものとする。ただし、本実施の形態の一例は、これに限定されない。例えば、信号（Ｖｄａｔａ）は、デジタル信号であることが可能である。こうして、デジタル時間階調を実現することができる。
配線２１２には、一例として、電圧（Ｖｒｅｆ）が供給されるものとする。電圧（Ｖｒｅｆ）は、一例として、基準電圧としての機能を有するものとする。よって、配線２１２は、一例として、電源線又は初期化用配線としての機能を有するものとする。ただし、本実施の形態の一例は、これに限定されない。例えば、配線２１２には、信号が入力されることが可能である。よって、配線２１２は、一例として、信号線としての機能を有することが可能である。
なお、電圧（Ｖｒｅｆ）は、一例として、電圧（Ｖ１）よりも小さい値（Ｖｒｅｆ＜Ｖ１）であるものとする。ただし、本発明を構成する表示装置の一例は、これに限定されない。例えば、電圧（Ｖｒｅｆ）は、電圧（Ｖ１）とおおむね等しい値である。こうして、本発明を構成する表示装置の画素を駆動するために必要な電圧の種類を少なくすることができる。
配線２１３には、一例として、電圧（Ｖ２）が供給されるものとする。電圧（Ｖ２）は、一例として、アノード電圧としての機能を有するものとする。よって、配線２１３は、一例として、電源線、又はアノード線としての機能を有するものとする。ただし、本発明を構成する表示装置の一例は、これに限定されない。例えば、配線２１３には、信号が入力されることが可能である。よって、配線２１３は、一例として、信号線としての機能を有することが可能である。
なお、電圧（Ｖ２）は、一例として、電圧（Ｖ１）よりも大きい値（Ｖ２＞Ｖ１）であるものとする。ただし、本実施の形態の一例は、これに限定されない。例えば、表示素子１０３の正極と負極とが反転する場合、電圧（Ｖ２）は、電圧（Ｖ１）よりも小さい値であることが可能である。
なお、例えば、表示装置が複数の画素を有し、複数の画素は、複数の色要素（例えば、赤、青、緑、白、イエロー、マゼンダ、シアンなど）別に分けられるものとする。この場合、各色要素に属する画素別に、配線２１３に供給する電圧の値を変えるとよい。例えば、赤（又は青）のＥＬ素子は、一例として、緑のＥＬ素子と比較して、発光効率が低い場合がある。この場合、緑の色要素に属する画素と電気的に接続される配線２１１に供給される電圧は、赤（又は青）の色要素に属する画素と電気的に接続される配線２１１に供給される電圧よりも小さくすることよい。こうして、ビデオ信号の値、及び／又は、トランジスタのＷ／Ｌ比を、画素の色要素別に分ける必要が無くなる。よって、画素にビデオ信号を供給する回路（例えばソースドライバ回路）の構成を簡単にすることができる。ただし、本実施の形態の一例は、これに限定されない。例えば、全ての画素において、配線２１３の電位は、おおむね等しくすることができる。
本発明を構成する表示装置の動作の一例について、図１（Ａ）〜（Ｃ）及び図２を参照して説明する。図２は、本発明を構成する表示装置の一例に適用することが可能なタイミングチャートの一例を示す。
図２に示すタイミングチャートは、第１の期間（Ｔ１）と第２の期間（Ｔ２）と第３の期間（Ｔ３）とを有する。そして、図２に示すタイミングチャートには、ノード１１の電位（Ｖ１１）の一例、ノード１２の電位（Ｖ１２）の一例、及びノード１３の電位（Ｖ１３）の一例を示す。なお、ノード１１とは、トランジスタ１０１のゲートが、このゲートと別の配線又は端子とが電気的に接続される箇所のことをいう。ノード１２とは、トランジスタ１０１の第１の端子が、この第１の端子と別の配線又は端子とが電気的に接続される箇所のことをいう。ノード１３は、トランジスタ１０１の第２の端子が、この第２の端子と別の配線又は端子とが電気的に接続される箇所のことをいう。
まず、第１の期間（Ｔ１）において、本実施の形態の表示装置は、図１（Ａ）に示す動作を行うものとする。よって、第１の期間（Ｔ１）は、一例として、初期化期間としての機能を有するものとする。なお、図１における矢印は電流の流れる向きを示す。
図１（Ａ）において、トランジスタ１０１の第１の端子は、トランジスタ１０１のゲートと導通状態になる。トランジスタ１０１のゲートは、配線２１２と導通状態になる。トランジスタ１０１の第２の端子は、表示素子１０３の第１の電極１０３Ａと導通状態になる。容量素子１０２の第１の電極は、トランジスタ１０１の第１の端子と導通状態になる。容量素子１０２の第２の電極は、トランジスタ１０１のゲートと導通状態になる。なお、トランジスタ１０１の第１の端子は、配線２１３と非導通状態になる。トランジスタ１０１のゲートは、配線２１１と非導通状態になる。したがって、トランジスタ１０１のゲートの電位（Ｖ１１）、及びトランジスタ１０１の第１の端子の電位（Ｖ１２）は、配線２１２の電位（Ｖｒｅｆ）とおおむね等しい値になる。
すると、トランジスタ１０１はオンになるので、トランジスタ１０１の第２の端子の電位（Ｖ１３）は、Ｖｅｌ（後に述べる第３の期間（Ｔ３）の際に表示素子１０３に流れる電流に依存する電位）から低下し始める。やがて、トランジスタ１０１の第２の端子の電位（Ｖ１３）がＶｒｅｆ−Ｖｔｈ１０１まで低下すると、トランジスタ１０１はオフになる。よって、トランジスタ１０１の第２の端子は浮遊状態になるので、トランジスタ１０１の第２の端子の電位（Ｖ１３）は、Ｖｒｅｆ−Ｖｔｈ１０１に保持される。このとき、Ｖｒｅｆ−Ｖｔｈ１０１は、一例として、表示素子１０３の第２の電極１０３Ｂの電位よりも低いとする。すると、表示素子１０３は、容量素子として機能するので、表示素子１０３は、第１の電極１０３Ａと第２の電極１０３Ｂとの間の電位差、つまり、トランジスタ１０１の第２の端子と第２の電極１０３Ｂとの間の電位差（Ｖｒｅｆ−Ｖｔｈ１０１−Ｖ１）を保持する。よって、トランジスタ１０１の第２の端子の電位（Ｖ１３）は、Ｖｒｅｆ−Ｖｔｈ１０１に保持される。なお、Ｖｔｈ１０１はトランジスタ１０１の閾値電圧である。
なお、第１の期間（Ｔ１）において、トランジスタ１０１の第２の端子の電位（Ｖ１３）は、一例として、表示素子１０３の他方の電極１０３Ｂの電位（Ｖ１）よりも低いものとする。すると、表示素子１０３には、逆バイアスが印加される。よって、表示素子１０３の劣化の抑制、不良の改善などを図ることができる。ただし、本発明を構成する表示装置の一例は、これに限定されない。例えば、トランジスタ１０１の第２の端子の電位（Ｖ１３）は、表示素子１０３の第２の電極１０３Ｂの電位と、トランジスタ１０１の閾値電圧との和よりも低い値であることが可能である。
なお、トランジスタ１０１は、一例として、ノーマリーオフであるものとする。よって、Ｐチャネル型トランジスタであるトランジスタ１０１の閾値電圧（Ｖｔｈ１０１）は、負の値であるとする。ただし、本発明を構成する表示装置の一例は、これに限定されない。例えば、トランジスタ１０１は、ノーマリーオンであることが可能である。この場合、第１の期間（Ｔ１）において、トランジスタ１０１の第２の端子の電位（Ｖ１３）は、おおむねＶｒｅｆになる。
次に、第２の期間（Ｔ２）において、本発明を構成する表示装置は、図１（Ｂ）に示す動作を行うものとする。よって、第２の期間（Ｔ２）は、一例として、書き込み期間としての機能を有するものとする。
図１（Ｂ）において、トランジスタ１０１のゲートは、配線２１１と導通状態になる。トランジスタ１０１の第２の端子は、表示素子１０３の第１の電極１０３Ａと導通状態になる。容量素子１０２の第１の電極は、トランジスタ１０１の第１の端子と導通状態になる。容量素子１０２の第２の電極は、トランジスタ１０１のゲートと導通状態のままになる。なお、トランジスタ１０１の第１の端子は、トランジスタ１０１のゲートと非導通状態になる。トランジスタ１０１の第１の端子は、配線２１３と非導通状態になる。トランジスタ１０１のゲートは、配線２１２と非導通状態になる。
そして、配線２１１の電位は、一例として、配線２１２の電位（Ｖｒｅｆ）よりもＶｄａｔａだけ低い値（Ｖｒｅｆ−Ｖｄａｔａ）とする。したがって、トランジスタ１０１のゲートの電位（Ｖ１１）は、配線２１１の電位（Ｖｒｅｆ−Ｖｄａｔａ）とおおむね等しい値になる。Ｖｄａｔａ＞０とすると、トランジスタ１０１はオンになる。
すると、トランジスタ１０１の第１の端子とトランジスタ１０１の第２の端子とは導通状態になるので、トランジスタ１０１の第１の端子の電位（Ｖ１２）とトランジスタ１０１の第２の端子の電位（Ｖ１３）とは、おおむね等しい値になる。その値は、容量素子１０２の容量値Ｃ１０２と、表示素子１０３の容量値Ｃ１０３とによって決定する。ここで、Ｃ１０２＜Ｃ１０３とすると、トランジスタ１０１の第１の端子の電位（Ｖ１２）、及びトランジスタ１０１の第２の端子の電位（Ｖ１３）は、おおむねＶｒｅｆ―Ｖｔｈ１０１になる。したがって、容量素子１０２には、トランジスタ１０１のゲートとトランジスタ１０１の第１の端子との間の電位差（Ｖｔｈ１０１−Ｖｄａｔａ）が保持される。
なお、Ｃ１０２＜Ｃ１０３を満たせばよいが、Ｃ１０３がＣ１０２に比べて、Ｃ１０２＜＜Ｃ１０３の関係になるのがより望ましい。つまり、Ｃ１０３とＣ１０２の和を近似するとほぼＣ１０３とみなせる関係が望ましい。
また、表示素子の電極の面積の方が、容量素子の電極の面積よりも大きい構成とする。このような構成にすることによって、Ｃ１０２＜Ｃ１０３の関係を容易に満たすようになる。また、表示素子と容量素子の電極の面積は、第１の電極と第２の電極が重なる面積である。
また、第１の期間（Ｔ１）と第２の期間（Ｔ２）とを合わせてアドレス期間とする。
次に、第３の期間（Ｔ３）において、本発明を構成する表示装置は、図１（Ｃ）に示す動作を行うものとする。よって、第３の期間（Ｔ３）は、一例として、表示期間としての機能を有するものとする。
図１（Ｃ）において、トランジスタ１０１の第１の端子は、配線２１３と導通状態になる。トランジスタ１０１の第２の端子は、表示素子１０３の第１の電極１０３Ａと導通状態のままになる。容量素子１０２の第１の電極は、トランジスタ１０１の第１の端子と導通状態のままになる。容量素子１０２の第２の電極は、トランジスタ１０１のゲートと導通状態のままになる。なお、トランジスタ１０１の第１の端子は、トランジスタ１０１のゲートと非導通状態のままになる。トランジスタ１０１のゲートは、配線２１１と非導通状態になる。トランジスタ１０１のゲートは、配線２１２と非導通状態になる。
したがって、トランジスタ１０１の第１の端子の電位（Ｖ１２）は、配線２１３の電位（Ｖ２）とおおむね等しい値になる。このとき、トランジスタ１０１のゲートは、浮遊状態になるので、トランジスタ１０１のゲートの電位（Ｖ１１）は、容量素子１０２の容量結合によって、Ｖ２−Ｖｄａｔａ＋Ｖｔｈ１０１まで上昇する。なぜなら、容量素子１０２は、第２の期間（Ｔ２）におけるトランジスタ１０１のゲートとトランジスタ１０１の第１の端子との間の電位差（Ｖｔｈ１０１−Ｖｄａｔａ）を保持しているからである。つまり、トランジスタ１０１のゲートとソースとの間の電位差（Ｖｇｓ）は、Ｖｔｈ１０１−Ｖｄａｔａのままになる。こうして、トランジスタ１０１が飽和領域で動作する場合、トランジスタ１０１のドレイン電流（表示素子１０３に流れる電流）は、トランジスタ１０１の閾値電圧に依存しない値になる。こうして、トランジスタ１０１の閾値電圧をキャンセル又は補償することができる。
第１の期間（Ｔ１）において、初期化期間として、容量素子１０２の各電極、並びにトランジスタ１０１の第１の端子及びゲートのそれぞれの電位をＶｒｅｆとしている。また、トランジスタ１０１の閾値電圧分の電位差をノード１１とノード１３との間で生じさせる。トランジスタ１０１の第１の端子（ノード１２）とゲート（ノード１１）のそれぞれが電位（Ｖｒｅｆ）となり、トランジスタ１０１はオフとなる。そうすると、トランジスタ１０１の第２の端子（ノード１３）はフローティング状態となり、トランジスタ１０１の第２の端子の電位は、Ｖｒｅｆ−Ｖｔｈ１０１となる。したがって、トランジスタ１０１の閾値電圧分の電位差（Ｖｔｈ１０１）をノード１１とノード１３との間に生じさせる。
つまり、第１の期間（Ｔ１）では、容量素子１０２の各電極、並びにトランジスタ１０１の第１の端子及びゲートのそれぞれの電位をＶｒｅｆに初期化するとともに、ノード１１とノード１３との間でトランジスタ１０１の閾値電圧分の電位差（Ｖｔｈ１０１）を生じさせる。
また、第２の期間（Ｔ２）において、書き込み期間として、ビデオ信号（Ｖｄａｔａ）の入力を行っている。これによって、ノード１１の電位は、Ｖｒｅｆ−Ｖｄａｔａとなり、ノード１１とノード１３間の電位差は、Ｖｔｈ１０１−Ｖｄａｔａとなる。よって、トランジスタ１０１はオンする。トランジスタ１０１はオンすると、ノード１２とノード１３はおおむね同じ電位となることから容量素子１０２には、Ｖｔｈ１０１−Ｖｄａｔａに相当する電位差を生じさせる電荷が保持されるためである。つまり、第２の期間（Ｔ２）では、容量素子１０２に、表示期間内にトランジスタ１０１の閾値電圧に依存せずにオンするだけの電荷が入力される。
そして、第３の期間（Ｔ３）において、表示期間として、表示素子に電流を流している。これは、容量素子１０２によって、ノード１１とノード１２には、電位差（Ｖｔｈ１０１−Ｖｄａｔａ）が保持され、トランジスタ１０１の閾値電圧に依存しないで、ノード１１とノード１２にトランジスタ１０１をオンするだけの電位差を生じさせることができるためである。つまり、第３の期間（Ｔ３）では、トランジスタ１０１の閾値電圧に依存せずにオンして、表示素子から電流を供給されている。
以上のことから、本発明を構成する表示装置は、トランジスタ１０１の閾値電圧のばらつき又は劣化の影響を受けずに、画像を表示することができる。
本実施の形態は、他の全ての実施の形態と組み合わせて実施することが可能である。
（実施の形態２）
ここで、各期間において、本発明を構成する表示装置は、図１（Ａ）〜（Ｃ）の他にも様々な動作を行うことが可能である。以下に、図１（Ａ）〜（Ｃ）とは異なる、本発明を構成する表示装置が行うことが可能な動作の一例について説明する。なお、図３における矢印は電流の流れる向きを示す。
図３（Ａ）は、図１（Ａ）とは異なる、表示装置を初期化及び表示装置のトランジスタ１０１の閾値の取得をする場合の動作の模式図の一例である（第１の期間（Ｔ１）に対応する。）。図３（Ａ）において、トランジスタ１０１のゲートが配線２１１と導通状態になり、配線２１２が省略されるところが、図１（Ａ）とは異なる。そして、第１の期間（Ｔ１）において、配線２１１の電位は、Ｖｒｅｆになるものとする。こうして、配線２１２を省略することができるので、画素開口率の向上、歩留まりの向上、製造コストの削減などを図ることができる。
図３（Ｂ）は、図１（Ａ）とは異なる、表示装置を初期化及び表示装置にトランジスタ１０１の閾値の取得をする場合の動作の模式図の一例である（第１の期間（Ｔ１）に対応する。）。図３（Ｂ）において、トランジスタ１０１のゲートが配線２１３と導通状態になり、配線２１２が省略されるところが、図１（Ａ）とは異なる。そして、第１の期間（Ｔ１）において、配線２１３の電位は、Ｖｒｅｆになるものとする。こうして、配線２１２を省略することができるので、画素の開口率の向上、歩留まりの向上、製造コストの削減などを図ることができる。
なお、上記の図３において、第２の期間（Ｔ２）及び第３の期間（Ｔ３）は、実施の形態１における第２の期間（Ｔ２）及び第３の期間（Ｔ３）と同様の動作を行う。したがって、第２の期間（Ｔ２）においては、配線２１１は信号（Ｖｄａｔａ）が入力されるものとする。第３の期間（Ｔ３）においては、配線２１３は電圧（Ｖ２）が供給されるものとする。また、電圧（Ｖｒｅｆ）は、電圧（Ｖ１）よりも小さい値（Ｖｒｅｆ＜Ｖ１）であるものとする。電圧（Ｖ２）は、電圧（Ｖ１）よりも大きい値（Ｖ２＞Ｖ１）であるものとする。また、信号（Ｖｄａｔａ）は、ビデオ信号としての機能を有するものとする。
なお本発明を構成する表示装置が図３（Ｂ）に示す動作を行う場合、配線２１３は、一例として、配線２１１と直交して配置されることが好ましい。こうして、個別に画素を制御することができるので、線順次駆動を実現することができる。ただし、本発明を構成する表示装置の一例は、これに限定されない。
本実施の形態は、他の全ての実施の形態と組み合わせて実施することが可能である。
（実施の形態３）
ここで、本発明を構成する表示装置は、上述した表示装置の動作の実現するように、スイッチを有することが可能である。以下に、上述した表示装置の動作を実現するために、スイッチが表示装置に設けられる場合の本発明を構成する表示装置の一例について説明する。
図４は、図１（Ａ）〜（Ｃ）に示す動作を実現することが可能な表示装置の一例を示す。図４に示す表示装置は、トランジスタ１０１、容量素子１０２、及び表示素子１０３に加えて、スイッチ３０１、スイッチ３０２、スイッチ３０３、及びスイッチ３０４を有する。スイッチ３０１は、トランジスタ１０１のゲートと配線２１１との間に電気的に接続される。スイッチ３０２は、トランジスタ１０１のゲートとトランジスタ１０１の第１の端子との間に電気的に接続される。スイッチ３０３は、トランジスタ１０１の第１の端子と配線２１２との間に電気的に接続される。スイッチ３０４は、トランジスタ１０１の第１の端子と配線２１３との間に電気的に接続される。
図４に示す表示装置の動作の一例について、図５（Ａ）〜（Ｃ）を参照して説明する。なお、図５における矢印は電流の流れる向きを示す。第１の期間（Ｔ１）では、図５（Ａ）に示すように、スイッチ３０１はオフとし、スイッチ３０２はオンとし、スイッチ３０３はオンとし、スイッチ３０４はオフになる。第２の期間（Ｔ２）では、図５（Ｂ）に示すように、スイッチ３０１はオンとし、スイッチ３０２はオフとし、スイッチ３０３はオフとし、スイッチ３０４はオフのままになる。第３の期間（Ｔ３）では、図５（Ｃ）に示すように、スイッチ３０１はオフとし、スイッチ３０２はオフのままになり、スイッチ３０３はオフのままになり、スイッチ３０４はオンになる。このようにスイッチのオン、オフにより導通状態を制御する。このことによって、図４に示す表示装置は、図１（Ａ）〜（Ｃ）に示す動作を実現することができる。
図６は、図４とは異なる、図１または図５に示す動作を実現することが可能な表示装置の一例を示す。図６において、スイッチ３０３がトランジスタ１０１のゲートと配線２１２との間に電気的に接続されるところが、図４と異なる。
図６に示す表示装置の動作の一例について説明する。第１の期間（Ｔ１）では、スイッチ３０１はオフとし、スイッチ３０２はオンとし、スイッチ３０３はオンとし、スイッチ３０４はオフになる。第２の期間（Ｔ２）では、スイッチ３０１はオンとし、スイッチ３０２はオフとし、スイッチ３０３はオフとし、スイッチ３０４はオフのままになる。第３の期間（Ｔ３）では、スイッチ３０１はオフとし、スイッチ３０２はオフのままになり、スイッチ３０３はオフのままになり、スイッチ３０４はオンになる。このようにスイッチのオン、オフにより導通状態を制御する。このことによって図１及び図５に示す動作を実現することができる。
なお、上記の図４〜６において、第１の期間（Ｔ１）〜第３の期間（Ｔ３）は、実施の形態１における第１の期間（Ｔ１）〜第３の期間（Ｔ３）と同様の動作を行う。したがって、
第１の期間（Ｔ１）においては、配線２１３の電位は、Ｖｒｅｆになるものとする。第２の期間（Ｔ２）においては、配線２１１は信号（Ｖｄａｔａ）が入力されるものとする。第３の期間（Ｔ３）においては、配線２１３は電圧（Ｖ２）が供給されるものとする。また、電圧（Ｖｒｅｆ）は、電圧（Ｖ１）よりも小さい値（Ｖｒｅｆ＜Ｖ１）であるものとする。電圧（Ｖ２）は、電圧（Ｖ１）よりも大きい値（Ｖ２＞Ｖ１）であるものとする。また、信号（Ｖｄａｔａ）は、ビデオ信号としての機能を有するものとする。
図７（Ａ）は、図１及び図３に示す動作を実現することが可能な表示装置の一例を示す。図７（Ａ）において、スイッチ３０３がトランジスタ１０１の第１の端子と配線２１１との間に電気的に接続され、配線２１２が省略されるところが、図４と異なる。配線２１２を省略することができるので、画素の開口率の向上、歩留まりの向上、製造コストの削減などを図ることができる。
この場合、第１の期間（Ｔ１）では、スイッチ３０１はオフとし、スイッチ３０２はオンとし、スイッチ３０３はオンとし、スイッチ３０４はオフになる。また、第１の期間（Ｔ１）おいては、配線２１１の電位は、Ｖｒｅｆになるとよい。第２の期間（Ｔ２）では、スイッチ３０１はオンとし、スイッチ３０２はオフとし、スイッチ３０３はオフとし、スイッチ３０４はオフになる。第３の期間（Ｔ３）では、スイッチ３０１はオフとし、スイッチ３０２はオフとし、スイッチ３０３はオフとし、スイッチ３０４はオンになる。ただし、本実施の形態の一例は、これに限定されない。
さらに、別動作として、第１の期間（Ｔ１）では、スイッチ３０１はオフとし、スイッチ３０２はオンとし、スイッチ３０３はオフとし、スイッチ３０４はオンになる。また、第１の期間（Ｔ１）おいては、配線２１３の電位は、Ｖｒｅｆになるとよい。第２の期間（Ｔ２）では、スイッチ３０１はオンとし、スイッチ３０２はオフとし、スイッチ３０３はオフとし、スイッチ３０４はオフになる。第３の期間（Ｔ３）では、スイッチ３０１はオフとし、スイッチ３０２はオフとし、スイッチ３０３はオフとし、スイッチ３０４はオンになる。ただし、本実施の形態の一例は、これに限定されない。
図７（Ｂ）は、図１及び図３に示す動作を実現することが可能な表示装置の一例を示す。図７（Ｂ）において、スイッチ３０３がトランジスタ１０１のゲートと配線２１１との間に電気的に接続され、配線２１２が省略されるところが、図４と異なる。また、スイッチ３０３とスイッチ３０１は並列にトランジスタ１０１のゲートと電気的に接続されている。配線２１２を省略することができるので、画素の開口率の向上、歩留まりの向上、製造コストの削減などを図ることができる。
この場合、第１の期間（Ｔ１）では、スイッチ３０１はオフとし、スイッチ３０２はオンとし、スイッチ３０３はオンとし、スイッチ３０４はオフになる。なお、このときスイッチ３０１は必ずしもオフである必要はない。また、第１の期間（Ｔ１）おいては、配線２１１の電位は、Ｖｒｅｆになるとよい。第２の期間（Ｔ２）では、スイッチ３０１はオンとし、スイッチ３０２はオフとし、スイッチ３０３はオフとし、スイッチ３０４はオフになる。なお、このときスイッチ３０３は必ずしもオフである必要ない。第３の期間（Ｔ３）では、スイッチ３０１はオフとし、スイッチ３０２はオフとし、スイッチ３０３はオフとし、スイッチ３０４はオンになる。ただし、本実施の形態の一例は、これに限定されない。
さらに、別動作として、第１の期間（Ｔ１）では、スイッチ３０１はオフとし、スイッチ３０２はオンとし、スイッチ３０３はオフとし、スイッチ３０４はオンになる。また、第１の期間（Ｔ１）おいては、配線２１３の電位は、Ｖｒｅｆになるとよい。第２の期間（Ｔ２）では、スイッチ３０１はオンとし、スイッチ３０２はオフとし、スイッチ３０３はオフとし、スイッチ３０４はオフになる。なお、このときスイッチ３０３は必ずしもオフである必要はない。第３の期間（Ｔ３）では、スイッチ３０１はオフとし、スイッチ３０２はオフとし、スイッチ３０３はオフとし、スイッチ３０４はオンになる。ただし、本実施の形態の一例は、これに限定されない。
なお、上記の図７において、第２の期間（Ｔ２）及び第３の期間（Ｔ３）は、実施の形態１における第２の期間（Ｔ２）及び第３の期間（Ｔ３）と同様の動作を行う。したがって、第２の期間（Ｔ２）においては、配線２１１は信号（Ｖｄａｔａ）が入力されるものとする。第３の期間（Ｔ３）においては、配線２１３は電圧（Ｖ２）が供給されるものとする。また、電圧（Ｖｒｅｆ）は、電圧（Ｖ１）よりも小さい値（Ｖｒｅｆ＜Ｖ１）であるものとする。電圧（Ｖ２）は、電圧（Ｖ１）よりも大きい値（Ｖ２＞Ｖ１）であるものとする。また、信号（Ｖｄａｔａ）は、ビデオ信号としての機能を有するものとする。
図８は、図１及び図３に示す動作を実現することが可能な表示装置の一例を示す。スイッチ３０３が省略され、配線２１２が省略されるところが、図４と異なる。配線２１２を省略することができるので、画素の開口率の向上、歩留まりの向上、製造コストの削減などを図ることができる。
この場合、第１の期間（Ｔ１）では、スイッチ３０１はオフとし、スイッチ３０２はオンとし、スイッチ３０４はオンになる。また、第１の期間（Ｔ１）おいては、配線２１３の電位は、Ｖｒｅｆになるとよい。第２の期間（Ｔ２）では、スイッチ３０１はオンとし、スイッチ３０２はオフとし、スイッチ３０４はオフになる。第３の期間（Ｔ３）では、スイッチ３０１はオフとし、スイッチ３０２はオフとし、スイッチ３０４はオンになる。ただし、本実施の形態の一例は、これに限定されない。
さらに、別動作として、第１の期間（Ｔ１）では、スイッチ３０１はオンとし、スイッチ３０２はオンとし、スイッチ３０４はオフになる。また、第１の期間（Ｔ１）おいては、配線２１１の電位は、Ｖｒｅｆになるとよい。第２の期間（Ｔ２）では、スイッチ３０１はオンとし、スイッチ３０２はオフとし、スイッチ３０４はオフになる。第３の期間（Ｔ３）では、スイッチ３０１はオフとし、スイッチ３０２はオフとし、スイッチ３０４はオンになる。ただし、本実施の形態の一例は、これに限定されない。例えば、スイッチ３０３は、トランジスタ１０１の第１の端子と配線２１３との間、又はトランジスタ１０１のゲートと配線２１３との間に電気的に接続されることが可能である。
なお、上記の図８において、第２の期間（Ｔ２）及び第３の期間（Ｔ３）は、実施の形態１における第２の期間（Ｔ２）及び第３の期間（Ｔ３）と同様の動作を行う。したがって、第２の期間（Ｔ２）においては、配線２１１は信号（Ｖｄａｔａ）が入力されるものとする。第３の期間（Ｔ３）においては、配線２１３は電圧（Ｖ２）が供給されるものとする。また、電圧（Ｖｒｅｆ）は、電圧（Ｖ１）よりも小さい値（Ｖｒｅｆ＜Ｖ１）であるものとする。電圧（Ｖ２）は、電圧（Ｖ１）よりも大きい値（Ｖ２＞Ｖ１）であるものとする。また、信号（Ｖｄａｔａ）は、ビデオ信号としての機能を有するものとする。
なお、図９、１０に示すように、表示装置は複数の配線と電気的に接続されることが可能である。図９は、図４に示す表示装置において、表示装置が複数の配線と電気的に接続される場合の表示装置の一例を示す。配線３１１〜３１４には、一例として、スイッチ３０１〜３０４のオン又はオフを制御する信号が入力されるものとする。
図１０は、図８に示す表示装置において、表示装置が複数の配線と電気的に接続される場合の表示装置の一例を示す。配線３１１、３１２、３１４には、一例として、スイッチ３０１、３０２、３０４のオン又はオフを制御する信号が入力されるものとする。このように、上述した表示装置に複数の配線を設けた構成をとっても良い。
図９、１０に示す構成は、スイッチ３０１、３０２、３０４がトランジスタである場合に用いることができる。
また、本実施の形態のスイッチは、一例として、トランジスタやダイオードなどを用いることが可能である。ただし、本実施の形態の一例は、これに限定されない。スイッチング機能を有する素子であれば何を用いても良い。
また、図７、８で示すように配線を共通化することも可能である。このように、配線を共通化することによって、画素の開口率の向上、歩留まりの向上、製造コストの削減などを図ることができる。ただし、画素内の配線の共通化は、図７、８に限定されない。
図１１は、図９のスイッチ３０１〜３０４を１つのトランジスタに置き換えた表示装置の一例を示す。トランジスタ４０１、４０３は、Ｎチャネル型トランジスタであり、トランジスタ４０２、４０４は、Ｐチャネル型トランジスタである。
また、トランジスタは４０１〜４０４がＮチャネル型トランジスタでも、Ｐチャネル型トランジスタでもいい。また、トランジスタ４０１〜４０４が図１１の極性の組み合わせと別な組み合わせにしてもいい。たとえば、トランジスタ４０１〜４０３は、Ｎチャネル型トランジスタであり、トランジスタ４０４は、Ｐチャネル型トランジスタであってもいい。ただし、トランジスタは４０１〜４０４のトランジスタの極性は、これに限定されない。
また、スイッチ３０１〜３０４以外の他の構成は図１０と同様である。
なお、第２の電極１０３Ｂの電位よりも低い電位である配線２１１、２１２と電気的に接続しているトランジスタは、Ｎチャネル型トランジスタにするとトランジスタのスイッチングが良好になる。また、第２の電極１０３Ｂの電位よりも高い電位である配線２１３と電気的に接続しているトランジスタは、Ｐチャネル型トランジスタにするとトランジスタのスイッチングが良好になる。
さらに、図１１では、スイッチ３０１、３０２、３０４を１つのトランジスタに置き換えた一例を示したがこれに特に限定されない。例えば、スイッチ３０１、３０２、３０４をそれぞれＰチャネル型トランジスタとＮチャネル型トランジスタを組み合わせたＣＭＯＳ回路としても良い。
また、図示しないが、図４〜１０のスイッチ３０１〜３０４についても、図１１と同様にトランジスタ４０１〜４０４に置き換えられることができる。その場合、トランジスタの構成や極性も同様である。
つまり、トランジスタの構成について、スイッチ３０１、３０２、３０４を１つのトランジスタに置き換えてもいいし、スイッチ３０１、３０２、３０４をそれぞれＰチャネル型トランジスタとＮチャネル型トランジスタを組み合わせたＣＭＯＳ回路としてもいい。これに限定されない。
また、スイッチ３０１〜３０４を１つのトランジスタに置き換えた場合の極性について、トランジスタ４０１、４０３は、Ｎチャネル型トランジスタであり、トランジスタ４０２、４０４は、Ｐチャネル型トランジスタとした場合でも、トランジスタ４０１〜４０４をすべてＮチャネル型トランジスタとしてもいい。これに限定されない。
本実施の形態は、他の全ての実施の形態と組み合わせて実施することが可能である。
（実施の形態４）
ここで、上述した表示装置に用いられるトランジスタの構成について説明する。
上述した表示装置に含まれるトランジスタには、様々な形態のトランジスタを適用させることができる。よって、適用可能なトランジスタの種類に限定されない。したがって、シリコンに代表される半導体層を用いた薄膜トランジスタ、半導体基板やＳＯＩ基板を用いて形成されるトランジスタ、ＭＯＳ型トランジスタ、接合型トランジスタ、バイポーラトランジスタ、ＺｎＯ、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系などの化合物半導体を用いたトランジスタ、有機半導体やカーボンナノチューブを用いたトランジスタ、その他のトランジスタを適用することができる。なお、半導体層には水素またはハロゲンが含まれていても良い。
また、上述した表示装置に含まれるトランジスタを薄膜トランジスタに適応した場合においても、様々な形態が適用できる。例えば、トップゲート型ＴＦＴを用いた例としてプレーナ型ＴＦＴの構造、ボトムゲート型ＴＦＴ（典型的には逆スタガ型ＴＦＴ）など適用できる。これらに限定されない。
また、上述した表示装置に適応できる半導体層もさまざまなものが適応でき、例えば、非晶質シリコン、多結晶シリコン、微結晶（マイクロクリスタル、セミアモルファスとも言う）シリコンなどに代表される非単結晶シリコン層、単結晶シリコン層、さらに、例えば、酸化物半導体層が適用できる。
なお、酸化物半導体層としては、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜を形成し、その薄膜を酸化物半導体層として用いた薄膜トランジスタを作製する。なお、Ｍは、Ｇａ、Ｆｅ、Ｎｉ、Ｍｎ及びＣｏから選ばれた一の金属元素または複数の金属元素を示す。例えばＭとして、Ｇａの場合があるほかに、ＧａとＮｉまたはＧａとＦｅなど、Ｇａ以外の上記金属元素が含まれる場合がある。また、上記酸化物半導体において、Ｍとして含まれる金属元素の他に、不純物元素としてＦｅ、Ｎｉその他の遷移金属元素、または該遷移金属の酸化物が含まれているものがある。
本発明においては、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される構造の酸化物半導体層のうち、ＭとしてＧａを含む構造の酸化物半導体をＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とよび、その薄膜をＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶層とも呼ぶ。酸化物半導体層に適用する金属酸化物として上述の他にも、Ｉｎ−Ｓｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、またはＺｎ−Ｏ系の金属酸化物を適用することができる。また上記金属酸化物からなる酸化物半導体層に酸化珪素を含ませてもよい。
さらに、上述した表示装置に含まれるトランジスタを作製する場合、シリコンウェハやＳＯＩ基板から作製することもできるが、特にこれに限定されない。
また、ＳＯＩ基板は、単結晶シリコン基板に水素イオンやヘリウムイオンのようなハロゲンイオンをイオン注入法等で注入することで脆化層を形成し、ガラスや石英等の絶縁基板と脆化層を形成した単結晶シリコン基板を重ね合わせ、重ね合わせた絶縁基板と単結晶シリコン基板とを加熱して、絶縁基板と重ね合わせている単結晶シリコン基板の一部を脆化層に沿って分離することで、作製することもできる。このＳＯＩ基板を用いて表示装置に含まれるトランジスタを形成しても良いが、これに限定されない。
また、上述した表示装置を可撓性基板に形成することで、フレキシブルな表示装置に、本願の表示装置を適用することも可能である。
プラスチックや樹脂等からなる可撓性有する基板上に、剥離層を形成して、剥離層上にトランジスタ及び表示素子を含む素子形成層を形成し、素子形成層上に可撓性を有する基板または膜を設け、基板及び剥離層から素子形成層を分離することでフレキシブルな表示装置を作製しても良いが、作製方法はこれに限定されない。
本実施の形態は、他の全ての実施の形態と組み合わせて実施することが可能である。
（実施の形態５）
本発明を構成する表示装置を用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ（ＤＶＤ））等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。これら電子機器の具体例を図１２に示す。
図１２（Ａ）は情報表示用電子機器であり、筐体１３００１、支持台１３００２、表示部１３００３、スピーカー部１３００４、ビデオ入力端子１３００５等を含む。本発明は表示部１３００３を構成する表示装置に用いることができる。また本発明により、図１２（Ａ）に示す情報表示用電子機器が完成される。表示部１３００３は、有機ＥＬディスプレイや、液晶ディスプレイなどを用いることができる。なお、情報表示用電子機器は、パーソナルコンピュータ用、ＴＶ放送受信用、広告表示用などの全ての情報表示用電子機器が含まれる。
図１２（Ｂ）はデジタルスチルカメラであり、本体１３１０１、表示部１３１０２、受像部１３１０３、操作キー１３１０４、外部接続ポート１３１０５、シャッターボタン１３１０６等を含む。本発明は、表示部１３１０２を構成する表示装置に用いることができる。また本発明により、図１２（Ｂ）に示すデジタルスチルカメラが完成される。
図１２（Ｃ）はノート型パーソナルコンピュータであり、本体１３２０１、筐体１３２０２、表示部１３２０３、キーボード１３２０４、外部接続ポート１３２０５、ポインティングデバイス１３２０６等を含む。本発明は、表示部１３２０３を構成する表示装置に用いることができる。また本発明により、図１２（Ｃ）に示すノート型パーソナルコンピュータが完成される。
図１２（Ｄ）はモバイルコンピュータであり、本体１３３０１、表示部１３３０２、スイッチ１３３０３、操作キー１３３０４、赤外線ポート１３３０５等を含む。本発明は、表示部１３３０２を構成する表示装置に用いることができる。また本発明により、図１２（Ｄ）に示すモバイルコンピュータが完成される。
図１２（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体１３４０１、筐体１３４０２、表示部Ａ１３４０３、表示部Ｂ１３４０４、記録媒体（ＤＶＤ等）読み込み部１３４０５、操作キー１３４０６、スピーカー部１３４０７等を含む。表示部Ａ１３４０３は主として画像情報を表示し、表示部Ｂ１３４０４は主として文字情報を表示するが、本発明は、表示部Ａ、Ｂ１３４０３、１３４０４を構成する表示装置に用いることができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。また本発明により、図１２（Ｅ）に示す画像再生装置が完成される。
図１２（Ｆ）はゴーグル型ディスプレイ（ヘッドマウントディスプレイ）であり、本体１３５０１、表示部１３５０２、アーム部１３５０３を含む。本発明は、表示部１３５０２を構成する表示装置に用いることができる。また本発明により、図１２（Ｆ）に示すゴーグル型ディスプレイが完成される。
図１２（Ｇ）はビデオカメラであり、本体１３６０１、表示部１３６０２、筐体１３６０３、外部接続ポート１３６０４、リモコン受信部１３６０５、受像部１３６０６、バッテリー１３６０７、音声入力部１３６０８、操作キー１３６０９等を含む。本発明は、表示部１３６０２を構成する表示装置に用いることができる。また本発明により、図１２（Ｇ）
に示すビデオカメラが完成される。
図１２（Ｈ）は携帯電話であり、本体１３７０１、筐体１３７０２、表示部１３７０３、音声入力部１３７０４、音声出力部１３７０５、操作キー１３７０６、外部接続ポート１３７０７、アンテナ１３７０８等を含む。本発明は、表示部１３７０３を構成する表示装置に用いることができる。また本発明により、図１２（Ｈ）に示す携帯電話が完成される。
上述の様に、様々な電子機器が表示部を有し、その表示部で画像情報等が表示される。しかし、表示部の表示装置内の複数の画素回路に設けられている表示素子に電気的に接続されているトランジスタの閾値は画素回路毎にばらつきが生じると、表示している画像情報の品質を低下させる。そのため、画素回路毎のトランジスタの閾値バラツキを低減することが望まれる。本発明を構成する表示装置を適用することによって、画素回路毎のトランジスタの閾値バラツキを低減することが実現される。
したがって、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また本実施の形態の電子機器は、他の実施の形態の表示装置のいずれの構成を用いても良い。
１１〜１３ ノード
１０１ トランジスタ
１０２ 容量素子
１０３ 表示素子
１０３Ａ 表示素子の第１の電極
１０３Ｂ 表示素子の第２の電極
２１１〜２１３ 配線
３０１〜３０４ スイッチ

Claims (24)

  1. トランジスタと、前記トランジスタの第１の端子と容量素子の一方の電極とが電気的に接続され、前記トランジスタのゲートと前記容量素子の他方の電極とが電気的に接続されている前記容量素子と、前記トランジスタの第２の端子と表示素子の第１の電極とが電気的に接続されている前記表示素子とを有する表示装置の駆動方法であって、
    第１の期間において、前記トランジスタのゲートと、前記トランジスタの第１の端子と、前記容量素子の両電極とを、第１の配線に電気的に接続し、
    第２の期間において、前記トランジスタのゲートと、前記容量素子の他方の電極とを第２の配線に電気的に接続し、
    第３の期間において、前記トランジスタの第１の端子と、前記容量素子の一方の電極とを第３の配線に電気的に接続することを特徴とする表示装置の駆動方法。
  2. トランジスタと、前記トランジスタの第１の端子と容量素子の一方の電極とが電気的に接続され、前記トランジスタのゲートと前記容量素子の他方の電極とが電気的に接続されている前記容量素子と、前記トランジスタの第２の端子と表示素子の第１の電極とが電気的に接続されている前記表示素子とを有する表示装置の駆動方法であって、
    第１の期間において、前記トランジスタのゲートと、前記トランジスタの第１の端子と、前記容量素子の両電極とを第２の配線に電気的に接続し、
    第２の期間において、前記トランジスタのゲートと、前記容量素子の他方の電極とを前記第２の配線に電気的に接続し、
    第３の期間において、前記トランジスタの第１の端子と、前記容量素子の一方の電極とを第３の配線に電気的に接続することを特徴とする表示装置の駆動方法。
  3. トランジスタと、前記トランジスタの第１の端子と容量素子の一方の電極とが電気的に接続され、前記トランジスタのゲートと前記容量素子の他方の電極とが電気的に接続されている前記容量素子と、前記トランジスタの第２の端子と表示素子の第１の電極とが電気的に接続されている前記表示素子とを有する表示装置の駆動方法であって、
    第１の期間において、前記トランジスタのゲートと、前記トランジスタの第１の端子と、前記容量素子の両電極とを第３の配線に電気的に接続し、
    第２の期間において、前記トランジスタのゲートと、前記容量素子の他方の電極とを第２の配線に電気的に接続し、
    第３の期間において、前記トランジスタの第１の端子と、前記容量素子の一方の電極とを前記第３の配線に電気的に接続することを特徴とする表示装置の駆動方法。
  4. トランジスタと、前記トランジスタの第１の端子と容量素子の一方の電極とが電気的に接続され、前記トランジスタのゲートと前記容量素子の他方の電極とが電気的に接続されている前記容量素子と、前記トランジスタの第２の端子と表示素子の第１の電極とが電気的に接続されている前記表示素子と、前記トランジスタのゲートと第２の配線との間に電気的に接続されている第１のスイッチと、前記トランジスタのゲート及び前記トランジスタの第１の端子との間に電気的に接続されている第２のスイッチと、前記トランジスタの第１の端子と第１の配線とが電気的に接続されている第３のスイッチと、前記トランジスタの第１の端子と第３の配線とが電気的に接続されている第４のスイッチとを有する表示装置の駆動方法であって、
    第１の期間において、前記第１のスイッチをオフとし、前記第２のスイッチをオンとし、前記第３のスイッチをオンとし、前記第４のスイッチをオフとし、
    第２の期間において、前記第１のスイッチをオンとし、前記第２のスイッチをオフとし、前記第３のスイッチをオフとし、前記第４のスイッチをオフとし、
    第３の期間において、前記第１のスイッチをオフとし、前記第２のスイッチをオフとし、前記第３のスイッチをオフとし、前記第４のスイッチをオンになることを特徴とする表示装置の駆動方法。
  5. トランジスタと、前記トランジスタの第１の端子と容量素子の一方の電極とが電気的に接続され、前記トランジスタのゲートと前記容量素子の他方の電極とが電気的に接続されている前記容量素子と、前記トランジスタの第２の端子と表示素子の第１の電極とが電気的に接続されている前記表示素子と、前記トランジスタのゲートと第２の配線との間に電気的に接続されている第１のスイッチと、前記トランジスタのゲート及び前記トランジスタの第１の端子との間に電気的に接続されている第２のスイッチと、前記トランジスタの第１の端子と前記第２の配線とが電気的に接続している第３のスイッチと、前記トランジスタの第１の端子と第３の配線とが電気的に接続している第４のスイッチとを有する表示装置の駆動方法であって、
    第１の期間において、前記第１のスイッチをオフとし、前記第２のスイッチをオンとし前記第３のスイッチをオンとし、前記第４のスイッチをオフとし、
    第２の期間において、前記第１のスイッチをオンとし、前記第２のスイッチをオフとし、前記第３のスイッチをオフとし、前記第４のスイッチをオフとし、
    第３の期間において、前記第１のスイッチをオフとし、前記第２のスイッチをオフとし、前記第３のスイッチをオフとし、前記第４のスイッチをオンになることを特徴とする表示装置の駆動方法。
  6. トランジスタと、前記トランジスタの第１の端子と容量素子の一方の電極とが電気的に接続され、前記トランジスタのゲートと前記容量素子の他方の電極とが電気的に接続されている前記容量素子と、前記トランジスタの第２の端子と表示素子の第１の電極とが電気的に接続されている前記表示素子と、前記トランジスタのゲートと第２の配線との間に電気的に接続されている第１のスイッチと、前記トランジスタのゲート及び前記トランジスタの第１の端子との間に電気的に接続されている第２のスイッチと、前記トランジスタの第１の端子と第３の配線とが電気的に接続されている第４のスイッチとを有する表示装置の駆動方法であって、
    第１の期間において、前記第１のスイッチをオフとし、前記第２のスイッチをオンとし、前記第４のスイッチをオンとし、
    第２の期間において、前記第１のスイッチをオンとし、前記第２のスイッチをオフとし、前記第４のスイッチをオフとし、
    第３の期間において、前記第１のスイッチをオフとし、前記第２のスイッチをオフとし、前記第４のスイッチをオンになることを特徴とする表示装置の駆動方法。
  7. 請求項１乃至請求項６のいずれか一において、
    前記スイッチは、トランジスタであることを特徴とする表示装置の駆動方法。
  8. 請求項１乃至請求項６のいずれか一において、
    前記スイッチは、ダイオードであることを特徴とする表示装置の駆動方法。
  9. 請求項１乃至請求項８のいずれか一において、
    前記表示素子は、ＥＬ素子であることを特徴とする表示装置の駆動方法。
  10. 請求項１乃至請求項８のいずれか一において、
    前記表示装置は、液晶素子であることを特徴とする表示装置の駆動方法。
  11. 請求項１乃至請求項１０のいずれか一において、
    前記容量素子の電極より前記表示素子の電極の方が大きく、前記容量素子の容量よりも前記表示素子の容量の方が大きいことを特徴とする表示装置の駆動方法。
  12. 請求項１乃至請求項１１のいずれか一において、
    前記トランジスタはＰチャネル型トランジスタであることを特徴とする表示装置の駆動方法。
  13. 請求項１乃至請求項１２のいずれか一において、
    前記表示装置の駆動方法が用いられる表示装置。
  14. 請求項１３において、
    前記表示装置が用いられている電子機器。
  15. トランジスタと、
    前記トランジスタの第１の端子と容量素子の一方の電極とが電気的に接続され、前記トランジスタのゲートと前記容量素子の他方の電極とが電気的に接続されている前記容量素子と、
    前記トランジスタの第２の端子と表示素子の第１の電極とが電気的に接続されている前記表示素子と、
    前記トランジスタのゲートと第２の配線との間に電気的に接続されている第１のスイッチと、
    前記トランジスタのゲート及び前記トランジスタの第１の端子との間に電気的に接続されている第２のスイッチと、
    前記トランジスタの第１の端子と第１の配線とが電気的に接続されている第３のスイッチと、
    前記トランジスタの第１の端子と第３の配線とが電気的に接続されている第４のスイッチとを有することを特徴とする表示装置。
  16. トランジスタと、
    前記トランジスタの第１の端子と容量素子の一方の電極とが電気的に接続され、前記トランジスタのゲートと前記容量素子の他方の電極とが電気的に接続されている前記容量素子と、
    前記トランジスタの第２の端子と表示素子の第１の電極とが電気的に接続されている前記表示素子と、
    前記トランジスタのゲートと第２の配線との間に電気的に接続されている第１のスイッチと、
    前記トランジスタのゲート及び前記トランジスタの第１の端子との間に電気的に接続されている第２のスイッチと、
    前記トランジスタの第１の端子と前記第２の配線とが電気的に接続している第３のスイッチと、
    前記トランジスタの第１の端子と第３の配線とが電気的に接続している第４のスイッチとを有することを特徴とする表示装置。
  17. トランジスタと、
    前記トランジスタの第１の端子と容量素子の一方の電極とが電気的に接続され、前記トランジスタのゲートと前記容量素子の他方の電極とが電気的に接続されている前記容量素子と、
    前記トランジスタの第２の端子と表示素子の第１の電極とが電気的に接続されている前記表示素子と、
    前記トランジスタのゲートと第２の配線との間に電気的に接続されている第１のスイッチと、
    前記トランジスタのゲート及び前記トランジスタの第１の端子との間に電気的に接続されている第２のスイッチと、
    前記トランジスタの第１の端子と第３の配線とが電気的に接続されている第４のスイッチと有することを特徴とする表示装置。
  18. 請求項１５乃至請求項１７のいずれか一において、
    前記スイッチは、トランジスタであることを特徴とする表示装置。
  19. 請求項１５乃至請求項１７のいずれか一において、
    前記スイッチは、ダイオードであることを特徴とする表示装置。
  20. 請求項１５乃至請求項１９のいずれか一において、
    前記表示素子は、ＥＬ素子であることを特徴とする表示装置。
  21. 請求項１５乃至請求項１９のいずれか一において、
    前記表示装置は、液晶素子であることを特徴とする表示装置。
  22. 請求項１５乃至請求項２１のいずれか一において、
    前記容量素子の電極より前記表示素子の電極の方が大きく、前記容量素子の容量よりも前記表示素子の容量の方が大きいことを特徴とする表示装置。
  23. 請求項１５乃至請求項２２のいずれか一において、
    前記トランジスタはＰチャネル型トランジスタであることを特徴とする表示装置。
  24. 請求項１５乃至請求項２３のいずれか一において、
    前記表示装置が用いられている電子機器。
JP2010232426A 2009-10-20 2010-10-15 表示装置の駆動方法、表示装置、及び電子機器。 Withdrawn JP2011107692A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010232426A JP2011107692A (ja) 2009-10-20 2010-10-15 表示装置の駆動方法、表示装置、及び電子機器。

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009241710 2009-10-20
JP2009241710 2009-10-20
JP2010232426A JP2011107692A (ja) 2009-10-20 2010-10-15 表示装置の駆動方法、表示装置、及び電子機器。

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014209727A Division JP5921636B2 (ja) 2009-10-20 2014-10-14 表示装置

Publications (2)

Publication Number Publication Date
JP2011107692A true JP2011107692A (ja) 2011-06-02
JP2011107692A5 JP2011107692A5 (ja) 2013-11-14

Family

ID=43878920

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2010232426A Withdrawn JP2011107692A (ja) 2009-10-20 2010-10-15 表示装置の駆動方法、表示装置、及び電子機器。
JP2014209727A Active JP5921636B2 (ja) 2009-10-20 2014-10-14 表示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2014209727A Active JP5921636B2 (ja) 2009-10-20 2014-10-14 表示装置

Country Status (2)

Country Link
US (2) US8786527B2 (ja)
JP (2) JP2011107692A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102598280B (zh) 2009-10-21 2016-05-18 株式会社半导体能源研究所 液晶显示器件及包括该液晶显示器件的电子设备
KR20130083664A (ko) * 2012-01-13 2013-07-23 삼성디스플레이 주식회사 유기 발광 표시 장치, 유기 발광 표시 장치의 구동 방법 및 유기 발광 표시 장치를 포함하는 시스템
KR102627074B1 (ko) * 2016-12-22 2024-01-22 엘지디스플레이 주식회사 표시소자, 표시장치 및 데이터 구동부
US11217190B2 (en) * 2017-12-22 2022-01-04 Semiconductor Energy Laboratory Co., Ltd. Display device including pixels and source drive circuit
US11435602B2 (en) * 2019-12-12 2022-09-06 Zspace, Inc. PI cell drive waveform

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004117648A (ja) * 2002-09-25 2004-04-15 Tohoku Pioneer Corp 発光表示パネルの駆動装置
JP2007179041A (ja) * 2005-12-02 2007-07-12 Semiconductor Energy Lab Co Ltd 半導体装置、表示装置及びに電子機器

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0535954B1 (en) * 1991-10-04 1998-04-15 Kabushiki Kaisha Toshiba Liquid crystal display device
KR100284948B1 (ko) * 1994-05-31 2001-03-15 야마자끼 순페이 액티브 매트릭스형 액정표시장치
TW511292B (en) * 2000-10-27 2002-11-21 Matsushita Electric Ind Co Ltd Display device
JP2002333870A (ja) * 2000-10-31 2002-11-22 Matsushita Electric Ind Co Ltd 液晶表示装置、ｅｌ表示装置及びその駆動方法、並びに副画素の表示パターン評価方法
US20030103022A1 (en) * 2001-11-09 2003-06-05 Yukihiro Noguchi Display apparatus with function for initializing luminance data of optical element
JP2004139042A (ja) * 2002-09-24 2004-05-13 Seiko Epson Corp 電子回路、電気光学装置、電気光学装置の駆動方法及び電子機器
US7317433B2 (en) * 2004-07-16 2008-01-08 E.I. Du Pont De Nemours And Company Circuit for driving an electronic component and method of operating an electronic device having the circuit
JP4160032B2 (ja) 2004-09-01 2008-10-01 シャープ株式会社 表示装置およびその駆動方法
US7595778B2 (en) * 2005-04-15 2009-09-29 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device using the same
JP5072254B2 (ja) 2005-04-15 2012-11-14 株式会社半導体エネルギー研究所 表示装置
US8044882B1 (en) * 2005-06-25 2011-10-25 Nongqiang Fan Method of driving active matrix displays
CA2518276A1 (en) 2005-09-13 2007-03-13 Ignis Innovation Inc. Compensation technique for luminance degradation in electro-luminance devices
EP1777689B1 (en) * 2005-10-18 2016-08-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device and electronic equipment each having the same
EP1793366A3 (en) * 2005-12-02 2009-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
TWI603307B (zh) * 2006-04-05 2017-10-21 半導體能源研究所股份有限公司 半導體裝置，顯示裝置，和電子裝置
TWI427602B (zh) * 2006-10-17 2014-02-21 Semiconductor Energy Lab 脈衝輸出電路、移位暫存器及顯示裝置
TWI442368B (zh) * 2006-10-26 2014-06-21 Semiconductor Energy Lab 電子裝置，顯示裝置，和半導體裝置，以及其驅動方法
JP2008151963A (ja) * 2006-12-15 2008-07-03 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の駆動方法
JP2009063719A (ja) * 2007-09-05 2009-03-26 Sony Corp 有機エレクトロルミネッセンス発光部の駆動方法
US8648782B2 (en) 2007-10-22 2014-02-11 Semiconductor Energy Laboratory Co., Ltd. Display device
KR100931469B1 (ko) * 2008-02-28 2009-12-11 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
JP2009237558A (ja) * 2008-03-05 2009-10-15 Semiconductor Energy Lab Co Ltd 半導体装置の駆動方法
JP2009288767A (ja) * 2008-05-01 2009-12-10 Sony Corp 表示装置及びその駆動方法
JP4383492B2 (ja) 2008-08-01 2009-12-16 東北パイオニア株式会社 アクティブ型発光表示パネルの駆動方法および駆動装置
JP5736114B2 (ja) * 2009-02-27 2015-06-17 株式会社半導体エネルギー研究所 半導体装置の駆動方法、電子機器の駆動方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004117648A (ja) * 2002-09-25 2004-04-15 Tohoku Pioneer Corp 発光表示パネルの駆動装置
JP2007179041A (ja) * 2005-12-02 2007-07-12 Semiconductor Energy Lab Co Ltd 半導体装置、表示装置及びに電子機器

Also Published As

Publication number Publication date
US9218761B2 (en) 2015-12-22
US8786527B2 (en) 2014-07-22
JP5921636B2 (ja) 2016-05-24
US20110090187A1 (en) 2011-04-21
JP2015072477A (ja) 2015-04-16
US20140327662A1 (en) 2014-11-06

Similar Documents

Publication Publication Date Title
US10622382B2 (en) Semiconductor device and display device
TWI574246B (zh) 半導體裝置
WO2020001026A1 (zh) 像素驱动电路及方法、显示面板
US10170055B2 (en) Display device and driving method thereof
JP5921636B2 (ja) 表示装置
JP2010249955A (ja) 表示装置
JP2007108689A (ja) 表示装置及び表示装置の駆動方法
CN114220400B (zh) 具有栅极驱动器的显示装置
CN115691411A (zh) 像素电路及其驱动方法、显示装置
TW202327077A (zh) 顯示面板和包含該顯示面板的電子裝置
JP2004173239A (ja) クロックドインバータ、ｎａｎｄ、ｎｏｒ及びシフトレジスタ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131001

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131001

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140304

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140310

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141007

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141014

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20141208

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20150306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150824

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20160108