JP2007108380A - 表示装置および表示装置の駆動方法 - Google Patents
表示装置および表示装置の駆動方法 Download PDFInfo
- Publication number
- JP2007108380A JP2007108380A JP2005298496A JP2005298496A JP2007108380A JP 2007108380 A JP2007108380 A JP 2007108380A JP 2005298496 A JP2005298496 A JP 2005298496A JP 2005298496 A JP2005298496 A JP 2005298496A JP 2007108380 A JP2007108380 A JP 2007108380A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- transistor
- potential
- switching transistor
- driving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 18
- 239000003990 capacitor Substances 0.000 claims abstract description 123
- 238000005070 sampling Methods 0.000 claims abstract description 84
- 239000011159 matrix material Substances 0.000 claims description 58
- 239000010409 thin film Substances 0.000 claims description 12
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 51
- 239000008186 active pharmaceutical agent Substances 0.000 description 44
- 239000000470 constituent Substances 0.000 description 20
- 230000008859 change Effects 0.000 description 19
- 230000003071 parasitic effect Effects 0.000 description 19
- 230000009471 action Effects 0.000 description 6
- 230000008878 coupling Effects 0.000 description 6
- 238000010168 coupling process Methods 0.000 description 6
- 238000005859 coupling reaction Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 230000008033 biological extinction Effects 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 210000002858 crystal cell Anatomy 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000010791 quenching Methods 0.000 description 1
- 230000000171 quenching effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Abstract
【解決手段】駆動TFT32、サンプリングTFT33およびスイッチングTFT34〜36の5個のトランジスタと1個のキャパシタ37という少ない構成素子数で、有機EL素子31の特性変動に対する補償機能と、駆動TFT32のVth変動に対する補償機能とを実現した上で、1本の電源線23を兼用して3種類の電源電位Vcc/Vss/Vofsを選択的に供給することで、電源線の配線本数を削減する。
【選択図】図10
Description
Ids=1/2・μ(W/L)Cox(Vgs−|Vth|)2 …(1)
ここで、Vthは駆動TFT202の閾値電圧、μはキャリアの移動度、Wはチャネル幅、Lはチャネル長、Coxは単位面積当たりのゲート容量、Vgsはゲート・ソース間電圧である。
ΔV={C2/(C1+C2+C3)}・(Vin−Vofs)…(2)
図1は、本参考例に係るアクティブマトリクス型表示装置および当該表示装置に用いられる画素回路の構成を示す回路図である。本参考例に係るアクティブマトリクス型表示装置は、電流値に応じて発光輝度が変化する電気光学素子、例えば有機EL素子31を含む画素回路11が行列状(マトリクス状)に2次元配置されてなる画素アレイ部12を有している。ここでは、図面の簡略化のために、ある1つの画素回路11についてその具体的な回路構成を示している。
画素回路11は、有機EL素子31に加えて、駆動トランジスタ32、サンプリングトランジスタ33、スイッチングトランジスタ34〜36およびキャパシタ(保持容量)37を回路の構成素子として有する構成となっている。すなわち、本参考例に係る画素回路11は、5個のトランジスタ32〜36と1個のキャパシタ37とからなり、図45の従来例に係る画素回路101に比べて、トランジスタ数およびキャパシタ数が1個ずつ少ない回路構成となっている。
通常の発光状態では、書き込み走査回路18から出力される書き込み信号WSおよび第1,第2オートゼロ回路20,21から出力される第1,第2オートゼロ信号AZ1,AZ2が“L”レベルにあり、駆動走査回路19から出力される駆動信号DSが“H”レベルにあるために、図3に示すように、サンプリングTFT33およびスイッチングTFT35,36はオフした状態にあり、スイッチングTFT34がオンした状態にある。このとき、駆動TFT32は、飽和領域で動作するように設計されているために定電流源として動作する。その結果、スイッチングTFT34を通して駆動TFT32から、有機EL素子31に対して先述した式(1)で与えられる一定電流Idsが供給される。
スイッチングTFT34がオンした状態において、時刻t1で第1,第2オートゼロ回路20,21から出力される第1,第2オートゼロ信号AZ1,AZ2が共に“H”レベルになることで、図4に示すように、スイッチングTFT35,36がオン状態となる。スイッチングTFT35,36は、どちらが先にオンしても良い。これにより、駆動TFT32のゲートにはスイッチングTFT35を介して所定の電位Vofsが印加され、有機EL素子31のアノード電極にはスイッチングTFT36を介して電源電位Vssが印加される。
時刻t2で第2オートゼロ回路21から出力されるオートゼロ信号AZ2が“L”レベルになることで、図5に示すように、スイッチングTFT35がオフ状態となり、駆動TFT32の閾値電圧Vthをキャンセル(補正)する閾値キャンセル期間に入る。
次に、スイッチングTFT34,35,36がオフした状態から、時刻t5で書き込み走査回路18から出力される書き込み信号WSが“H”レベルになることで、サンプリングTFT33がオン状態となり、入力信号電圧Vsigの書き込み期間に入る。この書き込み期間では、入力信号電圧VsigがサンプリングTFT33によってサンプリングされ、キャパシタ37に書き込まれる。
Vgs={Cel/(Cel+C1+C2)}
・(Vsig−Vofs)+Vth …(3)
この書き込み期間の終了後、サンプリングTFT33およびスイッチングTFT35,36がオフした状態において、時刻t7で駆動走査回路19から出力される駆動信号DSが“H”レベルになることで、図8に示すように、スイッチングTFT34がオン状態となり、発光期間に入る。
図10は、本発明の第1実施形態に係るアクティブマトリクス型表示装置および当該表示装置に用いられる画素回路の構成を示す回路図である。本実施形態に係るアクティブマトリクス型表示装置は、電流値に応じて発光輝度が変化する電気光学素子、例えば有機EL素子31を含む画素回路11Aが行列状に2次元配置されてなる画素アレイ部12を有している。
通常の発光状態では、書き込み走査回路18から出力される書き込み信号WSおよび第1,第2オートゼロ回路20,21から出力される第1,第2オートゼロ信号AZ1,AZ2が“L”レベルにあり、駆動走査回路19から出力される駆動信号DSが“H”レベルにあるために、図12に示すように、サンプリングTFT33およびスイッチングTFT35,36はオフした状態にあり、スイッチングTFT34がオンした状態にある。
次に、時刻t1で駆動信号DSが“L”レベルになることで、図13に示すように、スイッチングTFT34がオフする。これにより、駆動TFT32を流れる一定電流Idsの電流路が遮断されるために、有機EL素子31には電流が流れず、当該有機EL素子31は消光する(非発光状態となる)。このとき、ノードN11の電位、即ち駆動TFT32のソース電圧は、有機EL素子31のカソード電圧Vcatと当該有機EL素子31の閾値電圧Vthelの和、即ちVcat+Vthelになる。
・(Vofs−Vg1) …(4)
また、駆動TFT32のソース電圧Vgsは、下記の式(4)で与えられる値となる。
Vgs={(C1+C2)/(Cel+C1+C2)}
・(Vofs−Vg1)+Vss …(5)
スイッチングTFT35がオンした状態において、時点t7で駆動信号DSが“H”レベルになることで、図16に示すように、スイッチングTFT34がオンする。このとき、上記カップリング量Vcoを加味した上で、駆動TFT32のゲート・ソース間電圧Vgsが当該駆動TFT32の閾値電圧Vthよりも大ならば、駆動TFT32がオン状態になるために、電源線23→スイッチングTFT34→駆動TFT32→ノードN11→キャパシタ36の経路(図16に一点鎖線で示す経路)で電流が流れる。
時点t9で第1オートゼロ信号AZ1が“L”レベルになり、次いで時点t10で電源線23の電位が所定の電位Vofsが電源電位Vccに切り替わる。そして、時点t11で書き込み信号WSが“H”レベルになることで、サンプリングTFT33がオン状態となり、階調に応じた所望の電圧値の入力信号電圧Vsigの書き込み期間に入る。この書き込み期間では、図17に示すように、入力信号電圧VsigがサンプリングTFT33によってサンプリングされ、キャパシタ37に書き込まれる。
Vgs={Cel/(Cel+C1+C2)}
・(Vsig−Vofs)+Vth …(6)
この書き込み期間の終了後、スイッチングTFT35,36がオフした状態において、時刻t13で駆動信号DSが“H”レベルになることで、図18に示すように、スイッチングTFT34がオン状態となり、発光期間に入る。スイッチングTFT34がオンすることで、駆動TFT32のドレイン電圧が電源電位Vccまで上昇する。駆動TFT32のゲート・ソース間電圧Vgsが一定であるので、駆動TFT32は一定電流Ids”を有機EL素子31に供給する。このとき、有機EL素子31のアノード電圧Velは、有機EL素子31に一定電流Ids”が流れる電圧Vxまで上昇する。その結果、有機EL素子31は発光動作を開始する。
図20は、本発明の第2実施形態に係るアクティブマトリクス型表示装置および当該表示装置に用いられる画素回路の構成を示す回路図である。本実施形態に係るアクティブマトリクス型表示装置において、画素回路11Bが5個のトランジスタ32〜36と1個のキャパシタ37からなる点で、参考例に係る画素回路11と同じであることから、同等部分には同一符号を付して示している。
通常の発光状態では、書き込み走査回路18から出力される書き込み信号WSおよび第1,第2オートゼロ回路20,21から出力される第1,第2オートゼロ信号AZ1,AZ2が“L”レベルにあり、駆動走査回路19から出力される駆動信号DSが“H”レベルにあるために、図22に示すように、サンプリングTFT33およびスイッチングTFT35,36はオフした状態にあり、スイッチングTFT33がオンした状態にある。
次に、時刻t1で駆動信号DSが“L”レベルになることで、図23に示すように、スイッチングTFT34がオフする。これにより、駆動TFT32を流れる一定電流Idsの電流路が遮断されるために、有機EL素子31には電流が流れず、当該有機EL素子31は消光する(非発光状態となる)。このとき、ノードN11の電位、即ち駆動TFT32のソース電圧は、有機EL素子31のカソード電圧Vcatと当該有機EL素子31の閾値電圧Vthelの和、即ちVcat+Vthelになる。
そして、時点t7で駆動信号DSが“H”レベルになることで、スイッチングTFT34がオンする。このとき、駆動TFT32のゲート・ソース間電圧Vgsが当該駆動TFT32の閾値電圧Vthよりも大ならば、駆動TFT32がオン状態になるために、図25に示すように、電源線23→スイッチングTFT34→駆動TFT32→ノードN11→キャパシタ36の経路(図中、一点鎖線で示す経路)で電流が流れ、閾値キャンセル(閾値補正)動作が開始される。
時点t10で書き込み信号WSが“H”レベルになり、サンプリングTFT33がオン状態となることで、階調に応じた所望の電圧値の入力信号電圧Vsigの書き込み期間に入る。この書き込み期間では、図26に示すように、入力信号電圧VsigがサンプリングTFT33によってサンプリングされ、キャパシタ37に書き込まれる。
この書き込み期間の終了後、スイッチングTFT35,36がオフした状態において、時刻t12で駆動信号DSが“H”レベルになることで、図27に示すように、スイッチングTFT34がオン状態となり、発光期間に入る。スイッチングTFT34がオンすることで、駆動TFT32のドレイン電圧が電源電位Vccまで上昇する。駆動TFT32のゲート・ソース間電圧Vgsが一定であるので、駆動TFT32は一定電流Ids”を有機EL素子31に供給する。このとき、有機EL素子31のアノード電圧Velは、有機EL素子31に一定電流Ids”が流れる電圧Vxまで上昇する。その結果、有機EL素子31は発光動作を開始する。
図28は、本発明の第3実施形態に係るアクティブマトリクス型表示装置および当該表示装置に用いられる画素回路の構成を示す回路図である。本実施形態に係るアクティブマトリクス型表示装置において、画素回路11Cが5個のトランジスタ32〜36と1個のキャパシタ37からなる点で、参考例に係る画素回路11と同じであることから、同等部分には同一符号を付して示している。
通常の発光状態では、書き込み走査回路18から出力される書き込み信号WSおよび第1,第2オートゼロ回路20,21から出力される第1,第2オートゼロ信号AZ1,AZ2が“L”レベルにあり、駆動走査回路19から出力される駆動信号DSが“H”レベルにあるために、図30に示すように、サンプリングTFT33およびスイッチングTFT35,36はオフした状態にあり、スイッチングTFT33がオンした状態にある。
次に、時刻t1で駆動信号DSが“L”レベルになることで、図31に示すように、スイッチングTFT34がオフする。これにより、駆動TFT32を流れる一定電流Idsの電流路が遮断されるために、有機EL素子31には電流が流れず、当該有機EL素子31は消光する(非発光状態となる)。このとき、ノードN11の電位、即ち駆動TFT32のソース電圧は、有機EL素子31のカソード電圧Vcatと当該有機EL素子31の閾値電圧Vthelの和、即ちVcat+Vthelになる。
そして、時点t6で駆動信号DSが“H”レベルになることで、スイッチングTFT34がオンする。このとき、駆動TFT32のゲート・ソース間電圧Vgsが当該駆動TFT32の閾値電圧Vthよりも大ならば、駆動TFT32がオン状態になるために、図33に示すように、電源線23→スイッチングTFT34→駆動TFT32→ノードN11→キャパシタ36の経路(図中、点線で示す経路)で電流が流れ、閾値キャンセル(閾値補正)動作が開始される。
時点t10で書き込み信号WSが“H”レベルになり、サンプリングTFT33がオン状態となることで、階調に応じた所望の電圧値の入力信号電圧Vsigの書き込み期間に入る。この書き込み期間では、図34に示すように、入力信号電圧VsigがサンプリングTFT33によってサンプリングされ、キャパシタ37に書き込まれる。
この書き込み期間の終了後、スイッチングTFT35,36がオフした状態において、時刻t12で駆動信号DSが“H”レベルになることで、図35に示すように、スイッチングTFT34がオン状態となり、発光期間に入る。スイッチングTFT34がオンすることで、駆動TFT32のドレイン電圧が電源電位Vccまで上昇する。駆動TFT32のゲート・ソース間電圧Vgsが一定であるので、駆動TFT32は一定電流Ids”を有機EL素子31に供給する。このとき、有機EL素子31のアノード電圧Velは、有機EL素子31に一定電流Ids”が流れる電圧Vxまで上昇する。その結果、有機EL素子31は発光動作を開始する。
図36は、本発明の第4実施形態に係るアクティブマトリクス型有機EL表示装置および当該表示装置に用いられる画素回路の構成を示す回路図である。本実施形態に係る有機EL表示装置は、第3実施形態に係る有機EL表示装置とは、5個のトランジスタ33〜36と1個のキャパシタ37という少ない構成素子数で、有機EL素子31の特性変動に対する補償機能と、駆動TFT32のVth変動に対する補償機能とを実現しつつ、2種類の電源電位Vcc/Vofsの供給を適宜切り替えることによって電源線23を共用するという基本的な構成については同じであり、画素回路の具体的な回路構成およびそれに伴う回路動作が若干相違している。
通常の発光状態では、書き込み走査回路18から出力される書き込み信号WSおよび第1,第2オートゼロ回路20,21から出力される第1,第2オートゼロ信号AZ1,AZ2が“L”レベルにあり、駆動走査回路19から出力される駆動信号DSが“H”レベルにあるために、図38に示すように、サンプリングTFT33およびスイッチングTFT35,36はオフした状態にあり、スイッチングTFT33がオンした状態にある。
次に、時刻t1で駆動信号DSが“L”レベルになることで、図39に示すように、スイッチングTFT34がオフする。これにより、駆動TFT32を流れる一定電流Idsの電流路が遮断されるために、有機EL素子31には電流が流れず、当該有機EL素子31は消光する。このとき、ノードN11の電位、即ち駆動TFT32のソース電圧は、有機EL素子31のカソード電圧Vcatと当該有機EL素子31の閾値電圧Vthelの和、即ちVcat+Vthelになる。
次に、時点t6で駆動信号DSが“H”レベルになり、スイッチングTFT34がオンすることで、図42に示すように、電源線23から所定の電位VofsがスイッチングTFT34,35を通して駆動TFT32のゲートに与えられる。そして、駆動TFT32のゲート電圧がVss+VthからVofsに変化することで、駆動TFT32のゲート・ソース間電圧Vgsは、下記の式(7)で与えられる値となる。
Vgs={Cel/(Cel+C1+C2)}
・(Vofs−Vss−Vth)+Vth …(7)
時点t10で書き込み信号WSが“H”レベルになり、サンプリングTFT33がオン状態となることで、階調に応じた所望の電圧値の入力信号電圧Vsigの書き込み期間に入る。この書き込み期間では、図43に示すように、入力信号電圧VsigがサンプリングTFT33によってサンプリングされ、キャパシタ37に書き込まれる。
この書き込み期間の終了後、スイッチングTFT35,36がオフした状態において、時刻t12で駆動信号DSが“H”レベルになることで、図44に示すように、スイッチングTFT34がオン状態となり、発光期間に入る。スイッチングTFT34がオンすることで、駆動TFT32のドレイン電圧が電源電位Vccまで上昇する。駆動TFT32のゲート・ソース間電圧Vgsが一定であるので、駆動TFT32は一定電流Ids”を有機EL素子31に供給する。このとき、有機EL素子31のアノード電圧Velは、有機EL素子31に一定電流Ids”が流れる電圧Vxまで上昇する。その結果、有機EL素子31は発光動作を開始する。
Claims (8)
- 一端が第1の電源電位に接続された電気光学素子と、
前記電気光学素子の他端にソースが接続されたNチャネル型の薄膜トランジスタからなる駆動トランジスタと、
データ線と前記駆動トランジスタのゲートとの間に接続され、前記データ線から輝度情報に応じた入力信号を取り込むサンプリングトランジスタと、
電源線と前記駆動トランジスタのドレインとの間に接続された第1スイッチングトランジスタと、
前記電源線と前記駆動トランジスタのゲートとの間に接続された第2スイッチングトランジスタと、
前記電源線と前記駆動トランジスタのソースとの間に接続された第3スイッチングトランジスタと、
前記駆動トランジスタのゲートとソースとの間に接続されたキャパシタと
を有する画素回路が行列状に配置されてなる画素アレイ部と、
前記電源線に対して第2の電源電位、当該第2の電源電位よりも低い第3の電源電位および所定の電位を選択的に供給する電源供給手段と、
前記電気光学素子の非発光期間において前記電源線に前記第2の電源電位が供給されているときに前記サンプリングトランジスタを導通状態にする第1の駆動手段と、
前記電気光学素子の非発光期間において前記電源線に前記所定の電位が供給されているときに前記第2スイッチングトランジスタを導通状態にする第2の駆動手段と、
前記電気光学素子の発光期間と前記電源線に前記所定の電位が供給されている期間に前記第1スイッチングトランジスタを導通状態にする第3の駆動手段と、
前記電源線に前記第3の電源電位が供給されている期間において前記第2スイッチングトランジスタが非導通状態にあるときに前記第3スイッチングトランジスタを導通状態にする第4の駆動手段と
を具備することを特徴とする表示装置。 - 一端が第1の電源電位に接続された電気光学素子と、
前記電気光学素子の他端にソースが接続されたNチャネル型の薄膜トランジスタからなる駆動トランジスタと、
データ線と前記駆動トランジスタのゲートとの間に接続され、前記データ線から輝度情報に応じた入力信号を取り込むサンプリングトランジスタと、
電源線と前記駆動トランジスタのドレインとの間に接続された第1スイッチングトランジスタと、
前記電源線と前記駆動トランジスタのゲートとの間に接続された第2スイッチングトランジスタと、
前記電源線と前記駆動トランジスタのソースとの間に接続された第3スイッチングトランジスタと、
前記駆動トランジスタのゲートとソースとの間に接続されたキャパシタと
を有する画素回路が行列状に配置されてなる表示装置の駆動方法であって、
前記第1スイッチングトランジスタを非導通状態にして前記電気光学素子の発光期間から非発光期間に移行させる第1ステップと、
前記非発光期間に入った後に前記電源線の電位を第2の電源電位から当該第2の電源電位よりも低い第3の電源電位に切り替える第2ステップと、
前記電源線の電位が前記第3の電源電位のときに前記第3スイッチングトランジスタを導通状態にする第3ステップと、
前記第3スイッチングトランジスタが非導通状態になった後に前記電源線の電位を前記第3の電源電位から所定の電位に切り替える第4ステップと、
前記電源線の電位が前記所定の電位のときに前記第2スイッチングトランジスタを導通状態にする第5ステップと、
前記第2スイッチングトランジスタの導通期間内において前記第1スイッチングトランジスタを導通状態にする第6ステップと、
前記第2スイッチングトランジスタが非導通状態になった後に前記電源線の電位を前記所定の電位から前記第2電源電位に切り替える第7ステップと、
前記非発光期間において前記電源線の電位が前記第2電源電位のときに前記サンプリングトランジスタを導通状態にする第8ステップと
を有することを特徴とする表示装置の駆動方法。 - 一端が第1の電源電位に接続された電気光学素子と、
前記電気光学素子の他端にソースが接続されたNチャネル型の薄膜トランジスタからなる駆動トランジスタと、
データ線と前記駆動トランジスタのゲートとの間に接続され、前記データ線から輝度情報に応じた入力信号を取り込むサンプリングトランジスタと、
電源線と前記駆動トランジスタのドレインとの間に接続された第1スイッチングトランジスタと、
所定の電位と前記駆動トランジスタのゲートとの間に接続された第2スイッチングトランジスタと、
前記電源線と前記駆動トランジスタのソースとの間に接続された第3スイッチングトランジスタと、
前記駆動トランジスタのゲートとソースとの間に接続されたキャパシタと
を有する画素回路が行列状に配置されてなる画素アレイ部と、
前記電源線に対して第2の電源電位および当該第2の電源電位よりも低い第3の電源電位を選択的に供給する電源供給手段と、
前記電気光学素子の非発光期間において前記電源線に前記第2の電源電位が供給されているときに前記サンプリングトランジスタを導通状態にする第1の駆動手段と、
前記電気光学素子の発光期間と前記非発光期間内で前記電源線に前記第2の電源電位が供給されている一定の期間に前記第1スイッチングトランジスタを導通状態にする第2の駆動手段と、
前記非発光期間内において前記電源線に前記第2の電源電位が供給されている期間および前記第1スイッチングトランジスタが導通状態にある期間に前記第2スイッチングトランジスタを導通状態にする第3の駆動手段と、
前記電源線に前記第3の電源電位が供給されている期間において前記第2スイッチングトランジスタが導通状態にあるときに前記第3スイッチングトランジスタを導通状態にする第4の駆動手段と
を具備することを特徴とする表示装置。 - 一端が第1の電源電位に接続された電気光学素子と、
前記電気光学素子の他端にソースが接続されたNチャネル型の薄膜トランジスタからなる駆動トランジスタと、
データ線と前記駆動トランジスタのゲートとの間に接続され、前記データ線から輝度情報に応じた入力信号を取り込むサンプリングトランジスタと、
電源線と前記駆動トランジスタのドレインとの間に接続された第1スイッチングトランジスタと、
所定の電位と前記駆動トランジスタのゲートとの間に接続された第2スイッチングトランジスタと、
前記電源線と前記駆動トランジスタのソースとの間に接続された第3スイッチングトランジスタと、
前記駆動トランジスタのゲートとソースとの間に接続されたキャパシタと
を有する画素回路が行列状に配置されてなる表示装置の駆動方法であって、
前記第1スイッチングトランジスタを非導通状態にして前記電気光学素子の発光期間から非発光期間に移行させる第1ステップと、
前記非発光期間に入った後に前記第2スイッチングトランジスタを導通状態にする第2ステップと、
前記第2スイッチングトランジスタが導通状態になった後に前記電源線の電位を第2の電源電位から当該第2の電源電位よりも低い第3の電源電位に切り替える第3ステップと、
前記電源線の電位が前記第3の電源電位のときに前記第3スイッチングトランジスタを導通状態にする第4ステップと、
前記第3スイッチングトランジスタが非導通状態になった後に前記電源線の電位を前記第3の電源電位から前記第2の電源電位に切り替える第5ステップと、
前記電源線の電位が前記第2の電源電位のときに前記第1スイッチングトランジスタを導通状態にする第6ステップと、
前記第1スイッチングトランジスタが非導通状態になった後に前記第2スイッチングトランジスタを非導通状態にする第7ステップと、
前記第2スイッチングトランジスタが非導通状態になった後に前記サンプリングトランジスタを導通状態にする第8ステップと
を有する表示装置の駆動方法。 - 一端が第1の電源電位に接続された電気光学素子と、
前記電気光学素子の他端にソースが接続されたNチャネル型の薄膜トランジスタからなる駆動トランジスタと、
データ線と前記駆動トランジスタのゲートとの間に接続され、前記データ線から輝度情報に応じた入力信号を取り込むサンプリングトランジスタと、
電源線と前記駆動トランジスタのドレインとの間に接続された第1スイッチングトランジスタと、
前記電源線と前記駆動トランジスタのゲートとの間に接続された第2スイッチングトランジスタと、
第3の電源電位と前記駆動トランジスタのソースとの間に接続された第3スイッチングトランジスタと、
前記駆動トランジスタのゲートとソースとの間に接続されたキャパシタと
を有する画素回路が行列状に配置されてなる画素アレイ部と、
前記電源線に対して前記第3の電源電位よりも高い第2の電源電位および所定の電位を選択的に供給する電源供給手段と、
前記電気光学素子の非発光期間において前記電源線に前記第2の電源電位が供給されているときに前記サンプリングトランジスタを導通状態にする第1の駆動手段と、
前記非発光期間において前記電源線に前記所定の電位が供給されているときに前記第2スイッチングトランジスタを導通状態にする第2の駆動手段と、
前記電気光学素子の発光期間に前記第1スイッチングトランジスタを導通状態にするとともに、前記電源線に前記所定の電位が供給されている期間において前記第2スイッチングトランジスタが導通状態にあるときに前記第1スイッチングトランジスタを導通状態にする第3の駆動手段と、
前記電源線に前記第3の電源電位が供給されている期間において前記第2スイッチングトランジスタが導通状態にあるときに前記第3スイッチングトランジスタを導通状態にする第4の駆動手段と
を具備することを特徴とする表示装置。 - 一端が第1の電源電位に接続された電気光学素子と、
前記電気光学素子の他端にソースが接続されたNチャネル型の薄膜トランジスタからなる駆動トランジスタと、
データ線と前記駆動トランジスタのゲートとの間に接続され、前記データ線から輝度情報に応じた入力信号を取り込むサンプリングトランジスタと、
電源線と前記駆動トランジスタのドレインとの間に接続された第1スイッチングトランジスタと、
前記電源線と前記駆動トランジスタのゲートとの間に接続された第2スイッチングトランジスタと、
第3の電源電位と前記駆動トランジスタのソースとの間に接続された第3スイッチングトランジスタと、
前記駆動トランジスタのゲートとソースとの間に接続されたキャパシタと
を有する画素回路が行列状に配置されてなる表示装置の駆動方法であって、
前記第1スイッチングトランジスタを非導通状態にして前記電気光学素子の発光期間から非発光期間に移行させる第1ステップと、
前記非発光期間に入った後に前記電源線の電位を前記第3の電源電位よりも高い第2の電源電位から所定の電位に切り替える第2ステップと、
前記電源線の電位が前記所定の電位のときに前記第2スイッチングトランジスタを導通状態にする第3ステップと、
前記第2スイッチングトランジスタの導通期間において前記第3スイッチングトランジスタを導通状態にする第4ステップと、
前記第2スイッチングトランジスタの導通期間内であって前記第3スイッチングトランジスタが非導通状態になった後に前記第1スイッチングトランジスタを導通状態にする第5ステップと、
前記第1スイッチングトランジスタが非導通状態になった後に前記第2スイッチングトランジスタを非導通状態にする第6ステップと、
前記第2スイッチングトランジスタが非導通状態になった後に前記電源線の電位を前記所定の電位から前記第2の電位に切り替える第7ステップと、
前記電源線の電位が前記第2の電位に切り替わった後に前記サンプリングトランジスタを導通状態にする第8ステップと
を有する表示装置の駆動方法。 - 一端が第1の電源電位に接続された電気光学素子と、
前記電気光学素子の他端にソースが接続されたNチャネル型の薄膜トランジスタからなる駆動トランジスタと、
データ線と前記駆動トランジスタのゲートとの間に接続され、前記データ線から輝度情報に応じた入力信号を取り込むサンプリングトランジスタと、
電源線と前記駆動トランジスタのドレインとの間に接続された第1スイッチングトランジスタと、
前記駆動トランジスタのゲートとドレインとの間に接続された第2スイッチングトランジスタと、
第3の電源電位と前記駆動トランジスタのソースとの間に接続された第3スイッチングトランジスタと、
前記駆動トランジスタのゲートとソースとの間に接続されたキャパシタと
を有する画素回路が行列状に配置されてなる画素アレイ部と、
前記電源線に対して前記第3の電源電位よりも高い第2の電源電位および所定の電位を選択的に供給する電源供給手段と、
前記電気光学素子の非発光期間において前記電源線に前記第2の電源電位が供給されているときに前記サンプリングトランジスタを導通状態にする第1の駆動手段と、
前記非発光期間において前記電源線に前記所定の電位が供給されているときに前記第2スイッチングトランジスタを導通状態にする第2の駆動手段と、
前記電気光学素子の発光期間に前記第1スイッチングトランジスタを導通状態にするとともに、前記電源線に前記所定の電位が供給されている期間において前記第2スイッチングトランジスタが導通状態にあるときに前記第1スイッチングトランジスタを導通状態にしかつ前記第2スイッチングトランジスタが非導通状態になった後に前記第1スイッチングトランジスタを非導通状態にする第3の駆動手段と、
前記電源線に前記第3の電源電位が供給されている期間において前記第2スイッチングトランジスタが導通状態にあるときに前記第3スイッチングトランジスタを導通状態にする第4の駆動手段と
を具備することを特徴とする表示装置。 - 一端が第1の電源電位に接続された電気光学素子と、
前記電気光学素子の他端にソースが接続されたNチャネル型の薄膜トランジスタからなる駆動トランジスタと、
データ線と前記駆動トランジスタのゲートとの間に接続され、前記データ線から輝度情報に応じた入力信号を取り込むサンプリングトランジスタと、
電源線と前記駆動トランジスタのドレインとの間に接続された第1スイッチングトランジスタと、
前記駆動トランジスタのゲートとドレインとの間に接続された第2スイッチングトランジスタと、
第3の電源電位と前記駆動トランジスタのソースとの間に接続された第3スイッチングトランジスタと、
前記駆動トランジスタのゲートとソースとの間に接続されたキャパシタと
を有する画素回路が行列状に配置されてなる表示装置の駆動方法であって、
前記第1スイッチングトランジスタを非導通状態にして前記電気光学素子の発光期間から非発光期間に移行させる第1ステップと、
前記非発光期間に入った後に前記電源線の電位を前記第3の電源電位よりも高い第2の電源電位から所定の電位に切り替える第2ステップと、
前記電源線の電位が前記所定の電位のときに前記第2スイッチングトランジスタを導通状態にする第3ステップと、
前記第2スイッチングトランジスタの導通期間において前記第3スイッチングトランジスタを導通状態にする第4ステップと、
前記第2スイッチングトランジスタの導通期間内に前記第1スイッチングトランジスタを導通状態にし、前記第2スイッチングトランジスタの導通期間が経過した後に前記第1スイッチングトランジスタを非導通状態にする第5ステップと、
前記第1スイッチングトランジスタが非導通状態になった後に前記電源線の電位を前記所定の電位から前記第2の電位に切り替える第6ステップと、
前記電源線の電位が前記第2の電位に切り替わった後に前記サンプリングトランジスタを導通状態にする第7ステップと
を有する表示装置の駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005298496A JP2007108380A (ja) | 2005-10-13 | 2005-10-13 | 表示装置および表示装置の駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005298496A JP2007108380A (ja) | 2005-10-13 | 2005-10-13 | 表示装置および表示装置の駆動方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007108380A true JP2007108380A (ja) | 2007-04-26 |
Family
ID=38034291
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005298496A Pending JP2007108380A (ja) | 2005-10-13 | 2005-10-13 | 表示装置および表示装置の駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007108380A (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007298973A (ja) * | 2006-04-05 | 2007-11-15 | Semiconductor Energy Lab Co Ltd | 半導体装置、表示装置及びに電子機器 |
JP2009109619A (ja) * | 2007-10-29 | 2009-05-21 | Sony Corp | 表示装置、表示装置の駆動方法および電子機器 |
JP2009122336A (ja) * | 2007-11-14 | 2009-06-04 | Sony Corp | 表示装置、表示装置の駆動方法および電子機器 |
WO2009104492A1 (ja) * | 2008-02-20 | 2009-08-27 | 京セラ株式会社 | 画像表示装置 |
JP2009300853A (ja) * | 2008-06-16 | 2009-12-24 | Sony Corp | 表示装置およびその駆動方法ならびに電子機器 |
JP2011002606A (ja) * | 2009-06-18 | 2011-01-06 | Seiko Epson Corp | 発光装置、発光装置の駆動方法および電子機器 |
US8164547B2 (en) | 2006-04-05 | 2012-04-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device, and electronic device |
JP2012141627A (ja) * | 2005-12-02 | 2012-07-26 | Semiconductor Energy Lab Co Ltd | 半導体装置、及び表示装置 |
JP2012256025A (ja) * | 2011-04-01 | 2012-12-27 | Semiconductor Energy Lab Co Ltd | 発光装置 |
US8665187B2 (en) | 2009-12-14 | 2014-03-04 | Sharp Kabushiki Kaisha | Pixel array substrate and display device |
US8797240B2 (en) | 2009-12-14 | 2014-08-05 | Sharp Kabushiki Kaisha | Display device and method for driving display device |
JPWO2020053693A1 (ja) * | 2018-09-12 | 2021-10-07 | 株式会社半導体エネルギー研究所 | 表示装置の動作方法 |
-
2005
- 2005-10-13 JP JP2005298496A patent/JP2007108380A/ja active Pending
Cited By (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9997584B2 (en) | 2005-12-02 | 2018-06-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device, and electronic device |
JP2015079253A (ja) * | 2005-12-02 | 2015-04-23 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2015064591A (ja) * | 2005-12-02 | 2015-04-09 | 株式会社半導体エネルギー研究所 | 半導体装置及び表示装置 |
US11417720B2 (en) | 2005-12-02 | 2022-08-16 | Semiconductor Energy Laboratory Co., Ltd. | Display device including n-channel transistor including polysilicon |
JP2020101812A (ja) * | 2005-12-02 | 2020-07-02 | 株式会社半導体エネルギー研究所 | 表示装置 |
US8890180B2 (en) | 2005-12-02 | 2014-11-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device, and electronic device |
JP2014038334A (ja) * | 2005-12-02 | 2014-02-27 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2012141627A (ja) * | 2005-12-02 | 2012-07-26 | Semiconductor Energy Lab Co Ltd | 半導体装置、及び表示装置 |
JP2018087981A (ja) * | 2005-12-02 | 2018-06-07 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2020013147A (ja) * | 2006-04-05 | 2020-01-23 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2012198543A (ja) * | 2006-04-05 | 2012-10-18 | Semiconductor Energy Lab Co Ltd | 半導体装置及び電子機器 |
US8599115B2 (en) | 2006-04-05 | 2013-12-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device, and electronic device |
JP2013242581A (ja) * | 2006-04-05 | 2013-12-05 | Semiconductor Energy Lab Co Ltd | 半導体装置及び電子機器 |
JP2007298973A (ja) * | 2006-04-05 | 2007-11-15 | Semiconductor Energy Lab Co Ltd | 半導体装置、表示装置及びに電子機器 |
US8164547B2 (en) | 2006-04-05 | 2012-04-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device, and electronic device |
US9569996B2 (en) | 2006-04-05 | 2017-02-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device, and electronic device |
US9379142B2 (en) | 2006-04-05 | 2016-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device, and electronic device |
US8872739B2 (en) | 2006-04-05 | 2014-10-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device, and electronic device |
JP2015143865A (ja) * | 2006-04-05 | 2015-08-06 | 株式会社半導体エネルギー研究所 | 半導体装置、表示装置、モジュール、及び電子機器 |
US9041630B2 (en) | 2006-04-05 | 2015-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device, and electronic device |
JP2009109619A (ja) * | 2007-10-29 | 2009-05-21 | Sony Corp | 表示装置、表示装置の駆動方法および電子機器 |
JP2009122336A (ja) * | 2007-11-14 | 2009-06-04 | Sony Corp | 表示装置、表示装置の駆動方法および電子機器 |
JP4989734B2 (ja) * | 2008-02-20 | 2012-08-01 | エルジー ディスプレイ カンパニー リミテッド | 画像表示装置 |
TWI425475B (zh) * | 2008-02-20 | 2014-02-01 | Lg Display Co Ltd | 圖像顯示裝置 |
WO2009104492A1 (ja) * | 2008-02-20 | 2009-08-27 | 京セラ株式会社 | 画像表示装置 |
JP2009300853A (ja) * | 2008-06-16 | 2009-12-24 | Sony Corp | 表示装置およびその駆動方法ならびに電子機器 |
JP2011002606A (ja) * | 2009-06-18 | 2011-01-06 | Seiko Epson Corp | 発光装置、発光装置の駆動方法および電子機器 |
US8797240B2 (en) | 2009-12-14 | 2014-08-05 | Sharp Kabushiki Kaisha | Display device and method for driving display device |
US8665187B2 (en) | 2009-12-14 | 2014-03-04 | Sharp Kabushiki Kaisha | Pixel array substrate and display device |
JP2012256025A (ja) * | 2011-04-01 | 2012-12-27 | Semiconductor Energy Lab Co Ltd | 発光装置 |
JPWO2020053693A1 (ja) * | 2018-09-12 | 2021-10-07 | 株式会社半導体エネルギー研究所 | 表示装置の動作方法 |
JP7344892B2 (ja) | 2018-09-12 | 2023-09-14 | 株式会社半導体エネルギー研究所 | 表示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7847761B2 (en) | Method for driving display and display | |
US7764248B2 (en) | Display and method for driving display | |
JP5115180B2 (ja) | 自発光型表示装置およびその駆動方法 | |
JP6142178B2 (ja) | 表示装置および駆動方法 | |
JP2007108380A (ja) | 表示装置および表示装置の駆動方法 | |
JP5157467B2 (ja) | 自発光型表示装置およびその駆動方法 | |
JP4293262B2 (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP4529467B2 (ja) | 画素回路および表示装置 | |
TWI537922B (zh) | Display device | |
KR20070114646A (ko) | 화상표시장치 | |
JP2004347993A (ja) | 画素回路、表示装置、および画素回路の駆動方法 | |
JP2007148128A (ja) | 画素回路 | |
WO2020062813A1 (zh) | 像素电路、其驱动方法及显示装置 | |
JP2010266493A (ja) | 画素回路の駆動方法、表示装置 | |
JP4281019B2 (ja) | ディスプレイ装置 | |
US11270639B2 (en) | Pixel circuit and display device | |
JP5034208B2 (ja) | 表示装置および表示装置の駆動方法 | |
JP2013057947A (ja) | 自発光型表示装置 | |
JP2005215102A (ja) | 画素回路、表示装置およびその駆動方法 | |
JP4687026B2 (ja) | 表示装置および表示装置の駆動方法 | |
JP5789585B2 (ja) | 表示装置および電子機器 | |
JP4639674B2 (ja) | 表示装置および表示装置の駆動方法 | |
JP2005181920A (ja) | 画素回路、表示装置およびその駆動方法 | |
JP4687044B2 (ja) | 表示装置および表示装置の駆動方法 | |
JP2007011214A (ja) | 画素回路および表示装置、並びに画素回路の駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080910 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20091009 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20091009 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091105 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120327 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120731 |