JP7344892B2 - 表示装置 - Google Patents

Description

本発明の一態様は、表示装置、及びその動作方法に関する。

なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、又は、製造方法に関するものである。又は、本発明の一態様は、プロセス、マシン、マニュファクチャ、又は、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、照明装置、蓄電装置、記憶装置、撮像装置、それらの駆動方法、又は、それらの製造方法、を一例として挙げることができる。

なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタ、半導体回路は半導体装置の一態様である。また、記憶装置、表示装置、撮像装置、電子機器は、半導体装置を有する場合がある。

表示素子として発光素子を用いた表示装置では、画像データにしたがって表示素子に供給する電流を制御するトランジスタである、駆動トランジスタのしきい値電圧のばらつきが、表示素子から射出される光の輝度に反映されやすい。特許文献１では、駆動トランジスタのソース電位から、当該駆動トランジスタのしきい値電圧、及び移動度を検出し、検出されたしきい値電圧及び移動度に基づいて画像データを補正する表示装置について記載されている。これにより、駆動トランジスタのしきい値電圧を補正することができる。したがって、駆動トランジスタのしきい値電圧の画素毎のばらつきが、表示素子から射出される光の輝度に与える影響を小さくすることができる。

特開２００９－２６５４５９号公報

画像データを補正することにより、駆動トランジスタのしきい値電圧を補正しようとすると、画像データのダイナミックレンジ（画像データに対応する信号がとり得る電位の、最大値と最小値の差）を大きくする必要が生じる。これにより、例えば表示素子から射出される光の輝度を１階調増加させる際の、画像データに対応する信号の電位の増加幅が大きくなるので、表示される画像の品位が低下する場合がある。また、表示装置に設けられるデータドライバ回路を高耐圧なものとする必要が生じ、表示装置の作製コストが大きくなる場合がある。さらに、データドライバ回路の出力電位が大きくなることにより、表示装置の消費電力が増大する可能性がある。

本発明の一態様では、画像データを補正することなく、駆動トランジスタのしきい値電圧を補正することができる表示装置を提供することを課題の一つとする。又は、高品位な画像を表示することができる表示装置を提供することを課題の一つとする。又は、低価格な表示装置を提供することを課題の一つとする。又は、低消費電力の表示装置を提供することを課題の一つとする。又は、高輝度の画像を表示することができる表示装置を提供することを課題の一つとする。又は、小型の表示装置を提供することを課題の一つとする。又は、表示部の面積が大きい表示装置を提供することを課題の一つとする。又は、信頼性の高い表示装置を提供することを課題の一つとする。又は、新規な表示装置を提供することを課題の一つとする。又は、新規な半導体装置等を提供することを課題の一つとする。

又は、画像データを補正することなく、駆動トランジスタのしきい値電圧を補正することができる表示装置の動作方法を提供することを課題の一つとする。又は、高品位な画像を表示することができる表示装置の動作方法を提供することを課題の一つとする。又は、低価格な表示装置の動作方法を提供することを課題の一つとする。又は、低消費電力の表示装置の動作方法を提供することを課題の一つとする。又は、高輝度の画像を表示することができる表示装置の動作方法を提供することを課題の一つとする。又は、小型の表示装置の動作方法を提供することを課題の一つとする。又は、表示部の面積が大きい表示装置の動作方法を提供することを課題の一つとする。又は、信頼性の高い表示装置の動作方法を提供することを課題の一つとする。又は、新規な表示装置の動作方法を提供することを課題の一つとする。又は、新規な半導体装置等の動作方法を提供することを課題の一つとする。

なお、これらの課題の記載は、他の課題の存在を妨げるものではない。本発明の一態様は、これらの課題の全てを解決する必要はないものとする。これら以外の課題は、明細書、図面、請求項等の記載から、自ずと明らかとなるものであり、明細書、図面、請求項等の記載から、これら以外の課題を抽出することが可能である。

本発明の一態様は、トランジスタ、表示素子、及びメモリ回路が設けられた画素と、補正データ生成回路と、を有し、トランジスタのソース又はドレインの一方は、表示素子の一方の電極と電気的に接続され、トランジスタのゲートは、メモリ回路と電気的に接続されている表示装置の動作方法であって、第１の期間において、補正データ生成回路が、トランジスタのしきい値電圧を補正するためのデータである補正データを生成し、第２の期間において、第１のデータが、メモリ回路に書き込まれ、第３の期間において、第２のデータが画素に供給されることにより、第１のデータに第２のデータを付加させたデータである第３のデータが生成され、第４の期間において、第３のデータに対応する画像が、表示素子により表示される表示装置の動作方法である。

又は、上記態様において、第１の期間において、補正データ生成回路が補正データを生成した後、補正データに対応する電位が、トランジスタのバックゲートに供給されてもよい。

又は、上記態様において、第１の期間において、トランジスタに電流を流し、当該電流に対応した補正データを補正データ生成回路が生成してもよい。

又は、上記態様において、第１の期間において、トランジスタに流れる電流が一定値以下となるように、補正データ生成回路が補正データを生成してもよい。

又は、上記態様において、第１の期間では、表示素子に電流を流さず、第４の期間では、表示素子に電流を流してもよい。

又は、本発明の一態様は、第１のトランジスタ、第２のトランジスタ、第３のトランジスタ、容量素子、及び表示素子が設けられた画素と、補正データ生成回路と、を有し、第１のトランジスタのソース又はドレインの一方は、容量素子の一方の電極と電気的に接続され、第２のトランジスタのソース又はドレインの一方は、容量素子の他方の電極と電気的に接続され、容量素子の他方の電極は、第３のトランジスタのゲートと電気的に接続され、第３のトランジスタのソース又はドレインの一方は、表示素子の一方の電極と電気的に接続されている表示装置の動作方法であって、第１の期間において、補正データ生成回路が、第３のトランジスタのしきい値電圧を補正するためのデータである補正データを生成し、第２の期間において、第１の電位が、容量素子の他方の電極に供給され、第３の期間において、第２の電位が容量素子の一方の電極に供給されることにより、容量素子の他方の電極の電位が第３の電位となり、第４の期間において、第３の電位に対応する電流が、表示素子に流れる表示装置の動作方法である。

又は、上記態様において、第１の期間において、補正データ生成回路が補正データを生成した後、補正データに対応する電位が、第３のトランジスタのバックゲートに供給されてもよい。

又は、上記態様において、画素は、第４のトランジスタを有し、第４のトランジスタのソース又はドレインの一方は、第３のトランジスタのソース又はドレインの一方と電気的に接続されている表示装置の動作方法であって、第１の期間において、第４のトランジスタをオン状態とすることにより、第３及び第４のトランジスタに電流を流し、当該電流に対応した補正データを補正データ生成回路が生成してもよい。

又は、上記態様において、第１の期間において、第３のトランジスタに流れる電流が一定値以下となるように、補正データ生成回路が補正データを生成してもよい。

又は、上記態様において、第４の期間では、第４のトランジスタがオフ状態となってもよい。

又は、上記態様において、第２のトランジスタは、チャネル形成領域に金属酸化物を有し、金属酸化物は、Ｉｎと、Ｚｎと、Ｍ（ＭはＡｌ、Ｔｉ、Ｇａ、Ｇｅ、Ｓｎ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ又はＨｆ）と、を有してもよい。

又は、上記態様において、表示素子は、有機ＥＬ素子であってもよい。

本発明の一態様により、画像データを補正することなく、駆動トランジスタのしきい値電圧を補正することができる表示装置を提供することができる。又は、高品位な画像を表示することができる表示装置を提供することができる。又は、低価格な表示装置を提供することができる。又は、低消費電力の表示装置を提供することができる。又は、高輝度の画像を表示することができる表示装置を提供することができる。又は、小型の表示装置を提供することができる。又は、表示部の面積が大きい表示装置を提供することができる。又は、信頼性の高い表示装置を提供することができる。又は、新規な表示装置を提供することができる。又は、新規な半導体装置等を提供することができる。

又は、画像データを補正することなく、駆動トランジスタのしきい値電圧を補正することができる表示装置の動作方法を提供することができる。又は、高品位な画像を表示することができる表示装置の動作方法を提供することができる。又は、低価格な表示装置の動作方法を提供することができる。又は、低消費電力の表示装置の動作方法を提供することができる。又は、高輝度の画像を表示することができる表示装置の動作方法を提供することができる。又は、小型の表示装置の動作方法を提供することができる。又は、表示部の面積が大きい表示装置の動作方法を提供することができる。又は、信頼性の高い表示装置の動作方法を提供することができる。又は、新規な表示装置の動作方法を提供することができる。又は、新規な半導体装置等の動作方法を提供することができる。

なお、これらの効果の記載は、他の効果の存在を妨げるものではない。本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。明細書、図面、請求項の記載から、これら以外の効果を抽出することが可能である。

図１は、画素の構成例を示す回路図である。
図２は、画素の動作方法の一例を示すタイミングチャートである。
図３Ａ及び図３Ｂは、画素の動作方法の一例を示す回路図である。
図４Ａ及び図４Ｂは、画素の動作方法の一例を示す回路図である。
図５Ａ及び図５Ｂは、画素の動作方法の一例を示す回路図である。
図６は、画素の動作方法の一例を示す回路図である。
図７は、表示装置の動作の一例を示す図である。
図８Ａ及び図８Ｂは、表示装置の構成例を示すブロック図である。
図９は、画素の構成例を示す回路図である。
図１０Ａ及び図１０Ｂは、画素の構成例を示す回路図である。
図１１Ａ及び図１１Ｂは、画素の構成例を示す回路図である。
図１２は、画素の動作方法の一例を示すタイミングチャートである。
図１３は、画素の動作方法の一例を示すタイミングチャートである。
図１４Ａ及び図１４Ｂは、表示装置の構成例を示す図である。
図１５Ａ及び図１５Ｂは、タッチパネルの構成例を示す図である。
図１６Ａ及び図１６Ｂは、表示装置の構成例を示す図である。
図１７は、表示装置の構成例を示す図である。
図１８は、表示装置の構成例を示す図である。
図１９Ａ１、図１９Ａ２、図１９Ｂ１，図１９Ｂ２、図１９Ｃ１、及び図１９Ｃ２は、トランジスタの構成例を示す図である。
図２０Ａ１、図２０Ａ２、図２０Ａ３、図２０Ｂ１，図２０Ｂ２、図２０Ｃ１、及び図２０Ｃ２は、トランジスタの構成例を示す図である。
図２１Ａ、図２１Ｂ、図２１Ｃ、図２１Ｄ、図２１Ｅ、及び図２１Ｆは、電子機器の一例を示す図である。

実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。

なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。

また、図面において示す各構成の、位置、大きさ、範囲等は、理解の簡単のため、実際の位置、大きさ、範囲等を表していない場合がある。このため、開示する発明は、必ずしも、図面に開示された位置、大きさ、範囲等に限定されない。

なお、「膜」という用語と、「層」という用語とは、場合によっては、又は、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能である。又は、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能である。

本明細書等において、金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）とは、広い意味での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ又は単にＯＳともいう）等に分類される。例えば、トランジスタの半導体層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、ＯＳＦＥＴと記載する場合においては、金属酸化物又は酸化物半導体を有するトランジスタと換言することができる。

また、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。

（実施の形態１）
本実施の形態では、本発明の一態様である表示装置、及びその動作方法について、図面を参照して説明する。

本発明の一態様は、画素に供給する画像データを補正することなく、駆動トランジスタのしきい値電圧を補正することができる、表示装置の動作方法である。本発明の一態様により、画像データのダイナミックレンジ（画像データに対応する信号がとり得る電位の、最大値と最小値の差）を大きくしなくても、駆動トランジスタのしきい値電圧を補正することができる。よって、駆動トランジスタのしきい値電圧の補正に伴う、例えば表示素子から射出される光の輝度を１階調増加させる際の、画像データに対応する信号の電位の増加幅の拡大を抑制することができる。これにより、表示素子から射出される光の輝度を精密に制御できるので、表示装置は高品位の画像を表示することができる。また、表示装置に設けられるデータドライバ回路を高耐圧なものとする必要がなく、表示装置を低価格なものとすることができる。さらに、データドライバ回路の出力電位が大きくなることを抑制することができるので、表示装置の消費電力を低減することができる。

また、本発明の一態様の表示装置が有する画素にはメモリ回路が設けられる。当該メモリ回路には、例えば画像データを補正するための画像補正データを書き込むことができる。これにより、例えばノイズ除去等の画像処理を画素内部で行うことができる。よって、画素の外部に設けられた演算回路等を用いて画像データを直接補正することで画像処理等を行う場合より、演算処理を簡易なものとすることができる。したがって、表示装置の消費電力を低減することができる。

また、上記メモリ回路には、画像データを書き込むことができる。メモリ回路に第１の画像データを書き込んだ後、当該メモリ回路が設けられた画素に第２の画像データを供給することにより、表示装置は第１の画像データに対応する画像と、第２の画像データに対応する画像と、を重ね合わせた画像を表示することができる。当該重ね合わせた画像の輝度は、第１の画像データが表す輝度と、第２の画像データが表す輝度と、の合計とすることができる。よって、データドライバ回路が生成可能な電位より高い電位の信号により表される画像データに対応する画像を、表示装置が表示することができる。以上により、画像データを重ね合わせず、１つの画像データのみに対応する画像を表示する場合より、高輝度の画像を表示装置が表示することができる。また、データドライバ回路を高耐圧なものとしなくてよいため、表示装置を低価格なものとすることができる。さらに、データドライバ回路の出力電位が大きくなることを抑制することができるので、表示装置の消費電力を低減することができる。

＜画素の構成例１＞
図１は、本発明の一態様の表示装置に用いることができる画素である画素１０の構成例を示す図である。画素１０は、トランジスタ１１と、トランジスタ１２と、トランジスタ１３と、トランジスタ１４と、トランジスタ１５と、表示素子２０と、容量素子２１と、容量素子２２と、容量素子２３と、を有する。ここで、トランジスタ１３は、ゲートの他、バックゲートを有する。

トランジスタ１１のソース又はドレインの一方は、容量素子２１の一方の電極と電気的に接続されている。トランジスタ１２のソース又はドレインの一方は、トランジスタ１３のゲートと電気的に接続されている。トランジスタ１３のゲートは、容量素子２１の他方の電極と電気的に接続されている。容量素子２１の他方の電極は、容量素子２２の一方の電極と電気的に接続されている。

トランジスタ１３のソース又はドレインの一方は、トランジスタ１４のソース又はドレインの一方と電気的に接続されている。トランジスタ１４のソース又はドレインの一方は、表示素子２０の一方の電極と電気的に接続されている。表示素子２０の一方の電極は、容量素子２２の他方の電極と電気的に接続されている。容量素子２２の他方の電極は、容量素子２３の一方の電極と電気的に接続されている。

トランジスタ１３のバックゲートは、トランジスタ１５のソース又はドレインの一方と電気的に接続されている。トランジスタ１５のソース又はドレインの一方は、容量素子２３の他方の電極と電気的に接続されている。

ここで、トランジスタ１１のソース又はドレインの一方、及び容量素子２１の一方の電極が電気的に接続されているノードをノードＮＤ１とする。また、トランジスタ１２のソース又はドレインの一方、トランジスタ１３のゲート、容量素子２１の他方の電極、及び容量素子２２の一方の電極が電気的に接続されているノードをノードＮＤ２とする。また、トランジスタ１３のソース又はドレインの一方、トランジスタ１４のソース又はドレインの一方、表示素子２０の一方の電極、容量素子２２の他方の電極、及び容量素子２３の一方の電極が電気的に接続されているノードをノードＮＤ３とする。さらに、トランジスタ１３のバックゲート、トランジスタ１５のソース又はドレインの一方、及び容量素子２３の他方の電極が電気的に接続されているノードをノードＮＤ４とする。

トランジスタ１１のゲート、及びトランジスタ１４のゲートは、配線３１と電気的に接続されている。トランジスタ１２のゲートは、配線３２と電気的に接続されている。トランジスタ１５のゲートは、配線３５と電気的に接続されている。トランジスタ１１のソース又はドレインの他方は、配線４１と電気的に接続されている。トランジスタ１２のソース又はドレインの他方は、配線４２と電気的に接続されている。トランジスタ１５のソース又はドレインの他方は、配線４５と電気的に接続されている。トランジスタ１３のソース又はドレインの他方は、配線５３と電気的に接続されている。トランジスタ１４のソース又はドレインの他方は、配線５４と電気的に接続されている。表示素子２０の他方の電極は、配線５０と電気的に接続されている。

配線３１、配線３２、及び配線３５は、走査線としての機能を有する。トランジスタ１１及びトランジスタ１４のオンオフは、配線３１を介してトランジスタ１１のゲート、及びトランジスタ１４のゲートに供給される信号によって制御することができる。トランジスタ１２のオンオフは、配線３２を介してトランジスタ１２のゲートに供給される信号によって制御することができる。トランジスタ１５のオンオフは、配線３５を介してトランジスタ１５のゲートに供給される信号によって制御することができる。

配線４１、配線４２、及び配線４５は、データ線としての機能を有する。画素１０には、配線４１、配線４２、及び配線４５を介して所望のデータが供給される。

配線５０、配線５３、及び配線５４は、電源線としての機能を有する。配線５０、及び配線５４には、電源電位として例えば低電位を供給することができる。配線５３には、電源電位として例えば高電位を供給することができる。

トランジスタ１２及び容量素子２１は、メモリ回路ＭＥＭを構成する。配線４２を介して画素１０に供給されるデータは、トランジスタ１２をオン状態とすることで、メモリ回路ＭＥＭに設けられるノードＮＤ２に書き込まれる。ノードＮＤ２に書き込まれたデータは、トランジスタ１２をオフ状態とすることによって保持される。なお、メモリ回路ＭＥＭは、トランジスタ１２及び容量素子２１以外の素子を含むとしてもよい。

また、配線４５を介して画素１０に供給されるデータは、トランジスタ１５をオン状態とすることでノードＮＤ４に書き込まれる。ノードＮＤ４に書き込まれたデータは、トランジスタ１５をオフ状態とすることによって保持される。ノードＮＤ４に書き込まれるデータは、トランジスタ１３のしきい値電圧を補正するためのデータとすることができる。

本明細書等において、トランジスタのしきい値電圧を補正するためのデータをしきい値電圧補正データ、又は単に補正データという。

配線４１を介して画素１０に供給されるデータは、トランジスタ１１をオン状態とすることでノードＮＤ１に書き込まれる。ノードＮＤ１に書き込まれるデータは、画像データとすることができ、表示素子２０により当該画像データに対応する画像が表示される。

ここで、ノードＮＤ１にデータを書き込むことによりノードＮＤ１の電位が変化した場合、容量結合によりノードＮＤ２の電位が変化する。これにより、ノードＮＤ２の電位がノードＮＤ１の電位に依存した電位となる。よって、例えばノードＮＤ２に、画像データを補正するためのデータを書き込んだ後に、ノードＮＤ１に画像データを書き込むことにより、ノードＮＤ２の電位は、補正した画像データに対応する電位となる。これにより、ノイズ除去等の画像処理を画素１０の内部で行うことができる。よって、画素１０の外部に設けられた演算回路等により画像データを直接補正することで画像処理等を行う場合より、演算処理を簡易なものとすることができる。したがって、本発明の一態様の表示装置の消費電力を低減することができる。

本明細書等において、画像データを補正するためのデータを画像補正データという。

また、ノードＮＤ２には、画像データを書き込んでもよい。例えば、ノードＮＤ２に第１の画像データを書き込んだ後、ノードＮＤ１に第２の画像データを書き込むことにより、第１の画像データに対応する画像と、第２の画像データに対応する画像と、を重ね合わせた画像が表示素子２０により表示される。当該重ね合わせた画像の輝度は、第１の画像データが表す輝度と、第２の画像データが表す輝度と、の合計とすることができる。よって、画像データを重ね合わせず、１つの画像データのみに対応する画像を表示する場合より、高輝度の画像を表示することができる。

なお、ノードＮＤ２等に書き込まれるデータは、伝送経路上の要素によって減衰することがあるため、当該減衰を考慮して生成することが好ましい。

トランジスタ１３は、トランジスタ１３のゲートの電位、つまりノードＮＤ２の電位に応じて表示素子２０に流れる電流を制御する、駆動トランジスタとしての機能を有する。つまり、トランジスタ１３は、表示素子２０が画像を表示する際に表示素子２０に流れる電流の値を、画素１０に供給された画像データ等に対応する値とする機能を有する。

トランジスタ１２に極めてオフ電流の低いトランジスタを用いることにより、ノードＮＤ２の電位を長期間保持することができるので、画素１０はノードＮＤ２に書き込まれたデータを長時間保持することができる。また、トランジスタ１５に極めてオフ電流の低いトランジスタを用いることにより、ノードＮＤ４の電位を長期間保持することができるので、画素１０はノードＮＤ４に書き込まれたデータを長時間保持することができる。極めてオフ電流の低いトランジスタとして、例えば金属酸化物をチャネル形成領域に用いたトランジスタ（以下、ＯＳトランジスタ）を用いることができる。

なお、トランジスタ１２及びトランジスタ１５だけでなく、画素１０を構成するその他のトランジスタにＯＳトランジスタを適用してもよい。また、トランジスタ１２及びトランジスタ１５に、シリコンをチャネル形成領域に有するトランジスタ（以下、Ｓｉトランジスタ）を用いてもよい。また、トランジスタ１１乃至トランジスタ１５のうち、一部をＯＳトランジスタ、残りをＳｉトランジスタとしてもよい。なお、Ｓｉトランジスタとしては、アモルファスシリコンを有するトランジスタ、結晶性のシリコン（代表的には、低温ポリシリコン）を有するトランジスタ、単結晶シリコンを有するトランジスタ等が挙げられる。

ＯＳトランジスタに用いる半導体材料としては、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である金属酸化物を用いることができる。代表的には、インジウムを含む酸化物半導体等であり、例えば、後述するＣＡＡＣ－ＯＳ（Ｃ－Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）又はＣＡＣ－ＯＳ（Ｃｌｏｕｄ－Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）等を用いることができる。ＣＡＡＣ－ＯＳは結晶を構成する原子が安定であり、信頼性を重視するトランジスタ等に適する。また、ＣＡＣ－ＯＳは、高移動度特性を示すため、高速駆動を行うトランジスタ等に適する。

ＯＳトランジスタはエネルギーギャップが大きいため、極めて低いオフ電流特性を示す。また、ＯＳトランジスタは、インパクトイオン化、アバランシェ降伏、及び短チャネル効果等が生じない等Ｓｉトランジスタとは異なる特徴を有し、信頼性の高い回路を形成することができる。

ＯＳトランジスタが有する半導体層は、例えばインジウム、亜鉛及びＭ（アルミニウム、チタン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、セリウム、スズ、ネオジム又はハフニウム等の金属）を含むＩｎ－Ｍ－Ｚｎ系酸化物で表記される膜とすることができる。

半導体層を構成する酸化物半導体がＩｎ－Ｍ－Ｚｎ系酸化物の場合、Ｉｎ－Ｍ－Ｚｎ系酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：３、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｍ：Ｚｎ＝５：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：１：７、Ｉｎ：Ｍ：Ｚｎ＝５：１：８等が好ましい。なお、成膜される半導体層の原子数比はそれぞれ、上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。

半導体層としては、キャリア密度の低い酸化物半導体を用いる。例えば、半導体層は、キャリア密度が１×１０^１７／ｃｍ^３以下、好ましくは１×１０^１５／ｃｍ^３以下、さらに好ましくは１×１０^１３／ｃｍ^３以下、より好ましくは１×１０^１１／ｃｍ^３以下、さらに好ましくは１×１０^１０／ｃｍ^３未満であり、１×１０^－９／ｃｍ^３以上のキャリア密度の酸化物半導体を用いることができる。そのような酸化物半導体を、高純度真性又は実質的に高純度真性な酸化物半導体と呼ぶ。当該酸化物半導体は欠陥準位密度が低く、安定な特性を有する酸化物半導体であるといえる。

なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、半導体層のキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。

半導体層を構成する酸化物半導体において、第１４族元素の一つであるシリコンや炭素が含まれると、酸素欠損が増加し、ｎ型化してしまう。このため、半導体層におけるシリコンや炭素の濃度（二次イオン質量分析法により得られる濃度）を、２×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは２×１０^１７ａｔｏｍｓ／ｃｍ^３以下とする。

また、アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、半導体層におけるアルカリ金属又はアルカリ土類金属の濃度（二次イオン質量分析法により得られる濃度）を、１×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは２×１０^１６ａｔｏｍｓ／ｃｍ^３以下にする。

また、半導体層を構成する酸化物半導体に窒素が含まれていると、キャリアである電子が生じてキャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため半導体層における窒素濃度（二次イオン質量分析法により得られる濃度）は、５×１０^１８ａｔｏｍｓ／ｃｍ^３以下にすることが好ましい。

また、半導体層は、例えば非単結晶構造でもよい。非単結晶構造は、例えば、ｃ軸に配向した結晶を有するＣＡＡＣ－ＯＳ、多結晶構造、微結晶構造、又は非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ－ＯＳは最も欠陥準位密度が低い。

非晶質構造の酸化物半導体膜は、例えば、原子配列が無秩序であり、結晶成分を有さない。又は、非晶質構造の酸化物膜は、例えば、完全な非晶質構造であり、結晶部を有さない。

なお、半導体層が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ－ＯＳの領域、単結晶構造の領域のうち、二種以上を有する混合膜であってもよい。混合膜は、例えば上述した領域のうち、いずれか二種以上の領域を含む単層構造、又は積層構造を有する場合がある。

表示素子２０として、例えば発光素子を用いることができる。例えば、発光素子として、有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子、無機ＥＬ素子、ＱＤＬＥＤ（Ｑｕａｎｔｕｍ Ｄｏｔ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を用いることができる。又は、発光素子として、マイクロＬＥＤ等のＬＥＤを用いることができる。

表示素子２０としてマイクロＬＥＤを用いることで、本発明の一態様の表示装置の消費電力を低減することができる。また、本発明の一態様の表示装置を薄型・軽量化することができる。また、表示素子２０としてマイクロＬＥＤを用いた表示装置は、コントラストが高く視野角が広いため、高品位の画像を表示することができる。なお、表示素子２０としてマイクロＬＥＤを用いた場合、光を射出する領域の面積は、１００００μｍ^２以下が好ましく、１０００μｍ^２以下がより好ましく、７００μｍ^２以下がさらに好ましい。

＜画素の動作方法の一例１＞
図２は、図１に示す構成の画素１０の動作方法の一例を示すタイミングチャートである。図２では、画素１０の動作を、期間Ｔ０１、期間Ｔ１１、期間Ｔ１２、期間Ｔ１３、期間Ｔ１４、期間Ｔ２１、及び期間Ｔ２２に分けて説明している。図３乃至図６は、図２に示す各期間における、トランジスタのオンオフ、配線及びノードの電位、電流の向きを示す図である。ここで、図２乃至図６等において、“Ｈ”は高電位を示し、“Ｌ”は低電位を示す。

本明細書等において、高電位は、低電位よりも高い電位を示す。例えば、高電位はｎチャネル型のトランジスタをオン状態とする電位を示し、低電位はｎチャネル型のトランジスタをオフ状態とする電位を示すものとする。又は、高電位はｐチャネル型のトランジスタをオフ状態とする電位を示し、低電位はｐチャネル型のトランジスタをオン状態とする電位を示すものとする。例えば、高電位は正電位とすることができ、低電位は接地電位又は負電位とすることができる。

図２乃至図６では、配線５０に低電位が、配線５３に高電位が、配線５４に電位Ｖ０が供給されているとして、画素１０の動作方法を説明する。なお、電位Ｖ０は、配線５３の電位より低い電位とする。

また、図２乃至図６では、トランジスタ１１乃至トランジスタ１５が全てｎチャネル型トランジスタであるとして、画素１０の動作方法を説明する。図２乃至図６に示す動作方法は、電位の大小関係を適宜入れ替えること等により、トランジスタ１１乃至トランジスタ１５の一部又は全部がｐチャネル型のトランジスタであっても参照することができる。

図３乃至図６では、オンオフを明確にするために、トランジスタ１３以外のトランジスタをスイッチ記号として示し、配線３１、配線３２、及び配線３５を省略している。また、直前の期間から電位が変動した配線、ノードを示す符号を、実線で囲んで示している。

期間Ｔ０１（図２及び図３Ａ参照）において、配線３１の電位、配線３２の電位、及び配線３５の電位を高電位とし、その後配線４２の電位を電位Ｖ０、配線４５の電位を電位Ｖ１とする。これにより、トランジスタ１１、トランジスタ１２、トランジスタ１４、及びトランジスタ１５がオン状態となり、ノードＮＤ２の電位、及びノードＮＤ３の電位が電位Ｖ０と、ノードＮＤ４の電位が電位Ｖ１となる。以上により、配線５３から、トランジスタ１３を介して配線５４に電流が流れる。当該電流は、画素１０の外部に設けられる回路によって検出される。なお、配線４２の電位は、配線５４の電位である電位Ｖ０と等しくなくてもよい。また、配線４１の電位は、任意の電位とすることができるが、以下では０Ｖであるとして説明する。

ここで、電位Ｖ０は、表示素子２０に電流が流れないような電位とすることが好ましい。例えば、表示素子２０に印加される電圧が、表示素子２０のしきい値電圧以下となるように、電位Ｖ０の値を設定することが好ましい。例えば、電位Ｖ０は、配線５０の電位と等しく低電位とすることが好ましい。これにより、トランジスタ１３に流れる電流を正確に検出することができる。また、異常表示を抑制することができる。

期間Ｔ１１（図２及び図３Ｂ参照）において、配線４５の電位を、期間Ｔ０１で検出された電流に基づき算出された電位である、電位Ｖｃとする。これにより、ノードＮＤ４の電位が電位Ｖｃとなり、トランジスタ１３のバックゲートの電位が電位Ｖｃとなる。電位Ｖｃは、例えばトランジスタ１４をオン状態とした場合においてトランジスタ１３に流れる電流が一定値以下となるような電位とする。例えば、トランジスタ１３のしきい値電圧が、期間Ｔ１１におけるノードＮＤ２の電位と、ノードＮＤ３の電位と、の差となるように、電位Ｖｃを算出する。図３Ｂに示す場合では、ノードＮＤ２の電位と、ノードＮＤ３の電位と、の差が０Ｖとなっているので、例えばトランジスタ１３のしきい値電圧が０Ｖとなるように、電位Ｖｃを算出することができる。

以上により、駆動トランジスタであるトランジスタ１３のしきい値電圧が補正される。よって、期間Ｔ０１及び期間Ｔ１１は、しきい値電圧補正期間ということができる。ここで、電位Ｖ１をできる限り高い電位とすると、期間Ｔ０１においてトランジスタ１３に流れる電流が大きくなるので、しきい値電圧の補正を精度よく行うことができ好ましい。

期間Ｔ１２（図２及び図４Ａ参照）において、配線３５の電位を低電位とする。これにより、トランジスタ１５がオフ状態となり、ノードＮＤ４の電位が電位Ｖｃに保持される。その後、配線４２の電位を、第１のデータに対応する電位である電位ＶＤ１とする。これにより、ノードＮＤ２の電位が電位ＶＤ１となり、メモリ回路ＭＥＭに第１のデータが書き込まれる。ここで、第１のデータは、画像補正データ、又は画像データとすることができる。なお、配線４５の電位は、任意の電位とすることができる。

以上より、期間Ｔ１２は、第１のデータの書き込み期間ということができる。

期間Ｔ１３（図２及び図４Ｂ参照）において、配線３２の電位を低電位とする。これにより、トランジスタ１２がオフ状態となり、ノードＮＤ２の電位が保持される。その後、配線４１の電位を、第２のデータに対応する電位である電位ＶＤ２とすると、ノードＮＤ１の電位が０Ｖから電位ＶＤ２となる。つまり、ノードＮＤ１の電位が電位ＶＤ２だけ上昇する。ここで、ノードＮＤ２はフローティング状態であるので、ノードＮＤ２の容量結合係数を１とすると、ノードＮＤ２の電位は電位“ＶＤ１＋ＶＤ２”となる。以上により、画素１０に第２のデータが供給され、メモリ回路ＭＥＭに保持されたデータが、第１のデータに第２のデータを付加したデータである第３のデータとなる。ここで、第２のデータは、画像データとすることができる。なお、配線４２の電位は、任意の電位とすることができる。

本明細書等において、第１のデータと、第２のデータと、が共に画像データである場合、第１のデータを第１の画像データといい、第２のデータを第２の画像データという場合がある。

以上より、期間Ｔ１３は、第２のデータの書き込み期間ということができる。

期間Ｔ１４（図２及び図５Ａ参照）において、配線３１の電位を低電位とする。これにより、トランジスタ１１及びトランジスタ１４がオフ状態となる。トランジスタ１１がオフ状態となることにより、ノードＮＤ１の電位が保持される。また、トランジスタ１４がオフ状態となることにより、ノードＮＤ２の電位に応じてノードＮＤ３の電位が上昇する。これにより、ノードＮＤ３と配線５０との電位差に応じた電流が表示素子２０に流れる。したがって、ノードＮＤ２の電位に対応する画像、つまり第３のデータに対応する画像が、表示素子２０により表示される。例えば、電位ＶＤ１に対応するデータが画像補正データであり、電位ＶＤ２に対応するデータが画像データである場合、補正された画像データに対応する画像が、表示素子２０により表示される。また、電位ＶＤ１に対応するデータが第１の画像データであり、電位ＶＤ２に対応するデータが第２の画像データである場合、第１の画像データに対応する画像と、第２の画像データに対応する画像と、を重ね合わせた画像が表示素子２０により表示される。

以上より、期間Ｔ１４は、第３のデータの読み出し期間ということができる。

期間Ｔ２１（図２及び図５Ｂ参照）において、配線３１の電位を高電位とする。これにより、トランジスタ１１及びトランジスタ１４がオン状態となる。その後、配線４１の電位を、第２のデータに対応する電位である電位ＶＤ２’とする。トランジスタ１１がオン状態となり、配線４１の電位が電位ＶＤ２’となることにより、ノードＮＤ２の容量結合係数を１とすると、ノードＮＤ２の電位は電位“ＶＤ１＋ＶＤ２’”となる。以上により、画素１０に第２のデータが供給され、メモリ回路ＭＥＭに保持されたデータが、第１のデータに第２のデータを付加したデータである第３のデータとなる。ここで、電位ＶＤ２’は、電位ＶＤ２と異なる電位とすることができる。例えば、期間Ｔ１３で画素１０に供給した画像データの、次のフレームの画像データに対応する電位とすることができる。

また、トランジスタ１４がオン状態となることにより、ノードＮＤ３の電位が、配線５４の電位である電位Ｖ０となる。これにより、表示素子２０に電流が流れなくなる。

期間Ｔ２２（図２及び図６参照）において、配線３１の電位を低電位とする。これにより、トランジスタ１１及びトランジスタ１４がオフ状態となる。トランジスタ１１がオフ状態となることにより、ノードＮＤ１の電位が保持される。また、トランジスタ１４がオフ状態となることにより、ノードＮＤ２の電位に応じてノードＮＤ３の電位が上昇する。これにより、ノードＮＤ３と配線５０との電位差に応じた電流が表示素子２０に流れる。したがって、ノードＮＤ２の電位に対応する画像、つまり第３のデータに対応する画像が、表示素子２０により表示される。

以上より、期間Ｔ２１は、第２のデータの書き込み期間ということができ、期間Ｔ２２は、第３のデータの読み出し期間ということができる。つまり、期間Ｔ２１は、期間Ｔ１３と同様の種類の動作を行う期間であり、期間Ｔ２２は、期間Ｔ１４と同様の種類の動作を行う期間であるということができる。また、期間Ｔ１３及び期間Ｔ１４により１フレーム期間が構成され、期間Ｔ２１及び期間Ｔ２２により次の１フレーム期間が構成されるということができる。

ここで、期間Ｔ１４と期間Ｔ２１との間に、しきい値電圧補正データに対応する電位である電位ＶｃのノードＮＤ４への供給、及び第１のデータに対応する電位である電位ＶＤ１のノードＮＤ２への供給を行っていない。前述のように、トランジスタ１５にＯＳトランジスタ等を用いることにより、ノードＮＤ４の電位を長期間保持することができ、トランジスタ１２にＯＳトランジスタ等を用いることにより、ノードＮＤ２の電位を長期間保持することができる。よって、電位ＶｃのノードＮＤ４への供給、及び電位ＶＤ１のノードＮＤ２への供給を１フレーム期間毎に行わなくてもよいため、本発明の一態様の表示装置を高速に動作させることができる。

以上、本発明の一態様の表示装置では、画素１０に供給する画像データを補正することなく、駆動トランジスタであるトランジスタ１３のしきい値電圧を補正することができる。これにより、画像データのダイナミックレンジ（画像データに対応する信号がとり得る電位の、最大値と最小値の差）を大きくしなくても、トランジスタ１３のしきい値電圧を補正することができる。よって、トランジスタ１３のしきい値電圧の補正に伴う、例えば表示素子から射出される光の輝度を１階調増加させる際の、画像データに対応する信号の電位の増加幅の拡大を抑制することができる。これにより、表示素子から射出される光の輝度を精密に制御できるので、表示素子２０により表示される画像を高品位なものとすることができる。また、画像データを生成する機能を有する回路である、データドライバ回路等を高耐圧なものとする必要がなく、表示装置を低価格なものとすることができる。さらに、データドライバ回路の出力電位が大きくなることを抑制することができるので、表示装置の消費電力を低減することができる。

また、画素１０にはメモリ回路ＭＥＭが設けられ、メモリ回路ＭＥＭには第１のデータを書き込むことができる。メモリ回路ＭＥＭに第１のデータとして画像補正データを書き込んだ後、第２のデータとして画像データを画素１０に供給することにより、例えばノイズ処理等の画像処理を画素１０の内部で行うことができる。よって、画素１０の外部に設けられた演算回路等を用いて画像データを直接補正することにより画像処理等を行う場合より、演算処理を簡易なものとすることができるため、本発明の一態様の表示装置の消費電力を低減することができる。

また、メモリ回路ＭＥＭに、第１のデータとして第１の画像データを書き込んだ後、第２のデータとして第２の画像データを画素１０に供給することにより、表示素子２０は第１の画像データに対応する画像と、第２の画像データに対応する画像と、を重ね合わせた画像を表示することができる。当該重ね合わせた画像の輝度は、第１の画像データが表す輝度と、第２の画像データが表す輝度と、の合計とすることができる。よって、画像データを生成する機能を有する回路である、データドライバ回路等が生成可能な電位より高い電位の信号により表される画像データに対応する画像を、表示素子２０により表示することができる。以上により、画像データを重ね合わせず、１つの画像データのみに対応する画像を表示する場合より、高輝度の画像を表示素子２０が表示することができる。また、データドライバ回路等を高耐圧なものとしなくてよいため、表示装置を低価格なものとすることができる。さらに、データドライバ回路の出力電位が大きくなることを抑制することができるので、表示装置の消費電力を低減することができる。

ここで、第１の画像データに対応する画像と、第２の画像データに対応する画像と、は同一でもよいし、異なっていてもよい。図７は、第１の画像データに対応する画像Ｐ１を、絵と文字が含まれる画像とし、第２の画像データに対応する画像Ｐ２を、文字のみを含む画像とする場合を示している。この場合、画像Ｐ１と画像Ｐ２を重ね合わせることで、文字の輝度を高めることができ、例えば文字を強調することができる。なお、画像Ｐ２は、文字のみを含む画像に限定されず、画像Ｐ１は、絵と文字が含まれる画像に限定されない。

また、図２等に示すように、ノードＮＤ２に電位ＶＤ１が供給された後に、ノードＮＤ２の電位がノードＮＤ１の電位に応じて変化することから、ノードＮＤ２の電位に対応する画像データである第１の画像データを書き換える場合は、ノードＮＤ１の電位に対応する画像データである第２の画像データも再度画素１０に書き込まなければならない。一方、第２の画像データを書き換える場合は、ノードＮＤ２に供給された電荷が、トランジスタ１２等からリークせずに保持されている限り、第１の画像データを書き換える必要が無い。よって、図７に示す場合において、ノードＮＤ１に供給される電位を調整することにより、文字の輝度を調整することができる。

ここで、前述のように、第１の画像データを書き換える場合は、第２の画像データを再度画素１０に書き込まなければならない。一方、第２の画像データを書き換える場合は、第１の画像データを書き換える必要がない。よって、画像Ｐ１は、画像Ｐ２より書き換え頻度が低い画像とすることが好ましい。

＜表示装置の構成例＞
図８Ａは、本発明の一態様の表示装置である、表示装置６０の構成例を示すブロック図である。表示装置６０は、表示部６１と、ゲートドライバ回路６２と、データドライバ回路６３と、電流検出回路６４と、補正データ生成回路６５と、を有する。ここで、表示部６１には、画素１０がマトリクス状に配列されている。

ゲートドライバ回路６２は、行方向（水平方向）に延伸し、走査線としての機能を有する複数の配線３１、配線３２、及び配線３５と電気的に接続されている。前述のように、配線３１、配線３２、及び配線３５は、画素１０と電気的に接続されている。データドライバ回路６３は、列方向（垂直方向）に延伸し、データ線としての機能を有する複数の配線４１、配線４２、及び配線４５と電気的に接続されている。電流検出回路６４は、列方向に延伸する複数の配線５４と電気的に接続されている。前述のように、配線４１、配線４２、配線４５、及び配線５４は、画素１０と電気的に接続されている。

ゲートドライバ回路６２は、画素１０に設けられたトランジスタのオンオフを制御するための信号を生成する機能を有する。例えば、トランジスタ１１、トランジスタ１２、トランジスタ１４、及びトランジスタ１５のオンオフを制御するための信号を生成する機能を有する。データドライバ回路６３は、しきい値電圧補正データ、並びに第１及び第２のデータを生成する機能を有する。

ここで、前述のように、データドライバ回路６３は高耐圧なものとしなくてよい。よって、表示装置６０を低価格なものとすることができる。また、データドライバ回路の出力電位が大きくなることを抑制することができるので、表示装置６０の消費電力を低減することができる。

電流検出回路６４は、配線５４を流れる電流を検出して当該電流の電流値を表すデータを生成し、生成したデータを補正データ生成回路６５に供給する機能を有する。補正データ生成回路６５は、電流検出回路６４から供給されたデータ等を基に、しきい値電圧補正データＤｃを生成し、データドライバ回路６３に供給する機能を有する。データドライバ回路６３は、配線４５の電位を、供給されたしきい値電圧補正データＤｃに対応する電位である電位Ｖｃとすることができる。なお、補正データ生成回路６５は、配線５４を流れる電流の電流値を表すデータの他に、例えば当該電流が流れている時のトランジスタ１３の、ゲート・ソース間の電位差（Ｖｇｓ）、及びゲート・ドレイン間の電位差（Ｖｄｓ）を表すデータを基に、しきい値電圧補正データＤｃを生成することができる。

図８Ｂは、表示装置６０の構成例を示すブロック図であり、図８Ａに示す構成の表示装置６０の変形例である。図８Ｂに示す構成の表示装置６０は、記憶装置６６、及び記憶装置６７が設けられている点で、図８Ａに示す構成の表示装置６０と異なる。

図８Ｂに示す構成の表示装置６０では、補正データ生成回路６５が生成した、画素１０毎のしきい値電圧補正データＤｃが、記憶装置６６に書き込まれる。記憶装置６６に書き込まれたしきい値電圧補正データＤｃは、所定のタイミングで読み出され、データドライバ回路６３に供給される。記憶装置６６は、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等の揮発性メモリとすることが好ましい。これにより、記憶装置６６を高速に動作させることができるので、表示装置６０を高速に動作させることができる。

記憶装置６６に書き込まれたしきい値電圧補正データＤｃは、記憶装置６７にも書き込まれる。記憶装置６７は、記憶装置６６よりもデータの保持時間が長い記憶装置であり、記憶装置６７に保持されたしきい値補正データＤｃは、必要に応じて記憶装置６６に供給される。記憶装置６７は、例えばハードディスクドライブ（ＨＤＤ：Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）、ソリッドステートドライブ（ＳＳＤ：Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ）、フラッシュメモリ等の不揮発性メモリとすることが好ましい。記憶装置６７を不揮発性メモリとすることにより、例えば表示装置６０への電源供給が遮断され、揮発性メモリである記憶装置６６に保持されたデータが消失した場合であっても、記憶装置６７から記憶装置６６にデータを供給することにより、早急にデータを復旧させることができる。なお、記憶装置６７には、しきい値電圧補正データＤｃが補正データ生成回路６５から直接書き込まれるわけではなく、記憶装置６７は保持されたデータを直接データドライバ回路６３に供給するわけではない。よって、記憶装置６７の動作速度が遅くても、表示装置６０の動作速度は大幅には低下しない。

前述のように、ＯＳトランジスタはオフ電流が極めて低いという特徴を有する。よって、記憶装置６７をＯＳトランジスタによって構成することにより、記憶装置６７を不揮発性メモリとすることができる。また、記憶装置６７をＯＳトランジスタによって構成される不揮発性メモリとすることにより、記憶装置６７の構成を、ＨＤＤ、ＳＳＤ、フラッシュメモリ等より簡易なものとすることができる。よって、記憶装置６７の作製工程を簡易なものとすることができ、表示装置６０を低価格なものとすることができる。

以上、表示装置６０を図８Ｂに示す構成とすることにより、しきい値電圧補正データＤｃを、画素１０の内部に保持される期間よりも長期間保持することができる。これにより、図２に示す期間Ｔ０１において行われる、補正データ生成回路６５によるしきい値電圧補正データＤｃの生成頻度を低くすることができるため、表示装置６０の動作を高速なものとすることができる。

＜画素の構成例２＞
図９は、画素１０の構成例を示す図であり、図１に示す画素１０の構成の変形例である。図９に示す構成の画素１０は、トランジスタ１６が設けられている点で、図１に示す画素１０の構成と異なる。

図９に示す構成の画素１０では、ノードＮＤ３には、トランジスタ１３のソース又はドレインの一方、トランジスタ１４のソース又はドレインの一方、トランジスタ１６のソース又はドレインの一方、容量素子２２の他方の電極、及び容量素子２３の一方の電極が電気的に接続されている。トランジスタ１６のソース又はドレインの他方は、表示素子２０の一方の電極と電気的に接続されている。トランジスタ１６のゲートは、配線３６と電気的に接続されている。配線３６は、走査線としての機能を有し、図８Ａ及び図８Ｂに示すゲートドライバ回路６２と電気的に接続されている。

トランジスタ１６は、トランジスタ１４がオン状態となる期間はオフ状態とし、トランジスタ１４がオフ状態となる期間はオン状態とすることができる。つまり、トランジスタ１６のゲートには、トランジスタ１４のゲートに供給される信号の相補信号を供給することができる。例えば、トランジスタ１４のゲートと電気的に接続されている配線３１の電位が高電位である場合は、トランジスタ１６のゲートと電気的に接続されている配線３６の電位は低電位とすることができ、配線３１の電位が低電位である場合は、配線３６の電位は高電位とすることができる。

図９に示す構成の画素１０では、データ読み出し期間以外の期間、例えば図２等に示す期間Ｔ０１、期間Ｔ１１乃至期間Ｔ１３、及び期間Ｔ２１に、表示素子２０に電流が流れることを抑制することができる。これにより、トランジスタ１３を介して配線５４に流れる電流を、図８Ａ及び図８Ｂに示す電流検出回路６４が正確に検出することができる。また、異常表示を抑制することができる。

＜画素の構成例３＞
図１０Ａ及び図１０Ｂは、画素１０の構成例を示す図である。図１０Ａに示す構成の画素１０は、図１に示す構成の画素１０が有するトランジスタ１１、トランジスタ１２、トランジスタ１４、及びトランジスタ１５にバックゲートを設けたものである。また、図１０Ｂに示す構成の画素１０は、図９に示す構成の画素１０が有するトランジスタ１１、トランジスタ１２、及びトランジスタ１４乃至トランジスタ１６にバックゲートを設けたものである。バックゲートはフロントゲートと電気的に接続されており、トランジスタのオン電流を高める効果を有する。また、バックゲートにフロントゲートと異なる電位を供給できる構成としてもよい。当該構成とすることで、トランジスタのしきい値電圧を制御することができる。なお、図１０Ａ及び図１０Ｂにおいては、全てのトランジスタにバックゲートを設けた構成を図示しているが、バックゲートが設けられないトランジスタを画素１０が有していてもよい。

＜画素の構成例４＞
図１１Ａは、画素１０の構成例を示す図であり、図１に示す画素１０の構成の変形例である。図１１Ａに示す構成の画素１０は、トランジスタ１５のソース又はドレインの他方が、配線４５ではなく配線４１と電気的に接続されている点が、図１に示す構成の画素１０と異なる。

図１１Ａに示す構成の画素１０の動作方法は、図２乃至図６を参照することができる。ここで、期間Ｔ０１において配線４１の電位を電位Ｖ１とし、期間Ｔ１１において配線４１の電位を電位Ｖｃとする。なお、期間Ｔ１２以降の配線４１の電位は、図２等に示す電位と同様の電位とすることができる。

図１１Ｂに示す構成の画素１０は、図１１Ａに示す構成の画素１０が有するトランジスタ１１、トランジスタ１２、トランジスタ１４、及びトランジスタ１５にバックゲートを設けたものである。なお、図１１Ｂにおいては、全てのトランジスタにバックゲートを設けた構成を図示しているが、バックゲートが設けられないトランジスタを画素１０が有していてもよい。

＜画素の動作方法の一例２＞
図１２は、図１に示す構成の画素１０の動作方法の一例を示すタイミングチャートであり、図２に示す動作方法の変形例である。図１２に示す動作方法は、期間Ｔ１１において、トランジスタ１３のしきい値電圧の補正を２回行う点が、図２に示す動作方法と異なる。具体的には、期間Ｔ１１－１に、配線４５の電位を、期間Ｔ０１で検出された電流に基づき算出された電位である電位Ｖｃ１とする。これにより、ノードＮＤ４の電位が電位Ｖｃ１となる。その後、トランジスタ１３を介して配線５４に流れる電流を再び検出し、期間Ｔ１１－２において、配線４５の電位を、当該検出された電流に基づき算出された電位である電位Ｖｃ２とする。これにより、ノードＮＤ４の電位が電位Ｖｃ１となる。なお、しきい値電圧の補正は３回以上行ってもよい。

しきい値電圧の補正を複数回行うことにより、しきい値電圧の補正を精度良く行うことができる。よって、表示素子２０により表示される画像を高品位なものとすることができる。

＜画素の動作方法の一例３＞
図１３は、図１に示す構成の画素１０の動作方法の一例を示すタイミングチャートであり、図２に示す動作方法の変形例である。図１３に示す動作方法では、期間Ｔ０１及び期間Ｔ１１に示す動作の代わりに、期間Ｔ０２に示す動作を行う点が、図２に示す動作方法と異なる。

期間Ｔ０２において、配線３１の電位、配線３２の電位、及び配線３５の電位を高電位とし、その後配線４２の電位を電位Ｖ０、配線４５の電位を電位Ｖ１とする。これにより、トランジスタ１１、トランジスタ１２、トランジスタ１４、及びトランジスタ１５がオン状態となり、ノードＮＤ２の電位、及びノードＮＤ３の電位が電位Ｖ０と、ノードＮＤ４の電位が電位Ｖ１となる。以上により、配線５３から、トランジスタ１３を介して配線５４に電流が流れる。当該電流は、画素１０の外部に設けられる回路によって検出される。なお、図２に示す場合と同様に、配線４２の電位は、配線５４の電位である電位Ｖ０と等しくなくてもよい。また、配線４１の電位は、任意の電位とすることができるが、以下では０Ｖであるとして説明する。

配線４５の電位を電位Ｖ１とした後、配線４５の電位をスイープさせて低下させる。これにより、ノードＮＤ４の電位も低下するので、トランジスタ１３のしきい値電圧が大きくなり、トランジスタ１３を介して配線５４に流れる電流が小さくなる。そして、トランジスタ１３を介して配線５４に流れる電流が一定値以下となった時点で、上記スイープ動作を停止させる。以上が期間Ｔ０２における動作である。

ここで、スイープ動作終了時における、配線４５の電位を電位Ｖｃとすると、ノードＮＤ４の電位は電位Ｖｃとなる。以上により、トランジスタ１３のバックゲートの電位は電位Ｖｃとなり、トランジスタ１３のしきい値電圧が補正される。

期間Ｔ０２の終了後、図２に示す期間Ｔ１２以降の動作と同様の動作を行う。以上が図１３に示す動作方法である。

図１３に示すように、配線４５の電位をスイープさせてトランジスタ１３のしきい値電圧の補正を行うことにより、表示装置６０に補正データ生成回路６５、記憶装置６６、及び記憶装置６７を設ける必要がなくなる。これにより、表示装置６０を小型化し、また表示部６１の面積を大きくすることができる。

本実施の形態は、他の実施の形態等に記載した構成と適宜組み合わせて実施することが可能である。

（実施の形態２）
本実施の形態では、本発明の一態様の表示装置の構成例について、図面を用いて説明する。

図１４Ａにおいて、基板４００１上に設けられた表示部２１５を囲むようにして、シール材４００５が設けられ、表示部２１５がシール材４００５及び基板４００６によって封止されている。

表示部２１５には、実施の形態１に示した画素を有する表示部が設けられる。

図１４Ａでは、ゲートドライバ回路２２１、データドライバ回路２３１、データドライバ回路２３２、及び電源回路２４１は、それぞれがプリント基板４０４１上に設けられた集積回路４０４２を複数有する。集積回路４０４２は、単結晶半導体又は多結晶半導体で形成されている。データドライバ回路２３１及びデータドライバ回路２３２は、実施の形態１に示したデータドライバ回路の機能を有する。ゲートドライバ回路２２１は、実施の形態１に示したゲートドライバ回路の機能を有する。電源回路２４１は、実施の形態１に示した電源線に供給する規定の電位を生成する機能を有する。

ゲートドライバ回路２２１、電源回路２４１、データドライバ回路２３１、及びデータドライバ回路２３２に供給される各種信号及び電位は、ＦＰＣ（ＦＰＣ：Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）４０１８を介して供給される。

ゲートドライバ回路２２１及び電源回路２４１が有する集積回路４０４２は、表示部２１５に供給する選択信号を生成する機能を有する。データドライバ回路２３１及びデータドライバ回路２３２が有する集積回路４０４２は、表示部２１５に供給する画像データを生成する機能を有する。集積回路４０４２は、基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に実装されている。

なお、集積回路４０４２の接続方法は、特に限定されるものではなく、ワイヤボンディング法、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）法、ＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）法、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）法等を用いることができる。

図１４Ｂは、データドライバ回路２３１及びデータドライバ回路２３２に含まれる集積回路４０４２をＣＯＧ法により実装する例を示している。また、駆動回路の一部又は全体を表示部２１５と同じ基板上に一体形成して、システムオンパネルを形成することができる。

図１４Ｂでは、ゲートドライバ回路２２１及び電源回路２４１を、表示部２１５と同じ基板上に形成する例を示している。駆動回路を表示部２１５内の画素回路と同時に形成することで、部品点数を削減することができる。よって、生産性を高めることができる。

また、図１４Ｂでは、基板４００１上に設けられた表示部２１５と、ゲートドライバ回路２２１及び電源回路２４１と、を囲むようにして、シール材４００５が設けられている。また表示部２１５、ゲートドライバ回路２２１、及び電源回路２４１の上に基板４００６が設けられている。よって、表示部２１５、ゲートドライバ回路２２１、及び電源回路２４１は、基板４００１とシール材４００５と基板４００６とによって、表示素子と共に封止されている。

また、図１４Ｂでは、データドライバ回路２３１及びデータドライバ回路２３２を別途形成し、基板４００１に実装している例を示しているが、この構成に限定されない。ゲートドライバ回路を別途形成して実装してもよいし、データドライバ回路の一部又はゲートドライバ回路の一部を、別途形成して実装してもよい。

また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む場合がある。

また、基板上に設けられた表示部及びゲートドライバ回路は、トランジスタを複数有している。当該トランジスタとして、例えば以降に示すトランジスタを適用することができる。

周辺駆動回路が有するトランジスタと、表示部の画素回路が有するトランジスタの構造は同じであってもよく、異なっていてもよい。周辺駆動回路が有するトランジスタは、全て同じ構造であってもよく、２種類以上の構造が組み合わされていてもよい。同様に、画素回路が有するトランジスタは、全て同じ構造であってもよく、２種類以上の構造が組み合わされていてもよい。

また、基板４００６上には入力装置を設けることができる。図１４Ａ及び図１４Ｂに示す表示装置に入力装置を設けた構成はタッチパネルとして機能させることができる。なお、図１４Ａ及び図１４Ｂには入力装置は示していない。入力装置の構成については後述する。

本発明の一態様のタッチパネルが有する検知素子（センサ素子ともいう）に限定は無い。指やスタイラス等の被検知体の、近接又は接触を検知することのできる様々なセンサを、検知素子として適用することができる。

センサの方式としては、例えば、静電容量方式、抵抗膜方式、表面弾性波方式、赤外線方式、光学方式、感圧方式等様々な方式を用いることができる。

本実施の形態では、静電容量方式の検知素子を有するタッチパネルを例に挙げて説明する。

静電容量方式としては、表面型静電容量方式、投影型静電容量方式等がある。また、投影型静電容量方式としては、自己容量方式、相互容量方式等がある。相互容量方式を用いると、同時多点検知が可能となるため好ましい。

本発明の一態様のタッチパネルは、別々に作製された表示装置と検知素子とを貼り合わせる構成、表示素子を支持する基板及び対向基板の、一方又は双方に検知素子を構成する電極等を設ける構成等、様々な構成を適用することができる。

図１５Ａ及び図１５Ｂに、タッチパネルの一例を示す。図１５Ａは、タッチパネル４２１０の斜視図である。図１５Ｂは、入力装置４２００の斜視概略図である。なお、明瞭化のため、代表的な構成要素のみを示している。

タッチパネル４２１０は、別々に作製された表示装置と検知素子とを貼り合わせた構成である。

タッチパネル４２１０は、入力装置４２００と、表示装置とを有し、これらが重ねて設けられている。

入力装置４２００は、基板４２６３、電極４２２７、電極４２２８、複数の配線４２３７、複数の配線４２３８、及び複数の配線４２３９を有する。例えば、電極４２２７は配線４２３７又は配線４２３９と電気的に接続することができる。また、電極４２２８は配線４２３８と電気的に接続することができる。ＦＰＣ４２７２は、複数の配線４２３７、複数の配線４２３８、及び複数の配線４２３９の各々と電気的に接続する。ＦＰＣ４２７２にはＩＣ４２７３を設けることができる。

又は、表示装置の基板４００１と基板４００６との間にタッチセンサを設けてもよい。基板４００１と基板４００６との間にタッチセンサを設ける場合は、静電容量方式のタッチセンサのほか、光電変換素子を用いた光学式のタッチセンサを適用してもよい。

＜表示装置の断面構成例１＞
図１６Ａは、図１４Ｂ中でＮ１－Ｎ２の鎖線で示した部位の断面図であり、カラーフィルタ方式が適用されたトップエミッション構造の発光表示装置の構成例を示す。図１６Ａに示す表示装置は電極４０１５を有しており、電極４０１５はＦＰＣ４０１８が有する端子と異方性導電層４０１９を介して、電気的に接続されている。図１６Ａでは、電極４０１５は、絶縁層４１１２、絶縁層４１１１、及び絶縁層４１１０に形成された開口において配線４０１４と電気的に接続されている。

電極４０１５は、電極層４０３０と同じ導電層から形成され、配線４０１４は、トランジスタ４０１０、及びトランジスタ４０１１のソース電極及びドレイン電極と同じ導電層で形成されている。

また、基板４００１上に設けられた表示部２１５とゲートドライバ回路２２１は、トランジスタを複数有しており、図１６Ａでは、表示部２１５に含まれるトランジスタ４０１０、及びゲートドライバ回路２２１に含まれるトランジスタ４０１１を例示している。なお、図１６Ａでは、トランジスタ４０１０及びトランジスタ４０１１としてボトムゲート型のトランジスタを例示しているが、トップゲート型のトランジスタであってもよい。

図１６Ａでは、トランジスタ４０１０及びトランジスタ４０１１上に絶縁層４１１２が設けられている。また、絶縁層４１１２上に隔壁４５１０が形成されている。

また、トランジスタ４０１０及びトランジスタ４０１１は、絶縁層４１０２上に設けられている。また、トランジスタ４０１０及びトランジスタ４０１１は、絶縁層４１１１上に形成された電極４０１７を有する。電極４０１７はバックゲート電極として機能することができる。

また、図１６Ａに示す表示装置は、容量素子４０２０を有する。容量素子４０２０は、トランジスタ４０１０のゲート電極と同じ工程で形成された電極４０２１と、ソース電極及びドレイン電極と同じ工程で形成された電極と、を有する。それぞれの電極は、絶縁層４１０３を介して重なっている。

一般に、表示装置の画素部に設けられる容量素子の容量は、画素部に配置されるトランジスタのリーク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。容量素子の容量は、トランジスタのオフ電流等を考慮して設定すればよい。

表示部２１５に設けられたトランジスタ４０１０は、表示素子と電気的に接続する。

また、図１６Ａに示す表示装置は、絶縁層４１１１と絶縁層４１０３として、不純物元素を透過しにくい絶縁層を用いる。絶縁層４１１１と絶縁層４１０３でトランジスタの半導体層を挟むことで、外部からの不純物の浸入を防ぐことができる。

表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素子（ＥＬ素子）を適用することができる。ＥＬ素子は、一対の電極の間に発光性の化合物を含む層（「ＥＬ層」ともいう。）を有する。一対の電極間に、ＥＬ素子のしきい値電圧よりも大きい電位差を生じさせると、ＥＬ層に陽極側から正孔が注入され、陰極側から電子が注入される。注入された電子と正孔はＥＬ層において再結合し、ＥＬ層に含まれる発光物質が発光する。

また、ＥＬ素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。

有機ＥＬ素子は、電圧を印加することにより、一方の電極から電子、他方の電極から正孔がそれぞれＥＬ層に注入される。そして、それらキャリア（電子及び正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。

なお、ＥＬ層は、発光性の化合物以外に、正孔注入性の高い物質、正孔輸送性の高い物質、正孔ブロック材料、電子輸送性の高い物質、電子注入性の高い物質、又はバイポーラ性の物質（電子輸送性及び正孔輸送性が高い物質）等を有していてもよい。

ＥＬ層は、蒸着法（真空蒸着法を含む）、転写法、印刷法、インクジェット法、塗布法等の方法で形成することができる。

無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー－アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明する。

発光素子は発光を取り出すために少なくとも一対の電極の一方が透明であればよい。そして、基板上にトランジスタ及び発光素子を形成し、当該基板とは逆側の面から発光を取り出す上面射出（トップエミッション）構造や、基板側の面から発光を取り出す下面射出（ボトムエミッション）構造や、両面から発光を取り出す両面射出（デュアルエミッション）構造の発光素子があり、どの射出構造の発光素子も適用することができる。

図１６Ａは、表示素子として発光素子を用いた発光表示装置（「ＥＬ表示装置」ともいう。）の一例である。表示素子である発光素子４５１３は、表示部２１５に設けられたトランジスタ４０１０と電気的に接続している。発光素子４５１３は、白色光を発する素子とすることができる。なお発光素子４５１３の構成は、電極層４０３０、発光層４５１１、電極層４０３１の積層構造であるが、この構成に限定されない。発光素子４５１３から取り出す光の方向等に合わせて、発光素子４５１３の構成は適宜変えることができる。

隔壁４５１０は、有機絶縁材料、又は無機絶縁材料を用いて形成する。特に感光性の樹脂材料を用い、電極層４０３０上に開口部を形成し、その開口部の側面が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。

発光層４５１１は、単数の層で構成されていても、複数の層が積層されるように構成されていてもよい。

なお、発光層４５１１は、量子ドット（ＱＤ：Ｑｕａｎｔｕｍ Ｄｏｔ）等の無機化合物を有していてもよい。例えば、量子ドットを発光層に用いることで、発光材料として機能させることもできる。

量子ドットは、数ｎｍから数十ｎｍサイズの半導体ナノ結晶であり、１×１０^３個から１×１０^６個程度の原子から構成されている。量子ドットはサイズに依存してエネルギーシフトするため、同じ物質から構成される量子ドットであっても、サイズによって発光波長が異なる。そのため、用いる量子ドットのサイズを変更することによって、容易に発光波長を変更することができる。

また、量子ドットは、発光スペクトルのピーク幅が狭いため、色純度の良い発光を得ることができる。さらに、量子ドットの理論的な内部量子効率はほぼ１００％であると言われており、蛍光発光を呈する有機化合物の２５％を大きく上回り、燐光発光を呈する有機化合物と同等となっている。このことから、量子ドットを発光材料として用いることによって発光効率の高い発光素子を得ることができる。その上、無機材料である量子ドットは、その本質的な安定性にも優れているため、寿命の観点からも好ましい発光素子を得ることができる。

量子ドットを構成する材料としては、第１４族元素、第１５族元素、第１６族元素、複数の第１４族元素からなる化合物、第４族から第１４族に属する元素と第１６族元素との化合物、第２族元素と第１６族元素との化合物、第１３族元素と第１５族元素との化合物、第１３族元素と第１７族元素との化合物、第１４族元素と第１５族元素との化合物、第１１族元素と第１７族元素との化合物、酸化鉄類、酸化チタン類、カルコゲナイドスピネル類、各種半導体クラスターなどを挙げることができる。

具体的には、セレン化カドミウム、硫化カドミウム、テルル化カドミウム、セレン化亜鉛、酸化亜鉛、硫化亜鉛、テルル化亜鉛、硫化水銀、セレン化水銀、テルル化水銀、砒化インジウム、リン化インジウム、砒化ガリウム、リン化ガリウム、窒化インジウム、窒化ガリウム、アンチモン化インジウム、アンチモン化ガリウム、リン化アルミニウム、砒化アルミニウム、アンチモン化アルミニウム、セレン化鉛、テルル化鉛、硫化鉛、セレン化インジウム、テルル化インジウム、硫化インジウム、セレン化ガリウム、硫化砒素、セレン化砒素、テルル化砒素、硫化アンチモン、セレン化アンチモン、テルル化アンチモン、硫化ビスマス、セレン化ビスマス、テルル化ビスマス、ケイ素、炭化ケイ素、ゲルマニウム、錫、セレン、テルル、ホウ素、炭素、リン、窒化ホウ素、リン化ホウ素、砒化ホウ素、窒化アルミニウム、硫化アルミニウム、硫化バリウム、セレン化バリウム、テルル化バリウム、硫化カルシウム、セレン化カルシウム、テルル化カルシウム、硫化ベリリウム、セレン化ベリリウム、テルル化ベリリウム、硫化マグネシウム、セレン化マグネシウム、硫化ゲルマニウム、セレン化ゲルマニウム、テルル化ゲルマニウム、硫化錫、セレン化錫、テルル化錫、酸化鉛、フッ化銅、塩化銅、臭化銅、ヨウ化銅、酸化銅、セレン化銅、酸化ニッケル、酸化コバルト、硫化コバルト、酸化鉄、硫化鉄、酸化マンガン、硫化モリブデン、酸化バナジウム、酸化タングステン、酸化タンタル、酸化チタン、酸化ジルコニウム、窒化ケイ素、窒化ゲルマニウム、酸化アルミニウム、チタン酸バリウム、セレンと亜鉛とカドミウムの化合物、インジウムと砒素とリンの化合物、カドミウムとセレンと硫黄の化合物、カドミウムとセレンとテルルの化合物、インジウムとガリウムと砒素の化合物、インジウムとガリウムとセレンの化合物、インジウムとセレンと硫黄の化合物、銅とインジウムと硫黄の化合物、及びこれらの組合せなどを挙げることができるが、これらに限定されるものではない。また、組成が任意の比率で表される、いわゆる合金型量子ドットを用いてもよい。例えば、カドミウムとセレンと硫黄の合金型量子ドットは、元素の含有比率を変化させることで発光波長を変えることができるため、青色発光を得るには有効な手段の一つである。

量子ドットの構造としては、コア型、コア－シェル型、コア－マルチシェル型などがあり、そのいずれを用いてもよいが、コアを覆ってより広いバンドギャップを持つ別の無機材料でシェルを形成することによって、ナノ結晶表面に存在する欠陥やダングリングボンドの影響を低減することができる。これにより、発光の量子効率が大きく改善するためコア－シェル型やコア－マルチシェル型の量子ドットを用いることが好ましい。シェルの材料の例としては、硫化亜鉛や酸化亜鉛が挙げられる。

また、量子ドットは、表面原子の割合が高いことから、反応性が高く、凝集が起こりやすい。そのため、量子ドットの表面には保護剤が付着している又は保護基が設けられていることが好ましい。保護剤が付着している又は保護基が設けられていることによって、凝集を防ぎ、溶媒への溶解性を高めることができる。また、反応性を低減させ、電気的安定性を向上させることも可能である。保護剤（又は保護基）としては、例えば、ポリオキシエチレンラウリルエーテル、ポリオキシエチレンステアリルエーテル、ポリオキシエチレンオレイルエーテル等のポリオキシエチレンアルキルエーテル類、トリプロピルホスフィン、トリブチルホスフィン、トリヘキシルホスフィン、トリオクチルホスフィン等のトリアルキルホスフィン類、ポリオキシエチレンｎ－オクチルフェニルエーテル、ポリオキシエチレンｎ－ノニルフェニルエーテル等のポリオキシエチレンアルキルフェニルエーテル類、トリ（ｎ－ヘキシル）アミン、トリ（ｎ－オクチル）アミン、トリ（ｎ－デシル）アミン等の第３級アミン類、トリプロピルホスフィンオキシド、トリブチルホスフィンオキシド、トリヘキシルホスフィンオキシド、トリオクチルホスフィンオキシド、トリデシルホスフィンオキシド等の有機リン化合物、ポリエチレングリコールジラウレート、ポリエチレングリコールジステアレート等のポリエチレングリコールジエステル類、また、ピリジン、ルチジン、コリジン、キノリン類等の含窒素芳香族化合物等の有機窒素化合物、ヘキシルアミン、オクチルアミン、デシルアミン、ドデシルアミン、テトラデシルアミン、ヘキサデシルアミン、オクタデシルアミン等のアミノアルカン類、ジブチルスルフィド等のジアルキルスルフィド類、ジメチルスルホキシドやジブチルスルホキシド等のジアルキルスルホキシド類、チオフェン等の含硫黄芳香族化合物等の有機硫黄化合物、パルミチン酸、ステアリン酸、オレイン酸等の高級脂肪酸、アルコール類、ソルビタン脂肪酸エステル類、脂肪酸変性ポリエステル類、３級アミン変性ポリウレタン類、ポリエチレンイミン類等が挙げられる。

量子ドットは、サイズが小さくなるに従いバンドギャップが大きくなるため、所望の波長の光が得られるように、そのサイズを適宜調整する。結晶のサイズが小さくなるにつれて、量子ドットの発光は青色側へ、つまり、高エネルギー側へシフトするため、量子ドットのサイズを変更させることにより、紫外領域、可視領域、赤外領域のスペクトルの波長領域にわたって、その発光波長を調整することができる。量子ドットのサイズ（直径）は、０．５ｎｍ以上２０ｎｍ以下、好ましくは１ｎｍ以上１０ｎｍ以下の範囲のものが通常よく用いられる。なお、量子ドットはそのサイズ分布が狭いほど、より発光スペクトルが狭線化し、色純度の良好な発光を得ることができる。また、量子ドットの形状は特に限定されず、球状、棒状、円盤状、その他の形状であってもよい。なお、棒状の量子ドットである量子ロッドは、指向性を有する光を呈する機能を有するため、量子ロッドを発光材料として用いることにより、より外部量子効率が良好な発光素子を得ることができる。

ところで、有機ＥＬ素子では多くの場合、発光材料をホスト材料に分散し、発光材料の濃度消光を抑制することによって発光効率を高めている。ホスト材料は発光材料以上の一重項励起エネルギー準位又は三重項励起エネルギー準位を有する材料であることが必要である。特に、青色燐光材料を発光材料に用いる場合においては、それ以上の三重項励起エネルギー準位を有し、且つ、寿命の観点で優れたホスト材料が必要であり、その開発は困難を極めている。ここで、量子ドットは、ホスト材料を用いずに量子ドットのみで発光層を構成しても発光効率を保つことができるため、この点でも寿命という観点から好ましい発光素子を得ることができる。量子ドットのみで発光層を形成する場合には、量子ドットはコア－シェル構造（コア－マルチシェル構造を含む）であることが好ましい。

発光層の発光材料に量子ドットを用いる場合、当該発光層の膜厚は３ｎｍ以上１００ｎｍ以下、好ましくは１０ｎｍ以上１００ｎｍ以下とし、発光層中の量子ドットの含有率は１以上１００以下体積％とする。ただし、量子ドットのみで発光層を形成することが好ましい。なお、当該量子ドットを発光材料としてホストに分散した発光層を形成する場合は、ホスト材料に量子ドットを分散させる、又はホスト材料と量子ドットとを適当な液媒体に溶解又は分散させてウェットプロセス（スピンコート法、キャスト法、ダイコート法、ブレードコート法、ロールコート法、インクジェット法、印刷法、スプレーコート法、カーテンコート法、ラングミュア・ブロジェット法など）により形成すればよい。燐光性の発光材料を用いた発光層については、上記ウェットプロセスの他、真空蒸着法も好適に利用することができる。

ウェットプロセスに用いる液媒体としては、たとえば、メチルエチルケトン、シクロヘキサノン等のケトン類、酢酸エチル等の脂肪酸エステル類、ジクロロベンゼン等のハロゲン化炭化水素類、トルエン、キシレン、メシチレン、シクロヘキシルベンゼン等の芳香族炭化水素類、シクロヘキサン、デカリン、ドデカン等の脂肪族炭化水素類、ジメチルホルムアミド（ＤＭＦ）、ジメチルスルホキシド（ＤＭＳＯ）等の有機溶媒を用いることができる。

発光素子４５１３に酸素、水素、水分、二酸化炭素等が侵入しないように、電極層４０３１上に保護層を形成してもよい。保護層としては、窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、ＤＬＣ（Ｄｉａｍｏｎｄ Ｌｉｋｅ Ｃａｒｂｏｎ）等を形成することができる。また、基板４００１、基板４００６、及びシール材４００５によって封止された空間には充填材４５１４が設けられ密封されている。このように、外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。

充填材４５１４としては窒素やアルゴン等の不活性な気体の他に、紫外線硬化樹脂又は熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル系樹脂、ポリイミド、エポキシ系樹脂、シリコーン系樹脂、ＰＶＢ（ポリビニルブチラル）、又はＥＶＡ（エチレンビニルアセテート）等を用いることができる。また、充填材４５１４に乾燥剤が含まれていてもよい。

シール材４００５には、ガラスフリット等のガラス材料や、二液混合型の樹脂等の常温で硬化する硬化樹脂、光硬化性の樹脂、熱硬化性の樹脂等の樹脂材料を用いることができる。また、シール材４００５に乾燥剤が含まれていてもよい。

また、図１６Ａに示す表示装置は着色層４３０１及び遮光層４３０２を有する。着色層４３０１は、充填材４５１４を介して発光素子４５１３と重なる領域を有し、遮光層４３０２は、充填材４５１４を介して隔壁４５１０と重なる領域を有する。

着色層４３０１は、特定の波長域の光を透過する有色層である。例えば、赤色、緑色、青色、シアン、マゼンタ、又は黄色の光を透過するカラーフィルタ等を用いることができる。着色層４３０１に用いることのできる材料としては、金属材料、樹脂材料、顔料、又は染料が含まれた樹脂材料等が挙げられる。

着色層４３０１は、隣接する遮光層４３０２の間に設けられている。遮光層４３０２は発光素子４５１３から発せられる光を遮光し、隣接する発光素子４５１３間における混色を抑制する機能を有する。ここで、着色層４３０１の端部を、遮光層４３０２と重なるように設けることにより、光漏れを抑制することができる。遮光層４３０２としては、発光素子４５１３からの発光を遮る材料を用いることができ、例えば、金属材料、又は、顔料若しくは染料を含む樹脂材料等を用いてブラックマトリクスを形成することができる。

また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）を適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。

また、発光素子をマイクロキャビティ構造とすることで、色純度の高い光を取り出すことができる。

電極層４０３０及び電極層４０３１は、取り出す光の方向、電極層が設けられる場所、及び電極層のパターン構造によって透光性、反射性を選択すればよい。

電極層４０３０、及び電極層４０３１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、インジウム錫酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物等の透光性を有する導電性材料を用いることができる。

また、電極層４０３０、及び電極層４０３１はタングステン（Ｗ）、モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等の金属、若しくはその合金、又はその金属窒化物から一種以上を用いて形成することができる。

また、電極層４０３０、及び電極層４０３１として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリン若しくはその誘導体、ポリピロール若しくはその誘導体、ポリチオフェン若しくはその誘導体、又は、アニリン、ピロール及びチオフェンの２種以上からなる共重合体若しくはその誘導体等が挙げられる。

また、トランジスタは静電気等により破壊されやすいため、駆動回路保護用の保護回路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。

図１６Ａに示すように、発光色が白色の発光素子４５１３と着色層を組み合わせるカラーフィルタ方式を適用することにより、本発明の一態様の表示装置の生産性を高めることができる。

図１６Ｂは、図１４Ｂ中でＮ１－Ｎ２の鎖線で示した部位の断面図であり、カラーフィルタを有さず、塗り分け方式が適用されている点が図１６Ａに示す構成の表示装置と異なる。塗り分け方式の表示装置では、発光素子４５１３の発光色は発光層４５１１を構成する材料によって、白、赤、緑、青、シアン、マゼンタ、又は黄等とすることができる。

図１６Ｂに示すように塗り分け方式を適用することにより、色純度の高い光を取り出すことができる。なお、塗り分け方式の表示装置であってもカラーフィルタを設けることで、さらに色純度の高い光を取り出すことができる。

なお、本発明の一態様の表示装置は、色変換方式又は量子ドット方式等を適用してもよい。

＜表示装置の断面構成例２＞
図１７は、図１４Ｂ中でＮ１－Ｎ２の鎖線で示した部位の断面図であり、表示素子として発光素子であるＬＥＤ、特にマイクロＬＥＤを用いた表示装置の構成例を示す。なお、図１７等において、図１６Ａ等に示す表示装置と同様の構成については、説明を省略する。

図１７に示す構成の表示装置では、電極層４０３０と同一の層に電極層４０３１が設けられる。また、絶縁層４１１２上に表示素子７８２が設けられる。表示素子７８２は、バンプ７９１を介して電極層４０３０と電気的に接続され、バンプ７９３を介して電極層４０３１と電気的に接続されている。

基板４００１、基板４００６、及びシール材４００５によって封止された空間には遮光層７９５が設けられる。遮光層７９５は、隣接する表示素子７８２の間に設けることが好ましい。隣接する表示素子７８２の間に遮光層７９５を設ける事で、隣接する画素への光漏れ、画素間の混色を抑制できる。遮光層７９５には、顔料、染料、又はカーボンブラックなどを含む樹脂を用いることができる。さらに、表示素子７８２の側面が遮光層７９５と接することが好ましい。表示素子７８２の側面を遮光層７９５で覆うことにより、隣接する画素への光漏れ、画素間の混色を抑制できる。なお、図１７では、遮光層７９５の上面の高さと、表示素子７８２の上面の高さが概略一致する構成を示しているが、本発明の一態様はこれに限られない。遮光層７９５の上面の高さが、表示素子７８２の上面の高さより低くてもよく、表示素子７８２の上面の高さより高くてもよい。遮光層７９５の上面の高さが、表示素子７８２の上面の高さと概略一致又は高くすることにより、隣接する画素への光漏れ、画素間の混色を効率良く抑制できる。

表示素子７８２は、基板７７１上の半導体層７８１を有する。半導体層７８１は、ｎ型半導体層７７５と、ｎ型半導体層７７５上の発光層７７７と、発光層７７７上のｐ型半導体層７７９とを有する。ｐ型半導体層７７９の材料としては、バンドギャップエネルギーが発光層７７７より大きく、発光層７７７へのキャリアの閉じ込めができる材料を用いることができる。

また、表示素子７８２には、ｎ型半導体層７７５上にカソードとしての機能を有する電極層７８５と、ｐ型半導体層７７９上にコンタクト電極としての機能を有する電極層７８３と、電極層７８３上にアノードとしての機能を有する電極層７８７とが設けられる。また、電極層７８３の上面及び側面が絶縁層７８９で覆われていると好ましい。絶縁層７８９は、表示素子７８２の保護膜としての機能を有する。

なお、ｎ型半導体層７７５をｐ型半導体層とし、ｐ型半導体層７７９をｎ型半導体層としてもよい。この場合、電極層７８５はアノードとしての機能を有し、電極層７８７はカソードとしての機能を有することができる。

電極層７８５と電極層４０３０との間にバンプ７９１が設けられることにより、電極層７８５が電極層４０３０と電気的に接続されている。また、電極層７８７と電極層４０３１との間にはバンプ７９３が設けられることにより、電極層７８７が電極層４０３１と電気的に接続されている。なお、図１７では、電極層７８５が設けられる位置の高さと、電極層７８７が設けられる位置の高さとが異なり、それと共にバンプ７９１の高さとバンプ７９３の高さとが異なる構成を示している。電極層７８５が設けられる位置の高さと、電極層７８７が設けられる位置の高さとが同じ場合、バンプ７９１の高さとバンプ７９３の高さとが概略同じとなる構成とすることができる。

表示素子７８２は、ＬＥＤとすることができる。この場合、光を射出する領域の面積が１ｍｍ^２以下、好ましくは１００００μｍ^２以下、より好ましくは３０００μｍ^２以下、さらに好ましくは７００μｍ^２以下とすることができる。光を射出する領域の面積を小さくすることにより、本発明の一態様の表示装置の消費電力を低減することができる。また、本発明の一態様の表示装置を薄型・軽量化することができる。さらに、本発明の一態様の表示装置のコントラストを高め、視野角を広げることができるので、高品位の画像を表示することができる。

図１８は、図１７に示す構成の表示装置の変形例であり、基板４００６と、表示素子７８２及び遮光層７９５と、の間に着色層４３０１、遮光層４３０２、及び蛍光体層７９７と、が設けられる点が、図１７に示す構成の表示装置と異なる。

着色層４３０１は、表示素子７８２と重なる領域を有する。また、遮光層４３０２の端部が着色層４３０１の端部と重なるように、遮光層４３０２が設けられる。さらに、着色層４３０１上に、蛍光体層７９７が設けられる。

以上により、蛍光体層７９７、表示素子７８２、及び着色層４３０１は互いに重なる領域を有する。図１８に示すように、蛍光体層７９７の端部は表示素子７８２の端部より外側に位置し、着色層４３０１の端部は蛍光体層７９７の端部より外側に位置すると好ましい。このような構成とすることで、隣接する画素への光漏れ、画素間の混色を抑制することができる。

着色層４３０１、遮光層４３０２、及び蛍光体層７９７と、表示素子７８２及び遮光層７９５と、の間には、充填材４５１４が設けられる。

例えば、蛍光体層７９７が黄色光を射出する蛍光体を有し、表示素子７８２が青色光を射出する構成とすることにより、蛍光体層７９７から白色光が射出される。ここで、着色層４３０１を赤色の光を透過する着色層とすると、表示素子７８２が発した光は、蛍光体層７９７及び着色層７３６を透過し、赤色光として表示面側に射出される。同様に、着色層４３０１を緑色の光を透過する着色層とすると、表示素子７８２が発した光は、蛍光体層７９７及び着色層７３６を透過し、緑色光として表示面側に射出される。また、着色層４３０１を青色の光を透過する着色層とすると、表示素子７８２が発した光は、蛍光体層７９７及び着色層７３６を透過し、青色光として表示面側に射出される。これにより、１種類の表示素子７８２を用いてカラー表示を行うことができる。また、表示装置に用いられる表示素子７８２は１種類であるため、本発明の一態様の表示装置を簡易な方法で作製することができ、本発明の一態様の表示装置を低価格なものとすることができる。

なお、例えば、蛍光体層７９７が赤色光を射出する蛍光体を有し、表示素子７８２が青緑色光を射出する構成とすることにより、蛍光体層７９７から白色光が射出される構成としてもよい。また、蛍光体層７９７が赤色光を射出する蛍光体、緑色光を射出する蛍光体、及び青色光を射出する蛍光体を有し、表示素子７８２が近紫外光又は紫色光を射出する構成とすることにより、蛍光体層７９７から白色光が射出される構成としてもよい。

本実施の形態は、他の実施の形態等に記載した構成と適宜組み合わせて実施することが可能である。

（実施の形態３）
本実施の形態では、上記実施の形態に示した各トランジスタに置き換えて用いることのできるトランジスタの一例について、図面を用いて説明する。

本発明の一態様の表示装置は、ボトムゲート型のトランジスタ、及びトップゲート型トランジスタ等の様々な形態のトランジスタを用いて作製することができる。よって、既存の製造ラインに合わせて、使用する半導体層の材料やトランジスタ構造を容易に置き換えることができる。

〔ボトムゲート型トランジスタ〕
図１９Ａ１は、ボトムゲート型のトランジスタの一種であるチャネル保護型のトランジスタ８１０の断面図である。図１９Ａ１において、トランジスタ８１０は基板７７１上に形成されている。また、トランジスタ８１０は、基板７７１上に絶縁層７７２を介して電極７４６を有する。また、電極７４６上に絶縁層７２６を介して半導体層７４２を有する。電極７４６はゲート電極としての機能を有する。絶縁層７２６はゲート絶縁層としての機能を有する。

また、半導体層７４２のチャネル形成領域上に絶縁層７４１を有する。また、半導体層７４２の一部と接して、絶縁層７２６上に電極７４４ａ及び電極７４４ｂを有する。電極７４４ａは、ソース電極又はドレイン電極の一方としての機能を有する。電極７４４ｂは、ソース電極又はドレイン電極の他方としての機能を有する。電極７４４ａの一部、及び電極７４４ｂの一部は、絶縁層７４１上に形成される。

絶縁層７４１は、チャネル保護層としての機能を有する。チャネル形成領域上に絶縁層７４１を設けることで、電極７４４ａ及び電極７４４ｂの形成時に生じる半導体層７４２の露出を防ぐことができる。よって、電極７４４ａ及び電極７４４ｂの形成時に、半導体層７４２のチャネル形成領域がエッチングされることを防ぐことができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現することができる。

また、トランジスタ８１０は、電極７４４ａ、電極７４４ｂ、及び絶縁層７４１上に絶縁層７２８を有し、絶縁層７２８の上に絶縁層７２９を有する。

半導体層７４２に酸化物半導体を用いる場合、電極７４４ａ及び電極７４４ｂの、少なくとも半導体層７４２と接する部分に、半導体層７４２の一部から酸素を奪い、酸素欠損を生じさせることが可能な材料を用いることが好ましい。半導体層７４２中の酸素欠損が生じた領域はキャリア濃度が増加し、当該領域はｎ型化し、ｎ型領域（ｎ^＋層）となる。したがって、当該領域はソース領域又はドレイン領域として機能することができる。半導体層７４２に酸化物半導体を用いる場合、半導体層７４２から酸素を奪い、酸素欠損を生じさせることが可能な材料の一例として、タングステン、チタン等を挙げることができる。

半導体層７４２にソース領域及びドレイン領域が形成されることにより、電極７４４ａ及び電極７４４ｂと、半導体層７４２との接触抵抗を低減することができる。よって、電界効果移動度や、しきい値電圧等の、トランジスタの電気特性を良好なものとすることができる。

半導体層７４２にシリコン等の半導体を用いる場合は、半導体層７４２と電極７４４ａの間、及び半導体層７４２と電極７４４ｂの間に、ｎ型半導体又はｐ型半導体として機能する層を設けることが好ましい。ｎ型半導体又はｐ型半導体として機能する層は、トランジスタのソース領域又はドレイン領域として機能することができる。

絶縁層７２９は、外部からのトランジスタへの不純物の拡散を防ぐ、又は低減する機能を有する材料を用いて形成することが好ましい。なお、必要に応じて絶縁層７２９を省略することもできる。

図１９Ａ２に示すトランジスタ８１１は、絶縁層７２９上にバックゲート電極としての機能を有する電極７２３を有する点が、トランジスタ８１０と異なる。電極７２３は、電極７４６と同様の材料及び方法で形成することができる。

一般に、バックゲート電極は導電層で形成され、ゲート電極とバックゲート電極で半導体層のチャネル形成領域を挟むように配置される。よって、バックゲート電極は、ゲート電極と同様に機能させることができる。バックゲート電極の電位は、ゲート電極と同電位としてもよいし、接地電位（ＧＮＤ電位）や、任意の電位としてもよい。また、バックゲート電極の電位をゲート電極と連動させず独立して変化させることで、トランジスタのしきい値電圧を変化させることができる。

電極７４６及び電極７２３は、どちらもゲート電極として機能することができる。よって、絶縁層７２６、絶縁層７４１、絶縁層７２８、及び絶縁層７２９は、それぞれがゲート絶縁層として機能することができる。なお、電極７２３は、絶縁層７２８と絶縁層７２９の間に設けてもよい。

なお、電極７４６又は電極７２３の一方を、「ゲート電極」と呼ぶ場合、他方を「バックゲート電極」と呼ぶ。例えば、トランジスタ８１１において、電極７２３を「ゲート電極」と呼ぶ場合、電極７４６を「バックゲート電極」と呼ぶ。また、電極７２３を「ゲート電極」として用いる場合は、トランジスタ８１１をトップゲート型のトランジスタの一種と考えることができる。また、電極７４６及び電極７２３のどちらか一方を、「第１のゲート電極」と呼び、他方を「第２のゲート電極」と呼ぶ場合がある。

半導体層７４２を挟んで電極７４６及び電極７２３を設けることで、更には、電極７４６及び電極７２３を同電位とすることで、半導体層７４２においてキャリアの流れる領域が膜厚方向においてより大きくなるため、キャリアの移動量が増加する。この結果、トランジスタ８１１のオン電流が高くなると共に、電界効果移動度が高くなる。

したがって、トランジスタ８１１は、占有面積に対して高いオン電流を有するトランジスタである。すなわち、求められるオン電流に対して、トランジスタ８１１の占有面積を小さくすることができる。本発明の一態様によれば、トランジスタの占有面積を小さくすることができる。

また、ゲート電極とバックゲート電極は導電層で形成されるため、トランジスタの外部で生じる電界が、チャネルが形成される半導体層に作用しないようにする機能（特に静電気等に対する電界遮蔽機能）を有する。なお、バックゲート電極を半導体層よりも大きく形成し、バックゲート電極で半導体層を覆うことで、電界遮蔽機能を高めることができる。

また、バックゲート電極を、遮光性を有する導電膜で形成することで、バックゲート電極側から半導体層に光が入射することを防ぐことができる。よって、半導体層の光劣化を防ぎ、トランジスタのしきい値電圧がシフトする等の電気特性の劣化を防ぐことができる。

本発明の一態様によれば、信頼性の高いトランジスタを実現することができる。また、信頼性の高い表示装置等を実現することができる。

図１９Ｂ１に、ボトムゲート型のトランジスタの１つであるチャネル保護型のトランジスタ８２０の断面図を示す。トランジスタ８２０は、トランジスタ８１０とほぼ同様の構造を有しているが、絶縁層７４１が半導体層７４２の端部を覆っている点が異なる。また、半導体層７４２と重なる絶縁層７４１の一部を選択的に除去して形成した開口部において、半導体層７４２と電極７４４ａが電気的に接続している。また、半導体層７４２と重なる絶縁層７４１の一部を選択的に除去して形成した他の開口部において、半導体層７４２と電極７４４ｂが電気的に接続している。絶縁層７４１の、チャネル形成領域と重なる領域は、チャネル保護層としての機能を有する。

図１９Ｂ２に示すトランジスタ８２１は、絶縁層７２９上にバックゲート電極としての機能を有する電極７２３を有する点が、トランジスタ８２０と異なる。

絶縁層７２９を設けることで、電極７４４ａ及び電極７４４ｂの形成時に生じる半導体層７４２の露出を防ぐことができる。よって、電極７４４ａ及び電極７４４ｂの形成時に半導体層７４２の薄膜化を防ぐことができる。

また、トランジスタ８２０及びトランジスタ８２１は、トランジスタ８１０及びトランジスタ８１１よりも、電極７４４ａと電極７４６の間の距離、及び電極７４４ｂと電極７４６の間の距離が長くなる。よって、電極７４４ａと電極７４６の間に生じる寄生容量を小さくすることができる。また、電極７４４ｂと電極７４６の間に生じる寄生容量を小さくすることができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現できる。

図１９Ｃ１に示すトランジスタ８２５は、ボトムゲート型のトランジスタの１つであるチャネルエッチング型のトランジスタである。トランジスタ８２５は、絶縁層７４１を用いずに電極７４４ａ及び電極７４４ｂを形成する。このため、電極７４４ａ及び電極７４４ｂの形成時に露出する半導体層７４２の一部がエッチングされる場合がある。一方、絶縁層７４１を設けないため、トランジスタの生産性を高めることができる。

図１９Ｃ２に示すトランジスタ８２６は、絶縁層７２９上にバックゲート電極としての機能を有する電極７２３を有する点が、トランジスタ８２５と異なる。

〔トップゲート型トランジスタ〕
図２０Ａ１に例示するトランジスタ８４２は、トップゲート型のトランジスタの１つである。トランジスタ８４２は、絶縁層７２９を形成した後に電極７４４ａ及び電極７４４ｂを形成する。電極７４４ａ及び電極７４４ｂは、絶縁層７２８及び絶縁層７２９に形成した開口部において半導体層７４２と電気的に接続する。

また、電極７４６と重ならない絶縁層７２６の一部を除去し、図２０Ａ３に示すように電極７４６と、除去した残りの絶縁層７２６とをマスクとして用いて不純物７５５を半導体層７４２に導入することで、半導体層７４２中に自己整合（セルフアライメント）的に不純物領域を形成することができる。トランジスタ８４２は、絶縁層７２６が電極７４６の端部を越えて延伸する領域を有する。半導体層７４２の絶縁層７２６を介して不純物７５５が導入された領域の不純物濃度は、絶縁層７２６を介さずに不純物７５５が導入された領域よりも小さくなる。よって、半導体層７４２は、電極７４６と重ならない領域にＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域が形成される。

図２０Ａ２に示すトランジスタ８４３は、電極７２３を有する点がトランジスタ８４２と異なる。トランジスタ８４３は、基板７７１の上に形成された電極７２３を有する。電極７２３は、絶縁層７７２を介して半導体層７４２と重なる領域を有する。電極７２３は、バックゲート電極として機能することができる。

また、図２０Ｂ１に示すトランジスタ８４４、及び図２０Ｂ２に示すトランジスタ８４５のように、電極７４６と重ならない領域の絶縁層７２６を全て除去してもよい。また、図２０Ｃ１に示すトランジスタ８４６、及び図２０Ｃ２に示すトランジスタ８４７のように、絶縁層７２６を残してもよい。

トランジスタ８４３乃至トランジスタ８４７も、電極７４６を形成した後に、電極７４６をマスクとして用いて不純物７５５を半導体層７４２に導入することで、半導体層７４２中に自己整合的に不純物領域を形成することができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現することができる。

本実施の形態は、他の実施の形態等に記載した構成と適宜組み合わせて実施することが可能である。

（実施の形態４）
本実施の形態では、本発明の一態様で開示されるトランジスタに用いることができるＣＡＣ－ＯＳの構成について説明する。

ＣＡＣ－ＯＳとは、例えば、酸化物半導体を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、又はその近傍のサイズで偏在した材料の一構成である。なお、以下では、酸化物半導体において、一つあるいはそれ以上の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、又はその近傍のサイズで混合した状態をモザイク状、又はパッチ状ともいう。

なお、酸化物半導体は、少なくともインジウムを含むことが好ましい。特にインジウム及び亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、又はマグネシウムなどから選ばれた一種、又は複数種が含まれていてもよい。

例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳ（ＣＡＣ－ＯＳの中でもＩｎ－Ｇａ－Ｚｎ酸化物を、特にＣＡＣ－ＩＧＺＯと呼称してもよい。）とは、インジウム酸化物（以下、ＩｎＯ_Ｘ１（Ｘ１は０よりも大きい実数）とする。）、又はインジウム亜鉛酸化物（以下、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２（Ｘ２、Ｙ２、及びＺ２は０よりも大きい実数）とする。）などと、ガリウム酸化物（以下、ＧａＯ_Ｘ３（Ｘ３は０よりも大きい実数）とする。）、又はガリウム亜鉛酸化物（以下、Ｇａ_Ｘ４Ｚｎ_Ｙ４Ｏ_Ｚ４（Ｘ４、Ｙ４、及びＺ４は０よりも大きい実数）とする。）などと、に材料が分離することでモザイク状となり、モザイク状のＩｎＯ_Ｘ１、又はＩｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２が、膜中に均一に分布した構成（以下、クラウド状ともいう。）である。

つまり、ＣＡＣ－ＯＳは、ＧａＯ_Ｘ３が主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、又はＩｎＯ_Ｘ１が主成分である領域とが、混合している構成を有する複合酸化物半導体である。なお、本明細書において、例えば、第１の領域の元素Ｍに対するＩｎの原子数比が、第２の領域の元素Ｍに対するＩｎの原子数比よりも大きいことを、第１の領域は、第２の領域と比較して、Ｉｎの濃度が高いとする。

なお、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、及びＯによる１つの化合物をいう場合がある。代表例として、ＩｎＧａＯ_３（ＺｎＯ）_ｍ１（ｍ１は自然数）、又はＩｎ_{（１＋ｘ０）}Ｇａ_{（１－ｘ０）}Ｏ_３（ＺｎＯ）_ｍ０（－１≦ｘ０≦１、ｍ０は任意数）で表される結晶性の化合物が挙げられる。

上記結晶性の化合物は、単結晶構造、多結晶構造、又はＣＡＡＣ構造を有する。なお、ＣＡＡＣ構造とは、複数のＩＧＺＯのナノ結晶がｃ軸配向を有し、かつａ－ｂ面においては配向せずに連結した結晶構造である。

一方、ＣＡＣ－ＯＳは、酸化物半導体の材料構成に関する。ＣＡＣ－ＯＳとは、Ｉｎ、Ｇａ、Ｚｎ、及びＯを含む材料構成において、一部にＧａを主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。従って、ＣＡＣ－ＯＳにおいて、結晶構造は副次的な要素である。

なお、ＣＡＣ－ＯＳは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含まない。

なお、ＧａＯ_Ｘ３が主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、又はＩｎＯ_Ｘ１が主成分である領域とは、明確な境界が観察できない場合がある。

なお、ガリウムの代わりに、アルミニウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、又はマグネシウムなどから選ばれた一種、又は複数種が含まれている場合、ＣＡＣ－ＯＳは、一部に該金属元素を主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。

ＣＡＣ－ＯＳは、例えば基板を意図的に加熱しない条件で、スパッタリング法により形成することができる。また、ＣＡＣ－ＯＳをスパッタリング法で形成する場合、成膜ガスとして、不活性ガス（代表的にはアルゴン）、酸素ガス、及び窒素ガスの中から選ばれたいずれか一つ又は複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素ガスの流量比は低いほど好ましく、例えば酸素ガスの流量比を０％以上３０％未満、好ましくは０％以上１０％以下とすることが好ましい。

ＣＡＣ－ＯＳは、Ｘ線回折（ＸＲＤ：Ｘ－ｒａｙ ｄｉｆｆｒａｃｔｉｏｎ）測定法のひとつであるＯｕｔ－ｏｆ－ｐｌａｎｅ法によるθ／２θスキャンを用いて測定したときに、明確なピークが観察されないという特徴を有する。すなわち、Ｘ線回折測定から、測定領域のａ－ｂ面方向、及びｃ軸方向の配向は見られないことが分かる。

またＣＡＣ－ＯＳは、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう。）を照射することで得られる電子線回折パターンにおいて、リング状に輝度の高い領域（リング領域）と、該リング領域に複数の輝点が観測される。従って、電子線回折パターンから、ＣＡＣ－ＯＳの結晶構造が、平面方向、及び断面方向において、配向性を有さないｎｃ（ｎａｎｏ－ｃｒｙｓｔａｌ）構造を有することがわかる。

また例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ－ｒａｙ ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、ＧａＯ_Ｘ３が主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、又はＩｎＯ_Ｘ１が主成分である領域とが、偏在し、混合している構造を有することが確認できる。

ＣＡＣ－ＯＳは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造であり、ＩＧＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ－ＯＳは、ＧａＯ_Ｘ３などが主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、又はＩｎＯ_Ｘ１が主成分である領域と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。

ここで、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、又はＩｎＯ_Ｘ１が主成分である領域は、ＧａＯ_Ｘ３などが主成分である領域と比較して、導電性が高い領域である。つまり、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、又はＩｎＯ_Ｘ１が主成分である領域を、キャリアが流れることにより、酸化物半導体としての導電性が発現する。従って、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、又はＩｎＯ_Ｘ１が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界効果移動度（μ）が実現できる。

一方、ＧａＯ_Ｘ３などが主成分である領域は、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、又はＩｎＯ_Ｘ１が主成分である領域と比較して、絶縁性が高い領域である。つまり、ＧａＯ_Ｘ３などが主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好なスイッチング動作を実現できる。

従って、ＣＡＣ－ＯＳを半導体素子に用いた場合、ＧａＯ_Ｘ３などに起因する絶縁性と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、又はＩｎＯ_Ｘ１に起因する導電性とが、相補的に作用することにより、高いオン電流（Ｉ_ｏｎ）、及び高い電界効果移動度（μ）を実現することができる。

また、ＣＡＣ－ＯＳを用いた半導体素子は、信頼性が高い。従って、ＣＡＣ－ＯＳは、ディスプレイをはじめとするさまざまな半導体装置に最適である。

本実施の形態は、他の実施の形態等に記載した構成と適宜組み合わせて実施することが可能である。

（実施の形態５）
本実施の形態では、本発明の一態様の表示装置を用いることができる電子機器について、図面を用いて説明する。

本発明の一態様の表示装置を用いることができる電子機器として、表示機器、パーソナルコンピュータ、記録媒体を備えた画像記憶装置又は画像再生装置、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメラ、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図２１に示す。

図２１Ａはテレビジョン装置９１０の一例であり、筐体９１１、表示部９１２、スピーカ９１３等を有する。図２１Ａでは、スタンド９１４により筐体９１１を支持した構成を示している。

テレビジョン装置９１０の操作は、筐体９１１に設けられるスイッチ、及び別体のリモコン操作機９１５により行うことができる。又は、表示部９１２にタッチセンサが設けられていてもよく、指等で表示部９１２に触れることで操作してもよい。リモコン操作機９１５は、当該リモコン操作機９１５から出力する情報を表示する表示部を有していてもよい。リモコン操作機９１５が備える操作キー、又はタッチパネルにより、チャンネル及び音量の操作を行うことができ、表示部９１２に表示される画像を操作することができる。

なお、テレビジョン装置９１０は、受信機及びモデム等を有する構成とすることができる。受信機により一般のテレビ放送の受信を行うことができる。また、モデムを介して有線又は無線による通信ネットワークに接続することにより、一方向（送信者から受信者）又は双方向（送信者と受信者間、又は受信者同士等）の情報通信を行うことも可能である。

テレビジョン装置９１０では、表示部９１２に本発明の一態様の表示装置を用いることができる。これにより、表示部９１２に高品位な画像を表示することができる。

図２１Ｂは腕時計型の情報端末９２０の一例であり、筐体兼リストバンド９２１、表示部９２２、操作ボタン９２３、外部接続ポート９２４、カメラ９２５等を有する。表示部９２２は、情報端末９２０の操作を行うためのタッチパネルが設けられる。筐体兼リストバンド９２１、及び表示部９２２は可撓性を有し、身体への装着性が優れている。

情報端末９２０では、表示部９２２に本発明の一態様の表示装置を用いることができる。これにより、表示部９２２に高品位な画像を表示することができる。

図２１Ｃはデジタルカメラ９３０の一例であり、ファインダー９３１が取り付けられている。デジタルカメラ９３０は、筐体９３２、表示部９３３、操作ボタン９３４、シャッターボタン９３５等を有する。また、デジタルカメラ９３０には、着脱可能なレンズ９３６が取り付けられている。なお、レンズ９３６は着脱可能でなくてもよい。

デジタルカメラ９３０は、シャッターボタン９３５を押すことにより、撮像を行うことができる。また、表示部９３３はタッチパネルとしての機能を有することができる。この場合、表示部９３３をタッチすることにより撮像することも可能である。

筐体９３２は、電極を有するマウントを有し、ファインダー９３１の他、ストロボ装置等を接続することができる。

ファインダー９３１は、筐体９３７、表示部９３８等を有する。

筐体９３７は、デジタルカメラ９３０のマウントと係合するマウントを有しており、ファインダー９３１をデジタルカメラ９３０に取り付けることができる。また、当該マウントは電極を有し、当該電極を介してデジタルカメラ９３０から供給された画像データに対応する画像等を、表示部９３８に表示させることができる。

デジタルカメラ９３０の表示部９３３、及びファインダー９３１の表示部９３８に本発明の一態様の表示装置を用いることができる。これにより、表示部９３３及び表示部９３８に高品位な画像を表示することができる。

図２１Ｄはデジタルサイネージ９４０の一例である。床９４１と、天井９４２と、の間に柱９４３が設けられ、柱９４３の曲面に沿うように表示部９４４が取り付けられている。

表示部９４４が広いほど、一度に提供できる情報量を増やすことができる。また、表示部９４４が広いほど、人の目につきやすく、例えば、広告の宣伝効果を高めることができる。

表示部９４４にタッチパネルを適用すると、表示部９４４に画像を表示するだけでなく、使用者が直感的に操作することができるので好ましい。

デジタルサイネージ９４０では、表示部９４４に本発明の一態様の表示装置を用いることができる。これにより、表示部９４４に高品位な画像を表示することができる。

図２１Ｅは携帯電話機９５０の一例であり、筐体９５１、表示部９５２、操作ボタン９５３、外部接続ポート９５４、スピーカ９５５、差込口９５６、カメラ９５７、イヤホン差込口９５８等を有する。携帯電話機９５０は、表示部９５２にタッチセンサを設けることができる。電話を掛ける、或いは文字を入力する等のあらゆる操作は、指やスタイラス等で表示部９５２に触れることで行うことができる。また、差込口９５６には、ＳＤカード等のメモリーカードをはじめとして、ＵＳＢメモリ、ＳＳＤ（ソリッド・ステート・ドライブ）等の各種のリムーバブル記憶装置を差し込むことができる。

携帯電話機９５０では、表示部９５２に本発明の一態様の表示装置を用いることができる。これにより、表示部９５２に高品位な画像を表示することができる。

図２１Ｆは携帯データ端末９６０の一例であり、筐体９６１、表示部９６２、スピーカ９６３、カメラ９６４等を有する。表示部９６２が有するタッチパネル機能により情報の入出力を行うことができる。また、カメラ９６４で取得した画像から文字等を認識し、スピーカ９６３で当該文字を音声出力することができる。

携帯データ端末９６０では、表示部９６２に本発明の一態様の表示装置を用いることができる。これにより、表示部９６２に高品位な画像を表示することができる。

本実施の形態は、他の実施の形態等に記載した構成と適宜組み合わせて実施することが可能である。

１０：画素、１１：トランジスタ、１２：トランジスタ、１３：トランジスタ、１４：トランジスタ、１５：トランジスタ、１６：トランジスタ、２０：表示素子、２１：容量素子、２２：容量素子、２３：容量素子、３１：配線、３２：配線、３５：配線、３６：配線、４１：配線、４２：配線、４５：配線、５０：配線、５３：配線、５４：配線、６０：表示装置、６１：表示部、６２：ゲートドライバ回路、６３：データドライバ回路、６４：電流検出回路、６５：補正データ生成回路、６６：記憶装置、６７：記憶装置、２１５：表示部、２２１：ゲートドライバ回路、２３１：データドライバ回路、２３２：データドライバ回路、２４１：電源回路、７２３：電極、７２６：絶縁層、７２８：絶縁層、７２９：絶縁層、７３６：着色層、７４１：絶縁層、７４２：半導体層、７４４ａ：電極、７４４ｂ：電極、７４６：電極、７５５：不純物、７７１：基板、７７２：絶縁層、７７５：ｎ型半導体層、７７７：発光層、７７９：ｐ型半導体層、７８１：半導体層、７８２：表示素子、７８３：電極層、７８５：電極層、７８７：電極層、７８９：絶縁層、７９１：バンプ、７９３：バンプ、７９５：遮光層、７９７：蛍光体層、８１０：トランジスタ、８１１：トランジスタ、８２０：トランジスタ、８２１：トランジスタ、８２５：トランジスタ、８２６：トランジスタ、８４２：トランジスタ、８４３：トランジスタ、８４４：トランジスタ、８４５：トランジスタ、８４６：トランジスタ、８４７：トランジスタ、９１０：テレビジョン装置、９１１：筐体、９１２：表示部、９１３：スピーカ、９１４：スタンド、９１５：リモコン操作機、９２０：情報端末、９２１：筐体兼リストバンド、９２２：表示部、９２３：操作ボタン、９２４：外部接続ポート、９２５：カメラ、９３０：デジタルカメラ、９３１：ファインダー、９３２：筐体、９３３：表示部、９３４：操作ボタン、９３５：シャッターボタン、９３６：レンズ、９３７：筐体、９３８：表示部、９４０：デジタルサイネージ、９４１：床、９４２：天井、９４３：柱、９４４：表示部、９５０：携帯電話機、９５１：筐体、９５２：表示部、９５３：操作ボタン、９５４：外部接続ポート、９５５：スピーカ、９５６：差込口、９５７：カメラ、９５８：イヤホン差込口、９６０：携帯データ端末、９６１：筐体、９６２：表示部、９６３：スピーカ、９６４：カメラ、４００１：基板、４００５：シール材、４００６：基板、４０１０：トランジスタ、４０１１：トランジスタ、４０１４：配線、４０１５：電極、４０１７：電極、４０１８：ＦＰＣ、４０１９：異方性導電層、４０２０：容量素子、４０２１：電極、４０３０：電極層、４０３１：電極層、４０４１：プリント基板、４０４２：集積回路、４１０２：絶縁層、４１０３：絶縁層、４１１０：絶縁層、４１１１：絶縁層、４１１２：絶縁層、４２００：入力装置、４２１０：タッチパネル、４２２７：電極、４２２８：電極、４２３７：配線、４２３８：配線、４２３９：配線、４２６３：基板、４２７２：ＦＰＣ、４２７３：ＩＣ、４３０１：着色層、４３０２：遮光層、４５１０：隔壁、４５１１：発光層、４５１３：発光素子、４５１４：充填材

Claims (5)

1. 第１のトランジスタ乃至第５のトランジスタ、容量素子、及び表示素子が設けられた画素を有し、
   前記第１のトランジスタでは、ソースまたはドレインの一方が前記容量素子の一方の電極と常に導通しており、ソースまたはドレインの他方が第１の配線と常に導通しており、
   前記第２のトランジスタでは、ソースまたはドレインの一方が前記第３のトランジスタのゲートと常に導通しており、ソースまたはドレインの他方が第２の配線と常に導通しており、
   前記第３のトランジスタでは、ソースまたはドレインの一方が前記表示素子と常に導通しており、ソースまたはドレインの他方が第３の配線と常に導通しており、
   前記第４のトランジスタでは、ソースまたはドレインの一方が前記表示素子と常に導通しており、ソースまたはドレインの他方が第４の配線と常に導通しており、
   前記第５のトランジスタでは、ソースまたはドレインの一方が前記第３のトランジスタのバックゲートと常に導通しており、ソースまたはドレインの他方が第５の配線と常に導通しており、
   前記容量素子の他方の電極は、前記第３のトランジスタのゲートと常に導通しており、
   前記第１のトランジスタのゲートと前記第４のトランジスタのゲートとは、常に導通している表示装置。
2. 第１のトランジスタ乃至第５のトランジスタ、容量素子、及び表示素子が設けられた画素と、補正データ生成回路と、を有し、
   前記第１のトランジスタでは、ソースまたはドレインの一方が前記容量素子の一方の電極と常に導通しており、ソースまたはドレインの他方が第１の配線と常に導通しており、
   前記第２のトランジスタでは、ソースまたはドレインの一方が前記第３のトランジスタのゲートと常に導通しており、ソースまたはドレインの他方が第２の配線と常に導通しており、
   前記第３のトランジスタでは、ソースまたはドレインの一方が前記表示素子と常に導通しており、ソースまたはドレインの他方が第３の配線と常に導通しており、
   前記第４のトランジスタでは、ソースまたはドレインの一方が前記表示素子と常に導通しており、ソースまたはドレインの他方が第４の配線と常に導通しており、
   前記第５のトランジスタでは、ソースまたはドレインの一方が前記第３のトランジスタのバックゲートと常に導通しており、ソースまたはドレインの他方が第５の配線と常に導通しており、
   前記容量素子の他方の電極は、前記第３のトランジスタのゲートと常に導通しており、
   前記第１のトランジスタのゲートと前記第４のトランジスタのゲートとは、常に導通しており、
   第１の期間において、前記補正データ生成回路が、前記第３のトランジスタのしきい値電圧を補正するためのデータである補正データを生成し、
   第２の期間において、第１の電位が、前記容量素子の他方の電極に供給され、
   第３の期間において、第２の電位が前記容量素子の一方の電極に供給されることにより、前記容量素子の他方の電極の電位が第３の電位となり、
   第４の期間において、前記第３の電位に対応する電流が、前記表示素子に流れる表示装置。
3. 請求項２において、
   前記第１の期間において、前記補正データ生成回路が前記補正データを生成した後、前記補正データに対応する電位が、前記第３のトランジスタのバックゲートに供給される表示装置。
4. 請求項２において、
   前記第１の期間において、前記第４のトランジスタをオン状態とすることにより、前記第３のトランジスタ及び前記第４のトランジスタに電流を流し、当該電流に対応した前記補正データを前記補正データ生成回路が生成する表示装置。
5. 請求項４において、
   前記第１の期間において、前記第３のトランジスタに流れる電流が一定値以下となるように、前記補正データ生成回路が前記補正データを生成する表示装置。

Images