CN111052213A - 显示装置及电子设备 - Google Patents

显示装置及电子设备 Download PDF

Info

Publication number
CN111052213A
CN111052213A CN201880058514.9A CN201880058514A CN111052213A CN 111052213 A CN111052213 A CN 111052213A CN 201880058514 A CN201880058514 A CN 201880058514A CN 111052213 A CN111052213 A CN 111052213A
Authority
CN
China
Prior art keywords
transistor
wiring
potential
electrode
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880058514.9A
Other languages
English (en)
Inventor
川岛进
楠纮慈
渡边一德
丰高耕平
楠本直人
山崎舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN111052213A publication Critical patent/CN111052213A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F1/13685—Top gates
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1637—Details related to the display arrangement, including those related to the mounting of the display in the housing
    • G06F1/1652—Details related to the display arrangement, including those related to the mounting of the display in the housing the display being flexible, e.g. mimicking a sheet of paper, or rollable
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0414—Vertical resolution change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0421—Horizontal resolution change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0428—Gradation resolution change

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Electrophonic Musical Instruments (AREA)

Abstract

本发明的一个方式的目的之一是提供一种能够进行图像处理的显示装置。显示元件所包括的各像素中设置有存储节点。在该存储节点中保持所希望的校正数据。该校正数据被外部设备算出而写入到各像素。该校正数据由于电容耦合而附加到图像数据，并供应到显示元件。因此，显示元件能够显示被校正的图像。通过该校正，可以进行图像的上变频等。

Description

显示装置及电子设备
技术领域
本发明的一个方式涉及一种显示装置。
注意，本发明的一个方式不局限于上述技术领域。本说明书等所公开的发明的一个方式的技术领域涉及一种物体、方法或制造方法。另外，本发明的一个方式涉及一种工序(process)、机器(machine)、产品(manufacture)或者组合物(composition of matter)。由此，更具体而言，作为本说明书所公开的本发明的一个方式的技术领域的一个例子可以举出半导体装置、显示装置、液晶显示装置、发光装置、照明装置、蓄电装置、存储装置、摄像装置、这些装置的驱动方法或者这些装置的制造方法。
注意，在本说明书等中，半导体装置是指能够通过利用半导体特性而工作的所有装置。晶体管和半导体电路为半导体装置的一个方式。另外,存储装置、显示装置、摄像装置、电子设备有时包括半导体装置。
背景技术
利用形成在衬底上的金属氧化物构成晶体管的技术受到关注。例如，专利文献1及专利文献2公开了一种将使用氧化锌、In-Ga-Zn类氧化物的晶体管用于显示装置的像素的开关元件等的技术。
另外，专利文献3公开了一种具有将关态电流(off-state current)极低的晶体管用于存储单元的结构的存储装置。
[专利文献]
[专利文献1]日本专利申请公开第2007-123861号公报
[专利文献2]日本专利申请公开第2007-96055号公报
[专利文献3]日本专利申请公开第2011-119674号公报
发明内容
显示装置的分辨率不断提高，已经开发出能够显示8K4K(像素数：7680×4320)或更高分辨率的图像的硬件。但是，由于高分辨率的图像数据数量巨大，为了使高分辨率的显示装置得到普及，需要调整摄像装置、存储装置、通信装置等外围技术。
作为生成高分辨率的图像数据的技术之一，有上转换(upconversion)等图像校正。通过进行图像校正，可以将低分辨率的图像转换为伪高分辨率的图像。用于图像校正的数据利用显示装置的外围设备生成，处理原始图像数据的设备可以采用现有技术。
但是，由于进行图像校正的设备需要分析大量图像数据来生成新的图像数据，所以存在电路规模及功耗变大的问题。另外，有时处理量太大而无法实时处理，从而导致显示延迟。
虽然图像校正有上述问题，但是，例如通过将与图像校正有关的功能分散到多个设备，有可能缓和功耗及延迟等问题。
另外，在显示装置中，像素中包括的晶体管的特性偏差有可能是导致显示质量下降的原因之一。作为校正晶体管特性偏差的方法有在像素中的电路对图像数据进行校正的内部校正以及取得各像素的校正值而将校正后的图像数据提供给像素的外部校正。
内部校正可以对每个帧进行校正，但是高分辨率显示装置的水平选择期间较短，因此难以确保校正期间。外部校正对高分辨率显示装置有效，但是需要对所有图像数据进行校正，因此对外部设备的负担较大。理想的是在没有校正的情况下使高分辨率显示装置进行工作，但是，由于降低晶体管特性偏差极为困难，因此需要一种新的校正方法。
本发明的一个方式的目的之一是提供一种能够进行图像处理的显示装置。本发明的一个方式的目的之一是提供一种能够进行上转换工作的显示装置。本发明的一个方式的目的之一是提供一种能够校正图像数据的显示装置。
另外，本发明的一个方式的目的之一是提供一种低功耗的显示装置。此外，本发明的一个方式的目的之一是提供一种可靠性高的显示装置。另外，本发明的一个方式的目的之一是提供一种新颖的显示装置等。另外，本发明的一个方式的目的之一是提供一种上述显示装置的驱动方法。另外，本发明的一个方式的目的是提供一种新颖的半导体装置等。
注意，这些目的的记载不妨碍其他目的的存在。本发明的一个方式并不需要实现所有上述目的。另外，上述以外的目的从说明书、附图及权利要求书等的记载看来显而易见，且可以从说明书、附图及权利要求书等的记载中抽出上述以外的目的。
本发明的一个方式涉及一种能够进行图像处理的显示装置或者一种能够校正图像数据的显示装置。
本发明的一个方式是一种包括第一晶体管、第二晶体管、第一电容器以及显示元件的显示装置。第一晶体管的源极和漏极中的一个电连接于第一电容器的一个电极。第一电容器的另一个电极电连接于第二晶体管的源极和漏极中的一个。第二晶体管的源极和漏极中的一个电连接于显示元件的一个电极。
显示装置也可以包括第二电容器。第二电容器的一个电极也可以电连接于显示元件的一个电极。
显示装置也可以包括第三晶体管。第三晶体管的源极和漏极中的一个也可以电连接于第二晶体管的源极和漏极中的一个。第三晶体管的源极和漏极中的另一个也可以电连接于显示元件的一个电极。
显示装置也可以包括第四晶体管。第四晶体管的源极和漏极中的一个也可以电连接于显示元件的一个电极。第四晶体管的源极和漏极中的另一个也可以电连接于供应恒电位的布线。
优选的是，至少第二晶体管及第三晶体管在沟道形成区中包含金属氧化物，金属氧化物包含In、Zn和M(M为Al、Ti、Ga、Sn、Y、Zr、La、Ce、Nd或Hf)。
作为显示元件，可以使用液晶元件。
根据本发明的一个方式可以提供一种能够进行图像处理的显示装置。根据本发明的一个方式可以提供一种能够进行上转换工作的显示装置。根据本发明的一个方式可以提供一种能够校正图像数据的显示装置。
另外，可以提供一种低功耗的显示装置。此外，可以提供一种可靠性高的显示装置。另外，可以提供一种新颖的显示装置等。另外，可以提供一种上述显示装置中的任一个的驱动方法。另外，可以提供一种新颖的半导体装置等。
附图说明
在附图中：
图1是说明像素电路的图；
图2A和图2B是说明像素电路的工作的时序图；
图3A和图3B是说明上转换的图；
图4A和图4B是说明像素电路的图，图4C和图4D是时序图；
图5A和图5B是说明像素电路的图；
图6A至图6C是说明显示装置的方框图；
图7是说明像素阵列的图；
图8A至图8D是说明像素的模拟结果的图；
图9A至图9C是说明像素的模拟结果的图；
图10A至图10D是说明像素的模拟结果的图；
图11是说明像素的模拟结果的图；
图12A是说明像素电路的图，图12B和图12C是说明像素电路的工作的时序图；
图13A至图13C是说明显示装置的图；
图14A和图14B是说明触摸屏的图；
图15是说明显示装置的图；
图16A1、图16A2、图16B1、图16B2、图16C1和图16C2是说明晶体管的图；
图17A1至图17A3、图17B1、图17B2、图17C1和图17C2是说明晶体管的图；
图18是示出DOSRAM的结构例的截面图；
图19A和图19B是说明神经网络的结构例的图；
图20是说明半导体装置的结构例的图；
图21是说明存储单元的结构例的图；
图22是说明偏置电路的结构例的图；
图23是说明半导体装置的工作的时序图；
图24A至图24F是说明电子设备的图。
具体实施方式
使用附图对实施方式进行详细说明。注意，本发明不局限于下面说明，所属技术领域的普通技术人员可以很容易地理解一个事实就是其方式及详细内容在不脱离本发明的宗旨及其范围的情况下可以被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在以下所示的实施方式所记载的内容中。注意，在下面所说明的发明的结构中，在不同的附图中共同使用相同的附图标记来表示相同的部分或具有相同功能的部分，而省略其重复说明。注意，有时在不同的附图中适当地省略或改变相同构成要素的阴影。
(实施方式1)
在本实施方式中，参照附图对本发明的一个方式的显示装置进行说明。
本发明的一个方式是具有用来对图像数据附加校正数据的功能的显示装置。各像素中设置有存储节点，该存储节点保持所希望的校正数据。该校正数据由外部设备生成并被写入各像素中。
该校正数据通过电容耦合附加至图像数据，所得到的数据被提供给显示元件。因此，显示元件可以显示经过校正的图像。通过该校正，可以进行图像的上转换等，或者，可以对因像素中包含的晶体管的特性偏差而下降的图像质量进行校正。
图1是说明能够用于本发明的一个方式的显示装置的像素11a的图。像素11a包括晶体管101、晶体管102、晶体管103、电容器104、电容器105及液晶元件106。
晶体管101的源极和漏极中的一个与电容器104的一个电极电连接。电容器104的另一个电极与晶体管102的源极和漏极中的一个电连接。晶体管102的源极和漏极中的一个与晶体管103的源极和漏极中的一个电连接。晶体管103的源极和漏极中的另一个与电容器105的一个电极电连接。电容器105的一个电极与液晶元件106的一个电极电连接。
在此，将电容器104的另一个电极、晶体管102的源极和漏极中的一个及晶体管103的源极和漏极中的一个连接的布线称为节点NM。另外，将晶体管103的源极和漏极中的另一个、电容器105的一个电极及液晶元件106的一个电极连接的布线称为节点NA。
晶体管101的栅极与布线122电连接。晶体管102的栅极与布线121电连接。晶体管103的栅极与布线126电连接。晶体管101的源极和栅极中的另一个与布线125电连接。晶体管102的源极和栅极中的另一个与布线124电连接。
电容器105的另一个电极与公共布线132电连接。液晶元件106的另一个电极与公共布线133电连接。注意，可以对公共布线132、133提供任意电位并使它们彼此电连接。
布线121、122、126可以具有用作控制晶体管的工作的信号线的功能。布线125可以具有用作提供图像数据的信号线的功能。布线124可以具有用作节点NM写入数据的信号线的功能。
节点NM为存储节点，通过使晶体管102导通且使晶体管103非导通，可以将供给布线124的信号写入节点NM。通过作为晶体管102及晶体管103使用关态电流极低的晶体管，可以长时间地保持节点NM的电位。作为该晶体管，例如可以使用将金属氧化物用于沟道形成区的晶体管(以下称为OS晶体管)。
OS晶体管可以用于像素所具有的其他的晶体管。像素所具有的晶体管也可以使用沟道形成区中含有Si的晶体管(以下称为Si晶体管)，也可以使用OS晶体管和Si晶体管的双方。作为上述Si晶体管，可以举出含有非晶硅的晶体管、含有结晶硅(典型的有低温多晶硅、单晶硅)的晶体管等。
当作为显示元件使用反射型液晶元件时，可以使用硅衬底，并且可以形成Si晶体管与OS晶体管彼此重叠的区域。由此，即使晶体管的数量较多也能够实现高像素密度。
作为用于OS晶体管的半导体材料，可以使用能隙为2eV以上，优选为2.5eV以上，更优选为3eV以上的金属氧化物。典型的有含有铟的氧化物半导体等，例如，可以使用后面提到的CAAC-OS或CAC-OS等。CAAC-OS中构成晶体的原子稳定，适用于重视可靠性的晶体管等。CAC-OS呈现高迁移率特性，适用于进行高速驱动的晶体管等。
OS晶体管具有大能隙而呈现极低的关态电流特性。与Si晶体管不同，OS晶体管不会发生碰撞电离、雪崩击穿、短沟道效应等，因此能够形成高可靠性的电路。此外，Si晶体管所引起的起因于结晶性的不均匀的电特性偏差不容易产生在OS晶体管中。
作为OS晶体管中的半导体层，例如可以采用包含铟、锌及M(铝、钛、镓、锗、钇、锆、镧、铈、锡、钕或铪等金属)的以“In-M-Zn类氧化物”表示的膜。
当构成半导体层的氧化物半导体为In-M-Zn类氧化物时，优选用来形成In-M-Zn氧化物膜的溅射靶材的金属元素的原子数比满足In≥M及Zn≥M。这种溅射靶材的金属元素的原子数比优选为In:M:Zn＝1:1:1、In:M:Zn＝1:1:1.2、In:M:Zn＝3:1:2、In:M:Zn＝4:2:3、In:M:Zn＝4:2:4.1、In:M:Zn＝5:1:6、In:M:Zn＝5:1:7、In:M:Zn＝5:1:8等。注意，所形成的半导体层所包含的金属元素的原子数比分别有可能在上述溅射靶材中的金属元素的原子数比的±40％的范围内变动。
作为半导体层，可以使用载流子密度低的氧化物半导体。例如，作为半导体层可以使用载流子密度为1×1017/cm3以下，优选为1×1015/cm3以下，更优选为1×1013/cm3以下，进一步优选为1×1011/cm3以下，更进一步优选为小于1×1010/cm3，1×10-9/cm3以上的氧化物半导体。将这样的氧化物半导体称为高纯度本征或实质上高纯度本征的氧化物半导体。该氧化物半导体的缺陷能级密度低，因此可以说是具有稳定的特性的氧化物半导体。
注意，本发明不局限于上述记载，可以根据所需的晶体管的半导体特性及电特性(场效应迁移率、阈值电压等)来使用具有适当的组成的材料。另外，优选适当地设定半导体层的载流子密度、杂质浓度、缺陷密度、金属元素与氧的原子数比、原子间距离、密度等，以得到所需的晶体管的半导体特性。
当构成半导体层的氧化物半导体包含第14族元素之一的硅或碳时，氧缺陷增加，会使该半导体层变为n型。因此，将半导体层中的硅或碳的浓度(通过二次离子质谱分析法测得的浓度)设定为2×1018atoms/cm3以下，优选为2×1017atoms/cm3以下。
另外，有时当碱金属及碱土金属与氧化物半导体键合时生成载流子，而使晶体管的关态电流增大。因此，将半导体层的碱金属或碱土金属的浓度(通过二次离子质谱分析法测得的浓度)设定为1×1018atoms/cm3以下，优选为2×1016atoms/cm3以下。
另外，当构成半导体层的氧化物半导体含有氮时生成作为载流子的电子，载流子密度增加而容易n型化。其结果是，具有含有氮的氧化物半导体的晶体管容易变为常开特性。因此，半导体层的氮浓度(利用二次离子质谱分析法测得的浓度)优选为5×1018atoms/cm3以下。
另外，半导体层例如也可以具有非单晶结构。非单晶结构例如包括具有c轴取向的结晶的CAAC-OS(C-Axis Aligned Crystalline Oxide Semiconductor)、多晶结构、微晶结构或非晶结构。在非单晶结构中，非晶结构的缺陷态密度最高，而CAAC-OS的缺陷态密度最低。
非晶结构的氧化物半导体膜例如具有无秩序的原子排列且不具有结晶成分。或者，非晶结构的氧化物膜例如是完全的非晶结构且不具有结晶部。
此外，半导体层也可以为具有非晶结构的区域、微晶结构的区域、多晶结构的区域、CAAC-OS的区域和单晶结构的区域中的两种以上的混合膜。混合膜有时例如具有包括上述区域中的两种以上的区域的单层结构或叠层结构。
以下对非单晶半导体层的一个方式的CAC(Cloud-Aligned Composite)-OS的构成进行说明。
CAC-OS例如是指包含在氧化物半导体中的元素不均匀地分布的构成，其中包含不均匀地分布的元素的材料的尺寸为0.5nm以上且10nm以下，优选为1nm以上且2nm以下或近似的尺寸。注意，在下面也将在氧化物半导体中一个或多个金属元素不均匀地分布且包含该金属元素的区域以0.5nm以上且10nm以下，优选为1nm以上且2nm以下或近似的尺寸混合的状态称为马赛克(mosaic)状或补丁(patch)状。
氧化物半导体优选至少包含铟。尤其是，优选包含铟及锌。除此之外，也可以还包含选自铝、镓、钇、铜、钒、铍、硼、硅、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种。
例如，In-Ga-Zn氧化物中的CAC-OS(在CAC-OS中，尤其可以将In-Ga-Zn氧化物称为CAC-IGZO)是指材料分成铟氧化物(以下，称为InOX1(X1为大于0的实数))或铟锌氧化物(以下，称为InX2ZnY2OZ2(X2、Y2及Z2为大于0的实数))以及镓氧化物(以下，称为GaOX3(X3为大于0的实数))或镓锌氧化物(以下，称为GaX4ZnY4OZ4(X4、Y4及Z4为大于0的实数))等而成为马赛克状，且马赛克状的InOX1或InX2ZnY2OZ2均匀地分布在膜中的构成(以下，也称为云状)。
换言之，CAC-OS是具有以GaOX3为主要成分的区域和以InX2ZnY2OZ2或InOX1为主要成分的区域混在一起的构成的复合氧化物半导体。在本说明书中，例如，当第一区域的In与元素M的原子个数比大于第二区域的In与元素M的原子个数比时，第一区域的In浓度高于第二区域。
注意，IGZO是通称，有时是指包含In、Ga、Zn及O的化合物。作为典型例子，可以举出以InGaO3(ZnO)m1(m1为自然数)或In(1+x0)Ga(1-x0)O3(ZnO)m0(-1≤x0≤1，m0为任意数)表示的结晶性化合物。
上述结晶性化合物具有单晶结构、多晶结构或CAAC结构。CAAC结构是多个IGZO的纳米晶具有c轴取向性且在a-b面上以不取向的方式连接的结晶结构。
另一方面，CAC-OS与氧化物半导体的材料构成有关。CAC-OS是指如下构成：在包含In、Ga、Zn及O的材料构成中，一部分中观察到以Ga为主要成分的纳米粒子状区域以及一部分中观察到以In为主要成分的纳米粒子状区域分别以马赛克状无规律地分散。因此，在CAC-OS中，结晶结构是次要因素。
CAC-OS不包含组成不同的两种以上的膜的叠层结构。例如，不包含由以In为主要成分的膜与以Ga为主要成分的膜的两层构成的结构。
注意，有时观察不到以GaOX3为主要成分的区域与以InX2ZnY2OZ2或InOX1为主要成分的区域之间的明确的边界。
在CAC-OS中包含选自铝、钇、铜、钒、铍、硼、硅、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种以代替镓的情况下，CAC-OS是指如下构成：一部分中观察到以该元素为主要成分的纳米粒子状区域以及一部分中观察到以In为主要成分的纳米粒子状区域以马赛克状无规律地分散。
CAC-OS例如可以通过在对衬底不进行意图性的加热的条件下利用溅射法来形成。在利用溅射法形成CAC-OS的情况下，作为成膜气体，可以使用选自惰性气体(典型的是氩)、氧气体和氮气体中的一种或多种。另外，成膜时的成膜气体的总流量中的氧气体的流量比越低越好，例如，将氧气体的流量比设定为0％以上且低于30％，优选为0％以上且10％以下。
CAC-OS具有如下特征：通过根据X射线衍射(XRD：X-ray diffraction)测定法之一的out-of-plane法利用θ/2θ扫描进行测定时，观察不到明确的峰值。也就是说，根据X射线衍射，可知在测定区域中没有a-b面方向及c轴方向上的取向。
另外，在通过照射束径为1nm的电子束(也称为纳米束)而取得的CAC-OS的电子衍射图案中，观察到环状的亮度高的区域以及在该环状区域内的多个亮点。由此，根据电子衍射图案，可知CAC-OS的结晶结构具有在平面方向及截面方向上没有取向的nc(nano-crystal)结构。
另外，例如在In-Ga-Zn氧化物的CAC-OS中，根据通过能量分散型X射线分析法(EDX：Energy Dispersive X-ray spectroscopy)取得的EDX面分析图像，可确认到：具有以GaOX3为主要成分的区域及以InX2ZnY2OZ2或InOX1为主要成分的区域不均匀地分布而混合的构成。
CAC-OS的结构与金属元素均匀地分布的IGZO化合物不同，具有与IGZO化合物不同的性质。换言之，CAC-OS具有以GaOX3等为主要成分的区域及以InX2ZnY2OZ2或InOX1为主要成分的区域互相分离且以各元素为主要成分的区域为马赛克状的构成。
在此，以InX2ZnY2OZ2或InOX1为主要成分的区域的导电性高于以GaOX3等为主要成分的区域。换言之，当载流子流过以InX2ZnY2OZ2或InOX1为主要成分的区域时，呈现氧化物半导体的导电性。因此，当以InX2ZnY2OZ2或InOX1为主要成分的区域在氧化物半导体中以云状分布时，可以实现高场效应迁移率(μ)。
另一方面，以GaOX3等为主要成分的区域的绝缘性高于以InX2ZnY2OZ2或InOX1为主要成分的区域。换言之，当以GaOX3等为主要成分的区域在氧化物半导体中分布时，可以抑制泄漏电流而实现良好的开关工作。
因此，当将CAC-OS用于半导体元件时，通过起因于GaOX3等的绝缘性及起因于InX2ZnY2OZ2或InOX1的导电性的互补作用可以实现高通态电流(Ion)及高场效应迁移率(μ)。
另外，使用CAC-OS的半导体元件具有高可靠性。因此，CAC-OS适用于各种半导体装置的构成材料。
在像素11a中，被写入节点NM的校正数据可以与布线125供给的图像数据电容耦合，所得到的数据可以被输出至节点NA。晶体管101可以具有选择像素而供应图像数据的功能。晶体管103可以具有用作控制液晶元件106的工作的开关的功能。
例如，当从布线124写入节点NM的信号大于晶体管102的阈值电压时，在图像数据被写入之前晶体管102就会变为导通而使液晶元件106工作。因此，优选设置晶体管103并在节点NM的电位固定之后再使晶体管103导通使液晶元件106工作。
也就是说，只要将所希望的校正数据存储到节点NM就可以对供应的图像数据附加该校正数据。注意，由于传输路径上的因素有时校正数据会衰减，因此优选考虑该衰减来生成校正数据。
使用图2A和图2B所示的时序图对像素11a的工作进行详细说明。作为对布线124供应的校正数据(Vp)可以使用正信号也可以使用负信号，这里对供应正信号的情况进行说明。另外，在以下说明中，“H”表示高电位，“L”表示低电位。
首先，参照图2A说明对节点NM写入校正数据(Vp)的工作。在以上转换等图像数据校正为目的的情况下，优选对每个帧进行该工作。
注意，这里在电位的分布、耦合或损耗中不考虑因电路的结构、工作时序等的详细变化。由电容耦合引起的电位变化取决于供给侧与被供给侧的容量比，但是为了便于说明，假设节点NM及节NA的电容值足够小。
在时刻T1，使布线121的电位为“H”、布线122的电位为“L”、布线125的电位为“L”、布线126的电位为“H”，由此晶体管102及晶体管103变为导通，节点NA的电位变为布线124的电位。此时，通过使布线124的电位变为复位电位(例如，0V等的标准电位)，可以使液晶元件106的工作复位。
注意，在时刻T1之前进行前一帧的液晶元件106的显示工作。
在时刻T2，使布线121的电位为“L”、布线122的电位为“H”、布线125的电位为“L”、布线126的电位为“L”，由此晶体管101变为导通，电容器104的另一个电极的电位变为“L”。该工作是在电容耦合之前进行的复位工作。
在时刻T3，使布线121的电位为“H”、布线122的电位为“H”、布线125的电位为“L”、布线126的电位为“L”，由此晶体管102变为导通，布线124的电位(校正数据(Vp))被写入节点NM。注意，布线124的电位优选在时刻T2之后且时刻T3之前被固定为所希望的值(校正数据(Vp))。
在时刻T4，使布线121的电位为“L”、布线122的电位为“H”、布线125的电位为“L”、布线126的电位为“L”，由此晶体管102变为非导通，校正数据(Vp)被保持于节点NM。
在时刻T5，使布线121的电位为“L”、布线122的电位为“L”、布线125的电位为“L”、布线126的电位为“L”，由此晶体管101变为非导通，由此结束校正数据(Vp)的写入工作。
接着，参照图2B说明图像数据(Vs)的校正工作及液晶元件106的显示工作。
在时刻T11，使布线121的电位为“L”、布线122的电位为“L”、布线124的电位为“L”、布线126的电位为“H”，由此晶体管103变为导通，节点NM的电位分配于节点NA。注意，优选考虑分配于节点NA的电位而设定保持在节点NM中的校正数据(Vp)。
在时刻T12，使布线121的电位为“L”、布线122的电位为“H”、布线124的电位为“L”、布线126的电位为“H”，由此晶体管101变为导通，通过电容器104的电容耦合，布线125的电位被附加到节点NA的电位。也就是说，节点NA的电位变为校正数据(Vp)的电位分配于图像数据(Vs)的电位(Vs+Vp)’。注意，电位(Vs+Vp)’还包括布线间的电容耦合导致的电位变动等。
在时刻T13，使布线121的电位为“L”、布线122的电位为“L”、布线124的电位为“L”、布线126的电位为“H”，由此晶体管101变为非导通，在节点NA中保持电位(Vs+Vp)’。并且，液晶元件106根据该电位进行显示工作。
以上是图像数据(Vs)的校正工作及液晶元件106的显示工作的说明。注意，虽然可以同时进行之前说明的校正数据(Vp)的写入工作与图像数据(Vs)的输入工作，但是优选先对所有像素写入校正数据(Vp)之后再进行图像数据(Vs)的输入工作。在本发明的一个方式中，由于可以同时对多个像素供给相同的图像数据，所以通过先对所有的像素写入校正数据(Vp)来提高工作速度，详细内容将在后面说明。
注意，在不进行上变频等工作时，通过向布线124供应图像数据并控制晶体管102和103的导通/非导通，可以进行液晶元件106的显示工作。此时，晶体管101经常处于非导通状态。
上述像素11a的结构及工作对于图像上转换是有利的。参照图3A和图3B对利用像素11a的上转换进行说明。
例如，8K4K显示装置的像素数为4K2K显示装置的像素数(3840×2160)的4倍。也就是说，当将由4K2K显示装置的一个像素显示的图像数据以8K4K显示装置进行显示时，8K4K显示装置的横向和纵向的四个像素将显示相同的图像数据。
图3A示出上转换的有无的图像。当从左侧依次看时，图3A示出原始图像(图像数据S1)显示在4K2K显示装置的一个像素上的状态、在不进行上转换的情况下图像数据S1显示在8K4K显示装置的四个像素上的状态以及在进行上转换的情况下图像数据S0至S2显示在8K4K显示装置的四个像素上的状态。
如图3A所示，上转换前四个像素都显示图像数据S1，上转换后各像素显示图像数据S0至S2，有助于提高分辨率。
图3B说明像素11a中的上转换工作。在像素11a中，如之前所述可以对图像数据附加任意的校正数据。因此，原始图像数据S1按原样提供给各像素。
另外，作为校正数据对各像素供给W1至W3。这里，对生成W1至W3的方法没有特别限制。作为校正数据的生成，既可以利用外部设备实时生成校正数据，也可以通过读取存储于记录介质中的校正数据使其与图像数据S1同步来生成校正数据。
通过进行之前所述的像素11a的工作，各图像数据被附加各校正数据，由此生成新的图像数据S0至S2。由此，可以显示原始图像数据被上转换的图像。
现有的利用外部校正的上转换通过生成新的图像数据来进行，因此对外部设备造成的负担较大。但是，在上述本发明的一个方式中，不是改变供应的图像数据而是在被供给校正数据的像素中生成新的图像数据，所以可以降低对外部设备的负担。此外，可以以较少的步骤在像素中生成新的图像数据，即便是在像素数多水平期间短的显示装置中也可以进行。
另外，本发明的一个方式的像素可以采用图4A所示的像素11b的结构。像素11b具有省略了晶体管103和布线126的像素11a的结构。
像素11a中的晶体管103是用来避免因校正数据(Vp)的供应而使液晶元件106意外地工作的开关，如果液晶元件106进行工作但不被看到其工作，则可以省略晶体管103。例如，可以在供应校正数据(Vp)的同时使背灯关闭。
另外，可以如图4B所示的像素11b’那样地省略电容器105。如上所述，作为与节点NM连接的晶体管可以使用OS晶体管。由于OS晶体管的泄漏电流极小，所以即便省略被用作保持电容的电容器105也可以长时间保持图像数据。
该结构在利用场序制驱动等帧频率高且图像数据的保持期间较短的情况下也是有效的。通过省略电容器105，可以提高开口率。此外，可以提高图像的透过率。注意，可以将省略了电容器105的结构用于本说明书所示的其他像素电路的结构。
参照图4C和图4D说明图像数据(Vs)的校正工作及液晶元件106的显示工作。
在时刻T1，使布线121的电位为“H”、布线122的电位为“L”、布线124的电位为“L”、布线125的电位为“L”，由此晶体管102变为导通，节点NA的电位变为布线124的电位。此时，通过使布线124的电位变为复位电位(例如，“L”)，可以使液晶元件106的工作复位。
注意，在时刻T1之前进行前一帧的液晶元件106的显示工作。
在时刻T2，使布线121的电位为“L”、布线122的电位为“H”、布线124的电位为“Vp”、布线125的电位为“L”，由此晶体管101变为导通，电容器104的另一个电极的电位变为“L”。该工作是在电容耦合之前进行的复位工作。
在时刻T3，使布线121的电位为“H”、布线122的电位为“H”、布线124的电位为“Vp”、布线125的电位为“L”，由此布线124的电位(校正数据(Vp))被写入节点NA。
在时刻T4，使布线121的电位为“L”、布线122的电位为“H”、布线124的电位为“Vp”、布线125的电位为“L”，由此晶体管102变为非导通，校正数据(Vp)被保持于节点NA。
在时刻T5，使布线121的电位为“L”、布线122的电位为“L”、布线125的电位为“L”，由此晶体管101变为非导通，由此结束校正数据(Vp)的写入工作。
接着，说明图像数据(Vs)的校正工作及液晶元件106的显示工作。注意，以适当的时序向布线125供应所希望的电位。
在时刻T11，使布线121的电位为“L”、布线122的电位为“H”、布线124的电位为“L”，由此晶体管101变为导通，通过电容器104的电容耦合，布线125的电位被附加到节点NA的电位。也就是说，节点NA变为图像数据(Vs)加上校正数据(Vp)的电位(Vs+Vp)’。注意，电位(Vs+Vp)’还包括布线间的电容耦合导致的电位变动等。
在时刻T12，使布线121的电位为“L”、布线122的电位为“L”、布线124的电位为“L”，由此晶体管101变为非导通，在节点NA中保持电位(Vs+Vp)’。并且，液晶元件106根据该电位进行显示工作。
另外，本发明的一个方式的像素可以采用图5A所示的像素11c的结构。像素11c具有附加了晶体管107和布线130的像素11a的结构。
通过在像素11c中向布线130供应复位电位，使晶体管107成为导通状态，由此可以进行液晶元件106的复位工作。通过具有该结构，可以独立地控制节点NM和节点NA的电位的改写工作，能够延长液晶元件106的显示工作期间。
在不进行图像校正工作时，通过从布线130供应图像数据并控制晶体管107的导通/非导通，可以进行液晶元件106的显示工作。此时，晶体管103经常处于非导通状态。
另外，本发明的一个方式的像素可以采用图5B所示的像素11d的结构。像素11d具有各晶体管中设置有背栅极的结构。该背栅极与前栅极电连接可以提高通态电流。另外，也可以对背栅极提供与前栅极不同的恒电位。通过采用该结构，可以控制晶体管的阈值电压。虽然在图5B中示出所有的晶体管中设置有背栅极的结构，但是也可以包括不设置背栅极的晶体管。另外，也可以将晶体管具有背栅极的结构用于本实施方式中的其他的像素电路。
为了防止烙印，优选对用于本发明的一个方式的显示装置的液晶元件106进行反转各帧的极性的交流驱动。例如，当在连续的帧间显示同一图像时，进行表1或表2所示的工作。注意，表中的a、b表示固定电位。
表1示出在第N帧(N为1以上的整数)进行使用正极性的信号的工作的例子。在第N+1帧进行以模式A、B或C表示的使用负极性的信号的工作，以第N帧与节点NA的电位的绝对值相等的方式调整校正数据(Vp)及/或图像数据(Vs)而将其供应。表2示出在第N帧进行使用负极性的信号的工作的例子，在第N+1帧以第N帧与节点NA的电位的绝对值相等的方式进行工作。注意，在该工作中，公共电位是固定的。
注意，当在模式B中进行工作时调整图像数据(Vs)，因此可以显示静态图像等而在帧间不改写校正数据(Vp)。
[表1]
Figure BDA0002405299640000181
[表2]
Figure BDA0002405299640000182
图6A至图6C是可以使用像素11a、像素11b或像素11c的显示装置的方框图。下面说明各显示装置。注意，省略附图间重复的相同构成要素的记载。
图6A示出显示装置的例子，该显示装置包括像素11以矩阵状排列的像素阵列、行驱动器12、列驱动器13、电路14以及电路15。布线121、122及126等电连接于行驱动器12。布线124及125等电连接于列驱动器13。作为像素11，可以使用像素11a或像素11b。
行驱动器12及列驱动器13例如可以使用移位寄存器电路。电路14具有生成校正数据的功能。电路14也可以称为用于生成校正数据的外部设备。此外，电路15能够将用来使液晶元件106的工作复位的复位电位Sr供应到列驱动器13。
电路14被输入图3A和图3B中说明的图像数据S1，图像数据S1及生成的校正数据W输出至列驱动器13。注意，图像数据S1可以不通过电路14输入至列驱动器13。
另外，电路14可以具有神经网络。例如，可以利用以大量的图像作为监督数据进行了学习的深度神经网络生成高精度的校正数据W。
图6B示出显示装置的例子，该显示装置包括像素11c以矩阵状排列的像素阵列、行驱动器12、列驱动器13、电路14以及电路15。电路15能够将复位电位Sr供应到布线130。
图6C示出显示装置的例子，该显示装置包括像素11c以矩阵状排列的像素阵列、行驱动器12、列驱动器13、列驱动器17、电路14以及电路15。布线130电连接于列驱动器17。
作为列驱动器17，例如可以使用寄存器电路。电路15能够将复位电位Sr供应到列驱动器17。另外，当不进行图像校正工作时，可以将图像数据Sx供应到列驱动器17而进行液晶元件106的显示工作。
注意，虽然图6A至图6C例示出包括电路14及电路15的结构，但是也可以采用一个电路具有两者的功能的结构。
本发明的一个方式的显示装置如图3A和图3B所示在像素中能够生成被上转换的图像。因此，多个像素被供应低分辨率的同一图像数据。在图3A和图3B所示的例子中，横向和纵向的四个像素被供应同一图像数据。在该情况下，可以对与各像素连接的各信号线供给同一图像数据，并可以通过使供给同一图像数据的信号线彼此电连接来高速地进行图像数据的写入工作。
图7示出能够进行彩色显示的显示装置的像素阵列的一部分，其中提供同一图像数据的各信号线可以通过开关彼此电连接。通常，能够进行彩色显示的显示装置的像素包括分别发射R(红色)、G(绿色)B(蓝色)的子像素的组合。图7示出横向和纵向上的四个像素，该四个像素都由横向排列的R、G、B三个子像素构成。
在此，如图3A和图3B所示，横向和纵向上的四个像素被输入同一图像数据。在图7中，子像素R1至R4被输入同一图像数据。例如，通过对与子像素R1至R4连接的用作信号线的布线125[1]、125[4]供应同一图像数据并对用作扫描线的布线122[1]、122[2]依次输入信号，可以对四个子像素输入同一图像数据。但是，该方法不是高效的。
在本发明的一个方式中，通过利用设置于信号线间的开关使两个信号线导通并利用设置于扫描线间的开关使两个扫描线导通，可以同时对四个子像素进行写入。
如图7所示，通过使设置于布线125[1]与125[4]间的开关141导通，可以将供应至布线125[1]或125[4]中的一方的图像数据同时写入子像素R1及子像素R2。在这种情况下，通过使设置在布线122[1]与布线122[2]间的开关144导通，可以同时对子像素R3及子像素R4进行写入。也就是说，可以同时进行四个子像素的写入。
同样地，通过根据需要使设置于布线125[2]与125[5]间的开关142以及设置于布线125[3]与125[6]间的开关143导通，在其它的四个子像素中也可以同时进行四个子像素的写入。开关141至144例如可以使用晶体管。
同时写入四个子像素的数据可以缩短写入时间并提高帧频率。
接着，说明图1所示的像素11a及图4A所示的像素11b的模拟结果。共同参数为如下。晶体管尺寸都是L/W＝4μm/4μm，电容器104的电容值是100fF，电容器105的电容值是50fF，液晶元件106的电容值是20fF，共同布线132和133的电位都是0V。注意，作为电路模拟软件使用SPICE。
图8A至图8C是说明像素11a的模拟的工作参数的图。纵轴表示各布线的电位，横轴表示对应于图2A和图2B的时序图的时刻。
图8A示出连接于晶体管的栅极的布线的电位，时刻T2至T5的工作相当于校正数据(Vp)的写入工作。时刻T11至T13的工作相当于对校正数据(Vp)附加图像数据(Vs)的工作。
图8B示出供应校正数据(Vp)的布线124的电位，在此Vp＝8V。注意，校正数据(Vp)在时刻T2至T5之间被供应到布线124，即可。
图8C示出供应图像数据(Vs)的布线125的电位，在此使用电压从1V至8V每隔1V变化的条件。注意，在写入校正数据(Vp)时，作为电位“L”将1V供应到布线125。
图8D是示出利用上述工作参数时的节点NA的电位变化的模拟结果。时刻T13之后示出的电位是供应到节点NA的电位，这表示该电位高于图像数据(Vs)的电位。但是，如上所述，节点NA的电位受到节点NM的校正数据(Vp)分配于节点NA时的电位下降、电容耦合时的电容比或布线间电容等的影响，因此有时不成为所希望的电位。
图9A示出使用上述参数时的图像数据(Vs)的电位与节点NA的电位之间的关系。圆形(○)示出作为校正数据(Vp)输入8V时的模拟结果。注意，Vref(写入时的布线125的电位)为1V，且满足Vp-Vref＝7V。三角形(△)示出直接将校正数据(Vp)写入到节点NA时的模拟结果。如图9A所示，在这些电位之间有较大的差异，在对设计或工作条件有限制的情况下，有时不能够进行充分的校正。
鉴于图9A的结果，图9B示出进行如下试验时的模拟结果：是否通过预先对校正数据(Vp)追加相当于损失的量的电位可以减少上述差异。在使用上述参数的情况下，通过对校正数据(Vp)追加+5.6V的电位，可以使节点NA的电位成为所希望的值。
图9C示出以同样的目的将电容器104的电容值从100fF变化到300fF时的模拟结果。虽然在图像数据(Vs)的电位低时有较大的差异，但是能够使节点NA的电位成为大致所希望的值。
由此可知，通过将校正数据(Vp)或电容器104的电容值设定为适当的值，能够使节点NA的电位成为所希望的值。
图10A至图10C是说明像素11b的模拟的工作参数的图。纵轴表示各布线的电位，横轴表示对应于图4C和图4D的时序图的时刻。由于在像素11b中省略了晶体管103，所以图10A不示出布线126的信号。图10B及图10C与图8B及图8C同一。
图10D是示出利用上述工作参数时的节点NA的电位变化的模拟结果。图11示出使用上述参数时的图像数据(Vs)与节点NA之间的关系。像素11b不受到校正数据(Vp)的分配导致的电位下降的影响，因此不需要上述校正数据(Vp)的追加。另外，由于可以减小电容器104的电容值，所以可以提高设计的自由度。
本发明的一个方式的显示装置可以采用图12A所示的像素11e的结构。像素11e具有对图5A所示的像素11c附加晶体管112的结构。与其他晶体管同样，作为晶体管112例如可以使用OS晶体管。
晶体管112的栅极与晶体管102的源极和漏极中的一个及电容器104的另一个电极电连接。晶体管112的源极和漏极中的一个与晶体管103的源极和漏极中的一个电连接。晶体管112的源极和栅极中的另一个与电源线131(高电位)电连接。
在像素11e中，将电容器104的另一个电极、晶体管102的源极和漏极中的一个及晶体管112的栅极连接的布线称为节点NM。
与像素11e电连接的布线130可以具有供应使图像数据复位的恒电位(低电位)的信号线的功能。布线124可以具有用作对节点NM写入数据的信号线的功能。
在像素11e中，被写入节点NM的数据可以与布线125供给的图像数据电容耦合，所得到的数据可以被输出至节点NA。
也就是说，只要将所希望的校正数据存储到节点NM就可以对供应的图像数据附加该校正数据。注意，由于传输路径上的因素有时校正数据会衰减，因此优选考虑该衰减来生成校正数据。
使用图12B和图12C所示的时序图对像素11e的工作进行详细说明。作为对布线124供应的校正数据(Vp)可以使用正信号也可以使用负信号，这里对供应正信号的情况进行说明。布线130被供应复位电位(低电位)。另外，在以下说明中，“H”表示高电位，“L”表示低电位。
首先，参照图12B说明对节点NM写入校正数据(Vp)的工作。在以图像校正为目的的情况下，通常优选对每个帧进行该工作。
在时刻T1，使布线121的电位为“L”、布线122的电位为“H”、布线125的电位为“L”、布线126的电位为“L”，由此晶体管101变为导通，电容器104的一个电极的电位变为“L”。该工作是在电容耦合之前进行的复位工作。
在时刻T2，使布线121的电位为“H”、布线122的电位为“H”、布线125的电位为“L”、布线126的电位为“L”，由此晶体管102变为导通，布线124的电位(校正数据(Vp))被写入节点NM。
虽然在时刻T2之前进行前一帧的液晶元件106的显示工作，但是通过使晶体管107导通，节点NA的电位成为复位电位，由此使液晶元件106的显示工作复位。
在时刻T3，使布线121的电位为“L”、布线122的电位为“H”、布线125的电位为“L”、布线126的电位为“L”，由此晶体管102变为非导通，校正数据(Vp)被保持于节点NM。
在时刻T4，使布线121的电位为“L”、布线122的电位为“L”、布线125的电位为“L”、布线126的电位为“L”，由此晶体管101变为非导通，由此结束校正数据(Vp)的写入工作。
接着，参照图12C说明图像数据(Vs)的校正工作及液晶元件106的显示工作。
在时刻T11，使布线121的电位为“L”、布线122的电位为“H”、布线124的电位为“L”、布线126的电位为“L”，由此晶体管101变为导通，通过电容器104的电容耦合，布线125的电位被附加到节点NM的电位。也就是说，节点NM变为图像数据(Vs)加上校正数据(Vp)的电位(Vs+Vp)。
在时刻T12，使布线121的电位为“L”、布线122的电位为“L”、布线124的电位为“L”、布线126的电位为“L”，由此晶体管101变为非导通，节点NM的电位固定为Vs+Vp。
在时刻T13，使布线121的电位为“L”、布线122的电位为“L”、布线124的电位为“L”、布线126的电位为“H”，由此晶体管103变为导通，节点NA的电位变为Vs+Vp，液晶元件106进行显示工作。严格地说，节点NA的电位相当于Vs+Vp减去晶体管112的阈值电压(Vth)，这里，Vth为可以忽略不计的极小值。
以上是图像数据(Vs)的校正工作及液晶元件106的显示工作的说明。注意，虽然可以连续地进行之前说明的校正数据(Vp)的写入工作与图像数据(Vs)的输入工作，但是优选先对所有像素写入校正数据(Vp)之后再进行图像数据(Vs)的输入工作。如上所述，在本发明的一个方式中，由于可以同时对多个像素供给相同的图像数据，所以通过先对所有的像素写入校正数据(Vp)来提高工作速度。
本实施方式可以与其他实施方式等所记载的结构适当地组合而实施。
(实施方式2)
本实施方式对使用液晶元件的显示装置的结构例进行说明。注意，在本实施方式中省略实施方式1已说明的有关校正的工作及功能。
图13A至图13C示出能够用于本发明的一个方式的显示装置的结构。
在图13A中，以围绕设置在第一衬底4001上的显示部215的方式设置密封剂4005，显示部215被密封剂4005及第二衬底4006密封。
显示部215设置有包括实施方式1所示的像素的像素阵列。
在图13A中，扫描线驱动电路221a、信号线驱动电路231a、信号线驱动电路232a及共通线驱动电路241a都包括设置在印刷电路板4041上的多个集成电路4042。集成电路4042由单晶半导体或多晶半导体形成。信号线驱动电路231a及信号线驱动电路232a具有实施方式1所示的列驱动器的功能。扫描线驱动电路221a具有实施方式1所示的行驱动器的功能。共通线驱动电路241a具有对实施方式1所示的公共布线供给规定电位的功能。
通过FPC(Flexibleprintedcircuit：柔性印刷电路)4018向扫描线驱动电路221a、共通线驱动电路241a、信号线驱动电路231a及信号线驱动电路232a供应各种信号及电位。
包括于扫描线驱动电路221a及共通线驱动电路241a中的集成电路4042具有对显示部215供应选择信号的功能。包括在信号线驱动电路231a及信号线驱动电路232a中的集成电路4042具有对显示部215供应图像数据的功能。集成电路4042被安装在与由第一衬底4001上的密封剂4005围绕的区域不同的区域中。
注意，对集成电路4042的连接方法没有特别的限制，可以使用引线键合法、COG(Chip On Glass)法、TCP(Tape Carrier Package)法以及COF(Chip On Film)法等。
图13B示出利用COG法安装包含于信号线驱动电路231a及信号线驱动电路232a中的集成电路4042的例子。另外，通过将驱动电路的一部分或整体形成在形成有显示部215的衬底上，可以形成系统整合型面板(system-on-panel)。
图13B示出将扫描线驱动电路221a及共通线驱动电路241a形成在形成有显示部215的衬底上的例子。通过同时形成驱动电路与显示部215内的像素电路，可以减少构件数。由此，可以提高生产率。
另外，在图13B中，以围绕设置在第一衬底4001上的显示部215、扫描线驱动电路221a以及共通线驱动电路241a的方式设置密封剂4005。显示部215、扫描线驱动电路221a及共通线驱动电路241a上设置有第二衬底4006。由此，显示部215、扫描线驱动电路221a及共通线驱动电路241a通过第一衬底4001、密封剂4005及第二衬底4006与显示元件密封在一起。
虽然图13B中示出另行形成信号线驱动电路231a及信号线驱动电路232a并将其安装至第一衬底4001的例子，但是本发明的一个方式不局限于该结构，也可以另行形成扫描线驱动电路并进行安装，或者另行形成信号线驱动电路的一部分或扫描线驱动电路的一部分并进行安装。另外，如图13C所示也可以将信号线驱动电路231a及信号线驱动电路232a形成在形成有显示部215的衬底上。
此外，显示装置有时包括显示元件为密封状态的面板和在该面板中安装有包括控制器的IC等的模块。
设置于第一衬底上的显示部及扫描线驱动电路包括多个晶体管。
外围驱动电路所包括的晶体管及显示部的像素电路所包括的晶体管的结构既可以具有相同的结构又可以具有不同的结构。外围驱动电路所包括的晶体管既可以都具有相同的结构，又可以组合两种以上的结构。同样地，像素电路所包括的晶体管既可以都具有相同的结构，又可以组合两种以上的结构。
另外，可以在第二衬底4006上设置输入装置4200。图13A和图13B所示的对显示装置设置输入装置4200的结构能够用作触摸屏。
对本发明的一个方式的触摸屏所包括的感测元件(也称为传感元件)没有特别的限制。还可以将能够检测出手指、触屏笔等检测对象的接近或接触的各种传感器用作感测元件。
例如，作为传感器的方式，可以利用静电电容式、电阻膜式、表面声波式、红外线式、光学式、压敏式等各种方式。
在本实施方式中，以包括静电电容式的感测元件的触摸屏为例进行说明。
作为静电电容式，有表面型静电电容式、投影型静电电容式等。另外，作为投影型静电电容式，有自电容式、互电容式等。优选使用互电容式，因为可以同时进行多点感测。
本发明的一个方式的触摸屏可以采用贴合了分别制造的显示装置和感测元件的结构、在支撑显示元件的衬底和对置衬底中的一方或双方设置有构成感测元件的电极等的结构等各种各样的结构。
图14A和图14B示出触摸屏的一个例子。图14A是触摸屏4210的立体图。图14B是输入装置4200的立体示意图。注意，为了明确起见，只示出典型的构成要素。
触摸屏4210具有贴合了分别制造的显示装置与感测元件的结构。
触摸屏4210包括重叠设置的输入装置4200和显示装置。
输入装置4200包括衬底4263、电极4227、电极4228、多个布线4237、多个布线4238及多个布线4239。例如，电极4227可以与布线4237或布线4239电连接。另外，电极4228可以与布线4239电连接。FPC4272b可以与多个布线4237及多个布线4238分别电连接。FPC4272b可以设置有IC4273b。
显示装置的第一衬底4001与第二衬底4006间可以设置触摸传感器。当在第一衬底4001与第二衬底4006之间设置触摸传感器时，除了静电电容式触摸传感器之外还可以使用利用光电转换元件的光学式触摸传感器。
图15是沿着图13B中的点划线N1-N2的截面图。图15所示的显示装置包括电极4015，该电极4015与FPC4018的端子通过各向异性导电层4019电连接。另外，在图15中，电极4015在形成于绝缘层4112、绝缘层4111及绝缘层4110的开口中与布线4014电连接。
电极4015与第一电极层4030使用同一导电层形成，布线4014与晶体管4010及晶体管4011的源电极及漏电极使用同一导电层形成。
另外，设置在第一衬底4001上的显示部215和扫描线驱动电路221a包括多个晶体管。在图15中，示出显示部215中的晶体管4010及扫描线驱动电路221a中的晶体管4011。虽然图15中作为晶体管4010及晶体管4011示出底栅极型晶体管，但是也可以使用顶栅极型晶体管。
在图15中，在晶体管4010及晶体管4011上设置有绝缘层4112。
另外，晶体管4010及晶体管4011设置在绝缘层4102上。另外，晶体管4010及晶体管4011包括形成在绝缘层4111上的电极4017。电极4017可以用作背栅电极。
另外，图15所示的显示装置包括电容器4020。电容器4020包括与晶体管4010的栅电极以同一工序形成的电极4021以及与源电极及漏电极以同一工序形成的电极。这些电极隔着绝缘层4103彼此重叠。
一般而言，考虑在像素部中配置的晶体管的泄漏电流等设定在显示装置的像素部中设置的电容器的容量以使其能够在指定期间保持电荷。电容器的容量考虑晶体管的关态电流等设定即可。
设置在显示部215中的晶体管4010与显示元件电连接。图15是作为显示元件使用液晶元件的液晶显示装置的一个例子。在图15中，作为显示元件的液晶元件4013包括第一电极层4030、第二电极层4031以及液晶层4008。注意，以夹持液晶层4008的方式设置有被用作取向膜的绝缘层4032及绝缘层4033。第二电极层4031设置在第二衬底4006一侧，第一电极层4030与第二电极层4031隔着液晶层4008重叠。
作为液晶元件4013，可采用使用各种模式的液晶元件。例如，可以使用采用VA(Vertical Alignment：垂直取向)模式、TN(Twisted Nematic：扭曲向列)模式、IPS(In-Plane-Switching：平面切换)模式、ASM(Axially Symmetric Aligned Micro-cell：轴对称排列微单元)模式、OCB(Optically Compensated Bend：光学补偿弯曲)模式、FLC(Ferroelectric Liquid Crystal：铁电性液晶)模式、AFLC(AntiFerroelectric LiquidCrystal：反铁电液晶)模式、ECB(Electrically Controlled Birefringence：电控双折射)模式、VA-IPS(Vertical Alignment In-Plane-Switching：垂直取向平面切换)模式、宾主模式等的液晶元件。
另外，也可以对本实施方式所示的液晶显示装置使用常黑型液晶显示装置，例如采用垂直取向(VA)模式的透过型液晶显示装置。作为垂直取向模式，可以使用MVA(Multi-Domain Vertical Alignment：多象限垂直取向)模式、PVA(Patterned VerticalAlignment：垂直取向构型)模式、ASV(Advanced Super View：高级超视觉)模式等。
液晶元件是利用液晶的光学调制作用来控制光的透过或非透过的元件。液晶的光学调制作用由施加到液晶的电场(水平电场、垂直电场或倾斜方向电场)控制。作为用于液晶元件的液晶可以使用热致液晶、低分子液晶、高分子液晶、高分子分散型液晶(PDLC:Polymer Dispersed Liquid Crystal：聚合物分散液晶)、铁电液晶、反铁电液晶等。这些液晶材料根据条件呈现出胆甾相、近晶相、立方相、手向列相、各向同性相等。
虽然图15示出具有垂直电场方式的液晶元件的液晶显示装置的例子，但是也可以将本发明的一个方式用于具有水平电场方式的液晶元件的液晶显示装置。在采用水平电场方式的情况下，也可以使用不使用取向膜的呈现蓝相的液晶。蓝相是液晶相的一种，是指当使胆甾液晶的温度上升时即将从胆甾相转变到均质相之前出现的相。因为蓝相只在窄的温度范围内出现，所以将其中混合了5wt％以上的手征试剂的液晶组合物用于液晶层4008，以扩大温度范围。由于包含呈现蓝相的液晶和手征试剂的液晶组成物的响应速度快，并且其具有光学各向同性。此外，包含呈现蓝相的液晶和手征试剂的液晶组成物不需要取向处理，并且视角依赖性小。另外，由于不需要设置取向膜而不需要摩擦处理，因此可以防止由于摩擦处理而引起的静电破坏，并可以降低制造工序中的液晶显示装置的不良、破损。
间隔物4035是通过对绝缘层选择性地进行蚀刻而得到的柱状间隔物，并且它是为控制第一电极层4030和第二电极层4031之间的间隔(单元间隙)而设置的。注意，还可以使用球状间隔物。
此外，根据必要，可以适当地设置黑矩阵(遮光层)、着色层(滤色片)、偏振构件、相位差构件、抗反射构件等的光学构件(光学衬底)等。例如，也可以使用利用偏振衬底以及相位差衬底的圆偏振。此外，作为光源，也可以使用背光或侧光等。作为上述背光或侧光，也可以使用Micro-LED等。
在图15所示的显示装置中，在第二衬底4006和第二电极层4031之间设置有遮光层4132、着色层4131及绝缘层4133。
作为能够用于遮光层4132的材料，可以举出碳黑、钛黑、金属、金属氧化物或包含多个金属氧化物的固溶体的复合氧化物等。遮光层4132也可以为包含树脂材料的膜或包含金属等无机材料的薄膜。另外，也可以对遮光层4132使用包含着色层4131的材料的膜的叠层膜。例如，可以采用包含用于使某个颜色的光透过的着色层4131的材料的膜与包含用于使其他颜色的光透过的着色层4131的材料的膜的叠层结构。通过使着色层4131与遮光层4132的材料相同，除了可以使用相同的设备以外，还可以实现工序简化，因此是优选的。
作为能够用于着色层4131的材料，可以举出金属材料、树脂材料、包含颜料或染料的树脂材料等。遮光层4132及着色层4131的形成方法可以与上述各层的形成方法同样地进行即可。例如，可以利用喷墨法等。
另外，图15所示的显示装置包括绝缘层4111及绝缘层4104。作为绝缘层4111及绝缘层4104，使用不易使杂质元素透过的绝缘层。通过由绝缘层4111和绝缘层4104夹持晶体管的半导体层，可以防止来自外部的杂质的混入。
此外，由于晶体管容易因静电等而损坏，所以优选设置用来保护驱动电路的保护电路。保护电路优选使用非线性元件构成。
本实施方式可以与其他实施方式等所记载的结构适当地组合而实施。
(实施方式3)
在本实施方式中，参照附图说明可以置换为上述实施方式所示的各晶体管而使用的晶体管的一个例子。
可以使用底栅型晶体管或顶栅型晶体管等的各种方式的晶体管来制造本发明的一个方式的显示装置。因此，可以根据现有的生产线容易置换所使用的半导体层的材料或晶体管结构。
[底栅型晶体管]
图16A1是底栅型晶体管的一种的沟道保护型晶体管810的截面图。在图16A1中，晶体管810形成在衬底771上。此外，晶体管810在衬底771上隔着绝缘层772包括电极746。另外，在电极746上隔着绝缘层726包括半导体层742。电极746可以被用作栅电极。绝缘层726可以被用作栅极绝缘层。
另外，在半导体层742的沟道形成区上包括绝缘层741。此外，在绝缘层726上以与半导体层742的一部分接触的方式包括电极744a及电极744b。电极744a可以用作源电极和漏电极中的一个。电极744b用作源电极和漏电极中的另一个。电极744a的一部分及电极744b的一部分形成在绝缘层741上。
绝缘层741可以被用作沟道保护层。通过在沟道形成区上设置绝缘层741，可以防止在形成电极744a及电极744b时半导体层742被露出。由此，可以防止在形成电极744a及电极744b时半导体层742的沟道形成区被蚀刻。根据本发明的一个方式，可以实现电特性良好的晶体管。
另外，晶体管810在电极744a、电极744b及绝缘层741上包括绝缘层728，在绝缘层728上包括绝缘层729。
当将氧化物半导体用于半导体层742时，优选将能够从半导体层742的一部分中夺取氧而产生氧缺陷的材料用于电极744a及电极744b的至少与半导体层742接触的部分。半导体层742中的产生氧缺陷的区域的载流子浓度增加，该区域n型化而成为n型区域(n+层)。因此，该区域能够被用作源区域或漏区域。当将氧化物半导体用于半导体层742时，作为能够从半导体层742中夺取氧而产生氧缺陷的材料的一个例子，可以举出钨、钛等。
通过在半导体层742中形成源区域及漏区域，可以降低电极744a及电极744b与半导体层742的接触电阻。因此，可以使场效应迁移率及阈值电压等晶体管的电特性良好。
当将硅等半导体用于半导体层742时，优选在半导体层742与电极744a之间及半导体层742与电极744b之间设置被用作n型半导体或p型半导体的层。用作n型半导体或p型半导体的层可以被用作晶体管的源区域或漏区域。
绝缘层729优选使用具有防止杂质从外部扩散到晶体管中或者降低杂质的扩散的功能的材料形成。此外，根据需要也可以省略绝缘层729。
图16A2所示的晶体管811与晶体管810之间的不同之处在于：晶体管811在绝缘层729上包括可用作背栅电极的电极723。电极723可以使用与栅电极746同样的材料及方法形成。
一般而言，背栅电极使用导电层来形成，并以半导体层的沟道形成区被栅电极与背栅电极夹住的方式设置。因此，背栅电极可以具有与栅电极同样的功能。背栅电极的电位可以与栅电极相等，也可以为接地电位(GND电位)或任意电位。另外，通过不跟栅电极联动而独立地改变背栅电极的电位，可以改变晶体管的阈值电压。
电极746及电极723都可以被用作栅电极。因此，绝缘层726、绝缘层728及绝缘层729都可以被用作栅极绝缘层。另外，也可以将电极723设置在绝缘层728与绝缘层729之间。
注意，当将电极746和电极723中的一个称为“栅电极”时，将另一个称为“背栅电极”。例如，在晶体管811中，当将电极723称为“栅电极”时，将电极746称为“背栅电极”。另外，当将电极723用作“栅电极”时，晶体管811是顶栅型晶体管之一种。此外，有时将电极746和电极723中的一个称为“第一栅电极”，有时将另一个称为“第二栅电极”。
通过隔着半导体层742设置电极746以及电极723并将电极746及电极723的电位设定为相同，半导体层742中的载流子流过的区域在厚度方向上更加扩大，所以载流子的移动量增加。其结果是，晶体管811的通态电流增大，并且场效应迁移率也增高。
因此，晶体管811是相对于占有面积具有较大的通态电流的晶体管。即，可以相对于所要求的通态电流缩小晶体管811的占有面积。根据本发明的一个方式，可以缩小晶体管的占有面积。因此，根据本发明的一个方式，可以实现集成度高的半导体装置。
另外，由于栅电极及背栅电极使用导电层形成，因此具有防止在晶体管的外部产生的电场影响到形成沟道的半导体层的功能(尤其是对静电等的电场遮蔽功能)。另外，当将背栅电极形成得比半导体层大以使用背栅电极覆盖半导体层时，能够提高电场遮蔽功能。
另外，通过使用具有遮光性的导电膜形成背栅电极，能够防止光从背栅电极一侧入射到半导体层。由此，能够防止半导体层的光劣化，并防止晶体管的阈值电压漂移等电特性劣化。
根据本发明的一个方式，可以实现可靠性良好的晶体管。另外，可以实现可靠性良好的半导体装置。
图16B1示出作为底栅型的晶体管之一的沟道保护型晶体管820的截面图。晶体管820具有与晶体管810大致相同的结构，而不同之处在于：绝缘层741覆盖半导体层742的端部。另外，在选择性地去除绝缘层741的重叠于半导体层742的部分而形成的开口部中，半导体层742与电极744a电连接。另外，在选择性地去除绝缘层741的重叠于半导体层742的部分而形成的其他开口部中，半导体层742与电极744b电连接。绝缘层741的与沟道形成区重叠的区域可以被用作沟道保护层。
图16B2所示的晶体管821与晶体管820的不同之处在于：晶体管821在绝缘层729上包括可以被用作背栅电极的电极723。
通过设置绝缘层741，可以防止在形成电极744a及电极744b时半导体层742露出。因此，可以防止在形成电极744a及电极744b时半导体层742被薄膜化。
另外，与晶体管810及晶体管811相比，晶体管820及晶体管821的电极744a与电极746之间的距离及电极744b与电极746之间的距离更长。因此，可以减少产生在电极744a与电极746之间的寄生电容。此外，可以减少产生在电极744b与电极746之间的寄生电容。根据本发明的一个方式，可以提供一种电特性良好的晶体管。
图16C1所示的晶体管825是底栅型晶体管之一的沟道蚀刻型晶体管。在晶体管825中，不使用绝缘层741形成电极744a及电极744b。因此，在形成电极744a及电极744b时露出的半导体层742的一部分有时被蚀刻。另一方面，由于不设置绝缘层741，可以提高晶体管的生产率。
图16C2所示的晶体管826与晶体管825的不同之处在于：晶体管826在绝缘层729上具有可以用作背栅电极的电极723。
[顶栅极型晶体管]
图17A1所示的晶体管842是顶栅型晶体管之一。电极744a及电极744b在形成于绝缘层728及绝缘层729中的开口与半导体层742电连接。
另外，如图17A3所示，去除不与电极746重叠的绝缘层726的一部分，以电极746及剩余的绝缘层726为掩模将杂质755引入到半导体层742，由此可以在半导体层742中以自对准(self-alignment)的方式形成杂质区域。晶体管842包括绝缘层726超过电极746的端部延伸的区域。在对半导体层742引入杂质755时，半导体层742的通过绝缘层726被引入杂质755的区域的杂质浓度低于不通过绝缘层726被引入杂质755的区域。因此，在半导体层742的不与电极746重叠的区域中形成LDD(Lightly Doped Drain：轻掺杂漏极)区域。
图17A2所示的晶体管843与晶体管842的不同之处在于晶体管843包括电极723。晶体管843包括形成在衬底771上的电极723。电极723具有隔着绝缘层772与半导体层742层叠的区域。电极723可以用作背栅电极。
另外，如图17B1所示的晶体管844及图17B2所示的晶体管845那样，也可以完全去除不与电极746重叠的区域的绝缘层726。另外，如图17C1所示的晶体管846及图17C2所示的晶体管847那样，也可以不去除绝缘层726。
在晶体管842至晶体管847中，也可以在形成电极746之后以电极746为掩模而将杂质755引入到半导体层742，由此在半导体层742中自对准地形成杂质区域。根据本发明的一个方式，可以实现电特性良好的晶体管。另外，根据本发明的一个方式，可以实现集成度高的半导体装置。
本实施方式可以与其他实施方式等所记载的结构适当地组合而实施。
(实施方式4)
在本实施方式中，对能够用于上述实施方式中示出的行驱动器12、列驱动器13、17、电路14、15等的半导体装置进行说明。以下示出的半导体装置可以用作存储装置。
在本实施方式中，作为使用氧化物半导体的存储装置的一个例子，对DOSRAM(注册商标)进行说明。“DOSRAM”源于Dynamic Oxide Semiconductor Random Access Memory。DOSRAM是指如下存储装置：存储单元为1T1C(一个晶体管和一个电容器)型单元；写入用晶体管为使用氧化物半导体的晶体管。
参照图18对DOSRAM1000的叠层结构例进行说明。在DOSRAM1000中，进行数据的读出的读出放大器部1002与存储数据的单元阵列部1003层叠。
如图18所示，读出放大器部1002设置有位线BL、Si晶体管Ta10、Ta11。Si晶体管Ta10、Ta11在单晶硅片中包括半导体层。Si晶体管Ta10、Ta11构成读出放大器并与位线BL电连接。
单元阵列部1003包括多个存储单元1001。存储单元1001包括晶体管Tw1及电容器C1。在单元阵列部1003中，两个晶体管Tw1共用半导体层。半导体层与位线BL通过未图示的导电体电连接。
图18所示的叠层结构可以用于通过层叠多个包括晶体管群的电路形成的各种半导体装置。
图18中的金属氧化物、绝缘体、导电体等可以为单层或叠层。在制造这些层时，可以使用溅射法、分子束外延(MBE：Molecular Beam Epitaxy)法、脉冲激光烧蚀(PLA：PulsedLaser Ablation)法、化学气相沉积(CVD：Chemical Vapor Deposition)法、原子层沉积(ALD)法等各种成膜方法。CVD法包括等离子体CVD法、热CVD法、有机金属CVD法等。
在此，晶体管Tw1的半导体层由金属氧化物(氧化物半导体)构成。在此，示出半导体层由3层的金属氧化物层构成的例子。半导体层优选由含有In、Ga及Zn的金属氧化物构成。
在此，通过对金属氧化物添加形成氧缺陷的元素或者与氧缺陷键合的元素，金属氧化物的载流子密度可能增大而被低电阻化。例如，通过选择性地使使用金属氧化物的半导体层低电阻化，可以在半导体层中设置源区域或漏区域。
另外，作为使金属氧化物低电阻化的元素，典型的有硼或磷。另外，也可以使用氢、碳、氮、氟、硫、氯、钛、稀有气体元素等。作为稀有气体元素的典型例子有氦、氖、氩、氪及氙等。该元素的浓度可以利用二次离子质谱分析法(SIMS：SecondaryIonMassSpectrometry)等进行测量。
尤其是，硼及磷可以使用非晶硅或低温多晶硅的生产线的装置，所以是优选的。可以使用已有的设置，由此可以降低设备投资。
例如，包括被选择性地低电阻化的半导体层的晶体管可以使用伪栅极形成。具体而言，在半导体层上设置伪栅极，将该伪栅极用作掩模，对半导体层添加使该半导体层低电阻化的元素。也就是说，该元素被添加到半导体层的不与伪栅极重叠的区域中，由此形成被低电阻化的区域。作为该元素的添加方法，可以使用：对离子化了的源气体进行质量分离而添加的离子注入法；不对离子化了的源气体进行质量分离而添加的离子掺杂法；以及等离子体浸没离子注入法等。
作为用于导电体的导电材料，有如下材料：以掺杂有磷等杂质元素的多晶硅为代表的半导体；镍硅化物等硅化物；钼、钛、钽、钨、铝、铜、铬、钕、钪等金属；或以上述金属为成分的金属氮化物(氮化钽、氮化钛、氮化钼、氮化钨)等。另外，也可以使用铟锡氧化物、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物、添加有氧化硅的铟锡氧化物等导电材料。
作为可以用于绝缘体的绝缘材料，有氮化铝、氧化铝、氮氧化铝、氧氮化铝、氧化镁、氮化硅、氧化硅、氮氧化硅、氧氮化硅、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪、氧化钽、硅酸铝等。在本说明书等中，氧氮化物是指氧含量大于氮含量的化合物，氮氧化物是指氮含量大于氧含量的化合物。
本实施方式可以与其他实施方式等所记载的结构适当地组合而实施。
(实施方式5)
在本实施方式中，说明能够用于在实施方式1中说明的电路14等的被用作神经网络的半导体装置的结构例。
如图19A所示，神经网络NN可以由输入层IL、输出层OL及中间层(隐藏层)HL构成。输入层IL、输出层OL及中间层HL都包括一个或多个神经元(单元)。注意，中间层HL可以为一层或两层以上。包括两层以上的中间层HL的神经网络可以被称为DNN(深度神经网络)，使用深度神经网络的学习可以被称为深度学习。
输入层IL的各神经元被输入输入数据，中间层HL的各神经元被输入前一层或后一层的神经元的输出信号，输出层OL的各神经元被输入前一层的神经元的输出信号。注意，各神经元既可以与前一层和后一层的所有神经元连结(全连结)，又可以与部分神经元连结。
图19B示出利用神经元的运算的例子。在此，示出神经元N及向神经元N输出信号的前一层的两个神经元。神经元N被输入前一层的神经元的输出x1及前一层的神经元的输出x2。在神经元N中，算出输出x1与权重w1的乘法结果(x1w1)和输出x2与权重w2的乘法结果(x2w2)之总和x1w1+x2w2，然后根据需要对其加偏压b，从而得到值a＝x1w1+x2w2+b。值a被激活函数h变换，输出信号y＝h(a)从神经元N输出。
如此，利用神经元的运算包括对前一层的神经元的输出与权重之积进行加法的运算，即积和运算(上述x1w1+x2w2)。该积和运算既可以通过程序在软件上进行，又可以通过硬件进行。在通过硬件进行积和运算时，可以使用积和运算电路。作为该积和运算电路，既可以使用数字电路，又可以使用模拟电路。
在作为积和运算电路使用模拟电路时，可以因积和运算电路的电路规模的缩小或向存储器访问的次数的减少而实现处理速度的提高及功耗的降低。
积和运算电路既可以由Si晶体管构成，又可以由OS晶体管构成。尤其是，因为OS晶体管具有极小的关态电流，所以优选用作构成积和运算电路的模拟存储器的晶体管。注意，也可以由Si晶体管和OS晶体管的双方构成积和运算电路。下面，说明具有积和运算电路的功能的半导体装置的结构例。
〈半导体装置的结构例〉
图20示出具有进行神经网络的运算的功能的半导体装置MAC的结构例。半导体装置MAC具有进行对应于神经元间的连结强度(权重)的第一数据与对应于输入数据的第二数据的积和运算的功能。注意，第一数据及第二数据分别可以为模拟数据或多值数据(分散数据)。此外，半导体装置MAC具有使用激活函数对利用积和运算得到的数据进行变换的功能。
半导体装置MAC包括单元阵列CA、电流源电路CS、电流镜电路CM、电路WDD、电路WLD、电路CLD、偏置电路OFST及激活函数电路ACTV。
单元阵列CA包括多个存储单元MC及多个存储单元MCref。图20示出单元阵列CA包括m行n列(m和n为1以上的整数)的存储单元MC(MC[1，1]至[m，n])及m个存储单元MCref(MCref[1]至[m])的结构例。存储单元MC具有储存第一数据的功能。此外，存储单元MCref具有储存用于积和运算的参考数据的功能。注意，参考数据可以为模拟数据或多值数据。
存储单元MC[i，j](i为1以上且m以下的整数，j为1以上且n以下的整数)连接于布线WL[i]、布线RW[i]、布线WD[j]及布线BL[j]。此外，存储单元MCref[i]连接于布线WL[i]、布线RW[i]、布线WDref及布线BLref。在此，将流在存储单元MC[i，j]与布线BL[j]间的电流记载为IMC[i，j]，将流在存储单元MCref[i]与布线BLref间的电流记载为IMCref[i]。
图21示出存储单元MC及存储单元MCref的具体结构例。虽然在图21中作为典型例子示出存储单元MC[1，1]、[2，1]及存储单元MCref[1]、[2]，但是在其他存储单元MC及存储单元MCref中可以使用同样的结构。存储单元MC及存储单元MCref都包括晶体管Tr11、Tr12、电容器C11。在此，说明晶体管Tr11及晶体管Tr12为n沟道型晶体管的情况。
在存储单元MC中，晶体管Tr11的栅极连接于布线WL，源极和漏极中的一个连接于晶体管Tr12的栅极及电容器C11的第一电极，源极和漏极中的另一个连接于布线WD。晶体管Tr12的源极和漏极中的一个连接于布线BL，源极和漏极中的另一个连接于布线VR。电容器C11的第二电极连接于布线RW。布线VR具有供应预定电位的功能。在此，作为一个例子，说明从布线VR供应低电源电位(接地电位等)的情况。
将与晶体管Tr11的源极和漏极中的一个、晶体管Tr12的栅极以及电容器C11的第一电极连接的节点称为节点NM。此外，将存储单元MC[1，1]、[2，1]的节点NM分别称为节点NM[1，1]、[2，1]。
存储单元MCref也具有与存储单元MC同样的结构。但是，存储单元MCref连接于布线WDref代替布线WD并连接于布线BLref代替布线BL。此外，在存储单元MCref[1]、[2]中，将连接于晶体管Tr11的源极和漏极中的一个、晶体管Tr12的栅极及电容器C11的第一电极的节点分别记载为节点NMref[1]、[2]。
节点NM和节点NMref分别被用作存储单元MC和存储单元MCref的保持节点。节点NM保持第一数据，节点NMref保持参考数据。另外，电流IMC[1，1]、IMC[2，1]分别从布线BL[1]流到存储单元MC[1，1]、[2，1]的晶体管Tr12。另外，电流IMCref[1]、IMCref[2]分别从布线BLref流到存储单元MCref[1]、[2]的晶体管Tr12。
由于晶体管Tr11具有保持节点NM或节点NMref的电位的功能，所以晶体管Tr11的关态电流优选小。因此，作为晶体管Tr11，优选使用关态电流极小的OS晶体管。由此，可以抑制节点NM或节点NMref的电位变动而提高运算精度。此外，可以将刷新节点NM或节点NMref的电位的工作的频率抑制为低，由此可以降低功耗。
对晶体管Tr12没有特别的限制，例如可以使用Si晶体管或OS晶体管等。在作为晶体管Tr12使用OS晶体管的情况下，能够使用与晶体管Tr11相同的制造装置制造晶体管Tr12，从而可以抑制制造成本。注意，晶体管Tr12可以为n沟道型晶体管或p沟道型晶体管。
电流源电路CS连接于布线BL[1]至[n]及布线BLref。电流源电路CS具有向布线BL[1]至[n]及布线BLref供应电流的功能。注意，供应到布线BL[1]至[n]的电流值也可以与供应到布线BLref的电流值不同。在此，将从电流源电路CS供应到布线BL[1]至[n]的电流记载为IC，将从电流源电路CS供应到布线BLref的电流记载为ICref。
电流镜电路CM包括布线IL[1]至[n]及布线ILref。布线IL[1]至[n]分别连接于布线BL[1]至[n]，布线ILref连接于布线BLref。在此，布线IL[1]至[n]与布线BL[1]至[n]的连接部分记载为节点NP[1]至[n]。此外，布线ILref与布线BLref的连接部分记载为节点NPref。
电流镜电路CM具有将对应于节点NPref的电位的电流ICM流到布线ILref的功能及还将该电流ICM流到布线IL[1]至[n]的功能。图20示出电流ICM从布线BLref排出到布线ILref且电流ICM从布线BL[1]至[n]排出到布线IL[1]至[n]的例子。将从电流镜电路CM通过布线BL[1]至[n]流到单元阵列CA的电流记载为IB[1]至[n]。此外，将从电流镜电路CM通过布线BLref流到单元阵列CA的电流记载为IBref。
电路WDD连接于布线WD[1]至[n]及布线WDref。电路WDD具有将对应于储存在存储单元MC中的第一数据的电位供应到布线WD[1]至[n]的功能。另外，电路WDD具有将对应于储存在存储单元MCref中的参考数据的电位供应到布线WDref的功能。电路WLD与布线WL[1]至[m]连接。电路WLD具有将选择写入数据的存储单元MC或存储单元MCref的信号供应到布线WL[1]至[m]的功能。电路CLD与布线RW[1]至[m]连接。电路CLD具有将对应于第二数据的电位供应到布线RW[1]至[m]的功能。
偏置电路OFST连接于布线BL[1]至[n]及布线OL[1]至[n]。偏置电路OFST具有检测出从布线BL[1]至[n]流到偏置电路OFST的电流量及/或从布线BL[1]至[n]流到偏置电路OFST的电流的变化量的功能。此外，偏置电路OFST具有将检测结果输出到布线OL[1]至[n]的功能。注意，偏置电路OFST既可以将对应于检测结果的电流输出到布线OL，又可以将对应于检测结果的电流变换为电压而将其输出到布线OL。将流在单元阵列CA与偏置电路OFST之间的电流记载为Iα[1]至[n]。
图22示出偏置电路OFST的结构例。图22所示的偏置电路OFST包括电路OC[1]至[n]。电路OC[1]至[n]都包括晶体管Tr21、晶体管Tr22、晶体管Tr23、电容器C21及电阻元件R1。各元件的连接关系如图22所示。注意，将连接于电容器C21的第一电极及电阻元件R1的第一端子的节点称为节点Na。另外，将连接于电容器C21的第二电极、晶体管Tr21的源极和漏极中的一个及晶体管Tr22的栅极的节点称为节点Nb。
布线VrefL具有供应电位Vref的功能，布线VaL具有供应电位Va的功能，布线VbL具有供应电位Vb的功能。布线VDDL具有供应电位VDD的功能，布线VSSL具有供应电位VSS的功能。在此，说明电位VDD是高电源电位且电位VSS是低电源电位的情况。布线RST具有供应用来控制晶体管Tr21的导通状态的电位的功能。由晶体管Tr22、晶体管Tr23、布线VDDL、布线VSSL及布线VbL构成源极跟随电路。
接着，说明电路OC[1]至[n]的工作例子。注意，虽然在此作为典型例子说明电路OC[1]的工作例子，但是电路OC[2]至[n]也可以与此同样地工作。首先，当第一电流流到布线BL[1]时，节点Na的电位成为对应于第一电流与电阻元件R1的电阻值的电位。此时，晶体管Tr21处于开启状态，电位Va被供应到节点Nb。然后，晶体管Tr21成为关闭状态。
接着，当第二电流流到布线BL[1]时，节点Na的电位变为对应于第二电流与电阻元件R1的电阻值的电位。此时，晶体管Tr21处于关闭状态，节点Nb处于浮动状态，因此在节点Na的电位变化时节点Nb的电位由于电容耦合而变化。在此，在节点Na的电位变化为△VNa且电容耦合系数为1时，节点Nb的电位为Va+△VNa。在晶体管Tr22的阈值电压为Vth时，从布线OL[1]输出电位Va+△VNa-Vth。在此，通过满足Va＝Vth，可以从布线OL[1]输出电位△VNa。
电位△VNa根据从第一电流到第二电流的变化量、电阻元件R1的电阻值及电位Vref决定。在此，已知电阻元件R1的电阻值和电位Vref，由此可以求得从电位△VNa流到布线BL的电流的变化量。
如上所述，对应于通过偏置电路OFST检测出的电流量及/或电流的变化量的信号通过布线OL[1]至[n]输入到激活函数电路ACTV。
激活函数电路ACTV连接于布线OL[1]至[n]和布线NIL[1]至[n]。激活函数电路ACTV具有进行运算以根据预定的激活函数变换从偏置电路OFST输入的信号的功能。作为激活函数，例如可以使用sigmoid函数、tanh函数、softmax函数、ReLU函数及阈值函数等。被激活函数电路ACTV变换的信号作为输出数据输出到布线NIL[1]至[n]。
〈半导体装置的工作例子〉
能够使用上述半导体装置MAC对第一数据和第二数据进行积和运算。下面，说明进行积和运算时的半导体装置MAC的工作例子。
图23示出半导体装置MAC的工作例子的时序图。图23示出图21中的布线WL[1]、布线WL[2]、布线WD[1]、布线WDref、节点NM[1，1]、节点NM[2，1]、节点NMref[1]、节点NMref[2]、布线RW[1]及布线RW[2]的电位推移、以及电流IB[1]-Iα[1]和电流IBref的值的推移。电流IB[1]-Iα[1]相当于从布线BL[1]流到存储单元MC[1，1]、[2，1]的电流之总和。
虽然在此着眼于在图21中作为典型例子示出的存储单元MC[1，1]、[2，1]及存储单元MCref[1]、[2]而说明其工作，但是其他存储单元MC及存储单元MCref也可以进行同样的工作。
[第一数据的存储]
首先，在时刻T01-T02，布线WL[1]的电位成为高电平，布线WD[1]的电位成为比接地电位(GND)大VPR-VW[1，1]的电位，布线WDref的电位成为比接地电位大VPR的电位。布线RW[1]及布线RW[2]的电位成为标准电位(REFP)。注意，电位VW[1，1]对应于储存在存储单元MC[1，1]中的第一数据。此外，电位VPR对应于参考数据。因此，存储单元MC[1，1]及存储单元MCref[1]所具有的晶体管Tr11成为开启状态，节点NM[1，1]的电位成为VPR-VW[1，1]，节点NMref[1]的电位成为VPR。
此时，从布线BL[1]流到存储单元MC[1，1]的晶体管Tr12的电流IMC[1，1]，0能够以如下算式表示。在此，k是取决于晶体管Tr12的沟道长度、沟道宽度、迁移率以及栅极绝缘膜的电容等的常数。此外，Vth为晶体管Tr12的阈值电压。
IMC[1，1]，0＝k(VPR-VW[1，1]-Vth)2 (E1)
此外，从布线BLref流到存储单元MCref[1]的晶体管Tr12的电流IMCref[1]，0能够以如下算式表示。
IMCref[1]，0＝k(VPR-Vth)2 (E2)
接着，在时刻T02-T03，布线WL[1]的电位成为低电平。因此，存储单元MC[1，1]及存储单元MCref[1]所具有的晶体管Tr11成为关闭状态，节点NM[1，1]及节点NMref[1]的电位被保持。
如上所述，作为晶体管Tr11，优选使用OS晶体管。由此，可以抑制晶体管Tr11的泄漏电流而正确地保持节点NM[1，1]及节点NMref[1]的电位。
接着，在时刻T03-T04，布线WL[2]的电位成为高电平，布线WD[1]的电位成为比接地电位大VPR-VW[2，1]的电位，布线WDref的电位成为比接地电位大VPR的电位。注意，电位VW[2，1]对应于储存在存储单元MC[2，1]中的第一数据。因此，存储单元MC[2，1]及存储单元MCref[2]所具有的晶体管Tr11成为开启状态，节点NM[2，1]的电位成为VPR-VW[2，1]，节点NMref[2]的电位成为VPR。
此时，从布线BL[1]流到存储单元MC[2，1]的晶体管Tr12的电流IMC[2，1]，0能够以如下算式表示。
IMC[2，1]，0＝k(VPR-VW[2，1]-Vth)2 (E3)
此外，从布线BLref流到存储单元MCref[2]的晶体管Tr12的电流IMCref[2]，0能够以如下算式表示。
IMCref[2]，0＝k(VPR-Vth)2 (E4)
接着，在时刻T04-T05，布线WL[2]的电位成为低电平。因此，存储单元MC[2，1]及存储单元MCref[2]所具有的晶体管Tr11成为关闭状态，节点NM[2，1]及节点NMref[2]的电位被保持。
通过上述工作，在存储单元MC[1，1]、[2，1]中储存第一数据，存储单元MCref[1]、[2]中储存参考数据。
在此，在时刻T04-T05，考虑流到布线BL[1]和布线BLref的电流。向布线BLref从电流源电路CS供应电流。流过布线BLref的电流排出到电流镜电路CM及存储单元MCref[1]、[2]。将从电流源电路CS供应到布线BLref的电流称为ICref，将从布线BLref排出到电流镜电路CM的电流称为ICM，0，此时满足下式。
ICref-ICM，0＝IMCref[1]，0+IMCref[2]，0 (E5)
向布线BL[1]从电流源电路CS供应电流。流过布线BL[1]的电流排出到电流镜电路CM及存储单元MC[1，1]、[2，1]。另外，电流从布线BL[1]流到偏置电路OFST。将从电流源电路CS供应到布线BL[1]的电流称为IC，0，将从布线BL[1]流到偏置电路OFST的电流称为Iα，0，此时满足下式。
IC-ICM，0＝IMC[1，1]，0+IMC[2，1]，0+Iα，0 (E6)
[第一数据和第二数据的积和运算]
接着，在时刻T05-T06，布线RW[1]的电位比标准电位大VX[1]。此时，电位VX[1]被供应到存储单元MC[1，1]及存储单元MCref[1]的各电容器C11，晶体管Tr12的栅极电位因电容耦合而上升。注意，电位VX[1]对应于供应到存储单元MC[1，1]及存储单元MCref[1]的第二数据。
晶体管Tr12的栅极的电位的变化量相当于布线RW的电位的变化乘以根据存储单元的结构决定的电容耦合系数的值。电容耦合系数根据电容器C11的电容、晶体管Tr12的栅极电容以及寄生电容等而算出。下面，为了方便起见，说明布线RW的电位的变化量与晶体管Tr12的栅极的电位的变化量相等的情况，即说明电容耦合系数为1的情况。实际上，考虑电容耦合系数决定电位VX，即可。
当电位VX[1]被供应到存储单元MC[1，1]及存储单元MCref[1]的电容器C11时，节点NM[1，1]及节点NMref[1]的电位都上升VX[1]。
在此，在时刻T05-T06，从布线BL[1]流到存储单元MC[1，1]的晶体管Tr12的电流IMC[1，1]，1能够以如下算式表示。
IMC[1，1]，1＝k(VPR-VW[1，1]+VX[1]-Vth)2 (E7)
也就是说，通过向布线RW[1]供应电位VX[1]，从布线BL[1]流到存储单元MC[1，1]的晶体管Tr12的电流增加△IMC[1，1]＝IMC[1，1]，1-IMC[1，1]，0。
此外，在时刻T05-T06，从布线BLref流到存储单元MCref[1]的晶体管Tr12的电流IMCref[1]，1能够以如下算式表示。
IMCref[1]，1＝k(VPR+VX[1]-Vth)2 (E8)
也就是说，通过向布线RW[1]供应电位VX[1]，从布线BLref流到存储单元MCref[1]的晶体管Tr12的电流增加△IMCref[1]＝IMCref[1]，1-IMCref[1]，0。
另外，考虑流到布线BL[1]和布线BLref的电流。向布线BLref从电流源电路CS供应电流ICref。流过布线BLref的电流排出到电流镜电路CM及存储单元MCref[1]、[2]。将从布线BLref排出到电流镜电路CM的电流称为ICM，1，此时满足下式。
ICref-ICM，1＝IMCref[1]，1+IMCref[2]，1 (E9)
向布线BL[1]从电流源电路CS供应电流IC。流过布线BL[1]的电流排出到电流镜电路CM及存储单元MC[1，1]、[2，1]。再者，电流从布线BL[1]流到偏置电路OFST。将从布线BL[1]流到偏置电路OFST的电流称为Iα，1，此时满足下式。
IC-ICM，1＝IMC[1，1]，1+IMC[2，1]，1+Iα，1 (E10)
根据算式(E1)至算式(E10)，能够以下式表示电流Iα，0与电流Iα，1之差(差异电流△Iα)。
△Iα＝Iα，1-Iα，0＝2kVW[1，1]VX[1] (E11)
如此，差异电流△Iα表示对应于电位VW[1，1]与VX[1]之积的值。
然后，在时刻T06-T07，布线RW[1]的电位成为标准电位，节点NM[1，1]及节点NMref[1]的电位与时刻T04-T05同样。
接着，在时刻T07-T08，布线RW[1]的电位成为比标准电位大VX[1]的电位，布线RW[2]的电位成为比标准电位大VX[2]的电位。因此，电位VX[1]被供应到存储单元MC[1，1]及存储单元MCref[1]的电容器C11，因电容耦合而节点NM[1，1]及节点NMref[1]的电位都上升VX[1]。另外，电位VX[2]被供应到存储单元MC[2，1]及存储单元MCref[2]的电容器C11，因电容耦合而节点NM[2，1]及节点NMref[2]的电位都上升VX[2]。
在此，在时刻T07-T08，从布线BL[1]流到存储单元MC[2，1]的晶体管Tr12的电流IMC[2，1]，1能够以如下算式表示。
IMC[2，1]，1＝k(VPR-VW[2，1]+VX[2]-Vth)2 (E12)
也就是说，通过向布线RW[2]供应电位VX[2]，从布线BL[1]流到存储单元MC[2，1]的晶体管Tr12的电流增加△IMC[2，1]＝IMC[2，1]，1-IMC[2，1]，0。
此外，在时刻T07-T08，从布线BLref流到存储单元MCref[2]的晶体管Tr12的电流IMCref[2]，1能够以如下算式表示。
IMCref[2]，1＝k(VPR+VX[2]-Vth)2 (E13)
也就是说，通过向布线RW[2]供应电位VX[2]，从布线BLref流到存储单元MCref[2]的晶体管Tr12的电流增加△IMCref[2]＝IMCref[2]，1-IMCref[2]，0。
另外，考虑流到布线BL[1]和布线BLref的电流。向布线BLref从电流源电路CS供应电流ICref。流过布线BLref的电流排出到电流镜电路CM及存储单元MCref[1]、[2]。将从布线BLref排出到电流镜电路CM的电流称为ICM，2，此时满足下式。
ICref-ICM，2＝IMCref[1]，1+IMCref[2]，1 (E14)
向布线BL[1]从电流源电路CS供应电流IC。流过布线BL[1]的电流排出到电流镜电路CM及存储单元MC[1，1]、[2，1]。再者，电流从布线BL[1]流到偏置电路OFST。将从布线BL[1]流到偏置电路OFST的电流称为Iα，2，此时满足下式。
IC-ICM，2＝IMC[1，1]，1+IMC[2，1]，1+Iα，2 (E15)
根据算式(E1)至算式(E8)及算式(E12)至算式(E15)，能够以下式表示电流Iα，0与电流Iα，2之差(差异电流△Iα)。
△Iα＝Iα，2-Iα，0＝2k(VW[1，1]VX[1]+VW[2，1]VX[2]) (E16)
如此，差异电流△Iα表示对应于对电位VW[1，1]与电位VX[1]之积和电位VW[2，1]与电位VX[2]之积进行加法的结果的值。
然后，在时刻T08-T09，布线RW[1]、[2]的电位成为标准电位，节点NM[1，1]、[2，1]及节点NMref[1]、[2]的电位与时刻T04-T05同样。
如算式(E11)和算式(E16)所示，输入到偏置电路OFST的差异电流△Iα可以从包括对应于第一数据(权重)的电位VW与对应于第二数据(输入数据)的电位VX之乘积项的算式算出。也就是说，通过使用偏置电路OFST对差异电流△Iα进行测量，可以获得第一数据与第二数据的积和运算的结果。
注意，虽然在上述说明中着眼于存储单元MC[1，1]、[2，1]及存储单元MCref[1]、[2]，但是可以任意设定存储单元MC及存储单元MCref的数量。在将存储单元MC及存储单元MCref的行数m设定为任意数量i的情况下，能够以下式表示差异电流△Iα。
△Iα＝2kΣiVW[i，1]VX[i] (E17)
此外，通过使存储单元MC及存储单元MCref的列数n增加，可以使并行的积和运算的数量增加。
如上所述，通过使用半导体装置MAC，可以对第一数据和第二数据进行积和运算。另外，通过使用图21所示的存储单元MC及存储单元MCref的结构，可以使用以晶体管的数量较少的方式构成积和运算电路。由此，可以缩小半导体装置MAC的电路规模。
在将半导体装置MAC用于利用神经网络的运算时，可以使存储单元MC的行数m对应于供应到一个神经元的输入数据的数量并使存储单元MC的列数n对应于神经元的数量。例如，考虑在图19A所示的中间层HL中进行使用半导体装置MAC的积和运算的情况。此时，可以将存储单元MC的行数m设定为从输入层IL供应的输入数据的数量(输入层IL的神经元的数量)并将存储单元MC的列数n设定为中间层HL的神经元的数量。
注意，对使用半导体装置MAC的神经网络的结构没有特别的限制。例如，半导体装置MAC可以用于卷积神经网络(CNN)、递归神经网络(RNN)、自动编码器及玻尔兹曼机(包括限制玻尔兹曼机)等。
如上所述，通过使用半导体装置MAC，可以进行神经网络的积和运算。再者，通过将图21所示的存储单元MC及存储单元MCref用于单元阵列CA，可以提供运算精度高、功耗低或电路规模小的集成电路。
本实施方式可以与其他实施方式等所记载的结构适当地组合而实施。
(实施方式6)
作为能够使用本发明的一个方式的显示装置的电子设备，可以举出显示器件、个人计算机、具备记录媒体的图像存储装置及图像再现装置、移动电话、包括便携式游戏机的游戏机、便携式数据终端、电子书阅读器、拍摄装置诸如视频摄像机或数码相机等、护目镜型显示器(头戴式显示器)、导航系统、音频再现装置(汽车音响系统、数字音频播放器等)、复印机、传真机、打印机、多功能打印机、自动柜员机(ATM)以及自动售货机等。图24A至图24F示出这些电子设备的具体例子。
图24A是移动电话机，该移动电话机包括框体951、显示部952、操作按钮953、外部连接端口954、扬声器955、麦克风956、照相机957等。该移动电话机在显示部952中包括触摸传感器。通过用手指或触屏笔等触摸显示部952可以进行打电话或输入文字等所有操作。框体951及显示部952具有柔性，在如图24A所示那样地使用时能够弯曲框体951及显示部952。通过将本发明的一个方式的显示装置用于显示部952，可以进行高品质显示。
图24B是便携式数据终端，该便携式数据终端包括框体911、显示部912、扬声器913及照相机919等。通过利用显示部912的触摸屏功能可以输入或输出数据。通过将本发明的一个方式的显示装置用于显示部912，可以进行高品质显示。
图24C是电视机，该电视机包括框体971、显示部973、操作键974、扬声器975、通信用连接端子976及光电传感器977等。显示部973设置有触摸传感器，可以进行输入操作。通过将本发明的一个方式的显示装置用于显示部973，可以进行高品质显示。
图24D是信息处理终端，该信息处理终端包括框体901、显示部902、显示部903及传感器904等。显示部902及显示部903由一个显示面板构成且具有柔性。此外，框体901也具有柔性，由此如附图所示那样可以将该信息处理终端折叠而使用，并且可以使该信息处理终端成为如平板终端那样的平板状而使用。传感器904可以检测框体901的形状，例如，当框体被弯曲时，可以切换显示部902及显示部903的显示。通过将本发明的一个方式的显示装置用于显示部902及显示部903，可以进行高品质显示。
图24E是数码相机，该数码相机包括框体961、快门按钮962、麦克风963、显示部965、操作键966、扬声器967、变焦钮968、透镜969等。通过将本发明的一个方式的显示装置用于显示部965，可以进行高品质显示。
图24F是数字标牌，其具有大型显示部922。数字标牌例如可以安装于柱子921的侧面。通过将本发明的一个方式的显示装置用于显示部922，可以进行高品质显示。
本实施方式可以与其他实施方式等所记载的结构适当地组合而实施。
符号说明
11：像素、11a：像素、11b：像素、11c：像素、11d：像素、11e：像素、12：行驱动器、13：列驱动器、14：电路、15：电路、17：列驱动器、101：晶体管、102：晶体管、103：晶体管、104：电容器、105：电容器、106：液晶元件、107：晶体管、112：晶体管、121：布线、122：布线、124：布线、125：布线、126：布线、130：布线、131：电源线、132：公共布线、133：公共布线、141：开关、142：开关、143：开关、144：开关、215：显示部、221a：扫描线驱动电路、231a：信号线驱动电路、232a：信号线驱动电路、241a：共通线驱动电路、723：电极、726：绝缘层、728：绝缘层、729：绝缘层、741：绝缘层、742：半导体层、744a：电极、744b：电极、746：电极、755：杂质、771：衬底、772：绝缘层、810：晶体管、811：晶体管、820：晶体管、821：晶体管、825：晶体管、830：晶体管、840：晶体管、842：晶体管、843：晶体管、844：晶体管、845：晶体管、846：晶体管、847：晶体管、901：框体、902：显示部、903：显示部、904：传感器、911：框体、912：显示部、913：扬声器、919：照相机、921：柱子、922：显示部、951：框体、952：显示部、953：操作按钮、954：外部连接端口、955：扬声器、956：麦克风、957：照相机、961：框体、962：快门按钮、963：麦克风、965：显示部、966：操作键、967：扬声器、968：变焦钮、969：透镜、971：框体、973：显示部、974：操作键、975：扬声器、976：通信用连接端子、977：光传感器、1000：DOSRAM、1001：存储单元、1002：读出放大器部、1003：单元阵列部、4001：衬底、4005：密封剂、4006：衬底、4008：液晶层、4010：晶体管、4011：晶体管、4013：液晶元件、4014：布线、4015：电极、4017：电极、4018：FPC、4019：各向异性导电层、4020：电容器、4021：电极、4030：电极层、4031：电极层、4032：绝缘层、4033：绝缘层、4035：间隔物、4041：印刷电路板、4042：集成电路、4102：绝缘层、4103：绝缘层、4104：绝缘层、4110：绝缘层、4111：绝缘层、4112：绝缘层、4131：着色层、4132：遮光层、4133：绝缘层、4200：输入装置、4210：触摸屏、4227：电极、4228：电极、4237：布线、4238：布线、4239：布线、4263：衬底、4272b：FPC、4273b：IC
本申请基于2017年9月15日提交到日本专利局的日本专利申请No.2017-177462、2017年10月13日提交到日本专利局的日本专利申请No.2017-199264、2018年2月22日提交到日本专利局的日本专利申请No.2018-029287以及2018年4月11日提交到日本专利局的日本专利申请No.2018-075819，通过引用将其完整内容并入在此。

Claims (9)

1.一种包括像素的显示装置，所述像素包括：
第一晶体管、第二晶体管、第三晶体管、第一电容器、第二电容器以及显示元件，
其中，所述第一晶体管的源极和漏极中的一个电连接于所述第一电容器的一个电极，
其中，所述第一电容器的另一个电极电连接于所述第二晶体管的源极和漏极中的一个及所述第三晶体管的源极和漏极中的一个，并且
其中，所述第三晶体管的所述源极和所述漏极中的另一个电连接于所述第二电容器的一个电极及所述显示元件。
2.一种包括像素的显示装置，所述像素包括：
第一晶体管、第二晶体管、第一电容器、第二电容器以及显示元件，
其中，所述第一晶体管的源极和漏极中的一个电连接于所述第一电容器的一个电极，并且
其中，所述第一电容器的另一个电极电连接于所述第二晶体管的源极和漏极中的一个、所述第二电容器的一个电极及所述显示元件。
3.一种包括像素的显示装置，所述像素包括：
第一晶体管、第二晶体管、第一电容器以及显示元件，
其中，所述第一晶体管的源极和漏极中的一个电连接于所述第一电容器的一个电极，并且
其中，所述第一电容器的另一个电极电连接于所述第二晶体管的源极和漏极中的一个及所述显示元件。
4.根据权利要求1至3中任一项所述的显示装置，
其中所述像素还包括第四晶体管，
其中所述第四晶体管的源极和漏极中的一个电连接于所述显示元件，并且
其中所述第四晶体管的所述源极和所述漏极中的另一个电连接于被构成为供应恒电位的布线。
5.根据权利要求1所述的显示装置，其中所述第三晶体管的沟道形成区包括包含In和Zn的金属氧化物。
6.根据权利要求1至3中任一项所述的显示装置，其中所述第二晶体管的沟道形成区包括包含In和Zn的金属氧化物。
7.根据权利要求1至3中任一项所述的显示装置，其中所述显示元件为液晶元件。
8.根据权利要求1至3中任一项所述的显示装置，
其中所述第二晶体管的所述源极和所述漏极中的另一个电连接于被构成为供应校正数据的布线，并且
其中所述第一晶体管的所述源极和所述漏极中的另一个电连接于被构成为供应图像数据的布线。
9.一种包括权利要求1至3中任一项所述的显示装置的电子设备。
CN201880058514.9A 2017-09-15 2018-09-04 显示装置及电子设备 Pending CN111052213A (zh)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP2017-177462 2017-09-15
JP2017177462 2017-09-15
JP2017-199264 2017-10-13
JP2017199264 2017-10-13
JP2018029287 2018-02-22
JP2018-029287 2018-02-22
JP2018-075819 2018-04-11
JP2018075819 2018-04-11
PCT/IB2018/056715 WO2019053549A1 (en) 2017-09-15 2018-09-04 DISPLAY DEVICE AND ELECTRONIC DEVICE

Publications (1)

Publication Number Publication Date
CN111052213A true CN111052213A (zh) 2020-04-21

Family

ID=65722465

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880058514.9A Pending CN111052213A (zh) 2017-09-15 2018-09-04 显示装置及电子设备

Country Status (6)

Country Link
US (2) US11302278B2 (zh)
JP (1) JP7430980B2 (zh)
KR (2) KR20230170155A (zh)
CN (1) CN111052213A (zh)
TW (2) TWI810206B (zh)
WO (1) WO2019053549A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021164092A1 (zh) * 2020-02-18 2021-08-26 深圳市华星光电半导体显示技术有限公司 像素驱动电路及其驱动方法、显示面板

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112018005219T5 (de) 2017-11-02 2020-06-18 Semiconductor Energy Laboratory Co., Ltd. Anzeigevorrichtung und elektronisches Gerät
WO2019092540A1 (en) 2017-11-09 2019-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
KR20240018693A (ko) 2017-12-06 2024-02-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치, 전자 기기, 및 동작 방법
WO2019123064A1 (ja) 2017-12-21 2019-06-27 株式会社半導体エネルギー研究所 表示装置、及び電子機器
JP7278962B2 (ja) 2017-12-22 2023-05-22 株式会社半導体エネルギー研究所 表示装置および電子機器
JPWO2019123089A1 (ja) 2017-12-22 2020-12-24 株式会社半導体エネルギー研究所 表示装置、半導体装置、及び電子機器
WO2019135147A1 (ja) 2018-01-05 2019-07-11 株式会社半導体エネルギー研究所 表示装置、表示モジュール、及び電子機器
CN111656430B (zh) 2018-02-01 2022-07-26 株式会社半导体能源研究所 显示装置及电子设备
US11183137B2 (en) 2018-02-23 2021-11-23 Semiconductor Energy Laboratory Co., Ltd. Operation method of display apparatus
JP7246365B2 (ja) 2018-03-06 2023-03-27 株式会社半導体エネルギー研究所 表示装置および電子機器
KR20200139701A (ko) 2018-03-30 2020-12-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2019207404A1 (ja) 2018-04-26 2019-10-31 株式会社半導体エネルギー研究所 半導体装置
US11430404B2 (en) 2018-05-25 2022-08-30 Semiconductor Energy Laboratory Co., Ltd. Display device including pixel and electronic device
CN208141792U (zh) 2018-05-28 2018-11-23 北京京东方技术开发有限公司 移位寄存器单元、电路结构、驱动电路及显示装置
US11521996B2 (en) 2018-07-20 2022-12-06 Semiconductor Energy Laboratory Co., Ltd. Imaging panel comprising a photoelectric conversion element and a first pixel circuit, and imaging device
US11508307B2 (en) 2018-09-12 2022-11-22 Semiconductor Energy Laboratory Co., Ltd. Method for operating display device
WO2020128721A1 (ja) 2018-12-19 2020-06-25 株式会社半導体エネルギー研究所 表示装置および電子機器
CN113228327A (zh) 2018-12-26 2021-08-06 株式会社半导体能源研究所 显示装置及电子设备
KR20210116657A (ko) 2019-02-05 2021-09-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
TW202114264A (zh) 2019-08-29 2021-04-01 日商半導體能源研究所股份有限公司 顯示裝置
JPWO2021099880A1 (zh) * 2019-11-21 2021-05-27
KR20210106053A (ko) * 2020-02-19 2021-08-30 삼성디스플레이 주식회사 표시 장치
US11500614B2 (en) 2020-05-11 2022-11-15 International Business Machines Corporation Stacked FET multiply and accumulate integrated circuit
KR20220027382A (ko) * 2020-08-26 2022-03-08 삼성디스플레이 주식회사 표시 장치
US11800698B2 (en) 2021-08-17 2023-10-24 International Business Machines Corporation Semiconductor structure with embedded capacitor

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101377913A (zh) * 2007-08-30 2009-03-04 索尼株式会社 显示装置、其驱动方法和电子设备
CN101446723A (zh) * 2007-11-26 2009-06-03 三星电子株式会社 液晶显示器
JP2011150010A (ja) * 2010-01-19 2011-08-04 Seiko Epson Corp 電気光学装置、電気光学装置の駆動方法、電子機器
US20110279427A1 (en) * 2010-05-14 2011-11-17 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic appliance
JP2012058335A (ja) * 2010-09-06 2012-03-22 Seiko Epson Corp 電気光学装置および電子機器
CN102737586A (zh) * 2011-03-29 2012-10-17 三星电子株式会社 像素电路及其驱动方法
CN102763153A (zh) * 2009-11-06 2012-10-31 夏普株式会社 显示装置
US20130057532A1 (en) * 2011-09-05 2013-03-07 Young-Hak Lee Pixel circuit of organic light emitting diode display device
JP2013242575A (ja) * 2013-06-24 2013-12-05 Semiconductor Energy Lab Co Ltd 液晶表示装置
US9182643B1 (en) * 2014-05-27 2015-11-10 Apple Inc. Display having pixel circuits with adjustable storage capacitors
CN106462020A (zh) * 2014-04-25 2017-02-22 夏普株式会社 液晶显示装置

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3533074B2 (ja) 1997-10-20 2004-05-31 日本電気株式会社 Ｖｒａｍ機能内蔵のｌｅｄパネル
JP3475938B2 (ja) 2000-05-26 2003-12-10 セイコーエプソン株式会社 電気光学装置の駆動方法、電気光学装置の駆動回路、電気光学装置および電子機器
TW518552B (en) 2000-08-18 2003-01-21 Semiconductor Energy Lab Liquid crystal display device, method of driving the same, and method of driving a portable information device having the liquid crystal display device
TWI221268B (en) 2001-09-07 2004-09-21 Semiconductor Energy Lab Light emitting device and method of driving the same
JP2003215536A (ja) * 2002-01-21 2003-07-30 Sharp Corp 液晶表示装置およびその駆動方法
US20060001614A1 (en) 2004-07-02 2006-01-05 Wei-Chieh Hsueh Apparatus for refreshing voltage data in display pixel circuit and organic light emitting diode display using the same
KR20060109343A (ko) 2005-04-15 2006-10-19 세이코 엡슨 가부시키가이샤 전자 회로, 그 구동 방법, 전기 광학 장치, 및 전자 기기
TWI429327B (zh) 2005-06-30 2014-03-01 Semiconductor Energy Lab 半導體裝置、顯示裝置、及電子設備
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998373A3 (en) * 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
WO2008026350A1 (fr) * 2006-08-30 2008-03-06 Sharp Kabushiki Kaisha Dispositif d'affichage
TWI589006B (zh) * 2008-11-07 2017-06-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR101671544B1 (ko) 2008-11-21 2016-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치 및 전자 기기
JP5310244B2 (ja) 2009-05-12 2013-10-09 ソニー株式会社 表示装置、表示方法
WO2011052367A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101874779B1 (ko) 2009-12-25 2018-07-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 메모리 장치, 반도체 장치, 및 전자 장치
KR101127582B1 (ko) * 2010-01-04 2012-03-27 삼성모바일디스플레이주식회사 화소 회로, 유기 전계 발광 표시 장치 및 그 구동 방법
JP2011145447A (ja) 2010-01-14 2011-07-28 Seiko Epson Corp 表示素子駆動回路、電気光学装置及び電子機器
JP2012145655A (ja) * 2011-01-07 2012-08-02 Canon Inc 画像表示装置及びその制御方法
JP5804732B2 (ja) 2011-03-04 2015-11-04 株式会社Ｊｏｌｅｄ 駆動方法、表示装置および電子機器
TWI451176B (zh) * 2011-05-23 2014-09-01 Au Optronics Corp 液晶顯示器及用來對液晶顯示器的像素充放電的方法
JP2013076812A (ja) 2011-09-30 2013-04-25 Sony Corp 画素回路、画素回路の駆動方法、表示装置、および、電子機器
TWI587261B (zh) 2012-06-01 2017-06-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的驅動方法
KR102006702B1 (ko) 2013-05-06 2019-10-01 엘지디스플레이 주식회사 유기 발광 다이오드 표시장치 및 그 구동 방법
JP2014224904A (ja) * 2013-05-16 2014-12-04 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 電気光学装置およびその駆動方法
KR102050268B1 (ko) * 2013-08-30 2019-12-02 엘지디스플레이 주식회사 유기 발광 표시 장치
JP6406926B2 (ja) 2013-09-04 2018-10-17 株式会社半導体エネルギー研究所 半導体装置
KR102140444B1 (ko) * 2013-11-06 2020-08-04 엘지디스플레이 주식회사 유기발광표시장치
JP6570825B2 (ja) * 2013-12-12 2019-09-04 株式会社半導体エネルギー研究所 電子機器
JP6521794B2 (ja) 2014-09-03 2019-05-29 株式会社半導体エネルギー研究所 半導体装置、及び電子機器
JP2017027012A (ja) 2015-07-24 2017-02-02 株式会社ジャパンディスプレイ 表示装置
US10140940B2 (en) * 2015-07-24 2018-11-27 Japan Display Inc. Display device
JP6665051B2 (ja) * 2016-07-25 2020-03-13 株式会社ジャパンディスプレイ 表示装置及びその駆動方法
JP6945986B2 (ja) 2016-10-28 2021-10-06 キヤノン株式会社 演算回路、その制御方法及びプログラム
US11054710B2 (en) 2017-08-11 2021-07-06 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP2019045613A (ja) 2017-08-31 2019-03-22 株式会社半導体エネルギー研究所 表示装置および電子機器
JP2019045614A (ja) 2017-08-31 2019-03-22 株式会社半導体エネルギー研究所 表示装置および電子機器
WO2019043483A1 (en) 2017-08-31 2019-03-07 Semiconductor Energy Laboratory Co., Ltd. DISPLAY DEVICE AND ELECTRONIC DEVICE

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101377913A (zh) * 2007-08-30 2009-03-04 索尼株式会社 显示装置、其驱动方法和电子设备
CN101446723A (zh) * 2007-11-26 2009-06-03 三星电子株式会社 液晶显示器
CN102763153A (zh) * 2009-11-06 2012-10-31 夏普株式会社 显示装置
JP2011150010A (ja) * 2010-01-19 2011-08-04 Seiko Epson Corp 電気光学装置、電気光学装置の駆動方法、電子機器
US20110279427A1 (en) * 2010-05-14 2011-11-17 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic appliance
JP2012058335A (ja) * 2010-09-06 2012-03-22 Seiko Epson Corp 電気光学装置および電子機器
CN102737586A (zh) * 2011-03-29 2012-10-17 三星电子株式会社 像素电路及其驱动方法
US20130057532A1 (en) * 2011-09-05 2013-03-07 Young-Hak Lee Pixel circuit of organic light emitting diode display device
JP2013242575A (ja) * 2013-06-24 2013-12-05 Semiconductor Energy Lab Co Ltd 液晶表示装置
CN106462020A (zh) * 2014-04-25 2017-02-22 夏普株式会社 液晶显示装置
US9182643B1 (en) * 2014-05-27 2015-11-10 Apple Inc. Display having pixel circuits with adjustable storage capacitors

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021164092A1 (zh) * 2020-02-18 2021-08-26 深圳市华星光电半导体显示技术有限公司 像素驱动电路及其驱动方法、显示面板

Also Published As

Publication number Publication date
TW202407678A (zh) 2024-02-16
KR20230170155A (ko) 2023-12-18
WO2019053549A1 (en) 2019-03-21
KR102614815B1 (ko) 2023-12-20
US20220230600A1 (en) 2022-07-21
US11694648B2 (en) 2023-07-04
JP7430980B2 (ja) 2024-02-14
KR20200047657A (ko) 2020-05-07
JP2019185000A (ja) 2019-10-24
TW201921331A (zh) 2019-06-01
US20200193928A1 (en) 2020-06-18
TWI810206B (zh) 2023-08-01
US11302278B2 (en) 2022-04-12

Similar Documents

Publication Publication Date Title
JP7430980B2 (ja) 表示装置および電子機器
CN111052215B (zh) 显示装置及电子设备
JP7232371B2 (ja) 表示装置
CN111328414B (zh) 显示装置及电子设备
JP7291631B2 (ja) 表示装置
JP7431358B2 (ja) 液晶表示装置及び電子機器
JP7477672B2 (ja) 表示装置
JP7176864B2 (ja) 表示装置および電子機器
KR102724767B1 (ko) 표시 장치 및 전자 기기
KR20240158381A (ko) 표시 장치 및 전자 기기

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination