CN102763153A - 显示装置 - Google Patents

Abstract

本发明提供一种显示装置，其不受阈值电压的偏差的影响，能够以低耗电保持像素电压。液晶电容元件(Clc)通过由像素电极(20)和对置电极(80)夹持而形成。对对置电极(80)施加对置电压(Vcom)。像素电极(20)、第一开关电路(22)的一端、第二开关电路(23)的一端、第二晶体管(T2)的第一端子形成内部节点(N1)。第一开关电路(22)的另一端与源极线(SL)连接。第二开关电路(23)的另一端与电压供给线(VSL)连接，包括晶体管(T1)和晶体管(T3)的串联电路，在晶体管(T1)的控制端子、晶体管(T2)的第二端子和升压电容元件(Cbst)的一端形成输出节点(N2)。升压电容元件(Csbt)的另一端与升压线(BST)连接，晶体管(T2)的控制端子与基准线(REF)连接，晶体管(T3)的控制端子与选择线(SEL)连接。

Description

显示装置

技术领域

本发明涉及像素电路和具备该像素电路的显示装置，特别是涉及有源矩阵型显示装置。

背景技术

便携式电话或便携式游戏机等便携用终端通常使用液晶显示装置作为其显示单元。另外，由于便携式电话等是由电池驱动的，所以迫切需要耗电的削减。因此，时刻和电池余量这样需要持续显示(常时显示)的信息，显示在反射型子面板上。另外，最近，出现了对在同一主面板上使基于全色显示的通常显示和反射型下的常时显示并存的需求。

图26表示通常的有源矩阵型液晶显示装置的像素电路的等效电路。另外，图27表示m×n像素的有源矩阵型液晶显示装置的电路配置例。另外，m、n均为2以上的整数。

如图27所示，在m根源极线SL1、SL2、……、SLm和n根扫描线GL1、GL2、……、GLn的各交点设置包括薄膜晶体管(TFT)的开关元件。在图26中，以源极线SL代表各源极线SL1、SL2、……、SLm，同样地，标注附图标记GL代表各扫描线GL1、GL2、……、GLn。

如图26所示，经由TFT将液晶电容元件Clc和辅助电容元件Cs并联连接。液晶电容元件Clc为在像素电极20和对置电极80之间设有液晶层的层叠结构。对置电极也称为共用(公共)电极。

另外，在图27中，对于各像素电路，只简单地示出了TFT和像素电极(黑色的矩形部分)。

辅助电容Cs的一端(一个电极)与像素电极20连接，另一端(另一个电极)与辅助电容线CSL连接，使保持在像素电极20上的像素数据的电压稳定。辅助电容Cs具有这样的效果，即抑制由于TFT的泄漏电流、黑显示和白显示下液晶电容元件Clc的电容因液晶分子所具有的介电常数各向异性而变动，以及经由像素电极和周边配线间的寄生电容产生的电压变动等原因，导致保持在像素电极上的像素数据的电压发生变动。通过依次控制扫描线的电压，与一根扫描线连接的TFT变成导通状态，以扫描线单位向各源极线供给的像素数据的电压被写入对应的像素电极。

在基于全色显示的通常显示中，即使在显示内容为静止图像的情况下，也能够按每一帧向相同像素反复写入相同的显示内容。这样，通过更新保持在像素电极上的像素数据的电压，将像素数据的电压变动抑制在最小限度，确保显示高品质的静止图像。

用于驱动液晶显示装置的耗电大体上通过用于由源极驱动器进行的源极线驱动的耗电来支配，大致由下面的数学式1所示的关系式表示。另外，在数学式1中，P表示耗电，f表示刷新率(每单位时间内一帧的刷新动作次数)，C表示由源极驱动器驱动的负载电容，V表示源极驱动器的驱动电压，n表示扫描线数，m表示源极线数。在此，刷新动作是指一边保持显示内容，一边经由源极线对像素电极施加电压的动作。

(数学式1)

P∝f·C·V²·n·m

但是，常时显示的情况下，显示内容为静止图像，因此不一定需要按每一帧更新像素数据的电压。因此，为了进一步削减液晶显示装置的耗电，降低该常时显示时的刷新频率。但是，当降低刷新频率时，由于TFT的泄漏电流，保持在像素电极上的像素数据电压发生变动。该电压变动变成各像素的显示亮度(液晶的透过率)的变动，观测到闪烁。另外，各帧期间的平均电位也降低，因此，可能导致不能得到充分的对比度等的显示品质的降低。

在此，在电池余量或时刻显示等静止图像的常时显示中，作为同时实现解决显示品质由于刷新频率降低而降低的问题和低耗电化的方法，公开了例如下述专利文献1所述的结构。在专利文献1公开的结构中，能够进行通过透过型和反射型这两功能进行的液晶显示，进一步，在能够进行基于反射型的液晶显示的像素区域内的像素电路具有存储部。该存储部将应该在反射型液晶显示部中显示的信息作为电压信号保持。在通过反射型进行液晶显示时，通过像素电路读取保持在存储部内的电压，来显示与该电压相应的信息。

在专利文献1中，上述存储部包括SRAM，上述电压信号保持静态，因此不需要刷新动作，能够同时实现显示品质的维持和低耗电化。

现有技术文献

专利文献

专利文献1：日本特开2007-334224号公报

发明内容

发明要解决的问题

但是，在便携式电话等使用的液晶显示装置中，采用上述结构的情况下，需要每个像素或每个像素组除具备通常动作时用于保持作为保持模拟信息的各像素数据的电压的辅助电容元件之外，还具备用于存储像素数据的存储部。由此，应该形成于构成液晶显示装置中的显示部的阵列基板(有源矩阵基板)的元件数和信号线数增加，因此透过模式下的开口率降低。另外，在与上述存储部一起设置用于交流驱动液晶的极性反转驱动电路的情况下，导致开口率的进一步降低。当像这样开口率由于元件数和信号线数的增加而降低时，通常显示模式下的显示图像的亮度降低。

另外，构成各像素电路的晶体管元件在其工艺中存在一定程度的阈值的偏差。由于该阈值的偏差也可能影响到像素电压。

本发明是鉴于上述问题点而完成的，其目的在于，提供一种显示装置，其不会导致开口率的降低，能够以低耗电防止液晶的劣化和显示品质的降低。特别是其目的在于，提供一种显示装置，其即使在包括由阈值的偏差引起该阈值小的晶体管元件的像素电路中，也能够维持写入后的像素电压。

解决问题的手段

为了实现上述目的，本发明的显示装置的特征在于：上述显示装置具有配置多个像素电路而成的像素电路组的显示装置，

上述像素电路包括：

显示元件部，其包括单位显示元件；

内部节点，其构成上述显示元件部的一部分，并保持对上述显示元件部施加的像素数据的电压；

第一开关电路，其经由至少规定的开关元件，将从数据信号线供给的上述像素数据的电压向上述内部节点传输；

第二开关电路，其将向规定的电压供给线供给的电压不经由上述规定的开关元件地向上述内部节点传输；和

控制电路，其将基于上述内部节点保持的上述像素数据的电压相应的规定的电压保持在第一电容元件的一端，并且控制上述第二开关电路的导通或非导通，

具有第一端子、第二端子以及控制上述第一端子与第二端子间的导通的控制端子的第一晶体管元件～第三晶体管元件中，上述第二开关电路具有上述第一晶体管元件和第三晶体管元件，上述控制电路具有上述第二晶体管元件，

上述第二开关电路包括上述第一晶体管元件和上述第三晶体管元件的串联电路，

上述控制电路包括上述第二晶体管元件和上述第一电容元件的串联电路，

上述第一开关电路的一端与上述数据信号线连接，

上述第二开关电路的一端与上述电压供给线连接，

上述第一开关电路和第二开关电路各自的另一端和上述第二晶体管元件的第一端子，与上述内部节点连接，

上述第一晶体管元件的控制端子、上述第二晶体管元件的第二端子和上述第一电容元件的一端相互连接，形成上述控制电路的输出节点，

上述第二晶体管元件的控制端子与第一控制线连接，

上述第三晶体管元件的控制端子与第二控制线连接，

上述第一电容元件的另一端与上述第三控制线连接，

上述规定的开关元件是具有第一端子、第二端子以及控制上述第一端子与第二端子间的导通的控制端子的第四晶体管元件，构成为上述控制端子与扫描信号线连接，

上述显示装置包括：分别驱动上述数据信号线的数据信号线驱动电路；分别驱动上述第一控制线和第二控制线的控制线驱动电路；和驱动上述扫描信号线的扫描信号线驱动电路，

对多个上述像素电路，进行使上述第二开关电路和上述控制电路工作以同时补偿上述内部节点的电压变动的自刷新动作时，

上述扫描信号线驱动电路对与上述像素电路组中包含的所有的上述像素电路连接的上述扫描信号线施加规定的电压，使上述第四晶体管元件为非导通状态，

上述控制线驱动电路，

对上述第二控制线施加使上述第三晶体管元件为非导通状态的规定的电压，并且对上述第一控制线施加第一控制电压，该第一控制电压在上述内部节点所保持的二值的像素数据的电压状态为第一电压状态的情况下，通过上述第二晶体管元件切断从上述第一电容元件的一端向上述内部节点的电流，在上述内部节点所保持的二值的像素数据的电压状态为第二电压状态的情况下，使上述第二晶体管元件为导通状态，

然后，通过对上述第三控制线施加第一升压电压，对上述第一电容元件的一端赋予由通过上述第一电容元件的电容耦合引起的电压变化，由此，在上述内部节点的电压为上述第一电压状态的情况下，不抑制上述电压变化，使上述第一晶体管元件为导通状态，

然后，通过将对上述第一控制线的施加电压变更为第二控制电压，上述内部节点的电压状态与上述第一电压状态或上述第二电压状态无关，通过上述第二晶体管元件，切断从上述第一电容元件的一端向上述内部节点的电流，

然后，将对上述第三控制线的施加电压变更为比上述第一升压电压更接近接地电压的第二升压电压，对上述第一电容元件的一端赋予由通过上述第一电容元件的电容耦合引起的电压变化，使上述输出节点的电位在接地电位的方向上移动，由此，在上述内部节点的电压为上述第一电压状态的情况下，继续使上述第一晶体管元件为导通状态，在上述内部节点的电压为上述第二电压状态的情况下，使上述第一晶体管元件为非导通状态，

然后，变更对上述第二控制线的施加电压，使上述第三晶体管元件为导通状态，向与作为上述自刷新动作的对象的多个上述像素电路连接的所有的上述电压供给线，供给上述第一电压状态的上述像素数据的电压。

这时，电压供给线也可以兼用作数据信号线。另外，像素电路还包括一端与上述内部节点连接，另一端与第四控制线连接的第二电容元件的情况下，也可以将上述电压供给线兼用作上述第四控制线。

发明的效果

根据本发明的结构，除了通常的写入动作以外，不通过写入动作，还能够执行使显示元件部两端间的电压的绝对值还原为前一个写入动作时的值的动作(自刷新动作)。特别是，根据本发明，通过施加一次脉冲电压，能够只使具备应该从多个像素电路的中还原到成为对象的灰度等级的电压状态的内部节点的像素电路自动刷新，能够进行在内部节点保持多电平的电压状态的状况下的自刷新动作。

在多个像素电路排列的情况下，通常的写入动作一般按每行执行。因此，最大需要以排列的像素电路的行数的程度驱动驱动器电路。与此相对，根据本发明的像素电路，通过进行自刷新动作，能够对配置的多个像素，在每个保持的电压状态下，一并执行刷新动作。因此，能够大幅削减从刷新动作开始到结束所需要的驱动器电路的驱动次数，实现低耗电。而且，不需要在像素电路内另外具备SRAM等存储部，因此，不会像现有技术那样大幅降低开口率。

而且，特别是根据本发明的结构，即使像素电路内的晶体管元件为阈值低的元件，也能够不受其影响，维持写入刚刚结束后的像素电压。其理由如下。

在本发明的显示装置进行的自刷新动作中，为如下结构：只在内部节点为第一电压状态(高电平电压)的情况下，从电压供给线供给第一电压状态的电压，在内部节点为第二电压状态(低电平电压)的情况下，不供给上述电压。由此，只对写入刚刚结束后的内部节点为第一电压状态的像素电路自动选择地执行刷新动作。但是，为了可靠地执行该动作，写入刚刚结束后的内部节点为第二电压状态的像素电路的情况下，需要是从电压供给线供给的第一电压状态的电压不向内部节点供给的电路结构。该控制通过第二开关电路的导通控制实现。

第二开关电路具有第三晶体管元件和第一晶体管元件。在自刷新动作时，不管内部节点的电压状态如何，都使第三晶体管元件导通后，从电压供给线供给第一电压状态的电压，因此上述第二开关电路的导通控制实质上通过第一晶体管元件的导通控制进行。

第一晶体管元件的导通控制通过由向第三控制线施加的施加电压使输出节点的电位发生变动来进行。内部节点为第一电压状态的情况下，通过在第二晶体管切断的状态下对第三控制线施加电压，使输出节点的电位向远离接地电位的方向移动，由此，使第一晶体管元件导通。另外，如果第一晶体管元件为N沟道型，则施加正的第一升压电压，以使输出节点的电位向正方向升高，如果为P沟道型，则施加负的第一升压电压，以使输出节点的电位向负方向降低即可。

另一方面，内部节点为第二电压状态的情况下，通过在使第二晶体管元件在从输出节点向内部节点的方向上导通的状态下对第三控制线施加电压，使输出节点的电位基本不变更，由此，使第一晶体管元件为非导通。

但是，即使内部节点为第二电压状态，在第一晶体管元件的阈值电压低的情况下，也会产生从电压供给线向内部节点的泄漏电流，由此，内部节点的电位可能变化。

因此，在本发明的结构中，在导通第三晶体管元件的初始阶段中，将第三控制线的施加电压变更为比第一升压电压更接近接地电压的第二升压电压，使输出节点的电位，即第一晶体管元件的控制端子的电位向接地电位侧移动，由此，在内部节点为第二电压状态的情况下，可靠地使第一晶体管元件为非导通。这时，内部节点为第一电压状态的情况下，输出节点的电位也向接地电位侧移动，但是在施加第一升压电压的时刻，输出节点的电位在远离接地电位的方向(若为N沟道型，则为正方向)上大幅移动，因此，虽然其电位稍微向接地电位侧移动，但是依然能够继续第一晶体管元件的导通状态。也就是说，作为第二升压电压，需要是在内部节点为第二电压状态的情况下，可靠地使第二晶体管元件为非导通，在内部节点为第一电压状态的情况下，使第二晶体管元件继续导通的值。

通过做成这样的结构，即使在第一晶体管元件的阈值电压低的情况下，通过对电压供给线施加第一电压状态的电压，不会对内部节点为第二电压状态的像素电路造成内部节点的电位变化，能够只对内部节点为第一电压状态的像素电路自动选择地执行刷新动作。

附图说明

图1是表示本发明的显示装置的概略结构的一例的框图；

图2是液晶显示装置的一部分截面概略结构图；

图3是表示本发明的显示装置的概略结构的一例的框图；

图4是表示像素电路的基本电路结构的电路图；

图5是表示第一类型的电路结构例的电路图；

图6是表示第一类型的其它电路结构例的电路图；

图7是表示第一类型的其它电路结构例的电路图；

图8是表示第二类型的电路结构例的电路图；

图9是表示第三类型的电路结构例的电路图；

图10是表示第四类型的电路结构例的电路图；

图11是表示第四类型的其它电路结构例的电路图；

图12是表示第四类型的其它电路结构例的电路图；

图13是表示第五类型的电路结构例的电路图；

图14是表示第六类型的电路结构例的电路图；

图15是表示第六类型的电路结构例的电路图；

图16是表示第六类型的电路结构例的电路图；

图17是第一、第四类型的像素电路的自刷新动作的时序图；

图18是第二、第五类型的像素电路的自刷新动作的时序图；

图19是第三、第六类型的像素电路的自刷新动作的时序图；

图20是第一类型的像素电路的常时显示模式时的写入动作的时序图；

图21是第四类型的像素电路的常时显示模式时的写入动作的时序图；

图22是表示常时显示模式下的写入动作和自刷新动作的执行程序的流程图；

图23是第一类型的像素电路的通常显示模式时的写入动作的时序图；

图24是表示本发明的像素电路的另外其它基本电路结构的电路图；

图25是表示本发明的像素电路的另外其它基本电路结构的电路图；

图26是通常的有源矩阵型液晶显示装置的像素电路的等效电路图；

图27是表示m×n像素的有源矩阵型液晶显示装置的电路配置例的框图。

具体实施方式

下面，参照附图，说明本发明的像素电路和显示装置的各实施方式。另外，对于与图26和图27相同的构成要素，标注相同的附图标记。

[第一实施方式]

在第一实施方式中，说明本发明的显示装置(下面，只称为“显示装置”)和包括在该显示装置中的像素电路的结构。

《显示装置》

图1表示显示装置1的概略结构。显示装置1包括：有源矩阵基板10、对置电极80、显示控制电路11、对置电极驱动电路12、源极驱动器13、栅极驱动器14和下述的各种信号线。有源矩阵基板10上，在行和列方向上分别配置多个像素电路2，形成有像素电路阵列。

另外，在图1中，为了避免附图变得繁琐，将像素电路2模块化后进行显示。另外，为了明确有源矩阵基板10上形成有各种信号线，为便于说明，将有源矩阵基板10图示在对置电极80的上侧。

在本实施方式中，显示装置1构成为能够使用相同的像素电路2，在通常显示模式和常时显示模式这两个显示模式下进行画面显示。通常显示模式利用在以全色显示的方式显示动态图像或静止图像的显示模式下，使用利用了背光源的透过型液晶显示。另一方面，本实施方式的常时显示模式是以像素电路单位进行二灰度等级(黑白)显示，将三个相邻的像素电路2分配到三原色(R、G、B)的各色，显示八色的显示模式。另外，在常时显示模式下，也能够再将相邻的三个像素电路组合成多组，通过面积灰度等级增加显示色的数量。另外，本实施方式的常时显示模式是能够利用透过型液晶显示或反射型液晶显示的技术。

在以下说明中，为了便于说明，将与一个像素电路2对应的最小显示单位称为“像素”，写入各像素电路的“像素数据”在以三原色(R、G、B)进行彩色显示的情况下变成各色的灰度等级数据。在除三原色以外还包括黑白的亮度数据进行彩色显示的情况下，该亮度数据也包括在像素数据中。

图2是表示有源矩阵基板10和对置电极80的关系的概略截面结构图，表示作为像素电路2的构成要素的显示元件部21(参照图4)的结构。有源矩阵基板10是透光性的透明基板，包括例如玻璃或塑料。

如图1所示，有源矩阵基板10上形成有包括各信号线的像素电路2。在图2中，代表像素电路2的构成要素，图示有像素电极20。像素电极20包括透光性的透明导电材料，例如ITO(铟锡氧化物)。

以与有源矩阵基板10相对的方式配置有透光性的对置基板81，液晶层75被保持在这两基板的间隙中。在两基板的外表面粘贴有偏振片(未图示)。

液晶层75在两基板的周边部分通过密封件74密封。在对置基板81，包括ITO等透光性的透明导电材料的对置电极80以与像素电极20相对的方式形成。该对置电极80以在对置基板81上大致扩展成一面的方式作为单一膜形成。在此，通过一个像素电极20、对置电极80和被夹持在一个像素电极20和对置电极80之间的液晶层75，形成单位液晶显示元件Clc(参照图4)。

另外，背光源装置(未图示)配置于有源矩阵基板10的背面侧，能够在从有源矩阵基板10向对置基板81的方向上放射光。

如图1所示，有源矩阵基板10上，在纵横方向上形成有多个信号线。而且，在纵向(列方向)延伸的m根源极线(SL1、SL2、……、SLm)和横向(行方向)延伸的n根栅极线(GL1、GL2、……、GLn)交叉的部位，呈矩阵状形成有多个像素电路2。m、n均为2以上的自然数。另外，用“源极线SL”代表各源极线，用“栅极线GL”代表各栅极线。

在此，源极线SL与“数据信号线”对应，栅极线GL与“扫描信号线”对应。另外，源极驱动器13与“数据信号线驱动电路”对应，栅极驱动器14与“扫描信号线驱动电路”对应，对置电极驱动电路12与“对置电极电压供给电路”对应，显示控制电路11的一部分与“控制线驱动电路”对应。

另外，在图1中，以显示控制电路11、对置电极驱动电路12分别独立于源极驱动器13、栅极驱动器14而存在的方式进行图示，但是，也可以构成为这些驱动器内包括显示控制电路11或对置电极驱动电路12。

在本实施方式中，作为驱动像素电路2的信号线，除了上述源极线SL和栅极线GL以外，还包括基准线REF、选择线SEL、辅助电容线CSL、电压供给线VSL和升压线BST。

电压供给线VSL可以如图1所示是独立的信号线，也能够与辅助电容线CSL、或源极线SL通用。在图1的结构中，图3表示电压供给线VSL与辅助电容线CSL或源极线SL通用的情况的结构。通过如图3那样使电压供给线VSL与辅助电容线CSL或源极线SL通用，能够减少有源矩阵基板10上应该配置的信号线的根数，能够提高各像素的开口率。

基准线REF、选择线SEL、升压线BST分别与“第一控制线”、“第二控制线”、“第三控制线”对应，由显示控制电路11驱动。另外，辅助电容线CSL与“第四控制线”对应，作为一例，由显示控制电路11驱动。

在图1和图3中，也可以构成为：基准线REF、选择线SEL、升压线BST和辅助电容线CSL以均在行方向上延伸的方式在各行设置，在像素电路阵列的周边部，各行的配线相互连接成一根，各行的配线分别驱动，根据动作模式能够施加共用的电压。另外，根据下述像素电路2的电路结构的类型，也可以将基准线REF、选择线SEL、和辅助电容线CSL的一部分或全部以在列方向上延伸的方式设置在各列。基本上，基准线REF、选择线SEL、升压线BST和辅助电容线CSL分别在多个像素电路2中共用。

显示控制电路11是控制下述通常显示模式和常时显示模式下的各写入动作和常时显示模式下的自刷新动作的电路。

写入动作时，显示控制电路11从外部的信号源接收表示应该显示的图像的数据信号Dv和定时信号Ct，基于该信号Dv、Ct，作为用于使图像在像素电路阵列的显示元件部21(参照图4)显示的信号，生成：赋予源极驱动器13的数字图像信号DA和数据侧定时控制信号Stc；赋予栅极驱动器14的扫描侧定时控制信号Gtc；赋予对置电极驱动电路12的对置电压控制信号Sec；分别对基准线REF、选择线SEL、辅助电容线CSL、升压线BST和电压供给线VSL施加的各信号电压。

源极驱动器13是通过来自显示控制电路11的控制，在写入动作、自刷新动作时，对各源极线SL在规定的定时施加规定的电压振幅的源极信号的电路。

写入动作时，源极驱动器13基于数字图像信号DA和数据侧定时控制信号Stc，将相当于数字信号DA表示的1显示线的像素值的、适合于对置电压Vcom的电压电平的电压，作为源极信号Sc1、Sc2、……、Scm按每一水平期间(也称为“1H期间”)生成。该电压在通常显示模式下为多灰度等级的模拟电压，常时显示模式下，变成二灰度等级(二值)的电压。而且，将这些源极信号施加到各自对应的源极线SL1、SL2、……、SLm。

另外，自刷新动作时，源极驱动器13通过来自显示控制电路11的控制，对于与成为对象的像素电路2连接的所有的源极线SL在同一定时施加同一电压(详细内容在后面叙述)。

栅极驱动器14是通过来自显示控制电路11的控制，在写入动作、自刷新动作时，对各栅极线GL在规定的定时施加规定的电压振幅的栅极信号的电路。另外，该极驱动器14也可以与像素电路2同样地形成在有源矩阵基板10上。

写入动作时，栅极驱动器14基于扫描侧定时控制信号Gtc，为了将源极信号Sc1、Sc2、……、Scm写入各像素电路2，在数字图像信号DA的各帧期间，各大致1水平期间依次选择栅极线GL1、GL2、……、GLn。

另外，自刷新动作时，栅极驱动器14通过来自显示控制电路11的控制，对与成为对象的像素电路2连接的所有的栅极线GL在同一时间进行同一电压施加(详细内容在后面叙述)。

对置电极驱动电路12对对置电极80经由对置电极配线CML施加对置电压Vcom。在本实施方式中，对置电极驱动电路12在通常显示模式和常时显示模式下，将对置电压Vcom在规定的高电平(5V)和规定的低电平(0V)之间交替切换输出。将像这样一边在高电平和低电平之间切换对置电压Vcom，一边驱动对置电极80的动作称为“对置AC驱动”。

通常显示模式下的“对置AC驱动”按每一水平期间和每1帧期间，在高电平和低电平之间切换对置电压Vcom。也就是说，在某1帧期间，在相邻的两个水平期间，对置电极80和像素电极20间的电压极性发生变化。另外，即使在相同的1水平期间，相邻的2个帧期间中，对置电极80和像素电极20间的电压极性发生变化。

另一方面，在常时显示模式下，1帧期间中，维持相同的电压电平，但是，由于相邻的两个写入动作，对置电极80和像素电极20间的电压极性发生变化。

当在对置电极80和像素电极20间持续施加同一极性的电压时，发生显示画面的残影(画面残影)，因此需要极性反转动作，但是通过采用“对置AC驱动”，能够降低对极性反转动作下的像素电极20施加的电压振幅。

《像素电路》

然后，参照图4～图16的各图，说明像素电路2的结构。

图4表示本发明的像素电路2的基本电路结构。所有的像素电路2的电路结构相同，包括包含单位液晶显示元件Clc的显示元件部21、第一开关电路22、第二开关电路23、控制电路24和辅助电容元件Cs。辅助电容元件Cs与“第二电容元件”对应。

像素电极20与第一开关电路22、第二开关电路23和控制电路24的各一端连接，形成有内部节点N1。内部节点N1保持在写入动作时从源极线SL供给的像素数据的电压。

辅助电容元件Cs的一端与内部节点N1连接，另一端与辅助电容线CSL连接。该辅助电容元件Cs是为了内部节点N1能够稳定地保持像素数据的电压而追加设置的。

第一开关电路22的不构成内部节点N1的一侧的一端与源极线SL连接。第一开关电路22具备作为开关元件起作用的晶体管T4。晶体管T4是指控制端子与栅极线连接的晶体管，与“第四晶体管”对应。至少晶体管T4断开时，第一开关电路22变成非导通状态，源极线SL和内部节点N1间的导通被切断。

第二开关电路23的不构成内部节点N1的一侧的一端与电压供给线VSL连接。第二开关电路23包括晶体管T1和晶体管T3的串联电路。另外，晶体管T1是指控制端子与控制电路24的输出节点N2连接的晶体管，与“第一晶体管元件”对应。另外，晶体管T3是指控制端子与选择线SEL连接的晶体管，与“第三晶体管元件”对应。晶体管T1和晶体管T3两者导通时，第二开关电路21变成导通状态，电压供给线VSL和内部节点N1之间变成导通状态。

控制电路24包括晶体管T2和升压电容元件Cbst的串联电路。晶体管T2的第一端子与内部节点N1连接，控制端子与基准线REF连接。另外，晶体管T2的第二端子与升压电容元件Cbst的第一端子和晶体管T1的控制端子连接，形成输出节点N2。升压电容元件Cbst的第二端子如图4所示，与升压线BST连接。

另外，内部节点N1与辅助电容元件Cs的一端和液晶电容元件Clc的一端连接。为了避免附图标记的繁琐，用Cs表示辅助电容元件的静电电容(称为“辅助电容”)，用Clc表示液晶电容元件的静电电容(称为“液晶电容”)。这时，寄生在内部节点N1的全部电容，即写入像素数据后应保持的像素电容Cp大致用液晶电容Clc与辅助电容Cs的和表示(Cp≈Clc+Cs)。

这时，升压电容元件Cbst以如果将该元件的静电电容(称为“升压电容”)记载为Cbst，则Cbst＜＜Cp成立的方式设定。

输出节点N2在晶体管T2导通时，保持与内部节点N1的电压电平相应的电压，在晶体管T2断开时，即使内部节点N1的电压电平变化也维持最初的保持电压。构成为通过输出节点N2的保持电压来控制第二开关电路23的晶体管T1的导通断开。

上述四种晶体管T1～T4均为形成于有源矩阵基板10上的多晶硅TFT或非晶硅TFT等的薄膜晶体管，第一端子和第二端子中的一个是漏极电极，第一端子和第二端子中的另一个是源极电极，控制端子相当于栅极电极。另外，各晶体管T1～T4可以分别包括单个的晶体管元件，但是，在抑制断开时的泄漏电流的要求高的情况下，也可以将多个晶体管串联，共用控制端子。在以下的像素电路2的动作说明中，假设晶体管T1～T4均为N沟道型多晶硅TFT，阈值电压为2V左右。

实际上，预想晶体管的阈值电压由于工艺工序而发生偏差的情况。本发明的结构的一个特征在于，特别是在晶体管T1的阈值电压降低的情况下，能够消除下述自刷新动作时可能产生的问题这一点，因此，适当说明晶体管T1的阈值电压比2V低很多的情况。

像素电路2可以是如下所述的多样的电路结构，但是，这些能够如下所示地模式化。

1)第一开关电路22的结构，可以是只由晶体管T4构成的情况、包括晶体管T4和其它晶体管元件的串联电路的情况这两种。后者的情况下，作为构成串联电路的其它晶体管元件，能够使用第二开关电路23内的晶体管T3，也可以使用第二开关电路23内的晶体管T3和控制端子彼此连接的其它晶体管元件。

2)电压供给线VSL可以是独立的信号线、电压供给线VSL兼用作辅助电容线CSL而与辅助电容线CSL通用、电压供给线VSL兼用作源极线SL而与源极线SL通用这三种。

下面，基于上述1)～2)，将像素电路2按照第一开关电路22的结构和电压供给线VSL的结构的组合分成六种类型。

即，将第一开关电路22只由晶体管T4构成的情况作为第一类型～第三类型，将第一开关电路22包括晶体管T4和其它晶体管元件的串联电路的情况作为第四类型～第六类型。其中，第一类型和第四类型是电压供给线VSL包括独立的信号线的情况，第二类型和第五类型是电压供给线VSL与辅助电容线CSL通用的结构，第三类型和第六类型是电压供给线VSL与源极线SL通用的结构。

另外，即使是在同一组内的同一类型的像素电路，根据第二开关电路23内的晶体管T3的配置部位的不同，考虑多个变形模式。

(第一类型～第三类型)

首先，说明第一开关电路22只由晶体管T4构成的像素电路的各类型。

图5所示的第一类型的像素电路2A中，第一开关电路22只由晶体管T4构成，电压供给线VSL包括独立的信号线。基准线REF和电压供给线VSL，作为一例，与栅极线GL平行地在横向(行方向)上延伸，但是，也可以与源极线SL平行地在纵向(列方向)上延伸。

在此，在图5中，第二开关电路23包括晶体管T1和晶体管T3的串联电路，作为一例，表示晶体管T1的第一端子与内部节点N1连接，晶体管T1的第二端子与晶体管T3的第一端子连接，晶体管T3的第二端子与源极线SL连接的结构例。但是，该串联电路的晶体管T1和晶体管T3的配置可以更换，另外，也可以是两个晶体管T3间夹持晶体管T1的电路结构。将该两个变形电路结构表示在图6和图7中。

图8所示的第二类型的像素电路2B中，第一开关电路22只由晶体管T4构成，电压供给线VSL与辅助电容线CSL通用。辅助电容线CSL，作为一例，与栅极线GL平行地在横向(行方向)上延伸，也可以与源极线SL平行地在纵向(列方向)上延伸。

图9所示的第三类型的像素电路2C中，第一开关电路22只由晶体管T4构成，电压供给线VSL与源极线SL通用。

另外，在第二类型～第三类型中，也与第一类型的情况相同，能够实现如图6和图7所示的与第二开关电路23的结构相应的变形电路。

(第四类型～第六类型)

然后，说明第一开关电路22包括晶体管T4和其它晶体管元件的串联电路的像素电路的各类型。

图10所示的第四类型的像素电路2D，除了第一开关电路22包括晶体管T4和其它晶体管元件的串联电路这一点以外，与图6所示的第一类型的像素电路2A相同。

在此，在图10中，作为构成第一开关电路22的除了晶体管T4以外的晶体管元件，表示了兼用第二开关电路23内的晶体管的结构。即，第一开关电路22包括晶体管T4和晶体管T3的串联电路，第二开关电路23包括晶体管T1和晶体管T3的串联电路。而且，晶体管T3的第一端子与内部节点N1连接，晶体管T3的第二端子与晶体管T1的第一端子和晶体管T4的第一端子连接，晶体管T4的第二端子与源极线SL连接，晶体管T1的第二端子与电压供给线VSL连接。

也就是说，在第四类型的像素电路2D中，第一开关电路22是除栅极线GL以外还通过选择线SEL进行导通控制的结构。

作为该第四类型的变形例，如图11所示，也能够实现如下结构：作为构成第一开关电路22的除了晶体管T4以外的晶体管元件，使用第二开关电路23内的晶体管T3和控制端子彼此连接的晶体管T5。该晶体管T5与“第五晶体管元件”对应。

在图11所示的像素电路2D中，晶体管T5和晶体管T3的控制端子彼此连接，因此，晶体管T5与晶体管T3同样地通过选择线SEL进行导通断开控制。构成第一开关电路22的除了晶体管T4以外的晶体管元件通过选择线SEL进行导通断开控制这一点上，与图10的结构相同。

另外，在第四类型中，第一开关电路22和第二开关电路23共有晶体管T3。因此，如图10所示，需要第二开关电路23内的晶体管T3位于内部节点N1侧，晶体管T1位于电压供给线VSL侧。也就是说，晶体管T1和T3的位置关系不能如图5那样。另一方面，能够如图7那样，利用晶体管T3夹持晶体管T1。该情况的变形例如图12所示。

图13所示的第五类型的像素电路2E在第二类型的像素电路2B中，将第一开关电路22包括晶体管T4和晶体管T3的串联电路。与图10所示的第四类型的像素电路2D同样地，在第二开关电路23内，需要将晶体管T3配置在内部节点N1侧，因此，由图8更换T1和T3的配置。

图14和图15所示的第六类型的像素电路2F在第三类型的像素电路2C中，由晶体管T4和晶体管T3的串联电路构成第一开关电路22。第六类型的情况下，第一开关电路22和第二开关电路23都是一端与内部节点N1连接，另一端与源极线SL连接的结构，如图14和图15所示，第二开关电路23内的晶体管元件T1和T3的配置能够更换。另外，也能够实现图16所示的变形电路。

另外，在第五类型～第六类型中，能够实现第四类型的图11和图12所示的变形电路。

[第二实施方式]

在第二实施方式中，参照附图，说明第一类型～第六类型的像素电路的自刷新动作。

自刷新动作是指常时显示模式下的动作，是指对多个像素电路2，使第一开关电路22、第二开关电路23和控制电路24以规定的顺序工作，使像素电极20的电位(这也是内部节点N1的电位)同时一并恢复到通过紧邻其前的写入动作写入的电位的动作。自刷新动作是由上述各像素电路进行的本发明特有的动作，与现有的进行通常的写入动作，使像素电极20的电位恢复的“外部刷新动作”相比，能够大幅降低耗电。另外，上述“同时一并”中的“同时”是指具有一系列的自刷新动作的时间宽度的“同时”。

但是，在目前，通过写入动作，进行一边维持像素电极20和对置电极80之间施加的液晶电压Vcl的绝对值，一边只使极性反转的动作(外部极性反转动作)。当进行该外部极性反转动作时，极性反转，并且液晶电压Vcl的绝对值也更新为紧邻其前写入时的状态。也就是说，极性反转和刷新同时进行。因此，通过写入动作，以不使极性反转，只使液晶电压Vcl的绝对值更新的目的来执行刷新动作的情况通常不太进行，但是，在下面，为了便于说明，从与自刷新动作比较的观点，将这样的刷新动作称为“外部刷新动作”。

另外，在通过外部极性反转动作来执行刷新动作的情况下进行写入动作也可以。也就是说，在与该现有方法比较的情况下，也能够通过本实施方式的自刷新动作来大幅降低耗电。

对与成为自刷新动作的对象的像素电路2连接的所有的栅极线GL、源极线SL、选择线SEL、基准线REF、辅助电容线CSL、升压线BST和对置电极80均在相同定时进行电压施加。在电压供给线VSL作为独立的信号线设置的情况下，也对该电压供给线VSL在相同定时进行电压施加。而且，在同一定时下，对所有的栅极线GL施加同一电压，对所有的基准线REF施加同一电压，对所有的辅助电容线CSL施加同一电压，对所有的升压线BST施加同一电压，在电压供给线VSL作为独立的信号线设置的情况下，对所有的电压供给线VSL施加同一电压。这些电压施加的定时控制通过显示控制电路11进行，各个电压施加通过显示控制电路11、对置电极驱动电路12、源极驱动器13、栅极驱动器14进行。

本实施方式的常时显示模式为了以像素电路单位保持二灰度等级(二值)的像素数据，保持于像素电极20(内部节点N1)的电位VN1示出第一电压状态和第二电压状态这两个电压状态。在本实施方式中，与上述对置电压Vcom同样地，将第一电压状态作为高电平(5V)，将第二电压状态作为低电平(0V)进行说明。

假设在紧邻执行自刷新动作之前的状态下，像素电极20被写入高电平电压的像素和像素电极20被写入低电平电压的像素两者混合存在。但是，根据本实施方式的自刷新动作，无论像素电极20被写入高电压，还是低电压，通过进行基于同一顺序的电压施加处理，能够执行对所有的像素电路的刷新动作。关于该内容，参照时序图和电路图进行说明。

另外，在下面，将通过紧邻其前的写入动作写入第一电压状态的电压(高电平电压)，使该高电平电压恢复的情况称为“实例H”，将通过紧邻其前的写入动作(前一个写入动作)写入第二电压状态(低电平电压)，使该低电平电压恢复的情况称为“实例L”。

(第一类型)

图17表示第一类型的像素电路2A的自刷新动作的时序图。如图17所示，自刷新动作根据是否对升压线BST施加电压，分解为两个相P1、P2。

在下面，将对升压线BST开始施加高电平电压(10V)的时刻设为t1，将使向基准线REF施加的施加电压降低的时刻设为t2，将使向升压线BST施加的施加电压稍微降低的时刻设为t3，将对选择线SEL开始施加高电平电压的时刻设为t4，将停止对升压线BST的电压施加的时刻设为t5。时刻t5也相当于相P2的开始时刻。

在图17中，图示了与成为自刷新动作的对象的像素电路2A连接的所有的栅极线GL、源极线SL、选择线SEL、基准线REF、辅助电容线CSL、电压供给线VSL、升压线BST的各电压波形和对置电压Vcom的电压波形。另外，在本实施方式中，像素电路阵列的所有像素电路作为自刷新动作的对象。

另外，在图17中，表示了表示各实例H、L中的内部节点N1的电位(像素电压)VN1和输出节点N2的电位VN2的变化的波形、以及晶体管T1～T4的导通断开状态。另外，在图17中，通过标注括号来表示符合哪个实例。例如，VN1(H)是表示实例H中的电位VN1的变化的波形。

另外，假设在开始自刷新动作的时刻(t1)之前的时刻，在实例H中进行高电平写入，在实例L中，进行低电平写入。

写入动作执行后，随着时间流逝，伴随着像素电路内的各晶体管的泄漏电流的产生，内部节点N1的电位VN1发生变动。实例H的情况下，在写入动作刚刚结束后，VN1为5V，该值由于时间流逝，示出比最初低的值。这主要是因为泄漏电流经由断开状态的晶体管向低电位(例如接地线)流动。

另外，实例L的情况下，在写入动作刚刚结束后，电位VN1为0V，伴随着时间流逝会稍微上升。这是因为，例如向其它像素电路进行写入动作时，通过对源极线SL施加写入电压，即使是非选择的像素电路，泄漏电流也经由非导通的晶体管从源极线SL向内部节点N1流动。

在图17中，在时刻t1中，示出VN1(H)稍微比5V低，VN1(L)稍微比0V高。这是考虑上述电位变动的结果。

下面，说明按每一相向各线施加的电压电平。

《相P1》

在从时刻t1开始的相P1中，对栅极线GL1施加晶体管T4变成完全断开状态的电压。在这里设为-5V。

另外，对基准线REF施加与第一电压状态对应的电压(5V)。该电压也是内部节点N1的电压状态为高电平(实例H)的情况下晶体管T2变成非导通状态，低电平(实例L)的情况下晶体管T2变成导通状态的电压值。另外，在时刻t1向基准线REF施加的施加电压与“第一控制电压”对应。

对源极线SL施加与第二电压状态对应的电压(0V)。

对对置电极80施加的对置电压Vcom和对辅助电容线CSL施加的电压设为0V。这不限于0V，只要作为维持时刻t1之前的时刻下的电压值现状的电压即可。

如第三实施方式所述，写入动作时，晶体管T2导通，因此，在进行高电平写入的实例H中，节点N1和N2变成高电平电位(5V)，在进行低电平写入的实例L中，节点N1和N2变成低电平电位(0V)。

当写入动作结束时，晶体管T2变成非导通状态，但是，节点N1与源极线SL被切断，继续保持节点N1和N2的电位。即，时刻t1之前的节点N1和N2的电位在实例H中，大致为5V，在实例L中，大致为0V。“大致”是指考虑泄漏电流产生引起的电位的变动的记载。

而且，当在时刻t1对基准线REF施加5V时，在实例H中，节点N1和N2大致为5V，晶体管T2的栅极-源极间电压Vgs大致为0V，比阈值电压的2V低，变成非导通状态。与此相对，在实例L中，构成晶体管T2的漏极或源极的节点N1和N2大致为0V，因此晶体管T2的栅极-源极间电压Vgs大致变成5V，比阈值电压的2V高，变成导通状态。

另外，严密地说，实例H的情况下，晶体管T2不需要完全非导通，只要是至少从节点N2向N1不导通的状态即可。

对升压线BST施加节点N1的电压状态为高电平(实例H)的情况下，晶体管T1成为导通状态的高电平电压。关于实例L的情况中的晶体管T1的导通状态，在后面叙述。

升压线BST与升压电容元件Cbst的一端连接。因此，当对升压线BST施加高电平电压时，升压电容元件Cbst的另一端的电位，即输出节点N2的电位提升。在下面，将像这样通过提高对升压线BST施加的电压来提升输出节点N2的电位的情况称为“升压提升”。

如上所述，实例H的情况下，在时刻t1，晶体管T2为非导通。因此，升压提升引起的节点N2的电位变动量通过升压电容Cbst相对于节点N2中寄生的全部电容的比率来决定。作为一例，将该比率设为0.7，如果升压电容元件的一个电极上升ΔVbst，则另一个电极即节点N2上升大致0.7ΔVbst的程度。

实例H的情况下，在时刻t1，内部节点电位VN1(H)表示大致5V，因此，如果对晶体管T1的栅极，即输出节点N2施加比VN1(H)高阈值电压2V以上的电位，则晶体管T1导通。在本实施例中，假设在时刻t1对升压线BST施加的电压为10V。这种情况下，输出节点N2的电位VN2(H)上升7V。在紧邻时刻t1之前的时刻，节点N2与节点N1表示大致相同电位(5V)，因此，通过升压提升，该节点N2的电位VN2(H)表示12V左右。由此，在晶体管T1上，在栅极和节点N1之间产生阈值电压以上的电位差，因此该晶体管T1导通。

这时，在实例L中，在时刻t1，晶体管T2导通。也就是说，与实例H不同，输出节点N2与内部节点N1电连接。这种情况下，升压提升引起的输出节点N2的电位变动量不仅受升压电容Cbst和节点N2的全部寄生电容的影响，还受内部节点N1的全部寄生电容的影响。

内部节点N1与辅助电容元件Cs的一端和液晶电容元件Clc的一端连接，如上所述，该内部节点N1中寄生的全部电容Cp大致用液晶电容Clc与辅助电容Cs的和表示。而且，升压电容Cbst是比液晶电容Cp小得多的值。因此，升压电容相对于这些的总电容的比率极小，为例如0.01以下程度的值。这种情况下，如果升压电容元件的一个电极上升ΔVbst，则另一电极，即输出节点N2只上升0.01ΔVbst左右。也就是说，实例B的情况下，即使ΔVbst＝10V，输出节点N2的电位VN2(L)几乎不上升。

实例L的情况下，通过紧邻其前的写入动作进行低电平写入，因此输出节点N2在时刻t1的跟前，显示约0V。因此，即使在时刻t1对升压线BST施加高电压，输出节点N2的电位VN2(L)依然表示约0V左右。另外，即使假设升压电容相对于节点N1和N2中寄生的全部电容的比率为0.1左右，VN2(L)只上升1V左右，如果晶体管T1的阈值为2V左右，则该晶体管T1依然为非导通状态。

但是，晶体管的阈值电压在工艺过程发生偏差是众所周知的事实，在晶体管T1中也不例外。即使在设计时，以各晶体管T1～T4的阈值电压变成2V左右的方式设计工序，在完成的显示装置内，也可能包括晶体管T1的阈值电压示出比2V小得多的值的像素电路。晶体管T1的阈值电压充分低的情况下，即使是实例L，也假设由于时刻t1～t2的间产生经由晶体管T1的泄漏电流，晶体管T1导通。

这样，为了暗示即使在实例L中，也不限于在时刻t1～t2之间，晶体管T1继续表示非导通，在图17中，用标注括号的方式将T1(L)记载为“(OFF)”，来与只是记载为“OFF”的情况加以区别。另外，该时刻t1下的对升压线施加的施加电压与“第一升压电压”对应。

然后，在时刻t2中，降低对基准线REF施加的施加电压，实例H、L中均使晶体管T2为非导通。由此，节点N1和N2被电性切断。这时对基准线REF施加的施加电压与“第二控制电压”对应。在这里设为0V。

然后，在时刻t3中，稍微降低对升压线BST施加的施加电压。具体而言，在实例H中，在不影响晶体管T1的导通状态的范围内降低对升压线BST施加的施加电压。另外，该时刻t3下的对升压线施加的施加电压与“第二升压电压”对应。在这里设为7V。

在时刻t3降低对升压线BST施加的施加电压时，实例H和L两者中，均为节点N2与N1电性切断，因此，在两实例中，节点N2的电位VN2伴随着升压线BST的电位下降而下降。

以晶体管T1的阈值电压变成2V左右的方式进行设计的情况下，显示装置内的很多像素电路2A中，晶体管T1的阈值电压显示2V左右。因此，在实例H中，当节点N2的电位变成7V以下程度时，晶体管T1变成非导通状态。为了避免这种情况，在时刻t3降低对升压线BST施加的施加电压的变动幅度以节点N2的电位VN2不脱离至少在实例H中能够维持晶体管T1的导通状态的范围的方式设定。在此，设为降低3V。

如上所述，晶体管T2为非导通的情况下，伴随着升压线BST的电位变动的节点N2的电位变动量，通过升压电容Cbst相对于节点N2中寄生的全部电容的比率来决定。在此，将上述比率设为0.7，因此，当使对升压线BST的施加电压降低3V时，节点N2的电位降低约2V左右。另外，在时刻t2将向基准线REF施加的施加电压设为0V，因此不仅是实例H，在实例L中，节点N2的电位也降低约2V左右。即，实例H中的VN2(H)表示约10V，实例L中的VN2(L)表示约-2V。即使实例H中节点N2的电位VN2(H)降到约10V，晶体管T1依然能够维持导通状态，因此没问题。

这样，在事先将实例L的节点N2的电位VN2(L)降至负电位的状态下，在时刻t4对选择线SEL施加高电平电压，使晶体管T3导通，同时对电压供给线VSL施加第一电压状态(5V)的电压。

如上所述，在实例H中晶体管T1已经导通，因此通过T3导通，第二开关电路23导通，对电压供给线VSL施加的第一电压状态的电压(5V)经由该第二开关电路23，被施加到内部节点N1。也就是说，由此刷新成第一电压状态。

另一方面，在实例L中，节点N2的电位为负电位(约-2V)，则晶体管T1为非导通，第二开关电路23变成非导通。由此，对电压供给线VSL施加的第一电压状态的电压(5V)不会经由第二开关电路23被施加到内部节点N1。

特别是紧邻导通晶体管T3之前，通过将实例L中的节点N2的电位VN2(L)设定为负电位，即使在晶体管T1的阈值电压大大低于设计时的2V的情况下也能够充分地非导通。由此，即使在阈值电压发生偏差的情况下，在实例L中也能够回避对电压供给线VSL施加的第一电压状态的电压(5V)被施加到内部节点N1这样的情况，能够将像素电极20的电位保持在紧邻其前的写入状态。

如上所述，在相P1中，对被写入第一电压状态的内部节点N1(H)自动选择地进行刷新动作。

另外，在图17中，使对电压供给线VSL施加第一电压状态(5V)的电压的定时与晶体管T3导通的定时(时刻t4～t5)同步，但是，也可以在时刻t1～t5期间对电压供给线VSL施加5V。即使这样，晶体管T3导通的时间也只是时刻t4～t5之间，因此，出于与图17同样的理由，只对被写入第一电压状态的内部节点N1(H)自动选择地进行刷新动作。

《相P2》

在从时刻t2开始的相P2中，将对栅极线GL、源极线SL、辅助电容线CSL施加的电压以及对置电压Vcom设为与相P1连续的相同的值。

对选择线SEL施加晶体管T3变成非导通状态的电压。在此，设为-5V。由此，第二开关电路23变成非导通。

将对基准线REF施加的电压在时刻t1的时刻(5V)还原。由此，在实例L中，晶体管T2导通，节点N2的电位VN2(L)与节点N1的电位VN1(L)相等(还原成约0V)。另一方面，在实例H中，晶体管T2依然为非导通。

将对升压线BST施加的电压在进行升压提升的时刻t1之前的状态下降低。在此，设为0V。由于升压线BST的电压降低，节点N1的电位降低。时刻t4的时刻下的施加电压为7V，因此，在时刻t5将对升压线BST施加的施加电压降低7V。

在此，实例L的情况下，晶体管T2为导通状态，因此，即使升压线BST的电压变化，也几乎不影响节点N2的电位。另一方面，实例H的情况下，晶体管T2为非导通，伴随着升压线BST的施加电压的降低，输出节点N2的电位VN2(H)也降低。从时刻t4到t5，对升压线BST施加的施加电压降低7V，在紧邻时刻t5之前的时刻，VN2(H)如上所述，示出约10V，在时刻t5，VN2(H)降至约5V。由此，还原成节点N1的电位时刻t1的时刻下的VN2(H)的电平。另外，晶体管T2为非导通，因此，节点N1的电位VN1(H)不受该节点N2的电位变动的影响，保持5V。

在相P2中，在比相P1长的多的时间内维持同一电压状态。其间，对源极线SL施加低电平电压(0V)。因此，通过其间产生的经由晶体管T4的泄漏电流，实例L的内部节点电位VN1(L)在接近0V的方向上经时变化。也就是说，在紧邻时刻t1之前的时刻，即使实例L中的内部节点N1的电位VN1(L)为比0V高的电位，相P2期间，该电位也在向着0V的方向上变化。

另一方面，实例H的情况下，通过相P1，内部节点电位VN1(H)还原成5V，但是，由于然后的泄漏电流的存在，在时间流逝的同时，渐渐减少。

如上所述，在相P2中，使被写入第二电压状态的内部节点N1的电位进行渐渐接近0V的动作。也可以说，对被写入第二电压状态的内部节点N1进行间接的刷新动作。

然后，通过重复该相P1和P2，使实例H和L两者的内部节点N1的电位，即像素电压还原成紧邻其前的写入状态。

目前，通过经由源极线SL的电压施加进行的写入来进行刷新动作的情况下，需要在垂直方向上逐根扫描栅极线GL。因此，需要对栅极线GL施加栅极线的数量(n)程度的高电平电压。另外，需要对各源极线SL施加与在紧邻其前的写入动作中写入的电位电平相同的电位电平，因此，也需要对各源极线SL分别进行最多n次的充放电动作。

与此相对，根据本实施方式，在时刻t1～t5对升压线BST、选择线SEL、基准线REF分别执行如图17所示的电压施加控制，并且然后，通过保持各线的电位一定，能够对所有的像素，将内部节点电位VN1(像素电极20的电位)还原成写入动作时的电位状态。另外，进行自刷新动作的期间中(相P1、P2中)，只对所有的栅极线GL和源极线SL继续施加低电平电压即可。

由此，根据本实施方式的自刷新动作，与通常的外部刷新动作相比，大幅削减了对栅极线GL的电压施加和对源极线SL的电压施加的次数，另外，还能够简化其控制内容。因此，能够大大削减栅极驱动器14和源极驱动器13的耗电量。

另外，实例L的情况下，相P2(时刻t5～t6)间的节点N2的电位VN2与相P1的时刻t1～t2下的VN2大致相等。因此，晶体管T1的阈值电压发生偏差，示出显著低的阈值电压的情况下，在时刻t1～t2，处于与上述相同的理由，可能产生经由同晶体管T1的泄漏电流。由此，其间的晶体管T1的导通状态也与时刻t1～t2相同，以标注括号的方式记载为“(OFF)”。

(第二类型)

图8所示的第二类型的像素电路2B是电压供给线VSL与辅助电容线CSL通用的结构。因此，与第一类型比较的情况下，在相P1中对辅助电容线CSL施加第一电压状态的高电平电压(5V)这一点不同。第二类型的像素电路的自刷新动作时的时序图如图18所示。

第二类型的情况如下述，在常时显示模式时的写入动作中，对辅助电容线CSL施加的电压固定为第一电压状态(5V)或第二电压状态(0V)中的任一种。而且，该类型在写入时对辅助电容线CSL施加5V的情况下，能够执行自刷新动作。这时，在自刷新动作时也事先固定对该辅助电容线CSL施加的施加电压(5V)。其它与图17所示的第一类型的情况相同。在图18中，为了标示不能采用0V作为对辅助电容线CSL施加的施加电压，在辅助电容线CSL的施加电压一栏记为“5V(限定)”。

通过这样构成，实例H的情况下，时刻t4～t5中晶体管T1和T3两者导通，因此第一电压状态的电压(5V)从辅助电容线CSL经由第二开关电路23，被施加到内部节点N1，进行刷新动作。实例L的情况下，时刻t4～t5中晶体管T1为非导通，因此第二开关电路23为非导通，由此，内部节点N1维持低电平电压。

(第三类型)

图9所示的第三类型的像素电路2C是电压供给线VSL与源极线SL通用的结构。因此，与第一类型比较的情况下，在时刻t4～t5中向源极线SL供给第一电压状态的高电平电压(5V)这一点不同。第三类型的像素电路的自刷新动作时的时序图如图19所示。

另外，在图19中，只在时刻t4～t5对源极线SL供给5V，但是，也可以在t1～t5期间中施加5V。

实例H的情况下，时刻t4～t5中，晶体管T1和T3两者导通，因此第一电压状态的电压(5V)从源极线SL经由第二开关电路23被施加到内部节点N1，进行刷新动作。实例L的情况下，时刻t4～t5中，晶体管T1为非导通，因此第二开关电路23为非导通，由此，内部节点N1维持低电平电压。

(第四类型)

图10所示的第四类型的像素电路2D在电压供给线VSL包括独立的信号线这一点上与第一类型的像素电路2A相同。即，在相P1的时刻t4～t5之间，实例H的情况下，经由第二开关电路23，对电压供给线VSL的内部节点N1施加5V，执行刷新动作。另一方面，实例L的情况下，通过在时刻t4～t5之间，使晶体管T1非导通，使第二开关电路23非导通，来不从基准线REF向内部节点N1供给5V。

第四类型的情况下，晶体管T3也构成第一开关电路22的一个元件。但是，在相P1中，能够通过事先使晶体管T4非导通，来使第一开关电路22非导通，因此，即使其间使晶体管T3导通，也不会对内部节点N1施加源极线SL的施加电压。这与图11和图12所示的第四类型的像素电路的变形例相同。

基于以上内容，第四类型的像素电路2D能够通过与图17的时序图所示的第一类型的像素电路2A相同的电压施加方法来执行自刷新动作。

(第五类型)

图13所示的第五类型的像素电路2E在辅助电容线CSL兼作电压供给线VSL这一点与第二类型的像素电路2B相同。而且，第二类型和第六类型的像素电路的不同点与第一类型和第四类型的像素电路的不同点相同。

因此，出于与第四类型的情况相同的道理，第五类型的像素电路2E能够通过与图18的时序图所示的第二类型的像素电路2B相同的电压施加方法来执行自刷新动作。

(第六类型)

图14所示的第六类型的像素电路2F在源极线SL兼作电压供给线VSL这一点上与第三类型的像素电路2C相同。而且，第三类型和第六类型的像素电路的不同点与第一类型和第四类型的像素电路的不同点相同。

因此，出于与第四类型的情况相同的道理，第六类型的像素电路2E能够通过与图19的时序图所示的第三类型的像素电路2C相同的电压施加方法来执行自刷新动作。在图15和图16的电路结构中也相同。

[第三实施方式]

在第三实施方式中，参照附图，说明每个类型的常时显示模式下的写入动作。

在常时显示模式下的写入动作中，按照每个水平方向(行方向)的显示线分割一帧程度的像素数据，按每一水平期间，对各列的源极线SL施加与1显示线程度的各像素数据对应的二值的电压，即高电平电压(5V)或低电平电压(0V)。而且，对选择的显示线(选择行)的栅极线GL施加选择行电压8V，使该选择行的所有的像素电路2的第一开关电路22为导通状态，将各列的源极线SL的电压传输到选择行的各像素电路2的内部节点N1。

对选择的显示线以外(非选择行)的栅极线GL施加非选择行电压-5V，以使该选择行的所有的像素电路2的第一开关电路22为非导通状态。另外，下面说明的写入动作中的各信号线的电压施加的定时控制通过显示控制电路11进行，各个电压施加通过显示控制电路11、对置电极驱动电路12、源极驱动器13、栅极驱动器14进行。

(第一类型)

图20表示使用第一类型的像素电路2A(图8)的写入动作的时序图。在图20中，图示了1帧期间中的两根栅极线GL1、GL2、两根源极线SL1、SL2、电压供给线VSL、选择线SEL、基准线REF、辅助电容线CSL、升压线BST的各电压波形和对置电压Vcom的电压波形。另外，在图20中，合并示出了两个像素电路2A的内部节点N1的电位VN1的变动波形。两个像素电路2A中的一个为利用栅极线GL1和源极线SL1选择的像素电路2A(a)，另一个为利用栅极线GL1和源极线SL2选择的像素电路2A(b)，图中的VN1的后面分别标注(a)和(b)加以区别。

1帧期间被分割成栅极线GL的根数的程度的水平期间，为各水平期间依次分配选择的栅极线GL1～GLn。在图20中，图示了最初的两水平期间中的两根栅极线GL1、GL2的电压变化。在第一水平期间中，对栅极线GL1施加选择行电压8V，对栅极线GL2施加非选择行电压-5V，在第二水平期间中，对栅极线GL2施加选择行电压8V，对栅极线GL1施加非选择行电压-5V，在以后的水平期间中，两栅极线GL1、GL2施加非选择行电压-5V。

对各列的源极线SL施加对应于与每个水平期间对应的显示线的像素数据的电压(5V、0V)。在图20中，图示了两根源极线SL1、SL2，来代表各源极线SL。另外，在图20所示的例子中，为了说明内部节点电位VN1的变化，将最初的1水平期间的两根源极线SL1、SL2的电压分别设定为5V和0V。

第一类型的像素电路2A中，第一开关电路22只由晶体管T4构成，因此，第一开关电路22的导通或非导通的控制只通过晶体管T4的导通断开控制进行就足够。另外，第二开关电路23不需要在写入动作中为导通状态，为了防止通过非选择行的像素电路2A，第二开关电路23变成导通状态，1帧期间之间，对与像素电路2A连接的所有的选择线SEL施加非选择用电压-5V(也可以是0V)。另外，也对升压线BST施加与选择线SEL相同的电压。另外，第二开关电路23为非导通，因此不需要对电压供给线VSL施加电压，在此，设为0V。

另外，为了在1帧期间之间，使晶体管T2与内部节点N1的电压状态无关，呈常时导通状态，对基准线REF施加比高电平的电压(5V)高阈值电压(2V左右)以上的8V。由此，输出节点N2和内部节点N1电连接，能够将与内部节点N1连接的辅助电容元件Cs在内部节点的电位VN1的保持中利用，有助于其稳定化。另外，辅助电容线CSL固定在规定的固定电压(例如，0V)。对置电压Vcom进行上述对置AC驱动，1帧期间之间固定在0V或5V。在图20中，对置电压Vcom固定在0V。

(第二类型～第三类型)

从图20所示的第一类型的像素电路2A中的写入动作的时序图可知，1帧期间中，一直对选择线SEL施加低电平电压。也就是说，第二开关电路23一直为非导通。

因此，在第二开关电路23的一端与辅助电容线CSL连接的第二类型的像素电路2B和与源极线SL连接的第三类型的像素电路2C中，也能够通过与第一类型的时序图相同的电压施加进行写入动作。另外，第二类型～第三类型的情况下，电压供给线VSL不作为独立的信号线存在，因此，实际的时序图与从图20的时序图删除与VSL相关的记载后的内容对应。

(第四类型)

图10所示的第四类型的像素电路2D中，第一开关电路22包括晶体管T4和晶体管T3的串联电路，写入时，需要使晶体管T4和T3均导通。这一点上是与第一类型的像素电路2A不同的顺序。

图21表示使用第四类型的像素电路2D的写入动作的时序图。在图21中，除了图示了两根选择线SEL1、SEL2这一点以外，与图20图示的项目相同。

栅极线GL(GL1、GL2)和源极线SL(SL1、SL2)的电压施加定时和电压振幅与图20完全相同。

在像素电路2E中，第一开关电路22包括晶体管T4和T3的串联电路，因此，控制第一开关电路22的导通/非导通时，需要进行晶体管T4的导通断开控制和晶体管T3的导通断开控制。因此，在本类型中，不是一并控制所有的选择线SEL，而是与栅极线GL同样地，需要以行单位分别进行控制。也就是说，选择线SEL每行各一根，设置与栅极线GL1～GLn相同的数量，与栅极线GL1～GLn同样地依次被选择。

在图21中，图示了最初的两水平期间中的两根选择线SEL1、SEL2的电压变化。在第一水平期间中，对选择线SEL1施加选择用电压8V，对选择线SEL2施加非选择用电压-5V，在第二水平期间中，对选择线SEL2施加选择用电压8V，对选择线SEL1施加非选择用电压-5V，在以后的水平期间中，对两选择线SEL1、SEL2施加非选择用电压-5V。

关于对电压供给线VSL、基准线REF、辅助电容线CSL、升压线BST施加的施加电压以及对置电压Vcom，与图20所示的第一类型相同。另外，在非选择行中，使第一开关电路22为非导通状态的情况下，晶体管T4变成完全断开状态，因此，用于使晶体管T3断开的选择线SEL的非选择用电压不是-5V，而是0V。

另外，本类型的像素电路的情况下，写入时，晶体管T3导通，但是，对基准线REF施加了8V，因此，即使内部节点N1为第一电压状态，晶体管T1也不会在从基准线REF向晶体管T3的方向上导通。因此，对基准线REF施加的8V不会经由第二开关电路23被施加到内部节点N1，对节点N1施加对源极线SL施加的正确的写入电压。

(第五类型)

在图13所示的第五类型的像素电路2E中，也与第四类型的情况相同，不是一并控制选择线SEL，而是与栅极线GL同样地，需要以行单位分别进行控制。也就是说，选择线SEL按每行一根，设置与栅极线GL1～GLn相同的数量，与栅极线GL1～GLn同样地依次被选择。

而且，本类型的结构的情况下，写入时，晶体管T3导通，因此，为了通过第二开关电路23导通使内部节点N1的电位VN1不发生变动，而需要对辅助电容线CSL施加5V。其它除了不需要与电压供给线VSL相关的技术这一点以外，能够通过与图19所示的第四类型的像素电路2D相同的电压施加方法进行写入动作。

(第六类型)

在图14所示的第六类型的像素电路2F中，也与第四类型的情况相同，不是一并控制选择线SEL，而是与栅极线GL同样地，需要以行单位分别进行控制。也就是说，选择线SEL按每行一根，设置与栅极线GL1～GLn相同的数量，与栅极线GL1～GLn同样地依次被选择。

另外，本类型的结构的情况下，是第二开关电路23和第一开关电路22一起与源极线SL连接的结构，因此，即使写入时，晶体管T3导通，内部节点的电位VN1也不会发生变动，因此，不特别需要对此的处理。即，除了不需要与电压供给线VSL相关的记述这一点以外，能够通过与图19所示的第四类型的像素电路2D相同的电压施加方法进行写入动作。

[第四实施方式]

在第四实施方式中，说明常时显示模式下的自刷新动作和写入动作的关系。

常时显示模式下，对一帧程度的图像数据执行写入动作后，一定期间内不进行写入动作，维持通过紧临其前进行的写入动作得到的显示内容。

通过写入动作，经由源极线SL，对各像素内的像素电极20施加电压。然后，栅极线GL变成低电平，晶体管T4变成非导通状态。但是，通过因紧邻其前的写入动作而蓄积在像素电极20中的电荷的存在，像素电极20的电位得到保持。即，在像素电极20和对置电极80之间维持电压Vlc。由此，在写入动作结束后，也继续对液晶电容Clc两端施加图像数据的显示所需要的电压的状态。

对置电极80的电位固定的情况下，液晶电压Vlc依存于像素电极20的电位。该电位伴随着像素电路2内的晶体管的泄漏电流的产生，随着时间流逝而发生变动。例如，源极线SL的电位比内部节点N1的电位低的情况下，产生从内部节点N1向源极线SL的泄漏电流，内部节点电位VN1经时减少。相反地，源极线SL的电位比内部节点N1的电位高的情况下，产生从源极线SL向内部节点N1的泄漏电流，像素电极20的电位随着时间的经过而增加。也就是说，当不进行来自外部的写入动作，时间流逝时，液晶电压Vlc渐渐变化，其结果是，显示图像也发生变化。

通常显示模式的情况下，即使是静止图像，也按每一帧对所有的像素电路2执行写入动作。因此，像素电极20中蓄积的电荷量只要能够维持1帧期间即可。1帧期间内的像素电极20的电位变动量充其量也极少，因此，其间的电位变动不会对显示的图像数据带来视觉上能够确认的程度的影响。因此，在通常显示模式下，像素电极20的电位变动不构成问题。

与此相对，在常时显示模式下，不是按每一帧执行写入动作的结构。因此，对置电极80的电位固定的期间，根据情况，需要在数帧中保持像素电极20的电位。但是，当在数帧期间中不进行写入动作，不进行任何处理时，由于上述泄漏电流的产生，像素电极20的电位断断续续地发生变动。其结果是，显示的图像数据可能以视觉上能够确认的程度变化。

为了避免这样的现象，在常时显示模式下，图22的流程图所示的要点在于，通过组合执行自刷新动作和写入动作，来抑制像素电极的电位变动，同时谋求大幅度的耗电的减少。

首先，使常时显示模式下的一帧程度的像素数据的写入动作在第五实施方式中按照上述要点执行(步骤#1)。

步骤#1的写入动作后，在第二实施方式中按照上述要点，执行自刷新动作(步骤#2)。自刷新动作通过施加脉冲电压的相P1和待机的相P2实现。

在此，当在自刷新动作期间的相P2的期间中受理新的像素数据的写入动作(数据改写)、外部刷新动作或外部极性反转动作的要求(步骤#3的YES)时，返回步骤31，执行新的像素数据或过去的像素数据的写入动作。在上述相P2的期间中不受理该要求的情况(步骤#3的NO)下，返回步骤#2，再次执行自刷新动作。由此，能够抑制泄漏电流的影响引起的显示图像的变化。

当不进行自刷新动作，通过写入动作进行刷新动作时，变成上述数1所示的关系式表示的耗电，以相同的刷新率重复自刷新动作的情况下，所有的源极线电压的驱动次数为一次，因此，数学式1中的变数m变成1，当假设VGA为显示解像度(像素数)时，m＝1920，n＝480，因此能够期待减少1920分之一左右的耗电。

在本实施方式中，并用自刷新动作和外部刷新动作或外部极性反转动作的理由在于，是为了应对如下情况：即使是当初正常动作的像素电路2，也会由于经年变化，第二开关电路23或控制电路24产生不适，虽然写入动作能够无障碍地实施，但是不能正常地执行自刷新动作的状态在一部分像素电路2中产生的情况。也就是说，若只依存自刷新动作，则该一部分的像素电路2的显示出现劣化，其被固定，但是，能够通过并用外部极性反转动作，来防止该显示缺陷的固定化。

另外，第二类型和第五类型的像素电路(2B、2E)的情况下，为了实现本实施方式的流程，需要在步骤#1中，将辅助电容线CSL设为5V，执行写入动作这一点在第二实施方式中已经叙述。

[第五实施方式]

在第五实施方式中，参照附图，说明每个类型的通常显示模式下的写入动作。

在通常显示模式下的写入动作中，是按照每个水平方向(行方向)的显示线分割一帧程度的像素数据，每一水平期间，对各列的源极线SL施加与1显示线程度的各像素数据对应的多灰度等级的模拟电压，并且，对选择的显示线(选择行)的栅极线GL施加选择行电压8V，使该选择行的所有的像素电路2的第一开关电路22为导通状态，将各列的源极线SL的电压传输到选择行的各像素电路2的内部节点N1的动作。对选择的显示线以外(非选择行)的栅极线GL施加非选择行电压-5V，以使该选择行的所有的像素电路2的第一开关电路22为非导通状态。

下面说明的写入动作中的各信号线的电压施加的定时控制通过显示控制电路11进行，各个电压施加通过显示控制电路11、对置电极驱动电路12、源极驱动器13、栅极驱动器14进行。

图23表示使用第一类型的像素电路2A的写入动作的时序图。在图23中，图示了1帧期间中的两根栅极线GL1、GL2、两根源极线SL1、SL2、选择线SEL、基准线REF、电压供给线VSL、辅助电容线CSL和升压线BST的各电压波形和对置电压Vcom的电压波形。

1帧期间被分割成栅极线GL的根数的水平期间，为各水平期间依次分配选择的栅极线GL1～GLn。在图23中，图示了最初的两水平期间中的两根栅极线GL1、GL2的电压变化。在第一水平期间中，对栅极线GL1施加选择行电压8V，对栅极线GL2施加非选择行电压-5V，在第二水平期间中，对栅极线GL2施加选择行电压8V，对栅极线GL1施加非选择行电压-5V，在以后的水平期间中，对两栅极线GL1、GL2施加非选择行电压-5V。

对各列的源极线SL施加与每个水平期间对应的显示线的像素数据对应的多灰度等级的模拟电压。另外，在通常显示模式下施加与模拟显示线的像素数据对应的多灰度等级的模拟电压，施加电压并不单一地特定，因此，在图23中，通过用斜线涂满来表达该内容。另外，在图23中，图示了两根源极线SL1、SL2，来表示各源极线SL1、SL2、……SLm。

对置电压Vcom在每一水平期间变化(对置AC驱动)，因此，该模拟电压变成与相同的水平期间中的对置电压Vcom对应的电压值。也就是说，根据对置电压Vcom是5V还是0V，以使数学式2中施加的液晶电压Vlc的绝对值不变，只是极性改变的方式，设定对源极线SL施加的模拟电压。

第一～第三类型的像素电路中，第一开关电路22只由晶体管T4构成，第一开关电路22的导通或非导通的控制只通过晶体管T4的导通断开控制进行就足够。另外，第二开关电路23不需要在写入动作下为导通状态，为了防止由于非选择行的像素电路2A，第二开关电路23变成导通状态，而在1帧期间之间，对与像素电路2A连接的所有的选择线SEL施加非选择用电压-5V。该非选择用电压不限于负电压，也可以为0V。

对基准线REF施加1帧期间之间，使晶体管T2与内部节点N1的电压状态无关，为常时导通状态的电压。该电压值只要是比作为多灰度等级的模拟电压从源极线SL施加的电压值中的最大值高晶体管T2的阈值电压以上的电压即可。在图23中，将上述最大值设为5V，将阈值电压设为2V，施加了比它们的和大的8V。另外，对电压供给线VSL与图20同样地施加了0V。

对置电压Vcom按每一水平期间被对置AC驱动，因此，辅助电容线CSL以变成与对置电压Vcom相同的电压的方式被驱动。像素电极20经由对置电极80和液晶层电容耦合，同时经由辅助电容元件Cs，也与辅助电容线CSL电容耦合。因此，当固定辅助电容元件C2的辅助电容线CSL侧的电压时，对置电压Vcom的变化在辅助电容线CSL和辅助电容元件C2间分配，出现在像素电极20，非选择行的像素电路2的液晶电压Vlc发生变动。因此，所有辅助电容线CSL由与对置电压Vcom相同的电压驱动，由此对置电极80和像素电极20的电压在相同的电压方向上变化，能够抑制上述非选择行的像素电路2的液晶电压Vlc的变动。

如第三实施方式中的说明所述，出于与常时显示模式的写入动作的情况相同的理由，在第二类型～第三类型的像素电路中，也能够够通过与第一类型相同的电压施加方法实现写入动作。另外，在第四类型～第六类型的像素电路中，与常时显示模式的写入动作同样地，以行单位分别控制选择线SEL即可，其它能够通过与第一类型相同的电压施加方法实现写入动作。

另外，在通常显示模式下的写入动作中，作为按每1水平期间使各显示线的极性反转的方法，除了上述“对置AC驱动”以外，还有作为对置电压Vcom，对对置电极80施加规定的固定电压的方法。根据该方法，对像素电极20施加的电压以对置电压Vcom为基准变成正电压的情况和变成负电压的情况按每1水平期间交替。

这种情况下，还有将该像素电压经由源极线SL直接写入的方法、和写入以对置电压Vcom为中心的电压范围的电压后，通过使用辅助电容元件Cs的电容耦合，以将对置电压Vcom作为基准使其变成正电压或负电压中任一种的方式进行电压调整的方法。这种情况下，辅助电容线CSL不由与对置电压Vcom相同的电压驱动，而是以行单位分别进行脉冲驱动。

另外，在本实施方式中，在通常显示模式下的写入动作中，采用了按每1水平期间使各显示线的极性反转的方法，这是为了消除以一帧单位进行极性反转的情况下产生的如下所示的不良情况。另外，作为消除这种不良情况的方法，还有按每列进行极性反转驱动的方法和在行和列方向上同时以像素单位进行极性反转驱动的方法。

假设在某一帧F1，在所有的像素中，施加正极性的液晶电压Vlc，在下一帧F2，在所有的像素中，施加负极性的液晶电压Vlc的情况。即使是在对液晶层75施加同一绝对值的电压的情况下，有时根据正极性还是负极性，在光的透过率上产生微小的差异。显示有高画质的静止图像的情况下，该微小差异的存在可能在帧F1和帧F2，使显示样态产生细微的变化。另外，在动态图像显示时，也可能在帧间，应该显示同一内容的显示内容的显示区域内，其显示样态发生细微的变化。假设在高画质的静止图像或动态图像的显示时，即使是这样细微的变化，视觉上也能够识别的情况。

而且，通常显示模式是显示这样的高画质的静止图像或动态图像的模式，因此，上述那样的细微变化可能在视觉上被识别。为了避免这样的现象，在本实施方式中，在同一帧内，按每显示线使极性反转。由此，在同一帧内，在显示线间施加不同极性的液晶电压Vlc，因此，能够抑制对基于液晶电压Vlc的极性的显示图像数据的影响。

[其它实施方式]

下面，说明其它实施方式。

<1>在各像素电路2A～2F中，通常显示模式和常时显示模式的写入动作时，也可以对基准线REF施加低电平电压，使晶体管T2为断开状态。通过这样做，内部节点N1和输出节点N2电性分离的结果是，像素电极20的电位不受写入动作前的输出节点N2的电压的影响。由此，内部节点N1的电位VN1能够正确反应源极线SL的施加电压，无误差地显示图像数据。

需要说明的是，如上所述，节点N1的总寄生电容比节点N2大的多，节点N2的初始状态的电位几乎不对VN1造成影响，因此，优选晶体管T2事先设为常时导通状态。

<2>在上述实施方式中，使有源矩阵基板10上构成的所有的像素电路2为具备第二开关电路23和控制电路24的结构。与此相对，在有源矩阵基板10上，具备进行透过液晶显示的透过像素部和进行反射液晶显示的反射像素部的这两种像素部的结构的情况下，也可以是只是反射像素部的像素电路具备第二开关电路23和控制电路24，透过显示部的像素电路不具备第二开关电路23和控制电路24的结构。

这种情况下，通常显示模式时，通过透过像素部进行图像显示，常时显示模式时，通过反射像素部进行图像显示。通过这样构成，能够削减形成与有源矩阵基板10整体上的元件数。

<3>在上述实施方式中，各像素电路2是具备辅助电容元件Cs的结构，但是，也可以是不具备辅助电容元件Cs的结构。其中，为了使内部节点N1的电位更稳定，谋求显示图像的可靠的稳定化，优选具备该辅助电容元件Cs。

<4>在上述实施方式中，假设了各像素电路2的显示元件部21只由单位液晶显示元件Clc构成的情况，但是，如图24所示，也可以是在内部节点N1和像素电极20之间具备模拟放大器Amp(电压放大器)的结构。在图24中，作为一例，设为作为模拟放大器Amp的电源用线，输入辅助电容线CSL和电源极线Vcc的结构。

这种情况下，对内部节点N1施加的电压按照由模拟放大器Amp设定的放大率η放大，将放大后的电压对像素电极20供给。由此，是内部节点N1的微小的电压变化能够在显示图像上反映的结构。

<5>在上述实施方式中，将像素电路2内的晶体管T1～T4假设成了N沟道型多晶硅TFT，但是，也可以是使用P沟道型TFT的结构或使用非晶硅TFT的结构。在使用P沟道型TFT的结构的显示装置中，也能够通过在使作为电源电压和已述的动作条件示出的电压值的正负反转的、使实例A和实例B中的施加电压逆转的、常时显示模式下的写入动作中，将第一电压状态(5V)和第二电压状态(0V)置换为第一电压状态(0V)和第二电压状态(5V)等，来与上述各实施方式同样地使像素电路2动作，能够得到相同的效果。

<6>在上述实施方式中，作为常时显示模式下的内部节点电位VN1和对置电压Vcom的第一电压状态和第二电压状态的电压值，假设0V和5V，对各信号线施加的电压值也相应地设定为-5V、0V、5V、7V、8V、10V，这些电压值能够根据使用的液晶元件和晶体管元件的特性(阈值电压等)适当改变。

<7>在上述实施方式中，将液晶显示装置作为例子举出进行了说明，但是，本发明并不限于此，只要是具有与用于保持像素数据的像素电容Cp对应的电容，基于保持于该电容的电压显示图像的显示装置，本发明都能适用。

本发明能够适用例如，使相当于像素电容的电容保持相当于像素数据的电压，进行图像显示的有机EL(Electroluminescenece)显示装置的情况，特别是涉及自刷新动作。图25是表示这样的有机EL显示装置的像素电路的一例的电路图。在该像素电路中，作为像素数据，保持于辅助电容Cs的电压被施加到包括TFT的驱动用晶体管Tdv的栅极端子，与该电压相应的电流经由驱动用晶体管Tdv向发光元件OLED流动。因此，该辅助电容Cs相当于上述各实施方式中的像素电容Cp。

附图标记说明

1：液晶显示装置

2：像素电路

2A、2B、2C、2D、2E、2F：像素电路

10：有源矩阵基板

11：显示控制电路

12：对置电极驱动电路

13：源极驱动器

14：栅极驱动器

20：像素电极

21：显示元件部

22：第一开关电路

23：第二开关电路

24：控制电路

31：延迟电路

74：密封件

75：液晶层

80：对置电极

81：对置基板

Amp：模拟放大器

BST：升压线

Cbst：升压电容元件

Clc：液晶显示元件

CML：对置电极配线

CSL：辅助电容线

Cs：辅助电容元件

Ct：定时信号

DA：数字图像信号

Dv：数据信号

GL(GL1、GL2、……、GLn)：栅极线

Gtc：扫描侧定时控制信号

N1：内部节点

N2：输出节点

OLED：发光元件

P1、P2：相

P10、P11、……、P18：相

P20、P21、……、P27：相

REF：基准线

Sc1、Sc2、……、Scm：源极信号

SEL：选择线

SL(SL1、SL2、……、SLm)：源极线

Stc：数据侧定时控制信号

T1、T2、T3、T4、T5：晶体管

TD：延迟用晶体管

Tdv：驱动用晶体管

Vcom：对置电压

Vlc：液晶电压

VN1：内部节点电位

VN2：输出节点电位

Claims (6)

1.一种显示装置，其特征在于：

所述显示装置具有配置多个像素电路而成的像素电路组，

所述像素电路包括：

显示元件部，其包含单位显示元件；

内部节点，其构成所述显示元件部的一部分，并保持对所述显示元件部施加的像素数据的电压；

第一开关电路，其经由至少规定的开关元件，将从数据信号线供给的所述像素数据的电压传输到所述内部节点；

第二开关电路，其将向规定的电压供给线供给的电压不经由所述规定的开关元件地向所述内部节点传输；和

控制电路，其将与所述内部节点所保持的所述像素数据的电压相应的规定的电压保持在第一电容元件的一端，并且控制所述第二开关电路的导通或非导通，

具有第一端子、第二端子以及控制所述第一端子与第二端子间的导通的控制端子的第一晶体管元件～第三晶体管元件中，所述第二开关电路具有所述第一晶体管元件和第三晶体管元件，所述控制电路具有所述第二晶体管元件，

所述第二开关电路包括所述第一晶体管元件和所述第三晶体管元件的串联电路，

所述控制电路包括所述第二晶体管元件和所述第一电容元件的串联电路，

所述第一开关电路的一端与所述数据信号线连接，

所述第二开关电路的一端与所述电压供给线连接，

所述第一开关电路和第二开关电路各自的另一端和所述第二晶体管元件的第一端子，与所述内部节点连接，

所述第一晶体管元件的控制端子、所述第二晶体管元件的第二端子和所述第一电容元件的一端相互连接，形成所述控制电路的输出节点，

所述第二晶体管元件的控制端子与第一控制线连接，

所述第三晶体管元件的控制端子与第二控制线连接，

所述第一电容元件的另一端与所述第三控制线连接，

所述规定的开关元件是具有第一端子、第二端子以及控制所述第一端子与第二端子间的导通的控制端子的第四晶体管元件，构成为所述控制端子与扫描信号线连接，

所述显示装置包括：分别驱动所述数据信号线的数据信号线驱动电路；分别驱动所述第一控制线和第二控制线的控制线驱动电路；和驱动所述扫描信号线的扫描信号线驱动电路，

对多个所述像素电路，进行使所述第二开关电路和所述控制电路动作以同时补偿所述内部节点的电压变动的自刷新动作时，

所述扫描信号线驱动电路对与所述像素电路组中包含的所有的所述像素电路连接的所述扫描信号线施加规定的电压，使所述第四晶体管元件为非导通状态，

所述控制线驱动电路，

对所述第二控制线施加使所述第三晶体管元件为非导通状态的规定的电压，并且对所述第一控制线施加第一控制电压，该第一控制电压在所述内部节点所保持的二值的像素数据的电压状态为第一电压状态的情况下，通过所述第二晶体管元件切断从所述第一电容元件的一端向所述内部节点的电流，在所述内部节点所保持的二值的像素数据的电压状态为第二电压状态的情况下，使所述第二晶体管元件为导通状态，

然后，通过对所述第三控制线施加第一升压电压，对所述第一电容元件的一端赋予由通过所述第一电容元件的电容耦合引起的电压变化，由此，在所述内部节点的电压为所述第一电压状态的情况下，不抑制所述电压变化，使所述第一晶体管元件为导通状态，

然后，通过将对所述第一控制线施加的施加电压变更为第二控制电压，所述内部节点的电压状态与所述第一电压状态或所述第二电压状态无关，通过所述第二晶体管元件，切断从所述第一电容元件的一端向所述内部节点的电流，

然后，将对所述第三控制线施加的施加电压变更为比所述第一升压电压更接近接地电压的第二升压电压，对所述第一电容元件的一端赋予由通过所述第一电容元件的电容耦合引起的电压变化，使所述输出节点的电位在接地电位的方向上移动，由此，在所述内部节点的电压为所述第一电压状态的情况下，继续使所述第一晶体管元件为导通状态，在所述内部节点的电压为所述第二电压状态的情况下，使所述第一晶体管元件为非导通状态，

然后，变更对所述第二控制线施加的施加电压，使所述第三晶体管元件为导通状态，向与作为所述自刷新动作的对象的多个所述像素电路连接的所有的所述电压供给线，供给所述第一电压状态的所述像素数据的电压。

2.如权利要求1所述的显示装置，其特征在于：

所述数据信号线兼用作所述电压供给线，

所述控制线驱动电路变更对所述第二控制线施加的施加电压而使所述第三晶体管元件为导通状态后，代替所述控制线驱动电路，所述数据信号线驱动电路向与作为所述自刷新动作的对象的多个所述像素电路连接的所有的所述数据信号线，供给所述第一电压状态的所述像素数据的电压。

3.如权利要求1所述的显示装置，其特征在于：

所述像素电路还包括第二电容元件，该第二电容元件的一端与所述内部节点连接，该第二电容元件的另一端与第四控制线连接，

所述第四控制线兼用作所述电压供给线，

所述控制线驱动电路变更对所述第二控制线施加的施加电压而使所述第三晶体管元件为导通状态后，向与作为所述自刷新动作的对象的多个所述像素电路连接的所有的所述第四控制线，供给所述第一电压状态的所述像素数据的电压。

4.如权利要求1所述的显示装置，其特征在于：

所述像素电路构成为：所述第一开关电路不包括所述第四晶体管元件以外的开关元件，所述第四晶体管元件的第一端子与所述内部节点连接，所述第四晶体管元件的第二端子与所述数据信号线连接。

5.如权利要求1所述的显示装置，其特征在于：

所述像素电路中，所述第一开关电路包括：所述第二开关电路内的所述第三晶体管元件和所述第四晶体管元件的串联电路、或第五晶体管和所述第四晶体管元件的串联电路，该第五晶体管的控制端子与所述第二开关电路内的所述第三晶体管元件的控制端子连接。

6.如权利要求1所述的显示装置，其特征在于：

在行方向和列方向上分别配置多个所述像素电路，构成像素电路阵列，

所述显示装置构成为：

每所述列各具备一根所述数据信号线，

每所述行各具备一根所述扫描信号线，

配置于同一列的所述像素电路中，所述第一开关电路的一端与共用的所述数据信号线连接，

配置于同一行或同一列的所述像素电路中，所述第二晶体管元件的控制端子与共用的所述第一控制线连接，

配置于同一行或同一列的所述像素电路中，所述第三晶体管元件的控制端子与共用的所述第二控制线连接，

配置于同一行或同一列的所述像素电路中，所述第一电容元件的所述另一端与共用的所述第三控制线连接。

Images