CN102725788B - 像素电路和显示装置 - Google Patents

Abstract

提供不导致开口率降低地实现功耗下降的显示装置。液晶电容元件(Clc)是被像素电极20与相对电极(80)夹着而形成的。对相对电极(80)施加相对电压(Vcom)。像素电极(20)、第1开关电路(22)的一端、第2开关电路(23)的一端、第2晶体管(T2)的第1端子形成内部节点(N1)。第1开关电路(22)和第2开关电路(23)的另一端与源极线(SL)连接。第2开关电路(23)包括晶体管(T1)与晶体管(T3)的串联电路，用晶体管(T1)的控制端子、晶体管(T2)的第2端子以及升压电容元件(Cbst)的一端形成输出节点(N2)。升压电容元件(Csbt)的另一端与升压线(BST)连接，晶体管(T2)的控制端子与基准线(REF)连接，晶体管(T3)的控制端子与选择线(SEL)连接。

Description

像素电路和显示装置

技术领域

本发明涉及像素电路和具备该像素电路的显示装置，特别涉及有源矩阵型的显示装置。

背景技术

在便携电话、便携式游戏机等便携用终端中，一般使用液晶显示装置作为其显示单元。另外，便携电话等是由电池驱动的，因此强烈要求功耗的减少。因此，对于时刻、电池余量这样的需要常时显示的信息，显示于反射型子面板。另外，最近开始要求用同一主面板来兼顾全彩色显示的通常显示和反射型的常时显示。

图34示出一般有源矩阵型的液晶显示装置的像素电路的等效电路。另外，图35示出m×n像素的有源矩阵型的液晶显示装置的电路配置例。此外，m、n均为2以上的整数。

如图35所示，在m个源极线SL1、SL2、……、SLm与n个扫描线GL1、GL2、……、GLn的各交点设有包括薄膜晶体管(TFT)的开关元件。在图34中，用源极线SL代表各源极线SL1、SL2、……、SLm，同样，代表各扫描线GL1、GL2、……、GLn标注GL的附图标记。

如图34所示，液晶电容元件Clc与辅助电容元件Cs通过TFT并联地连接。液晶电容元件Clc包括在像素电极20与相对电极80之间设有液晶层的层叠结构。相对电极也被称为共用(common)电极。

此外，在图35中，对于各像素电路，仅显示TFT和像素电极(黑色的矩形部分)。

辅助电容元件Cs的一端(一方电极)与像素电极20连接，另一端(另一方电极)与辅助电容线CSL连接，使保持于像素电极20的像素数据的电压稳定化。辅助电容元件Cs具有抑制保持于像素电极的像素数据的电压发生变动的效果，上述变动是由如下情况导致的：在TFT中产生漏电电流、液晶分子所具有的介电常数各向异性导致在黑显示和白显示中液晶电容元件Clc的电容量发生变动以及通过像素电极与周边配线间的寄生电容而发生电压变动等。通过依次控制扫描线的电压，与1个扫描线连接的TFT成为导通状态，将以扫描线为单位提供给各源极线的像素数据的电压写入对应的像素电极。

在全彩色显示的通常显示中，即使在显示内容为静止图像的情况下，也按每1帧对相同的像素反复写入相同的显示内容。这样，更新保持于像素电极的像素数据的电压，由此将像素数据的电压变动抑制为最小限度，保证高质量的静止图像的显示。

用于驱动液晶显示装置的功耗大致受源极驱动器用于进行源极线驱动的功耗支配，大体上由以下的数学式1示出的关系式表示。此外，在数学式1中，P表示功耗，f表示刷新率(每单位时间的1帧的量的刷新动作次数)，C表示由源极驱动器驱动的负载电容，V表示源极驱动器的驱动电压，n表示扫描线数，m表示源极线数。在此，所谓刷新动作，是指保持显示内容并且通过源极线对像素电极施加电压的动作。

(数学式1)

P∝f·C·V2·n·m

然而，在常时显示的情况下，由于显示内容是静止图像，因此并不一定需要按每1帧更新像素数据的电压。因此，为了进一步减少液晶显示装置的功耗，降低该常时显示时的刷新频率。但是，当降低刷新频率时，由TFT的漏电电流的影响，保持于像素电极的像素数据电压发生变动。该电压变动带来各像素的显示亮度(液晶的透射率)的变动，会被观测为闪烁。另外，各帧期间的平均电位也降低，因此有可能会导致得不到足够的对比度等显示质量的降低。

在此，作为在电池余量、时刻显示等静止图像的常时显示中，同时实现解决由于降低刷新频率而造成显示质量降低的问题和低功耗化的方法，例如公开了下述专利文献1记载的构成。在专利文献1公开的构成中，能进行透射型和反射型这两种功能的液晶显示，而且，在能进行反射型的液晶显示的像素区域内的像素电路中具有存储部。该存储部将应显示于反射型液晶的显示部中的信息保持为电压信号。在进行反射型的液晶显示时，像素电路读出保持在存储部内的电压，由此显示与该电压相应的信息。

在专利文献1中，上述存储部包括SRAM，上述电压信号被静态地保持，因此不需要刷新动作，能同时实现维持显示质量和低功耗化。

现有技术文献

专利文献

专利文献1：特开2007-334224号公报

发明内容

发明要解决的问题

但是，在便携电话等中所使用的液晶显示装置中，在采用上述构成的情况下，除了在通常动作时用于保持作为模拟信息的各像素数据的电压的辅助电容元件以外，还需要按每像素或者每像素群具备用于存储像素数据的存储部。由此，应形成于构成液晶显示装置的显示部的阵列基板(有源矩阵基板)的元件数、信号线数增加，因此会降低透射模式下的开口率。另外，在与上述存储部一起设置用于对液晶进行交流驱动的极性反转驱动电路的情况下，会进一步导致开口率的降低。当这样增加元件数、信号线数造成开口率降低时，通常显示模式下的显示图像的亮度会降低。

在液晶显示装置中，在常时显示的静止图像的显示中，除了像素电极的电压变动的问题以外，还会发生如下问题：当对像素电极与相对电极间继续施加相同极性的电压时，在液晶层中包含的微量的离子性杂质集中到像素电极和相对电极中的任一方侧，由此在显示画面整体中发生残影。因此，除了上述刷新动作以外，还需要使施加到像素电极与相对电极间的电压的极性反转的极性反转动作。

在通常显示和常时显示中的任一情况下，在静止图像的显示中，在该极性反转动作中，都会将1帧的量的像素数据存储到帧存储器，对与该像素数据相应的电压进行使以相对电极为基准的极性每次反转并且反复写入的动作。因此，如上述那样，需要从外部驱动扫描线和源极线，将以扫描线为单位提供给各源极线的像素数据的电压写入各像素电极的动作。

因此，在要求低功耗动作的常时显示中，当从外部驱动扫描线和源极线来进行极性反转动作时，与上述刷新动作相比，像素电极的电压振幅较大，因此会带来更大的电力消耗。

本发明是鉴于上述问题而完成的，其目的在于提供不导致开口率的降低并且能以低功耗防止液晶的恶化和显示质量的降低的像素电路和显示装置。

用于解决问题的方案

为了实现上述目的，本发明的像素电路的特征在于如下的构成。

首先，本发明的像素电路具备：

显示元件部，其包含单位显示元件；

内部节点，其构成上述显示元件部的一部分，保持施加到上述显示元件部的像素数据的电压；

第1开关电路，其至少经由规定的开关元件，将从数据信号线提供的上述像素数据的电压转送到上述内部节点；

第2开关电路，其将从上述数据信号线提供的电压不经由上述规定的开关元件地转送到上述内部节点；以及

控制电路，其将与上述内部节点所保持的上述像素数据的电压相应的规定的电压保持在第1电容元件的一端，并且控制上述第2开关电路的导通非导通。

该像素电路具备第1晶体管元件～第3晶体管元件，上述第1晶体管元件～第3晶体管元件具有第1端子、第2端子以及控制上述第1端子和第2端子间的导通的控制端子，其中，在第2开关电路内具备上述第1晶体管元件和第3晶体管元件，在控制电路内具备第2晶体管元件。第2开关电路包括第1晶体管元件与第3晶体管元件的串联电路，控制电路包括第2晶体管元件与第1电容元件的串联电路。

第1开关电路和第2开关电路的各一端均与数据信号线连接，各另一端均与内部节点连接。该内部节点也连接着第2晶体管元件的第1端子。

第1晶体管元件的控制端子、第2晶体管元件的第2端子、第1电容元件的一端相互连接而形成节点。另外，第2晶体管元件的控制端子与第1控制线连接，第3晶体管元件的控制端子与第2控制线连接。而且，第1电容元件的另一端、不形成上述节点的一侧的端子与第2控制线或者第3控制线连接。

除了该构成以外，也可以还具备第2电容元件，上述第2电容元件的一端与上述内部节点连接，另一端与第4控制线或者规定的固定电压线连接。

另外，上述规定的开关元件包括具有第1端子、第2端子以及控制上述第1端子和第2端子间的导通的控制端子的第4晶体管元件，

优选构成为上述第4晶体管元件的控制端子与扫描信号线连接。

另外，也优选上述第1开关电路构成为不包括上述规定的开关元件以外的开关元件。

另外，优选上述第1开关电路构成为包括上述第2开关电路内的上述第3晶体管元件与上述规定的开关元件的串联电路或者第5晶体管与上述规定的开关元件的串联电路，上述第5晶体管的控制端子与上述第2开关电路内的上述第3晶体管元件的控制端子连接。

而且，本发明的显示装置的特征在于，在行方向和列方向上分别配置多个具有上述特征的像素电路来构成像素电路阵列，

按每个上述列各具备1个上述数据信号线，

在配置于同一列的上述像素电路中，上述第1开关电路的一端与共用的上述数据信号线连接，

在配置于同一行或者同一列的上述像素电路中，上述第2晶体管元件的控制端子与共用的上述第1控制线连接，

在配置于同一行或者同一列的上述像素电路中，上述第3晶体管元件的控制端子与共用的上述第2控制线连接，

在配置于同一行或者同一列的上述像素电路中，上述第1电容元件的上述另一端与共用的上述第2控制线或者上述第3控制线连接，

具备：分别地驱动上述数据信号线的数据信号线驱动电路以及分别地驱动上述第1控制线～第3控制线的控制线驱动电路。

除了上述构成以外，还优选上述第1开关电路构成为不包含上述规定的开关元件以外的开关元件，并且上述规定的开关元件是具有第1端子、第2端子以及控制上述第1端子和第2端子间的导通的控制端子的第4晶体管元件，构成为上述第1端子与上述内部节点连接，第2端子与上述数据信号线连接，控制端子与扫描信号线连接，

构成为：按每个上述行各具备1个上述扫描信号线，并且配置于同一行的上述像素电路与共用的上述扫描信号线连接，

具备分别地驱动上述扫描信号线的扫描信号线驱动电路。

另外，还优选上述规定的开关元件包括具有第1端子、第2端子以及控制上述两端子间的导通的控制端子的第4晶体管元件，

上述第1开关电路包括上述第2开关电路内的上述第3晶体管元件与上述第4晶体管元件的串联电路或者第5晶体管与上述第4晶体管元件的串联电路，上述第5晶体管的控制端子与上述第2开关电路内的上述第3晶体管元件的控制端子连接，

按每个上述行各具备1个扫描信号线和1个上述第2控制线，

上述第4晶体管元件的控制端子与扫描信号线连接，

配置于同一行的上述像素电路与共用的上述扫描信号线及共用的上述第2控制线分别连接，

具备分别地驱动上述扫描信号线的扫描信号线驱动电路。

优选在这种构成下，在对配置于1个选择行的上述像素电路分别地进行写入上述像素数据的写入动作时，

上述扫描信号线驱动电路对上述选择行的上述扫描信号线施加规定的选择行电压，使配置于上述选择行的上述第4晶体管元件为导通状态，并且对非选择行的上述扫描信号线施加规定的非选择行电压，使配置于上述非选择行的上述第4晶体管元件为非导通状态，

上述数据信号线驱动电路对各个上述数据信号线分别地施加与写入上述选择行的各列的上述像素电路中的像素数据对应的数据电压。

此时，也可以在上述写入动作时，上述控制线驱动电路对上述第2控制线施加使上述第3晶体管元件为非导通状态的规定的电压。

另外，还优选在对配置于1个选择行的上述像素电路分别地进行写入上述像素数据的写入动作时，

上述扫描信号线驱动电路对上述选择行的上述扫描信号线施加规定的选择行电压，使配置于上述选择行的上述第4晶体管元件为导通状态，并且对非选择行的上述扫描信号线施加规定的非选择行电压，使配置于上述非选择行的上述第4晶体管元件为非导通状态，

上述控制线驱动电路对上述选择行的上述第2控制线施加使上述第3晶体管元件为导通状态的规定的选择用电压，并且对上述非选择行的上述第2控制线施加使上述第3晶体管元件为非导通状态的规定的非选择用电压，

上述数据信号线驱动电路对各个上述数据信号线分别地施加与写入上述选择行的各列的上述像素电路中的像素数据对应的数据电压。

此外，优选在该写入动作时，

上述控制线驱动电路对上述第1控制线施加使上述第2晶体管元件为导通状态的规定的电压。

而且，除了上述特征以外，本发明的显示装置的特征在于，

在上述第1电容元件的上述另一端与上述第3控制线连接的构成的情况下，在对多个上述像素电路进行使上述第2开关电路和上述控制电路工作而同时补偿上述内部节点的电压变动的自刷新动作时，

上述扫描信号线驱动电路对与上述像素电路阵列内的全部上述像素电路连接的上述扫描信号线施加规定的电压，使上述第4晶体管元件为非导通状态，

上述控制线驱动电路，

对上述第1控制线施加如下规定的电压：该规定的电压在上述内部节点所保持的2值的像素数据的电压状态为第1电压状态的情况下利用上述第2晶体管元件隔断从上述第1电容元件的一端向上述内部节点的电流，在第2电压状态的情况下使上述第2晶体管元件为导通状态，

对上述第2控制线施加使上述第3晶体管元件为导通状态的规定的电压，

对上述第3控制线施加规定的电压振幅的电压脉冲，对上述第1电容元件的一端赋予通过上述第1电容元件的电容耦合带来的电压变化，在上述内部节点的电压为上述第1电压状态的情况下不抑制上述电压变化，使上述第1晶体管元件为导通状态，另一方面，在上述内部节点的电压为上述第2电压状态的情况下抑制上述电压变化，使上述第1晶体管元件为非导通状态，

上述数据信号线驱动电路对与作为上述自刷新动作的对象的多个上述像素电路连接的全部上述数据信号线提供上述第1电压状态的上述像素数据的电压。

此外，在上述第1电容元件的上述另一端与上述第2控制线连接的构成的情况下，对上述第2控制线施加规定的电压振幅的电压脉冲，使上述第3晶体管元件为导通状态，并且对上述第1电容元件的一端赋予通过上述第1电容元件的电容耦合带来的电压变化，在上述内部节点的电压为上述第1电压状态的情况下不抑制上述电压变化，使上述第1晶体管元件为导通状态，另一方面，在上述内部节点的电压为上述第2电压状态的情况下抑制上述电压变化，使上述第1晶体管元件为非导通状态。

除此以外，其它的特征在于在上述自刷新动作结束紧后进入待机状态，

上述控制线驱动电路对上述第2控制线施加使上述第3晶体管元件为非导通状态的规定的电压，并且结束上述电压脉冲的施加。

而且此时，优选隔开比上述自刷新动作期间长10倍以上的上述待机状态来反复进行上述自刷新动作。

优选在上述待机状态中，上述数据信号线驱动电路对上述数据信号线施加固定电压。也可以使该固定电压为第2电压状态。

另外，除了上述特征以外，

还优选以1个行或者多个行为单位将上述自刷新动作对象的多个上述像素电路分区，

至少将上述第2控制线和与上述第1电容元件的另一端连接的上述第2控制线或者上述第3控制线设置为能以上述分区为单位进行驱动，

对于不是上述自刷新动作的对象的分区，上述控制线驱动电路对上述第2控制线施加使上述第3晶体管元件为非导通状态的规定的电压，或者对与上述第1电容元件的另一端连接的上述第2控制线或上述第3控制线不施加上述电压脉冲，

依次切换上述自刷新动作对象的上述分区，按每个上述分区来分割执行上述自刷新动作。

另外，还优选在上述第1开关电路为不包含上述第4晶体管元件以外的开关元件的构成的情况下，

以1个列或者多个列为单位将上述自刷新动作对象的多个上述像素电路分区，

至少将上述第2控制线和与上述第1电容元件的另一端连接的上述第2控制线或者上述第3控制线设置为能按每个上述分区进行驱动，

对于不是上述自刷新动作的对象的分区，上述控制线驱动电路对上述第2控制线施加使上述第3晶体管元件为非导通状态的规定的电压，或者对与上述第1电容元件的另一端连接的上述第2控制线或者上述第3控制线不施加上述电压脉冲，

依次切换上述自刷新动作对象的上述分区，按每个上述分区来分割执行上述自刷新动作。

另外，除了上述特征以外，本发明的显示装置的特征在于，

在上述像素电路构成为上述第1开关电路不包含上述第4晶体管元件以外的开关元件，并且上述第1电容元件的另一端与上述第3控制线连接的情况下，

上述单位显示元件包括液晶显示元件，上述液晶显示元件包括像素电极、相对电极以及被上述像素电极与上述相对电极夹持的液晶层，

在上述显示元件部中，上述内部节点直接或者通过电压放大器与上述像素电极连接，

具备对上述相对电极提供电压的相对电极电压提供电路，

对于多个上述像素电路，在使上述第1开关电路、上述第2开关电路和上述控制电路工作，使施加到上述像素电极与上述相对电极之间的电压的极性同时反转的自极性反转动作中，执行如下一系列动作：

作为上述自极性反转动作开始前的初始状态设定动作，

上述扫描信号线驱动电路对与上述像素电路阵列内的全部上述像素电路连接的上述扫描信号线施加规定的电压，使上述第4晶体管元件为非导通状态，

上述控制线驱动电路，

对上述第1控制线施加如下规定的电压：该规定的电压根据上述内部节点所保持的2值的像素数据的电压状态是第1电压状态还是第2电压状态而与上述第1电容元件的一端的电压值产生差，

对上述第2控制线施加使上述第3晶体管元件为非导通状态的规定的电压，

对上述第3控制线施加规定的初始电压，

在上述初始状态设定动作后，

上述控制线驱动电路，

对上述第3控制线施加规定的电压振幅的脉冲，对上述第1电容元件的一端赋予通过上述第1电容元件的电容耦合带来的电压变化，在上述内部节点的电压为上述第1电压状态的情况下，上述第2晶体管元件为非导通状态，从而不抑制上述电压变化，使上述第1晶体管元件为导通状态，另一方面，在上述内部节点的电压为上述第2电压状态的情况下，上述第2晶体管元件为导通状态，从而抑制上述电压变化，使上述第1晶体管元件为非导通状态，

然后，对上述第1控制线施加与上述内部节点的电压状态无关地使上述第2晶体管元件为非导通状态的规定的电压，

然后，上述扫描信号线驱动电路对与作为上述自极性反转动作的对象的多个上述像素电路连接的全部上述扫描信号线施加规定的电压振幅的扫描用电压脉冲，使上述第4晶体管元件暂时为导通状态之后，返回非导通状态，

上述相对电极电压提供电路在上述第2晶体管元件为非导通状态之后、直到上述扫描信号线驱动电路结束上述扫描用电压脉冲的施加为止，使对上述相对电极施加的电压在2个电压状态间变化，

上述控制线驱动电路至少在上述扫描信号线驱动电路结束上述扫描用电压脉冲的施加后的规定期间中对上述第2控制线施加使上述第3晶体管元件为导通状态的规定的电压，然后，停止对上述第3控制线施加脉冲，

上述数据信号线驱动电路，

对与作为上述自极性反转动作对象的多个上述像素电路连接的全部上述数据信号线至少在上述扫描信号线驱动电路施加上述扫描用电压脉冲的期间施加上述第1电压状态的电压，并且，

上述控制线驱动电路在结束对上述第2控制线施加使上述第3晶体管元件为导通状态的规定的电压紧前的至少一部分期间中对与上述自极性反转动作对象的多个上述像素电路连接的全部上述电压提供线施加上述第2电压状态的电压。

另外，作为其它的方法，也可以执行如下一系列的动作：作为上述自极性反转动作开始前的初始状态设定动作，上述控制线驱动电路对与上述第1电容元件的另一端连接的上述第3控制线施加规定的初始电压，

在上述初始状态设定动作后，上述控制线驱动电路对上述第2控制线和上述第3控制线施加规定的电压振幅的电压脉冲，至少在上述扫描信号线驱动电路结束上述电压脉冲的施加后，停止对上述第2控制线和上述第3控制线施加脉冲，在结束对上述第2控制线和上述第3控制线施加脉冲的紧前的至少一部分期间中，上述数据信号线控制电路对与上述自极性反转动作对象的多个上述像素电路连接的全部上述数据信号线施加上述第2电压状态的电压。

另一方面，如果是上述第1电容元件与上述第2控制线连接的情况，也可以执行如下一系列的动作：作为上述自极性反转动作开始前的初始状态设定动作，上述控制线驱动电路对上述第2控制线施加使上述第3晶体管元件为非导通状态的规定的电压，

在上述初始状态设定动作后，上述控制线驱动电路对上述第2控制线施加规定的电压振幅的脉冲，至少在上述扫描信号线驱动电路结束上述电压脉冲的施加后，停止对上述第2控制线施加脉冲，在结束对上述第2控制线施加脉冲紧前的至少一部分期间中，上述数据信号线驱动电路对与上述自极性反转动作对象的多个上述像素电路连接的全部上述数据信号线施加上述第2电压状态的电压。

此外，在上述各构成中，在上述像素电路中，上述第1开关电路包括上述第3晶体管元件与上述第4晶体管元件的串联电路或者第5晶体管与上述第4晶体管元件的串联电路，上述第5晶体管的控制端子与上述第2开关电路内的上述第3晶体管元件的控制端子连接的情况下，上述控制线驱动电路至少在从上述扫描信号线驱动电路施加上述电压脉冲到该脉冲施加结束后的规定期间中，对上述第2控制线施加使上述第3晶体管元件为导通状态的规定的电压，然后停止对与上述第1电容元件的另一端连接的上述第2控制线或者上述第3控制线施加脉冲即可。

此时，在第1电容元件与第3控制线连接的情况下，也可以用相同定时来驱动第2控制线和第3控制线。而且，在第1电容元件与第2控制线连接的情况下也能同样进行驱动。

另外，本发明的显示装置的其它特征在于，

上述像素电路构成为：上述第1开关电路不包含上述第4晶体管元件以外的开关元件，并且上述第1电容元件的另一端与上述第3控制线连接，

上述单位显示元件包括液晶显示元件，上述液晶显示元件包括像素电极、相对电极以及被上述像素电极与上述相对电极夹持的液晶层，

在上述显示元件部中，上述内部节点直接或者通过电压放大器与上述像素电极连接，

具备对上述相对电极提供电压的相对电极电压提供电路，

对于多个上述像素电路，在使上述第1开关电路、上述第2开关电路和上述控制电路工作，使施加到上述像素电极与上述相对电极之间的电压的极性同时反转的自极性反转动作中，执行如下一系列动作：

作为上述自极性反转动作开始前的初始状态设定动作，

上述扫描信号线驱动电路对与上述像素电路阵列内的全部上述像素电路连接的上述扫描信号线施加规定的电压，使上述第4晶体管元件为非导通状态，

上述控制线驱动电路，

对上述第1控制线施加如下规定的电压：该规定的电压根据上述内部节点所保持的2值的像素数据的电压状态是第1电压状态还是第2电压状态而与上述第1电容元件的一端的电压值产生差，在上述第1电容元件的一端的电压值的差使上述第1晶体管元件的第1端子或者第2端子的电压为上述第2电压状态的情况下，施加如下规定的电压：该规定的电压使得在上述内部节点为上述第1电压状态的情况下上述第1晶体管元件为导通状态，在上述内部节点为上述第2电压状态的情况下上述第1晶体管元件为非导通状态，

对上述第2控制线施加使上述第3晶体管元件为非导通状态的规定的电压，

对与上述第1电容元件的另一端连接的上述第3控制线施加规定的初始电压，

在上述初始状态设定动作后，

上述控制线驱动电路，

对上述第1控制线施加无论上述内部节点为上述第1电压状态还是上述第2电压状态都使上述第2晶体管元件为非导通状态的规定的电压，

然后，上述扫描信号线驱动电路对与上述自极性反转动作对象的多个上述像素电路连接的全部上述扫描信号线施加规定的电压振幅的电压脉冲，使上述第4晶体管元件暂时为导通状态之后，返回非导通状态，

上述相对电极电压提供电路在上述第2晶体管元件为非导通状态之后、直到上述扫描信号线驱动电路结束上述电压脉冲的施加为止，使对上述相对电极施加的电压在2个电压状态间变化，

上述控制线驱动电路至少在上述扫描信号线驱动电路结束上述电压脉冲的施加后的规定期间中对上述第2控制线施加使上述第3晶体管元件为导通状态的规定的电压，

上述数据信号线驱动电路对与上述自极性反转动作对象的多个上述像素电路连接的全部上述数据信号线至少在上述扫描信号线驱动电路施加上述电压脉冲的期间施加上述第1电压状态的电压，

上述控制线驱动电路在结束对上述第2控制线施加使上述第3晶体管元件为导通状态的规定的电压紧前的至少一部分期间中对与上述自极性反转动作对象的多个上述像素电路连接的全部上述数据信号线施加上述第2电压状态的电压。

另一方面，如果是在上述像素电路中，上述第1电容元件的另一端与上述第3控制线连接，并且上述第1开关电路包括上述第3晶体管元件与上述第4晶体管元件的串联电路，或者包括第5晶体管与上述第4晶体管元件的串联电路，上述第5晶体管的控制端子与上述第2开关电路内的上述第3晶体管元件的控制端子连接的情况下，在上述初始状态设定动作后，上述控制线驱动电路至少在从上述扫描信号线驱动电路施加上述电压脉冲时到该脉冲施加结束后的规定期间中，对上述第2控制线施加使上述第3晶体管元件为导通状态的规定的电压即可。

而且，除了上述特征以外，还优选在上述像素电路具备一端与上述内部节点连接、另一端与固定电压线连接的第2电容元件的情况下，

上述扫描信号线驱动电路结束上述扫描用电压脉冲的施加之后通过调整上述固定电压线的电压来补偿在上述电压脉冲的施加结束时产生的上述内部节点的电压变动。

发明效果

根据本发明的构成，除了通常的写入动作以外不用进行写入动作就能执行使显示元件部两端间的电压的绝对值复原为紧前的写入动作时的值的动作(自刷新动作)。另外，在液晶显示装置那样需要极性反转动作的显示装置中，不用进行写入动作就能执行使显示元件部两端间的电压的极性反转的动作(自极性反转动作)。

在排列有多个像素电路的情况下，通常的写入动作一般对每一行执行。因此，最大需要使驱动器电路驱动排列的像素电路的行数的量。

根据本发明的像素电路，通过进行自刷新动作，能对最大配置的多个像素全部同时执行刷新动作。因此，能大大减少从刷新动作的开始到结束为止所需的驱动器电路的驱动次数，能实现低功耗。

并且，在像素电路内不需要另外具备SRAM等存储部，因此不会如现有技术那样使开口率大大降低。

而且，根据本发明的像素电路，进行自极性反转动作，由此能对最大配置的多个像素全部同时执行极性反转动作。与通过通常的写入动作来进行极性反转的情况相比，能大大减少从极性反转动作的开始到结束为止所需的驱动器电路的驱动次数，能实现低功耗。

并且，根据本发明的像素电路以及显示装置，能适当地组合上述自刷新动作、自极性反转动作，由此能使图像显示时的功耗的降低效果更高。

附图说明

图1是示出本发明的显示装置的概要构成的一个例子的框图。

图2是液晶显示装置的一部分截面概略结构图。

图3是示出本发明的显示装置的概要构成的一个例子的框图。

图4是示出本发明的像素电路的基本电路构成的电路图。

图5是示出本发明的像素电路的其它基本电路构成的电路图。

图6是示出本发明的像素电路的第1类型的电路构成例的电路图。

图7是示出本发明的像素电路的第1类型的其它电路构成例的电路图。

图8是示出本发明的像素电路的第1类型的其它电路构成例的电路图。

图9是示出本发明的像素电路的第2类型的电路构成例的电路图。

图10是示出本发明的像素电路的第3类型的电路构成例的电路图。

图11是示出本发明的像素电路的第2类型的其它电路构成例的电路图。

图12是示出本发明的像素电路的第2类型的其它电路构成例的电路图。

图13是示出本发明的像素电路的第4类型的电路构成例的电路图。

图14是示出本发明的像素电路的第5类型的电路构成例的电路图。

图15是示出本发明的像素电路的第6类型的电路构成例的电路图。

图16是第1类型的像素电路的自刷新动作的时序图。

图17是第4类型～第6类型的像素电路的自刷新动作的时序图。

图18是第1类型的像素电路的自极性反转动作的时序图。

图19是第4类型～第6类型的像素电路的自极性反转动作的时序图。

图20是第1类型的像素电路的自极性反转动作的其它的时序图。

图21是第2类型～第3类型的像素电路的自极性反转动作的其它的时序图。

图22是第1类型的像素电路的自极性反转动作的其它的时序图。

图23是第1类型的像素电路的自极性反转动作的另一其它的时序图。

图24是第2类型～第3类型的像素电路的自极性反转动作的时序图。

图25是第4类型～第6类型的像素电路的自极性反转动作的其它的时序图。

图26是第1类型的像素电路的常时显示模式时的写入动作的时序图。

图27是第2类型～第3类型的像素电路的常时显示模式时的写入动作的时序图。

图28是示出常时显示模式下的写入动作和自刷新动作的执行顺序的流程图。

图29是示出常时显示模式下的写入动作和自极性反转动作的执行顺序的流程图。

图30是示出在常时显示模式下组合执行写入动作、自刷新动作和自极性反转动作的情况的顺序的流程图。

图31是第1类型的像素电路的通常显示模式时的写入动作的时序图。

图32是示出本发明的像素电路的另一其它的基本电路构成的电路图。

图33是示出本发明的像素电路的另一其它的基本电路构成的电路图。

图34是一般的有源矩阵型的液晶显示装置的像素电路的等效电路图。

图35是示出m×n像素的有源矩阵型的液晶显示装置的电路配置例的框图。

具体实施方式

下面参照附图说明本发明的像素电路和显示装置的各实施方式。此外，对与图34和图35相同的构成要素标注相同的附图标记。

[第1实施方式]

在第1实施方式中，说明本发明的显示装置(以下单称为“显示装置”)和本发明的像素电路(以下单称为“像素电路”)的构成。

《显示装置》

图1示出显示装置1的概要构成。显示装置1具备：有源矩阵基板10、相对电极80、显示控制电路11、相对电极驱动电路12、源极驱动器13、栅极驱动器14和后述的各种信号线。在有源矩阵基板10上，多个像素电路2分别配置在行和列方向，形成有像素电路阵列。

此外，在图1中，为了避免附图变繁琐而将像素电路2方块化显示。另外，为了明确在有源矩阵基板10上形成有各种信号线的情况，为了方便将有源矩阵基板10图示在相对电极80的上侧。

在本实施方式中，显示装置1构成为能用相同的像素电路2以通常显示模式和常时显示模式这2个显示模式来进行画面显示。通常显示模式是用全彩色显示来显示动态图像或者静止图像的显示模式，利用采用背光源的透射型液晶显示。另一方面，本实施方式的常时显示模式是以像素电路为单位进行2灰度级(白黑)显示，将3个相邻的像素电路2分配给3原色(R，G，B)的各颜色来显示8种颜色的显示模式。而且，在常时显示模式下，也能进一步将相邻的3个像素电路进行多套组合，利用面积灰度级来增加显示颜色的数量。此外，本实施方式的常时显示模式是在透射型液晶显示和反射型液晶显示中均能利用的技术。

在以下的说明中，为了方便，将与1个像素电路2对应的最小显示单位称为“像素”，写入各像素电路的“像素数据”在进行3原色(R，G，B)的彩色显示的情况下为各颜色的灰度级数据。在除了3原色以外还包含白黑的亮度数据来进行彩色显示的情况下，该亮度数据也包含于像素数据。

图2是示出有源矩阵基板10和相对电极80的关系的概略截面结构图，示出作为像素电路2的构成要素的显示元件部21(参照图4)的结构。有源矩阵基板10是透光性的透明基板，包括例如玻璃、塑料。

如图1所示，在有源矩阵基板10上形成包括各信号线的像素电路2。在图2中，代表像素电路2的构成要素图示出了像素电极20。像素电极20包括透光性的透明导电材料，例如ITO(铟锡氧化物)。

与有源矩阵基板10相对地配置有透光性的相对基板81，在这两个基板的间隙中保持有液晶层75。在两个基板的外表面贴附有偏振板(未图示)。

液晶层75在两个基板的周边部分由密封材料74密封。在相对基板81上，与像素电极20相对地形成有包括ITO等透光性的透明导电材料的相对电极80。该相对电极80在相对基板81上扩展到大致一面地形成为单一膜。在此，利用1个像素电极20、相对电极80以及夹持在它们之间的液晶层75来形成单位液晶显示元件Clc(参照图4)。

另外，背光源装置(未图示)配置在有源矩阵基板10的背面侧，能从有源矩阵基板10向朝向相对基板81的方向放射光。

如图1所示，在有源矩阵基板10上，多个信号线形成在纵横方向上。并且，在纵方向(列方向)上延伸的m个源极线(SL1、SL2、……、SLm)与在横方向(行方向)上延伸的n个栅极线(GL1、GL2、……、GLn)交叉的位置，多个像素电路2形成为矩阵状。m、n都是2以上的自然数。另外，用“源极线SL”代表各源极线，用“栅极线GL”代表各栅极线。

在此，源极线SL与“数据信号线”对应，栅极线GL与“扫描信号线”对应。另外，源极驱动器13与“数据信号线驱动电路”对应，栅极驱动器14与“扫描信号线驱动电路”对应，相对电极驱动电路12与“相对电极电压提供电路”对应，显示控制电路11的一部分与“控制线驱动电路”对应。

此外，在图1中，示出了显示控制电路11、相对电极驱动电路12分别与源极驱动器13、栅极驱动器14独立存在，但是也可以是在这些驱动器内包括显示控制电路11、相对电极驱动电路12的构成。

在本实施方式中，作为驱动像素电路2的信号线，除了上述源极线SL和栅极线GL以外，还具备基准线REF、选择线SEL、辅助电容线CSL和升压线BST。此外，能具备该升压线BST作为与选择线SEL分立的信号线，也能与选择线SEL共用化。通过将升压线BST和选择线SEL共用化，能减少应配置在有源矩阵基板10上的信号线的个数，能提高各像素的开口率。图3示出将选择线SEL和升压线BST共用化的情况下的显示装置的构成。

基准线REF、选择线SEL、升压线BST分别与“第1控制线”、“第2控制线”、“第3控制线”对应，由显示控制电路11驱动。另外，辅助电容线CSL与“第4控制线”或者“固定电压线”对应，作为一个例子由显示控制电路11驱动。

在图1和图3中，基准线REF、选择线SEL和辅助电容线CSL均在行方向上延伸地设于各行，在像素电路阵列的周边部，各行的配线相互连接成为一个，但是也可以构成为分别地驱动各行的配线，根据动作模式来施加共用的电压。另外，视后述的像素电路2的电路构成的类型，能将基准线REF、选择线SEL和辅助电容线CSL的一部分或者全部以在列方向上延伸的方式设于各列。基本上构成为各个基准线REF、选择线SEL和辅助电容线CSL由多个像素电路2共用。此外，在与选择线SEL分立地具备升压线BST的构成的情况下，也可以与选择线SEL同样设置。

显示控制电路11是控制后述的通常显示模式和常时显示模式的各写入动作以及常时显示模式的自刷新动作和自极性反转动作的电路。

在写入动作时，显示控制电路11从外部的信号源接受表示应显示的图像的数据信号Dv和定时信号Ct，基于该信号Dv、Ct，作为用于使图像显示于像素电路阵列的显示元件部21(参照图4)的信号，生成提供给源极驱动器13的数字图像信号DA和数据侧定时控制信号Stc、提供给栅极驱动器14的扫描侧定时控制信号Gtc、提供给相对电极驱动电路12的相对电压控制信号Sec以及分别施加到基准线REF、选择线SEL、辅助电容线CSL和升压线BST的各信号电压。

源极驱动器13是根据来自显示控制电路11的控制，在写入动作、自刷新动作和自极性反转动作时对各源极线SL在规定的定时施加规定的电压振幅的源极信号的电路。

在写入动作时，源极驱动器13基于数字图像信号DA和数据侧定时控制信号Stc，按每1水平期间(也称为“1H期间”)生成与数字信号DA所表示的1显示线的量的像素值相当的、适合于相对电压Vcom的电压电平的电压作为源极信号Sc1、Sc2、……、Scm。该电压在通常显示模式是多灰度级的模拟电压，在常时显示模式是2灰度级(2值)的电压。然后将这些源极信号分别施加到对应的源极线SL1、SL2、……、SLm。

另外，在自刷新动作时和自极性反转动作时，源极驱动器13根据来自显示控制电路11的控制，对与作为对象的像素电路2连接的全部源极线SL以相同的定时进行相同的电压施加(详细内容后述)。

栅极驱动器14是根据来自显示控制电路11的控制在写入动作、自刷新动作和自极性反转动作时对各栅极线GL以规定的定时施加规定的电压振幅的栅极信号的电路。此外，该栅极驱动器14也可以与像素电路2同样地形成在有源矩阵基板10上。

在写入动作时，栅极驱动器14基于扫描侧定时控制信号Gtc，为了将源极信号Sc1、Sc2、……、Scm写入各像素电路2，在数字图像信号DA的各帧期间中，在大致每1水平期间依次选择栅极线GL1、GL2、……、GLn。

另外，在自刷新动作时和自极性反转动作时，栅极驱动器14根据来自显示控制电路11的控制对与作为对象的像素电路2连接的全部栅极线GL以相同的定时进行相同的电压施加(详细内容后述)。

相对电极驱动电路12通过相对电极配线CML对相对电极80施加相对电压Vcom。在本实施方式中，相对电极驱动电路12在通常显示模式和常时显示模式中，将相对电压Vcom在规定的高电平(5V)与规定的低电平(0V)之间交替切换并输出。这样将相对电压Vcom在高电平与低电平之间切换并且驱动相对电极80的方式称为“相对AC驱动”。

通常显示模式下的“相对AC驱动”按每1水平期间和每1帧期间将相对电压Vcom在高电平与低电平之间切换。也就是说，在某个1帧期间，在前后相邻的2个水平期间中，相对电极80与像素电极20间的电压极性发生变化。另外，在相同的1水平期间中，在前后相邻的2个帧期间中，相对电极80与像素电极20间的电压极性也会变化。

另一方面，在常时显示模式下，在1帧期间中维持相同的电压电平，但是在前后相邻的2个写入动作中相对电极80与像素电极20间的电压极性发生变化。

当对相对电极80与像素电极20间继续施加相同极性的电压时，产生显示画面的残影(面残影)，因此需要极性反转动作，但是通过采用“相对AC驱动”，能减少极性反转动作对像素电极20施加的电压振幅。

《像素电路》

下面参照图4～图15的各图说明像素电路2的构成。图4和图5示出本发明的像素电路2的基本电路构成。像素电路2构成为在全部电路构成中共同地具备：包括单位液晶显示元件Clc的显示元件部21、第1开关电路22、第2开关电路23、控制电路24和辅助电容元件Cs。辅助电容元件Cs与“第2电容元件”对应。

此外，图4示出的基本电路构成表示包括后述的第1类型～第3类型的基本电路构成的共用的电路构成，图5示出的基本电路构成包括第4类型～第6类型的基本电路构成。单位液晶显示元件Clc已经参照图2进行了说明，省略说明。

像素电极20与第1开关电路22、第2开关电路23和控制电路24的各一端连接，形成内部节点N1。内部节点N1在写入动作时保持从源极线SL提供的像素数据的电压。

辅助电容元件Cs的一端与内部节点N1连接，另一端与辅助电容线CSL连接。该辅助电容元件Cs是为了使内部节点N1能稳定地保持像素数据的电压而追加设置的。

第1开关电路22的不构成内部节点N 1的一侧的一端与源极线SL连接。第1开关电路22具备发挥开关元件的功能的晶体管T4。晶体管T4是指控制端子与栅极线连接的晶体管，与“第4晶体管”对应。至少在晶体管T4的截止(OFF)时，第1开关电路22为非导通状态，源极线SL与内部节点N1间的导通被隔断。

第2开关电路23的不构成内部节点N1的一侧的一端与源极线SL连接。第2开关电路23包括晶体管T1与晶体管T3的串联电路。此外，晶体管T1是指控制端子与控制电路24的输出节点N2连接的晶体管，与“第1晶体管元件”对应。另外，晶体管T3是指控制端子与选择线SEL连接的晶体管，与“第3晶体管元件”对应。在晶体管T1和晶体管T3两者导通(ON)时，第2开关电路21为导通状态，源极线SL与内部节点N1间为导通状态。

控制电路24包括晶体管T2与升压电容元件Cbst的串联电路。晶体管T2的第1端子与内部节点N 1连接，控制端子与基准线REF连接。另外，晶体管T2的第2端子与升压电容元件Cbst的第1端子及晶体管T1的控制端子连接，形成输出节点N2。升压电容元件Cbst的第2端子如图4所示与升压线BST连接，或者如图5所示与选择线SEL连接。

然而，在内部节点N1连接着辅助电容元件Cs的一端以及液晶电容元件Clc的一端。为了避免附图标记的复杂化，将辅助电容元件的静电电容(称为“辅助电容”)表示为Cs，将液晶电容元件的静电电容(称为“液晶电容”)表示为Clc。此时，在内部节点N1寄生的全电容、即应写入像素数据并保持的像素电容Cp大致表示为液晶电容Clc与辅助电容Cs的和(Cp≈Clc+Cs)。

此时，升压电容元件Cbst设定为：如果将该元件的静电电容(称为“升压电容”)记载为Cbst，则Cbst＜＜Cp成立。

输出节点N2构成为在晶体管T2为导通时，保持与内部节点N1的电压电平相应的电压，在晶体管T2为截止时，即使内部节点N1的电压电平发生变化也维持最初的保持电压。根据输出节点N2的保持电压来控制第2开关电路23的晶体管T1的导通截止。

上述4种类的晶体管T1～T4都形成在有源矩阵基板10上，是多晶硅TFT、非晶硅TFT等薄膜晶体管，第1端子和第2端子的一方相当于漏极电极，另一方相当于源极电极，控制端子相当于栅极电极。而且，各晶体管T1～T4可以包括单体的晶体管元件，而在抑制截止时的漏电电流的要求高的情况下，也可以构成为将多个晶体管串联地连接，将控制端子共用化。在以下的像素电路2的动作说明中，假定晶体管T1～T4全部是N沟道型的多晶硅TFT，阈值电压为2V程度。

像素电路2如后述那样可以是多样的电路构成，能对它们如下那样进行图案化。

1)从第1开关电路22的构成来看，可能有仅由晶体管T4构成的情况以及包括晶体管T4与其它晶体管元件的串联电路的情况这2种。此外，在后者的情况下，作为构成串联电路的其它晶体管元件，能使用第2开关电路23内的晶体管T3，也可以是控制端子与第2开关电路23内的晶体管T3的控制端子彼此连接的其它晶体管元件。

2)从与升压电容元件Cbst的第2端子(与形成输出节点N2的端子相反的一侧的端子)连接的信号线来看，可能有与升压线BST连接的情况以及与选择线SEL连接的情况这2种。在后者的情况下，选择线SEL兼作升压线BST。此外，上面说明了前者与图4对应，后者与图5对应。

3)根据第2开关电路23内的晶体管T3的配置位置的不同能有多个变形方案。

首先，对于晶体管T3的控制端子与升压线BST连接的情况，分类型来整理像素电路。

此时，在第1开关电路22仅由晶体管T4构成的情况下，假定为图6示出的第1类型的像素电路2A。在第1类型中，第2开关电路23包括晶体管T1与晶体管T3的串联电路，作为一个例子示出了如下构成例：晶体管T1的第1端子与内部节点N1连接，晶体管T1的第2端子与晶体管T3的第1端子连接，晶体管T3的第2端子与源极线SL连接。但是该串联电路的晶体管T1与晶体管T3的配置也可以更换，另外，也可以是在2个晶体管T3之间夹着晶体管T1的电路构成。图7和图8示出该2个变形电路构成例。

此外，第2开关电路23包括晶体管T1与T3的串联电路即可，各晶体管T1和T3的元件数量不限于图6～图8所示。

在第1开关电路22包括晶体管T4与其它晶体管元件的串联电路的情况下，假定为图9示出的第2类型的像素电路2B以及图10示出的第3类型的像素电路2C。

在第2类型中，示出兼用第2开关电路23内的晶体管作为构成第1开关电路22的晶体管T4以外的晶体管元件。即，第1开关电路22包括晶体管T4与晶体管T3的串联电路，第2开关电路23包括晶体管T1与晶体管T3的串联电路。并且，晶体管T3的第1端子与内部节点N1连接，晶体管T3的第2端子与晶体管T1的第1端子及晶体管T4的第1端子连接，晶体管T4的第2端子与源极线SL连接，晶体管T1的第2端子与源极线SL连接。

而且，与第1类型的图7、图8同样，在第2类型中，也可以更换第2开关电路23内的晶体管T1与晶体管T3的配置，也可以是在2个晶体管T3之间夹着晶体管T1的电路构成。图11和图12示出这2个变形电路构成例。

在图10示出的第3类型中，作为构成第1开关电路22的晶体管T4以外的晶体管元件，使用控制端子与第2开关电路23内的晶体管T3的控制端子彼此连接的晶体管T5的构成。该晶体管T5与“第5晶体管元件”对应。晶体管T5与晶体管T3的控制端子彼此连接，因此晶体管T5与晶体管T3同样由选择线SEL进行导通截止控制。构成第1开关电路22的晶体管T4以外的晶体管元件在由选择线SEL进行导通截止控制这一点与图9示出的第2类型的情况是共同的。

此外，在第3类型的情况下，可以替换第1开关电路22内的晶体管T4和T5的配置，也可以替换第2开关电路23内的晶体管T1和T3的配置。另外，也能增加各开关电路内的晶体管元件的数量。

而且，在这些上述第1类型～第3类型中，考虑了选择线SEL与升压电容元件Cbst的第2端子连接的构成。将它们称为第4类型～第6类型，图13～图15分别示出代表性的电路构成。在这些各类型中，也能实现与第1类型～第3类型同样的变形电路。

[第2实施方式]

在第2实施方式中，代表上述各第1类型～第6类型的电路，参照附图说明图6示出的第1类型的像素电路2A的自刷新动作。此外，如后述那样，在其它类型的像素电路中，与第1类型的情况同样地能实现自刷新动作。

所谓自刷新动作，是指用常时显示模式下的动作，对多个像素电路2使第1开关电路22、第2开关电路23和控制电路24以规定的次序工作，使像素电极20的电位(这也是内部节点N1的电位)同时一并复原为紧前的写入动作中写入的电位的动作。自刷新动作是上述像素电路2A～2F进行的本发明特有的动作，与如以往那样进行通常的写入动作来使像素电极20的电位复原的“外部刷新动作”相比，能实现大幅度的低功耗化。此外，上述“同时一并”的“同时”是指一系列的自刷新动作的具有时间幅度的“同时”。

然而，以往是进行写入动作，并进行维持施加到像素电极20与相对电极80之间的液晶电压Vcl的绝对值并且仅使极性反转的动作(外部极性反转动作)。当进行该外部极性反转动作时，液晶电压Vcl的绝对值也与极性反转一起更新为紧前写入时的状态。也就是说，极性反转与刷新同时进行。因此，通常不进行以通过写入动作不使极性反转而仅更新液晶电压Vcl的绝对值为目的来执行刷新动作的工作，而以下为了便于说明，从与自刷新动作进行比较的观点出发，将这种刷新动作称为“外部刷新动作”。

此外，在通过外部极性反转动作来执行刷新动作的情况下，进行写入动作的情况不会改变。也就是说，在与该现有方法进行比较的情况下，也能通过本实施方式的自刷新动作来实现大幅度的低功耗化。

以全部相同的定时对与成为自刷新动作的对象的像素电路2连接的全部栅极线GL、源极线SL、选择线SEL、基准线REF、辅助电容线CSL、升压线BST和相对电极80进行电压施加。并且，在相同定时下，对全部栅极线GL施加相同电压，对全部基准线REF施加相同电压，对全部辅助电容线CSL施加相同电压，对全部升压线BST施加相同电压。这些电压施加的定时控制由图1示出的显示控制电路11进行，各个电压施加由显示控制电路11、相对电极驱动电路12、源极驱动器13、栅极驱动器14进行。

在本实施方式的常时显示模式中，以像素电路为单位保持2灰度级(2值)的像素数据，因此保持于像素电极20(内部节点N1)的像素电压V20示出第1电压状态和第2电压状态的2个电压状态。在本实施方式中，与上述相对电压Vcom同样，设第1电压状态为高电平(5V)，设第2电压状态为低电平(0V)来进行说明。

在自刷新动作执行紧前的状态中，假定像素电极20被写入了高电平电压的像素和被写入了低电平电压的像素的双方混杂。然而，通过本实施方式的自刷新动作，无论像素电极20被写入高低任一种电压，都能通过进行基于相同的次序的电压施加处理来对全部像素电路执行刷新动作。参照时序图和电路图说明该内容。

此外，对用紧前的写入动作对内部节点N1写入了高电平电压并使该高电平电压复原的情况称为“事件A”，对用紧前的写入动作对内部节点N1写入了低电平电压并使该低电平电压复原的情况称为“事件B”。

图16示出第1类型的自刷新动作的时序图。如图16所示，自刷新动作被分解为2个阶段P1、P2。设各阶段的开始时刻分别为t1、t2。图16示出与成为自刷新动作的对象的像素电路2A连接的全部栅极线GL、源极线SL、选择线SEL、基准线REF、辅助电容线CSL、升压线BST的各电压波形和相对电压Vcom的电压波形。此外，在本实施方式中，像素电路阵列的全像素电路为自刷新动作的对象。

而且，图16表示事件A和事件B的内部节点N1的像素电压V20、输出节点N2的电压VN2的各电压波形以及晶体管T1～T4的各阶段的导通截止状态。

此外，在时刻t1以前的时候，在事件A中写入高电平，在事件B中写入低电平。

在执行写入动作后，当经过时间时，随着像素电路内的各晶体管的漏电电流的发生，像素电压V20发生变动。在事件A的情况下，写入动作之后像素电压V20立即为5V，但是随着时间经过该值示出比最初低的值。同样，在事件B的情况下，写入动作之后像素电压V20立即为0V，但是随着时间经过该值示出比最初高的值。在时刻t 1的时候，事件A的像素电压V20示出比5V稍低的值，事件B的像素电压V20示出比0V稍高的值，这表明上述情况。

以下，说明在各阶段中的每个阶段对各线施加的电压电平。

《阶段P1》

在从时刻t1开始的阶段P1，对栅极线GL1施加使晶体管T4完全成为截止状态的电压。在此为-5V。

另外，对源极线SL施加与第1电压状态对应的电压(5V)。并且，对选择线SEL施加使晶体管T3完全成为导通状态的电压。在此为8V。

对相对电极80施加的相对电压Vcom和对辅助电容线CSL施加的电压为0V。并不意味着它被限于0V，只要能原样维持时刻t1以前的时候的电压值即可。

对基准线REF施加如下电压值：该电压值使得在内部节点N1的电压状态为高电平(事件A)的情况下晶体管T2为非导通状态，在低电平(事件B)的情况下晶体管T2为导通状态。在此为5V。

如在第5实施方式中后述的那样，在写入动作时晶体管T2导通，因此在写入高电平的事件A中，节点N1和N2为高电平电位(5V)，在写入低电平的事件B中，节点N1和N2为低电平电位(0V)。

当写入动作完成时，晶体管T2为非导通状态，而节点N1与源极线SL被隔断，因此继续保持节点N1和N2的电位。即，时刻t1紧前的节点N1和N2的电位在事件A中大致为5V，在事件B中大致为0V。所谓“大致”是考虑到发生漏电电流导致电位的变动的情况。

并且，在时刻t1对基准线REF施加5V时，在事件A中，节点N1和N2大致为5V，因此晶体管T2的栅极-源极间电压Vgs为大致0V，低于阈值电压的2V，为非导通状态。与此相对，在事件B中，构成晶体管T2的漏极或者源极的节点N1和N2大致为0V，因此晶体管T2的栅极-源极间电压Vgs大致为5V，高于阈值电压的2V，为导通状态。

此外，严格地说，在事件A的情况下，晶体管T2不需要完全为非导通，只要至少为从节点N2向N1不导通的状态即可。

对升压线BST施加高电平电压，使得在节点N1的电压状态为高电平(事件A)的情况下晶体管T1为导通状态，在低电平(事件B)的情况下晶体管T1为非导通状态。

升压线BST与升压电容元件Cbst的一端连接。因此，当对升压线BST施加高电平电压时，升压电容元件Cbst的另一端的电位即输出节点N2的电位上冲。这样，下面将通过使对升压线BST施加的电压上升来使输出节点N2的电位上冲称为“升压上冲”。

如上所述，在事件A的情况下，在时刻t1晶体管T2为非导通。因此，升压上冲造成的节点N2的电位变动量由升压电容Cbst与寄生于节点N2的全电容的比率决定。作为一个例子，当设该比率为0.7时，如果升压电容元件的一方电极上升ΔVbst，则另一方电极即节点N2上升大致0.7ΔVbst。

在事件A的情况下，示出在时刻t1像素电压V20为大致5V，因此只要对晶体管T1的栅极即输出节点N2提供比像素电压V20高阈值电压2V以上的电位，晶体管T1就会导通。在本实施例中，设在时刻t1对升压线BST施加的电压为10V。在这种情况下，输出节点N2上升7V。在时刻t1紧前的时候，节点N2示出与节点N1大致为相同电位(5V)，因此通过升压上冲该节点N2示出12V程度。因此，在晶体管T1中，在栅极与节点N1之间产生阈值电压以上的电位差，因此该晶体管T1导通。

另一方面，在事件B的情况下，在时刻t1晶体管T2为导通。也就是说，与事件A不同，输出节点N2与内部节点N1电连接。在这种情况下，升压上冲造成输出节点N2的电位变动量除了升压电容Cbst和节点N2的全寄生电容以外，还受内部节点N1的全寄生电容的影响。

内部节点N1连接着辅助电容元件Cs的一端以及液晶电容元件Clc的一端，如上所述，寄生于该内部节点N1的全电容Cp大致用液晶电容Clc与辅助电容Cs的和表示。并且，升压电容Cbst是远远小于液晶电容Cp的值。因此，升压电容相对于它们的总电容的比率极小，例如为0.01以下程度的值。在这种情况下，如果升压电容元件的一方电极上升ΔVbst，则另一方电极即输出节点N2最高仅上升0.01ΔVbst程度。也就是说，在事件B的情况下，即使ΔVbst＝10V，输出节点N2的电位VN2也几乎不上升。

在事件B的情况下，在紧前的写入动作中写入低电平，因此输出节点N2在时刻t1紧前示出大致0V。因此，即使在时刻t1进行升压上冲，也不会对晶体管T1的栅极赋予足够使该晶体管导通的电位。也就是说，与事件A不同，晶体管T1依然示出非导通状态。

此外，在事件B的情况下，时刻t1紧前的输出节点N2的电位并不需要必须为0V，只要是至少使T1不导通的电位即可。同样，在事件A的情况下，时刻t1紧前的节点N1的电位不需要必须为5V，只要是在晶体管T2为非导通状态下通过升压上冲使晶体管T1导通的电位即可。

在事件A的情况下，通过升压上冲使晶体管T1导通。另外，对选择线SEL施加高电平电压使晶体管T3导通，因此第2开关电路23导通。因此，示出对源极线SL施加的第1电压状态的高电平电压通过该第2开关电路23被赋予给内部节点N1。由此，内部节点N1的电位即像素电压V20复原为第1电压状态。在图16中，示出在从时刻t1稍微经过时间的时候，像素电压V20的值复原为5V的情况。

另一方面，在事件B的情况下，即使升压上冲晶体管T1仍然不导通，因此第2开关电路23为非导通状态。因此，对源极线SL施加的高电平电压不通过该第2开关电路23赋予给节点N1。也就是说，节点N1的电位依然为与时刻t1的时候大致相同电平的值即大致0V。

如以上那样，在阶段P1，进行写入了第1电压状态的像素电压V20(事件A)的刷新动作。

《阶段P2》

在从时刻t2开始的阶段P2，使对栅极线GL、基准线REF、辅助电容线CSL施加的电压以及相对电压Vcom继续为与阶段P1相同的值。

使对源极线SL施加的电压降低为第2电压状态(0V)。

对选择线SEL施加使晶体管T3为非导通状态的电压。在此为-5V。由此，第2开关电路23为非导通。

使对升压线BST施加的电压降低到进行升压上冲前的状态。在此为0V。升压线BST的电压降低，由此节点N1的电位下冲。

在阶段P2中，在事件B的情况下晶体管T2也为导通状态。因此，即使升压线BST的电压发生变化，对节点N2的电位几乎没有影响。即，维持大致0V。节点N1也示出与节点N2相同的电位。

在阶段P2中，以远远长于阶段P1的时间维持相同的电压状态。在此期间，对源极线SL施加低电平电压(0V)。因此，由于该期间的漏电电流的发生，事件B的像素电压V20在接近0V的方向上经时地变化。也就是说，即使在时刻t1紧前的时候，事件B的像素电压V20的电位是比0V高的电位，在阶段P2的期间该电位也会向朝向0V的方向变化。

另一方面，在事件A的情况下，通过阶段P1像素电压V20的电位复原为5V，但是由于其后漏电电流的存在，随着时间经过而缓缓减少。

如以上那样，在阶段P2中，进行使在第2电压状态下写入的像素电压V20(事件B)缓缓靠近0V的动作。可以说进行在第2电压状态下写入的像素电压V20的刷新动作。

然后，反复进行该阶段P1和P2，能使事件A和B的双方的像素电压V20复原为紧前的写入状态。

如以往那样通过源极线SL施加电压进行写入来进行刷新动作的情况下，需要在垂直方向上扫描每1个栅极线GL。因此，需要对栅极线GL施加栅极线的数量(n)的高电平电压。另外，需要将与在紧前的写入动作中写入的电位电平相同的电位电平施加到各源极线SL，因此源极驱动器13需要进行最大n次驱动。

与此相对，根据本实施方式，只要对基准线REF赋予固定的电压，并且对源极线SL、选择线SEL和升压线BST分别同时施加1次脉冲电压，然后维持低电平电位，就能对全部像素将像素电极20的电位复原为写入动作时的电位状态。也就是说，在1帧期间内，为了使各像素的像素电极20的电位复原而使对各线施加的施加电压变化的次数为1次就够了。在该期间只要继续对全部栅极线GL施加低电平电压就行。

因此，根据本实施方式的自刷新动作，与通常的外部刷新动作相比，能大幅度减少对栅极线GL的电压施加和对源极线SL的电压施加的次数，而且也能使其控制内容简单化。因此，能大大减少栅极驱动器14和源极驱动器13的功耗量。

如下总结本实施方式的自刷新动作。首先，在阶段P1～P2中第1开关电路22为非导通。并且，在阶段P1，在事件A的情况下使第2开关电路23导通，将与第1电压状态对应的高电平电压从源极线SL赋予给内部节点N1，另一方面，在事件B的情况下，使第2开关电路23为非导通，不将上述高电平电压赋予给内部节点N1。在阶段P2中，在事件A、B中都使第2开关电路23为非导通，对源极线SL赋予低电平电压。

基于这一点，能理解通过将与图16相同的时序图也应用于第2类型～第3类型的电路，能实现完全相同的自刷新动作。

另外，观察图16，可知对选择线SEL和升压线BST以相同的定时施加电压脉冲。只要对选择线SEL赋予在阶段P1使晶体管T3为导通、在阶段P2使晶体管T3为非导通的电压即可。因此，通过原样地对选择线SEL施加升压线BST的施加电压，在第4类型～第6类型的像素电路中也能实现自刷新动作。图17示出此时的时序图。此外，动作内容与第1类型相同，因此省略说明。此外，在图17中，作为对SEL施加的电压中的低电平电压值，只要在通过赋予给晶体管T3的栅极而能使晶体管T3完全截止的范围内即可。另外，作为高电平电压值，只要在通过赋予给晶体管T3的栅极而能使在对该晶体管的一方端子施加+5V的状态下导通，并且在事件A的情况下输出节点N2的电位上冲从而能使晶体管T1导通的范围内即可。

[第3实施方式]

在第3实施方式中，代表上述各第1类型～第6类型的电路，参照附图说明图6示出的第1类型的像素电路2A的自极性反转动作。此外，如后所述，在其它类型的像素电路中也能与第1类型的情况同样地实现自极性反转动作。

所谓自极性反转动作是指如下动作：在常时显示模式下的动作中对多个像素电路2使第1开关电路22、第2开关电路23和控制电路24以规定的次序工作，将施加到像素电极20与相对电极80之间的液晶电压Vlc的极性原样保持其绝对值同时使其一并反转。自极性反转动作是上述像素电路2A～2F进行的本发明特有的动作，相对于现有的“外部极性反转动作”能大幅度低功耗化。此外，上述所谓“同时一并”的“同时”是指一系列的自极性反转动作的具有时间幅度的“同时”。

对与作为自极性反转动作的对象的像素电路2连接的全部栅极线GL、源极线SL、选择线SEL、基准线REF、辅助电容线CSL、升压线BST和相对电极80以全部相同的定时施加相同的电压。该电压施加的定时控制由图1示出的显示控制电路11进行，各个电压施加由显示控制电路11、相对电极驱动电路12、源极驱动器13、栅极驱动器14进行。

对与作为自极性反转动作的对象的像素电路2连接的全部栅极线GL、源极线SL、选择线SEL、基准线REF、辅助容量线CSL、升压线BST和相对电极80以全部相同的定时进行电压施加。并且，在相同定时下对全部栅极线GL施加相同电压、对全部基准线REF施加相同电压、对全部辅助电容线CSL施加相同电压、对全部升压线BST施加相同电压。这些电压施加的定时控制由显示控制电路11进行，各个电压施加由显示控制电路11、相对电极驱动电路12、源极驱动器13、栅极驱动器14进行。

然而，液晶电压Vlc通过相对电极80的对抗电压Vcom、保持于像素电极20的像素电压V20用以下的数学式2表示。

(数学式2)

Vlc＝V20-Vcom

另外，与第2实施方式同样，在本实施方式的常时显示模式中，像素电压V20示出第1电压状态和第2电压状态的2个电压状态，设第1电压状态为高电平(5V)，设第2电压状态为低电平(0V)来进行说明。此时，液晶电压Vlc在像素电压V20与相对电压Vcom不同的情况下为+5V或者-5V，在像素电压V20与相对电压Vcom为相同电压的情况下为0V。

也就是说，通过自极性反转动作，液晶电压Vlc＝+5V的像素电路2为液晶电压Vlc＝-5V，液晶电压Vlc＝-5V的像素电路2为液晶电压Vlc＝+5V，液晶电压Vlc＝0V的像素电路2维持液晶电压Vlc＝0V。

更具体地说，通过自极性反转动作，相对电压Vcom和像素电压V20从高电平(5V)向低电平(0V)转移，或者从低电平(0V)向高电平(5V)转移。以下说明相对电压Vcom从低电平(0V)向高电平(5V)转移的情况。并且，在这种情况下，设在自极性反转动作前像素电极20在高电平状态下被写入的情况为“事件A”，在低电平状态下被写入的情况为“事件B”。此时，在事件A中，通过自极性反转动作，像素电压V20从高电平转移到低电平，在事件B中从低电平向高电平转移。

图18示出第1类型的像素电路的自极性反转动作的时序图。如图18所示，自极性反转动作分解为9个阶段P10～P18。设各阶段的开始时刻分别为t10、t11、……、t18。图18示出与成为自极性反转动作的对象的像素电路2A连接的全部栅极线GL、源极线SL、选择线SEL、基准线REF、辅助电容线CSL、升压线BST的各电压波形以及相对电压Vcom的电压波形。此外，在本实施方式中，像素电路阵列的全像素电路为自极性反转动作的对象。

另外，图18显示事件A和事件B中节点N1的像素电压V20和输出节点N2的电压VN2的各电压波形以及晶体管T1～T4的各阶段的导通截止状态。

《阶段P10》

在从时刻t10开始的阶段P10中，进行用于自极性反转动作的初始状态设定。

对栅极线GL施加使晶体管T4完全成为截止状态的电压。在此设为-5V。另外，对源极线SL施加与第2电压状态对应的电压(0V)。

对选择线SEL施加使晶体管T3为完全截止状态的电压。在此设为-5V。另外，对升压线BST施加0V。

使对相对电极80施加的相对电压Vcom和对辅助电容线CSL施加的电压为0V。此外，在本实施方式中，将对辅助电容线CSL施加的电压固定为0V，但是并不意味着限定于0V。此外，相对电压Vcom为了在后面的阶段中进行极性反转而变化为5V。

对基准线REF施加在节点N1的电压状态为高电平(事件A)的情况下晶体管T2为非导通状态、在低电平(事件B)的情况下晶体管T2为导通状态的电压值。在此设为5V。

另外，作为用于使晶体管T4为完全截止状态的对栅极线GL施加的电压值而使用作为负电压的-5V的理由在于，在非导通状态的第1开关电路22中，有可能会原样维持液晶电压Vlc的电压，像素电压V20随着相对电压Vcom的电压变化而向负电压转移，在该状态下防止非导通状态的第1开关电路22不必要地成为导通状态。此外，在常时显示模式下，源极线SL的电压为第1电压状态(5V)或者第2电压状态(0V)，因此即使内部节点N1的电压为负电压，第2开关电路23的晶体管T1也能发挥逆偏置的二极管的功能，因此不一定需要将选择线SEL的电压与栅极线GL同样地控制为负电压来使晶体管T3为截止状态。

《阶段P11》

在从时刻t11开始的阶段P11中，将源极线SL的施加电压变换为第1电压状态(5V)。

并且，对选择线SEL施加使晶体管T3完全成为导通状态的电压。在此为8V。

并且，对升压线BST施加在事件A的情况下节点N2的电位上冲从而使晶体管T1表现为导通状态的高电平电压。在此设为10V。此外，在事件B的情况下，晶体管T2导通，因此即使通过升压上冲节点N2的电位也几乎不上升，晶体管T1保持非导通。因此，在事件A中第2开关电路23为导通，在事件B中第2开关电路23为非导通。另外，在两个事件中第1开关电路22均为非导通。

此外，在阶段P10的时候，在事件A的节点N2的电位为能使晶体管T1导通的电平的情况下，不一定需要对该升压线BST进行高电平电压施加动作。在这种情况下，在第4实施方式中详细说明。

《阶段P12》

在从时刻t12开始的阶段P12，使基准线REF的电压为低电平，使晶体管T2与事件A、B无关地为非导通。由此，输出节点N2与事件A、B无关地从内部节点N1被隔断。在事件A中，通过阶段P11的升压上冲输出节点N2的电位VN2示出高电平，另一方面，在事件B中不受升压上冲的影响，输出节点N2的电位VN2示出低电平电位(大致0V)。通过使晶体管T2为非导通，即使节点N1的电位发生变化，也能使节点N2保持上述电位。

《阶段P13》

在从时刻t13开始的阶段P13，相对电压Vcom变换为高电平(5V)。

由此相对电极80的电位上升，液晶电容元件Clc的另一方电极即像素电极20的电位也部分上升。此时的电位变动量由液晶电容Clc相对于寄生于节点N1的全寄生电容的比率决定。液晶电容Clc和辅助电容Cs与其它寄生电容相比足够大，实际上由液晶电容Clc相对于液晶电容Clc和辅助电容Cs的总电容的比率决定。在此，作为一个例子设该比率为0.2。在这种情况下，设相对电极80的电位变动量为ΔVcom，则像素电极20的电位上升0.2ΔVcom。现在为ΔVcom＝5V，因此在时刻t13的时候，像素电极20的电位V20分别在事件A、B上升约1V程度。

但是，在事件A的情况下，第2开关电路23导通。因此，从由电位5V略有上升的节点N1向施加了5V的源极线SL产生电流。由此，像素电压V20随着时间经过而向5V降低。另一方面，在事件B的情况下，第2开关电路23为非导通，因此不发生这种现象。

其结果是，在阶段P13中，液晶电压Vlc的绝对值在事件A的情况下最大为大致1V，在事件B的情况下为大致4V。然而，在时刻t10的紧前，液晶电压Vlc的绝对值在事件A的情况下为5V，在事件B的情况下为0V。也就是说，在阶段P13中，在事件A、B中，与时刻t10的时候相比液晶电压Vlc的绝对值均为不同的值。因此，理论上说，在此时以后，显示的图像发生变化。然而，使到极性反转最终完成为止的期间变短，由此将该显示状态的暂时变化抑制为短时间，液晶电压Vlc的平均值的变动极微小，为人类的视觉所无法感知的程度。例如，在将各阶段的期间设定为30μ秒程度的情况下，人类的视觉上会忽略该显示状态的暂时变化，因此没有问题。

《阶段P14》

在从时刻t14开始的阶段P14，对栅极线GL施加高电平电压，使晶体管T4导通。在此设为8V。通过阶段P14，第1开关电路22为导通状态。

在事件A中，像素电压V20从阶段P13继续示出5V。另一方面，在事件B中，第1开关电路23通过阶段P14而导通，因此通过该第1开关电路23对内部节点N1赋予源极线SL的高电平电压，像素电压V20示出5V。即，与事件A、B无关，在阶段P13中像素电压V20为第1电压状态。

《阶段P15》

在从时刻t15开始的阶段P15中，对栅极线GL再次施加低电平电压，使晶体管T4为非导通。由此，第1开关电路22为非导通状态。另一方面，在第2开关电路23中，继续仅在事件A的情况下导通，在事件B的情况为非导通。

此时，晶体管T4完全成为截止状态，由此通过晶体管T4的栅极与内部节点N1之间的电容耦合，在内部节点N1的第1电压状态(5V)变动的情况下，也可以调整辅助电容线CSL的电压，利用通过第2电容元件C2的电容耦合来补偿内部节点N1的该电压变动。

《阶段P16》

在从时刻t16开始的阶段P16，对源极线SL施加与第2电压状态对应的低电平电压(0V)。

在事件A的情况下，第2开关电路23导通，因此产生从示出高电平电位的内部节点N1通过第2开关电路23向源极线SL的电流，节点N1为与示出第2电压状态的源极线SL相同的电位。即，像素电压V20降低为0V。

另一方面，在事件B的情况下，第2开关电路23为非导通。另外，当然第1开关电路22也为非导通。因此，节点N1不与源极线SL电连接，不产生如事件A那样从节点N1向源极线SL的电流。因此，像素电压V20继续保持5V。

在该时候，在事件A的情况下对液晶电压Vlc施加-5V，在事件B的情况下施加±0V。因此，极性反转完成，在此以后，显示的图像复原为自极性反转动作开始紧前显示的图像。在阶段P17以后，该Vlc的绝对值不变化，因此显示的图像不发生变化。

《阶段P17》

在从时刻t17开始的阶段P17，使升压线BST的施加电压返回低电平电压(0V)，对选择线SEL也施加低电平电压来使晶体管T3为非导通状态。晶体管T2为非导通状态，因此由于升压线BST的电压降低，输出节点N2的电位也降低。

在事件A的情况下，在阶段P16的时候，输出节点N2的电位VN2为约10V。因此，在阶段P17降低7V程度成为3V程度。

另一方面，在事件B的情况下，在阶段P16的时候，输出节点N2的电位VN2为约0V。因此，与事件A同样，VN2开始向自此降低7V的约-7V降低。但是，此时，晶体管T2的栅极电位为0V，因此当输出节点N2的负电位的绝对值比晶体管T2的阈值电压Vth大时，晶体管T2从内部节点N1向朝向输出节点N2的方向导通。其结果是，输出节点N2的电位VN2随后开始上升。该电位VN2上升到晶体管T2切断的值为止之后，即上升到从栅极电位下降阈值电压Vth的值为止之后停止。在本实施例中，晶体管T2的阈值电压Vth为2V，因此VN2上升到-2V附近之后停止。

《阶段P18》

在从时刻t18开始的阶段P18，使基准线REF的电压返回阶段P10的5V。

在事件A的情况下，在时刻t18紧前，成为晶体管T2的源极的内部节点N1的电位为0V，因此与晶体管T2的栅极的电位差Vgs为阈值电压Vth以上。因此，晶体管T2为从输出节点N2向朝向内部节点N1的方向导通状态。与输出节点N2相比，内部节点N1的寄生电容足够大，因此输出节点N2的电位VN2被拉向内部节点N1的电位V20，向0V降低。另一方面，内部节点N1的电位几乎不变化，依然维持0V。

在事件B的情况下，在时刻t18紧前，成为晶体管T2的源极的输出节点N2的电位为-2V，因此与晶体管T2的栅极的电位差Vgs也为阈值电压Vth以上。因此，晶体管T2从内部节点N1向输出节点N2为导通状态。由此，输出节点N2的电位VN2上升到晶体管T2切断的值为止之后，即上升到从栅极电位(5V)降低阈值电压Vth的值为止之后停止。在本实施方式中，阈值电压Vth为2V，因此VN2的值上升到3V附近为止之后停止。该值与事件A的时刻t10时的VN2的值对应。

在现有的外部极性反转动作的情况下，需要在垂直方向上扫描每1个栅极线GL，因此需要对栅极线GL施加栅极线的数量(n)的高电平电压，而且，在源极驱动器13中也需要最大n次的驱动。与此相对，根据本实施方式的方法，对全部像素共用阶段P10～P18的各电压施加步骤，由此能使相对电压Vcom在高电平与低电平之间切换，并且能使液晶电压Vlc的极性反转。因此，能大幅度减少对栅极线GL施加电压和对源极线SL施加电压的次数，因此能大大减少栅极驱动器14和源极驱动器13的功耗量。

此外，在图18中，说明了相对电压Vcom从低电平(0V)向高电平(5V)转移的情况，但是在从高电平(5V)向低电平(0V)转移的情况下，其转移定时也是相同的，当阶段P13开始时(t13)，进行该转移。

此时，在极性反转前的时候，在事件A的情况下液晶电压Vlc为±0V，在事件B的情况下为-5V。并且，在事件A的情况下，在阶段P16的时候像素电压V20为第2电压状态(0V)，液晶电压Vlc复原为±0V。另外，在事件B的情况下，在阶段P14中强制地使像素电压V20为第1电压状态，液晶电压Vlc为+5V。即，从-5V变化为+5V，执行极性反转。

如下总结本实施方式的自极性反转动作。

首先，在阶段P10～P13，第1开关电路22为非导通。在阶段P11中进行升压上冲，由此仅在晶体管T2为非导通的事件A中使晶体管T1导通。并且，使源极线SL的电压为第1电压状态(5V)，仅在事件A的情况下使第2开关电路23导通，由此使内部节点N1为第1电压状态(5V)。然后，在阶段P12中，在事件A、B中均使晶体管T2为非导通。然后，在阶段P13中使Vcom的极性反转后，在阶段P14中使第1开关电路22导通。由此，使内部节点N1在两个事件中均为第1电压状态(5V)。

然后，在阶段P15中使第1开关电路22为非导通后，在阶段P16中使源极线SL的电压为第2电压状态(0V)。由此，仅在第2开关电路23为导通的事件A的情况下，内部节点N1为第2电压状态(0V)。在事件B中，在该时候第1开关电路22和第2开关电路23均为非导通，因此内部节点N1原样保持第1电压状态(5V)。

然后，在阶段P17，使事件A的第2开关电路23为非导通，在阶段P18，使第2晶体管T2的导通状态返回阶段P10的时候。

基于这一点，能理解将与图18相同的时序图也应用于第2类型～第3类型的电路，由此能实现完全相同的自极性反转动作。

另外，观察图18，可知对选择线SEL和升压线BST以相同的定时施加电压脉冲。只要对选择线SEL赋予在阶段P11～P16使晶体管T3为导通、在阶段P17～P18使晶体管T3为非导通的电压即可。因此，通过原样地对选择线SEL施加图18示出的升压线BST的施加电压，在第4类型～第6类型的像素电路中也能实现自极性反转动作。图19示出此时的时序图。此外，动作内容与第1类型相同，因此省略说明。

此外，在本实施方式的方法的情况下，在阶段P14，在两个事件A、B中均使内部节点N1移至第1电压状态，因此在阶段P14前的阶段也可以不一定使对源极线SL的施加电压为第1电压状态。其中，如图18、图19的时序图那样，在使升压线BST和选择线SEL的施加电压在阶段P11为高电平的情况下，在此时，在事件A中第2开关电路23为导通。因此，在此以后对源极线SL施加第2电压状态(0V)的情况下，事件A的内部节点N1从第1电压状态(5V)降低到第2电压状态(0V)。

在阶段P14中再次强制复原为第1电压状态(0V)，因此进行这种动作也会正确地执行极性反转，但是与上述方法的情况相比，内部节点N1的电位会较大地变动。在阶段P11中使升压线BST和选择线SEL的施加电压为高电平的方法的情况下，为了稍微抑制自极性反转动作期间中的内部节点N1的变动，优选在该阶段P11的时候使对源极线SL的施加电压为第1电压状态(5V)。

另外，在分别具有升压线BST和选择线SEL的构成的情况下，也可以使选择线SEL的施加电压仅在事件A中通过第2开关电路23使内部节点N1为第2电压状态的阶段P16为高电平电压，其它期间为低电平电压。图20示出这种情况下的时序图的一个例子(第1类型的像素电路2A的情况)。在这种情况下，当对升压线BST施加高电平电压时，能改变对选择线SEL施加高电平电压的定时，因此在事件A的情况下也能在升压上冲时使第2开关电路23为非导通。因此，即使对源极线SL的施加电压在阶段P14前的阶段为第1电压状态(0V)，也不会带来事件A中的内部节点N1的电位变动。

此外，在第2类型、第3类型的像素电路的情况下，在阶段P14的时候需要使晶体管T3为导通。因此，在阶段P14～P16之间对选择线SEL施加高电平电压即可(参照图21)。

另外，阶段P13的相对电压Vcom的反转在阶段P14中的结束对栅极线GL施加高电平电压前进行即可。能在使基准线REF的施加电压下冲的时刻t12以后、使栅极线GL的施加电压下冲的时刻t15前之间，使相对电压Vcom反转。

[第4实施方式]

在第4实施方式中，参照附图说明基于与第3实施方式不同的次序来进行自极性反转的情况。此外，在本实施方式中，与第3实施方式同样，以图6示出的第1类型的像素电路2A为代表进行说明。

与第3实施方式同样，对与成为自极性反转动作的对象的像素电路2连接的全部栅极线GL、源极线SL、选择线SEL、基准线REF、辅助电容线CSL、升压线BST和相对电极80以全部相同的定时进行电压施加。并且，在相同定时下，对全部栅极线GL施加相同电压，对全部基准线REF施加相同电压，对全部辅助电容线CSL施加相同电压，对全部升压线BST施加相同电压。

图22示出本实施方式的自极性反转动作的时序图。如图22所示，自极性反转动作被分解为8个阶段P20～P27。设各阶段的开始时刻分别为为t20、t21、……、t27。图22的显示项目与图18同样。此外，对与第3实施方式同样的位置，适当地省略说明。

《阶段P20》

在从时刻t20开始的阶段P20，进行自极性反转动作开始前的初始状态设定动作。

栅极线GL、源极线SL、选择线SEL、升压线BST、辅助电容线CSL的施加电压和相对电压Vcom与第3实施方式的阶段P10同样。

对基准线REF施加与内部节点N1的电压状态无关地使晶体管T2为导通状态的电压值。必然为比第3实施方式的阶段P10高的电压。在此设为8V。由此，在事件A、B双方中，晶体管T2示出导通状态。

由此，在事件A、B双方中，节点N1和N2示出相同电位。在事件A中，两节点示出第1电压状态，在事件B中，两节点示出第2电压状态。此时，晶体管T1示出切断状态。

《阶段P21》

在从时刻t21开始的阶段P21，设基准线REF为低电平(0V)，在各事件A、B双方中，使晶体管T2为截止。由此，在两个事件A、B中，输出节点N2均从内部节点N1被隔断。

《阶段P22》

在从时刻t22开始的阶段P22，使相对电压Vcom变换为高电平(5V)。由此，与阶段P13同样，在事件A、B的双方中，像素电极20的电位V20分别上升约1V程度。另一方面，对于输出节点N2，由于晶体管T2为截止状态，因此不受相对电压Vcom的上升的影响而保持紧前的电位。此外，在从该阶段P22开始的时刻t22到阶段P25开始的t25紧前为止的期间，液晶电压Vlc的绝对值为与时刻t20的时候不同的值，但是其间的时间极短，因此不是能视觉识别该图像变化的程度，没有问题。在时刻t25以后，在事件A、B双方中，液晶电压Vlc的绝对值为与时刻t21紧前相同的值。

《阶段P23》

在从时刻t23开始的阶段P23，对栅极线GL施加高电平电压，使晶体管T4导通。在此设为8V。由此，在像素电路2A中，第1开关电路22为导通。

然后，将源极线SL的施加电压变换为第1电压状态(5V)。由此，与各事件A、B无关地将内部节点N1的电位V20移至第1电压状态。此外，晶体管T2为非导通，因此节点N2的电位VN2依然保持阶段P22的状态。

《阶段P24》

在从时刻t24开始的阶段P24，对栅极线GL再次施加低电平电压，使晶体管T4为非导通。由此，第1开关电路22为非导通状态。另外，将源极线SL的施加电压变换为第2电压状态(0V)。第1开关电路22为非导通，因此内部节点N1的电位保持阶段P23的值。

此外，此时，晶体管T4完全成为截止状态，由此在由于晶体管T4的栅极与内部节点N1之间的电容耦合而使内部节点N1的第1电压状态(5V)发生变动的情况下，也可以调整辅助电容线CSL的电压，利用通过第2电容元件C2的电容耦合来补偿内部节点N1的该电压变动。

《阶段P25》

在从时刻t25开始的阶段P25，对选择线SEL施加使晶体管T3完全成为导通状态的电压。在此设为8V。

此时，在事件A的情况下，输出节点N2的电位VN2为约5V，对源极线SL施加0V，因此晶体管T1为导通状态。即，第2开关电路23导通。在时刻t25紧前内部节点N1的电位V20示出大致5V，对源极线SL施加0V。因此，从内部节点N1通过第2开关电路23向源极线SL产生电流。由此，内部节点N1的电位V20向第2电压状态(0V)转移。另一方面，在事件B的情况下，VN2为约0V，因此晶体管T1仍然为截止状态。即，第2开关电路23为非导通，内部节点N1的电位原样保持5V。

在该时候，在事件A的情况下对液晶电压Vlc施加-5V，在事件B的情况下施加±0V。因此，极性反转完成，这以后，显示的图像复原为自极性反转动作的开始紧前显示的图像。在阶段P25以后，该Vlc的绝对值不变化，因此显示的图像不发生变化。

《阶段P26》

在从时刻t26开始的阶段P26，使选择线SEL的施加电压返回低电平(0V)，使晶体管T3为非导通状态。由此，内部节点N1从源极线SL电分离。

《阶段P27》

在从时刻t27开始的阶段P27，对基准线REF赋予与事件A、B无关地使晶体管T2为导通的电压。在此设为8V。

由此，在事件A、B的双方中，节点N1与N2电连接，它们为相同电位。与输出节点N2相比，内部节点N1的寄生电容较大，因此输出节点N2的电位向内部节点N1的电位变化。即，在事件A中节点N2的电位V20为第2电压状态(0V)，在事件B中为第1电压状态(5V)。

此外，在采用将晶体管T1的一端直接与源极线SL连接的图7的构成作为第1类型的像素电路2A的情况下，对节点N2施加5V，对源极线SL施加0V，因此在晶体管T1中在栅极-源极间会产生阈值电压以上的电位差，因此在阶段P20中为导通。该状态继续到阶段P24为止。在阶段P25以后与图6的像素电路是同样的。

此外，在本实施方式的方法中，即使在阶段P23中晶体管T3为导通状态，在该时候对源极线SL施加+5V，因此能使内部节点N1的电位为第1电压状态。基于这一情况，能使选择线SEL的上冲定时与第3实施方式同样早。以下，参照图23说明这种情况。

在基准线REF落到0V紧前使选择线SEL上冲到8V。然后，与该选择线SEL的上冲一起对源极线SL施加5V。此时，晶体管T3为导通状态，在晶体管T1的端子中，对与内部节点N1相反的一侧的端子施加5V。但是，事件B的情况是输出节点N2的电位为大致0V，因此晶体管T1为截止状态，即使在事件A的情况下输出节点N2的电位也为大致5V，因此对栅极-源极间不赋予阈值电压以上的电压，晶体管T1仍然为截止状态。

并且，在阶段P22使基准线REF为0V，使晶体管T2为截止状态。然后，与上述实施方式同样，使相对电压Vcom变换为高电平后(阶段P23)，使栅极线GL为高电平(阶段P24)。在此时候已经对源极线SL施加了5V，因此在两个事件中内部节点N1的电位V20均为第1电压状态，这一点是相同的。然后，在阶段P25中，使栅极线GL变换为低电平，将源极线SL的施加电压变换为第2电压状态。

在该时候，选择线SEL已经是高电平，因此为与图22的时序图的阶段P25相同的电压状态。即，仅在事件A的情况下晶体管T1为导通，内部节点N1的电位降低为第2电压状态。另一方面，在事件B的情况下，输出节点N2的电位低，因此晶体管T1仍然为非导通，因此内部节点N1的电位继续维持第1电压状态。

然后，只要为与图22的时序图相同的电压提供状态即可。即，在阶段P26使选择线SEL变换为低电平，使晶体管T3截止后，在阶段P27使基准线REF变换为高电平，使晶体管T2导通。由此，内部节点N1的电位V20出现在输出节点N2。

这样，在通过晶体管T4使内部节点N1为第1电压状态时，能使源极线SL为第1电压状态，因此能在使栅极线GL变换为高电平的前段使选择线SEL变换为高电平。

另外，在图22的时序图示出的方法中，在阶段P23中需要使第1开关电路22导通。因此，在第1开关电路22是包括晶体管T4与其它晶体管元件的串联电路的第2类型～第3类型的像素电路的情况下，需要变更一部分次序。此外，在第2类型和第3类型中，共同点是，均与晶体管T4以串联的方式连接的其它晶体管元件的导通/非导通的控制由选择线SEL进行，因此能以相同的次序实现。图24示出用于对该第2类型～第3类型的像素电路2B、2C进行本实施方式的自极性反转动作的时序图。

与图22不同之处在于，在阶段P23中，对选择线SEL也施加高电平电压这一点。由此，在阶段P23使晶体管T3导通。此外，在像素电路2C的情况下晶体管T5也导通。由此，第1开关电路22为导通状态，节点N1与源极线SL电连接。

然后，继续对选择线SEL施加高电平电压直到阶段P25为止。并且，在阶段P26中将选择线SEL的施加电压移至低电平，这一点与图22的情况相同。

在本实施方式的情况下，在阶段P14前的阶段第1开关电路22和第2开关电路23均为非导通，因此对源极线SL的施加电压在该期间可以为第1电压状态(0V)也可以为第2电压状态(5V)。

另外，对于相对电压Vcom的反转，在使基准线REF的施加电压下冲的时刻t12以后、使栅极线GL的施加电压下冲的时刻t15前之间进行即可，这一点与第3实施方式同样。

此外，在第2类型～第3类型中，如图19所示，在使第1开关电路22为非导通状态的情况下，晶体管T4完全成为截止状态，因此用于使晶体管T3截止的选择线SEL的电压也可以不是-5V而是0V。

另一方面，在图23示出的方法的情况下，在使栅极线GL变换为高电平时对选择线SEL施加5V。因此，可知通过与图23完全同样的电压施加方法，在第2类型～第3类型中也能执行自极性反转动作。时序图与图23相同，因此省略。

然而，在图22的时序图示出的方法的情况下，与第3实施方式不同，对升压线BST不施加高电平电压。并且，在阶段P25，除了对选择线SEL施加高电平电压来使晶体管T3导通以外，需要在事件A的情况下使第2开关电路23为导通，在事件B的情况下使第2开关电路23为非导通。

但是，如第4类型～第6类型的像素电路2D～2F那样，在选择线SEL兼任升压线BST的情况下，在阶段P25中晶体管T2为截止状态，因此通过对选择线SEL施加高电平电压，内部节点N2的电位上冲。由此，不仅事件A，在事件B的情况下晶体管T1也会导通。因此，图22的时序图示出的方法无法用于这些第4类型～第6类型的像素电路。

另一方面，在利用图23示出的方法的情况下，能对第4类型的像素电路2D(参照图13)进行自极性反转。

即，在阶段P20对基准线REF施加8V使晶体管T2导通后，在阶段P21对选择线SEL施加高电平电压并且对源极线SL施加5V。在第4类型的像素电路2D中，选择线SEL与第1电容元件Cbst的一端连接，而在事件A、B双方中晶体管T2为导通，因此即使选择线SEL的电压电平上升，输出节点N2的电位也几乎不上升。另外，此时，晶体管T3为导通状态，对晶体管T1的端子中与内部节点N1相反的一侧的端子施加5V。但是，在事件B的情况下输出节点N2的电位为大致0V，因此晶体管T1为截止状态，在事件A的情况下输出节点N2的电位也为大致5V，因此不能对栅极-源极间赋予阈值电压以上的电压，晶体管T1仍然为截止状态。

并且，在阶段P22使基准线REF为0V，晶体管T2为截止状态。然后，在使相对电压Vcom变换为高电平后(阶段P23)，使栅极线GL为高电平(阶段P24)。在该时候，已经对源极线SL施加了5V，因此在两个事件中，内部节点N1的电位V20均为第1电压状态。然后，在阶段P25中，使栅极线GL变换为低电平，将源极线SL的施加电压变换为第2电压状态。

在该时候，选择线SEL已经为高电平，因此仅在事件A的情况下晶体管T1为导通，内部节点N1的电位降低为第2电压状态。另一方面，在事件B的情况下，输出节点N2的电位低，因此晶体管T1仍然为非导通，因此内部节点N1的电位继续维持第1电压状态。

然后，使基准线REF为高电平，在阶段P26使基准线REF变换为高电平而使晶体管T2导通。由此，内部节点N1的电位V20出现于输出节点N2。

在阶段P26使晶体管T2导通后，在阶段P27使选择线SEL变换为低电平。这样，对节点N2几乎不造成电位变动的影响。通过用这种步骤进行电压施加来执行自极性反转动作。图25示出该时序图。

并且，见该图25，在使栅极线GL变换为高电平时对选择线SEL施加5V。因此，可知通过与图25完全同样的电压施加方法，对第5类型～第6类型也能执行自极性反转动作。时序图与图25是相同的，因此省略。

[第5实施方式]

在第5实施方式中，参照附图按各类型中的每个类型说明常时显示模式的写入动作。

在常时显示模式的写入动作中，将1帧的量的像素数据按水平方向(行方向)的每个显示线进行分割，在每1水平期间对各列的源极线SL施加与1个显示线的量的各像素数据对应的2值的电压，即高电平电压(5V)或者低电平电压(0V)。然后，对选择的显示线(选择行)的栅极线GL施加选择行电压8V，使该选择行的全部像素电路2的第1开关电路22为导通状态，将各列的源极线SL的电压转送到选择行的各像素电路2的内部节点N1。

对选择的显示线以外(非选择行)的栅极线GL，为使该选择行的全部像素电路2的第1开关电路22为非导通状态，施加非选择行电压-5V。此外，由显示控制电路11进行以下说明的写入动作中的各信号线的电压施加的定时控制，各个电压施加由显示控制电路11、相对电极驱动电路12、源极驱动器13、栅极驱动器14进行。

《第1类型》

图26示出使用第1类型的像素电路2A的写入动作的时序图。在图26中，示出1帧期间的2个栅极线GL1、GL2、2个源极线SL1、SL2、选择线SEL、基准线REF、辅助电容线CSL、升压线BST的各电压波形以及相对电压Vcom的电压波形。而且，在图26中，将2个像素电路2A的内部节点N1的像素电压V20的各电压波形合起来显示。2个像素电路2A中的一方是由栅极线GL1和源极线SL1选择的像素电路2A(a)，另一方是由栅极线GL1和源极线SL2选择的像素电路2A(b)，在图中的像素电压V20之后分别标注(a)和(b)来进行区别。

1帧期间被分割为栅极线GL的个数的量的水平期间，在各水平期间选择的栅极线GL1～GLn按顺序分配。在图26中，示出了最初的2水平期间的2个栅极线GL1、GL2的电压变化。在第1水平期间，对栅极线GL1施加选择行电压8V，对栅极线GL2施加非选择行电压-5V，在第2水平期间，对栅极线GL2施加选择行电压8V，对栅极线GL1施加非选择行电压-5V，在此以后的水平期间中，对两个栅极线GL1、GL2施加非选择行电压-5V。

对各列的源极线SL，施加与对应于每个水平期间的显示线的像素数据对应的电压(5V，0V)。在图26中，代表各源极线SL示出2个源极线SL1、SL2。此外，在图26示出的例子中，为了说明像素电压V20的变化，设定为将最初的1水平期间的2个源极线SL1、SL2的电压分为5V和0V。

在第1类型的像素电路2A中，第1开关电路22仅由晶体管T4构成，因此第1开关电路22的导通非导通的控制仅由晶体管T4的导通截止控制就足够了。另外，第2开关电路23在写入动作中不需要为导通状态，为了防止非选择行的像素电路2A中第2开关电路23为导通状态，以1帧期间的时间对全部与像素电路2A连接的选择线SEL施加非选择用电压0V(也可以是-5V)。此外，对升压线BST也施加与选择线SEL相同的电压。

另外，为了使晶体管T2与内部节点N1的电压状态无关地为常时导通状态，以1帧期间的时间对基准线REF施加比高电平的电压(5V)高阈值电压(2V程度)以上的8V。由此，输出节点N2与内部节点N1电连接，能将与内部节点N1连接的辅助电容元件Cs用于像素电压V20的保持，有利于像素电压V20的稳定化。另外，辅助电容线CSL固定于规定的固定电压(例如0V)。相对电压Vcom进行上述相对AC驱动，但是以1帧期间的时间固定为0V或者5V。在图26中，相对电压Vcom固定为0V。

《第2、第3类型》

在第1开关电路22是包括晶体管T4与其它晶体管(T3、T5)的串联电路的第2类型～第3类型的像素电路2B、2C的情况下，在写入时需要使这些晶体管T3、T5导通，这一点是与第1类型不同的次序。

图27示出使用第2类型～第3类型的像素电路2B、2C的写入动作的时序图。在图27中，除了示出2个选择线SEL1、SEL2这一点以外，与图26示出的项目是共同的。

栅极线GL(GL1、GL2)和源极线SL(SL1、SL2)的电压施加定时和电压振幅与图26完全相同。

在像素电路2B、2C中，第1开关电路22包括晶体管T4与晶体管T3或者T5的串联电路，因此在控制第1开关电路22的导通/非导通时，除了晶体管T4的导通截止控制以外，还需要晶体管T3或者T5的导通截止控制。此外，像素电路2C的晶体管T5的控制端子与晶体管T3的控制端子彼此连接，因此实际上需要控制晶体管T3与T4的导通截止。

因此，在第2类型～第3类型中，不一并控制全部选择线SEL，而是与栅极线GL同样地按行单位分别控制。也就是说，按每行各设置1个选择线SEL，与栅极线GL1～GLn数目相同，与栅极线GL1～GLn同样按顺序选择。

在图27中，示出最初的2水平期间的2个选择线SEL1、SEL2的电压变化。在第1水平期间，对选择线SEL1施加选择用电压8V，对选择线SEL2施加非选择用电压-5V，在第2水平期间，对选择线SEL2施加选择用电压8V，对选择线SEL 1施加非选择用电压-5V，在此以后的水平期间，使两个选择线SEL1、SEL2为非选择用电压-5V。

对基准线REF、辅助电容线CSL、升压线BST的施加电压以及相对电压Vcom，与图26示出的第1类型相同。此外，在非选择行中，在使第1开关电路22为非导通状态的情况下，晶体管T4完全成为截止状态，因此用于使晶体管T3截止的选择线SEL的非选择用电压也可以不是-5V而是0V。

另外，在第1类型～第3类型中，升压线BST和选择线SEL形成为分立的信号线，因此设为对各个线施加不同的电压，但是也可以对两者施加相同的电压。更具体地说，也可以对选择线SEL施加0V，相反也可以对升压线BST施加负电压。与输出节点N2相比内部节点N1的总寄生电容较大，因此即使对升压线BST施加负电压，也能忽略对节点N1的电位变动的影响。

《第4类型》

相对于第1类型的像素电路2A，第4类型的像素电路2D构成为升压线BST被兼用作选择线SEL。在第1类型中，对选择线SEL和升压线BST不赋予电压变化，因此在除了升压线BST以外的状态下能通过与第1类型完全相同的次序对第4类型的像素2D进行写入动作。此外，此时，也可以构成为对选择线SEL施加0V。

《第5类型～第6类型》

相对于第2类型～第3类型的像素电路2B、2C，第5类型～第6类型的像素电路2E、2F构成为升压线BST被兼用作选择线SEL。

在第2类型～第3类型中，通过按每个选择行对栅极线GL和选择线SEL施加高电平电压，由此在选择时使第1开关电路导通。但是，在第5类型～第6类型的像素电路的情况下，根据该方法，理论上在对选择线SEL施加高电平电压时，节点N2的电位会上冲。

但是，对基准线REF施加晶体管T2示出导通状态的高电压，因此节点N1与N2电连接。如上所述，内部节点N1的寄生电容远远大于输出节点N2的寄生电容，因此即使对选择线SEL施加高电平电压，节点N1的电位也几乎不会上升。其结果是，能通过与第2类型～第3类型完全相同的次序来实现写入动作。

[第6实施方式]

在第6实施方式中，说明常时显示模式下的自刷新动作与写入动作的关系。

在常时显示模式下，在对1帧的量的图像数据执行写入动作后，以固定期间不进行写入动作，维持紧前进行写入动作而得到的显示内容。

通过写入动作，通过源极线SL对各像素内的像素电极20赋予电压。然后，栅极线GL为低电平，晶体管T4为非导通状态。但是，由于通过紧前的写入动作存储于像素电极20的电荷的存在，像素电极20的电位被保持。即，在像素电极20与相对电极80之间维持电压Vlc。由此，在写入动作完成后，也继续为对液晶电容Clc两端施加图像数据的显示所需的电压的状态。

在相对电极80的电位固定的情况下，液晶电压Vlc依赖于像素电极20的电位。该电位随着像素电路2内的晶体管的漏电电流的发生与时间经过一起发生变动。例如，在源极线SL的电位比内部节点N1的电位低的情况下，产生从内部节点N1向源极线SL的漏电电流，像素电压V20经时地减少。反之，在源极线SL的电位比内部节点N1的电位高的情况下，产生从源极线SL向内部节点N1的漏电电流，像素电极20的电位经时地增加。也就是说，不进行来自外部的写入动作而经过时间时，液晶电压Vlc缓缓变化，其结果是显示图像也会变化。

在通常显示模式的情况下，即使是静止图像也会按每1帧对全部像素电路2执行写入动作。因此，存储于像素电极20的电荷量只要能维持1帧期间即可。1帧期间内的像素电极20的电位变动量再大也是极小的，因此其间的电位变动不会对显示的图像数据赋予视觉上能确认的程度的影响。因此，在通常显示模式下，像素电极20的电位变动几乎没有问题。

与此相对，在常时显示模式下，不是按每1帧执行写入动作的构成。因此，在相对电极80的电位固定的期间，视情况需要涵盖数帧地保持像素电极20的电位。但是，当涵盖数帧期间地不进行写入动作而是放置时，由于上述漏电电流的发生，像素电极20的电位会断续地变动。其结果是，显示的图像数据有可能以能视觉确认的程度发生变化。

为了避免发生这种现象，在常时显示模式下，以图28的流程图示出的要领组合执行自极性反转动作和写入动作，由此能抑制像素电极的电位变动并且实现大幅度电力消耗的减少。

首先，按在第5实施方式中所述的要领执行常时显示模式下的1帧的量的像素数据的写入动作(步骤#1)。

在步骤#1的写入动作后，通过在第2实施方式所述的要领执行自刷新动作(步骤#2)。自刷新动作由施加脉冲电压的阶段P1和待机的阶段P2实现。

在此，在自刷新动作期间的阶段P2的期间，当接受新的像素数据的写入动作(数据改写)、外部刷新动作或者外部极性反转动作的请求时(步骤#3为是)，返回步骤#1，执行新的像素数据或者以往的像素数据的写入动作。在上述阶段P2的期间，在未接受该请求的情况(步骤#3为否)下，返回步骤#2再次执行自刷新动作。由此，能抑制漏电电流的影响导致显示图像的变化。

当不进行自刷新动作而是通过写入动作来进行刷新动作时，为用上述数学式1示出的关系式表示的功耗，但是在以相同的刷新率反复进行自刷新动作的情况下，全部源极线电压的驱动次数为1次，因此数学式1中的变量n为1，当假定显示分辨率(像素数)为VGA时，m＝1920，n＝480，因此可以期待减少到480分之1程度的功耗。

在本实施方式中，同时采用自刷新动作和外部刷新动作或者外部极性反转动作的理由是为了应对如下情况：假如最初是正常动作的像素电路2，由于老化变化，第2开关电路23或者控制电路24会发生故障，虽然能无障碍地实施写入动作，但是在一部分像素电路2中出现不能正常执行自刷新动作的状态。也就是说，当仅依赖于自刷新动作时，当该一部分像素电路2的显示出现恶化，该恶化就固定了，而通过同时采用外部极性反转动作，能防止该显示缺陷的固定化。

[第7实施方式]

在第7实施方式中，说明常时显示模式下的自极性反转动作与写入动作的关系。

在常时显示模式下，写入动作不按每1帧执行，而是经过规定量的帧期间来间歇地执行写入动作。在此期间，全部像素电路2A为非选择状态，对全部栅极线GL施加非选择行电压-5V，对全部选择线SEL也施加非选择用电压-5V，第1开关电路22和第2开关电路23均为非导通状态，内部节点N1与源极线SL电分离。

然而，如上所述，由于与内部节点N1连接的晶体管T4等的截止时的漏电电流，内部节点N1的像素电压V20缓慢变化。因此，当停止写入动作的帧期间的间隔变长时，由于液晶电压Vlc的变动会使显示图像发生变化。在该变化超过视觉上的允许限度前，需要进行再写入动作。在对相同的显示图像进行再写入动作的情况下，使相对电压Vcom的电压值在高电平(5V)与低电平(0V)之间反转，使对源极线SL施加的电压也在高电平(5V)与低电平(0V)之间反转，由此能对相同的像素数据进行再写入。这与现有的作为使用外部像素存储器的极性反转动作的“外部极性反转动作”相当。

上述外部极性反转动作与写入动作完全相同，将1帧的量的像素数据分割为栅极线的个数的量的水平期间来进行写入，因此产生了需要使各列的源极线SL最大按每1水平期间变化，带来大的电力消耗。因此，在本实施方式中，在常时显示模式中，按图29的流程图示出的要领来组合执行自极性反转动作和写入动作，由此实现大幅度减少电力消耗。

最初，按在第5实施方式中所述的要领执行常时显示模式下的1帧的量的像素数据的写入动作(步骤#11)。

步骤#11的写入动作后，经过与规定数量的帧期间的量相当的待机期间后，对常时显示模式下的1帧的量的像素电路2，按在第3～第4实施方式中所述的要领一并执行自极性反转动作(步骤#12)。其结果是，在上述待机期间的经过中，如图26～图27所示，发生像素电压V20的微小电压变动，随之液晶电压Vlc中也发生了同样的电压变动的电压被初始化，像素电压V20复原为进行写入动作紧后的电压状态，液晶电压V1也成为以与进行写入动作紧后的电压值相同的绝对值发生极性反转的状态。因此，通过自极性反转动作同时实现液晶电压Vlc的刷新动作和极性反转动作。

在步骤#12的自极性反转动作后，当在上述待机期间的经过中从外部接受新的像素数据的写入动作(数据改写)或者“外部极性反转动作”的请求时(步骤#13为是)，返回步骤#11，执行新的像素数据或者以往的像素数据的写入动作。在上述待机期间的经过中没有接受该请求的情况(步骤#13为否)下，在经过上述待机期间后返回步骤#12，再次执行自极性反转动作。由此，每次经过上述待机期间都会反复执行自极性反转动作，因此能进行液晶电压Vlc的刷新动作和极性反转动作，防止液晶显示元件的恶化和显示质量的降低。

通过自极性反转动作能减少功耗的理由以及不仅用自极性反转动作还同时采用外部极性反转动作的理由与使用第6实施方式的自刷新动作的情况的理由相同，因此省略。

[第8实施方式]

在第8实施方式中，说明常时显示模式下的自刷新动作和自极性反转动作与写入动作的关系。如第6和第7实施方式中所述的那样，自刷新动作、自极性反转动作分别具有减少功耗的效果。在本实施方式中，在常时显示模式中，用图30的流程图示出的要领来组合执行自刷新动作、自极性反转动作以及写入动作，由此能实现更大幅度的电力消耗的减少。

首先，按在第5实施方式中所述的要领执行常时显示模式下的1帧的量的像素数据的写入动作(步骤#21)。

在步骤#21的写入动作后，通过在第2实施方式中所述的要领执行自刷新动作(步骤#22)。

下面检测该自刷新动作是从紧前进行写入动作起第几次的动作。换言之，对从紧前进行写入动作起执行了几帧的量的自刷新动作进行计数。如果该计数值在规定的临界帧数以下(步骤#23中为否)，继续返回步骤#22执行自刷新动作。另一方面，如果超过临界帧数(步骤#23中为是)，通过在第3～第4实施方式中所述的要领执行自极性反转动作(步骤#24)。

在步骤#24的自极性反转动作后，当从外部接受新的像素数据的写入动作(数据改写)或者“外部极性反转动作”的请求时(步骤#25为是)，返回步骤#21，执行新的像素数据或者以往的像素数据的写入动作。另一方面，在未接受该请求的情况(步骤#25为否)下，返回步骤#22，再次执行自刷新动作。由此，反复执行自刷新动作和自极性反转动作，因此能进行液晶电压Vlc的刷新动作和极性反转动作，防止液晶显示元件的恶化和显示质量的降低。

此外，也可以构成为代替图30的流程图，适当组合图28的流程图和图29的流程图，由此将自刷新动作和自极性反转动作组合。

[第9实施方式]

在第9实施方式中，对于各类型中的每个类型参照附图说明通常显示模式的写入动作。

通常显示模式的写入动作是如下动作：将1帧的量的像素数据按水平方向(行方向)的每个显示线进行分割，在每1水平期间对各列的源极线SL施加与1显示线的量的各像素数据对应的多灰度级的模拟电压，并且对选择的显示线(选择行)的栅极线GL施加选择行电压8V，使该选择行的全部像素电路2的第1开关电路22为导通状态，将各列的源极线SL的电压转送到选择行的各像素电路2的内部节点N1。对选择的显示线以外(非选择行)的栅极线GL，为了使该选择行的全部像素电路2的第1开关电路22为非导通状态，施加非选择行电压-5V。

以下说明的写入动作的各信号线的电压施加的定时控制由图1示出的显示控制电路11进行，各个电压施加由显示控制电路11、相对电极驱动电路12、源极驱动器13、栅极驱动器14进行。

《第1类型》

图31示出使用了第1类型的像素电路2A的写入动作的时序图。在图31中，示出了1帧期间的2个栅极线GL1、GL2、2个源极线SL1、SL2、选择线SEL、基准线REF、辅助电容线CSL和升压线BST的各电压波形以及相对电压Vcom的电压波形。

1帧期间被分割为栅极线GL的个数的量的水平期间，在各水平期间选择的栅极线GL1～GLn按顺序被分配。在图31中，示出了最初的2水平期间的2个栅极线GL1、GL2的电压变化。在第1水平期间，对栅极线GL1施加选择行电压8V，对栅极线GL2施加非选择行电压-5V，在第2水平期间，对栅极线GL2施加选择行电压8V，对栅极线GL1施加非选择行电压-5V，在此以后的水平期间，对两个栅极线GL1、GL2施加非选择行电压-5V。

对各列的源极线SL施加与每个水平期间对应的显示线的像素数据所对应的多灰度级的模拟电压。此外，在通常显示模式下，施加与模拟显示线的像素数据对应的多灰度级的模拟电压，施加电压没有单义地确定，因此在图31中通过用斜线涂抹来表现。此外，在图31中代表各源极线SL1、SL2、……SLm而示出2个源极线SL1、SL2。

相对电压Vcom按每1水平期间变化(相对AC驱动)，因此该模拟电压为与相同的水平期间中的相对电压Vcom对应的电压值。也就是说，视相对电压Vcom为5V还是0V，设定对源极线SL施加的模拟电压，使得用数学式2赋予的液晶电压Vlc的绝对值不变而仅有极性改变。

在第1类型和第4类型的像素电路中，第1开关电路22仅由晶体管T4构成，因此第1开关电路22的导通非导通的控制仅由晶体管T4进行导通截止控制就够了。另外，第2开关电路23在写入动作中不需要为导通状态，为了防止在非选择行的像素电路2A中第2开关电路23为导通状态，以1帧期间的时间对与全部像素电路2A连接的选择线SEL施加非选择用电压-5V。该非选择用电压不限于负电压，也可以是0V。

另外，以1帧期间的时间对基准线REF施加使晶体管T2与内部节点N1的电压状态无关地为常时导通状态的电压。该电压值为比作为多灰度级的模拟电压而从源极线SL赋予的电压值中的最大值高晶体管T2的阈值电压以上的电压即可。在图31中，设上述最大值为5V，阈值电压为2V，施加比它们之和大的8V。

按每1水平期间对相对电压Vcom进行相对AC驱动，因此辅助电容线CSL以与相对电压Vcom相同的电压被驱动。这是由于像素电极20通过液晶层而与相对电极80进行电容耦合，并且通过辅助电容元件Cs而与辅助电容线CSL进行电容耦合，因此假设将辅助电容元件Cs的电压固定时，在数学式2中仅Vcom变动，由此会引发非选择行的像素电路2的液晶电压Vlc的变动。因此，通过用与相对电压Vcom相同的电压来驱动全部辅助容量线CSL，使相对电极80与像素电极20的电压变化为相同的电压方向，抵消相对AC驱动的影响。

《第2类型、第3类型》

在第1开关电路22是包括晶体管T4与其它晶体管(T3、T5)的串联电路的第2类型～第3类型的像素电路2B、2C的情况下，在写入时需要使这些晶体管T3、T5导通，这一点是与第1类型不同的次序。

在第2类型的像素电路2B的情况下，第1开关电路22包括晶体管T4与T3的串联电路，因此第1开关电路22的导通非导通的控制除了晶体管T4的导通截止控制以外，还需要晶体管T3的导通截止控制。另外，在第3类型的像素电路2C的情况下，第1开关电路22包括晶体管T4与T5的串联电路，但是晶体管T5的栅极与T3的栅极彼此连接，因此仍然与第2类型的像素电路2B同样，除了晶体管T4的导通截止控制以外，还需要晶体管T3的导通截止控制。

因此，在这些像素电路中，与第1类型不同，不对全部选择线SEL一并控制，而是与栅极线GL同样地按行单位分别地控制。也就是说，按每行各设置1个选择线SEL，与栅极线GL1～GLn数目相同，与栅极线GL1～GLn同样按顺序选择。

更具体地说，在第1水平期间，对与栅极线GL1同一行的选择线SEL1施加选择用电压8V，对与栅极线GL2同一行的选择线SEL2施加非选择用电压-5V。在第2水平期间，对选择线SEL2施加选择用电压8V，对选择线SEL1施加非选择用电压-5V。在这以后的水平期间，对两个选择线SEL1和SEL2施加非选择用电压-5V。关于对基准线REF、辅助容量线CSL和升压线BST的施加电压以及相对电压Vcom，与图31示出的第1类型的时序图相同。另外，对选择线施加的非选择用电压与第1类型同样，不限于负电压，也可以是0V。

《第4类型》

相对于第1类型的像素2A，第4类型的像素2D构成为升压线BST被兼用作选择线SEL。在第1类型中对选择线SEL和升压线BST不给于电压变化，因此在除了升压线BST以外的状态下能通过与第1类型完全相同的次序对第4类型的像素2D进行写入动作。此外，此时，也可以构成为对选择线SEL施加0V。

《第5类型～第6类型》

相对于第2类型～第3类型的像素电路2B、2C，第5类型～第6类型的像素电路2E、2F构成为升压线BST被兼用作选择线SEL。

在第2类型～第3类型中，按每个选择行对栅极线GL和选择线SEL施加高电平电压，从而在选择时使第1开关电路22导通。但是，在第5类型～第6类型的像素电路的情况下，根据该方法，理论上在对选择线SEL施加高电平电压时会导致输出节点N2的电位上冲。

但是，对基准线REF施加使晶体管T2示出导通状态的高电压，因此节点N1与N2电连接。如上所述，内部节点N1的寄生电容远远大于输出节点N2，因此即使对选择线SEL施加高电平电压，内部节点N1的电位也几乎不会上升。结果是，能通过与第2类型～第3类型完全相同的次序来实现写入动作。

此外，在通常显示模式的写入动作中，作为按每1水平期间使各显示线的极性反转的方法，除了上述“相对AC驱动”以外，还有作为相对电压Vcom对相对电极80施加规定的固定电压的方法。根据该方法，对像素电极20施加的电压以相对电压Vcom为基准按每1水平期间交替为正电压的情况和为负电压的情况。

在这种情况下，有将该像素电压通过源极线SL直接写入的方法；以及写入以相对电压Vcom为中心的电压范围的电压后，通过使用辅助电容元件Cs的电容耦合进行电压调整，使其以相对电压Vcom为基准为正电压或者负电压中的任一方的方法。在这种情况下，辅助电容线CSL不在与相对电压Vcom相同的电压下被驱动，而是以行为单位分别地进行脉冲驱动。

如上所述，对于通常显示模式下的写入动作，只要用上述要领来进行选择线SEL、基准线REF、升压线BST的控制，第1类型～第6类型的电路构成的像素电路2A～2F就能应用于各种写入方法。

另外，在本实施方式中，在通常显示模式的写入动作中，采用按每1水平期间使各显示线的极性反转的方法，但是这是为了消除以1帧为单位进行极性反转的情况下发生的以下示出的故障。此外，作为消除这种故障的方法，还有按每列进行极性反转驱动的方法、在行和列方向上同时以像素为单位进行极性反转驱动方法。

假定如下情况：在某个帧F1中，在全部像素中施加正极性的液晶电压Vlc，在下一个帧F2中，在全部像素中施加负极性的液晶电压Vlc。即使在对液晶层75施加相同绝对值的电压的情况下，有时也会视正极性还是负极性而使光的透射率产生微小的差异。在显示高画质的静止图像的情况下，该微小的差异的存在可能在帧F1和帧F2中使显示样式发生微小的变化。另外，在动态图像显示时，在帧间应为相同内容的显示内容的显示区域内中，也可能使其显示样式发生微小的变化。在进行高画质的静止图像、动态图像的显示时，假定这种微小的变化也能视觉识别的情况。

并且，通常显示模式是显示这种高画质的静止图像、动态图像的模式，因此上述微小的变化有可能被视觉识别。为了避免这种现象，在本实施方式中，在相同帧内按每个显示线使极性反转。由此，在相同帧内，也在显示线间施加不同极性的液晶电压Vlc，因此能抑制对基于液晶电压Vlc的极性的显示图像数据造成影响。

[其它实施方式]

以下说明其它实施方式。

<1>关于第1类型～第4类型的像素电路2A～2D，在通常显示模式和常时显示模式的写入动作时中，也可以对基准线REF赋予低电平电压，使晶体管T2为截止状态。由此，内部节点N1和输出节点N2被电分离，其结果是像素电极20的电位不受写入动作前的输出节点N2的电压的影响。由此，像素电极20的电压能正确地反映源极线SL的施加电压，能无误差地显示图像数据。

其中，如上所述，节点N1的总寄生电容远远大于节点N2，节点N2的初始状态的电位几乎不会对像素电极20的电位造成影响，因此晶体管T2为常时导通状态即可。

进而言之，在第5类型～第6类型的像素电路2D～2F的情况下，在选择线SEL兼任升压线BST的构成的情况下，随着选择线SEL的变动，节点N2大大变动。因此，在非选择行的像素电路中，通过对选择线SEL施加高电平电压，第3开关电路23为导通，有可能从源极线SL通过该第3开关电路23施加电压。因此，对于这些像素电路，需要在写入时使晶体管T2常时导通。

<2>在上述实施方式中，说明了自极性反转动作以1帧为单位以全部像素电路为对象实施的情况，但是也可以例如将1帧分割为包括一定数量的行的多个行组，以该行组为单位执行。例如，也可以依次反复对偶数行的像素电路执行自极性反转动作，对奇数行的像素电路执行下一个自极性反转动作。通过这样将偶数行和奇数行分离来进行自极性反转动作，在由于自极性反转动作而产生微小的显示误差的情况下，该微小的误差被分散到每个偶数行或者每个奇数行，能使对显示图像的影响更小。同样，也可以将1帧分割为包括一定数量的列的多个列组，以该列组为单位来执行。

<3>在上述实施方式中，构成为相对于在有源矩阵基板10上的全部像素电路2，具备第2开关电路23和控制电路24。与此相对，在构成为在有源矩阵基板10上具备进行透射液晶显示的透射像素部和进行反射液晶显示的反射像素部的两种像素部的情况下，也可以构成为仅在反射像素部的像素电路中具备第2开关电路23和控制电路24，在透射显示部的像素电路中不具备第2开关电路23和控制电路24。

在这种情况下，在通常显示模式时利用透射像素部进行图像显示，在常时显示模式时利用反射像素部进行图像显示。通过这样构成，能减少形成于有源矩阵基板10整体的元件数量。

<4>在上述实施方式中，构成为各像素电路2具备辅助电容元件Cs，但是也可以构成为不具备辅助电容元件Cs。其中，为了使内部节点N1的电位更稳定化，实现显示图像的可靠的稳定化，优选具备该辅助电容元件Cs的方案。

<5>在上述实施方式中，假定了各像素电路2的显示元件部21仅由单位液晶显示元件Clc构成的情况，但是如图32所示，也可以构成为在内部节点N1与像素电极20之间具备模拟放大器Amp(电压放大器)。在图32中，作为一个例子，构成为输入辅助电容线CSL和电源线Vcc作为模拟放大器Amp的电源用线。

在这种情况下，赋予内部节点N1的电压通过利用模拟放大器Amp设定的放大率η放大，放大后的电压被提供给像素电极20。因此，是能将内部节点N1的微小的电压变化反映于显示图像的构成。

此外，在该构成的情况下，在常时显示模式的自极性反转动作下，内部节点N1的电压由放大率η放大并被提供给像素电极20，因此通过调整对源极线SL施加的第1电压状态和第2电压状态的电压差，能使提供给像素电极20的第1电压状态和第2电压状态的电压与相对电压Vcom的高电平和低电平的电压一致。

<6>在上述实施方式中，将像素电路2内的晶体管T1～T4假定为N沟道型的多晶硅TFT，但是也可以是使用P沟道型的TFT的构成、使用非晶硅TFT的构成。在使用P沟道型的TFT的构成的显示装置中，也能通过进行使电源电压和作为已叙述的动作条件而示出的电压值的正负反转、使事件A和事件B中的施加电压反转、在常时显示模式的写入动作中将处于第1电压状态(5V)和第2电压状态(0V)的电压置换为第1电压状态(0V)和第2电压状态(5V)等，与上述各实施方式同样地使像素电路2动作，能得到同样的效果。

<7>在上述实施方式中，作为常时显示模式下的像素电压V20和相对电压Vcom的第1电压状态和第2电压状态的电压值假定了0V和5V，对各信号线施加的电压值也与之相应地设定为-5V、0V、5V、8V，但是这些电压值能根据使用的液晶元件和晶体管元件的特性(阈值电压等)而适当变更。

<8>在上述实施方式中，举例说明了液晶显示装置，但是本发明不限于此，只要是具有与用于保持像素数据的像素电容Cp对应的电容，基于保持于该电容的电压来显示图像的显示装置，都能应用本发明。

例如，在与像素电容相当的电容中保持与像素数据相当的电压来进行图像显示的有机EL(Electroluminescenece：电致发光)显示装置的情况下，特别是关于自刷新动作能应用本发明。图33是示出这种有机EL显示装置的像素电路的一个例子的电路图。在该像素电路中，对包括TFT的驱动用晶体管Tdv的栅极端子赋予保持于辅助电容Cs的电压作为像素数据，与该电压相应的电流通过驱动用晶体管Tdv流到发光元件OLED。因此，该辅助电容Cs与上述各实施方式中的像素电容Cp相当。

此外，在图33示出的像素电路中，与通过对电极间施加电压来控制光的透射率从而进行图像显示的液晶显示装置不同，利用流过元件的电流使元件自身发光从而进行图像显示。因此，由于发光元件的整流性，不能使施加到该元件的两端的电压的极性反转，而且也没有这种必要性。因此，在图33的像素电路中，不能进行在第3～第4实施方式中说明的自极性反转动作。

附图标记说明

1：液晶显示装置

2：像素电路

2A、2B、2C、2D、2E、2F：像素电路

10：有源矩阵基板

11：显示控制电路

12：相对电极驱动电路

13：源极驱动器

14：栅极驱动器

20：像素电极

21：显示元件部

22：第1开关电路

23：第2开关电路

24：控制电路

74：密封材料

75：液晶层

80：相对电极

81：相对基板

Amp：模拟放大器

BST：升压线

Cbst：升压电容元件

Clc：液晶显示元件

CML：相对电极配线

CSL：辅助容量线

Cs：辅助电容元件

Ct：定时信号

DA：数字图像信号

Dv：数据信号

GL(GL1、GL2、……、GLn)：栅极线

Gtc：扫描侧定时控制信号

N1：内部节点

N2：输出节点

OLED：发光元件

P1、P2：阶段

P10、P11、……、P18：阶段

P20、P21、……、P27：阶段

REF：基准线

Sc1、Sc2，……，Scm：源极信号

SEL：选择线

SL(SL1、SL2，……，SLm)：源极线

Stc：数据侧定时控制信号

T1、T2、T3、T4、T5：晶体管

Tdv：驱动用晶体管

V20：像素电极电位，内部节点电位

Vcom：相对电压

Vlc：液晶电压

VN2：输出节点电位

Claims (16)

1.一种显示装置，其特征在于，

构成为：

在行方向和列方向上分别配置多个像素电路来构成像素电路阵列，上述像素电路具备：

显示元件部，其包含单位显示元件；

内部节点，其构成上述显示元件部的一部分，保持施加到上述显示元件部的像素数据的电压；

第1开关电路，其至少经由规定的开关元件，将从数据信号线提供的上述像素数据的电压转送到上述内部节点；

第2开关电路，其将从上述数据信号线提供的电压不经由上述规定的开关元件转送到上述内部节点；以及

控制电路，其将与上述内部节点所保持的上述像素数据的电压相应的规定的电压保持在第1电容元件的一端，并且控制上述第2开关电路的导通非导通，

第1晶体管元件～第3晶体管元件具有第1端子、第2端子以及控制上述第1端子和第2端子间的导通的控制端子，上述第2开关电路具有上述第1晶体管元件～第3晶体管元件中的上述第1晶体管元件和第3晶体管元件，上述控制电路具有上述第1晶体管元件～第3晶体管元件中的上述第2晶体管元件，

上述第2开关电路包括上述第1晶体管元件与上述第3晶体管元件的串联电路，

上述控制电路包括上述第2晶体管元件与上述第1电容元件的串联电路，

上述第1开关电路和第2开关电路的各一端与上述数据信号线连接，

上述第1开关电路和第2开关电路的各另一端以及上述第2晶体管元件的第1端子与上述内部节点连接，

上述第1晶体管元件的控制端子、上述第2晶体管元件的第2端子以及上述第1电容元件的一端相互连接，

上述第2晶体管元件的控制端子与第1控制线连接，

上述第3晶体管元件的控制端子与第2控制线连接，

上述第1电容元件的另一端与第3控制线连接，

按每个上述列各具备1个上述数据信号线，

在配置于同一列的上述像素电路中，上述第1开关电路的一端与共用的上述数据信号线连接，

在配置于同一行或者同一列的上述像素电路中，上述第2晶体管元件的控制端子与共用的上述第1控制线连接，

在配置于同一行或者同一列的上述像素电路中，上述第3晶体管元件的控制端子与共用的上述第2控制线连接，

在配置于同一行或者同一列的上述像素电路中，上述第1电容元件的上述另一端与共用的上述第3控制线连接，

具备：分别地驱动上述数据信号线的数据信号线驱动电路以及分别地驱动上述第1控制线～第3控制线的控制线驱动电路，

上述第1开关电路构成为不包含上述规定的开关元件以外的开关元件，并且上述规定的开关元件是具有第1端子、第2端子以及控制上述第1端子和第2端子间的导通的控制端子的第4晶体管元件，构成为上述第1端子与上述内部节点连接，第2端子与上述数据信号线连接，控制端子与扫描信号线连接，

构成为：按每个上述行各具备1个上述扫描信号线，并且配置于同一行的上述像素电路与共用的上述扫描信号线连接，

具备分别地驱动上述扫描信号线的扫描信号线驱动电路，

在对多个上述像素电路进行使上述第2开关电路和上述控制电路工作而同时补偿上述内部节点的电压变动的自刷新动作时，

上述扫描信号线驱动电路对与上述像素电路阵列内的全部上述像素电路连接的上述扫描信号线施加规定的电压，使上述第4晶体管元件为非导通状态，

上述控制线驱动电路，

对上述第1控制线施加如下规定的电压：该规定的电压在上述内部节点所保持的2值的像素数据的电压状态为第1电压状态的情况下利用上述第2晶体管元件隔断从上述第1电容元件的一端向上述内部节点的电流，在第2电压状态的情况下使上述第2晶体管元件为导通状态，

对上述第2控制线施加使上述第3晶体管元件为导通状态的规定的电压，

对上述第3控制线施加规定的电压振幅的电压脉冲，对上述第1电容元件的一端赋予通过上述第1电容元件的电容耦合带来的电压变化，在上述内部节点的电压为上述第1电压状态的情况下不抑制上述电压变化，使上述第1晶体管元件为导通状态，另一方面，在上述内部节点的电压为上述第2电压状态的情况下抑制上述电压变化，使上述第1晶体管元件为非导通状态，

上述数据信号线驱动电路对与作为上述自刷新动作的对象的多个上述像素电路连接的全部上述数据信号线提供上述第1电压状态的上述像素数据的电压。

2.根据权利要求1所述的显示装置，其特征在于，

在上述自刷新动作结束紧后进入待机状态，

上述控制线驱动电路对上述第2控制线施加使上述第3晶体管元件为非导通状态的规定的电压，并且使对上述第3控制线的上述电压脉冲的施加结束。

3.根据权利要求2所述的显示装置，其特征在于，

隔开比上述自刷新动作期间长10倍以上的上述待机状态来反复进行上述自刷新动作。

4.根据权利要求2所述的显示装置，其特征在于，

在上述待机状态中，

上述数据信号线驱动电路对上述数据信号线施加上述第2电压状态的电压。

5.一种显示装置，其特征在于，

构成为：

在行方向和列方向上分别配置多个像素电路来构成像素电路阵列，上述像素电路具备：

显示元件部，其包含单位显示元件；

内部节点，其构成上述显示元件部的一部分，保持施加到上述显示元件部的像素数据的电压；

第1开关电路，其至少经由规定的开关元件，将从数据信号线提供的上述像素数据的电压转送到上述内部节点；

第2开关电路，其将从上述数据信号线提供的电压不经由上述规定的开关元件转送到上述内部节点；以及

控制电路，其将与上述内部节点所保持的上述像素数据的电压相应的规定的电压保持在第1电容元件的一端，并且控制上述第2开关电路的导通非导通，

第1晶体管元件～第3晶体管元件具有第1端子、第2端子以及控制上述第1端子和第2端子间的导通的控制端子，上述第2开关电路具有上述第1晶体管元件～第3晶体管元件中的上述第1晶体管元件和第3晶体管元件，上述控制电路具有上述第1晶体管元件～第3晶体管元件中的上述第2晶体管元件，

上述第2开关电路包括上述第1晶体管元件与上述第3晶体管元件的串联电路，

上述控制电路包括上述第2晶体管元件与上述第1电容元件的串联电路，

上述第1开关电路和第2开关电路的各一端与上述数据信号线连接，

上述第1开关电路和第2开关电路的各另一端以及上述第2晶体管元件的第1端子与上述内部节点连接，

上述第1晶体管元件的控制端子、上述第2晶体管元件的第2端子以及上述第1电容元件的一端相互连接，

上述第2晶体管元件的控制端子与第1控制线连接，

上述第3晶体管元件的控制端子与第2控制线连接，

上述第1电容元件的另一端与第3控制线连接，

按每个上述列各具备1个上述数据信号线，

在配置于同一列的上述像素电路中，上述第1开关电路的一端与共用的上述数据信号线连接，

在配置于同一行或者同一列的上述像素电路中，上述第2晶体管元件的控制端子与共用的上述第1控制线连接，

在配置于同一行或者同一列的上述像素电路中，上述第3晶体管元件的控制端子与共用的上述第2控制线连接，

在配置于同一行或者同一列的上述像素电路中，上述第1电容元件的上述另一端与共用的上述第3控制线连接，

具备：分别地驱动上述数据信号线的数据信号线驱动电路以及分别地驱动上述第1控制线～第3控制线的控制线驱动电路，

上述规定的开关元件包括具有第1端子、第2端子以及控制上述两端子间的导通的控制端子的第4晶体管元件，

上述第1开关电路包括上述第2开关电路内的上述第3晶体管元件与上述第4晶体管元件的串联电路或者第5晶体管与上述第4晶体管元件的串联电路，上述第5晶体管的控制端子与上述第2开关电路内的上述第3晶体管元件的控制端子连接，

按每个上述行各具备1个扫描信号线和1个上述第2控制线，

上述第4晶体管元件的控制端子与扫描信号线连接，

配置于同一行的上述像素电路与共用的上述扫描信号线及共用的上述第2控制线分别连接，

具备分别地驱动上述扫描信号线的扫描信号线驱动电路，

在对多个上述像素电路进行使上述第2开关电路和上述控制电路工作而同时补偿上述内部节点的电压变动的自刷新动作时，

上述扫描信号线驱动电路对与上述像素电路阵列内的全部上述像素电路连接的上述扫描信号线施加规定的电压，使上述第4晶体管元件为非导通状态，

上述控制线驱动电路，

对上述第1控制线施加如下规定的电压：该规定的电压在上述内部节点所保持的2值的像素数据的电压状态为第1电压状态的情况下利用上述第2晶体管元件隔断从上述第1电容元件的一端向上述内部节点的电流，在第2电压状态的情况下使上述第2晶体管元件为导通状态，

对上述第2控制线施加使上述第3晶体管元件为导通状态的规定的电压，

对上述第3控制线施加规定的电压振幅的电压脉冲，对上述第1电容元件的一端赋予通过上述第1电容元件的电容耦合带来的电压变化，在上述内部节点的电压为上述第1电压状态的情况下不抑制上述电压变化，使上述第1晶体管元件为导通状态，另一方面，在上述内部节点的电压为上述第2电压状态的情况下抑制上述电压变化，使上述第1晶体管元件为非导通状态，

上述数据信号线驱动电路对与作为上述自刷新动作的对象的多个上述像素电路连接的全部上述数据信号线提供上述第1电压状态的上述像素数据的电压。

6.根据权利要求5所述的显示装置，其特征在于，

在上述自刷新动作结束紧后进入待机状态，

上述控制线驱动电路对上述第2控制线施加使上述第3晶体管元件为非导通状态的规定的电压，并且使对上述第3控制线的上述电压脉冲的施加结束。

7.根据权利要求6所述的显示装置，其特征在于，

隔开比上述自刷新动作期间长10倍以上的上述待机状态来反复进行上述自刷新动作。

8.根据权利要求6所述的显示装置，其特征在于，

在上述待机状态中，

上述数据信号线驱动电路对上述数据信号线施加上述第2电压状态的电压。

9.一种显示装置，其特征在于，

构成为：

在行方向和列方向上分别配置多个像素电路来构成像素电路阵列，上述像素电路具备：

显示元件部，其包含单位显示元件；

内部节点，其构成上述显示元件部的一部分，保持施加到上述显示元件部的像素数据的电压；

第1开关电路，其至少经由规定的开关元件，将从数据信号线提供的上述像素数据的电压转送到上述内部节点；

第2开关电路，其将从上述数据信号线提供的电压不经由上述规定的开关元件转送到上述内部节点；以及

控制电路，其将与上述内部节点所保持的上述像素数据的电压相应的规定的电压保持在第1电容元件的一端，并且控制上述第2开关电路的导通非导通，

第1晶体管元件～第3晶体管元件具有第1端子、第2端子以及控制上述第1端子和第2端子间的导通的控制端子，上述第2开关电路具有上述第1晶体管元件～第3晶体管元件中的上述第1晶体管元件和第3晶体管元件，上述控制电路具有上述第1晶体管元件～第3晶体管元件中的上述第2晶体管元件，

上述第2开关电路包括上述第1晶体管元件与上述第3晶体管元件的串联电路，

上述控制电路包括上述第2晶体管元件与上述第1电容元件的串联电路，

上述第1开关电路和第2开关电路的各一端与上述数据信号线连接，

上述第1开关电路和第2开关电路的各另一端以及上述第2晶体管元件的第1端子与上述内部节点连接，

上述第1晶体管元件的控制端子、上述第2晶体管元件的第2端子以及上述第1电容元件的一端相互连接，

上述第2晶体管元件的控制端子与第1控制线连接，

上述第3晶体管元件的控制端子与第2控制线连接，

上述第1电容元件的另一端与上述第2控制线连接，

按每个上述列各具备1个上述数据信号线，

在配置于同一列的上述像素电路中，上述第1开关电路的一端与共用的上述数据信号线连接，

在配置于同一行或者同一列的上述像素电路中，上述第2晶体管元件的控制端子与共用的上述第1控制线连接，

在配置于同一行或者同一列的上述像素电路中，上述第3晶体管元件的控制端子与共用的上述第2控制线连接，

在配置于同一行或者同一列的上述像素电路中，上述第1电容元件的上述另一端与共用的上述第2控制线连接，

具备：分别地驱动上述数据信号线的数据信号线驱动电路以及分别地驱动上述第1控制线与第2控制线的控制线驱动电路，

上述第1开关电路构成为不包含上述规定的开关元件以外的开关元件，并且上述规定的开关元件是具有第1端子、第2端子以及控制上述第1端子和第2端子间的导通的控制端子的第4晶体管元件，构成为上述第1端子与上述内部节点连接，第2端子与上述数据信号线连接，控制端子与扫描信号线连接，

构成为：按每个上述行各具备1个上述扫描信号线，并且配置于同一行的上述像素电路与共用的上述扫描信号线连接，

具备分别地驱动上述扫描信号线的扫描信号线驱动电路，

在对多个上述像素电路进行使上述第2开关电路和上述控制电路工作而同时补偿上述内部节点的电压变动的自刷新动作时，

上述扫描信号线驱动电路对与上述像素电路阵列内的全部上述像素电路连接的上述扫描信号线施加规定的电压，使上述第4晶体管元件为非导通状态，

上述控制线驱动电路，

对上述第1控制线施加如下规定的电压：该规定的电压在上述内部节点所保持的2值的像素数据的电压状态为第1电压状态的情况下利用上述第2晶体管元件隔断从上述第1电容元件的一端向上述内部节点的电流，在第2电压状态的情况下使上述第2晶体管元件为导通状态，

对上述第2控制线施加规定的电压振幅的电压脉冲，使上述第3晶体管元件为导通状态，并且对上述第1电容元件的一端赋予通过上述第1电容元件的电容耦合带来的电压变化，在上述内部节点的电压为上述第1电压状态的情况下不抑制上述电压变化，使上述第1晶体管元件为导通状态，另一方面，在上述内部节点的电压为上述第2电压状态的情况下抑制上述电压变化，使上述第1晶体管元件为非导通状态，

上述数据信号线驱动电路对与作为上述自刷新动作的对象的多个上述像素电路连接的全部上述数据信号线提供上述第1电压状态的上述像素数据的电压。

10.根据权利要求9所述的显示装置，其特征在于，

在上述自刷新动作结束紧后进入待机状态，

上述控制线驱动电路结束对上述第2控制线的上述电压脉冲的施加，使上述第3晶体管元件为非导通状态。

11.根据权利要求10所述的显示装置，其特征在于，

隔开比上述自刷新动作期间长10倍以上的上述待机状态来反复进行上述自刷新动作。

12.根据权利要求10所述的显示装置，其特征在于，

在上述待机状态中，

上述数据信号线驱动电路对上述数据信号线施加上述第2电压状态的电压。

13.一种显示装置，其特征在于，

构成为：

在行方向和列方向上分别配置多个像素电路来构成像素电路阵列，上述像素电路具备：

显示元件部，其包含单位显示元件；

内部节点，其构成上述显示元件部的一部分，保持施加到上述显示元件部的像素数据的电压；

第1开关电路，其至少经由规定的开关元件，将从数据信号线提供的上述像素数据的电压转送到上述内部节点；

第2开关电路，其将从上述数据信号线提供的电压不经由上述规定的开关元件转送到上述内部节点；以及

控制电路，其将与上述内部节点所保持的上述像素数据的电压相应的规定的电压保持在第1电容元件的一端，并且控制上述第2开关电路的导通非导通，

第1晶体管元件～第3晶体管元件具有第1端子、第2端子以及控制上述第1端子和第2端子间的导通的控制端子，上述第2开关电路具有上述第1晶体管元件～第3晶体管元件中的上述第1晶体管元件和第3晶体管元件，上述控制电路具有上述第1晶体管元件～第3晶体管元件中的上述第2晶体管元件，

上述第2开关电路包括上述第1晶体管元件与上述第3晶体管元件的串联电路，

上述控制电路包括上述第2晶体管元件与上述第1电容元件的串联电路，

上述第1开关电路和第2开关电路的各一端与上述数据信号线连接，

上述第1开关电路和第2开关电路的各另一端以及上述第2晶体管元件的第1端子与上述内部节点连接，

上述第1晶体管元件的控制端子、上述第2晶体管元件的第2端子以及上述第1电容元件的一端相互连接，

上述第2晶体管元件的控制端子与第1控制线连接，

上述第3晶体管元件的控制端子与第2控制线连接，

上述第1电容元件的另一端与上述第2控制线连接，

按每个上述列各具备1个上述数据信号线，

在配置于同一列的上述像素电路中，上述第1开关电路的一端与共用的上述数据信号线连接，

在配置于同一行或者同一列的上述像素电路中，上述第2晶体管元件的控制端子与共用的上述第1控制线连接，

在配置于同一行或者同一列的上述像素电路中，上述第3晶体管元件的控制端子与共用的上述第2控制线连接，

在配置于同一行或者同一列的上述像素电路中，上述第1电容元件的上述另一端与共用的上述第2控制线连接，

具备：分别地驱动上述数据信号线的数据信号线驱动电路以及分别地驱动上述第1控制线与第2控制线的控制线驱动电路，

上述规定的开关元件包括具有第1端子、第2端子以及控制上述两端子间的导通的控制端子的第4晶体管元件，

上述第1开关电路包括上述第2开关电路内的上述第3晶体管元件与上述第4晶体管元件的串联电路或者第5晶体管与上述第4晶体管元件的串联电路，上述第5晶体管的控制端子与上述第2开关电路内的上述第3晶体管元件的控制端子连接，

按每个上述行各具备1个扫描信号线和1个上述第2控制线，

上述第4晶体管元件的控制端子与扫描信号线连接，

配置于同一行的上述像素电路与共用的上述扫描信号线及共用的上述第2控制线分别连接，

具备分别地驱动上述扫描信号线的扫描信号线驱动电路，

在对多个上述像素电路进行使上述第2开关电路和上述控制电路工作而同时补偿上述内部节点的电压变动的自刷新动作时，

上述扫描信号线驱动电路对与上述像素电路阵列内的全部上述像素电路连接的上述扫描信号线施加规定的电压，使上述第4晶体管元件为非导通状态，

上述控制线驱动电路，

对上述第1控制线施加如下规定的电压：该规定的电压在上述内部节点所保持的2值的像素数据的电压状态为第1电压状态的情况下利用上述第2晶体管元件隔断从上述第1电容元件的一端向上述内部节点的电流，在第2电压状态的情况下使上述第2晶体管元件为导通状态，

对上述第2控制线施加规定的电压振幅的电压脉冲，使上述第3晶体管元件为导通状态，并且对上述第1电容元件的一端赋予通过上述第1电容元件的电容耦合带来的电压变化，在上述内部节点的电压为上述第1电压状态的情况下不抑制上述电压变化，使上述第1晶体管元件为导通状态，另一方面，在上述内部节点的电压为上述第2电压状态的情况下抑制上述电压变化，使上述第1晶体管元件为非导通状态，

上述数据信号线驱动电路对与作为上述自刷新动作的对象的多个上述像素电路连接的全部上述数据信号线提供上述第1电压状态的上述像素数据的电压。

14.根据权利要求13所述的显示装置，其特征在于，

在上述自刷新动作结束紧后进入待机状态，

上述控制线驱动电路结束对上述第2控制线的上述电压脉冲的施加，使上述第3晶体管元件为非导通状态。

15.根据权利要求14所述的显示装置，其特征在于，

隔开比上述自刷新动作期间长10倍以上的上述待机状态来反复进行上述自刷新动作。

16.根据权利要求14所述的显示装置，其特征在于，

在上述待机状态中，

上述数据信号线驱动电路对上述数据信号线施加上述第2电压状态的电压。