JP2006343563A - 液晶表示装置 - Google Patents

Abstract

【課題】画素形成部に特別な記憶回路を内蔵することなく、同一の信号を反復して液晶層に与える場合に消費電力を低減することができる液晶表示装置を提供する。
【解決手段】この画素形成部６１０では、液晶層６１８に記憶されている前回のフレームにおいて映像信号線Ｌｓから与えられた電位と、今回のフレームにおいて映像信号線Ｌｓから与えられる電位とが第１のＡ／Ｄ変換回路６１２および第２のＡ／Ｄ変換回路６１３を介してＸＯＲ回路６１４に与えられ、これらが同じ場合（であってかつ液晶層が反転駆動されない場合）、画素電極Ｅｐには映像信号線Ｌｓから与えられる電位が印加されない。よって、この場合、液晶層６１８に再び電圧を印加することにより失われるべきエネルギーを節約することができ、液晶層を記憶手段として使用することにより、同一の信号を反復して液晶層に与える場合に消費電力を低減することができる。
【選択図】 図３

Description

本発明は、アクティブマトリクス型の液晶表示装置に関するものであり、更に詳しくは、表示すべき画素を形成する画素形成部での充放電において消費される電力が低減される液晶表示装置に関する。

一般に、アクティブマトリクス型の液晶表示装置は、液晶層を挟持する２枚の基板を含む表示部を備えており、当該２枚の基板のうち一方の基板には、映像信号線としての複数のデータ線と走査信号線としての複数のゲート線とが格子状に配置され、それら複数のデータ線とゲート線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素形成部が設けられている。各画素形成部は、装置の表示部を構成しており、ゲート線にゲート端子が接続されデータ線にソース端子が接続されたスイッチング素子であるＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：薄膜トランジスタ）と、そのＴＦＴのドレイン端子に接続された画素電極とを含む。これら画素形成部を含む上記基板は、ＴＦＴ基板と呼ばれる。また、上記２枚の基板のうちＴＦＴ基板に対向する他方の基板には、上記複数の画素形成部に共通的に設けられた対向電極である共通電極と、表示色を形成するためのカラーフィルタ（ＣＦ：Ｃｏｌｏｒ Ｆｉｌｔｅｒ）とが設けられている。この基板はＣＦ基板と呼ばれる。

このようなアクティブマトリクス型液晶表示装置は、その表示部のデータ線を駆動するデータドライバと、その表示部のゲート線を駆動するゲートドライバと、上記共通電極を駆動するための共通電極駆動回路と、データドライバ、ゲートドライバ、および共通電極駆動回路を制御するための表示制御回路とを有している。

近年、液晶表示装置は、携帯電話やＰＤＡなどの携帯機器の表示装置として広く使用されている。このような液晶表示装置には、小型であるにもかかわらず高精細な表示が要求され、さらに少ない消費電力で動作することが要求される。そこで、以下のような構成により、消費電力を低減させることが試みられている。

まず従来より、１つの画素形成部につき複数のメモリ回路と選択回路とが設けられており、これらのメモリ回路に記憶される画像情報にうちの１つを選択回路により適宜選択して液晶層に与える場合には、データドライバを駆動させることなく表示を行うことができる液晶表示装置がある（特許文献１を参照）。

また従来より、１つの画素形成部にｎ個（ｎは自然数）の記憶回路とＤ／Ａコンバータとが内蔵されており、この記憶回路にデジタル信号を書き込んだ後に書き込まれた信号を反復して液晶層に与える場合にデータドライバを停止することができる液晶表示装置がある（特許文献２を参照）。

さらに従来より、１つの画素形成部にｎ×ｍ個（ｎ，ｍは自然数）の記憶回路とＤ／Ａコンバータとが内蔵されており、ｍフレーム分のデジタル信号を上記記憶回路に書き込んだ後に書き込まれた信号を反復して液晶層に与えることによりデータドライバを停止することができる液晶表示装置がある（特許文献３を参照）。
特開平９−２１２１４０号公報 特開２００２−１４００５１号公報 特開２００２−１４９１３８号公報

しかし、これら従来の液晶表示装置は、いずれも画素形成部に多くの記憶回路を内蔵しなければならない。そのため、画素形成部における開口率が小さくなる。また、特に小型で高精細な表示が求められる液晶表示装置では、単位面積あたりに実装可能なＴＦＴの数に限界があることから、多くの記憶回路を内蔵することが極めて難しい。

そこで本発明では、画素形成部に特別な記憶回路を内蔵することなく、同一の信号を反復して液晶層に与える場合に消費電力を低減することができる液晶表示装置を提供することを目的とする。

第１の発明は、所定の映像信号を伝送する複数の映像信号線と、前記複数の映像信号線に交差する複数の走査信号線と、前記映像信号線と前記走査信号線との交差部にそれぞれ対応してマトリクス状に配置された複数の画素形成部と、前記複数の画素形成部のそれぞれに設けられた画素電極との間に電圧を印加するために前記画素電極に対応して設けられた共通電極とを備える液晶表示装置であって、
前記複数の画素形成部の一部または全部は、所定の場合に前記画素電極に前記映像信号を与えない低消費電力画素形成部であり、
前記低消費電力画素形成部は、
前記画素電極と前記共通電極との間に設けられる液晶素子と、
前記複数の走査信号線のうちの対応する交差点を通る走査信号線に与えられる走査信号の状態がアクティブであるときに前記対応する交差点を通る映像信号線に与えられる映像信号を選択的に通す選択手段と、
前記選択手段により通された映像信号の電位と前記画素電極の電位とが略同一であるか否かを判別する判別手段と、
前記判別手段により前記映像信号の電位と前記画素電極の電位とが略同一でないと判別される場合に前記映像信号の電位を前記画素電極に印加し、略同一であると判別される場合に前記映像信号の電位を前記画素電極に印加することを抑制する駆動手段と
を含むことを特徴とする。

第２の発明は、第１の発明において、
前記低消費電力画素形成部に所定の制御信号を与える制御信号線をさらに備え、
前記低消費電力画素形成部は、前記制御信号線から受け取る前記制御信号に基づき、前記選択手段により通される映像信号を前記画素電極に与えるか否かを切り替える切替手段をさらに含むことを特徴とする。

第３の発明は、第１または第２の発明において、
前記低消費電力画素形成部は、前記共通電極に印加されるべき電圧が所定の２種類の電圧の間で所定の期間毎に交互に切り替えられるときに、前記選択手段により通される映像信号を前記画素電極に与える切替手段をさらに含むことを特徴とする。

第４の発明は、第３の発明において、
前記選択手段は、前記所定の期間内に２回以上、前記映像信号線に与えられる映像信号を選択的に通すことを特徴とする。

第５の発明は、第１の発明において、
前記低消費電力画素形成部は、前記判別手段に与えられるべき前記選択手段により通される映像信号の電位と前記画素電極の電位とをそれぞれアナログデジタル変換する回路をさらに含み、
前記判別手段は、前記回路から出力されるデジタル信号に基づき、前記選択手段により通された映像信号の電位と前記画素電極の電位とが略同一であるか否かを判別することを特徴とする。

第６の発明は、第1または第５の発明において、
前記判別手段は、前記選択手段により通される映像信号の電位と前記画素電極の電位との排他的論理和を演算する回路であることを特徴とする。

第１の発明によれば、判別手段により映像信号の電位と画素電極の電位とが略同一であるか否かが判別され、略同一でないと判別される場合には駆動手段により映像信号の電位を画素電極に印加され、略同一であると判別される場合には駆動手段により映像信号の電位を画素電極に印加することが抑制される。この場合、液晶に再び電圧が印加されすることにより失われるべきエネルギーを節約することができる。したがって、画素形成部に特別な記憶回路を内蔵することなく（いわば液晶を記憶手段として使用することにより）、同一の信号を反復して液晶に与える場合に消費電力を低減することができる。

第２の発明によれば、制御信号線から受け取る制御信号に基づき、切替手段により映像信号を画素電極に与えるか否かが切り替えられるので、例えば判別手段により映像信号の電位と画素電極の電位とが略同一であると判別される場合にも映像信号の電位を画素電極に印加することができる。したがって、上記制御信号により、必要に応じて低消費電力画素形成部に一般的な構成の画素形成部と同様の動作をさせることができる。

第３の発明によれば、共通電極に印加されるべき電圧が所定の２種類の電圧の間で所定の期間毎に交互に切り替えられるときに、切替手段により映像信号を画素電極に与えるので、例えば判別手段により映像信号の電位と画素電極の電位とが略同一であると判別される場合にも映像信号の電位を画素電極に印加することができる。したがって、液晶の電圧極性を反転する、すなわち液晶を交流化駆動するため、画素電極の電位とは無関係に必ず画素電極に映像信号線から与えられる映像信号を印加することができる。

第４の発明によれば、選択手段により、前述した所定の期間（共通電位が交互に切り替わる期間）内に２回以上、映像信号線に与えられる映像信号が選択的に通される。この場合には判別手段により映像信号の電位と画素電極の電位とが略同一であると判別されるときに映像信号の電位を画素電極に印加することが抑制されるので、液晶に再び電圧が印加されすることにより失われるべきエネルギーを節約することができる。

第５の発明によれば、映像信号の電位と画素電極の電位とをそれぞれアナログデジタル変換する回路から出力されるデジタル信号に基づき、判別手段により映像信号の電位と画素電極の電位とが略同一であるか否かが判別されるので、判別手段をデジタル論理回路などにより簡易に構成することができる。

第６の発明によれば、判別手段が映像信号の電位と画素電極の電位との排他的論理和を演算する回路であるので、判別手段をデジタル論理回路などにより簡易に構成することができる。

以下、本発明の一実施形態について添付図面を参照して説明する。
＜１． 全体の構成および動作＞
図１（ａ）は、従来の液晶表示装置とほぼ同様の全体的な構成を有する、本発明の一実施形態に係る液晶表示装置の構成を示すブロック図である。この液晶表示装置は、表示制御回路２００と、映像信号線駆動回路３００と、走査信号線駆動回路４００と、共通電極駆動回路５００と、アクティブマトリクス型の液晶パネル６００と、映像信号線駆動回路３００に所定の基準となる電圧を与える基準電圧発生回路７００とを備えている。なお、この液晶表示装置は、多色表示モードおよび８色表示モードの２つの表示モードを有しており、上記液晶パネル６００に含まれる各画素形成部が上記の表示モードのうち８色表示モードにおいて動作する後述する判定回路を備える構成が従来の構成とは異なる。この点につき詳しくは後述する。

この液晶表示装置における表示部としての液晶パネル６００は、外部の所定の映像ソース（ＣＰＵなど）から受け取る画像データＤｖの表す画像における水平走査線にそれぞれが対応する複数本の走査信号線（行電極）と、それら複数本の走査信号線のそれぞれと交差する複数本の映像信号線（列電極）と、それら複数本の走査信号線と複数本の映像信号線との交差点にそれぞれ対応して設けられた複数の画素形成部とを含む。各画素形成部の構成は、基本的には従来のアクティブマトリクス型液晶パネルにおける構成と同様である（詳細は後述）。また、この液晶パネル６００は、各画素形成部に含まれる画素電極に共通的に設けられかつ液晶層を挟んで各画素電極と対向するように配置された共通電極を備えている。

本実施形態では、液晶パネル６００に表示すべき画像を表す画像データＤｖと、表示動作のタイミング信号であるアドレス信号ＡＤｗとが、外部の映像ソースから表示制御回路２００に送られる。なお、上記画像データＤｖには、表示を制御するためのデータも含まれているものとする。

表示制御回路２００は、アドレス信号ＡＤｗと画像データＤｖに基づき、液晶パネル用の表示のため映像信号線駆動回路３００に与えられるソース用クロック信号ＳＣＫおよびソース用スタートパルス信号ＳＳＰと、表示のため走査信号線駆動回路４００に与えられるゲート用クロック信号ＧＣＫおよびゲート用スタートパルス信号ＧＳＰとを含む各種信号を生成する。これらの信号は公知であるため詳しい説明は省略する。また、表示制御回路２００は、外部の映像ソースから受け取った映像データを表示メモリに書き込んだ後に読み出して、ソースドライバ用デジタル画像信号Ｄａとして出力する。さらに、表示制御回路２００は、上記クロック信号等に基づき、液晶パネル６００の交流化駆動のための極性切換制御信号φを生成する。さらにまた、表示制御回路２００は、上記クロック信号等に基づき、上記表示モードに応じた表示を行うためのモード制御信号Ｍｏを生成する。このようにして、表示制御回路２００によって生成される信号のうち、デジタル画像信号Ｄａは映像信号線駆動回路３００に、極性切換制御信号φは、映像信号線駆動回路３００および共通電極駆動回路５００に、モード制御信号Ｍｏは液晶パネル６００にそれぞれ供給される。

映像信号線駆動回路３００には、上記のように、液晶パネル６００に表示すべき画像を表すデータが画素単位でデジタル画像信号Ｄａとして供給されると共に、タイミングを示す信号としてソース用クロック信号ＳＣＫ、ソース用スタートパルス信号ＳＳＰ、および極性切換制御信号φなどが供給される。映像信号線駆動回路３００は、これらのデジタル画像信号Ｄａ、ソース用クロック信号ＳＣＫ、ソース用スタートパルス信号ＳＳＰ、および極性切換制御信号φなどに基づき、液晶パネル６００を駆動するためのアナログ電圧（以下「駆動用映像信号」ともいう）Ｄ（１），Ｄ（２），Ｄ（３），…を生成し、これを液晶パネル６００の各映像信号線に印加する。この駆動用映像信号Ｄ（１），Ｄ（２），Ｄ（３），…は、液晶パネル６００の交流化駆動のために、極性切換制御信号φに応じて（共通電極の電位を基準として）その極性が反転する。

走査信号線駆動回路４００は、ゲート用クロック信号ＧＣＫおよびゲート用スタートパルス信号ＧＳＰに基づき、液晶パネル６００における走査信号線を１水平走査期間ずつ順に選択するために各走査信号線に印加すべき走査信号Ｇ（１），Ｇ（２）、Ｇ（３），…を生成し、全走査信号線のそれぞれを順に選択するためのアクティブな走査信号の各走査信号線への印加を１垂直走査期間を周期として繰り返す。

共通電極駆動回路５００は、液晶パネル６００の共通電極に与えるべき電圧である共通電圧Ｖｃｏｍを生成する。本実施形態では、映像信号線の電圧の振幅を抑えるために、液晶層の劣化を防止するための交流化駆動に応じて共通電極の電位をも変化させている。すなわち、共通電極駆動回路５００は、表示制御回路２００からの極性切換制御信号φに応じて、１水平走査期間において２種類の電圧（ここでは０［Ｖ］および５［Ｖ］）の間で切り換わる電圧であって１垂直走査期間（１フレーム）毎にも切り替わる電圧、または２垂直走査期間（２フレーム）毎に切り替わる電圧のいずれかを生成し、これを共通電圧Ｖｃｏｍとして液晶パネル６００の共通電極に供給する。このように極性切換制御信号φ（および共通電圧Ｖｃｏｍ）の波形が表示態様によって変化する点については後述する。

液晶パネル６００では、上記のようにして映像信号線に、映像信号線駆動回路３００によってデジタル画像信号Ｄａに基づく駆動用の映像信号Ｄ（１），Ｄ（２），Ｄ（３），…が印加され、走査信号線には、走査信号線駆動回路４００によって走査信号Ｇ（１），Ｇ（２）、Ｇ（３），…が印加され、共通電極には、共通電極駆動回路５００によって共通電圧Ｖｃｏｍが印加される。これにより液晶パネル６００は、外部の映像ソースから受け取った画像データＤｖの表す画像を表示する。また、８色表示モード時、液晶パネル６００に含まれる各画素形成部に接続されるモード制御信号線ＬＭｏには、表示制御回路２００からのモード制御信号Ｍｏが印加される。このモード制御信号Ｍｏについては後述する。

基準電圧発生回路７００は、多色表示モード時（ここでは約２６万色を表示する通常時の表示モード）には、映像信号線駆動回路３００において表示画面に所定の階調を表示する駆動用映像信号が生成されるときの基準となる複数の（ここでは６４種類の）基準電圧Ｖｒを生成し、生成された複数の基準電圧Ｖｒを映像信号線駆動回路３００に与える。また、基準電圧発生回路７００は、後述する消費電力を低減するためのモードである８色表示モード時には、映像信号線駆動回路３００において表示画面に白階調（高輝度階調）および黒階調（低輝度階調）を表示する駆動用映像信号が生成されるときの基準となる２つの基準電圧Ｖｒ’を生成し、生成された２つの基準電圧Ｖｒ’を映像信号線駆動回路３００に与える。映像信号線駆動回路３００はこれらの基準電圧Ｖｒ（または基準電圧Ｖｒ’）に基づき駆動用映像信号を生成するが、この動作については後述する。

＜２． 表示制御回路＞
図１（ｂ）は、上記の液晶表示装置における表示制御回路２００の構成を示すブロック図である。この表示制御回路２００は、入力制御回路２０と表示メモリ２１とレジスタ２２とタイミング発生回路２３とメモリ制御回路２４と極性切換制御回路２５とモード制御回路２６とを備えている。

この表示制御回路２００が外部の映像ソースから受け取る画像データＤｖおよびアドレス信号ＡＤｗは、入力制御回路２０により、画像データＤＡと表示制御データＤｃとに振り分けられ、画像データＤＡは表示メモリ２１に書き込まれ、表示制御データＤｃはレジスタ２２に書き込まれる。

タイミング発生回路（以下「ＴＧ」と略記する）２３は、レジスタ２２に保持される上記表示制御データに基づき、ソース用クロック信号ＳＣＫ、ソース用スタートパルス信号ＳＳＰ、ゲート用クロック信号ＧＣＫ、ゲート用スタートパルス信号ＧＳＰ、およびその他のタイミング信号を生成する。

メモリ制御回路２４は、表示メモリ２１の動作を制御する。この制御に応じて、液晶パネル６００に表示すべき画像を表すデジタル画像信号Ｄａが表示メモリ２１から読み出され、表示制御回路２００から出力される。このデジタル画像信号Ｄａは、既述のように映像信号線駆動回路３００に供給される。

極性切換制御回路２５は、ＴＧ２３によって生成されたタイミング信号に基づき、上記の極性切換制御信号φを生成する。この極性切換制御信号φは、液晶パネル６００の交流化駆動のための極性反転のタイミングを決定する制御信号であって、既述のように映像信号線駆動回路３００および共通電極駆動回路５００に供給される。

モード制御回路２６は、ＴＧ２３によって生成されたタイミング信号に基づき、上記のモード制御信号Ｍｏを生成する。このモード制御信号Ｍｏは、液晶パネル６００の各画素形成部に含まれる判定回路の動作を制御する信号であって、既述のようにモード制御信号線ＬＭｏを介して各画素形成部に供給される。

＜３． 液晶パネル＞
＜３．１ 画素形成部の構成および動作＞
図２は、本実施形態における液晶パネル６００の構成を示す模式図である。また、図３は、この液晶パネルの一部（１つの画素に相当する部分）６１０の等価回路とそのＸＯＲ回路の真理値表とを示す図である。

この液晶パネル６００は、映像信号線駆動回路３００に接続される複数の映像信号線Ｌｓと、走査信号線駆動回路４００に接続される複数の走査信号線Ｌｇとを備え、当該複数の映像信号線Ｌｓと当該複数の走査信号線Ｌｇとは、各映像信号線Ｌｓと各走査信号線Ｌｇとが交差するように格子状に配設されている。そして、当該複数の映像信号線Ｌｓと当該複数の走査信号線Ｌｇとの交差点に対応して（画素形成部６１０を含む）複数の画素形成部がそれぞれ設けられている。この複数の画素形成部は、赤色（Ｒ）を表示するための画素形成部、緑色（Ｇ）を表示するための画素形成部、および青色（Ｂ）を表示するための画素形成部からなり、これらは図２に示すように走査信号線に沿って順に配列されている。また、液晶パネル６００は、各画素形成部に接続されるようここでは櫛の歯状に形成されたモード制御信号線ＬＭｏを備えている。なお、モード制御信号線ＬＭｏは、全ての画素形成部に接続されるものであれば、その形状や配設態様に限定はない。さらに、液晶パネル６００は、各画素形成部に接続される図示されない電源線および接地線を備えている。これら電源線および接地線については後述する。以下、複数の画素形成部のうち画素形成部６１０に着目して説明する。

この画素形成部６１０は、スイッチング素子として機能する選択用ＴＦＴ６１１、駆動用ＴＦＴ６１７、およびモード切替用ＴＦＴ６１５と、モード切替用ＡＮＤ回路６１６と、それぞれ２つのＴＦＴからなる第１のＡ／Ｄ変換回路６１２および第２のＡ／Ｄ変換回路６１３と、図示されない複数のＴＦＴからなるＸＯＲ回路６１４と、液晶層６１８と、補助容量６１９とを備える。

第１のＡ／Ｄ変換回路６１２は、その入力端子が選択用ＴＦＴ６１１のドレイン端子に接続され、その出力端子がＸＯＲ回路６１４の入力端子Ａ１に接続されている。この第１のＡ／Ｄ変換回路６１２は、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとからなり、これらのＴＦＴのゲート端子は上記入力端子に接続され、ｎチャネル型ＴＦＴのドレイン端子とｐチャネル型ＴＦＴのソース端子とは上記出力端子に接続され、ｎチャネル型ＴＦＴのソース端子は図示されない電源線を介して電源ＶＤＤに接続され、ｐチャネル型ＴＦＴのドレイン端子は図示されない接地線を介して接地されている。

ここでｎチャネル型ＴＦＴは、そのゲート端子の電位が３．５［Ｖ］以上であるとき導通状態となり、１．５［Ｖ］以下であるとき非導通状態となる。また、ｐチャネル型ＴＦＴは、そのゲート端子の電位が３．５［Ｖ］以上であるとき非導通状態となり、１．５［Ｖ］以下であるとき導通状態となる。そして、第１のＡ／Ｄ変換回路６１２は、その入力端子の電位が３．５［Ｖ］以上になると、その出力端子の電位が５［Ｖ］となり、その入力端子の電位が１．５［Ｖ］以下になると、その出力端子の電位が０［Ｖ］となる。よって、この５［Ｖ］の電位をＨレベルとし、０［Ｖ］の電位をＬレベルとするとき、第１のＡ／Ｄ変換回路６１２は、入力端子の電位に応じて出力端子からＨレベルまたはＬレベルのデジタル信号を出力する１ビットのＡ／Ｄ変換を行うことになる。

また、第２のＡ／Ｄ変換回路６１３は、その入力端子が上記複数の画素形成部に設けられる画素電極Ｅｐに接続され、その出力端子がＸＯＲ回路６１４の入力端子Ａ２に接続されている。この第２のＡ／Ｄ変換回路６１３も、上記第１のＡ／Ｄ変換回路６１２と同様にｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとからなるので、上記と同様の１ビットのＡ／Ｄ変換を行う。

ＸＯＲ回路６１４は、第１のＡ／Ｄ変換回路６１２および第２のＡ／Ｄ変換回路６１３から出力されるデジタル信号を入力端子Ａ１，Ａ２で受け取り、排他的論理和の演算結果により得られるＨレベルまたはＬレベルのデジタル信号を出力端子Ｂから出力する。ここで、排他的論理和の真理値表は図３（ｂ）に示すとおりであるので、ＸＯＲ回路６１４は、入力端子Ａ１，Ａ２において受け取られた２つの値が異なる場合にのみ出力端子ＢからＨレベルの信号を出力し、上記２つの値が同じ場合には出力端子ＢからＬレベルの信号を出力する。このように、ＸＯＲ回路６１４（さらには第１のＡ／Ｄ変換回路６１２および第２のＡ／Ｄ変換回路６１３）は、導通状態であるときの選択用ＴＦＴ６１１を介して繋がる映像信号線Ｌｓの電位と画素電極Ｅｐの電位とを比較し、これらの電位が所定の範囲内でほぼ等しいか否かを判別する手段として機能する。この詳しい動作については後述する。なお、ＸＯＲ回路６１４は、複数のＴＦＴで構成されており、電源線および接地線に接続されるが、複数のトランジスタからなるＸＯＲ回路の構成は周知であるので、詳しい説明は省略する。

モード切替用ＴＦＴ６１５はｐチャネル型ＴＦＴであり、そのソース端子およびドレイン端子の一方は選択用ＴＦＴ６１１に接続され、その他方は画素電極Ｅｐに接続され、そのゲート端子はモード制御信号線ＬＭｏに接続されている。また、モード切替用ＡＮＤ回路６１６は複数のＴＦＴからなる周知の回路であって、その入力端子の一方はＸＯＲ回路６１４の出力端子Ｂに接続され、その他方はモード制御信号線ＬＭｏに接続され、その出力端子は駆動用ＴＦＴ６１７のゲート端子に接続されている。

よって、モード制御信号線ＬＭｏの電位がＨレベルであるときには、モード切替用ＴＦＴ６１５は非導通状態となり、モード切替用ＡＮＤ回路６１６は、ＸＯＲ回路６１４の出力端子ＢからＨレベルの信号を受け取る場合にのみ、その論理和演算の結果としてＨレベルの信号を出力する。

また逆に、モード制御信号線ＬＭｏの電位がＬレベルであるときには、モード切替用ＴＦＴ６１５は導通状態となり、モード切替用ＡＮＤ回路６１６は、ＸＯＲ回路６１４の出力端子Ｂから受け取る信号のレベルにかかわらず、その論理和演算の結果としてＬレベルの信号を出力する。

液晶層６１８は、上記複数の画素形成部に共通的に設けられた共通電極（「対向電極」ともいう）Ｅｃと画素電極Ｅｐとの間に挟持されており、補助容量６１９は、これら画素電極Ｅｐと共通電極Ｅｃの間に挟持された液晶層６１８の近傍に形成された容量素子である。この補助容量６１９と液晶層６１８とにより画素容量が形成される。

選択用ＴＦＴ６１１は、従来の画素形成部に含まれる選択用ＴＦＴと同様、対応する交差点を通過する映像信号線Ｌｓにソース端子が接続されるとともに、対応する交差点を通過する走査信号線Ｌｇにゲート端子が接続される。この構成からわかるように、走査信号線Ｌｇに印加される走査信号Ｇ（１）がアクティブになると、当該走査信号線が選択されて、この走査信号線に接続される（本画素形成部６１０の）選択用ＴＦＴ６１１が導通状態となる。そして消費電力が低減されない所定の場合（例えばモード切替用ＴＦＴ６１５が導通状態となる場合）、画素電極Ｅｐには駆動用映像信号Ｄ（８）が映像信号線Ｌｓを介して印加される。これにより、その印加された駆動用映像信号Ｄ（８）の電圧（共通電極Ｅｃの電位を基準とする電圧）が、その画素電極Ｅｐを含む画素形成部６１０に画素値として書き込まれる。

このように画素形成部６１０は、上記消費電力が低減されない所定の場合には従来の場合と同様に動作するが、消費電力が低減される場合には従来とは異なり、画素電極Ｅｐには駆動用映像信号Ｄ（８）が印加されない。この消費電力が低減される動作は、８色表示モードにおいてのみ行われる。そこで、まず通常の動作モードである多色表示モードにおける画素形成部６１０の動作を説明した後、８色表示モードにおける動作について説明する。

＜３．２ 多色表示モードにおける各部の動作＞
多色表示モードで表示が行われる場合、基準電圧発生回路７００は、前述したように６４種類の基準電圧Ｖｒを生成し、生成された複数の基準電圧Ｖｒを映像信号線駆動回路３００に与える。また、共通電極駆動回路５００は、表示制御回路２００からの極性切換制御信号φに応じて、１水平走査期間において２種類の電圧の間で切り換わる電圧であって１垂直走査期間（１フレーム）毎にも切り替わる電圧を生成し、これを共通電圧Ｖｃｏｍとして液晶パネル６００の共通電極に供給する。さらに、表示制御回路２００に含まれるモード制御回路２６は、ＴＧ２３によって生成されたタイミング信号に基づき、多色表示モードでの表示が行われる期間中、Ｌレベルの電位を有するモード制御信号Ｍｏを生成する。よって、画素形成部６１０に含まれるモード切替用ＴＦＴ６１５が導通状態となり、またモード切替用ＡＮＤ回路６１６が常にＬレベルの信号を出力することから、駆動用ＴＦＴ６１７は常に非導通状態となる。その結果、映像信号線Ｌｓの電位と画素電極Ｅｐの電位とを比較し判別する手段であるＸＯＲ回路６１４、第１のＡ／Ｄ変換回路６１２、および第２のＡ／Ｄ変換回路６１３は装置の動作とは無関係となるので、画素形成部６１０は従来の画素形成部と全く同様に動作することとなる。

なおこの多色表示モードにおいて、ＸＯＲ回路６１４、第１のＡ／Ｄ変換回路６１２、および第２のＡ／Ｄ変換回路６１３は、消費電力を低減するために、その電源を電源線から切断する（または接地する）ためのスイッチ手段を含むのが好ましい。このスイッチ手段は、例えばそのゲート端子がモード制御信号線ＬＭｏに接続されるｎチャネル型ＴＦＴである。

＜３．３ ８色表示モードにおける各部の動作＞
次に、８色表示モードで表示が行われる場合、基準電圧発生回路７００は、前述したように２つの基準電圧Ｖｒ’を生成し、生成された２つの基準電圧Ｖｒ’を映像信号線駆動回路３００に与える。また、共通電極駆動回路５００は、表示制御回路２００からの極性切換制御信号φに応じて、２垂直走査期間（２フレーム）において２種類の電圧（ここでは０［Ｖ］および５［Ｖ］）の間で切り換わる電圧を生成し、これを共通電圧Ｖｃｏｍとして液晶パネル６００の共通電極に供給する。さらに、表示制御回路２００に含まれるモード制御回路２６は、ＴＧ２３によって生成されたタイミング信号に基づき、１フレーム毎にＬレベルの電位とＨレベルの電位とが交互に入れ替わるモード制御信号Ｍｏを生成する。以下、図４に示す波形図を参照して説明する。

図４は、８色表示モードで表示が行われる場合における各種信号の波形図であり、より詳しくは、図４（ａ）は、極性切換信号φの電位変化を示す波形図であり、図４（ｂ）は、モード制御信号Ｍｏの電位変化を示す波形図であり、図４（ｃ）は、画素形成部６１０において最も暗い表示（黒表示）が行われる場合の画素電極Ｅｐの電位Ｖｐの変化を共通電位Ｖｃｏｍとともに示す波形図であり、図４（ｄ）は、画素形成部６１０において最も明るい表示（白表示）が行われる場合の画素電極電位Ｖｐの変化を共通電位Ｖｃｏｍとともに示す波形図であり、図４（ｅ）は、画素形成部６１０において最も暗い表示（黒表示）が行われる場合と最も明るい表示（白表示）が行われる場合とが１フレーム毎に交互に入れ替わる画素電極電位Ｖｐの変化を共通電位Ｖｃｏｍとともに示す波形図である。なお、本液晶表示装置は、液晶層に印加される電圧が大きいほど暗い表示となる、いわゆるノーマリーホワイト型の表示装置である。

ここで、画素電極Ｅｐの電位Ｖｐは、当該画素電極Ｅｐに与えられるデジタルデータである駆動用映像信号の電位にほぼ等しい。この駆動用映像信号は、共通電位Ｖｃｏｍを基準とした電圧極性が２垂直走査期間（２フレーム）毎に逆になるよう、極性切換信号φに応じて２垂直走査期間（２フレーム）毎に電圧値が切り替わる。

図４（ｃ）を参照すると、画素電極電位Ｖｐは、図４（ａ）に示す極性切換信号φの立ち上がりまたは立ち下がりに応じて２垂直走査期間毎に階調電圧ＶＨ０（ここでは４［Ｖ］）と階調電圧ＶＬ０（ここでは１［Ｖ］）とに交互に切り替わるため、共通電位Ｖｃｏｍとの電位差（すなわち図４（ｃ）における共通電極Ｅｃを基準として画素電極Ｅｐに印加される電圧）は、画素電極電位Ｖｐが階調電圧ＶＨ０であるとき＋Ｖｌｃ０［Ｖ］（ここでは＋４［Ｖ］）となり、階調電圧ＶＬ０であるとき−Ｖｌｃ０［Ｖ］（ここでは−４［Ｖ］）となる。よって、液晶層６１８に印加される電圧の絶対値は常に｜Ｖｌｃ０｜［Ｖ］（ここでは４［Ｖ］）となるので、画素形成部Ｐｘにおいて最も暗い表示（黒表示）が継続して行われる。

同様に、図４（ｄ）を参照すると、画素電極電位Ｖｐは、図４（ａ）に示す極性切換信号φの立ち上がりまたは立ち下がりに応じて２垂直走査期間毎に階調電圧ＶＨ１（ここでは１［Ｖ］）と階調電圧ＶＬ１（ここでは４［Ｖ］）とに交互に切り替わるため、共通電位Ｖｃｏｍとの電位差は、画素電極電位Ｖｐの電圧が階調電圧ＶＨ１であるとき＋Ｖｌｃ１［Ｖ］（ここでは＋１［Ｖ］）となり、階調電圧ＶＬ１であるとき−Ｖｌｃ１［Ｖ］（ここでは−１［Ｖ］）となる。よって、液晶層６１８に印加される電圧の絶対値は常に｜Ｖｌｃ１｜［Ｖ］（ここでは１［Ｖ］）となるので、画素形成部Ｐｘにおいて最も明るい表示（白表示）が継続して行われる。

ここで、図４（ｂ）を参照すると、モード制御信号Ｍｏは極性切換信号φの立ち上がりまたは立ち下がりに合わせてＬレベルの電位となるよう、１垂直走査期間毎にＬレベルの電位とＨレベルの電位とが交互に切り替わる。このように共通電位Ｖｃｏｍが切り替わるときにモード制御信号Ｍｏが必ずＬレベルに設定されるのは、液晶層６１８の電圧極性を反転するため（すなわち交流化駆動するため）、画素電極電位Ｖｐの値とは無関係に必ず画素電極Ｅｐに映像信号線Ｌｓから与えられる駆動用映像信号を印加する必要があるからである。以下、図４（ｃ）の場合を例に、画素形成部６１０における各構成要素の動作を詳しく説明する。

図４（ａ）に示す第１フレームの開始時点において、映像信号線Ｌｓには階調電圧ＶＨ０が印加され、モード制御信号ＭｏはＬレベルとなる。このＬレベルのモード制御信号Ｍｏをそのゲート端子で受け取るモード切替用ＴＦＴ６１５は導通状態となり、モード切替用ＡＮＤ回路６１６はＬレベルの信号を出力するので駆動用ＴＦＴ６１７は非導通状態となる。その結果、走査信号線Ｌｇに印加される走査信号Ｇ（１）がアクティブになると、選択用ＴＦＴ６１１が導通状態となることにより、画素電極Ｅｐに階調電圧ＶＨ０の駆動用映像信号が与えられる。この動作は、多色表示モードにおける動作と同様である。なお、このときＸＯＲ回路６１４、第１のＡ／Ｄ変換回路６１２、および第２のＡ／Ｄ変換回路６１３は、消費電力を低減するために、前述したｎチャネル型ＴＦＴなどのスイッチ手段によりその電源が電源線から切断（または接地）されるのが好ましい。

続いて図４（ａ）に示す第２フレームの開始時点において、映像信号線Ｌｓには第１フレームと同じ階調電圧ＶＨ０が印加され、モード制御信号ＭｏはＨレベルとなる。このＨレベルのモード制御信号Ｍｏをそのゲート端子で受け取るモード切替用ＴＦＴ６１５は非導通状態となるので、走査信号線Ｌｇに印加される走査信号Ｇ（１）がアクティブになると、選択用ＴＦＴ６１１が導通状態となることにより、第１のＡ／Ｄ変換回路６１２の入力端子には階調電圧ＶＨ０の駆動用映像信号が与えられる。この第１のＡ／Ｄ変換回路６１２は、前述したように３．５［Ｖ］以上の電位が入力端子に与えられるとＨレベルの信号を出力するので、４［Ｖ］である階調電圧ＶＨ０が与えられることによりＨレベルの信号を出力する。

また、第２のＡ／Ｄ変換回路６１３の入力端子には、第１フレームにおいて階調電圧ＶＨ０の電位となっている画素電極Ｅｐの電位Ｖｐが与えられる。よって、第２のＡ／Ｄ変換回路６１３は、第１のＡ／Ｄ変換回路６１２と同様に、４［Ｖ］である階調電圧ＶＨ０が与えられることによりＨレベルの信号を出力する。なお、このとき第２のＡ／Ｄ変換回路６１３の入力端子に与えられる電位は、前回のフレームにおいて与えられた電位であり、この電位は液晶層が保持する電位であるので、この液晶層が前回のフレームにおいて与えられた電位を記憶する手段として機能することになる。

ＸＯＲ回路６１４は、入力端子Ａ１，Ａ２に第１のＡ／Ｄ変換回路６１２および第２のＡ／Ｄ変換回路６１３からのＨレベルの信号が与えられるので、図３（ｂ）に示す真理表に従いＬレベルの信号を出力する。このＬレベルの信号は、モード切替用ＡＮＤ回路６１６に入力され、このモード切替用ＡＮＤ回路６１６は、その論理和演算の結果としてＬレベルの信号を駆動用ＴＦＴ６１７のゲート端子に与える。したがって、駆動用ＴＦＴ６１７は非導通状態となり、かつモード切替用ＴＦＴ６１５も非導通状態であるので、画素電極Ｅｐには映像信号線Ｌｓからの階調電圧ＶＨ０が印加されない。このことにより、液晶層６１８に再び電圧を印加することにより失われるべきエネルギーを節約することができ、消費電力を低減することができる。

すなわち、液晶層に加わる電圧は時間経過とともに０へ近づいていくので、このことにより画素電極電位Ｖｐも理想的な値（ここでは階調電圧ＶＨ０）から変化（ここでは低下）する。したがって、この変化を補正するために液晶層６１８に再び階調電圧ＶＨ０を印加すると、この変化量に対応するエネルギーが必要となる。よって、本画素形成部６１０では、このときに画素電極Ｅｐに映像信号線Ｌｓからの駆動用映像信号を与えないことにより、消費電力を低減することができる。

ここで、画素電極電位Ｖｐが理想的な値（ここでは階調電圧ＶＨ０）からずれることにより、本画素形成部６１０により表示される画素の輝度も理想的な輝度からずれることになる。しかし、８色表示モードでは、ＲＧＢ各色について白階調（高輝度階調）および黒階調（低輝度階調）の２つの階調しかないので、上記輝度のずれは表示上ほとんど問題とならない。

なお、上記図４（ｃ）の場合とは異なり、図４（ｅ）の場合には、映像信号線Ｌｓには第１フレームと異なる階調電圧ＶＨ１（ここでは１［Ｖ］）が印加され、モード制御信号ＭｏはＨレベルとなる。ここで、第１のＡ／Ｄ変換回路６１２は、前述したように１．５［Ｖ］以下の電位が入力端子に与えられるとＬレベルの信号を出力するので、１［Ｖ］である階調電圧ＶＨ１が与えられることによりＬレベルの信号を出力する。よって、ＸＯＲ回路６１４は、その入力端子Ａ１に第１のＡ／Ｄ変換回路６１２からのＬレベルの信号が与えられ、その入力端子Ａ２に第２のＡ／Ｄ変換回路６１３からのＨレベルの信号が与えられるので、図３（ｂ）に示す真理表に従いＨレベルの信号を出力する。このことからモード切替用ＴＦＴ６１５は非導通状態となり、モード切替用ＡＮＤ回路６１６はＨレベルの信号を出力するので、駆動用ＴＦＴ６１７は導通状態となる。その結果、走査信号線Ｌｇに印加される走査信号Ｇ（１）がアクティブになると、導通状態となる駆動用ＴＦＴ６１７を介して画素電極Ｅｐに階調電圧ＶＨ１の駆動用映像信号が与えられる。よって、この場合には画素電極Ｅｐに映像信号線Ｌｓからの駆動用映像信号を与えないことにより、消費電力を低減することはできない。このように、モード切替用ＡＮＤ回路６１６および駆動用ＴＦＴ６１７は、ＸＯＲ回路６１４の出力信号に応じて、画素電極Ｅｐに駆動用映像信号を与え（または与えることを抑制する）駆動手段として機能する。

次に図４（ａ）に示す第３フレームの開始時点において、映像信号線Ｌｓには階調電圧ＶＬ０が印加され、モード制御信号ＭｏはＬレベルとなる。よって、画素形成部６１０は、第１フレームにおける上記動作と同様の動作を行い、画素電極Ｅｐに階調電圧ＶＬ０の駆動用映像信号が与えられる。なお、本フレームで第２フレームと同じ最も暗い表示（黒表示）が行われる場合であっても、画素電極Ｅｐに駆動用映像信号が与えられなければならない。この場合、モード切替用ＴＦＴ６１５は、必ず導通状態となるので、前述したように液晶層６１８の電圧極性を反転するため（すなわち交流化駆動するため）、画素電極電位Ｖｐの値とは無関係に必ず画素電極Ｅｐに映像信号線Ｌｓから与えられる駆動用映像信号を印加することができる。

さらに図４（ａ）に示す第４フレームの開始時点において、映像信号線Ｌｓには第３フレームと同じ階調電圧ＶＬ０が印加され、モード制御信号ＭｏはＨレベルとなる。よって、走査信号線Ｌｇに印加される走査信号Ｇ（１）がアクティブになると、選択用ＴＦＴ６１１が導通状態となることにより、第１のＡ／Ｄ変換回路６１２の入力端子には階調電圧ＶＬ０の駆動用映像信号が与えられる。この第１のＡ／Ｄ変換回路６１２は、前述したように１．５［Ｖ］以下の電位が入力端子に与えられるとＬレベルの信号を出力するので、１［Ｖ］である階調電圧ＶＬ０が与えられることによりＬレベルの信号を出力する。

また、第２のＡ／Ｄ変換回路６１３の入力端子には、第３フレームにおいて階調電圧ＶＬ０の電位となっている画素電極Ｅｐの電位Ｖｐが与えられる。よって、第２のＡ／Ｄ変換回路６１３は、第１のＡ／Ｄ変換回路６１２と同様に、１［Ｖ］である階調電圧ＶＬ０が与えられることによりＬレベルの信号を出力する。

ＸＯＲ回路６１４は、入力端子Ａ１，Ａ２に第１のＡ／Ｄ変換回路６１２および第２のＡ／Ｄ変換回路６１３からのＬレベルの信号が与えられるので、図３（ｂ）に示す真理表に従いＬレベルの信号を出力する。よって、第１フレームの場合と同様、駆動用ＴＦＴ６１７は非導通状態となり、かつモード切替用ＴＦＴ６１５も非導通状態であるので、画素電極Ｅｐには映像信号線Ｌｓからの階調電圧ＶＨ０が印加されない。このことにより、液晶層６１８に再び電圧を印加することにより失われるべきエネルギーを節約することができ、消費電力を低減することができる。

続いて図４（ａ）に示す第５フレームにおいては第１フレームと同様の動作が行われ、以下第６フレーム以降においても第２フレーム以降と同様の動作が行われ、これらの動作が繰り返される。

また、図４（ｄ）の場合も、上記図４（ｃ）の場合と階調電圧は異なるが、ほぼ同様の動作が行われる。よって、画素電極Ｅｐには映像信号線Ｌｓからの階調電圧が印加されない場合に、液晶層６１８に再び電圧を印加することにより失われるべきエネルギーを節約することができるので、消費電力を低減することができる。

＜４． 効果＞
以上のように、本実施形態における画素形成部６１０では、液晶層６１８に記憶されている前回のフレームにおいて映像信号線Ｌｓから与えられた電位と、今回のフレームにおいて映像信号線Ｌｓから与えられる電位とがＸＯＲ回路６１４に与えられ、これらが同じ場合（であってかつ液晶層が反転駆動されない場合）、画素電極Ｅｐには映像信号線Ｌｓから与えられる電位が印加されない。よって、この場合、液晶層６１８に再び電圧を印加することにより失われるべきエネルギーを節約することができる。したがって、本画素形成部６１０を含む画素形成部を備える液晶表示装置において、画素形成部に特別な記憶回路を内蔵することなく（液晶層を記憶手段として使用することにより）、同一の信号を反復して液晶層に与える場合に消費電力を低減することができる。

＜５． 変形例＞
上記実施形態では、液晶パネル６００に含まれる全ての画素形成部は、消費電力を低減することができる画素形成部６１０の構成と同じであるように説明したが、液晶パネル６００に含まれる一部のみが画素形成部６１０の構成と同じ画素形成部（以下「低消費電力画素形成部」という）であり、その他は従来の画素形成部と同じ構成の画素形成部であってもよい。ここで、携帯電話やＰＤＡなどにおいては、消費電力を低減するため、上記８色表示モードで表示を行うべき領域を所定の範囲（例えば表示画面の最も上または下の数行）に限定する表示態様（パーシャル表示とも呼ばれる）がとられることがある。具体的には、上記所定の範囲に対応する走査信号線にのみ走査信号を与え、それ以外の走査信号線には走査信号を与えない駆動を行うことにより、消費電力が低減される。したがって、上記所定の範囲の対応する走査信号線に繋がる画素形成部にのみ画素形成部６１０と同じ低消費電力画素形成部の構成を採用すれば、当該低消費電力画素形成部での充放電により消費される電力を低減することができるとともに、全ての画素形成部にこの構成を採用する上記実施形態の場合よりも装置の製造コストを低くすることができる。

上記実施形態では、モード制御信号線ＬＭｏを介して与えられる図４（ｂ）に示すモード制御信号Ｍｏにより、モード切替用ＴＦＴ６１５の導通状態または非導通状態が決定されるが、このモード制御信号Ｍｏと同一の信号を生成するモード切替制御手段が画素形成部６１０内に設けられ、このモード切替制御手段によりモード切替用ＴＦＴ６１５の導通状態または非導通状態が決定されてもよい。このモード切替制御手段は、例えば走査信号を受け取る毎に、または共通電位が切り替わる周期の半分の周期で、その出力信号の状態（ＨレベルまたはＬレベルの状態）が交互に入れ替わる信号生成回路などである。

上記実施形態では、２フレーム毎の反転駆動方式（フレーム反転駆動方式）が採用されているが、１水平走査線毎に印加電圧の正負極性を反転させつつ２フレーム毎にも正負極性を反転させる駆動方式が採用されてもよい。

また、３フレーム毎以上の周期で反転駆動される方式が採用されてもよい。一般的に、反転駆動周期が長いと液晶の交流駆動による液晶の劣化が防止しにくくなり、また液晶層に加わる電圧がさらに０へ近づいていくので、本画素形成部６１０により表示される画素の輝度も理想的な輝度からずれることになる。しかし、前述したように８色表示モードでは、ＲＧＢ各色について白階調（高輝度階調）および黒階調（低輝度階調）の２つの階調しかないので、上記輝度のずれは表示上ほとんど問題とならず、また液晶の劣化の程度もほとんど変わらないので、３フレーム毎以上の周期で反転駆動される方式は、さらに消費電力が低減できることから好適である。

上記実施形態では、第１のＡ／Ｄ変換回路６１２は、選択用ＴＦＴ６１１が導通状態であるときに与えられる駆動用映像信号の電位に応じて、また第２のＡ／Ｄ変換回路６１３は、画素電極Ｅｐの電位Ｖｐに応じて、それぞれの出力端子からＨレベルまたはＬレベルのデジタル信号を出力する１ビットのＡ／Ｄ変換を行う。よって、第１のＡ／Ｄ変換回路６１２および第２のＡ／Ｄ変換回路６１３は、このＡ／Ｄ変換を行うことができる周知の回路構成に代えてもよい。

例えば、第１のＡ／Ｄ変換回路６１２および第２のＡ／Ｄ変換回路６１３は、周知のインバータ回路に代えてもよい。図５は、この変形例における液晶パネルの一部の等価回路を示す図である。図５に示すように、本画素形成部は、図３に示す第１のＡ／Ｄ変換回路６１２に代えて第１のインバータ回路６２２が備えられ、図３に示す第２のＡ／Ｄ変換回路６１３に代えて第２のインバータ回路６２３が備えられる。なお、これらのインバータ回路の構成は周知であるため、その動作の詳細な説明は省略する。この構成では、ＸＯＲ回路６１４への入力信号が結果的に論理反転されるが、図３（ｂ）に示す真理値表からわかるようにその出力結果は上記実施形態と全く同様であるので、本変形例の画素形成部は上記実施形態の場合と全く同様に動作する。また、例えば、第１のＡ／Ｄ変換回路６１２および第２のＡ／Ｄ変換回路６１３は、周知のレベルシフタ回路に代えてもよい。

さらに、駆動用映像信号の電位（および画素電極Ｅｐの電位Ｖｐ）がそのままＨレベルおよびＬレベルの電位に合致する場合には、第１のＡ／Ｄ変換回路６１２および第２のＡ／Ｄ変換回路６１３は省略することができる。

上記実施形態では、８色表示モードで表示される場合、駆動用映像信号の電位は、階調電圧ＶＨ０および階調電圧ＶＬ１が４［Ｖ］であり、階調電圧ＶＨ１および階調電圧ＶＬ０が１［Ｖ］であるが、これら４つの階調電圧は全て異なる電圧であってもよい。また、この８色表示モードに代えて、２７色表示モードや６４色表示モードなど３つ以上の階調電圧が映像信号線に与えられる構成であってもよい。これらの場合、第１のＡ／Ｄ変換回路６１２および第２のＡ／Ｄ変換回路６１３は、１ビットのＡ／Ｄ変換動作を行うだけでは足りず、２ビット以上のＡ／Ｄ変換動作を行う構成でなければならない。なお、このような動作を行うＡ／Ｄ変換回路は周知であるので説明は省略する。また、これらの場合、ＸＯＲ回路６１４の入力端子もＡ／Ｄ変換回路の数に応じて増加するため、単純な排他的論理和回路ではなくなるが、ＸＯＲ回路６１４は、走査信号線Ｌｇの電位と画素電極Ｅｐの電位とを比較し、これらの電位が所定の範囲内でほぼ等しいか否かを判別する手段として機能すれば、どのような周知の構成であってもよい。なお、上記のようなカラー表示に代えて、２階調や３階調以上の白黒表示が行われる場合も同様である。

上記実施形態では、ＸＯＲ回路６１４は電源が必要な通常の回路構成であるが、いわゆるパストランジスタ論理回路の構成で複数のＴＦＴが組み合わされることにより構成されてもよい。この場合にはその電源を省略することができるとともに、必要なトランジスタ数を少なくすることができる。なお、パストランジスタ論理回路で構成されるＸＯＲ回路については周知であるので詳しい説明を省略する。また、前述のようにＡ／Ｄ変換回路が省略可能である場合に、ＸＯＲ回路６１４をパストランジスタ論理回路の構成とすれば、さらに電源線および接地線を省略することができる。

本発明の一実施形態に係る液晶表示装置の構成を示すブロック図である。 上記一実施形態における液晶パネルの構成を示す模式図である。 上記一実施形態における液晶パネルの一部の等価回路とそのＸＯＲ回路の真理値表とを示す図である。 上記一実施形態において、８色表示モードで表示が行われる場合の各種信号の波形図である。 上記一実施形態の変形例における液晶パネルの一部の等価回路を示す図である。

符号の説明

２００ …表示制御回路
３００ …映像信号線駆動回路
４００ …走査信号線駆動回路
５００ …共通電極駆動回路
６００ …液晶パネル
６１０ …画素形成部
６１１ …選択用ＴＦＴ（薄膜トランジスタ）
６１２ …第１のＡ／Ｄ変換回路
６１３ …第２のＡ／Ｄ変換回路
６１４ …ＸＯＲ回路
６１５ …モード切替用ＴＦＴ
６１６ …モード切替用ＡＮＤ回路
６１７ …駆動用ＴＦＴ
６１８ …液晶層
６１９ …補助容量
６２２ …第１のインバータ回路
６２３ …第２のインバータ回路
７００ …基準電圧発生部
Ｌｓ …映像信号線（列電極）
Ｌｇ …走査信号線（行電極）
ＬＭｏ …モード制御信号線
Ｅｐ …画素電極
Ｅｃ …共通電極（対向電極）
Ｖｃｏｍ …共通電位
ＳＣＫ …ソース用クロック信号
ＳＳＰ …ソース用スタートパルス信号
ＧＣＫ …ゲート用クロック信号
ＧＳＰ …ゲート用スタートパルス信号
φ …極性切換制御信号
Ｄａ …デジタル画像信号
Ｍｏ …モード制御信号
Ｖａ …画素電極電位
Ｖｒ …基準電圧
ＶＨ０，ＶＨ１，ＶＬ０，ＶＬ１ …階調電圧

Claims (6)

1. 所定の映像信号を伝送する複数の映像信号線と、前記複数の映像信号線に交差する複数の走査信号線と、前記映像信号線と前記走査信号線との交差部にそれぞれ対応してマトリクス状に配置された複数の画素形成部と、前記複数の画素形成部のそれぞれに設けられた画素電極との間に電圧を印加するために前記画素電極に対応して設けられた共通電極とを備える液晶表示装置であって、
   前記複数の画素形成部の一部または全部は、所定の場合に前記画素電極に前記映像信号を与えない低消費電力画素形成部であり、
   前記低消費電力画素形成部は、
   前記画素電極と前記共通電極との間に設けられる液晶素子と、
   前記複数の走査信号線のうちの対応する交差点を通る走査信号線に与えられる走査信号の状態がアクティブであるときに前記対応する交差点を通る映像信号線に与えられる映像信号を選択的に通す選択手段と、
   前記選択手段により通された映像信号の電位と前記画素電極の電位とが略同一であるか否かを判別する判別手段と、
   前記判別手段により前記映像信号の電位と前記画素電極の電位とが略同一でないと判別される場合に前記映像信号の電位を前記画素電極に印加し、略同一であると判別される場合に前記映像信号の電位を前記画素電極に印加することを抑制する駆動手段と
   を含むことを特徴とする表示装置。
2. 前記低消費電力画素形成部に所定の制御信号を与える制御信号線をさらに備え、
   前記低消費電力画素形成部は、前記制御信号線から受け取る前記制御信号に基づき、前記選択手段により通される映像信号を前記画素電極に与えるか否かを切り替える切替手段をさらに含むことを特徴とする、請求項１に記載の液晶表示装置。
3. 前記低消費電力画素形成部は、前記共通電極に印加されるべき電圧が所定の２種類の電圧の間で所定の期間毎に交互に切り替えられるときに、前記選択手段により通される映像信号を前記画素電極に与える切替手段をさらに含むことを特徴とする、請求項１または請求項２に記載の液晶表示装置。
4. 前記選択手段は、前記所定の期間内に２回以上、前記映像信号線に与えられる映像信号を選択的に通すことを特徴とする、請求項３に記載の液晶表示装置。
5. 前記低消費電力画素形成部は、前記判別手段に与えられるべき前記選択手段により通される映像信号の電位と前記画素電極の電位とをそれぞれアナログデジタル変換する回路をさらに含み、
   前記判別手段は、前記回路から出力されるデジタル信号に基づき、前記選択手段により通された映像信号の電位と前記画素電極の電位とが略同一であるか否かを判別することを特徴とする、請求項１に記載の液晶表示装置。
6. 前記判別手段は、前記選択手段により通される映像信号の電位と前記画素電極の電位との排他的論理和を演算する回路であることを特徴とする、請求項１または請求項５に記載の液晶表示装置。

Images