JPS6174481A - 前置増幅回路 - Google Patents

前置増幅回路

Info

Publication number
JPS6174481A
JPS6174481A JP19730984A JP19730984A JPS6174481A JP S6174481 A JPS6174481 A JP S6174481A JP 19730984 A JP19730984 A JP 19730984A JP 19730984 A JP19730984 A JP 19730984A JP S6174481 A JPS6174481 A JP S6174481A
Authority
JP
Japan
Prior art keywords
signal
capacitor
current
transistor
charge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19730984A
Other languages
English (en)
Inventor
Toshiichi Maekawa
敏一 前川
Mitsuo Soneda
曾根田 光生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP19730984A priority Critical patent/JPS6174481A/ja
Publication of JPS6174481A publication Critical patent/JPS6174481A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えば液晶ディスプレイ装置を用いて静止画
像の表示を行う際に使用して好適な前置増幅回路に関す
る。
〔従来の技術〕
例えば液晶を用いてテレビ画像を表示することが提案さ
れている。
第4図において、(1)はテレビの映像信号が供給され
る入力端子で、この入力端子(1)からの信号がそれぞ
れ例えばNチャンネルFETからなるスイッチング素子
M1.M2  ・・・Mmを通じて垂直(Y軸)方向の
ライフL1.L2  ・・・Lmに供給される。なおm
は水平(X軸)方向の画素数に相当する数である。さら
にm段のシフトレジスタ(2)が設けられ、このシフト
レジスタ(2)に水平周波数のm倍のクロック信号ΦI
H1Φ2Mが供給され、このシフトレジスタ(2)の各
出力端子からのクロック信号ΦIHI Φ2Hによって
順次走査される画素スイッチ信号φ811  φH2・
・・φHイがスイッチング素子M1〜Mmの各制御端子
に供給される。なおシフトレジスタ(2)には低電位(
Vss)と高電位(Voo)が供給され、この2つの電
位の駆動パルスが形成される。
また各ラインL1〜Lmにそれぞれ例えばNチャンネル
FETからなるスイッチング素子M11゜M21191
Mn11M12IM2288”Mn2.金―eM tm
 、 M 2m・・・Mnmの一端が接続される。なお
nは水平走査線数に相当する数である。このスイッチン
グ素子MAL〜Mnmの他端がそれぞれ液晶セルC11
、C21・・・Cnmを通じてターゲット端子(3)に
接続される。
さらにn段のシフトレジスタ(4)が設けられ、このシ
フトレジスタ(4)に水平周波数のクロック信号ΦIV
、  φ2vが供給され、°このシフトレジスタ(4)
の各出力端子からのクロ・ツク信号ΦiV+ Φ2vに
よって順次走査される走査線スイッチ信号φV1.  
φv2・・・φvnが、水平(X軸)方向のゲート線G
1゜G2 ・・・Gnを通じてスイッチング素−f M
 11〜MnmのX軸方向の各列(M11〜MIT+1
) 、  CM21〜M2.、l)・・・ (Mn□〜
Mnm)ごとの制御端子にそれぞれ供給される。なお、
シフトレジスタ(4)にもシフトレジスタ(2)と同様
にVSSとVDDが供給される。
すなわちこの回路において、シフトレジスタ(2)。
(4)には第5図A、Bに示すようなりロック信号ΦI
H・ Φ2H・中IV、 Φ2vが供給される。そして
シフトレジスタ(2)からは第5図Cに示すように各画
素期間ごとにφH1〜φHTnが出力され、シフトレジ
スタ(4)からは第5図りに示すように1水平期間ごと
にφv1〜φvnが出力される。さらに入力端子(1)
には第5図已に示すような信号が供給される。
そしてφVi +  φH工が出力されているときは、
スイッチング素子M1とMs1〜Mi1がオンされ、入
力端子(1)→M1→L1→M1t→C1l→ターゲッ
ト端子(3)の電流路が形成されて液晶セルC11に入
力端子(1)に供給された信号とターゲット端子(3)
との電位差が供給される。このためこのセルC1lの容
量分に、1番目の画素の信号による電位差に相当する電
荷がサンプルホールドされる。この電荷量に対応して液
晶の光透過率が変化される。これと同様のことがセルC
12〜Cnmについて順次行われ、さらに次のフィール
ドの信号が供給された時点で各セルC11〜Cnmの電
荷量が書き換えられる。
このようにして、映像信号の各画素に対応して液晶セル
C11〜Cnmの光透過率が変化され、これが順次繰り
返されてテレビ画像の表示が行われる。
ところで液晶で表示を行う場合には、一般にその信頼性
、寿命を良くするため交流駆動が用いられる。例えばテ
レビ画像の表示においては、■フィールドまたは1フレ
ームごとに映像信号を反転させた信号を入力端子(1)
に供給する。すなわち入力端子(1)には第5図Eに示
すように1フイールドまたは1フレームごとにターゲッ
ト電位Vtに対して極性の反転された信号が供給される
ところで上述の装置において、任意のテレビ画像を静止
画で表示したいという要求がある。その場合に従来から
、例えば1フイールドあるいは1フレ一ム分のメモリを
設け、所望の画像゛をこのメモリに記憶させ、これを繰
返し読出し、この続出された信号を1フイールドごとに
位相反転して上述の入力端子(1)に供給することが提
案されている。
しかしながら上述のような1フイールドあるいは1フレ
一ム分のメモリは、それ自体大形であり高価であって、
一般の民生用の機器に通用することは困難である。
これに対して、例えば特開昭58−107782号公報
に示されるように、液晶セルCのメモリ機能を利用して
静止画の表示を行うことが提案された。すなわちこの装
置は、1画面ごとに極性が反転される映像信号を複数画
素に時系列的に供給する第1のサンプルホールド回路を
有する液晶ビデオディスプレイ駆動回路において、該映
像信号を反転し該第1のサンプルホールド、回路へ供給
する反転手段と、該複数画素からの該映像信号を時系列
的に読出す第2のサンプルホールド回路と、外部端子か
らの映像信号又は該第2サンプルホールド回路からの′
映像信号を切換えて該反転手段に供給する切換手段とを
有する液晶ビデオディスプレイ駆動回路である。
従来上述のような装置が提案されていた。ところがこの
装置を実際に構成する場合に、各液晶セルに蓄積された
信号電荷を短時間に効率良く安定に取出すための前置増
幅回路としては、従来は適当なものは提案されていなか
った。
〔発明が解決しようとする問題点〕
従来上述のような装置が提案されていた。しかしながら
従来の装置では、信号電荷を取出すための前置増幅回路
として適当なものが提案されていないという問題点があ
った。
〔問題点を解決するための手段〕
本発明は、信号による電荷のm積された容量素子からの
信号路をトランジスタ(21)のエミッタに接続し、こ
のトランジスタ(21)のコレクタ及びエミッタの電源
路を流れる電流をそれぞれカレントミラー(23)  
(24)を介して第1及び第2の電流源(23b ) 
 (24b )に結合し、この第1及び第2の電流源(
23b )  (24b )にてコンデンサ(25)を
充放電し、このコンデンサ(25)の両端間の電圧を増
@ (14) して上記信号による電荷に応じた信号を
取出すと共に、上記コンデンサ(25)を1信号区間ご
とにリセッ) (27)するようにした前置増幅回路で
ある。
〔作用〕
この装置によれば、例えば液晶セルCに蓄積された信号
電荷を、短時間に効率良く安定に取出すことができる。
〔実施例〕
第1図は液晶ディスプレイ装置を用いた静止画表示装置
に通用した例を示す。図において、スイッチング素子M
1〜Mmに代えてそれぞれ2(1Mのスイッチング素子
MA□、 MB□〜MAIIl+ MBmが並列に設け
られる。そしてそれぞれ隣接のスイッチング素子MA2
とMB工、MA3とMB□・・・のゲート端子が互いに
接続されて、この接続中点に画素スイッチ信号φH1+
  φH2・・・が供給される。なおスイッチング素子
MA工のゲート端子には画素スイッチ信号φHOが供給
される。さらに入力端子(1)は通常表示/静止画表示
切換スイッチ(11)の通常表示側接点Nを通じて、ス
イッチング素子MB□〜MBmに接続される。またスイ
ッチング素子MA□〜M ATIの接続中点が前置増幅
回路(12)に接続され、る。
この前置増幅回路(12)において、スイッチング素子
MA□〜MA、からの信号路がトランジスタ(21)の
エミッタに接続される。このトランジスタ(21)のベ
ースには基準電圧源(22)が接続される。さらにトラ
ンジスタ(21)のコレクタがカレントミラー(23)
を構成する制御側のトランジスタ(23a)を通じて電
源に接続される。またトランジスタ(21)のエミッタ
がカレントミラー(24)を構成する制御側のトランジ
スタ(24a)を通じて接地される。
さらにカレントミラー(23)  (24)の被制御側
トランジスタ(23b )  (’24b )のコレク
タが互いに接続され、この接続中点がコンデンサ(25
)の一端に接続される。このコンデンサ(25)の他端
が基準電圧源(26)に接続される。このコンデンサ(
25)の両端間にスイッチ(26)が接続゛される。
さらにコンデンサ(25)の一端が差動アンプ(14)
の反転入力に接続され、他端が非反転入力に接続される
このアンプ(14)の出力端が正規化回路(ノーマライ
ザ)(15)を通じて切換スイッチ(11)の静止画表
示側接点Sに接続される。また各信号ラインL1〜Lm
にそれぞれスイッチング素子MR□。
MR2・・・MF、が接続され、このスイッチング素子
MR1〜M圏を通じて所定の電圧源、例えばターゲット
端子(3)に接続される。
そしてこの装置において、スイッチ(27)は、第2図
A、Hに示すような画素スイッチ信号φMolφH工に
対して、その各後半に形成されるCに示すようなリセッ
トパルスにてオンされる。なお以下の画素スイッチ信号
φH2・・、・についても同様のリセットパルスが形成
される。
これによって、例えば画素スイッチ信号φH工の位相で
次の画素スイッチ信号φH2に対応する任意の液晶上ゞ
ルCの信号ラインL2がスイッチング素子MA□を通じ
てトランジスタ(21)に接続されると、その任意の液
晶セルCに蓄積された信号電荷による電流値上■8の電
流がトランジスタ(21)のエミッタから取出される。
一方トランジスタ(21)の両側に接続されたカレント
ミラー(23)(24)のトランジスタ(23a ) 
 (24a )には無信号時例えばIoのバイアス電流
が流されているものとする。このためトランジスタ(2
1)のコレクタ側に接続されたカレントミラー(23)
のトランジスタ(23a)には電流値1o+−ISO電
流が流されることになる。そしてこれらのカレントミラ
ー (23)  (24)のトランジスタ(23b )
  (24b )にも同様の電流が流され、この電流に
よってコンデンサ(25)が充放電されることにより、
コンデンサ(25)には電流値±13の電流による電荷
が蓄積される。
従ってコンデンサ(2g)には接続された任急の液晶セ
ルCの信号電荷と等しい電荷が蓄積され、この電荷によ
るコンデンサ(25)の両端間の電圧が差動アンプ(1
4)で反転増幅され、正規化回路(15)を通じて画素
スイッチ信号φH2の位相でスイッチング素子MB2か
ら同じ液晶セルCに書込まれる。
さらにスイッチ(27)にて各画素ごとにコンデンサ(
25)がリセットされる。なお例えば正規化回路(15
)に1画素期間分の遅延要素が含まれている。
また任意の液晶セルCの信号電荷が取出されてから同じ
液晶セルCに再書込されるまでのループゲインが−1に
なるように差動アンプ(14)等の利得が定められる。
さらにこのループゲインの誤差を吸収するために正規化
回路(15)が設けられている。
さらにスイッチング素子MR□〜MRI、lのゲート端
子には水平ブランキング信号φH8LKが供給される。
このため各信号ラインL1〜Lmは水平ブランキングご
とにターゲット電圧にリセットされる。このため各信号
ラインに残留した信号がリセットされ、液晶セルCの信
号を取出す際に不要信号が混入され石ことがなくなる。
こうして静止画の表示が行われる。そしてこの場合に、
上述の前置増幅回路によれば構成が極めて簡単であると
共に、短時間に効率良(信号を取出すことができる。
ところで上述の装置において、上述の例ではカレントミ
ラー(23)  (24)のバイアス電流値T。
が正確に一致されていないと、この誤差分がコンデンサ
(25)に蓄積され、アンプ(14)の入力にこの蓄積
によって増大または減少されるオフセットが発生され、
出力が不安定かつ信頼性に欠けるものになるおそれがあ
る。なおりレントミラーを微調整したとしても、温度ド
リフト等によって安定な状態に保つことは困難である。
そこでそれを解消するためには第3図のような回路を用
いる。
この図では液晶表示部の構成は省略されている。
この図において、コンデンサ(25)の両端間の電圧が
差動アンプ(31)’−に供給され、このアンプ(31
)が例えば第2図りに示すような水平ブランキング信号
φHB LXの期間のみ駆動される。そしてアンプ(3
1)の出力信号がローパスフィルタ(32)を通じてト
ランジスタ(24b )に並列にみけられたトランジス
タ(33)のベースに供給される。
この回路において、差動アンプ(31)は水平ブランキ
ングの無信号期間に駆動され、カレントミラー(23)
  (24)の温度ドリフト等による誤差電流αIo分
に相当する信号が取出される。そしてこの信号がローパ
スフィルタ(32)を通じてトランジスタ(33)に供
給されて、無信号時にコンデンサ(25)の両端間の電
圧差を0にする制御が行ねれる。なおローパスフィルタ
(32)にて信号が1水平期間以上記憶されるようにす
る。
従ってこの回路において誤差電流αIaが生じても、ト
ランジスタ(33)にてその電流αIoが吸収され、コ
ンデンサ(25)に供給される信号電流士■8の誤差が
除かれる。
これによって極めて安定な回路動作を行うことができる
なおこの前置増幅回路回路は上述の液晶ディスプレイ装
置における静止画表示に限らず、他の信号の検出回路に
も適用可能である。
〔発明の効果〕
本発明によれば、例えば液晶セルCに層積された信号電
荷を、短時間に効率良く安定に取出すことができるよう
になった。
【図面の簡単な説明】
第1図は本発明の一例の構成図、第2図、第3図はその
説明のための図、第4図、第5図は従来の装置の説明の
ための図である。 C11〜Cmnは液晶表示セル、M 11〜M nm、
 M Al〜Mp、、、M61〜MB□はスイッチング
素子、(14)は差動アンプ、(15)は正規化回路、
(21)はトランジスタ、(23)  (24)はカレ
ントミラー、(25)はコンデンサ、(27)はスイッ
チである。 第2図 第3図 第4図

Claims (1)

    【特許請求の範囲】
  1. 信号による電荷の蓄積された容量素子からの信号路をト
    ランジスタのエミッタに接続し、このトランジスタのコ
    レクタ及びエミッタの電源路を流れる電流をそれぞれカ
    レントミラーを介して第1及び第2の電流源に結合し、
    この第1及び第2の電流源にてコンデンサを充放電し、
    このコンデンサの両端間の電圧を増幅して上記信号によ
    る電荷に応じた信号を取出すと共に、上記コンデンサを
    1信号区間ごとにリセットするようにした前置増幅回路
JP19730984A 1984-09-20 1984-09-20 前置増幅回路 Pending JPS6174481A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19730984A JPS6174481A (ja) 1984-09-20 1984-09-20 前置増幅回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19730984A JPS6174481A (ja) 1984-09-20 1984-09-20 前置増幅回路

Publications (1)

Publication Number Publication Date
JPS6174481A true JPS6174481A (ja) 1986-04-16

Family

ID=16372312

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19730984A Pending JPS6174481A (ja) 1984-09-20 1984-09-20 前置増幅回路

Country Status (1)

Country Link
JP (1) JPS6174481A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004034368A1 (ja) * 2002-10-11 2004-04-22 Mitsubishi Denki Kabushiki Kaisha 表示装置
JP2005274658A (ja) * 2004-03-23 2005-10-06 Hitachi Displays Ltd 液晶表示装置
WO2010143613A1 (ja) * 2009-06-12 2010-12-16 シャープ株式会社 画素回路および表示装置
WO2010143612A1 (ja) * 2009-06-12 2010-12-16 シャープ株式会社 画素回路および表示装置
WO2011052266A1 (ja) * 2009-10-29 2011-05-05 シャープ株式会社 画素回路及び表示装置
WO2011052272A1 (ja) * 2009-10-29 2011-05-05 シャープ株式会社 画素回路及び表示装置
WO2011055572A1 (ja) * 2009-11-06 2011-05-12 シャープ株式会社 表示装置
WO2011055573A1 (ja) * 2009-11-06 2011-05-12 シャープ株式会社 画素回路及び表示装置
US8654291B2 (en) 2009-10-29 2014-02-18 Sharp Kabushiki Kaisha Pixel circuit and display device

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7187373B2 (en) 2002-10-11 2007-03-06 Mitsubishi Denki Kabushiki Kaisha Display apparatus
WO2004034368A1 (ja) * 2002-10-11 2004-04-22 Mitsubishi Denki Kabushiki Kaisha 表示装置
JP2005274658A (ja) * 2004-03-23 2005-10-06 Hitachi Displays Ltd 液晶表示装置
CN102460557A (zh) * 2009-06-12 2012-05-16 夏普株式会社 像素电路和显示装置
WO2010143613A1 (ja) * 2009-06-12 2010-12-16 シャープ株式会社 画素回路および表示装置
WO2010143612A1 (ja) * 2009-06-12 2010-12-16 シャープ株式会社 画素回路および表示装置
US8847866B2 (en) 2009-06-12 2014-09-30 Sharp Kabushiki Kaisha Pixel circuit and display device
US8704809B2 (en) 2009-06-12 2014-04-22 Sharp Kabushiki Kaisha Pixel circuit and display device
CN102804251A (zh) * 2009-06-12 2012-11-28 夏普株式会社 像素电路和显示装置
JP5351973B2 (ja) * 2009-10-29 2013-11-27 シャープ株式会社 画素回路及び表示装置
US8654291B2 (en) 2009-10-29 2014-02-18 Sharp Kabushiki Kaisha Pixel circuit and display device
US8310638B2 (en) 2009-10-29 2012-11-13 Sharp Kabushiki Kaisha Pixel circuit and display apparatus
WO2011052266A1 (ja) * 2009-10-29 2011-05-05 シャープ株式会社 画素回路及び表示装置
US8743033B2 (en) 2009-10-29 2014-06-03 Sharp Kabushiki Kaisha Pixel circuit and display device
WO2011052272A1 (ja) * 2009-10-29 2011-05-05 シャープ株式会社 画素回路及び表示装置
US8339531B2 (en) 2009-11-06 2012-12-25 Sharp Kabushiki Kaisha Display device
JP5351975B2 (ja) * 2009-11-06 2013-11-27 シャープ株式会社 画素回路及び表示装置
WO2011055572A1 (ja) * 2009-11-06 2011-05-12 シャープ株式会社 表示装置
JP5351974B2 (ja) * 2009-11-06 2013-11-27 シャープ株式会社 表示装置
CN102598108A (zh) * 2009-11-06 2012-07-18 夏普株式会社 像素电路和显示装置
WO2011055573A1 (ja) * 2009-11-06 2011-05-12 シャープ株式会社 画素回路及び表示装置
US8854346B2 (en) 2009-11-06 2014-10-07 Sharp Kabushiki Kaisha Pixel circuit and display device
CN102598108B (zh) * 2009-11-06 2015-04-01 夏普株式会社 像素电路和显示装置

Similar Documents

Publication Publication Date Title
US5631704A (en) Active pixel sensor and imaging system having differential mode
US7336124B2 (en) Operational amplifier, line driver, and liquid crystal display device
JP2767858B2 (ja) 液晶ディスプレイ装置
US5717458A (en) Solid-state imager having capacitors connected to vertical signal lines and a charge detection circuit
US5721563A (en) Active matrix liquid crystal drive circuit capable of correcting offset voltage
KR100867079B1 (ko) 연산 증폭기의 오프셋을 보상하는 회로 장치, 표시 시스템및 방법
JPH0927883A (ja) 画像読取信号処理装置
US9549138B2 (en) Imaging device, imaging system, and driving method of imaging device using comparator in analog-to-digital converter
JPS6169284A (ja) 液晶デイスプレイ装置
JPS6174481A (ja) 前置増幅回路
JPS6167894A (ja) 液晶デイスプレイ装置
US4831451A (en) Horizontal scanner for image sensor arrays
JPS60156095A (ja) 液晶デイスプレイ装置
JPS6169283A (ja) 液晶デイスプレイ装置
US4992876A (en) Noise reduction circuit for an imaging and recording apparatus with an MOS solid-state imaging device
EP0277394B1 (en) Picture pick-up device including a solid-state sensor and operating with a signal interference reduction
JPH05134628A (ja) 液晶表示体駆動装置
JPH03167977A (ja) 液晶ディスプレイ装置
JP2000152090A (ja) 固体撮像装置
JP2930318B2 (ja) 液晶ディスプレイ装置
JP3077803B2 (ja) 液晶ディスプレイ装置
JPS59158178A (ja) 液晶表示装置
JPH03220881A (ja) 固体撮像素子
JPH0595515A (ja) 固体撮像装置
JPH0246145Y2 (ja)