JPS6167894A - 液晶デイスプレイ装置 - Google Patents
液晶デイスプレイ装置Info
- Publication number
- JPS6167894A JPS6167894A JP59190783A JP19078384A JPS6167894A JP S6167894 A JPS6167894 A JP S6167894A JP 59190783 A JP59190783 A JP 59190783A JP 19078384 A JP19078384 A JP 19078384A JP S6167894 A JPS6167894 A JP S6167894A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- supplied
- liquid crystal
- pixel
- horizontal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3618—Control of matrices with row and column drivers with automatic refresh of the display panel using sense/write circuits
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、静止画像の表示を行うための液晶ディスプレ
イ装置に関する。
イ装置に関する。
例えば液晶を用いてテレビ画像を表不することが提案さ
れている。
れている。
第6図において、(1)はテレビの映像信号がUj給さ
れる入力端子で、この入力端子(1)からの信号がそれ
ぞれ例えばNチャンネルFETからなるスイッチング素
子Mt 、 M2 ・・・Mmを通じて垂直(Y軸)
方向のラインLL、L2 ・・・Lmに供給される。
れる入力端子で、この入力端子(1)からの信号がそれ
ぞれ例えばNチャンネルFETからなるスイッチング素
子Mt 、 M2 ・・・Mmを通じて垂直(Y軸)
方向のラインLL、L2 ・・・Lmに供給される。
なおmは水平(X軸)方向の画素数に相当する数である
。さらにm段のシフトレジスタ(2)が設けられ、この
シフトレジスタ(2)に水平周波数のm倍のクロック信
号Φ□H2Φ2Hが供給され、このシフトレジスタ(2
)の各出力端、子からのクロック信号ΦiH+ Φ、
Hによって順次走査される画素スイッチ信号φH1+
φH2・・・φHT11がスイッチング素子M1〜M
mの各制御端子に供給される。なおシフトレジスタ(2
)には低電位(V ss )と高電位(■。D)が供給
され、この2つの電位の駆動パルスが形成される。
。さらにm段のシフトレジスタ(2)が設けられ、この
シフトレジスタ(2)に水平周波数のm倍のクロック信
号Φ□H2Φ2Hが供給され、このシフトレジスタ(2
)の各出力端、子からのクロック信号ΦiH+ Φ、
Hによって順次走査される画素スイッチ信号φH1+
φH2・・・φHT11がスイッチング素子M1〜M
mの各制御端子に供給される。なおシフトレジスタ(2
)には低電位(V ss )と高電位(■。D)が供給
され、この2つの電位の駆動パルスが形成される。
また各ラインL1〜Lmにそれぞれ例えばNチャンネル
FETからなるスイッチング素子Mu+M21189M
rH,ML2.M22+14Mn2+ H’参M1.
. M2.・・・Mnmの一端が接続される。なおnは
水平走査線数に相当する数である。このスイッチング素
子Mzt〜Mnmの他端がそれぞれ液晶セルC11+
C21・・・Cnmを通じてターゲット端子(3)に
接続される。
FETからなるスイッチング素子Mu+M21189M
rH,ML2.M22+14Mn2+ H’参M1.
. M2.・・・Mnmの一端が接続される。なおnは
水平走査線数に相当する数である。このスイッチング素
子Mzt〜Mnmの他端がそれぞれ液晶セルC11+
C21・・・Cnmを通じてターゲット端子(3)に
接続される。
さらにn段のシフトレジスタ(4)が設けられ、このシ
フトレジスタ(4]に水」12周波数のクロック信号Φ
tV+ Φ2vが供給され、このシフトレジスタ(4
)の各出力端子からのクロック信号Φtv、 中2v
によって順次走査される走査線スイ・ソチ信号φVi+
φv2・・・φvnが、水平(X軸)方向のゲート
線G1゜G2 ・・・Gnを通じてスイッチング素子M
LI〜MnmのX軸方向の各列(Mtt〜M1m)、
(M21〜M21)・・・ (M01〜Mnm)ごと
の制御端子にそれぞれ供給される。なお、シフトレジス
タ(4)にもシフトレジスタ(2)と同様にV SSと
■。。が供給される。
フトレジスタ(4]に水」12周波数のクロック信号Φ
tV+ Φ2vが供給され、このシフトレジスタ(4
)の各出力端子からのクロック信号Φtv、 中2v
によって順次走査される走査線スイ・ソチ信号φVi+
φv2・・・φvnが、水平(X軸)方向のゲート
線G1゜G2 ・・・Gnを通じてスイッチング素子M
LI〜MnmのX軸方向の各列(Mtt〜M1m)、
(M21〜M21)・・・ (M01〜Mnm)ごと
の制御端子にそれぞれ供給される。なお、シフトレジス
タ(4)にもシフトレジスタ(2)と同様にV SSと
■。。が供給される。
すなわちこの回路において、シフトレジスタ(2)。
(4)には第7図A、Hに示すようなりロック信号ΦI
H+ φ2H1Φtv、Φ2vが供給される。そしてシ
フトレジスタ(2)からは第7図Cに示すように各画素
期間ごとにφH工〜φ朋が出力され、シフトレジスタ(
4)からは第7図りに示すように1水平期間ごとにφv
1〜φvnが出力される。さらに入力端子(1)には第
7図Eに示すような信号が供給される。
H+ φ2H1Φtv、Φ2vが供給される。そしてシ
フトレジスタ(2)からは第7図Cに示すように各画素
期間ごとにφH工〜φ朋が出力され、シフトレジスタ(
4)からは第7図りに示すように1水平期間ごとにφv
1〜φvnが出力される。さらに入力端子(1)には第
7図Eに示すような信号が供給される。
そしてφVi+ φH□が出力されているときは、ス
イッチング素子M1とM11〜M1WLがオンされ、入
力端子(1)→M1=L1→M tt = Ctt→タ
ーゲット端子(3)の電流路が形成されて液晶セルCt
zに入力端子(1)に供給された信号とターゲット端子
(3)との電位差が供給される。このためこのセルCL
Iの容量分に、1番目の画素の信号による電位差に相当
する電荷がサンプルホールドされる。この電佃量に対応
して液晶の光透過率が変化される。これと同様のことが
セルC12〜Cn111について順次行われ、さらに次
のフィールドの信号が供給された時点で各セル011〜
Cnmの電荷量が書き換えられる。
イッチング素子M1とM11〜M1WLがオンされ、入
力端子(1)→M1=L1→M tt = Ctt→タ
ーゲット端子(3)の電流路が形成されて液晶セルCt
zに入力端子(1)に供給された信号とターゲット端子
(3)との電位差が供給される。このためこのセルCL
Iの容量分に、1番目の画素の信号による電位差に相当
する電荷がサンプルホールドされる。この電佃量に対応
して液晶の光透過率が変化される。これと同様のことが
セルC12〜Cn111について順次行われ、さらに次
のフィールドの信号が供給された時点で各セル011〜
Cnmの電荷量が書き換えられる。
このようにして、映像信号の各画素に対応して液晶セル
C11〜Cnmの光透過率が変化され、これが順次繰り
返されてテレビ画像の表示が行われる。
C11〜Cnmの光透過率が変化され、これが順次繰り
返されてテレビ画像の表示が行われる。
ところで液晶で表示を行う場合には、一般にその信頼性
、寿命を良くするため交流駆動が用いられる。例えばテ
レビid!i11の表示においては、lフィールドまた
は1フレームごとに映像信号を反転させた信号を入力端
子(11に供給する。すなわち入力端子!11には第7
図Eに示すように1フイールドまたは1フレームごとに
反転された12号が供給される。
、寿命を良くするため交流駆動が用いられる。例えばテ
レビid!i11の表示においては、lフィールドまた
は1フレームごとに映像信号を反転させた信号を入力端
子(11に供給する。すなわち入力端子!11には第7
図Eに示すように1フイールドまたは1フレームごとに
反転された12号が供給される。
ところで上述の装置において、任意のテレビ画像を静止
画で表示したいという要求がある。その場合に従来から
、例えば1フイールドあるいは1フレ一ム分のメモリを
設け、所望の画像をこのメモリに記憶させ、これを繰返
し続出し、この読出された信号を1フイールドごとに位
相反転して上述の入力端子(1)に供給することが提案
されている。
画で表示したいという要求がある。その場合に従来から
、例えば1フイールドあるいは1フレ一ム分のメモリを
設け、所望の画像をこのメモリに記憶させ、これを繰返
し続出し、この読出された信号を1フイールドごとに位
相反転して上述の入力端子(1)に供給することが提案
されている。
しかしながら上述のような1フイールドあるいはlフレ
ーム分のメモリは、それ自体大形であり高価であって、
一般の民生用の機器に適用することは困難である。
ーム分のメモリは、それ自体大形であり高価であって、
一般の民生用の機器に適用することは困難である。
これに対して、例えば特開昭58−107782号公?
Hに示されるように、液晶セルCのメモリ機能を利用し
て静止画の表示を行うことが提案された。すなわちこの
装置は、1画面ごとに極性が反転される映像信号を複数
i!ii素に時系列的に供給する第1のサンプルホール
ド回路を有する液晶ビデオディスプレイ駆動回路におい
て、該映像信号を反転し該第1のサンプルボールド回路
へ供給する反転手段と、該複数画素からの該映像信号を
時系列的に読出ず第2のサンプルボールド回路と、外部
端子からの映像信号又は該第2サンプルホールド回路か
らの映像信号を切換えて該反転手段に供給する切換手段
とを有する液晶ビデオディスプレイ駆動回路である。
Hに示されるように、液晶セルCのメモリ機能を利用し
て静止画の表示を行うことが提案された。すなわちこの
装置は、1画面ごとに極性が反転される映像信号を複数
i!ii素に時系列的に供給する第1のサンプルホール
ド回路を有する液晶ビデオディスプレイ駆動回路におい
て、該映像信号を反転し該第1のサンプルボールド回路
へ供給する反転手段と、該複数画素からの該映像信号を
時系列的に読出ず第2のサンプルボールド回路と、外部
端子からの映像信号又は該第2サンプルホールド回路か
らの映像信号を切換えて該反転手段に供給する切換手段
とを有する液晶ビデオディスプレイ駆動回路である。
ところがこの装置の場合、公報中にも記載されているよ
うに1フイールドの表示を行うごとに画像がlri!i
l素分ずつ走査方向にずれて行く。このため1フイール
ドごとに走査方向を逆にするなどの処置が行われるが、
このように走査方向を切換えるためには大規模な回路が
必要であり、また1フイールドごとに交互に1画素分ず
れる状態は残るので、これがフリッカ−等になるおそれ
がある。
うに1フイールドの表示を行うごとに画像がlri!i
l素分ずつ走査方向にずれて行く。このため1フイール
ドごとに走査方向を逆にするなどの処置が行われるが、
このように走査方向を切換えるためには大規模な回路が
必要であり、また1フイールドごとに交互に1画素分ず
れる状態は残るので、これがフリッカ−等になるおそれ
がある。
また液晶セルCの信号を取出し、この信号を再び液晶セ
ルCに戻し、これを繰返えして静止画表示を行っている
ので、この間の信号の伝達特性に歪みがあると、この歪
みが累積されて画質が短時間に著しく劣化されてしまう
。これに対して反転手段の利得をn周シトすることがボ
されζいるが、このような調整を完全に行うのは不rI
J能であり、長時間に1って市電な静止画表示を行・う
ごとは極めて困難である。
ルCに戻し、これを繰返えして静止画表示を行っている
ので、この間の信号の伝達特性に歪みがあると、この歪
みが累積されて画質が短時間に著しく劣化されてしまう
。これに対して反転手段の利得をn周シトすることがボ
されζいるが、このような調整を完全に行うのは不rI
J能であり、長時間に1って市電な静止画表示を行・う
ごとは極めて困難である。
さらに液晶セルCから信号を取出す際に、その信号線の
浮遊容9等に残留電荷があると、これによっても信号が
劣化され、長時間に一日っ°ζ静止画表示を行うことが
できなくなってしまう。
浮遊容9等に残留電荷があると、これによっても信号が
劣化され、長時間に一日っ°ζ静止画表示を行うことが
できなくなってしまう。
従来の装置は上述のように構成されていた。このため従
来の装置では、構成が複雑になったり長時間に亘って除
重画像を表示すると画質が極めて劣化されてしまうなど
の問題点があった。
来の装置では、構成が複雑になったり長時間に亘って除
重画像を表示すると画質が極めて劣化されてしまうなど
の問題点があった。
本発明は、水平画素数に等しい数の列線L1゜L2 ・
・・Lmにそれぞれ水平画素クロックによって順次形成
される第1の画素スイッチ信号にてオン駆動される第1
の水平スイッチ素子MA工〜Mへ□を介して映像信号を
供給し、水平走査線数に等しい数の行線Gl、G2 ・
・・Onに水平走査クロックによって順次形成される走
査線スイッチ信号を供給し、上記各列線と行線の交点に
それぞれ上記走査線スイッチ信号にてオン駆動される画
素スイッチ素子Mx1. MR2・・・Mnn+を設け
、これらのI!!il素スイッチ素子を介して上記列線
に供給される上記映像信号をそれぞれが1画素を構成す
る液晶表示セルCXi l C12・・・Cnmに供給
するようにした液晶ディスプレイ装置において、上記各
列線に上記第1の画素スイッチ信号より早い位相の第2
の画素スイッチ信号にて駆動される第2の水平スイッチ
素子M81〜MBWlを接続し、この第2の水平スイッ
チ素子のオン期間に上記液晶表示セルに記憶された上記
映像信号を上記画素スイッチ素子を介して取り出し、こ
の取り出された信号を反転(14)及び所定のレベル範
囲ごとに正規化(15)し、この反転及び正規化された
信号を上記位相の早められた分遅延された位相で上記第
1の水平スイッチ素子を介して上記信号路に供給すると
共に、上記各列線に上記映像信号の水平ブランキング期
間ごとにオン駆動される第3のスイッチ素子MR1゜M
R2・・・MR,を介し°ζリセット電圧(3)を供給
するようにしたことを特徴とする液晶ディスプレイ装置
である。
・・Lmにそれぞれ水平画素クロックによって順次形成
される第1の画素スイッチ信号にてオン駆動される第1
の水平スイッチ素子MA工〜Mへ□を介して映像信号を
供給し、水平走査線数に等しい数の行線Gl、G2 ・
・・Onに水平走査クロックによって順次形成される走
査線スイッチ信号を供給し、上記各列線と行線の交点に
それぞれ上記走査線スイッチ信号にてオン駆動される画
素スイッチ素子Mx1. MR2・・・Mnn+を設け
、これらのI!!il素スイッチ素子を介して上記列線
に供給される上記映像信号をそれぞれが1画素を構成す
る液晶表示セルCXi l C12・・・Cnmに供給
するようにした液晶ディスプレイ装置において、上記各
列線に上記第1の画素スイッチ信号より早い位相の第2
の画素スイッチ信号にて駆動される第2の水平スイッチ
素子M81〜MBWlを接続し、この第2の水平スイッ
チ素子のオン期間に上記液晶表示セルに記憶された上記
映像信号を上記画素スイッチ素子を介して取り出し、こ
の取り出された信号を反転(14)及び所定のレベル範
囲ごとに正規化(15)し、この反転及び正規化された
信号を上記位相の早められた分遅延された位相で上記第
1の水平スイッチ素子を介して上記信号路に供給すると
共に、上記各列線に上記映像信号の水平ブランキング期
間ごとにオン駆動される第3のスイッチ素子MR1゜M
R2・・・MR,を介し°ζリセット電圧(3)を供給
するようにしたことを特徴とする液晶ディスプレイ装置
である。
この装置によれば、液晶セルCから取出された信号が同
じ液晶セルCに戻されるので、画像のずれ等が生じるこ
とがなく、特別な走査等が不要で、駆動回路等は従来の
ものがそのまま使用できる。
じ液晶セルCに戻されるので、画像のずれ等が生じるこ
とがなく、特別な走査等が不要で、駆動回路等は従来の
ものがそのまま使用できる。
また信号の正規化及び信号線の電位のリセットを行って
いるので、これらによって画質が劣化することがなく、
長時間に亘って良好な静1ヒ画表ボを行うことができる
。
いるので、これらによって画質が劣化することがなく、
長時間に亘って良好な静1ヒ画表ボを行うことができる
。
第1図において、上述のスイッチング素子M1〜Mmが
第1のスイッチング素子MA□〜MA、、lとされると
共に同等の第2のスイッチング素子MBI〜MBイが設
けられる。また上述のシフトレジスタ(2)と同じくm
段のシフトレジスタ(20)が設けられ、このシフトレ
ジスタ(20)にクロック信号中IHIΦ2Hが供給さ
れる。そしてこのシフトレジスタ(20)の各出力端子
からの画素スイッチ信号φ清。
第1のスイッチング素子MA□〜MA、、lとされると
共に同等の第2のスイッチング素子MBI〜MBイが設
けられる。また上述のシフトレジスタ(2)と同じくm
段のシフトレジスタ(20)が設けられ、このシフトレ
ジスタ(20)にクロック信号中IHIΦ2Hが供給さ
れる。そしてこのシフトレジスタ(20)の各出力端子
からの画素スイッチ信号φ清。
φH’2・・・φ晶がスイッチング素子MB□〜!VI
Bmの各制御端子に供給される。またシフトレジスタ(
2)には映像信号の水平同期に関連したスタートパルス
φ8が供給されると共に、シフトレジスタ(20)には
パルスφ8より早い位相のスタートパルスφ′8が供給
される。そして入力端子(1)はiln當表ポ/静止画
表示切換スイッチ(11)の通常表示側接点Nを通じて
、スイッチング素子MA工〜MA、に接続される。また
スイッチング素子MBl〜MB、llの接続中点がアン
プ(12)に接続され、このアンプ(12)の出力端に
コンデンサ(13)が接続され、この出力端が反転回路
(14)を通じて正規化回路(ノーマライザ) (1
5)に接続される。そしてこの正規化回路(15)の出
力端が切換スイッチ(11)の静止画表示側接点Sに接
続される。さらに各信号ラインし1〜Lmにそれぞれス
イッチング素子MR□。
Bmの各制御端子に供給される。またシフトレジスタ(
2)には映像信号の水平同期に関連したスタートパルス
φ8が供給されると共に、シフトレジスタ(20)には
パルスφ8より早い位相のスタートパルスφ′8が供給
される。そして入力端子(1)はiln當表ポ/静止画
表示切換スイッチ(11)の通常表示側接点Nを通じて
、スイッチング素子MA工〜MA、に接続される。また
スイッチング素子MBl〜MB、llの接続中点がアン
プ(12)に接続され、このアンプ(12)の出力端に
コンデンサ(13)が接続され、この出力端が反転回路
(14)を通じて正規化回路(ノーマライザ) (1
5)に接続される。そしてこの正規化回路(15)の出
力端が切換スイッチ(11)の静止画表示側接点Sに接
続される。さらに各信号ラインし1〜Lmにそれぞれス
イッチング素子MR□。
MR2・・・MRmが接続され、このスイッチング素子
MRI〜M、を通じて所定の電圧源、例えばターゲット
端子(3)に接続される。
MRI〜M、を通じて所定の電圧源、例えばターゲット
端子(3)に接続される。
そしてこの装置におい°(、スイッチング素子MA1〜
MA、llのゲート端子には、第2図のA、Bに示すよ
うなりロック信号ΦIH1Φ2H及びCに示ずようなス
タートパルスφ8によって形成されるDに示すような画
素スイッチ信号φH1〜φHmが供給されると共に、ス
イッチング素子M81〜MBITlのゲート端子には、
例えば第2図のEにボずようなスタートパルスφ′Sに
よっ”ζ形成されるFに示すような画素スイッチ信号φ
H′1〜φH−が供給される。
MA、llのゲート端子には、第2図のA、Bに示すよ
うなりロック信号ΦIH1Φ2H及びCに示ずようなス
タートパルスφ8によって形成されるDに示すような画
素スイッチ信号φH1〜φHmが供給されると共に、ス
イッチング素子M81〜MBITlのゲート端子には、
例えば第2図のEにボずようなスタートパルスφ′Sに
よっ”ζ形成されるFに示すような画素スイッチ信号φ
H′1〜φH−が供給される。
これによって、例えば画素スイッチ信号φMLの位相に
おいて同相の画素スイッチ信号φH′、によってライン
L3に対応する液晶セルCの信号が取出され、この信号
がアンプ(12)を通じてコンデンサ(13)に蓄積さ
れ、反転回路(14)、正規化回路(15)を通じてτ
時間後の1!!ii#スイッチ信号φH3の位相で同じ
液晶セルCに書込まれる。ごこて液晶セルCからの信号
の電位をVgとし、コンデンサ(13)の容量をCSと
すると、アンプ(12)の容量をCpとして、コンデン
サ(13)のホット側反転回路(14)の利得を−Aと
すると、この反転となる。そこでこの電位がv//、=
、、となるように−Aの値を定めることにより、液晶
セルCには反転された同じ信号が再四込されることにな
り、交流駆動による静止画表示が行われる。
おいて同相の画素スイッチ信号φH′、によってライン
L3に対応する液晶セルCの信号が取出され、この信号
がアンプ(12)を通じてコンデンサ(13)に蓄積さ
れ、反転回路(14)、正規化回路(15)を通じてτ
時間後の1!!ii#スイッチ信号φH3の位相で同じ
液晶セルCに書込まれる。ごこて液晶セルCからの信号
の電位をVgとし、コンデンサ(13)の容量をCSと
すると、アンプ(12)の容量をCpとして、コンデン
サ(13)のホット側反転回路(14)の利得を−Aと
すると、この反転となる。そこでこの電位がv//、=
、、となるように−Aの値を定めることにより、液晶
セルCには反転された同じ信号が再四込されることにな
り、交流駆動による静止画表示が行われる。
しかしながらこの場合に、−Aの値を上述の要領で完全
に定めるのは不可能である。そこで正規化回路(15)
が設けられる。すなわちこの正規化回路(15)の入出
力特性は第3図に示す通りであって、これを設けること
により−Aの値に多少の誤差があっても、常に出力信号
(再書込信号)を一定の値にすることができる。
に定めるのは不可能である。そこで正規化回路(15)
が設けられる。すなわちこの正規化回路(15)の入出
力特性は第3図に示す通りであって、これを設けること
により−Aの値に多少の誤差があっても、常に出力信号
(再書込信号)を一定の値にすることができる。
さらにスイッチング素′子MR□〜MRF11のゲート
端子には水平ブランキング信号φHB LKが供給され
る。
端子には水平ブランキング信号φHB LKが供給され
る。
このため各信号ラインL1〜Lmば水平ブランキングご
とにターゲット電圧にリセットされる。このため各信号
ラインに残留した信号がリセットされ、液晶セルCの信
号を取出す際に不要信号が混入されることがなくなる。
とにターゲット電圧にリセットされる。このため各信号
ラインに残留した信号がリセットされ、液晶セルCの信
号を取出す際に不要信号が混入されることがなくなる。
こうして静止画の表示が行われるわけであるが、上述の
装置によれば構成が極めて簡単であると共に、長時間に
亘って表示を行っても信号が劣化されることがなり、富
に良好な静止画表示を行うことができる。
装置によれば構成が極めて簡単であると共に、長時間に
亘って表示を行っても信号が劣化されることがなり、富
に良好な静止画表示を行うことができる。
なお上述の装置において、読出しから書込までの遅れ時
間ではクロック信号Φ11(1Φ2Hの周期で規制され
ているが、シフトレジスタ(21(20)に供給される
クロック信号の位相を任意に定めることによって、より
細かい遅延時間の設定を行うこともできる。
間ではクロック信号Φ11(1Φ2Hの周期で規制され
ているが、シフトレジスタ(21(20)に供給される
クロック信号の位相を任意に定めることによって、より
細かい遅延時間の設定を行うこともできる。
また上述の装置において、正規化回路(15)は逐時1
ii!li素クロツク以下の時間で[E規化処理を行う
必要があるが、正規化の分解能を上げる場合などで処理
の時間が間に合わない場合には例えばt1S4図のよう
にすることもできる。ヌ1は表示部を除いて示しである
。また第5図はフローチャートをポす。
ii!li素クロツク以下の時間で[E規化処理を行う
必要があるが、正規化の分解能を上げる場合などで処理
の時間が間に合わない場合には例えばt1S4図のよう
にすることもできる。ヌ1は表示部を除いて示しである
。また第5図はフローチャートをポす。
ずなわぢごの図において、例えばAに示す水平スイッチ
信号のφH’1の位相でラインL1に接続された液晶セ
ルCから続出された信号は、Bに不すサンプリングパル
スPaでサンプルホールド(SH)回路(31a )に
ホールドされ、已に示すスイッチ信号φaの期間にスイ
ッチング素子M2を通じて正規化回路(15a )に供
給される。そして2画素クロック期間かけて正規化され
た信号はHに示すスイッチ信号φiの期間にスイッチン
グ素子M≦を通じて、Kに示すサンプルパルスPKでサ
ンプルホールド回路(32a )にホールドされ、Nに
示す水平スイッチ信号φH1の位相でラインL1に接続
された液晶セルCに書込まれる。以下同様の動作が1画
素クロ7りごとにサフィックスb、 cを付した回路
で行われ、3画素クロックごとにサフィックスaの回路
に戻って繰返される。従ってこの装置によれば、第1図
の装置の2倍の処理時間を設定することが可能になる。
信号のφH’1の位相でラインL1に接続された液晶セ
ルCから続出された信号は、Bに不すサンプリングパル
スPaでサンプルホールド(SH)回路(31a )に
ホールドされ、已に示すスイッチ信号φaの期間にスイ
ッチング素子M2を通じて正規化回路(15a )に供
給される。そして2画素クロック期間かけて正規化され
た信号はHに示すスイッチ信号φiの期間にスイッチン
グ素子M≦を通じて、Kに示すサンプルパルスPKでサ
ンプルホールド回路(32a )にホールドされ、Nに
示す水平スイッチ信号φH1の位相でラインL1に接続
された液晶セルCに書込まれる。以下同様の動作が1画
素クロ7りごとにサフィックスb、 cを付した回路
で行われ、3画素クロックごとにサフィックスaの回路
に戻って繰返される。従ってこの装置によれば、第1図
の装置の2倍の処理時間を設定することが可能になる。
なおこの装置は、アモルファスシリコン、ポリシリコン
、シリコンオンサファイア、有機半導体等のTPTを用
いたアクティブマトリクスによる液晶ディスプレイ装置
に通用できる。
、シリコンオンサファイア、有機半導体等のTPTを用
いたアクティブマトリクスによる液晶ディスプレイ装置
に通用できる。
また上述のシフトレジスタ+2) 、 (4) 、
(20)は装置を構成するtCの外部に設けてもよい。
(20)は装置を構成するtCの外部に設けてもよい。
さらに表示は点順次、線順次のいずれにも通用口J能で
ある。
ある。
本発明によれば、液晶セルCから取出された信号が同じ
液晶セルCに戻されるので、画像のずれ等が生じること
がなく、特別な走査等が不要で、駆動回路等は従来のも
のがそのまま使用できる。
液晶セルCに戻されるので、画像のずれ等が生じること
がなく、特別な走査等が不要で、駆動回路等は従来のも
のがそのまま使用できる。
また信号の正規化及び信号線の電位のリセットを行って
いるので、これらによって画質が劣化することがなく、
長時間に亘って良好な静止画表示を行うことができるよ
うになった。
いるので、これらによって画質が劣化することがなく、
長時間に亘って良好な静止画表示を行うことができるよ
うになった。
第1図は本発明の一例の構成図、第2図〜第5図はその
説明のための図、第6図、第7図は従来の装置の説明の
だめの図である。 L1〜Lmは垂直信号ライン、01〜Gnはゲート線、
M L 〜M ml M !1 ”” M n m
l M Al 〜M /vl11M81〜MBI、l
はスイッチング素子、011〜CnII+は液晶表示セ
ル、+21(41(20)はシフトレジスタ、(14)
は反転回路、(15)はIF規化回路である。 へ
説明のための図、第6図、第7図は従来の装置の説明の
だめの図である。 L1〜Lmは垂直信号ライン、01〜Gnはゲート線、
M L 〜M ml M !1 ”” M n m
l M Al 〜M /vl11M81〜MBI、l
はスイッチング素子、011〜CnII+は液晶表示セ
ル、+21(41(20)はシフトレジスタ、(14)
は反転回路、(15)はIF規化回路である。 へ
Claims (1)
- 水平画素数に等しい数の列線にそれぞれ水平画素クロッ
クによって順次形成される第1の画素スイッチ信号にて
オン駆動される第1の水平スイッチ素子を介して映像信
号を供給し、水平走査線数に等しい数の行線に水平走査
クロックによって順次形成される走査線スイッチ信号を
供給し、上記各列線と行線の交点にそれぞれ上記走査線
スイッチ信号にてオン駆動される画素スイッチ素子を設
け、これらの画素スイッチ素子を介して上記列線に供給
される上記映像信号をそれぞれが1画素を構成する液晶
表示セルに供給するようにした液晶ディスプレイ装置に
おいて、上記各列線に上記第1の画素スイッチ信号より
早い位相の第2の画素スイッチ信号にて駆動される第2
の水平スイッチ素子を接続し、この第2の水平スイッチ
素子のオン期間に上記液晶表示セルに記憶された上記映
像信号を上記画素スイッチ素子を介して取り出し、この
取り出された信号を反転及び所定のレベル範囲ごとに正
規化し、この反転及び正規化された信号を上記位相の早
められた分遅延された位相で上記第1の水平スイッチ素
子を介して上記信号路に供給すると共に、上記各列線に
上記映像信号の水平ブランキング期間ごとにオン駆動さ
れる第3のスイッチ素子を介してリセット電圧を供給す
るようにしたことを特徴とする液晶ディスプレイ装置。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59190783A JPH0668672B2 (ja) | 1984-09-12 | 1984-09-12 | 液晶デイスプレイ装置 |
EP85904667A EP0192784B1 (en) | 1984-09-12 | 1985-09-12 | Liquid crystal display device |
KR1019860700255A KR940000599B1 (ko) | 1984-09-12 | 1985-09-12 | 액정 디스플레이 장치 |
DE8585904667T DE3581192D1 (de) | 1984-09-12 | 1985-09-12 | Fluessigkristall-anzeigeanordnung. |
US06/871,427 US4803480A (en) | 1984-09-12 | 1985-09-12 | Liquid crystal display apparatus |
PCT/JP1985/000508 WO1986001926A1 (en) | 1984-09-12 | 1985-09-12 | Liquid crystal display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59190783A JPH0668672B2 (ja) | 1984-09-12 | 1984-09-12 | 液晶デイスプレイ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6167894A true JPS6167894A (ja) | 1986-04-08 |
JPH0668672B2 JPH0668672B2 (ja) | 1994-08-31 |
Family
ID=16263659
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59190783A Expired - Lifetime JPH0668672B2 (ja) | 1984-09-12 | 1984-09-12 | 液晶デイスプレイ装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US4803480A (ja) |
EP (1) | EP0192784B1 (ja) |
JP (1) | JPH0668672B2 (ja) |
KR (1) | KR940000599B1 (ja) |
DE (1) | DE3581192D1 (ja) |
WO (1) | WO1986001926A1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6341829A (ja) * | 1986-08-07 | 1988-02-23 | Seiko Epson Corp | 液晶表示装置及びその駆動方法 |
JPH01140198A (ja) * | 1987-11-26 | 1989-06-01 | Canon Inc | 表示装置及びその駆動制御装置並びに表示方法 |
JP2009086603A (ja) * | 2007-10-03 | 2009-04-23 | Seiko Epson Corp | 制御方法、制御装置、表示体および情報表示装置 |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL8601804A (nl) * | 1986-07-10 | 1988-02-01 | Philips Nv | Werkwijze voor het besturen van een weergeefinrichting en een weergeefinrichting geschikt voor een dergelijke werkwijze. |
JPS6437585A (en) * | 1987-08-04 | 1989-02-08 | Nippon Telegraph & Telephone | Active matrix type display device |
US6091392A (en) * | 1987-11-10 | 2000-07-18 | Seiko Epson Corporation | Passive matrix LCD with drive circuits at both ends of the scan electrode applying equal amplitude voltage waveforms simultaneously to each end |
US5248963A (en) * | 1987-12-25 | 1993-09-28 | Hosiden Electronics Co., Ltd. | Method and circuit for erasing a liquid crystal display |
US4922240A (en) * | 1987-12-29 | 1990-05-01 | North American Philips Corp. | Thin film active matrix and addressing circuitry therefor |
JP2767858B2 (ja) * | 1989-02-09 | 1998-06-18 | ソニー株式会社 | 液晶ディスプレイ装置 |
US5105288A (en) * | 1989-10-18 | 1992-04-14 | Matsushita Electronics Corporation | Liquid crystal display apparatus with the application of black level signal for suppressing light leakage |
DE69224959T2 (de) * | 1991-11-07 | 1998-08-13 | Canon Kk | Flüssigkristallvorrichtung und Steuerverfahren dafür |
EP0601869B1 (en) * | 1992-12-10 | 1999-09-15 | Sharp Kabushiki Kaisha | Flat type display device and assembling method therefor |
JP3173200B2 (ja) * | 1992-12-25 | 2001-06-04 | ソニー株式会社 | アクティブマトリクス型液晶表示装置 |
DE19540146B4 (de) * | 1994-10-27 | 2012-06-21 | Nec Corp. | Flüssigkristallanzeige vom aktiven Matrixtyp mit Treibern für Multimedia-Anwendungen und Ansteuerverfahren dafür |
JP3734537B2 (ja) * | 1995-09-19 | 2006-01-11 | シャープ株式会社 | アクティブマトリクス型液晶表示装置及びその駆動方法 |
US6011530A (en) * | 1996-04-12 | 2000-01-04 | Frontec Incorporated | Liquid crystal display |
JPH1062811A (ja) * | 1996-08-20 | 1998-03-06 | Toshiba Corp | 液晶表示素子及び大型液晶表示素子並びに液晶表示素子の駆動方法 |
JP3496431B2 (ja) * | 1997-02-03 | 2004-02-09 | カシオ計算機株式会社 | 表示装置及びその駆動方法 |
JP2001500994A (ja) * | 1997-07-22 | 2001-01-23 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 表示装置 |
TW428158B (en) * | 1998-02-24 | 2001-04-01 | Nippon Electric Co | Method and device for driving liquid crystal display element |
US6806862B1 (en) * | 1998-10-27 | 2004-10-19 | Fujitsu Display Technologies Corporation | Liquid crystal display device |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2042238B (en) * | 1979-02-14 | 1982-12-08 | Matsushita Electric Ind Co Ltd | Drive circuit for a liquid crystal display panel |
JPS56104387A (en) * | 1980-01-22 | 1981-08-20 | Citizen Watch Co Ltd | Display unit |
JPS57204592A (en) * | 1981-06-11 | 1982-12-15 | Sony Corp | Two-dimensional address device |
JPS58186796A (ja) * | 1982-04-26 | 1983-10-31 | 社団法人日本電子工業振興協会 | 液晶表示装置およびその駆動方法 |
JPS5924892A (ja) * | 1982-08-03 | 1984-02-08 | 日本電信電話株式会社 | 液晶表示装置 |
JPS5961818A (ja) * | 1982-10-01 | 1984-04-09 | Seiko Epson Corp | 液晶表示装置 |
-
1984
- 1984-09-12 JP JP59190783A patent/JPH0668672B2/ja not_active Expired - Lifetime
-
1985
- 1985-09-12 US US06/871,427 patent/US4803480A/en not_active Expired - Lifetime
- 1985-09-12 WO PCT/JP1985/000508 patent/WO1986001926A1/ja active IP Right Grant
- 1985-09-12 DE DE8585904667T patent/DE3581192D1/de not_active Expired - Lifetime
- 1985-09-12 KR KR1019860700255A patent/KR940000599B1/ko not_active IP Right Cessation
- 1985-09-12 EP EP85904667A patent/EP0192784B1/en not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6341829A (ja) * | 1986-08-07 | 1988-02-23 | Seiko Epson Corp | 液晶表示装置及びその駆動方法 |
JPH01140198A (ja) * | 1987-11-26 | 1989-06-01 | Canon Inc | 表示装置及びその駆動制御装置並びに表示方法 |
JP2009086603A (ja) * | 2007-10-03 | 2009-04-23 | Seiko Epson Corp | 制御方法、制御装置、表示体および情報表示装置 |
Also Published As
Publication number | Publication date |
---|---|
WO1986001926A1 (en) | 1986-03-27 |
KR940000599B1 (ko) | 1994-01-26 |
EP0192784A1 (en) | 1986-09-03 |
KR880700380A (ko) | 1988-03-15 |
EP0192784A4 (en) | 1988-01-21 |
JPH0668672B2 (ja) | 1994-08-31 |
EP0192784B1 (en) | 1990-12-27 |
DE3581192D1 (de) | 1991-02-07 |
US4803480A (en) | 1989-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6167894A (ja) | 液晶デイスプレイ装置 | |
EP0957491B1 (en) | Bi-directional shift register without stage to stage signal attenuation suitable as driving circuit for a display device and associated image sensing apparatus | |
JP3133216B2 (ja) | 液晶表示装置及びその駆動方法 | |
KR0168477B1 (ko) | 화소에 대한 표시 데이타의 기입을 제어하는 액티브 매트릭스형 화상 표시 장치 | |
JP2783412B2 (ja) | マトリクス表示装置 | |
JPH02209091A (ja) | 液晶ディスプレイ装置 | |
JPH07118795B2 (ja) | 液晶ディスプレイ装置の駆動方法 | |
US5883608A (en) | Inverted signal generation circuit for display device, and display apparatus using the same | |
JPH07199149A (ja) | 画像表示装置及びその駆動方法 | |
US6924785B1 (en) | Method and apparatus for displaying data on a matrix display with an alternating order of scanning in adjacent groups of columns | |
JPH07199154A (ja) | 液晶表示装置 | |
JPH084330B2 (ja) | 液晶ディスプレイ装置 | |
JPH03167977A (ja) | 液晶ディスプレイ装置 | |
JPH0450708Y2 (ja) | ||
JP3376088B2 (ja) | アクティブマトリックス液晶表示装置とその駆動方法 | |
JP3311224B2 (ja) | 表示素子用反転信号生成回路とそれを用いた表示装置 | |
JP2874190B2 (ja) | 液晶ディスプレイ装置 | |
JPH0614720B2 (ja) | 液晶デイスプレイ装置 | |
JPH0219456B2 (ja) | ||
JPH0830242A (ja) | 液晶駆動装置 | |
JPS604992A (ja) | 画像表示装置の駆動方法 | |
JPH0239686A (ja) | 液晶ディスプレイ装置 | |
JPS6286979A (ja) | 信号積分形プリアンプ | |
JPS61250693A (ja) | 液晶デイスプレイ装置 | |
JPH0693167B2 (ja) | 液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |