JPH07199154A - 液晶表示装置 - Google Patents

Abstract

(57)【要約】 【目的】 順次走査と飛び越し走査に対応した走査を、
コントロール信号を切り換えることで容易に対応するこ
とができる液晶表示装置を実現する。 【構成】 液晶表示装置２０は、ガラス基板２１上に、
奇数走査ラインＳＬ１，ＳＬ３〜ＳＬ2n-1及び偶数走査
ラインＳＬ２，ＳＬ４〜ＳＬ2nと、データラインＤＬ１
〜ＤＬｎ、それら各交点にスイッチング素子としてのＴ
ＦＴ素子２２と画素容量２３とをマトリックス状に配置
し、奇数走査ラインＳＬ１，ＳＬ３〜ＳＬ2n-1は、バッ
ファ２４及び奇数走査ラインシフトレジスタ２５からな
る奇数ゲートラインドライバ２６に、偶数走査ラインＳ
Ｌ２，ＳＬ４〜ＳＬ2nは、バッファ２７及び偶数走査ラ
インシフトレジスタ２８からなる偶数ゲートラインドラ
イバ２９にそれぞれ接続し、走査ラインのうち奇数走査
ラインＳＬ１，ＳＬ３〜ＳＬ2n-1を駆動する奇数ゲート
ラインドライバ２６と、走査ラインのうち偶数走査ライ
ンＳＬ２，ＳＬ４〜ＳＬ2nを駆動する偶数ゲートライン
ドライバ２９とを所定のタイミングで制御する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、液晶プロジェクタ、液
晶テレビ等に用いられる液晶表示装置に係り、詳細に
は、駆動回路一体型のアクティブマトリックスパネルを
用いた液晶表示装置に関する。

【０００２】

【従来の技術】アクティブマトリクス型表示（active m
atrix display）方式では、各画素に非線形能動素子を
配置することによって余分な信号の干渉を排除し、高画
質を実現することができる。

【０００３】従来、表示装置、特に、液晶表示パネルを
用いた表示装置は、図５に白黒テレビの表示装置を示す
ように、ｍ行ｎ列に配列された走査ライン１とデータラ
イン２の各交点にスイッチング素子３と画素容量４とを
マトリックス状に配置し、各走査ライン１をバッファ５
を介して走査側シフトレジスタ６に、各データライン２
をトランスファーゲート回路７を介してデータ側シフト
レジスタ及びインバータ８に、それぞれ接続している。
上記バッファ５及びシフトレジスタ６は、ゲートドライ
バ９を構成し、トランスファーゲート回路７、データ側
シフトレジスタ及びインバータ８は、ドレインドライバ
１０を構成する。

【０００４】このアクティブマトリクス表示方式では、
片方の電極基板の内向面にマトリクス電極と、複数の画
素容量（画素電極）４と、この画素容量４毎にスイッチ
ング素子として、例えばＴＦＴ（thin film transisto
r）素子を配置して、スイッチング素子をマトリクス駆
動し、スイッチング素子３を介してそれぞれの画素容量
４をスイッチする。

【０００５】シフトレジスタ６には、垂直同期信号φV
及びデータ転送クロックとなる垂直用クロック信号ＣＫ
が入力され、シフトレジスタ６は、バッファ５を介して
各走査ライン１に順次走査信号Ｇ１〜Ｇｎを出力し、こ
の走査信号Ｇ１〜Ｇｎは、１水平走査期間（６３５μ
ｓ）、すなわち１Ｈ期間で、順次ハイレベルになること
により、各走査ライン１に接続されているスイッチング
素子３をオンさせて、当該走査ライン１に接続されてい
る画素を順次選択駆動する。

【０００６】また、シフトレジスタ及びインバータ８に
は、水平同期信号φH及び水平用クロック信号ＣPHが入
力され、シフトレジスタ及びインバータ８は、各データ
ライン２に接続されたトランスファーゲート回路７に駆
動信号Ｓ１〜Ｓｎを出力して、順次トランスファーゲー
ト回路７をオンし、各トランスファーゲート回路７に
は、映像信号が入力されている。したがって、各トラン
スファーゲート回路７は、データ側シフトレジスタ６か
ら入力される駆動信号Ｓ１〜Ｓｎにより順次オンされる
ことにより、映像信号を当該オンしたトランスファーゲ
ート回路７の接続されているデータライン２に供給し、
当該データライン２を充電する。そして、この映像信号
は、そのとき選択されている走査ライン１に接続されて
いるスイッチング素子３を介して、当該走査ライン１に
接続されている画素容量４に印加される。

【０００７】そして、この各トランスファーゲート回路
７がオンして全てのトランスファーゲート回路７がオン
し終わる期間は、映像信号の有効映像信号期間ｔeff
（５２μｓ）である。したがって、一つのトランスファ
ーゲート回路７がオンしている期間は、駆動信号Ｓ１〜
Ｓｎがハイの期間であり、有効映像信号期間ｔeff を列
数、すなわち、データライン２の本数ｎで割った期間以
下である。

【０００８】上記図６に示すように、従来の駆動回路一
体型のアクティブマトリックスＬＣＤパネル駆動回路部
の回路構成では、ドレインドライバ１０は、例えばフリ
ップフロップ回路をカスケードに接続してシフトレジス
タを構成し、各段の出力信号をインバータを通して増幅
してトランスファーゲート回路７を駆動する。このトラ
ンスファーゲート回路７のスイッチ機能により所望の映
像信号をドレインラインに供給する。

【０００９】同様に、ゲートドライバ９は、フリップフ
ロップ回路をカスケードに接続してシフトレジスタを構
成し、各段の出力信号をインバータを通して増幅してゲ
ートラインを駆動する。

【００１０】

【発明が解決しようとする課題】しかしながら、このよ
うな従来の表示装置にあっては、データ側の駆動を１つ
のデータ側シフトレジスタからの駆動信号により、各デ
ータラインに設けられたスイッチング素子を順次オンす
ることにより行なっていたため、ＮＴＳＣ信号を表示す
る際に一般的に行なわれている奇数走査線と偶数走査線
の信号を同一ゲートラインにつながった画素に書き込む
方式には対応できるものの、飛び越し走査に対応する駆
動は困難であり、パネル外部のコントロール回路での信
号処理が不可欠であるという問題があった。また、その
信号処理回路は非常に複雑であった。

【００１１】そこで本発明は、順次走査と飛び越し走査
に対応した走査を、コントロール信号を切り換えること
で容易に対応することができる液晶表示装置を提供する
ことを目的としている。

【００１２】

【課題を解決するための手段】請求項１記載の発明は、
上記目的達成のため、基板上に形成された走査ラインと
データラインの各交点にスイッチング素子と画素容量を
マトリックス状に配置した液晶表示装置において、前記
基板上に、前記走査ラインのうち奇数走査ラインを駆動
する奇数ライン駆動回路と、前記走査ラインのうち偶数
走査ラインを駆動する偶数ライン駆動回路と、を設け、
前記奇数ライン駆動回路と前記偶数ライン駆動回路とを
所定のタイミングで駆動するようにしている。

【００１３】また、例えば請求項２に記載されているよ
うに、前記奇数ライン駆動回路と前記偶数ライン駆動回
路は、順次走査と飛び越し走査に対応する走査を可能に
する動作タイミングで駆動されるものであってもよい。

【００１４】

【作用】請求項１及び２の発明では、基板上に形成され
た走査ラインのうち奇数走査ラインを駆動する奇数ライ
ン駆動回路と、走査ラインのうち偶数走査ラインを駆動
する偶数ライン駆動回路とが設けられ、この奇数ライン
駆動回路と偶数ライン駆動回路が、順次走査と飛び越し
走査に対応する走査を可能にする動作タイミングで駆動
される。

【００１５】したがって、同一パネルで順次走査と飛び
越し走査に対応する走査を容易に得ることが可能にな
り、マルチメディアに対応した液晶表示装置を性能を落
とすことなく容易に実現することができる。

【００１６】

【実施例】以下、本発明を図面に基づいて説明する。

【００１７】図１〜図４は、本発明に係る液晶表示装置
の一実施例を示す図であり、本実施例は、液晶表示パネ
ルを用いた白黒テレビの表示装置に適用したものであ
る。

【００１８】図１は、本発明の液晶表示装置を適用した
白黒テレビの液晶表示装置２０の回路図であり、液晶表
示装置２０は、液晶表示パネルを用いたものである。

【００１９】図１において、液晶表示装置２０は、ガラ
ス基板２１上にｍ行ｎ列に配列された奇数走査ラインＧ
１，Ｇ３〜Ｇ2n-1及び偶数走査ラインＧ２，Ｇ４〜Ｇ2n
とデータラインＤＬ１〜ＤＬｎの各交点にスイッチング
素子としてのＴＦＴ素子２２と画素容量２３とがマトリ
ックス状に配置されている。

【００２０】各ＴＦＴ素子２２は、そのゲートがそれぞ
れ対応する奇数走査ラインＧ１，Ｇ３〜Ｇ2n-1と偶数走
査ラインＧ２，Ｇ４〜Ｇ2nとに接続されており、そのド
レインがそれぞれ対応するデータラインＤＬ１〜ＤＬｎ
に接続されている。また、各ＴＦＴ素子２２は、そのソ
ースに画素容量２３がそれぞれ接続されており、画素容
量２３の他方の電極には、基準電圧の供給されるコモン
ライン（図示せず。）が接続されている。

【００２１】上記奇数走査ラインＧ１，Ｇ３〜Ｇ2n-1
は、バッファ２４を介してガラス基板２１上に形成され
た奇数走査ラインシフトレジスタ２５の各出力端子に接
続されており、奇数走査ラインシフトレジスタ２５に
は、図外の制御回路から走査シフトクロック信号ＣPVと
走査側駆動信号φV が入力される。奇数走査ラインシフ
トレジスタ２５は、この走査シフトクロック信号ＣPV及
び走査側駆動信号φV に応じて各走査ラインＳＬ１〜Ｓ
Ｌｍに順次所定の走査信号Ｇ１〜Ｇｎを供給する。ま
た、バッファ２４は、図外の制御回路からの出力制御信
号ＯＥにより制御される。上記バッファ２４及び奇数走
査ラインシフトレジスタ２５は、奇数ゲートラインドラ
イバ２６を構成する。

【００２２】上記偶数走査ラインＧ２，Ｇ４〜Ｇ2nは、
バッファ２７を介してガラス基板２１上に形成された偶
数走査ラインシフトレジスタ２８の各出力端子に接続さ
れており、偶数走査ラインシフトレジスタ２８には、図
外の制御回路から走査シフトクロック信号ＣPVと走査側
駆動信号φV が入力される。偶数走査ラインシフトレジ
スタ２８は、この走査シフトクロック信号ＣPV及び走査
側駆動信号φV に応じて各走査ラインＳＬ１〜ＳＬｍに
順次所定の走査信号Ｇ１〜Ｇｎを供給する。また、バッ
ファ２７は、図外の制御回路からの出力制御信号ＯＥに
より制御される。上記バッファ２７及び偶数走査ライン
シフトレジスタ２８は、偶数ゲートラインドライバ２９
を構成する。

【００２３】このように、液晶表示装置２０は、ガラス
基板２１上に、走査ラインのうち奇数走査ラインＧ１，
Ｇ３〜Ｇ2n-1を駆動する奇数ゲートラインドライバ２６
と、走査ラインのうち偶数走査ラインＧ２，Ｇ４〜Ｇ2n
を駆動する偶数ゲートラインドライバ２９とを設け、奇
数ゲートラインドライバ２６及び偶数ゲートラインドラ
イバ２９を図２〜図４で後述するタイミングで制御す
る。

【００２４】上記各データラインＤＬ１〜ＤＬｎは、ト
ランスファーゲート回路３０を介して上記ガラス基板２
１上に形成されたデータ側シフトレジスタ及びインバー
タ３１に接続されている。

【００２５】トランスファーゲート回路３０は、例えば
ＴＦＴ（thin film transistor）で形成されたＰＭＯＳ
（Metal Oxide Semiconductor）とＮＭＯＳの抱き合せ
型のトランスファゲートで構成されている。トランスフ
ァーゲート回路３０、データ側シフトレジスタ及びイン
バータ８１は、ドレインドライバ３２を構成する。

【００２６】データ側シフトレジスタ及びインバータ３
１には、図外の制御回路から水平用クロック信号ＣPHと
水平同期信号φH が入力される。データ側シフトレジス
タ及びインバータ３１は、この水平用クロック信号ＣPH
と水平同期信号φHに応じて前記各スイッチングトラン
ジスタを順次駆動するための駆動信号を出力する。

【００２７】次に、本実施例の動作を説明する。

【００２８】図２は液晶表示装置２０の順次走査時のタ
イミングチャート、図３は飛び越し走査に対応した奇数
フレーム走査時のタイミングチャート、図４は飛び越し
走査に対応した偶数フレーム走査時のタイミングチャー
トである。

【００２９】まず、図２のタイミングチャートを参照し
ながら順次走査時の動作を説明する。

【００３０】奇数ゲートラインは、データ転送クロック
ＣＫの正相信号に対応して順次選択されていく。それに
対して偶数ゲートラインはデータ転送クロックＣＫの逆
相＊ＣＫ（＊は、反転信号を示す。以下同様。）に対応
していく。

【００３１】つまり、２ｎ−１段と２ｎ段のゲートライ
ン、２ｎ段と２ｎ＋１段のゲートラインはクロック周期
の半サイクルずつオーバーラップして選択されることに
なる。この時、データ転送クロックＣＫの半サイクルの
期間内に一走査線分の映像信号をデータラインドライバ
を通して供給すると、各ゲートラインが選択されている
期間のうち、後半の半サイクルの期間に供給された映像
信号が画素に確定した信号として保持されることにな
る。

【００３２】この場合、ドレインドライバ３２に入力さ
れるアナログ映像信号は、シフトレジスタ及びインバー
タ３１からの出力により開成されるトランスファゲート
回路３０を介して各ドレインラインＤＬ１〜ＤＬｍに供
給され、各ドレインラインＤＬ１〜ＤＬｍとガラス基板
２１間に形成される容量により保持される。そして、Ｔ
ＦＴ素子２２を介して画素容量２３に蓄積されるが、こ
の蓄積される電荷はＴＦＴ素子２２が開成するときの電
圧で確定する。従って、図２のタイミングチャートにお
いて各ゲートラインがクロック周期の半サイクルずつオ
ーバーラップしているが、各ゲートラインの閉成タイミ
ングはずれているのでデータが混信することはない。こ
の走査方法では、ゲートラインＧ１，Ｇ２，…，Ｇ2n-
1，Ｇ2nの順に走査されるから、いわゆる順次走査に相
当する。

【００３３】次に、図３及び図４のタイミングチャート
を参照しながら飛び越し走査時の動作を説明する。

【００３４】奇数フレームでは、奇数ゲートラインドラ
イバ２６と偶数ゲートラインドライバ２９とが同一駆動
される。すなわち、２ｎ−１段のゲートラインと２ｎ段
のゲートラインを同時に選択していく。この時、奇数走
査線に対応する映像信号をドレインドライバ３２を通し
て供給する。

【００３５】次いで、偶数フレームでは、奇数ゲートラ
インドライバと偶数ゲートラインドライバとをデータ転
送クロックＣＫの１サイクル分ずらして供給する。すな
わち、２ｎ段のゲートラインと２ｎ＋１段のゲートライ
ンを同時に選択していくことになる。この時、偶数走査
線に対応した映像信号をドレインドライバ３２を通して
供給する。

【００３６】つまり、この駆動方法では、奇数フレーム
では奇数走査線に対応する映像信号がゲートラインＧ１
とＧ２、Ｇ３とＧ４〜Ｇ2n-1とＧ2nに供給され、偶数フ
レームでは偶数走査線に対応する映像がゲートラインＧ
２とＧ３、Ｇ４とＧ５〜Ｇ2nとＧ2n+1に供給され、各画
素には奇数走査線の映像信号と偶数走査線の映像信号の
平均化された信号が１フィールド中に供給されることに
なるから、飛び越し走査に対応した走査方法となる。

【００３７】この時、画素には１フレームの周期に対応
して信号が供給されるので、従来の飛び越し走査に比較
するとフリッカーが生じにくく、画質の劣化がない。

【００３８】なお、奇数フレーム・偶数フレームに対応
して奇数ゲートラインドライバと偶数ゲートラインドラ
イバを交互に動作させれば、飛び越し走査も可能であ
る。

【００３９】以上説明したように、本実施例の液晶表示
装置２０は、ガラス基板２１上に、奇数走査ラインＳＬ
１，ＳＬ３〜ＳＬ2n-1及び偶数走査ラインＳＬ２，ＳＬ
４〜ＳＬ2nと、データラインＤＬ１〜ＤＬｎ、それら各
交点にスイッチング素子としてのＴＦＴ素子２２と画素
容量２３とをマトリックス状に配置し、奇数走査ライン
ＳＬ１，ＳＬ３〜ＳＬ2n-1は、バッファ２４及び奇数走
査ラインシフトレジスタ２５からなる奇数ゲートライン
ドライバ２６に、偶数走査ラインＳＬ２，ＳＬ４〜ＳＬ
2nは、バッファ２７及び偶数走査ラインシフトレジスタ
２８からなる偶数ゲートラインドライバ２９にそれぞれ
接続し、走査ラインのうち奇数走査ラインＳＬ１，ＳＬ
３〜ＳＬ2n-1を駆動する奇数ゲートラインドライバ２６
と、走査ラインのうち偶数走査ラインＳＬ２，ＳＬ４〜
ＳＬ2nを駆動する偶数ゲートラインドライバ２９とを図
２〜図４に示すタイミングで制御するようにしているの
で、同一パネルで順次走査と飛び越し走査に対応する走
査を容易に得ることができ、マルチメディアに対応した
液晶表示装置を性能を落とすことなく容易に実現するこ
とができる。

【００４０】その結果、パネル外部のコントロール回路
の複雑さを回避しつつマルチメディアに対応した液晶表
示装置が実現でき、信号処理回路が単純になるため設計
が容易になる効果がある。さらに、３種類の駆動方法を
用いることができ、より汎用な用途に適用できる。

【００４１】なお、本実施例では、図２〜図４に示すタ
イミングで奇数ゲートラインドライバ２６及偶数ゲート
ラインドライバ２９を駆動するようにしているが、奇数
走査ラインと偶数走査ラインとをそれぞれ独立に駆動で
きる手段を設けたものであればどのような構成及びタイ
ミングでもよいことは言うまでもない。

【００４２】また、本実施例は液晶表示装置をＴＦＴア
クティブマトリックスに適用しているが、これに限定さ
れるものではなく、液晶パネルの種類や枚数、配置等は
任意であり、例えばＭＩＭ（Metal Insulator Metal）
ダイオードを用いたアクティブマトリックス駆動のＬＣ
Ｄについても同様に変更可能であることは勿論である。

【００４３】さらに、ゲート信号発生回路を構成する回
路やマトリクス、ゲート数、その種類などは前述した実
施例に限られないことは言うまでもない。

【００４４】

【発明の効果】請求項１及び２の発明によれば、基板上
に、奇数走査ラインと偶数走査ラインとをそれぞれ独立
して駆動可能な回路を設けているので、同一パネルで順
次走査と飛び越し走査に対応する走査を容易に得ること
ができ、マルチメディアに対応した液晶表示装置を実現
することができる。

【図面の簡単な説明】

【図１】本発明に係る液晶表示装置の一実施例の回路構
成図である。

【図２】同実施例の液晶表示装置の順次走査時のタイミ
ングチャートである。

【図３】同実施例の液晶表示装置の飛び越し走査に対応
した奇数フレーム走査時のタイミングチャートである。

【図４】同実施例の液晶表示装置の飛び越し走査に対応
した偶数フレーム走査時のタイミングチャートである。

【図５】従来の液晶表示装置の回路構成図である。

【図６】従来の液晶表示装置のタイミングチャートであ
る。

【符号の説明】

２０ 液晶表示装置 ２１ ガラス基板 ２２ ＴＦＴ素子 ２３ 画素容量 ２４，２７ バッファ ２５，２８ シフトレジスタ ２６ 奇数ゲートラインドライバ ２９ 偶数ゲートラインドライバ ３０ トランスファーゲート回路 ３１ データ側シフトレジスタ及びインバータ ＳＬ１，ＳＬ３〜ＳＬ2n-1 奇数走査ライン ＳＬ２，ＳＬ４〜ＳＬ2n 偶数走査ライン

Claims (2)

【特許請求の範囲】
1. 【請求項１】 基板上に形成された走査ラインとデータ
   ラインの各交点にスイッチング素子と画素容量をマトリ
   ックス状に配置した液晶表示装置において、 前記基板上に、前記走査ラインのうち奇数走査ラインを
   駆動する奇数ライン駆動回路と、前記走査ラインのうち
   偶数走査ラインを駆動する偶数ライン駆動回路と、を設
   け、 前記奇数ライン駆動回路と前記偶数ライン駆動回路とを
   所定のタイミングで駆動するようにしたことを特徴とす
   る液晶表示装置。
2. 【請求項２】 前記奇数ライン駆動回路と前記偶数ライ
   ン駆動回路は、順次走査と飛び越し走査に対応する走査
   を可能にする動作タイミングで駆動されることを特徴と
   する請求項１記載の液晶表示装置。