JP2005018066A - 液晶表示装置及びその駆動方法 - Google Patents

Abstract

【課題】 データ駆動ＩＣの個数を減らし、コストを節減する。
【解決手段】 スイッチング素子を含む画素、スイッチング素子に連結され、奇数番目のゲート線及び偶数番目のゲート線が一対をなして第１ゲートオン信号及び第２ゲートオン信号を各々伝達するゲート線、スイッチング素子に連結され、データ電圧を伝達するデータ線を含む。スイッチング素子のうち、同一なデータ線の両側に各々連結されている第１スイッチング素子及び第２スイッチング素子は、奇数番目のゲート線及び偶数番目のゲート線に各々連結されている。映像データは、奇数番目のデータと偶数番目のデータとに分離された後、一定の時間の間隔で出力される。第１ゲートオン信号は第１スイッチング素子に印加され、第２ゲートオン信号は第２スイッチング素子に印加される。第１ゲートオン信号及び第２ゲートオン信号が所定の時間の間重畳する。
【選択図】 図５

Description

本発明は、液晶表示装置及びその駆動方法に関する。

一般的に、液晶表示装置は、二つの表示板及びその間に充填されている誘電率異方性を有する液晶層を含む。液晶層に電場を印加し、この電場の強さを調節して液晶層を通過する光の透過率を調節することによって、所望の画像を得る。このような液晶表示装置は、携帯が便利な平板表示装置（ＦＰＤ）の代表的なものであり、その中でも、薄膜トランジスタ（ＴＦＴ）をスイッチング素子として利用したＴＦＴ-ＬＣＤが主に利用されている。

ＴＦＴ-ＬＣＤは、行列状に配列されているスイッチング素子を含む複数の画素を含む。各画素は、スイッチング素子を通じて映像信号に該当するデータ電圧を選択的に受け入れる。ＴＦＴ-ＬＣＤはまた、スイッチング素子に連結された複数のゲート線及び複数のデータ線を含み、各ゲート線は、スイッチング素子を各々ターンオンさせるゲートオン電圧を伝達し、各データ線は、ターンオンされたスイッチング素子を通じて各画素にデータ電圧を伝達する。

このようなＴＦＴ-ＬＣＤは、ゲート線にゲートオン電圧を印加するゲート駆動部、データ線に画像信号を印加するデータ駆動部、及びこれらを制御する信号制御部を含む。

ゲート駆動部は、信号制御部からの垂直同期開始信号によってゲートオン電圧の出力を開始し、一列に配列されたゲート線に順にゲートオン電圧を印加する。

一方、このようなＴＦＴ-ＬＣＤにおいて、ＴＦＴの材料としては非晶質または多結晶シリコンが用いられている。

多結晶シリコンＴＦＴ-ＬＣＤは、電子移動度が高いため、駆動部をガラス基板に容易に集積することができるが、非晶質シリコン（a-Si）ＴＦＴ-ＬＣＤは、電子移動度が低いため、液晶表示板組立体には画素だけを備え、駆動ＩＣを別途に製作してガラス基板上に搭載して用いる。

例えば、ＸＧＡ級の解像度を実現しようとする場合、１０２４×３×７６８個のサブ画素を駆動しなければならないので、３８４チャンネルのデータ駆動ＩＣを８個及び２５６チャンネルのゲート駆動ＩＣを３個を用いたり、３８４チャンネルのデータ駆動ＩＣを４個及び２５６チャンネルのゲート駆動ＩＣを６個を用いることができる。ここで、後者の場合、ゲート線のピッチがデータ線のピッチの約３倍であるので、ゲート駆動部を構成するゲート駆動ＩＣを一側にだけ搭載することができず、両側に搭載して駆動するデュアルバンク駆動を実施する。

ここで、デュアルバンク駆動の場合、シングルバンク駆動と比べて、ゲート線が２倍に増加し、その分ゲート駆動部を構成するシフトレジスタのシフト速度も２倍にしなければならない問題点がある。特に、非晶質シリコンＴＦＴにゲート駆動部を集積する場合は、より大きな問題となる。

本発明が目的とする技術的課題は、前記のような問題点を解決すると同時に、データ駆動ＩＣの個数を減らして、コストを節減することができる方法を提供することにある。

前記のような技術的課題を達成するための本発明の一実施例による液晶表示装置は、行列状に配列されている複数のスイッチング素子を含む画素、複数のゲート線、及びデータ線を含む。前記複数のゲート線は、前記スイッチング素子に連結され、奇数番目のゲート線及び偶数番目のゲート線が一対をなして、第１ゲートオン信号及び第２ゲートオン信号を各々伝達する。前記データ線は、前記スイッチング素子に連結され、データ電圧を伝達する。ここで、前記スイッチング素子のうち、同一なデータ線の両側に各々連結されている第１スイッチング素子及び第２スイッチング素子は、前記奇数番目のゲート線及び偶数番目のゲート線に各々連結されている。また、信号制御部、ゲート駆動部、及びデータ駆動部をさらに含み、前記信号制御部は、外部から映像データを受信して二つのグループに分離した後、一定の時間の間隔で出力する。前記ゲート駆動部は、前記第１ゲートオン信号を前記第１スイッチング素子に印加する第１ゲート駆動部と、前記第２ゲートオン信号を前記第２スイッチング素子に印加する第２ゲート駆動部とを含む。前記データ駆動部は、前記データ線にデータ電圧を印加する。ここで、前記信号制御部は、前記映像データを奇数番目のデータ及び偶数番目のデータに分離することができる。

また、前記第１ゲートオン信号及び第２ゲートオン信号は、所定の時間の間重畳するが、前記所定の時間は１Ｈの半周期であるのが好ましい。

一方、前記信号制御部は、各々複数の信号からなる第１制御信号群及び第２制御信号群を含む制御信号を生成する。前記第１制御信号群は前記第１ゲート駆動部に印加され、次いで１/２Ｈが経過した後で、前記第２制御信号群が前記第２ゲート駆動部に印加されるのが好ましい。ここで、前記第１制御信号群及び第２制御信号群は、各々垂直同期開始信号ＳＴＶ及び複数のクロック信号を含み、前記複数のクロック信号は、第１クロック信号及び第２クロック信号を含む。前記第１クロック信号及び第２クロック信号の周期は２Ｈで、位相が互いに反対であるのが好ましい。

前記スイッチング素子は非晶質シリコンからなることができ、前記第１ゲート駆動部及び第２ゲート駆動部は、前記スイッチング素子と同一な基板上に形成されることができる。また、前記スイッチング素子が形成される時に同時に形成されるのが好ましい。

前記第１スイッチング素子及び第２スイッチング素子に印加される前記データ電圧の極性は互いに反対であるのが好ましい。

前記画素は、行列状に配列される赤色、緑色、及び青色画素を含み、同一な列に属する同一な色相の画素に含まれるスイッチング素子は、同一なゲート駆動部に連結されるのが好ましい。

本発明の他の実施例によれば、第１ゲートオン信号を伝達する奇数番目のゲート線及び第２ゲートオン信号を伝達する偶数番目のゲート線に各々連結された第１ゲート駆動部及び第２ゲート駆動部、データ電圧を伝達する複数のデータ線、前記データ線に連結され、両側に各々位置する複数の第１スイッチング素子及び第２スイッチング素子を含む液晶表示装置の駆動方法は、制御信号及び複数のクロック信号を各々前記第１ゲート駆動部にまず印加し、１水平周期（１Ｈ）の半周期後に前記第２ゲート駆動部に印加する段階、前記第１ゲートオン信号を前記第１スイッチング素子に供給し、１Ｈの半周期後に前記第２ゲートオン信号を前記第２スイッチング素子に供給する段階、そして該当するデータ電圧を前記第１スイッチング素子及び第２スイッチング素子に各々印加する段階を含み、前記第１ゲートオン信号及び第２ゲートオン信号は、各々１Ｈ期間の間印加される。この時、前記第１ゲートオン信号及び第２ゲートオン信号は所定の時間の間重畳し、前記所定の時間は１Ｈの半周期であるのが好ましい。

本発明によれば、ゲート駆動部４００L、４００Rは、１Ｈ期間の間にゲートオン電圧（Von）を印加し、データ駆動部５００は、１Ｈの後半の１/２Ｈの間にデータ電圧を画素に印加するので、多結晶ゲート駆動ＩＣに比べて相対的に遅いシフト速度を補完しながら、同一な速度でデータ電圧を画素に印加することができる。これにより、ゲート駆動部４００L、４００Rを画素のスイッチング素子であるＴＦＴと同時に形成し、同一な基板上に集積することができる。その結果、空間的な負担を減らす一方で、データ駆動ＩＣの数も半分に減らして、コストを節減することができる。

添付した図面を参考にして、本発明の実施例について、本発明の属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。

図面は、各種の層及び領域を明確に表現するために厚さを拡大して示している。明細書全体を通じて類似した部分については同一な図面符号を付けている。層、膜、領域、板などの部分が他の部分の“上に”あるとする時、これは他の部分の“すぐ上に”ある場合に限らず、その中間に更に他の部分がある場合も含む。逆に、ある部分が他の部分の“すぐ上に”あるとする時、これは中間に他の部分がない場合を意味する。

本発明の実施例による液晶表示装置について、図面を参照して詳細に説明する。

図１は、本発明の一実施例による液晶表示装置のブロック図であり、図２は、本発明の一実施例による液晶表示装置の二つの画素に対する等価回路図である。

図１のように、本発明の一実施例による液晶表示装置は、液晶表示板組立体３００、前記液晶表示板組立体に連結されたゲート駆動部４００L、４００R、データ駆動部５００、データ駆動部５００に連結された階調電圧生成部８００、そしてこれらを制御する信号制御部６００を含む。

液晶表示板組立体３００は、等価回路として見れば、複数の表示信号線G１-G２n、D１-Dmと、これに連結され、ほぼ行列状に配列された複数の画素Pxとを含む。

表示信号線G１-G２n、D１-Dmは、ゲート信号（走査信号ともいう。）を伝達する複数のゲート線G１-G２nと、データ信号を伝達するデータ信号線またはデータ線D１-Dmとを含む。ゲート線G１-G２nは、ほぼ行方向にのびて、互いにほぼ平行であり、データ線D１-Dmは、ほぼ列方向にのびて、互いにほぼ平行である。

各画素は、表示信号線G１-G２n、D１-Dmに連結されたスイッチング素子Q１、Q２と、これに連結された液晶蓄電器CLC及び維持蓄電器CSTとを含む。維持蓄電器は、必要に応じて省略することができる。

スイッチング素子Q１、Q２は、下部表示板１００に備えられており、非晶質シリコンからなる３端子素子である。スイッチング素子Q１、Q２の制御端子及び入力端子は、各々ゲート線G１-G２n及びデータ線D１-Dmに連結され、出力端子は、液晶蓄電器CLC及び維持蓄電器CSTに連結されている。また、スイッチング素子Q１、Q２は、一つのデータ線D１-Dmに対して左側及び右側に連結されている。さらに、スイッチング素子Q１、Q２は、奇数番目のゲート線G１、G３・・・G２n-１及び偶数番目のゲート線G２、G４・・・G２nに各々連結されている。

液晶蓄電器CLCは、下部表示板１００の画素電極１９０及び上部表示板２００の共通電極２７０を二つの端子とする。二つの電極１９０、２７０の間の液晶層３は誘電体として機能する。画素電極１９０は、スイッチング素子Q１に連結されている。共通電極２７０は、上部表示板２００の全面に形成され、共通電圧Vcomが印加される。図２とは異なって、共通電極２７０が下部表示板１００に備えられることもあり、この時には、二つの電極１９０、２７０が全て線形または棒形に形成される。

維持蓄電器CSTは、下部表示板１００に備えられた別個の信号線（図示せず）と画素電極１９０とが重なって形成され、この別個の信号線には、共通電圧Vcomなどの定められた電圧が印加される。しかし、維持蓄電器CSTは、画素電極１９０が絶縁体を媒介としてすぐ上の前段ゲート線と重なって形成されることもできる。

一方、色の表示を実現するためには、各画素が色相を表示しなければならないが、これは、画素電極１９０に対応する領域に赤色、緑色、または青色の色フィルター２３０を備えることによって可能となる。図２で、色フィルター２３０は、上部表示板２００の該当領域に形成されているが、これとは異なって、下部表示板１００の画素電極１９０上または下に形成することもできる。

液晶表示板組立体３００の二つの表示板１００、２００のうちの少なくとも一つの外側面には、光を偏光させる偏光子（図示せず）が付着されている。

階調電圧生成部８００は、画素の透過率に関連する二組の階調電圧を生成する。二組のうちの一組は、共通電圧Vcomに対してプラス値を有し、もう一組は、マイナス値を有する。

ゲート駆動部４００L、４００Rは、液晶表示板組立体３００の左側及び右側に配置され、奇数番目のゲート線G１、G３・・・G２n-１及び偶数番目のゲート線G２、G４・・・G２nに各々連結されており、外部からのゲートオン電圧（Von）とゲートオフ電圧（Voff）との組み合わせからなるゲート信号をゲート線G１-G２nに印加する。ゲート駆動部４００L、４００Rは、スイッチング素子と同じ基板上に、すなわち下部表示板１００上に形成されている。

データ駆動部５００は、液晶表示板組立体３００のデータ線D１-Dmに連結されて、階調電圧生成部８００からの階調電圧を選択してデータ信号として画素に印加する、通常複数の集積回路からなる。

信号制御部６００は、ゲート駆動部４００L、４００R及びデータ駆動部５００などの動作を制御する制御信号を生成して、各々該当する制御信号をゲート駆動部４００L、４００R及びデータ駆動部５００に提供する。

以下、このような液晶表示装置の表示動作について、さらに詳細に説明する。

信号制御部６００は、外部のグラフィック制御器（図示せず）からＲＧＢ映像信号（R、G、B）及びその表示を制御する入力制御信号、例えば垂直同期信号（Vsync）と水平同期信号（Hsync）、メーンクロック（MCLK）、データイネーブル信号（DE）などの提供を受ける。信号制御部６００は、入力制御信号に基づいてゲート制御信号（CONT１）及びデータ制御信号（CONT２）などを生成し、映像信号（R、G、B）を液晶表示板組立体３００の動作条件に合うように適切に処理した後、ゲート制御信号（CONT１）をゲート駆動部４００L、４００Rに送り出し、データ制御信号（CONT２）及び処理した映像信号（R´、G´、B´）をデータ駆動部５００に送り出す。

ゲート制御信号（CONT１）は、ゲートオンパルス（ゲートオン電圧の区間）の出力開始を指示する垂直同期開始信号（STV）、ゲートオンパルスの出力時期を制御するゲートクロック信号（CPV）、及びゲートオンパルスの幅を限定する出力イネーブル信号（OE）などを含む。

データ制御信号（CONT２）は、映像データ（R´、G´、B´）の入力開始を指示する水平同期開始信号（STH）、データ線D１-Dmに該当データ電圧の印加を指示するロード信号（LOAD）、共通電圧Vcomに対するデータ電圧の極性（以下、“共通電圧に対するデータ電圧の極性”を略して“データ電圧の極性”という）を反転させる反転信号（RVS）、及びデータクロック信号（HCLK）などを含む。

データ駆動部５００は、信号制御部６００からのデータ制御信号（CONT２）に応じて、一つの行の画素に対応する映像データ（R´、G´、B´）を順に受信し、階調電圧生成部８００からの階調電圧のうちの各映像データ（R´、G´、B´）に対応する階調電圧を選択することにより、映像データ（R´、G´、B´）を該当データ電圧に変換する。

ゲート駆動部４００L、４００Rは、信号制御部６００からのゲート制御信号（CONT１）に応じて、ゲートオン電圧（Von）をゲート線G１-G２nに印加し、このゲート線G１-G２nに連結されたスイッチング素子Q１、Q２をターンオンさせる。

一つのゲート線G１-G２nにゲートオン電圧（Von）が印加され、これに連結された一つの行のスイッチング素子Q１、Q２がターンオンされている間、データ駆動部５００は、各データ電圧を該当データ線D１-Dmに供給する。データ線D１-Dmに供給されたデータ電圧は、ターンオンされたスイッチング素子Q１、Q２を通じて該当画素に印加される。ここで、一般に、一つの行のスイッチング素子がターンオンされている期間を“１Ｈ”または“一水平周期”というが、本発明による実施例は、ゲート線の個数が通常の２倍のデュアルバンク駆動であるので、ゲートオン電圧（Von）が印加される時間は１/２Ｈでなければならない。しかし、本発明の一実施例では、一つの行に印加される時間は１Ｈであるが隣接する行に印加されるゲートオン電圧（Von）が１/２Ｈの分重畳するようにして、全体的にシングルバンク駆動と同一な速度を有する。これについては後ほど詳細に説明する。

このような方式で、１フレーム期間の間に全てのゲート線G１-G２nに対して順にゲートオン電圧（Von）を印加して、全ての画素にデータ電圧を印加する。１フレームが終了すれば、次のフレームが始まり、各画素に印加されるデータ電圧の極性が直前のフレームでの極性と反対になるように、データ駆動部５００に印加される反転信号（RVS）の状態が制御される（フレーム反転）。この時、１フレーム期間内でも、反転信号（RVS）の特性に応じて、一つのデータ線を通じて流れるデータ電圧の極性が変わったり（ライン反転）、一つの画素行に印加されるデータ電圧の極性が互いに異なることができる（ドット反転）。

以下、本発明の一実施例によるゲート駆動部の構造及び動作について、図３乃至図５を参照してより詳細に説明する。

図３aは、本発明の一実施例によるゲート駆動部のブロック図であり、図３bは、図３aに示したシフトレジスタの等価回路図であり、図３に示したゲート駆動部の動作を説明するための信号波形図である。

図３aのように、ゲート駆動部４００L、４００Rは、一列に配列された複数のシフトレジスタ４１０を含む。

ここで、シフトレジスタ４１０は、画素のスイッチング素子が形成される時に同時に形成され、同一な基板上に集積されることができる。即ち、別途のゲート駆動ＩＣを備えて基板に搭載して用いるのではなく、液晶表示板組立体３００を形成する時にゲート駆動部４００L、４００Rとスイッチング素子とを同時に形成することができる。

シフトレジスタ４１０は、図３bのように、ＳＲラッチ４１１及びＡＮＤゲート４１２で等価回路的に示すことができる。

ゲート駆動部４００L、４００Rは、信号制御部６００からの垂直同期開始信号（STV）に応じて、ゲートオン電圧（Von）の出力を開始して、一列に配列されたゲート線G１-G２nに順にゲートオン電圧（Von）を印加する。

第１のシフトレジスタ４１０は、垂直同期開始信号（STV）及びクロック信号（CK１）に同期してゲートオン電圧（Von）の出力を開始し、第２のシフトレジスタからは、前段のシフトレジスタの出力電圧及びクロック信号（CK１）に同期してゲートオン電圧（Von）の出力を開始する。このようなシフトレジスタ４１０の動作をより詳細に検討する。

ＳＲラッチ４１１は、前段ゲート出力[Gout（N-1）]、つまり前段シフトレジスタの出力が入力されるセット入力端子（S）と、後段ゲート出力[Gout（N+1）]、つまり後段シフトレジスタの出力が入力されるリセット入力端子（R）とを有している。ＡＮＤゲート４１２は、ＳＲラッチ４１１の出力及びクロック信号（CK1）を二つの入力としてゲート信号を生成して出力する。

図４は、シフトレジスタ４１０の動作を示す説明図である。セット端子（S）に入力される前段ゲート出力[Gout（N-1）]及びリセット端子（R）に入力される後段ゲート出力[Gout（N+1）」が、全てロー（“０”）である初期状態では、ＳＲラッチ４１１の出力もローである。後段ゲート出力[Gout（N+1）」がローを維持する間に前段ゲート出力[Gout（N-1）」がハイ（“１”）に変われば、ＳＲラッチ４１１の出力（Q）がハイに変わる。後段ゲート出力[Gout（N+1）」がローを維持する間に前段ゲート出力[Gout（N-1）」が再びローに変わっても、ＳＲラッチ４１１の出力は変化しない。前段ゲート出力[Gout（N-1）」がローを維持する間に後段ゲート出力[Gout（N+1）」がハイに変われば、ＳＲラッチ４１１の出力（Q）はハイからローに変わる。ＳＲラッチ４１１の出力（Q）は、前段ゲート出力[Gout（N-1）」がローからハイに変わる時点から後段ゲート出力[Gout（N+1）」がローからハイに変わる時点までハイを維持し、その時以外はローとなる。

ＡＮＤゲート４１２は、ＳＲラッチ４１１の出力（Q）及びクロック信号（CK1）が両方ハイである時にのみハイのゲート出力[Gout(N)]を生成する。詳しくは、ゲート出力[Gout(N)]は、ＳＲラッチ４１１の出力（Q）がハイの間にクロック信号（CK1）がローからハイに変わる時にハイとなり、クロック信号（CK1）がローになったり、ＳＲラッチ４１１の出力（Q）がローになれば、ローに変わる。

このような方式で、各シフトレジスタ４１０は、前段ゲート出力[Gout（N-1）]及び後段ゲート出力[Gout（N+1）]に基づいて、そして、クロック信号（CK１、CK２）に同期して、ゲート出力[Gout（N）]を生成する。隣接したシフトレジスタ４１０は、互いに異なるクロック信号（CK１、CK２）を受信するが、二つのクロック信号（CK１、CK２）は、位相が反対で、２Ｈの周期を有する。各クロック信号（CK１、CK２）は、画素のスイッチング素子を駆動することができるように、ハイの場合にはゲートオン電圧（Von）であり、ローの場合にはゲートオフ電圧（Voff）である。

図５は、本発明の一実施例による信号の波形図である。

図５には、左側及び右側のゲート駆動部４００L、４００Rに印加される垂直同期開始信号（STVL、STVR）及びクロック信号（CK１L、CK２L、CK２R、CK２R）の波形と共に、ゲート信号及びデータ電圧信号を示した。

信号制御部６００は、まず左側ゲート駆動部４００Lに垂直同期開始信号（STVL）を印加し、次いで１/２Ｈが経過した後、右側ゲート駆動部４００Rに垂直同期開始信号（STVR）を印加する。これと同時に、左側ゲート駆動部４００Lにクロック信号（CK１L、CK２L）を入力し、再び１/２Ｈが経過した後、右側ゲート駆動部４００Rにクロック信号（CK１R、CK２R）を入力する。即ち、垂直同期開始信号（STVL、STVR）及びクロック信号（CK１L、CK２L、CK１R、CK２R）毎に１/２Ｈの間隔を置いて印加すれば、二つのゲート駆動部４００L、４００Rは、１/２Ｈの間隔で動作する。以下、各ゲート信号のハイ区間の長さは１Ｈになり、隣接するゲート信号は１/２Ｈの間重畳する。左側ゲート駆動部４００Lに連結された奇数番目のゲート線（G１、G３）を見れば、信号の間隔が１Ｈであることが分かり、偶数番目のゲート線（G２、G４）についても同一である。

一方、データ駆動部５００は、データ線（Di）の左右に連結された画素にデータ電圧を印加するが、一つの画素に電圧を印加する時間は１/２Ｈである。つまり、ゲートオン電圧（Von）は１Ｈ期間の間印加され、１Ｈの後半の１/２Ｈの間のみデータ電圧が画素に印加されるので、左右の画素に印加される全ての時間は１Ｈとなる。

ゲートオン電圧（Von）をスイッチング素子Q１に供給して１／２Ｈ後に、ゲートオン電圧（Von）をスイッチング素子Q２に供給するので、ゲートオン電圧（Von）が重畳するように印加される。これにより、ターンオンされたスイッチング素子を通じて意図しなかった画素にデータ電圧が印加されることがある。例えば、第１ゲートオン電圧と第２ゲートオン電圧とが１/２Ｈの間重畳するので、２つのスイッチング素子Q１、Q２が同時にターンオンされ、スイッチング素子（Q２）を通じてデータ電圧が印加される一方、スイッチング素子Q１を通じてもデータ電圧が印加される。しかし、前記のように、シフトレジスタ４１０のシフト速度が遅く、スイッチング素子Q１を十分にターンオンさせていない状態であるので、少しのデータ電圧だけが印加される。そして、スイッチング素子Q１が十分にターンオンされた後に印加されるデータ電圧により、直前に印加された少しのデータ電圧は無視され、もともと印加しようとしたデータ電圧で画素を充電することができる。

図６は、本発明の一実施例による画素の配置図である。

図６のように、同一な色相の画素は、同一なゲート駆動部４００L、４００Rに連結されている。例えば、第１列の赤色画素（R）は全て左側ゲート駆動部４００Lに連結されており、第２列の緑色画素（G）は全て右側ゲート駆動部４００Rに連結されている。このようにすれば、上下に配列された同一な色相の画素は、同一なゲート駆動部４００L、４００Rに連結されるので、ゲート信号の遅延による表示歪曲現象を最少化することができる。

一方、一つのデータ線D１-Dmに２つの画素が連結されているので、信号制御部６００は、一つの画素行に該当するデータをラインメモリに記憶させた後、奇数番目のゲート線（G１、G３・・・）に連結された画素のデータと、偶数番目のゲート線（G２、G４、.）に連結された画素のデータとに分けて、データ駆動部５００に供給する。データ駆動部５００は、ゲート線G１-G２nに１Ｈ期間の間ゲートオン電圧（Von）が印加されれば、ターンオンされたスイッチング素子を通じて該当する画素に１/２Ｈ期間の間データ電圧を印加する。

また、データ駆動部５００は、一つのデータ線D１-Dmに連結された左右の画素に互いに反対の極性を有するデータ電圧を印加してドット反転を行う。このような方式で、データ線を左右の画素が共有する一方、高画質を実現することができるドット反転を行い、出力バッファー（図示せず）を共有することにより、データ駆動ＩＣのコストを節減することができる。

つまり、従来のデュアルバンク駆動の場合、ゲート駆動ＩＣを基板の左右に搭載して用いたため、液晶表示板組立体３００のサイズが大きくなった。ところが、前記した駆動方式による本発明では、ゲート駆動部４００L、４００Rを構成するシフトレジスタ４０１をスイッチング素子を形成する時に同時に形成することにより、液晶表示板組立体３００のサイズが大きくなるのを防止すると共に、データ駆動ＩＣの個数を減らすことができるので、コストの節減を実現することができる。以上のように、非晶質シリコンは多結晶シリコンに比べて相対的に電子移動度が遅いことを考慮することにより、ゲート駆動部を液晶表示板組立体に集積することができる。

以上、本発明の好ましい実施例について詳細に説明したが、本発明の権利範囲はこれに限定されず、本請求の範囲で定義している本発明の基本概念を利用した当業者の様々な変形及び改良形態も本発明の権利範囲に属するものである。

本発明の一実施例による液晶表示装置のブロック図である。 本発明の一実施例による液晶表示装置の一つの画素に対する等価回路図である。 本発明の一実施例によるゲート駆動部のブロック図である。 図３ａに示したシフトレジスタの等価回路図である。 図３に示したゲート駆動部の動作を説明する波形図である。 本発明の一実施例による信号の波形図である。 本発明の一実施例による液晶表示装置の画素の配置図である。

符号の説明

１００、２００ 表示板
１９０ 画素電極
２７０ 共通電極
３００ 液晶表示板組立体
４００L、４００R ゲート駆動部
５００ データ駆動部
６００ 信号制御部
８００ 階調電圧生成部

Claims (15)

1. 行列状に配列されている複数のスイッチング素子を含む画素と、
   前記スイッチング素子に連結され、奇数番目のゲート線と偶数番目のゲート線とが一対をなして第１ゲートオン信号及び第２ゲートオン信号を各々伝達する複数のゲート線と、
   前記スイッチング素子に連結され、データ電圧を伝達する複数のデータ線と、
   外部から映像データを受信して二つのグループに分離した後、一定の時間の間隔で出力する信号制御部と、
   前記第１ゲートオン信号を前記第１スイッチング素子に印加する第１ゲート駆動部と、前記第２ゲートオン信号を前記第２スイッチング素子に印加する第２ゲート駆動部と、を含むゲート駆動部と、
   前記データ線にデータ電圧を印加するデータ駆動部と、を含み、
   前記スイッチング素子は、同一のデータ線の両側に各々連結されている第１スイッチング素子及び第２スイッチング素子を含み、
   前記第１スイッチング素子及び第２スイッチング素子は、前記奇数番目のゲート線及び偶数番目のゲート線に各々連結されている液晶表示装置。
2. 前記信号制御部は、前記映像データを、奇数番目のゲート線に連結されたスイッチング素子へのデータと偶数番目のゲート線に連結されたスイッチング素子へのデータとに分離する、請求項１に記載の液晶表示装置。
3. 前記第１ゲートオン信号及び第２ゲートオン信号は所定の時間の間重畳する、請求項１に記載の液晶表示装置。
4. 前記所定の時間は一水平周期１Ｈの半周期である、請求項３に記載の液晶表示装置。
5. 前記信号制御部は、各々複数の信号からなる第１制御信号群及び第２制御信号群を含む制御信号を生成し、
   前記第１制御信号群は前記第１ゲート駆動部に印加され、次いで１/２Ｈが経過した後、前記第２制御信号群が前記第２ゲート駆動部に印加される、請求項４に記載の液晶表示装置。
6. 前記第１制御信号群及び第２制御信号群は、各々垂直同期開始信号ＳＴＶ及び複数のクロック信号を含む、請求項５に記載の液晶表示装置。
7. 前記複数のクロック信号は、第１クロック信号及び第２クロック信号を含み、
   前記第１クロック信号及び第２クロック信号の周期は２Ｈで、位相が互いに反対である、請求項６に記載の液晶表示装置。
8. 前記スイッチング素子は非晶質シリコンからなる、請求項１に記載の液晶表示装置。
9. 前記第１ゲート駆動部及び第２ゲート駆動部は、前記スイッチング素子と同一な基板上に形成される、請求項８に記載の液晶表示装置。
10. 前記第１ゲート駆動部及び第２ゲート駆動部は、前記スイッチング素子が形成される時に同時に形成される、請求項８に記載の液晶表示装置。
11. 前記第１スイッチング素子及び第２スイッチング素子に印加される前記データ電圧の極性は互いに反対である、請求項１に記載の液晶表示装置。
12. 前記画素は、行列状に配列される赤色、緑色、及び青色画素を含み、
    同一な列に属する同一な色相の画素に含まれるスイッチング素子は、同一なゲート駆動部に連結される、請求項１に記載の液晶表示装置。
13. ゲート駆動部、データ電圧を伝達する複数のデータ線及び前記データ線に連結されたスイッチング素子を含む液晶表示装置の駆動方法であって、
    前記ゲート駆動部は、第１ゲートオン信号を伝達する奇数番目のゲート線に連結された第１ゲート駆動部及び第２ゲートオン信号を伝達する偶数番目のゲート線に連結された第２ゲート駆動部を含んでおり、
    前記スイッチング素子は、前記データ線の両側に各々位置する複数の第１スイッチング素子及び第２スイッチング素子を含んでいる場合に、
    制御信号及び複数のクロック信号を、各々前記第１ゲート駆動部にまず印加し、一水平周期（１Ｈ）の半周期後に前記第２ゲート駆動部に印加する段階と、
    前記第１ゲートオン信号を前記第１スイッチング素子に供給し、一水平周期の半周期後に前記第２ゲートオン信号を前記第２スイッチング素子に供給する段階と、
    該当するデータ電圧を前記第１スイッチング素子及び第２スイッチング素子に各々印加する段階と、
    前記第１ゲートオン信号及び第２ゲートオン信号を、各々一水平周期の間印加する段階と、
    を含む液晶表示装置の駆動方法。
14. 前記第１ゲートオン信号及び第２ゲートオン信号は所定の時間の間重畳する、請求項１３に記載の液晶表示装置の駆動方法。
15. 前記所定の時間は一水平周期の半周期である、請求項１４に記載の液晶表示装置の駆動方法。
    
    

Images