JP3376088B2 - アクティブマトリックス液晶表示装置とその駆動方法 - Google Patents
アクティブマトリックス液晶表示装置とその駆動方法Info
- Publication number
- JP3376088B2 JP3376088B2 JP09982394A JP9982394A JP3376088B2 JP 3376088 B2 JP3376088 B2 JP 3376088B2 JP 09982394 A JP09982394 A JP 09982394A JP 9982394 A JP9982394 A JP 9982394A JP 3376088 B2 JP3376088 B2 JP 3376088B2
- Authority
- JP
- Japan
- Prior art keywords
- image signal
- timing
- row
- pixels
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【産業上の利用分野】本発明はアクティブマトリックス
液晶表示装置とその駆動方法に関し、特に各画素へ交流
にした画像信号を入力するアクティブマトリックス液晶
表示装置とその駆動方法に関する。
液晶表示装置とその駆動方法に関し、特に各画素へ交流
にした画像信号を入力するアクティブマトリックス液晶
表示装置とその駆動方法に関する。
【０００２】
【従来の技術】図１はアクティブマトリックス液晶表示
装置の従来例構成図である。１０は表示画素部、２０は
表示画素部の垂直走査回路、３０は入力画像信号のサン
プリング回路、４０はサンプリング回路のための水平走
査回路である。
装置の従来例構成図である。１０は表示画素部、２０は
表示画素部の垂直走査回路、３０は入力画像信号のサン
プリング回路、４０はサンプリング回路のための水平走
査回路である。
【０００３】表示画素部１０の単位画素は、スイッチン
グ素子１１、液晶と画素容量１２からなり、スイッチン
グ素子１１がＴＦＴ（薄膜トランジスタ）のときはＴＦ
Ｔのゲートをゲート線１３を通して垂直走査回路に接続
し、スイッチング素子１１がダイオード（ＭＩＭ（金
属、絶縁体金属の接合でダイオード特性を得るものも含
む））のときは対向走査電極１３が垂直走査回路に接続
する。スイッチング素子の入力端子を垂直方向データ線
１４によりサンプリング回路に接続する。スイッチング
素子がＴＦＴのときは、画素容量１２の他端を共通電極
線１２−Ａに接続し、共通電極電圧として基準電位ＶLC
が印加する。スイッチング素子がダイオードのときは、
対向走査電極の基準電位をＶLCとして印加する。
グ素子１１、液晶と画素容量１２からなり、スイッチン
グ素子１１がＴＦＴ（薄膜トランジスタ）のときはＴＦ
Ｔのゲートをゲート線１３を通して垂直走査回路に接続
し、スイッチング素子１１がダイオード（ＭＩＭ（金
属、絶縁体金属の接合でダイオード特性を得るものも含
む））のときは対向走査電極１３が垂直走査回路に接続
する。スイッチング素子の入力端子を垂直方向データ線
１４によりサンプリング回路に接続する。スイッチング
素子がＴＦＴのときは、画素容量１２の他端を共通電極
線１２−Ａに接続し、共通電極電圧として基準電位ＶLC
が印加する。スイッチング素子がダイオードのときは、
対向走査電極の基準電位をＶLCとして印加する。
【０００４】サンプリング回路の入力に、信号処理回路
５０からのカラー信号（赤、青、緑）を供給する。信号
処理回路で、液晶特性を考慮したガンマ処理や、液晶の
長寿命化のための反転信号処理などを成す。
５０からのカラー信号（赤、青、緑）を供給する。信号
処理回路で、液晶特性を考慮したガンマ処理や、液晶の
長寿命化のための反転信号処理などを成す。
【０００５】図３Ａに反転信号処理回路の入力画像信号
を、図３Ｂに１Ｈ（一水平走査期間）反転信号波形例図
を示す。図示のように、反転信号は基準電位ＶLCを中間
電位として、正極性信号（＋）と負極性信号（−）が１
Ｈ毎に繰り返す波形となる。
を、図３Ｂに１Ｈ（一水平走査期間）反転信号波形例図
を示す。図示のように、反転信号は基準電位ＶLCを中間
電位として、正極性信号（＋）と負極性信号（−）が１
Ｈ毎に繰り返す波形となる。
【０００６】制御回路６０で垂直走査回路、水平走査回
路や信号処理回路などに必要なパルスを形成する。
路や信号処理回路などに必要なパルスを形成する。
【０００７】図２に表示画素部１０とサンプリング回路
３０の等価回路図を示す。各画素（Ｒ、Ｇ、Ｂ）をデル
ク状に配置し、データ線１４（ｄ１、ｄ２…）に行方向
の画素毎（以後、行画素と呼ぶ）に、両サイドに、同一
色を接続する。サンプリング回路をスイッチングトラン
ジスタ（ｓｗ１、ｓｗ２…）と容量（垂直方向データ線
の寄生容量と画素容量）から構成し、スイッチングトラ
ンジスタのゲートをそれぞれ水平走査回路のパルス（φ
ｈ１、φｈ２…）で駆動し、入力信号線１６の各色信号
をデータ線１４（ｄ１、ｄ２…）を経て、各画素へ転送
し書き込む。
３０の等価回路図を示す。各画素（Ｒ、Ｇ、Ｂ）をデル
ク状に配置し、データ線１４（ｄ１、ｄ２…）に行方向
の画素毎（以後、行画素と呼ぶ）に、両サイドに、同一
色を接続する。サンプリング回路をスイッチングトラン
ジスタ（ｓｗ１、ｓｗ２…）と容量（垂直方向データ線
の寄生容量と画素容量）から構成し、スイッチングトラ
ンジスタのゲートをそれぞれ水平走査回路のパルス（φ
ｈ１、φｈ２…）で駆動し、入力信号線１６の各色信号
をデータ線１４（ｄ１、ｄ２…）を経て、各画素へ転送
し書き込む。
【０００８】各行画素の選択は、垂直走査回路からの垂
直パルス（φｇ１、φｇ２…）で制御する。
直パルス（φｇ１、φｇ２…）で制御する。
【０００９】図４に、ＣＲＴ（電子銃）型テレビジョン
におけるインターレース走査の場合の従来例図を示す。
表示画素部の行画素を垂直走査パルスと同一記号（ｇ
１、ｇ２…）で示す。奇数フィールドでは、水平走査線
ｏｄｄ１の信号は、行画素ｇ２とｇ３に書き込み、同様
に、ｏｄｄ２の信号は行画素ｇ４とｇ５に書き込む。ｏ
ｄｄ３以降同様である。また、偶数フィールドで、走査
の組み合わせが一行ずれて、ｅｖｅｎ１の信号は行画素
ｇ１とｇ２に書き込み、ｅｖｅｎ２以降同様である。
におけるインターレース走査の場合の従来例図を示す。
表示画素部の行画素を垂直走査パルスと同一記号（ｇ
１、ｇ２…）で示す。奇数フィールドでは、水平走査線
ｏｄｄ１の信号は、行画素ｇ２とｇ３に書き込み、同様
に、ｏｄｄ２の信号は行画素ｇ４とｇ５に書き込む。ｏ
ｄｄ３以降同様である。また、偶数フィールドで、走査
の組み合わせが一行ずれて、ｅｖｅｎ１の信号は行画素
ｇ１とｇ２に書き込み、ｅｖｅｎ２以降同様である。
【００１０】図４走査例を図２従来例に応用した場合の
駆動タイミング例を図５に示す（この駆動法を２線同時
駆動とする）。
駆動タイミング例を図５に示す（この駆動法を２線同時
駆動とする）。
【００１１】奇数フィールドのｏｄｄ１で、行画素ｇ２
とｇ３は垂直パルスφｇ２とφｇ３が“Ｈ”となり、そ
の行画素トランジスタは導通状態となり、サンプルホー
ルド回路で、順次、サンプリングされた画像信号が、該
行画素の各画素に書き込む。上記サンプリングは図示水
平走査パルス（ｈ１、ｈ２…）の“Ｈ”期間で成す。ｏ
ｄｄ２以降の走査でも、同様な駆動が行う。この２線同
時駆動では、２水平画素の空間的に１、５画素分離れた
画素に同一サンプリング信号を書き込むので、駆動法は
簡単ではあるが、サンプリング周波数の向上はなく、低
解像度で色モアレが発生する。また、上記水平１、５画
素分の画素ズレ配置が、奇数フィールドと偶数フィール
ドにおける行画素の組み合わせの行ズラシ駆動により、
画像のエッジ部分がジグザグに表示される悪影響を及ぼ
す。
とｇ３は垂直パルスφｇ２とφｇ３が“Ｈ”となり、そ
の行画素トランジスタは導通状態となり、サンプルホー
ルド回路で、順次、サンプリングされた画像信号が、該
行画素の各画素に書き込む。上記サンプリングは図示水
平走査パルス（ｈ１、ｈ２…）の“Ｈ”期間で成す。ｏ
ｄｄ２以降の走査でも、同様な駆動が行う。この２線同
時駆動では、２水平画素の空間的に１、５画素分離れた
画素に同一サンプリング信号を書き込むので、駆動法は
簡単ではあるが、サンプリング周波数の向上はなく、低
解像度で色モアレが発生する。また、上記水平１、５画
素分の画素ズレ配置が、奇数フィールドと偶数フィール
ドにおける行画素の組み合わせの行ズラシ駆動により、
画像のエッジ部分がジグザグに表示される悪影響を及ぼ
す。
【００１２】次に、各画素に書き込む信号極性の模式図
を図７に示す。
を図７に示す。
【００１３】対向電極基準電位に対して正電圧の場合を
“＋”、負電圧の場合を“−”とし、横方向に各フィー
ルド走査期間、縦方向に行画素を示す。一つの行画素に
注目すると、２線同時駆動では、２フィールド毎（３０
Ｈｚ）に信号極性が反転している。従って、ＮＴＳＣで
は、その１／２の１５Ｈｚの表示のチラツキ、即ち、フ
リッカが発生する。フリッカは低周波数になるほど人間
の目には認識され、目立ってくる。
“＋”、負電圧の場合を“−”とし、横方向に各フィー
ルド走査期間、縦方向に行画素を示す。一つの行画素に
注目すると、２線同時駆動では、２フィールド毎（３０
Ｈｚ）に信号極性が反転している。従って、ＮＴＳＣで
は、その１／２の１５Ｈｚの表示のチラツキ、即ち、フ
リッカが発生する。フリッカは低周波数になるほど人間
の目には認識され、目立ってくる。
【００１４】上記解像度やフリッカの改善例として、フ
レームメモリを利用した倍速走査法がある。フレームメ
モリを利用した方法では、図６に示すように、画像信号
と水平走査の周波数を２倍にして、２水平走査（２Ｈ）
線分の信号を１水平走査期間に駆動する。
レームメモリを利用した倍速走査法がある。フレームメ
モリを利用した方法では、図６に示すように、画像信号
と水平走査の周波数を２倍にして、２水平走査（２Ｈ）
線分の信号を１水平走査期間に駆動する。
【００１５】この場合、１／２Ｈ毎、かつ、フィールド
毎の反転信号を形成すれば、フィールド毎に各画素の信
号極性を変えることができ、フリッカ成分は３０Ｈｚと
なる。
毎の反転信号を形成すれば、フィールド毎に各画素の信
号極性を変えることができ、フリッカ成分は３０Ｈｚと
なる。
【００１６】
【発明が解決しようとしている課題】以上のように、従
来技術には以下のような問題点があった。
来技術には以下のような問題点があった。
【００１７】駆動回路が簡単な２線同時駆動法では、解
像度が低下し、低周波のフリッカが発生する。またその
画像改善法としての倍速走査ではフレームメモリや高帯
域の信号処理ＩＣが必要であり、非常に高価で、高消費
電力な表示装置になる欠点があった。
像度が低下し、低周波のフリッカが発生する。またその
画像改善法としての倍速走査ではフレームメモリや高帯
域の信号処理ＩＣが必要であり、非常に高価で、高消費
電力な表示装置になる欠点があった。
【００１８】
【発明の目的】本発明は上述の従来技術の課題に鑑みて
なしたものであり、フレームメモリを使用することな
く、簡単な回路の付加により、ＣＲＴ型テレビジョンと
同等な走査線数の画素に行画素毎の反転信号の書き込み
を行い、低フリッカの画像表示を行うことが可能なアク
ティブマトリックス液晶表示装置を提供することを目的
とする。
なしたものであり、フレームメモリを使用することな
く、簡単な回路の付加により、ＣＲＴ型テレビジョンと
同等な走査線数の画素に行画素毎の反転信号の書き込み
を行い、低フリッカの画像表示を行うことが可能なアク
ティブマトリックス液晶表示装置を提供することを目的
とする。
【００１９】
【課題を解決するための手段】本発明は、スイッチング
素子を備えた画素の複数を行列状に配列し、水平走査手
段からの複数パルス信号により、入力画像信号を順にサ
ンプリングし、各画素に与える電圧を決めるアクティブ
マトリックス液晶表示装置において、第１の水平走査回
路と第１のサンプリング回路とを含み、第１のタイミン
グで順次サンプリングした画像信号を、一時記憶するこ
となく、第１の行上にある複数の前記画素に書き込むた
めに、複数のデータ線に順次出力する、第１の書き込み
手段と、第２の水平走査回路と第２のサンプリング回路
とを含み、前記第１のタイミングとは異なる第２のタイ
ミングで順次サンプリングした画像信号を、一時的に容
量蓄積手段に蓄積した後、前記第１の行とは異なる第２
の行上にある複数の前記画素に書き込むために、前記複
数のデータ線に同時に出力する、第２の書き込み手段
と、前記第１のタイミングで順次サンプリングされる前
記画像信号の電気極性と、前記第２のタイミングで順次
サンプリングされる前記画像信号の電気極性とを、予め
反転させる信号制御手段と、を有することを特徴とす
る。又、本発明は、スイッチング素子を備えた画素の複
数を行列状に配列し、水平走査手段からの複数パルス信
号により、入力画像信号を順にサンプリングし、各画素
に与える電圧を決めるアクティブマトリックス液晶表示
装置の駆動方法において、第１のタイミングで順次サン
プリングした画像信号を、一時記憶することなく、第１
の行上にある複数の前記画素に書き込むために、複数の
データ線に順次出力する第１の工程、前記第１のタイミ
ングとは異なる第２のタイミングで順次サンプリングし
た画像信号を、一時的に容量蓄積手段に蓄積した後、前
記第１の行とは異なる第２の行上にある複数の前記画素
に書き込むために、前記複数のデータ線に同時に出力す
る第２の工程、前記第１のタイミングで順次サンプリン
グされる前記画像信号の電気極性と、前記第２のタイミ
ングで順次サンプリングされる前記画像信号の電気極性
とを予め反転させる工程、を有することを特徴とする。
素子を備えた画素の複数を行列状に配列し、水平走査手
段からの複数パルス信号により、入力画像信号を順にサ
ンプリングし、各画素に与える電圧を決めるアクティブ
マトリックス液晶表示装置において、第１の水平走査回
路と第１のサンプリング回路とを含み、第１のタイミン
グで順次サンプリングした画像信号を、一時記憶するこ
となく、第１の行上にある複数の前記画素に書き込むた
めに、複数のデータ線に順次出力する、第１の書き込み
手段と、第２の水平走査回路と第２のサンプリング回路
とを含み、前記第１のタイミングとは異なる第２のタイ
ミングで順次サンプリングした画像信号を、一時的に容
量蓄積手段に蓄積した後、前記第１の行とは異なる第２
の行上にある複数の前記画素に書き込むために、前記複
数のデータ線に同時に出力する、第２の書き込み手段
と、前記第１のタイミングで順次サンプリングされる前
記画像信号の電気極性と、前記第２のタイミングで順次
サンプリングされる前記画像信号の電気極性とを、予め
反転させる信号制御手段と、を有することを特徴とす
る。又、本発明は、スイッチング素子を備えた画素の複
数を行列状に配列し、水平走査手段からの複数パルス信
号により、入力画像信号を順にサンプリングし、各画素
に与える電圧を決めるアクティブマトリックス液晶表示
装置の駆動方法において、第１のタイミングで順次サン
プリングした画像信号を、一時記憶することなく、第１
の行上にある複数の前記画素に書き込むために、複数の
データ線に順次出力する第１の工程、前記第１のタイミ
ングとは異なる第２のタイミングで順次サンプリングし
た画像信号を、一時的に容量蓄積手段に蓄積した後、前
記第１の行とは異なる第２の行上にある複数の前記画素
に書き込むために、前記複数のデータ線に同時に出力す
る第２の工程、前記第１のタイミングで順次サンプリン
グされる前記画像信号の電気極性と、前記第２のタイミ
ングで順次サンプリングされる前記画像信号の電気極性
とを予め反転させる工程、を有することを特徴とする。
【００２０】
【００２１】
（実施例１）図８に本発明の第１の実施構成図を示す。
【００２２】この構成図において、図１の従来例と同じ
動作の回路には、同一番号を記す。本発明の特徴は、一
つの垂直データ線に対し２つの画像入力書き込み手段が
設けることにある。その第１書き込み手段は、サンプリ
ング回路３０−Ｂと水平走査回路４０−Ｂであり、第２
書き込み手段は、サンプリング回路３０−Ａ、水平走査
回路４０−Ａと一時蓄積回路７０である。
動作の回路には、同一番号を記す。本発明の特徴は、一
つの垂直データ線に対し２つの画像入力書き込み手段が
設けることにある。その第１書き込み手段は、サンプリ
ング回路３０−Ｂと水平走査回路４０−Ｂであり、第２
書き込み手段は、サンプリング回路３０−Ａ、水平走査
回路４０−Ａと一時蓄積回路７０である。
【００２３】信号処理回路５０のカラー信号は、直接、
サンプリング回路３０−Ｂに導かれる系と、アンプ８０
をへてサンプリング回路３０−Ａに導かれる系に別れ
る。
サンプリング回路３０−Ｂに導かれる系と、アンプ８０
をへてサンプリング回路３０−Ａに導かれる系に別れ
る。
【００２４】蓄積回路７０は、一般的に、容量から形成
されるために、この蓄積回路から垂直方向データ線をえ
て画素容量に転送すると、主に垂直方向データ線の寄生
容量による容量分割があり、信号振幅が低下する。
されるために、この蓄積回路から垂直方向データ線をえ
て画素容量に転送すると、主に垂直方向データ線の寄生
容量による容量分割があり、信号振幅が低下する。
【００２５】アンプ８０は、この信号振幅低下の補償の
ためにある。
ためにある。
【００２６】図９に表示画素部１０、サンプリング回
路、蓄積回路の等価回路を示す。
路、蓄積回路の等価回路を示す。
【００２７】図２の従来例に対し、本等価回路の特徴は
垂直方向データ線１４の基準電位へのリセットトランジ
スタ１７、スイッチングトランジスタ（ｓｗ１、ｓｗ２
…）によりサンプリングされた画像信号の一時蓄積容量
１８（ＣT ）、一時蓄積容量１８の信号を垂直方向デー
タ線１４と画素に転送するための転送トランジスタ１９
にある。
垂直方向データ線１４の基準電位へのリセットトランジ
スタ１７、スイッチングトランジスタ（ｓｗ１、ｓｗ２
…）によりサンプリングされた画像信号の一時蓄積容量
１８（ＣT ）、一時蓄積容量１８の信号を垂直方向デー
タ線１４と画素に転送するための転送トランジスタ１９
にある。
【００２８】図１０（Ａ）に、図８の実施例の駆動タイ
ミング図を示す。図示した各パルスにおいて、“Ｈ”期
間では、各トランジスタは導通状態とする。
ミング図を示す。図示した各パルスにおいて、“Ｈ”期
間では、各トランジスタは導通状態とする。
【００２９】Ｔ１期間に、パルスφｃによりリセットト
ランジスタ１７を導通させ、垂直方向データ線１４を基
準電位Ｖｃにリセットする。次に、Ｔ２期間に水平走査
パルスφＨ１（ｈ１１、ｈ１２…）と垂直ゲート対向パ
ルスｇ２によりカラー信号（Ｒ、Ｇ、Ｂ）を直接、各行
画素（ｇ２）に書き込む。また、同時に水平走査パルス
φＨ２（ｈ２１、ｈ２２…）により蓄積回路７０の一時
蓄積容量１８にカラー信号（Ｒ′、Ｇ′、Ｂ′）を蓄積
する。Ｔ２期間が終了すると、垂直ゲートパルスφｇ２
により、その行画素の画素トランジスタは非導通状態に
なり、書き込んだ電圧を保持する。
ランジスタ１７を導通させ、垂直方向データ線１４を基
準電位Ｖｃにリセットする。次に、Ｔ２期間に水平走査
パルスφＨ１（ｈ１１、ｈ１２…）と垂直ゲート対向パ
ルスｇ２によりカラー信号（Ｒ、Ｇ、Ｂ）を直接、各行
画素（ｇ２）に書き込む。また、同時に水平走査パルス
φＨ２（ｈ２１、ｈ２２…）により蓄積回路７０の一時
蓄積容量１８にカラー信号（Ｒ′、Ｇ′、Ｂ′）を蓄積
する。Ｔ２期間が終了すると、垂直ゲートパルスφｇ２
により、その行画素の画素トランジスタは非導通状態に
なり、書き込んだ電圧を保持する。
【００３０】Ｔ３期間では、パルスφｃによりリセット
トランジスタ１７を導通させ、垂直方向データ線１４の
残留電荷を除去し、データ線を基準電位Ｖｃにリセット
する。そして、Ｔ４期間にパルスφＴにより転送トラン
ジスタ１９を導通させるとともに、パルスφｇ１により
行画素（ｇ１）を導通させ、一時蓄積容量１８のカラー
信号（Ｒ′、Ｇ′、Ｂ′）を転送し、書き込む。このと
き、行画素（ｇ１）に書き込んだ信号は、容量分割によ
り信号レベルが低下し、水平画素行（ｇ２）に書き込ん
だ信号レベルと同一になる。
トランジスタ１７を導通させ、垂直方向データ線１４の
残留電荷を除去し、データ線を基準電位Ｖｃにリセット
する。そして、Ｔ４期間にパルスφＴにより転送トラン
ジスタ１９を導通させるとともに、パルスφｇ１により
行画素（ｇ１）を導通させ、一時蓄積容量１８のカラー
信号（Ｒ′、Ｇ′、Ｂ′）を転送し、書き込む。このと
き、行画素（ｇ１）に書き込んだ信号は、容量分割によ
り信号レベルが低下し、水平画素行（ｇ２）に書き込ん
だ信号レベルと同一になる。
【００３１】このように、Ｔ１からＴ４期間の、一水平
走査期間の一連の駆動により、信号処理回路５０のカラ
ー信号が異なるタイミングで２つの行画素に書き込み保
持することになる。従って、２つの行画素間では、画像
信号のサンプリング周波数が従来の２倍となり、解像度
が向上するとともに、サンプリングの折り返し歪による
色モアレも低減できる。
走査期間の一連の駆動により、信号処理回路５０のカラ
ー信号が異なるタイミングで２つの行画素に書き込み保
持することになる。従って、２つの行画素間では、画像
信号のサンプリング周波数が従来の２倍となり、解像度
が向上するとともに、サンプリングの折り返し歪による
色モアレも低減できる。
【００３２】パルスφＨ１、φＨ２とｈ２１、ｈ２２の
スタートタイミングのズレは、２つの行画素間の、同一
色信号の空間的配置の１、５画素ズレを考慮したもので
ある。
スタートタイミングのズレは、２つの行画素間の、同一
色信号の空間的配置の１、５画素ズレを考慮したもので
ある。
【００３３】なお、図９において、ｇi（ｉ＝１、２
…）は３端子型スイッチング素子のゲート線であっても
いいし、２端子型スイッチング素子の対向走査電極であ
っても良い。つまり、ｇi（ｉ＝１、２…）とデータ線
の交点１４はＴＦＴ（薄膜トランジスタ）であってもい
いし、ダイオード（ＭＩＭを含む）であっても良い。
…）は３端子型スイッチング素子のゲート線であっても
いいし、２端子型スイッチング素子の対向走査電極であ
っても良い。つまり、ｇi（ｉ＝１、２…）とデータ線
の交点１４はＴＦＴ（薄膜トランジスタ）であってもい
いし、ダイオード（ＭＩＭを含む）であっても良い。
【００３４】次に信号の反転処理について説明する。
【００３５】図８において、テレビジョンと同等な走査
線数の画素に反転信号の書き込みを行うための信号処理
回路ブロック図を図１１に示す信号処理回路５０の入力
信号（Ｒ、Ｇ、Ｂ）に、まず、ガンマ処理回路５０−Ａ
で、テレビジョン信号を液晶の入出力特性を考慮した特
性に変換するためのガンマ処理を成す。そして、このガ
ンマ処理後の信号をフィールドパルスφＦＬＤ（フィー
ルド処理ごとに送る反転信号）で制御する反転制御回路
５０−Ｂで、１フィールド毎の反転信号Ｓ２′に変化さ
せる（図１３）。反転信号Ｓ２′は、サンプリング回路
３０−Ｂに直接入力されるとともに、反転アンプ８０′
で反転してからサンプリング回路３０−Ａに入力する。
その結果、、サンプリング回路３０−Ｂからの信号を奇
数の行画素に書き込み、サンプリング回路３０−Ａから
の信号を蓄積回路で一時蓄積した後ブランキング期間に
偶数の行画素に書き込む。書き込む信号の極性は、ある
任意のフィールド期間において、反転信号Ｓ２′が正極
性であれば、奇数の行画素には正極性、偶数の行画素に
は負極性になる。各画素に書き込んだ信号極性の模式図
を図１４に示す。フリッカは３０Ｈｚになり、人間の目
には視認されない。
線数の画素に反転信号の書き込みを行うための信号処理
回路ブロック図を図１１に示す信号処理回路５０の入力
信号（Ｒ、Ｇ、Ｂ）に、まず、ガンマ処理回路５０−Ａ
で、テレビジョン信号を液晶の入出力特性を考慮した特
性に変換するためのガンマ処理を成す。そして、このガ
ンマ処理後の信号をフィールドパルスφＦＬＤ（フィー
ルド処理ごとに送る反転信号）で制御する反転制御回路
５０−Ｂで、１フィールド毎の反転信号Ｓ２′に変化さ
せる（図１３）。反転信号Ｓ２′は、サンプリング回路
３０−Ｂに直接入力されるとともに、反転アンプ８０′
で反転してからサンプリング回路３０−Ａに入力する。
その結果、、サンプリング回路３０−Ｂからの信号を奇
数の行画素に書き込み、サンプリング回路３０−Ａから
の信号を蓄積回路で一時蓄積した後ブランキング期間に
偶数の行画素に書き込む。書き込む信号の極性は、ある
任意のフィールド期間において、反転信号Ｓ２′が正極
性であれば、奇数の行画素には正極性、偶数の行画素に
は負極性になる。各画素に書き込んだ信号極性の模式図
を図１４に示す。フリッカは３０Ｈｚになり、人間の目
には視認されない。
【００３６】また、次のフィールド期間では、反転信号
Ｓ２′は負極性になるので、奇数の行画素には負極性、
偶数の行画素には正極性が書き込まれる。この様に、各
画素に書き込んだ信号の極性は、行画素毎に反転してお
り、かつ、フィールド周期で反転する。
Ｓ２′は負極性になるので、奇数の行画素には負極性、
偶数の行画素には正極性が書き込まれる。この様に、各
画素に書き込んだ信号の極性は、行画素毎に反転してお
り、かつ、フィールド周期で反転する。
【００３７】（実施例２）第２の実施例を次に示す。第
２の実施例は駆動タイミング以外は第１の実施例と同じ
である。第２の実施例の駆動タイミングを図１０（Ｂ）
に示す。
２の実施例は駆動タイミング以外は第１の実施例と同じ
である。第２の実施例の駆動タイミングを図１０（Ｂ）
に示す。
【００３８】このタイミングでは、Ｔ２期間にサンプリ
ング回路３０−Ｂで垂直方向データ線に画像信号を一蓄
積し、Ｔ３期間にパルスφｇ２′により、対応する画素
に該蓄積信号を転送する。次にＴ３′期間にデータ線を
基準電位Ｖｃにリセットし、Ｔ４期間にパルスφｇ１′
とφＴにより、対応する画素に一時蓄積容量１８の信号
を転送する。
ング回路３０−Ｂで垂直方向データ線に画像信号を一蓄
積し、Ｔ３期間にパルスφｇ２′により、対応する画素
に該蓄積信号を転送する。次にＴ３′期間にデータ線を
基準電位Ｖｃにリセットし、Ｔ４期間にパルスφｇ１′
とφＴにより、対応する画素に一時蓄積容量１８の信号
を転送する。
【００３９】（実施例３）第３の実施例を次に示す。第
３の実施例は、信号の反転処理以外は第１、第２の実施
例と同じである。
３の実施例は、信号の反転処理以外は第１、第２の実施
例と同じである。
【００４０】第３の実施例の信号の反転処理を図１２に
示す。
示す。
【００４１】本実施例では、サンプリング回路入力２系
統の反転信号を別々の反転制御回路で形成する。この場
合は制御パルスの極性を変えれば良い。
統の反転信号を別々の反転制御回路で形成する。この場
合は制御パルスの極性を変えれば良い。
【００４２】また、この２系統の信号レベルは、反転制
御回路内のアンプで変える。
御回路内のアンプで変える。
【００４３】また、反転制御パルスφＦＬＤをφ１Ｈ
（１水平走毎に送る反転信号）として、１Ｈ反転信号を
サンプリング回路（３０−Ａ，３０−Ｂ）に入力させ、
行画素を１Ｈ毎に切替える事により、行画素毎に反転信
号を書き込むことが出来る。
（１水平走毎に送る反転信号）として、１Ｈ反転信号を
サンプリング回路（３０−Ａ，３０−Ｂ）に入力させ、
行画素を１Ｈ毎に切替える事により、行画素毎に反転信
号を書き込むことが出来る。
【００４４】（実施例４）図１５に本発明の第４の実施
例図を示す。
例図を示す。
【００４５】バッファ回路１００−Ｂを、データ線１４
の前段に設けることにより、信号の容量分割低下を避
け、図８の実施例のアンプ８０をなくすことができる。
また、バッファ回路１００−Ａにより、バッファ回路間
の一定のオフセット電圧を相殺することができる。
の前段に設けることにより、信号の容量分割低下を避
け、図８の実施例のアンプ８０をなくすことができる。
また、バッファ回路１００−Ａにより、バッファ回路間
の一定のオフセット電圧を相殺することができる。
【００４６】（実施例全てについての条件）本発明はカ
ラー画像配置に特に制限されない。例えば、図１６にデ
ータ線に接続する画素の配置が２色繰り返しタイプを示
すが、この場合でも、サンプリング回路のタイミングを
変えることにより、本発明に適用できる。
ラー画像配置に特に制限されない。例えば、図１６にデ
ータ線に接続する画素の配置が２色繰り返しタイプを示
すが、この場合でも、サンプリング回路のタイミングを
変えることにより、本発明に適用できる。
【００４７】
【発明の効果】以上のように、本発明は、２つの画像入
力手段を設けるという簡単な構成で入力反転信号の極性
を制御し、行画素毎、及び、フィールド周期毎の極性反
転により、フリッカの問題を解決した。また、フレーム
メモリなどを使用しないので、低消費電力、小型で安価
なアクティブマトリックス液晶表示装置を提供できる。
力手段を設けるという簡単な構成で入力反転信号の極性
を制御し、行画素毎、及び、フィールド周期毎の極性反
転により、フリッカの問題を解決した。また、フレーム
メモリなどを使用しないので、低消費電力、小型で安価
なアクティブマトリックス液晶表示装置を提供できる。
【図１】カラー液晶表示装置の従来例構成図。
【図２】表示画素部とサンプリング回路の等価回路図。
【図３】入力画像信号波形図。
【図４】インターレース走査の場合の従来例図。
【図５】図３の走査例の駆動タイミング例図。
【図６】倍速走査例の駆動タイミング例図。
【図７】信号極性の模式図。
【図８】本発明の実施構成図。
【図９】図６実施例の回路構成図。
【図１０】実施例の駆動タイミング図。
【図１１】本発明の信号処理回路ブロック図。
【図１２】本発明の信号処理回路ブロック部。
【図１３】電気極性のフィールド反転を表す図。
【図１４】本発明の画素の極性変化を表す図。
【図１５】本発明の第４の実施例図。
【図１６】画素接続の別の従来例図。
１０ 表示画素部
１１ スイッチング素子
１２ 画素容量
１３ ゲート線あるいは対向走査電極
１４ データ線
１６ 入力信号線
１７ リセットトランジスタ
１８ 一時蓄積容量
１９ 転送トランジスタ
２０ 垂直走査回路
３０ 入力画像信号のサンプリング回路
４０ サンプリング回路のための水平走査回路
５０ 信号処理回路
６０ 制御回路
７０ 一時蓄積回路
８０ アンプ
１００ バッファ回路
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
G09G 3/00 - 3/38
G02F 1/133 505 - 580
Claims (3)
- 【請求項１】 スイッチング素子を備えた画素の複数を
行列状に配列し、水平走査手段からの複数パルス信号に
より、入力画像信号を順にサンプリングし、各画素に与
える電圧を決めるアクティブマトリックス液晶表示装置
において、 第１の水平走査回路と第１のサンプリング回路とを含
み、第１のタイミングで順次サンプリングした画像信号
を、一時記憶することなく、第１の行上にある複数の前
記画素に書き込むために、複数のデータ線に順次出力す
る、第１の書き込み手段と、 第２の水平走査回路と第２のサンプリング回路とを含
み、前記第１のタイミングとは異なる第２のタイミング
で順次サンプリングした画像信号を、一時的に容量蓄積
手段に蓄積した後、前記第１の行とは異なる第２の行上
にある複数の前記画素に書き込むために、前記複数のデ
ータ線に同時に出力する、第２の書き込み手段と、 前記第１のタイミングで順次サンプリングされる前記画
像信号の電気極性と、前記第２のタイミングで順次サン
プリングされる前記画像信号の電気極性とを、予め反転
させる信号制御手段と、 を有することを特徴とするアクティブマトリックス液晶
表示装置。 - 【請求項２】 更に、フィールド周期毎に前記画素に書
き込まれる前記画像信号の電気極性を反転させる請求項
１に記載のアクティブマトリックス液晶表示装置。 - 【請求項３】 スイッチング素子を備えた画素の複数を
行列状に配列し、水平走査手段からの複数パルス信号に
より、入力画像信号を順にサンプリングし、各画素に与
える電圧を決めるアクティブマトリックス液晶表示装置
の駆動方法において、 第１のタイミングで順次サンプリングした画像信号を、
一時記憶することなく、第１の行上にある複数の前記画
素に書き込むために、複数のデータ線に順次出力する第
１の工程、 前記第１のタイミングとは異なる第２のタイミングで順
次サンプリングした画像信号を、一時的に容量蓄積手段
に蓄積した後、前記第１の行とは異なる第２の行上にあ
る複数の前記画素に書き込むために、前記複数のデータ
線に同時に出力する第２の工程、 前記第１のタイミングで順次サンプリングされる前記画
像信号の電気極性と、前記第２のタイミングで順次サン
プリングされる前記画像信号の電気極性とを予め反転さ
せる工程、 を有することを特徴とするアクティブマトリックス液晶
表示装置の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09982394A JP3376088B2 (ja) | 1994-05-13 | 1994-05-13 | アクティブマトリックス液晶表示装置とその駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09982394A JP3376088B2 (ja) | 1994-05-13 | 1994-05-13 | アクティブマトリックス液晶表示装置とその駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07306662A JPH07306662A (ja) | 1995-11-21 |
| JP3376088B2 true JP3376088B2 (ja) | 2003-02-10 |
Family
ID=14257555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09982394A Expired - Fee Related JP3376088B2 (ja) | 1994-05-13 | 1994-05-13 | アクティブマトリックス液晶表示装置とその駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3376088B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0760508B1 (en) | 1995-02-01 | 2005-11-09 | Seiko Epson Corporation | Liquid crystal display device, and method of its driving |
| TW559679B (en) | 1997-11-17 | 2003-11-01 | Semiconductor Energy Lab | Picture display device and method of driving the same |
| JPH11231822A (ja) * | 1997-11-17 | 1999-08-27 | Semiconductor Energy Lab Co Ltd | 画像表示装置およびその駆動方法 |
| KR101112551B1 (ko) | 2005-02-07 | 2012-02-15 | 삼성전자주식회사 | 액정 표시 장치 및 그 구동 방법 |
-
1994
- 1994-05-13 JP JP09982394A patent/JP3376088B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07306662A (ja) | 1995-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3133216B2 (ja) | 液晶表示装置及びその駆動方法 | |
| US4804951A (en) | Display apparatus and driving method therefor | |
| EP0287055A2 (en) | Liquid crystal display device | |
| EP0686958A1 (en) | DC compensation for interlaced display | |
| JPH0362357B2 (ja) | ||
| JPH0756143A (ja) | 画像表示装置 | |
| EP0487045A2 (en) | Liquid crystal apparatus and method of driving the same | |
| US5883608A (en) | Inverted signal generation circuit for display device, and display apparatus using the same | |
| JPH07199154A (ja) | 液晶表示装置 | |
| US5742270A (en) | Over line scan method | |
| JPH0476090B2 (ja) | ||
| JP3376088B2 (ja) | アクティブマトリックス液晶表示装置とその駆動方法 | |
| JP3192574B2 (ja) | ディスプレイ | |
| JPS59230378A (ja) | 液晶ビデオデイスプレイ装置 | |
| JPH08201769A (ja) | 液晶表示装置 | |
| JP2760785B2 (ja) | マトリクス画像表示装置 | |
| JPH05313607A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP3311224B2 (ja) | 表示素子用反転信号生成回路とそれを用いた表示装置 | |
| JP3167078B2 (ja) | アクティブマトリックス液晶表示装置とその駆動方法 | |
| JP3135456B2 (ja) | アクティブマトリックス液晶表示装置とその駆動方法 | |
| JPH04140716A (ja) | 液晶表示装置 | |
| JP3666920B2 (ja) | アクティブマトリックス液晶表示装置 | |
| JPH07121098B2 (ja) | 液晶マトリクス・パネルの駆動方法 | |
| JP2776073B2 (ja) | 表示駆動装置および表示装置 | |
| JP3149084B2 (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021112 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071129 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081129 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091129 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |