JP3311224B2

JP3311224B2 - 表示素子用反転信号生成回路とそれを用いた表示装置

Info

Publication number: JP3311224B2
Application number: JP34623895A
Authority: JP
Inventors: 誠二橋本
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1994-12-28
Filing date: 1995-12-13
Publication date: 2002-08-05
Anticipated expiration: 2015-12-13
Also published as: JPH08234706A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、パーソナルコンピ
ュータ、ビデオカメラレコーダ、デジタルカメラ、ＴＶ
受像機、ビデオプロジェクタ等のディスプレイとして用
いられる表示装置および表示素子用の回路に関する。

【０００２】

【従来の技術】表示装置には、いろいろなタイプのもの
がある。例えばそれはプラズマディスプレイ、エレクト
ロクローミーディスプレイ、液晶ディスプレイ、ＤＭＤ
等の表示素子を用いたものが知られている。

【０００３】以下、その中でも液晶ディスプレイを例に
挙げて説明する。

【０００４】従来のカラー液晶表示装置として図１７に
示す構成のものが知られている。同図において、１０は
表示画素部、２０は表示画素部の垂直走査回路、３０は
入力画像信号のサンプリング回路、４０はサンプリング
回路のための水平走査回路、１００は画像信号を一時的
に蓄積するラインメモリ、１１０はラインメモリからの
信号を電流増幅するアナログバッファである。

【０００５】表示画素部１０の表示画素は、図１８に示
すように、スイッチングトランジスタ１１、液晶１２お
よび画素容量１３からなり、スイッチングトランジスタ
１１のゲートはゲート線１４により垂直走査回路２０に
接続され、スイッチングトランジスタ１１の入力端子は
垂直方向データ線１５によりサンプリング回路３０に接
続されている。画素容量１３の他端は、共通電極線１７
に接続されており、共通電極電圧Ｖ_COMが印加される。

【０００６】サンプリング回路３０の入力には、信号処
理回路５０からのカラー信号（赤、青、緑）が供給され
る。信号処理回路５０では、印加電圧と透過率との関係
（液晶特性）を考慮した補正処理（ガンマ処理）や、液
晶の長寿命化のための反転信号処理などがなされる。６
０は表示装置のタイミング駆動のための制御回路であ
る。

【０００７】図１９は、図１７の信号処理回路５０内に
従来設けられていた反転信号生成回路の構成を示す。ま
た、図２０は図１９の反転信号生成回路の出力波形図で
ある。次に、図１８〜図２０を参照しながら図１７の表
示装置における信号反転処理を説明する。図１９におい
て、通常、映像信号Ｕ₁ の振幅は約１Ｖであり、この信
号は液晶を駆動するために図２０に示すような振幅（Ｖ
_H −Ｖ_L ）が約１０Ｖの反転信号Ｕ₄ に変換される。図
１８において、液晶１２の共通電極１６（Ｖ_LC）と付加
容量１３の共通電極１７（Ｖ_COM ）は接続され、その共
通電極電位Ｖ_LCCOM は反転信号Ｕ₄ のほぼ中間電位であ
る。図１９の反転信号生成回路においては、入力映像信
号Ｕ₁ をアンプ５１で振幅がそれぞれ約５Ｖの正極性信
号Ｕ₂ と逆極性信号Ｕ₃ に増幅し、レベルシフト回路５
２，５３を経て、その出力信号を制御パルスで交互に切
換えることにより、反転信号Ｕ₄ を生成している。

【０００８】なお、各画素に色フィルタＲ、Ｇ、Ｂを設
けた表示装置が知られている。この表示装置をノンイン
タレース駆動するには、２つの方法がある。その１つは
表示画素部１０の２つの画素行に信号を書き込むために
入力映像信号Ｓを２倍の周波数信号として駆動する倍速
駆動法であり、もう１つは、表示画素部への信号入力を
２系統設ける、２系統入力法である。

【０００９】

【発明が解決しようとする課題】ところで、上述の反転
信号生成方法では信号電圧が十数Ｖ必要となる。通常の
ＩＣは、電源電圧が５Ｖである。そして、技術動向とし
ては、より低電圧化され、例えば３．３Ｖで駆動される
傾向がみられる。しかし、現状の表示装置では高電圧か
つ高周波の信号で高負荷容量の液晶を駆動するため、駆
動用のＩＣはＰＮ接合面積の大きな高耐圧ＩＣで作製さ
れ、ＩＣチップサイズが大きくなり、高コスト、高消費
電力となる。これは、倍速駆動や、端子数の多い高画素
数表示装置には容易に適用し難い。

【００１０】さらに、前記２系統入力法の場合、２系統
間の信号レベル差が、縦スジあるいは横スジのノイズ
や、ラインフリッカを引き起こす。つまり、この方法で
は、２系統入力で２つの画素行に信号を書き込むが、２
つの画素行間のレベル差が、反転信号の周期に応じて画
素劣化を引き起こす。各画素行毎の極性反転では各画素
行毎に明るさが異なり縦スジか横スジのノイズになる。

【００１１】特に、色画素がデルタ配置である場合に
は、水平方向に隣接する画素間のレベル差が、人間の目
には、縦スジとして見える。２つの画素行毎に信号極性
を反転させると、今度は２行毎のレベル差が顕著である
が、この場合は、特にラインフリッカが目立つ。これは
入力映像の垂直方向の動きと非常に関連するが、その動
きがフィールド周期に近づくと顕著である。本発明者の
実験では、レベル差が数十ｍＶから上記の画素劣化が始
まることが判明している。

【００１２】信号振幅が十数Ｖに対し、数十ｍＶ以下の
信号レベルを調整することは非常に困難である。また、
使用温度条件、経時変化を考えると、従来は、こういう
ノイズは、解消できないものと考えられていた。

【００１３】本発明は、回路構造を改良することで、上
述した技術課題を解決できる反転信号生成回路と、それ
を用いた表示装置を提供することを第１の目的とする。

【００１４】本発明の第２の目的は、反転信号を低電圧
で生成できる反転信号生成回路と、それを用いた表示装
置を提供することにある。

【００１５】本発明の第３の目的は、表示装置に用いら
れることで表示画像の質を向上させられる反転信号生成
回路とそれを用いた表示装置を提供することにある。

【００１６】本発明の第４の目的は、表示素子と共通の
基板上に作製して装置の小型化と周辺回路の低コスト化
に適した反転信号生成回路とそれを用いた表示装置を提
供することにある。

【００１７】

【課題を解決するための手段】上述した本発明の目的
は、図３を参照しながら説明すると、第１の端子ａと第
２の端子ｂとを有し、該第１の端子に情報信号を入力さ
れる容量手段Ｃｎと、該容量手段の該第２の端子を第１
の基準電位源に接続する第１スイッチ手段Ｔｒ₅と、該
第１の端子を第２の基準電位源Ｖ_Hに接続する第２スイ
ッチ手段Ｔｒ₂と、該第２の端子を該第１の基準電位源
に接続した状態で該第１の端子から信号を読み出す第１
の信号読出手段Ｔｒ_Aと、該第１の端子を該第２の基準
電位源に接続した状態で該第２の端子から信号を読み出
す第２の信号読出手段Ｔｒ_Bと、第１の信号読出手段Ｔ
ｒ_Aまたは第２の信号読出手段Ｔｒ_Bで読み出された信号
を出力するためのバッファ手段１１０と、該第１および
第２の信号読出手段からの信号の読み出し直前に該バッ
ファ手段の入力端子を第３の基準電位Ｖ_LCにリセットす
るリセット手段Ｔｒ₃とを有する表示素子駆動用の信号
生成回路であって、前記第１および第２の基準電位源は
互いに独立してそれぞれ第１および第２の基準電位を設
定されること、前記リセット手段によるリセットを、表
示素子における信号書き込みの際、前記第１および第２
の信号読出手段で読み出された信号が書き込まれる前に
前記バッファ手段のリセット時の出力が書き込まれるよ
うに行うこと、および該第１の信号読出手段による前記
第１の端子からの信号の読み出し終了後に、前記第１ス
イッチ手段により前記第２の端子をフローティングの状
態とし、前記第２スイッチ手段により該第１の端子を前
記第２の基準電位にクランプして該第２の端子からの信
号を前記第２の信号読出手段で読み出すことにより、所
定の一垂直走査期間内の信号を前の一垂直走査期間内の
信号の極性と反対極性に設定することを特徴とする表示
素子駆動用の信号生成回路により達成できる。なお、従
来例の１つに、メモリ後段のバッファ回路のオフセット
電圧を低減する方法が特開平４−３７１９９７号公報に
述べられている。しかし、これはバッファ回路のオフセ
ット電圧を低減するためにメモリ手段の他端子の電圧を
変化させてはいるが、メモリへの入力信号の振幅を低下
させるためではない。

【００１８】

【発明の実施の形態】図１は、本発明の好適な実施形態
による反転信号生成回路１００を示している。反転信号
生成回路１００は、容量手段Ｃａｐと、容量Ｃａｐの第
１端子ｔｍ１を第１基準電位源Ｖｒｆ１に接続する第１
スイッチＳＷ１と、第２端子ｔｍ２を第２基準電位源Ｖ
ｒｆ２に接続する第２スイッチＳＷ２とを有している。

【００１９】さらに、回路１００は第１読出手段ＲＯ１
と第２読出手段ＲＯ２を有している。第１読出手段ＲＯ
１は、第１スイッチＳＷ１がオフの時に端子ｔｍ１から
容量Ｃａｐに保持された信号を読み出す。第２読出手段
ＲＯ２は、容量Ｃａｐに保持された信号を端子ｔｍ₂ か
ら読み出すことができる。第１スイッチＳＷ１は、端子
ｔｍ２からの読み出しがなされる時オンし、第２スイッ
チＳＷ２は端子ｔｍ１から読み出しがなされる時オンす
る。

【００２０】ＩＮは入力端子Ｖ_inから入力される情報信
号を端子ｔｍ１に出力する手段であり、容量Ｃａｐから
みれば、ＩＮは信号入力手段であると言える。容量手段
Ｃａｐは、コンデンサ、キャパシタと呼ばれるものであ
り、好ましくは導電層で絶縁層（誘電体層）を挟持した
ＭＩＭ構成、導電層と半導体層とで絶縁層（誘電体層）
を挟持したＭＩＳ構成、半導体のＰＮ接合容量等で構成
したものである。

【００２１】第１および第２スイッチＳＷ１，ＳＷ２
は、パルス信号等の入力によりオンまたはオフするスイ
ッチであり、絶縁ゲート型トランジスタやバイポーラト
ランジスタで作られる。

【００２２】基準電位源Ｖｒｆ１，Ｖｒｆ２は、電源電
圧ラインやアースラインで構成されるが、これらのライ
ンの電位レベルを変えた定電圧ラインで構成されること
により、容量Ｃａｐの各端子を所定の電位にリセットし
たりクランプしたりできる。読出手段ＲＯ１、ＲＯ２
は、単なる信号転送用の各種ゲートであってよく、具体
的にはトランジスタゲート、ＣＭＯＳゲート等で構成で
きる。信号入力手段ＩＮも同様に各種のゲートで構成で
きる。

【００２３】各スイッチＳＷ１，ＳＷ２，各手段ＩＮ、
ＲＯ１、ＲＯ２の動作タイミングは、不図示のパルス供
給回路からのパルス信号によって制御される。このパル
ス供給回路からのパルス信号の出力タイミングは回路設
計によりあらかじめ決められるか、マイコン等のコント
ローラにより適時設定できるように構成するとよい。次
に図１の回路の動作について説明する。

【００２４】まず、端子ｔｍ２が基準電位源Ｖｒｆ２に
接続された状態で手段ＩＮにより入力信号が容量Ｃａｐ
の端子ｔｍ１に保持される。これを手段ＲＯ１がそのま
ま出力端子Ｖ_out に読み出せば、入力信号は非反転信号
として出力される。

【００２５】しかし、スイッチＳＷ２により端子ｔｍ２
を基準電位源Ｖｒｆ２から切離してフローティングにし
た後、スイッチＳＷ１をオンして端子ｔｍ１を基準電位
源Ｖｒｆ１に接続した状態で手段ＲＯ２が読み出せば端
子ｔｍ２からは反転信号が読み出され出力端子Ｖ_out に
出力される。

【００２６】読み出される非反転の情報信号または反転
情報信号の基準レベルは、基準電位源Ｖｒｆ１やＶｒｆ
２の電位レベルに依存する。

【００２７】反転動作の周期は適用される表示素子の特
性や表示画像の画質に応じて適宜決められる。具体的に
は、インターレスまたはノンインターレス走査において
画面上の全走査線（行）の走査が終了する毎に反転する
１フィールド（１フレーム）反転、インターレス走査に
おける一垂直走査が終了する毎に反転する１フィールド
反転、１本の走査線（行）の走査が終了する毎に反転す
る１Ｈ反転、１つの画素の選択が終了する毎に反転する
１ドット反転等である。いずれにせよ、反転動作は所定
の周期で行われる。

【００２８】そして、こうした反転動作は、映像信号に
伴う水平同期回路を検知して、これに同期して各スイッ
チや信号読出手段をオンオフさせれば簡単にタイミング
がとれる。

【００２９】図２は、本発明の好適な実施形態による表
示装置を示す模式図である。同図において、１は表示素
子を構成するための基板である。１０は表示画素部であ
る。２は必要に応じて設けられる走査回路、３はサンプ
リング用のスイッチ、１００は前述した反転信号生成回
路を有するラインメモリ、４は必要に応じて設けられる
バッファアンプである。基板１上の各回路２、３、４、
１００には、制御回路６０から各種のタイミング信号
と、赤色（Ｒ）、青色（Ｂ）、緑色（Ｇ）等のカラー情
報信号または白黒の情報信号が入力される。また、５は
電源回路であり、各回路２、３、４、１００、６０に電
源電圧や基準電位を与える。基板１としては、ガラス、
石英、プラスチック等の透明基板や、シリコン、ヒ化ガ
リウム等の半導体基板が好ましく用いられる。

【００３０】基板１上の表示画素部１０は、液晶表示素
子の場合には、単純マトリクスであれば、情報信号電極
が形成される。一方、それに対向する基板側に走査信号
電極を設ける。これらの情報信号電極と走査信号電極と
の交点が画素となる。アクティブマトリクス基板であれ
ば、表示画素部には、トランジスタアレイが設けられ
る。このトランジスタとしては、アモーファスシリコン
やポリシリコンや単結晶シリコンを用いた薄膜トランジ
スタが好ましい。

【００３１】同様に、基板１上の各回路２、３、４、１
００も上述した各種の薄膜トランジスタで作製される。
特に、ドレイン領域が低不純物濃度領域と高不純物濃度
領域の２つを有する高耐圧のＬＤＤ（Ｌｉｇｈｔｌｙ
ＤｏｐｅｄＤｏｒａｉｎ）構造のトランジスタが好ま
しく用いられる。

【００３２】対角３インチ程度の表示素子の場合には、
基板として単結晶シリコンを用い、画素部１０のトラン
ジスタをポリシリコンを用いたｐチャネルまたはｎチャ
ネルの薄膜トランジスタで作製し、各回路２、３、４、
１００のトランジスタを単結晶シリコンを用いたｐチャ
ネルまたはｎチャネルトランジスタで作製すると、高速
に反転信号を生成でき、高性能の表示装置となる。

【００３３】画素部の各画素にマイクロミラーを設けた
ＤＭＤの場合には、単結晶シリコン基板を用いて、単結
晶シリコントランジスタで各回路を形成すると良い。

【００３４】本発明に用いられる表示画素部の画素配列
としては、Ｒ、Ｇ、Ｂのストライプ状のフィルタを有す
るストライプ配列またはＲ、Ｇ、Ｂのモザイク状のフィ
ルタを有するモザイク配列が好ましい。

【００３５】特にＲ、Ｇ、Ｂフィルタが２分の１ピッチ
づつずれて配列されたデルタ配列は、少ない画素数で解
像度を向上できるのでより好ましい。

【００３６】

【実施例】以下、本発明を実施例を挙げて説明する。

【００３７】［実施例１］図３は、本発明の第１の実施
例に係る反転信号生成回路の構成を示す。本実施例で１
水平走査期間（１Ｈ）毎に反転信号を生成する。ブロッ
ク１００内が本実施例の特徴とする回路構成である。

【００３８】図３において、Ｔｒ₀ は映像信号をサンプ
リングして画素情報を取り出すためのサンプリングスイ
ッチ、Ｃｎは画素情報を一時蓄積するための容量手段、
Ｔｒ₅ は容量手段Ｃｎのｂ端子を接地するリセットトラ
ンジスタ、Ｔｒ_A は容量手段Ｃｎのａ端子の電圧信号
（正極性信号）をバッファアンプ１１０に転送する転送
トランジスタである。また、Ｔｒ₂ は容量手段Ｃｎのａ
端子を電位Ｖ_H にリセット（クランプ）するリセットト
ランジスタ、Ｔｒ_B は容量手段Ｃｎのｂ端子の電圧信号
（逆極性信号）をバッファアンプ１１０に転送する転送
トランジスタ、Ｔｒ₃ はバッファアンプ１１０の入力を
基準電位Ｖ_LCにリセットし、残留信号を除去するリセッ
トトランジスタである。バッファアンプ１１０を経た信
号は垂直データ線１５から、選択された画素行（ｇ₁ ，
ｇ₂ ，……）の画素の液晶１２に書き込まれる。

【００３９】図４は、図３の反転信号生成回路における
各部信号のタイミング図を示す。図４を参照しながら図
３の回路の動作を説明する。１Ｈの最初のブランキング
期間ＢＬＫに信号φＣＬＨによりトランジスタＴｒ₂ は
オンし、端子ａは電位Ｖ_H にリセットされる。１Ｈの有
効期間中、リセットトランジスタＴｒ₂ は信号φＣＬＨ
により非導通、リセットトランジスタＴｒ₅ は信号φ_CL
により導通状態となる。入力映像信号Ｕ₂ （Ｒ、Ｇ、
Ｂ）は約５Ｖの正極性信号（黒電位Ｖ_L ，白電位Ｖ_L ＋
４．５Ｖ）である。この入力映像信号はサンプリングス
イッチＴｒ₀ が順次オンして容量Ｃｎにサンプルホール
ドされる（Ａ期間）。

【００４０】次に、水平帰線期間Ａ’になると、まずパ
ルスφ_C によりトランジスタＴｒ₃が導通し、バッファ
アンプ１１０の入力は基準電位Ｖ_LCにリセットされる。
そして、パルスφＴ_A によりトランジスタＴｒ_A が導通
し、容量Ｃｎのａ端子の信号がバッファアンプ１１０を
経て、φ_g1によって選択されたｇ₁ 行の各画素へ書き込
まれる。

【００４１】同様に次の有効期間Ｂに映像信号が容量Ｃ
ｎにサンプルホールドされる。そして、帰線期間Ｂ’に
なると、パルスφＣによりバッファアンプ１１０の入力
が基準電位Ｖ_LCにリセットされる。また、容量Ｃｎのｂ
端子は、パルスφＣＬによりトランジスタＴｒ₅ が非導
通となってフローティングの状態となる。ｂ端子にはａ
端子の逆電圧である−Ｕ₂ が誘起される。

【００４２】そして、パルスφＣＬＨによりトランジス
タＴｒ₂ が導通し、容量Ｃｎのａ端子をＶ_H にリセット
するとｂ端子の電圧は、＋Ｖ_H の電位シフトがなされ、
結果的にＶ_H −Ｕ₂ となる。すなわち反転信号が生成さ
れたことになる。この反転信号はパルスφＴ_B によって
導通されたトランジスタＴｒ_B とバッファアンプ１１０
を経て、ｇ₂ 行の各画素に書き込まれる。このように、
入力信号Ｕ₂ は１Ｈ毎に反転された反転信号となる。

【００４３】次のフィールドでは、各画素の信号は、前
のフィールドとは反対極性の信号が書き込まれ、液晶に
印加される電圧のＤＣ成分がゼロとなり、液晶の焼き付
きが防止される。上述のように、本実施例を採用した回
路は５Ｖで動作できるので、その回路を有するＩＣは低
消費電力、低コストとなり、かつ信号振幅は小さいので
高画素数のパネルも駆動可能である。

【００４４】なお、本実施例を用いて表示装置を構成す
る場合、図１７の信号処理回路５０内の図１９に示す反
転信号生成回路が５Ｖの正極性映像信号Ｕ₂を出力する
アンプのみで足りること、およびラインメモリの各垂直
電極（ｄ₁，ｄ₂，……）毎のメモリが図３のブロック１
００のように構成されていることを除き、図１７および
図１９に示す回路と同じ構成のものを用いることができ
る。

【００４５】［実施例２］次に本発明の第２の実施例に
係る信号反転回路の構成を図５に、そのタイミング図を
図６に示す。本実施例は、入力映像信号を２つの画素行
に書き込む２系統入力法に適用したものである。

【００４６】図５において、図中上側の入力系ＵＩＮが
奇数行に対応した信号のサンプリングを行い、下側の入
力系ＬＩＮが偶数行に対応した信号のサンプリングを行
う。有効期間に２系統でそれぞれサンプリングされた信
号は、図６のＴ₁ 期間では正極性の信号がｇ₁ 行の画素
へ書き込まれ、Ｔ₂ 期間には反転信号がｇ₂ 行の画素へ
書き込まれる。続く走査期間でも同様な信号の書き込み
動作がなされる。ブロック１００は図３のブロック１０
０と同じである。

【００４７】詳しく説明すると、まず水平同期信号Ｈ・
Ｓｙｎｃがハイレベルの時、パルスφＣＬがローとな
り、パルスφＣＬＨがハイとなる。これにより、容量の
端子ａが電位Ｖ_H にリセットされる。

【００４８】次に、信号Ｈ・Ｓｙｎｃがローの時、パル
スφｈ１１〜φｈ１４、φｈ２１〜φｈ２４が順次交互
に印加され、容量の端子ａにサンプル・ホールドされ
る。

【００４９】そして、Ｈ・Ｓｙｎｃが再びハイとなった
時、パルスｇ₁ により行線ｇ₁ が選択されるとともに、
パルスφＴ_A により、端子ａからの正極性の情報信号が
奇数行の画素に供給される。次にパルスφＣＬがローと
なり、端子ｂはフローティングとなり、その後パルスφ
ＣＬＨがハイとなり端子ａは基準電位Ｖ_H にクランプさ
れる。こうしてパルスφＴ_B ’がハイ、パルスφｇ₂ が
ハイとなり、端子ｂから反転した情報信号が偶数行の画
素に供給される。

【００５０】その後は、選択される行を変えながら同様
の動作を行い、全ての行を順次走査する１フィールド期
間が終了する。

【００５１】次のフィールドでは、奇数行には反転信号
が、偶数行には正極性の信号書き込み動作がなされる。
この場合、転送スイッチはφＴ_A ’とφＴ_B が使われ
る。

【００５２】［実施例３］本発明の第３の実施例に係る
信号反転回路の構成を図７に、そのタイミング図を図８
に示す。本実施例の回路は、色画素がストライプ状に配
置された表示装置に適している。

【００５３】図７の回路においては、有効期間Ａに入力
画素信号をサンプルホールドし、水平帰線期間にまず正
極性信号をｇ₁ 行に書き込む。次に反転信号を生成して
ｇ₂行に書き込む。この実施例の場合、メモリを１系統
で済ませることができるので構成が簡単であり、チップ
面積も小さくて良い。高画素数の表示装置に最適であ
る。図中の１００は、図３の１００と同じ回路である。

【００５４】まず、水平同期信号がハイとなる期間Ａ’
では、パルスφＴ_A がハイとなる。このとき図８のタイ
ミングチャートには示していないが、パルスφＣをハイ
としてスイッチＴｒ₃ をオンして端子ａをリセットする
と良い。パルスφＣＬがローとなり、端子ａはフローテ
ィングとなる。次にパルスφＣＬＨがハイとなり、端子
ａはリセットされる。

【００５５】有効期間Ａには不図示ではあるが、パルス
φｈ１１〜φｈ１３がハイとなり、情報信号を端子ａに
順次入力する。この時端子ｂはパルスφＣＬがハイとな
っているので基準電位とされている。

【００５６】次の期間Ａ’ではパルスφＴ_A がハイとな
り、これと同期してパルスφｇ₁ がハイとなるので、情
報信号は端子ａから画素に供給される。

【００５７】次に、パルスφＣＬがローとなり、端子ｂ
がフローティングとなる。その後、パルスφＣＬＨがハ
イとなり、端子ａが電位Ｖ_H にクランプされるので端子
ｂには反転された情報信号が生じる。パルスφＴ_B 、パ
ルスφｇ₂ をハイとして、端子ｂの反転信号を画素に供
給する。

【００５８】こうして、全行を順次走査して１フィール
ドを終了する。

【００５９】［実施例４］本発明の第４の実施例に係る
信号反転回路の構成を図９に、そのタイミング図を図１
０に示す。本実施例の回路は、ドット反転駆動に対応さ
せたものである。ドット反転とは、隣接する各画素間で
信号極性を変える駆動法である。ドット反転駆動は信号
極性の反転が最小単位になるため、フリッカが最も目立
たない。しかし、従来は、反転周期が非常に高周波数に
なるため、実現が困難であった。

【００６０】本実施例では、隣接ビット毎に、メモリ容
量で反転駆動を行うことが容易である。信号の反転は数
μｓのパルス幅で、小さいメモリ容量での電圧変化であ
るので消費電力は非常に小さい。高周波数で信号を反転
させないので、反転時のパルスノイズも発生しない。図
１０においてｔ₁ 期間に垂直データ線の奇数列に逆極性
の信号を転送し、偶数列に正極性の信号を転送する。ｔ
₂ 期間では信号極性は反転させる。

【００６１】動作タイミングについて詳しく説明する。

【００６２】まず、水平同期信号Ｈ・Ｓｙｎｃがハイの
時、パルスφＣＬ１はローとなり、信号線Ｄ２，Ｄ４に
対応するトランジスタのスイッチＳＴ１がオフする。次
にパルスφＣＬ２’がハイとなり、信号線Ｄ２，Ｄ４に
対応するトランジスタのスイッチＳＴ４がオンして電位
Ｖ_R に端子ａがリセットされる。そして、パルスφＴが
ハイとなる。

【００６３】次に信号Ｈ・Ｓｙｎｃがローとなると、パ
ルスφＣＬ１がハイとなる。この期間に不図示のタイミ
ングでサンプリング用のスイッチＳＷ０が適宜オンして
各容量の端子ａに情報信号が入力される。

【００６４】再び信号Ｈ・Ｓｙｎｃがハイとなると、パ
ルスφＣＬ２がローとなり、ラインＤ１，Ｄ３に対応し
た容量の端子ｂはフローティングになる。

【００６５】次にパルスφＣＬ１’がハイになるとライ
ンＤ１，Ｄ３の容量の端子ａは基準電位Ｖ_R にクランプ
されるので、容量の端子ａに入力された情報信号は反転
信号として端子ｂに現われる。

【００６６】こうして、パルスφＴ’がハイになるとト
ランジスタのスイッチＳＴ７，ＳＴ８がオンするのでラ
インＤ１，Ｄ３に対応した容量の端子ｂから反転信号が
トランジスタのスイッチＳＴ７を介してアンプ１１０に
供給されるとともに、ラインＤ２，Ｄ４に対応した容量
の端子ａからは非反転の情報信号がトランジスタのスイ
ッチＳＴ８を介してアンプ１１０に供給される。

【００６７】そして、再び信号Ｈ・Ｓｙｎｃがローとな
り、情報信号のサンプリングがなされ、その後、信号Ｈ
・Ｓｙｎｃがハイとなると、パルスφＣＬ１がロー、パ
ルスφＣＬ２’がハイとなり、ラインＤ２，Ｄ４に対応
した容量の端子ｂに反転信号が、ラインＤ１，Ｄ３の容
量の端子ａに非反転信号がホールドされる。そして、パ
ルスφＴがハイとなり、トランジスタのスイッチＳＴ
５，ＳＴ６がオンすると、反転信号はスイッチＳＴ６を
介してラインＤ２，Ｄ４のアンプ１１０へ、非反転の情
報信号はスイッチＳＴ５を介してラインＤ１，Ｄ３のア
ンプ１１０へ転送される。

【００６８】こうして互いに隣接する２つのラインに
は、反転信号と非反転信号が供給され、同一走査行の隣
接ビット毎に反転する情報信号が画素に供給される。

【００６９】［実施例５］本発明の第５の実施例に係る
信号反転回路の構成を図１１に示す。

【００７０】本実施例は、図３の回路において、リセッ
トトランジスタＴｒ₅ のリセット電位を共通電極電位と
同じＶ_LCCOM としたものである。

【００７１】図３の回路では、回路内の信号（反転信
号）電圧は、Ｕ₂→−Ｕ₂→Ｖ_H−Ｕ₂と変化するので、ト
ランジスタの耐圧はＶ_H＋Ｕ₂が必要であった。図１１の
回路では、Ｖ_LCCOM−Ｕ₂→Ｖ_LCCOM＋Ｕ₂と変化するの
で、トランジスタの耐圧は２Ｕ₂で良い。

【００７２】このように耐圧が小さくて良いのでトラン
ジスタサイズを小さくできる。

【００７３】［実施例６］図１２は、図１１のトランジ
スタＴｒ₂ の基準電位をＶ_H ではなくＶ_LCCOM にした時
の信号波形である。これはコモン反転駆動に適した信号
波形となる。コモン反転時の共通電極電位は例えば同図
にＶ_LCCOM として示したように変化させれば良い。

【００７４】Ｔｒ₅ のリセット電位をＵ₂ ／２にすれ
ば、トランジスタの耐圧はさらに小さくすることができ
る。

【００７５】このように上記の実施例は、入力映像信号
を反転するとともに、電位を変化できる特徴がある。通
常の映像信号を増幅して入力すれば、表示装置の中のラ
インメモリで反転信号が生成できるので、表示装置の汎
用性が増す。

【００７６】［実施例７］図１３は、上述の反転信号生成回路を外部ＩＣに集積し
たものである。このＩＣを用いることにより、アナログ
のシリアル信号をラインメモリ１００に一時蓄積し、読
み出す時に図１２に示す反転信号あるいは図２０に示す
反転信号を生成し、再びシリアル信号として出力し、表
示装置に入力することも可能である。図１３の構成では
アナログメモリ機能と反転信号生成機能を有するライン
メモリとして有用である。特に倍速駆動法でこのＩＣを
利用すれば、その出力信号でラインメモリのない表示装
置をノンインタレース駆動し、高解像度で、フリッカの
ない表示をすることが可能である。

【００７７】以上述べたように、本発明の上述した各実
施例によれば、低電圧の周辺回路で表示装置を駆動でき
る。さらに、高画素数の表示装置にも容易に対応可能で
ある。また、信号レベルの調整が簡単なため、縦や横ス
ジ状に現われるノイズの発生がなく、フリッカも目立た
ず高画質である。

【００７８】［実施例８］図１４は、本発明の第８の実
施例に係る表示装置の模式的断面図である。同図におい
て、１はシリコンウエハを用いた基板であり、表示画素
部下は、基板の一部が除去されて光透過部を生成してい
る。７は液晶層、６は透明基板である。８は画素部のト
ランジスタであり、拡大図を図１５に示している。９は
本発明の反転信号生成回路を構成するトランジスタを示
し、その拡大図を図１６に示している。

【００７９】図１５はゲート２３を２つ有するデュアル
ゲート型の薄膜トランジスタを示しており、シリコン縞
状領域にはソースＳ、ドレインｄ、チャネルｃが生成さ
れている。２２はゲート絶縁膜、２４はソース電極、２
５はドレイン電極である。１’は基板の透明部分であ
る。

【００８０】図１６はＬＤＤ構造のトランジスタを示し
ており、シリコンウエハの表面に作り込まれている。Ｌ
ｄ，ＬＳは微量ドープされた領域である。

【００８１】上述した各実施例１〜７の表示装置も、本
実施例のようなトランジスタを用いて作製すると良い。

【００８２】

【発明の効果】以上説明したように、容量の第１の端子
に入力された信号を、第２の端子をフローティングにす
るとともに第１の端子を基準電位に保持することで、第
２の端子側に生成される反転信号に変換することができ
る。よって、本発明によれば、低電圧駆動できる簡単な
回路で反転信号を生成できるので、低コストの回路とな
る。そして、これは表示素子の基板上に集積化し易いの
で、表示装置の小型化、低価格化にも寄与する。また、
高画素数の表示素子にも容易に適用できる。

【００８３】さらには、情報信号の電圧レベルの調整が
簡単なために、表示画面に現われる縦スジや横スジ状の
ノイズを抑えることができ、またフリッカも抑制でき
る。

【図面の簡単な説明】

【図１】本発明の好適な実施形態による反転信号生成
回路の構成を示す図である。

【図２】本発明の好適な実施形態による表示装置の構
成を示す図である。

【図３】本発明の第１実施例に係る反転信号生成回路
の回路図である。

【図４】図３の回路における各信号のタイミング図で
ある。

【図５】本発明の第２実施例に係る反転信号生成回路
の回路図である。

【図６】図５の回路における各信号のタイミング図で
ある。

【図７】本発明の第３実施例に係る反転信号生成回路
の回路図である。

【図８】図７の回路における各信号のタイミング図で
ある。

【図９】本発明の第４実施例に係る反転信号生成回路
の回路図である。

【図１０】図９の回路における各信号のタイミング図
である。

【図１１】本発明の第５実施例に係るコモン反転駆動
のための反転信号生成回路の回路図である。

【図１２】図１１の回路における反転信号および共通
電極電位の波形図である。

【図１３】本発明の第６実施例に係るアナログメモリ
ＩＣの回路図である。

【図１４】本発明の実施例８に係る表示装置の模式的
断面図である。

【図１５】図１４の画素部のトランジスタを示す模式
的断面図である。

【図１６】図１４の反転信号生成回路のトランジスタ
を示す模式的断面図である。

【図１７】従来の液晶表示装置の構成を示すブロック
図である。

【図１８】図１７における表示画素部の単位画素の構
成を示す回路図である。

【図１９】図１７における信号処理回路の一部として
設けられている反転信号生成回路の構成を示す回路図で
ある。

【図２０】図１９の反転信号生成回路の出力波形図で
ある。

【符号の説明】

Ｃｎ：容量手段、Ｔｒ₀ ：サンプリングスイッチ、Ｔｒ
₂，Ｔｒ₃ ，Ｔｒ₅ ：リセットトランジスタ、Ｔｒ_A ，
Ｔｒ_B ：転送トランジスタ、ｇ₁ ，ｇ₂ ，…：画素行、
１０：表示画素部、１１：画素スイッチ、１２：液晶、
１３：画素容量、１４：ゲート線、１５：垂直方向デー
タ線、１６：共通電極線、２０：垂直走査回路、３０：
サンプリング回路、４０：水平走査回路、５０：信号処
理回路、５１：アンプ、５２，５３：レベルシフト回
路、６０：制御回路、１００：ラインメモリ、１１０：
バッファアンプ。

Claims

(57)【特許請求の範囲】

【請求項１】第１の端子と第２の端子とを有し、該第
１の端子に情報信号を入力される容量手段と、該容量手段の該第２の端子を第１の基準電位源に接続す
る第１スイッチ手段と、該第１の端子を第２の基準電位源に接続する第２スイッ
チ手段と、該第２の端子を該第１の基準電位源に接続した状態で該
第１の端子から信号を読み出す第１の信号読出手段と、該第１の端子を該第２の基準電位源に接続した状態で該
第２の端子から信号を読み出す第２の信号読出手段と、該第１および第２の信号読出手段で読み出された信号を
出力するためのバッファ手段と、該第１および第２の信号読出手段による信号の読み出し
直前に該バッファ手段の入力端子を第３の基準電位源に
接続してリセットするリセット手段とを有する表示素子
駆動用の信号生成回路であって、前記第１および第２の基準電位源は互いに独立してそれ
ぞれ第１および第２の基準電位を設定されること、前記リセット手段によるリセットを、表示素子における
信号書き込みの際、前記第１および第２の信号読出手段
で読み出された信号が書き込まれる前に前記バッファ手
段のリセット時の出力が書き込まれるように行うこと、
および該第１の信号読出手段による前記第１の端子から
の信号の読み出し終了後に、前記第１スイッチ手段によ
り前記第２の端子をフローティングの状態とし、前記第
２スイッチ手段により該第１の端子を前記第２の基準電
位にクランプして該第２の端子からの信号を前記第２の
信号読出手段で読み出すことにより、所定の一垂直走査
期間内の信号を前の一垂直走査期間内の信号の極性と反
対極性に設定することを特徴とする表示素子駆動用の信
号生成回路。
【請求項２】前記第１および第２の信号読出手段は、
任意の周期毎に、交互に前記容量手段の各端子に現れる
信号を読み出す請求項１記載の信号生成回路。
【請求項３】前記容量手段、ならびに前記第１および
第２の読出手段を、複数系統の映像信号に対応して複数
系統備える請求項１記載の信号生成回路。
【請求項４】蓄積された同一信号を、第１の信号読出
手段と第２の信号読出手段で交互に読み出す請求項１記
載の信号生成回路。
【請求項５】前記請求項１記載の信号生成回路を備
え、該信号生成回路の第１および第２の信号読出手段で
読み出された画素信号を表示素子の画素に転送し、該表
示素子に該画素信号に応じた表示を行うことを特徴とす
る表示装置。
【請求項６】前記請求項１記載の信号生成回路を、表
示装置のアクティブマトリクス基板上に生成したことを
特徴とする表示装置。