JP3722812B2 - 容量性負荷の駆動回路および駆動方法 - Google Patents
容量性負荷の駆動回路および駆動方法 Download PDFInfo
- Publication number
- JP3722812B2 JP3722812B2 JP2003193775A JP2003193775A JP3722812B2 JP 3722812 B2 JP3722812 B2 JP 3722812B2 JP 2003193775 A JP2003193775 A JP 2003193775A JP 2003193775 A JP2003193775 A JP 2003193775A JP 3722812 B2 JP3722812 B2 JP 3722812B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitive load
- period
- circuit
- capacitor
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
Description
【０００１】
【発明の属する技術分野】
本発明は、容量性負荷を駆動するための駆動回路および駆動方法に関するものであり、例えば、アクティブマトリクス型液晶パネルのような容量性負荷に電圧を印加することにより画像を表示するための駆動回路、および、そのような駆動回路を備えた表示装置に関する。
【０００２】
【従来の技術】
液晶表示装置では、液晶パネルに設けられた映像信号線に入力映像信号に応じた電圧が印加されることにより画像が表示される。すなわち、液晶表示装置では画像を表示するために、液晶パネルにおける画素容量や配線容量等からなる容量性負荷が駆動回路によって駆動される。このような液晶表示装置、例えば薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）によるアクティブマトリクス型液晶表示装置（以下「ＴＦＴ−ＬＣＤ装置」という）は、以下のような構成となっている。
【０００３】
ＴＦＴ−ＬＣＤにおける液晶パネル（以下「ＴＦＴ−ＬＣＤパネル」という）は、互いに対向する一対の基板（以下「第１および第２の基板」という）を有している。これらの基板は、所定の距離（典型的には数μｍ）だけ離されて固定されており、液晶材料がこれらの基板間に充填されて液晶層が形成されている。これらの基板のうち少なくとも一方は透明であり、透過型表示を行う場合には、両基板は共に透明である。ＴＦＴ−ＬＣＤにおいて、第１の基板上には互いに平行する複数の走査信号線と、走査信号線に対して直交するように交差する複数の映像信号線とが設けられている。走査信号線と映像信号線との各交差部には、画素電極と、その交差部を通る映像信号線にその画素電極を電気的に接続するためのスイッチング素子である画素ＴＦＴとが設けられている。この画素ＴＦＴのゲート端子は、その交差部を通る走査信号線に接続され、ソース端子は、その交差部を通る映像信号線に接続され、ドレイン端子は上記画素電極に接続されている。
【０００４】
上記第１の基板に対向する第２の基板上には、全面に対向電極としての共通電極が設けられている。この共通電極には共通電極駆動回路により適切な電位が与えられる。従って、液晶層には画素電極と共通電極との電位差に相当する電圧が印加される。この印加電圧によって液晶層の光透過率を制御することができるので、映像信号線から適切な電圧が印加されることにより所望の画素表示を行うことができる。
【０００５】
ところで、一般に液晶表示装置では、液晶の劣化を抑えると共に表示品位を維持するために交流化駆動が行われている。この交流化駆動の方式としては、フレーム反転駆動方式や、１Ｈ反転駆動方式、ソース反転駆動方式、ドット反転駆動方式などがある。ここで、フレーム反転駆動方式は、表示すべき画像を表す映像信号の１フレーム期間毎に液晶への印加電圧の極性を反転させる方式であり、１Ｈ反転駆動方式は、その映像信号の１水平走査期間毎に（１走査信号線毎に）液晶への印加電圧の極性を反転させつつ１フレーム期間毎にも極性を反転させる駆動方式であり、ソース反転駆動方式は、表示すべき画像の１垂直ライン毎に、すなわち液晶パネルにおける１映像信号線毎に液晶への印加電圧の極性を反転させつつ１フレーム期間毎にも極性を反転させる駆動方式であり、ドット反転駆動方式は、液晶への印加電圧の極性を１走査信号線毎かつ１映像信号線毎に反転させつつ１フレーム毎にも反転させる駆動方式である。
【０００６】
例えば１Ｈ反転駆動方式の場合には、図１３（ａ）に示すように１フレーム期間毎に印加電圧の正負極性を反転させつつ１水平走査期間毎に正負極性を反転させるために、通常、図１３（ｂ）に示すように、映像信号線駆動回路（「ソースドライバ」とも呼ばれる）により映像信号線が、共通電極駆動回路により共通電極が、共に交流駆動される。このように共通電極も交流駆動される場合には、映像信号線駆動回路から出力されるパルス波電圧の振幅は比較的小さく、例えば５Ｖである。これに対し、共通電極の電位Ｖcomを固定して（ＤＣとして）１Ｈ反転駆動またはドット反転駆動等を行う場合には、図１３（ｃ）に示すように、映像信号線駆動回路から出力されるパルス波電圧（映像信号線電位Ｖｓ）の振幅は、例えば１０Ｖであって共通電極を交流駆動する場合の２倍となる。その結果、映像信号線駆動回路における消費電力は大きなものとなる。
【０００７】
これに対し、上記液晶表示装置において消費電力を低減する方法として次の２つの方法が考えられている。第１の方法は、液晶への印加電圧の極性の切り替わる時点毎にプリチャージを行うという方法であり、映像信号線駆動回路の各出力につき例えば図１４に示すような回路構成が採用される（例えば特許文献１参照）。この回路構成では、各映像信号線に印加されるべき駆動信号Ｓｊを出力する映像信号線駆動回路において、各出力端子ＴＳｊにつき映像信号線への印加電圧の極性を反転させるために概ね相反的にオン・オフする正極側スイッチＳＷＰおよび負極側スイッチＳＷＮが設けられている。正極側スイッチＳＷＰは、図１５（ａ）に示す正電圧印加制御信号φｐによって制御され、正電圧印加制御信号φｐがハイレベル（Ｈレベル）のときにオン状態となり、ローレベル（Ｌレベル）のときにオフ状態となる。負極側スイッチＳＷＮは、図１５（ｂ）に示す負電圧印加制御信号φｎによって制御され、負電圧印加制御信号φｎがＨレベルのときにオン状態となり、Ｌレベルのときにオフ状態となる。このような正極側および負極側スイッチＳＷＰ，ＳＷＮにより、画素電極と共通電極とによって形成される画素容量に正の電圧を保持させるべく映像信号線に正の電圧を印加する期間（以下「Ｐ期間」という）と、画素容量に負の電圧を保持させるべく映像信号線に負の電圧を印加する期間（以下「Ｎ期間」という）とが、図１５（ｄ）に示すように交互に切り換わる。これに加えて、Ｐ期間とＮ期間との間に、図１５（ａ）（ｂ）に示すように正極側および負極側スイッチＳＷＰ，ＳＷＮが共にオフ状態（φｐおよびφｎが共にＬレベル）となって映像信号線駆動回路の出力バッファ４１ｐ，４１ｎが映像信号線から電気的に切り離される期間（以下「ＯＦＦ期間」という）が設けられている。
【０００８】
この第１の方法では、上記正極側および負極側スイッチＳＷＰ，ＳＷＮに加えて、プリチャージ電源と呼ばれる電源が設けられ、正極側スイッチＳＷＰと負極側スイッチＳＷＮとの接続点と液晶パネルにおける映像信号線とを接続する信号線上の適宜の位置に一端が接続され、プリチャージ電源に他端が接続されたスイッチＳＷＳが設けられる。このスイッチＳＷＳは、図１５（ｃ）に示すプリチャージ制御信号ＳcsがＨレベルのときにオン状態となり、Ｌレベルのときにオフ状態となるスイッチであって、正極側および負極側スイッチＳＷＰ，ＳＷＮと連動している。すなわち、このスイッチＳＷＳは、プリチャージ制御信号Ｓcsに基づき、Ｐ期間とＮ期間との間に挿入されたＯＦＦ期間内にオンし、これにより、映像信号線がプリチャージ電源によってプリチャージされる。このプリチャージ電源の電圧Ｖprが、例えば、映像信号線駆動回路から出力される正の電圧と負の電圧とのちょうど中間の値の電圧“０”である場合、すなわちスイッチＳＷＳの他端が液晶パネルの共通電極に接続されている場合には、映像信号線駆動回路における出力バッファ４１ｐ，４１ｎが駆動すべき電圧は、このような方法を採用しない場合の半分となり、それに応じて消費電力が低減される。すなわち、例えばＰ期間からＮ期間への移行期間であるＯＦＦ期間にスイッチＳＷＳがオンすることによって、映像信号線の電位が中間電位にプリチャージされ、その後に、映像信号線駆動回路から負の電圧が印加される。これにより、映像信号線駆動回路における出力バッファ４１ｎが駆動すべき電圧は、図１５（ｄ）に示すように極性の切換時における電位変化量の半分となる。
【０００９】
液晶表示装置において消費電力を低減する第２の方法は、上記のＯＦＦ期間に相当する期間に液晶静電容量（上記画素容量に相当する容量）を含む閉ループを形成することによって、当該液晶静電容量に蓄積された電荷を放電し、これにより、消費電力の低減化を図るという方法である（例えば特許文献２参照）。図１６は、この第２の方法を説明するための簡易等価回路を示している。この第２の方法では、例えば、上記第１の方法におけるＰ期間に相当する期間に、図１６（ａ）に示すように液晶静電容量（ＬＣＤ）Ｃｏが充電され、上記第１の方法におけるＯＦＦ期間に相当する期間には、図１６（ｂ）に示すように、液晶静電容量Ｃｏを含む閉ループが形成され、液晶静電容量Ｃｏに蓄積されていた電荷が放電される。これにより、液晶駆動電流が削減され、液晶表示装置の消費電力が低減される。
【００１０】
【特許文献１】
特開平７−１３４５７３号
【特許文献２】
特開昭５３−１２４０９８号
【００１１】
【発明が解決しようとする課題】
以上のように、上記従来の第１および第２の方法では、駆動回路が変化させるべき映像信号線電位の変化量を小さくすることで低消費電力化が図られている。しかし、これらの方法による効果は、駆動回路が変化させるべき映像信号線電位の変化量を極性反転時における映像信号線の電位変化量の半分にすることに基づく消費電力の削減に留まっており、それ以上に消費電力を削減することはできなかった。
【００１２】
そこで、本発明では、液晶表示装置等のように容量性負荷に極性を周期的に反転させつつ電圧を印加することで当該容量性負荷を駆動する駆動回路および駆動方法であって、上記従来の方法よりも更に消費電力を低減できる駆動回路および駆動方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
第１の発明は、入力信号に応じた電圧を周期的に極性を反転させつつ容量性負荷に印加することにより当該容量性負荷を駆動する駆動回路であって、
前記入力信号に応じた電圧を出力して前記容量性負荷に印加する出力回路と、前記容量性負荷に印加される電圧の極性が反転する時に所定期間だけ前記出力回路を前記容量性負荷から電気的に切り離す開閉回路と、
所定容量を有するコンデンサと、
前記出力回路が前記容量性負荷から電気的に切り離されている前記所定期間であるＯＦＦ期間内において、第１の所定期間だけ前記コンデンサを前記容量性負荷に並列に接続し、かつ当該第１の所定期間後に第２の所定期間だけ前記コンデンサを当該第１の所定期間における向きと逆の向きで前記容量性負荷に並列に接続する接続切換回路とを備えることを特徴とする。
【００１４】
このような第１の発明によれば、出力回路により容量性負荷が充電された後、その出力回路が容量性負荷から電気的に切り離されるＯＦＦ期間のうち、第１の所定期間では、コンデンサが容量性負荷に並列に接続されることにより、そのコンデンサは容量性負荷と同電位で同極性に充電された状態となり、その後の第２の所定期間では、そのコンデンサは逆の向きで容量性負荷に並列に接続されることにより、容量性負荷はそのコンデンサと同電位で第１の所定期間とは逆の極性に充電された状態となる。このようにして、ＯＦＦ期間の第２の所定期間において、上記コンデンサの蓄積電荷により容量性負荷がプリチャージされるので、このＯＦＦ期間経過後に出力回路によって変化させるべき容量性負荷の電位変化量は、上記コンデンサの充電電圧に応じて低減され、極性反転時の電位変化量の半分よりも小さくなる。その結果、駆動回路における消費電力の削減につき従来よりも大きな効果が得られる。
【００１５】
第２の発明は、第１の発明において、
前記接続切換回路は、前記出力回路が前記容量性負荷から電気的に切り離されているＯＦＦ期間である第１のＯＦＦ期間から１周期経過した後のＯＦＦ期間である第２のＯＦＦ期間における前記第１の所定期間では、前記第１のＯＦＦ期間における前記第２の所定期間での向きと同じ向きで前記コンデンサを前記容量性負荷に並列に接続することを特徴とする。
【００１６】
第２の発明によれば、第２のＯＦＦ期間における第１の所定期間では、第１のＯＦＦ期間における第２の所定期間での向きと同じ向きでコンデンサが容量性負荷に並列に接続されるので、第１のＯＦＦ期間における第２の所定期間において充電された当該コンデンサは、第２のＯＦＦ期間における第１の所定期間において更に同極性で充電される。これにより、容量性負荷への印加電圧の極性反転が繰り返されるにしたがって上記コンデンサにおける蓄積電荷量が増えるので、出力回路によって変化させるべき容量性負荷の電位変化量は、次第に小さくなっていく。その結果、駆動回路における消費電力を大きく削減することができる。
【００１７】
第３の発明は、第１または第２の発明において、
前記接続切換回路は、
前記第１および第２の所定期間のうち一方の期間にオンし他方の期間にオフする第１および第２のスイッチと、
前記一方の期間にオフし前記他方の期間にオンする第３および第４のスイッチとを備え、
前記コンデンサの一端は、前記第１のスイッチを介して前記容量性負荷の一端に接続されるとともに、前記第４のスイッチを介して前記容量性負荷の他端に接続され、
前記コンデンサの他端は、前記第３のスイッチを介して前記容量性負荷の一端に接続されるとともに、前記第２のスイッチを介して前記容量性負荷の他端に接続されることを特徴とする。
【００１８】
このような第３の発明によれば、第１および第２の所定期間のうち一方の期間には、コンデンサの一端と容量性負荷の一端との間に挿入された第１のスイッチがオンするとともに、コンデンサの他端と容量性負荷の他端との間に挿入された第２のスイッチがオンし、第１および第２の所定期間のうち他方の期間には、コンデンサの一端と容量性負荷の他端との間に挿入された第４のスイッチがオンするとともに、コンデンサの他端と容量性負荷の一端との間に挿入された第３のスイッチがオンする。したがって、出力回路が容量性負荷から電気的に切り離されるＯＦＦ期間のうち、第１の所定期間において、コンデンサが容量性負荷に並列に接続され、その後の第２の所定期間では、そのコンデンサは逆の向きで容量性負荷に並列に接続される。これにより、出力回路によって変化させるべき容量性負荷の電位変化量は、上記コンデンサの充電電圧に応じて小さくなり、その結果、駆動回路における消費電力が従来よりも低減される。
【００１９】
第４の発明は、表示すべき画像を表す入力信号に応じた電圧を周期的に極性を反転させつつ容量性負荷に印加することにより、当該入力信号の表す画像を表示する表示装置であって、
前記入力信号に応じた電圧を出力して前記容量性負荷に印加する出力回路と、前記容量性負荷に印加される電圧の極性が反転する時に所定期間だけ前記出力回路を前記容量性負荷から電気的に切り離す開閉回路と、
所定容量を有するコンデンサと、
前記出力回路が前記容量性負荷から電気的に切り離されている前記所定期間であるＯＦＦ期間内において、第１の所定期間だけ前記コンデンサを前記容量性負荷に並列に接続し、かつ当該第１の所定期間後に第２の所定期間だけ前記コンデンサを当該第１の所定期間における向きと逆の向きで前記容量性負荷に並列に接続する接続切換回路とを備えることを特徴とする。
【００２０】
このような第４の発明によれば、第１の発明と同様、出力回路による容量性負荷への電圧印加の前のＯＦＦ期間に、コンデンサに充電された電荷により容量性負荷がプリチャージされるので、このＯＦＦ期間経過後に出力回路によって変化させるべき容量性負荷の電位変化量は、上記コンデンサの充電電圧に応じて小さくなる。その結果、駆動回路における消費電力が従来よりも低減される。
【００２１】
第５の発明は、第４の発明において、
複数の映像信号線と、
前記複数の映像信号線と交差する複数の走査信号線と、
前記複数の走査信号線を選択的に駆動する走査信号線駆動回路と、
前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素形成部とを備え、
各画素形成部は、
対応する交差点を通過する走査信号線によってオンおよびオフされるスイッチング素子と、
対応する交差点を通過する映像信号線に前記スイッチング素子を介して接続される画素電極と、
前記複数の画素形成部に共通的に設けられ、前記画素電極との間に所定容量が形成されるように配置された共通電極とを含み、
前記容量性負荷は、各映像信号線および前記画素電極と前記共通電極とによって形成され、
前記出力回路は、前記入力信号に応じた電圧を前記複数の映像信号線に印加し、
前記コンデンサおよび前記接続切換回路は、前記映像信号線毎に設けられていることを特徴とする。
【００２２】
このような第５の発明によれば、各映像信号線および画素電極と共通電極とによって形成された容量性負荷につきコンデンサおよび接続切換回路が設けられており、ＯＦＦ期間に当該コンデンサおよび接続切換回路によりその容量性負荷がプリチャージされるので、その容量性負荷への印加電圧の極性反転時における各映像信号線の電位変化量のうち出力回路が変化させるべき電位変化量が、上記コンデンサの充電電圧に応じて小さくなる。これにより、液晶表示装置等において映像信号線の駆動回路における消費電力を従来よりも削減することができる。
【００２３】
第６の発明は、入力信号に応じた電圧を出力回路によって極性を周期的に反転させつつ容量性負荷に印加することにより当該容量性負荷を駆動する駆動方法であって、
前記入力信号に応じた電圧を前記容量性負荷に印加する電圧印加ステップと、
前記容量性負荷に印加される電圧の極性が反転する時に所定期間だけ前記出力回路を前記容量性負荷から電気的に切り離す切断ステップと、
前記出力回路が前記容量性負荷から電気的に切り離されている前記所定期間であるＯＦＦ期間内において、第１の所定期間だけ、所定容量を有するコンデンサを前記容量性負荷に並列に接続する第１接続ステップと、
前記ＯＦＦ期間内において、前記第１の所定期間後に第２の所定期間だけ前記コンデンサを前記第１の所定期間における向きと逆の向きで前記容量性負荷に並列に接続する第２の接続ステップとを備えることを特徴とする。
【００２４】
【発明の実施の形態】
以下、本発明の実施形態について添付図面を参照して説明する。
＜１ 全体の構成および動作＞
図１（ａ）は、本発明の一実施形態に係る液晶表示装置の構成を示すブロック図である。この液晶表示装置は、表示制御回路２００と、映像信号線駆動回路３００と、走査信号線駆動回路４００と、アクティブマトリクス型の液晶パネル５００とを備えている。
【００２５】
この液晶表示装置における表示部としての液晶パネル５００は、外部のＣＰＵ等から受け取る画像データＤｖの表す画像における水平走査線にそれぞれが対応する複数本の走査信号線Ｌｇと、それら複数本の走査信号線Ｌｇのそれぞれと交差する複数本の映像信号線Ｌｓと、それら複数本の走査信号線Ｌｇと複数本の映像信号線Ｌｓとの交差点にそれぞれ対応して設けられた複数の画素形成部とを含む。これら複数の画素形成部はマトリクス状に配置され、各画素形成部は、基本的には従来のアクティブマトリクス型液晶パネルにおける構成と同様の構成であって、対応する交差点を通過する映像信号線Ｌｓにソース端子が接続されると共に、対応する交差点を通過する走査信号線Ｌｇにゲート端子が接続されたスイッチング素子としてのＴＦＴと、そのＴＦＴのドレイン端子に接続された画素電極と、上記複数の画素形成部に共通的に設けられた対向電極である共通電極Ｅｃと、上記複数の画素形成部に共通的に設けられ画素電極と共通電極Ｅｃとの間に挟持された液晶層とからなる。そして、画素電極と共通電極Ｅｃとそれらの間に挟持された液晶層とにより画素容量が形成される。
【００２６】
本実施形態では、液晶パネル５００に表示すべき画像を表す（狭義の）画像データおよび表示動作のタイミング等を決めるデータ（例えば表示用クロックの周波数を示すデータ）（以下「表示制御データ」という）は、外部のコンピュータにおけるＣＰＵ等から表示制御回路２００に送られる（以下、外部から送られるこれらのデータＤｖを「広義の画像データ」という）。すなわち、外部のＣＰＵ等は、広義の画像データＤｖを構成する（狭義の）画像データおよび表示制御データを、アドレス信号ＡＤｗを表示制御回路２００に供給して、表示制御回路２００内の後述の表示メモリおよびレジスタにそれぞれ書き込む。
【００２７】
表示制御回路２００は、レジスタに書き込まれた表示制御データに基づき、表示用のクロック信号ＣＫ、水平同期信号ＨＳＹ、垂直同期信号ＶＳＹ、スタートパルス信号ＳＰ、および、ラッチストローブ信号ＬＳを生成する。また、表示制御回路２００は、外部のＣＰＵ等によって表示メモリに書き込まれた画像データを読み出して、デジタル画像信号Ｄａとして出力する。さらにまた、表示制御回路２００は、液晶パネル５００における液晶への印加電圧の極性を周期的に反転させるための制御信号である正電圧印加制御信号φｐおよび負電圧印加制御信号φｎ、ならびに、後述のプリチャージの極性を制御するための制御信号である第１プリチャージ極性制御信号Ｓcaおよび第２プリチャージ極性制御信号Ｓcbを生成する。このようにして、表示制御回路２００によって生成される信号のうち、クロック信号ＣＫと、スタートパルス信号ＳＰと、ラッチストローブ信号ＬＳと、デジタル画像信号Ｄａと、正および負電圧印加制御信号φｐ，φｎと、第１および第２プリチャージ極性制御信号Ｓca，Ｓcbとは、映像信号線駆動回路３００に供給され、水平同期信号ＨＳＹと垂直同期信号ＶＳＹとは、走査信号線駆動回路４００に供給される。なお以下では、画像表示の階調数を６４として説明するが、階調数はこれに限られるものではない。本実施形態のように階調数を６４とした場合、デジタル画像信号Ｄａは６ビットの信号となる。
【００２８】
映像信号線駆動回路３００には、上記のようにして、液晶パネル５００に表示すべき画像を表すデータが画素単位でデジタル画像信号Ｄａとして供給されると共に、タイミングを示す信号としてクロック信号ＣＫと、スタートパルス信号ＳＰと、ラッチストローブ信号ＬＳと、正および負電圧印加制御信号φｐ，φｎと、第１および第２プリチャージ極性制御信号Ｓca，Ｓcbとが供給される。映像信号線駆動回路３００は、これらの信号ＣＫ，ＳＰ，ＬＳ，φｐ，φｎ，Ｓca，Ｓcbに基づき、液晶パネル５００を駆動するための映像信号（以下「駆動用映像信号」ともいう）Ｓ１〜Ｓｎを生成し、これを液晶パネル５００の各映像信号線Ｌｓに印加する。
【００２９】
走査信号線駆動回路４００は、水平同期信号ＨＳＹおよび垂直同期信号ＶＳＹに基づき、液晶パネル５００における走査信号線Ｌｇを１水平走査期間ずつ順次に選択するために各走査信号線Ｌｇに印加すべき走査信号Ｇ１〜Ｇｍを生成し、全走査信号線Ｌｇのそれぞれを順に選択するためのアクティブな走査信号の各走査信号線Ｌｇへの印加を１垂直走査期間を周期として繰り返す。
【００３０】
液晶パネル５００では、上記のようにして各映像信号線Ｌｓに、映像信号線駆動回路３００によってデジタル画像信号Ｄａに基づく駆動用の映像信号Ｓ１〜Ｓｎが印加され、各走査信号線Ｌｇには、走査信号線駆動回路４００によって走査信号Ｇ１〜Ｇｍが印加される。これにより、液晶パネル５００の液晶層には、駆動用映像信号Ｓ１〜Ｓｎによって与えられる画素電極の電位と所定の電源回路によって与えられる共通電極の電位との差に相当する電圧が印加され、この印加電圧によって液晶層の光透過率が制御される。これにより液晶パネル５００は、外部のＣＰＵ等から受け取った画像データＤｖの表す画像を表示する。なお、本実施形態では、共通電極Ｅｃには固定電位が与えられるが（以下、この固定電位は接地レベル（０）であるものとする）、本発明は、これに限定されるものではない。
【００３１】
＜２ 表示制御回路＞
図１（ｂ）は、上記の液晶表示装置における表示制御回路２００の構成を示すブロック図である。この表示制御回路２００は、入力制御回路２０と表示メモリ２１とレジスタ２２とタイミング発生回路２３とメモリ制御回路２４と極性切換制御回路２５とを備えている。
【００３２】
この表示制御回路２００が外部のＣＰＵ等から受け取る広義の画像データＤｖを示す信号（以下、この信号も符号“Ｄｖ”で表すものとする）およびアドレス信号ＡＤｗは、入力制御回路２０に入力される。入力制御回路２０は、アドレス信号ＡＤｗに基づき、広義の画像データＤｖを、画像データＤＡと表示制御データＤｃとに振り分ける。そして、画像データＤＡを表す信号（以下、これらの信号も符号“ＤＡ”で表すものとする）をアドレス信号ＡＤｗに基づくアドレス信号ＡＤと共に表示メモリ２１に供給することで画像データＤＡを表示メモリ２１に書き込むと共に、表示制御データＤｃをレジスタ２２に書き込む。表示制御データＤｃは、クロック信号ＣＫの周波数や、画像データＤｖの表す画像を表示するための水平走査期間および垂直走査期間等を指定するタイミング情報を含んでいる。
【００３３】
タイミング発生回路（以下「ＴＧ」と略記する）２３は、レジスタ２２の保持する上記表示制御データに基づき、クロック信号ＣＫ、水平同期信号ＨＳＹ、垂直同期信号ＶＳＹ、スタートパルス信号ＳＰ、およびラッチストローブ信号ＬＳを生成する。なお本実施形態では、映像信号線駆動回路３００から出力される駆動用映像信号Ｓ１〜Ｓｎは、１水平走査期間毎に切り換わる。これに対応して、映像信号線駆動回路３００に供給されるスタートパルス信号ＳＰおよびラッチストローブ信号ＬＳのパルス繰り返し周期も１水平走査期間となっている。また、ＴＧ２３は、表示メモリ２１およびメモリ制御回路２４をクロック信号ＣＫに同期させて動作させるためのタイミング信号を生成する。
【００３４】
メモリ制御回路２４は、外部から入力されて入力制御回路２０を介して表示メモリ２１に格納された画像データＤＡのうち、液晶パネル５００に表示すべき画像を表すデータを読み出すためのアドレス信号ＡＤｒと、表示メモリ２１の動作を制御するための信号とを生成する。これらのアドレス信号ＡＤｒおよび制御信号は表示メモリ２１に与えられ、これにより、液晶パネル５００に表示すべき画像を表すデータがデジタル画像信号Ｄａとして表示メモリ２１から読み出され、表示制御回路２００から出力される。このデジタル画像信号Ｄａは、既述のように映像信号線駆動回路３００に供給される。
【００３５】
極性切換制御回路２５は、水平同期信号ＨＳＹおよび垂直同期信号ＶＳＹに基づき、正および負電圧印加制御信号φｐ，φｎと、第１および第２プリチャージ極性制御信号Ｓca，Ｓcbとを生成する。ここで、正電圧印加制御信号φｐは、映像信号線駆動回路３００（の出力バッファ）から正極性の電圧を出力すべき期間にＨレベル、それ以外の期間でＬレベルとなる信号であり、負電圧印加制御信号φｎは、映像信号線駆動回路３００（の出力バッファ）から負極性の電圧を出力すべき期間にＨレベル、それ以外の期間でＬレベルとなる信号である。また、第１および第２プリチャージ極性制御信号Ｓca，Ｓcbは、後述のＯＦＦ期間において液晶パネル５００内の負荷容量に並列に接続されるプリチャージコンデンサの向きを切り換えるための制御信号であり、第１のプリチャージ極性制御信号Ｓcaは、プリチャージコンデンサを構成する互いに対向する第１および第２の電極Ｅｐ，Ｅｎのうち第１の電極Ｅｐ（本実施形態では電位の高い方の電極）が液晶パネル５００内の各映像信号線Ｌｓに接続されるような向きでプリチャージコンデンサを負荷容量に並列に接続すべき期間にＨレベル、それ以外の期間でＬレベルとなる。一方、第２のプリチャージ極性制御信号Ｓcbは、プリチャージコンデンサの第２の電極Ｅｎ（本実施形態では電位の低い方の電極）が液晶パネル５００内の各映像信号線Ｌｓに接続されるような向きでプリチャージコンデンサを負荷容量に並列に接続すべき期間にＨレベル、それ以外の期間でＬレベルとなる。
【００３６】
＜３ 映像信号線駆動回路＞
図２は、上記液晶表示装置における映像信号線駆動回路３００の構成を示すブロック図である。この映像信号線駆動回路３００は、出力端子ＴＳ１，ＴＳ２，…，ＴＳｎの数すなわち液晶パネル５００の映像信号線Ｌｓの数に等しい段数のシフトレジスタ３１０と、各６ビットからなり出力端子ＴＳ１，ＴＳ２，…，ＴＳｎの数に等しい数のデジタル画像信号ｄ１，ｄ２，…，ｄｎを出力するサンプリング・ラッチ回路３２０と、各デジタル画像信号ｄ１，ｄ２，…，ｄｎをアナログ信号に変換するＤＡ変換回路３３０と、このアナログ信号に基づき各出力端子ＴＳ１，ＴＳ２，…，ＴＳｎから出力すべき駆動用映像信号Ｓ１，Ｓ２，…，Ｓｎを生成する出力回路３４０と、この出力回路３４０に必要とされる駆動能力を低減するためのプリチャージ回路３５０とを備えている。
【００３７】
上記構成の映像信号線駆動回路３００において、シフトレジスタ３１０には、スタートパルス信号ＳＰとクロック信号ＣＫとが入力され、このシフトレジスタ３１０は、これらの信号ＳＰ，ＣＫに基づき、各水平走査期間において、スタートパルス信号ＳＰに含まれる１つのパルスを入力端から出力端へと順次転送する。この転送に応じて、サンプリング・ラッチ回路３２０には、サンプリングパルスが順次入力される。サンプリング・ラッチ回路３２０は、表示制御回路２００からのデジタル画像信号Ｄａを、これらのサンプリングパルスのタイミングでサンプリングして保持し、さらに、ラッチストローブ信号ＬＳでラッチして１水平走査期間ずつ保持する。ここで保持されるデジタル画像信号Ｄａは、各６ビットの内部画像信号ｄ１，ｄ２，…，ｄｎとしてサンプリング・ラッチ回路３２０から出力される。これらの内部画像信号ｄ１，ｄ２，…，ｄｎは、ＤＡ変換回路３３０に入力される。ＤＡ変換回路３３０は、各内部画像信号ｄ１，ｄ２，…，ｄｎを正極性および負極性の２種類のアナログ信号に変換する。出力回路３４０は、この正極性および負極性アナログ信号に対し例えば電圧ホロアによってインピーダンス変換することにより、所定周期で極性の反転する電圧を駆動用映像信号Ｓ１，Ｓ２，…，Ｓｎとして生成する。
【００３８】
プリチャージ回路３５０は、上記出力回路３４０に必要とされる駆動能力を低減すべく、液晶パネル５００における映像信号線Ｌｓの配線容量や画素容量からなる負荷容量を、出力回路３４０による映像信号線Ｌｓへの電圧印加に先立ってその印加電圧の極性の反転時毎に予備的に充電する。
【００３９】
＜４ 映像信号線駆動回路の要部構成＞
図３は、上記の映像信号線駆動回路３００におけるＤＡ変換回路３３０、出力回路３４０およびプリチャージ回路３５０のうち１個の出力端子ＴＳｊに対応する部分、すなわち１本の映像信号線Ｌｓに対応する部分（以下「単位要部駆動回路」という）３０１を示す回路図である。
【００４０】
ＤＡ変換回路３３０には、１個の出力端子ＴＳｊにつき、それに対応する内部画像信号であるデジタル信号ｄｊを正極性のアナログ信号である正電圧Ｖｐに変換する正極性ＤＡ変換器３１ｐと、そのデジタル信号ｄｊを負極性アナログ信号である負電圧Ｖｎに変換する負極性ＤＡ変換器３１ｎとが設けられている。
【００４１】
出力回路３４０には、１個の出力端子ＴＳｊにつき、正極性出力バッファ４１ｐとしての電圧ホロアと、負極性出力バッファ４１ｎとしての電圧ホロアと、正極性出力バッファ４１ｐの出力端子に一端が接続される正極側スイッチＳＷＰと、負極性出力バッファ４１ｎの出力端子に一端が接続される負極側スイッチＳＷＮとが設けられており、正極側スイッチＳＷＰの他端と負極側スイッチＳＷＮの他端とは互いに接続され、その接続点は出力回路３４０の出力端に相当する。この出力端は出力信号線Ｌojによって出力端子ＴＳｊに接続されている。正極側スイッチＳＷＰは、図４（ａ）に示す正電圧印加制御信号φｐによって制御され、正電圧印加制御信号φｐがＨレベルのときにオン状態となり、Ｌレベルのときにオフ状態となる。負極側スイッチＳＷＮは、図４（ｂ）に示す負電圧印加制御信号φｎによって制御され、負電圧印加制御信号φｎがＨレベルのときにオン状態となり、Ｌレベルのときにオフ状態となる。このような正極側および負極側スイッチＳＷＰ，ＳＷＮにより、正電圧Ｖｐを駆動用映像信号Ｓｊとして出力端子ＴＳｊから出力する期間であるＰ期間と、負電圧Ｖｎを駆動用映像信号Ｓｊとして出力端子ＴＳｊから出力する期間であるＮ期間とが、図４（ｅ）に示すように交互に切り換わる。本実施形態におけるＰ期間とＮ期間とは概ね１水平走査期間に等しいが、Ｐ期間とＮ期間との間には、図４（ａ）（ｂ）に示すように正極側および負極側スイッチＳＷＰ，ＳＷＮが共にオフ状態（φｐおよびφｎが共にＬレベル）となって映像信号線駆動回路３００の出力回路３４０（出力バッファ４１ｐ，４１ｎ）が液晶パネル５００内の映像信号線Ｌｓから電気的に切り離される期間が、ＯＦＦ期間として設けられている。このようにして、上記の正極側スイッチＳＷＰと負極側スイッチＳＷＮとにより、Ｐ期間、Ｎ期間およびＯＦＦ期間を実現すべく出力バッファ４１ｐまたは４１ｎと映像信号線Ｌｓとの電気的接続および遮断を行う開閉回路が構成される。
【００４２】
プリチャージ回路３５０には、各出力端子ＴＳｊにつき１つの単位プリチャージ回路５１が設けられている。この単位プリチャージ回路５１は、図３に示すように、正極側スイッチＳＷＰと負極側スイッチＳＷＮとの接続点と出力端子ＴＳｊとを結ぶ出力信号線Ｌoj上における適宜の位置に接続されており、互いに対向する第１の電極Ｅｐおよび第２の電極ＥｎからなるプリチャージコンデンサＣprと、液晶パネル５００の映像信号線Ｌｓに印加すべき正電圧と負電圧との中間の電圧であるプリチャージ基準電圧Ｖｒを供給するプリチャージ基準電圧供給要素と、一端が上記出力信号線Ｌojに接続され他端がプリチャージコンデンサＣprの第１の電極Ｅｐに接続された第１のスイッチＳＷＡ１と、一端がプリチャージ基準電圧供給要素に接続され他端がプリチャージコンデンサＣprの第２の電極Ｅｎに接続された第２のスイッチＳＷＡ２と、一端が上記出力信号線Ｌojに接続され他端がプリチャージコンデンサＣprの第２の電極Ｅｎに接続された第３のスイッチＳＷＢ１と、一端がプリチャージ基準電圧供給要素に接続され他端がプリチャージコンデンサＣprの第１の電極Ｅｐに接続された第４のスイッチＳＷＢ２とを備えている。このような単位プリチャージ回路５１において、スイッチＳＷＡ１，ＳＷＡ２，ＳＷＢ１，ＳＷＢ２は、液晶パネル５００における容量性負荷に対するプリチャージコンデンサＣprの並列接続を制御する接続切換回路を構成する。なお本実施形態では、プリチャージ基準電圧供給要素として共通電極Ｅｃが使用され、プリチャージ基準電圧Ｖｒは接地レベル“０”である。このため本実施形態では、プリチャージ電源は不要であるが、これに代えて、プリチャージ基準電圧供給要素としてプリチャージ電源を設け、その電源電圧を上記のプリチャージ基準電圧Ｖｒとしてもよい。
【００４３】
このような単位プリチャージ回路５１において、第１のスイッチＳＷＡ１と第２のスイッチＳＷＡ２とは連動しており、共に、図４（ｃ）に示す第１プリチャージ極性制御信号Ｓcaによって制御され、第１プリチャージ極性制御信号ＳcaがＨレベルのときにオンし、Ｌレベルのときにオフする。また、第３のスイッチＳＷＢ１と第４のスイッチＳＷＢ２とは連動しており、共に、図４（ｄ）に示す第２プリチャージ極性制御信号Ｓcbによって制御され、第２プリチャージ極性制御信号ＳcbがＨレベルのときにオンし、Ｌレベルのときにオフする。したがって、第１プリチャージ極性制御信号ＳcaがＨレベルであって第２プリチャージ極性制御信号ＳcbがＬレベルのときには、プリチャージコンデンサＣprの第１の電極Ｅｐが出力信号線Ｌojに接続され、第２の電極Ｅｎがプリチャージ基準電圧供給要素としての共通電極Ｅｃに接続される。そして、第１プリチャージ極性制御信号ＳcaがＬレベルであって第２プリチャージ極性制御信号ＳcbがＨレベルのときには、プリチャージコンデンサＣprの第１の電極Ｅｐがプリチャージ基準電圧供給要素としての共通電極Ｅｃに接続され、第２の電極Ｅｎが出力信号線Ｌojに接続される。また、第１および第２プリチャージ極性制御信号Ｓca，Ｓcbが共にＬレベルのときには、プリチャージコンデンサＣprが出力信号線Ｌoj（映像信号線Ｌｓ）から電気的に切り離される。なお、第１および第２プリチャージ極性制御信号Ｓca，Ｓcbが同時にＨレベルになることはない。
【００４４】
＜５ 駆動方法＞
次に、図４および図５を参照しつつ本実施形態に係る液晶表示装置の駆動方法について説明する。なお、本実施形態における液晶パネル５００の走査信号線Ｌｇの駆動は、従来のアクティブマトリクス型液晶パネルにおける典型的な走査信号線の駆動と同様であるので詳しい説明を省略し、以下では、液晶パネル５００の映像信号線Ｌｓの駆動につき説明する。また以下では、共通電極Ｅｃの電位は固定であって、記述のように、共通電極Ｅｃがプリチャージ基準電圧供給要素として機能し、プリチャージ基準電圧Ｖｒ＝０であるものとする。
【００４５】
図５（ａ）〜（ｄ）は、１本の映像信号線Ｌｓに対応する図３の単位要部駆動回路３０１の各期間における動作を説明するための図であって、単位要部駆動回路３０１に接続される１本の映像信号線Ｌｓに対応する液晶パネル５００の容量性負荷を示す等価回路（以下「単位負荷回路」という）５０１と共に、当該単位要部駆動回路３０１を示している。この図５（ａ）〜（ｄ）では、図３に示した単位要部駆動回路３０１における正極側スイッチＳＷＰおよび負極側スイッチＳＷＮは、１個の切換スイッチＳＷ１に等価的に置き換えられ、単位プリチャージ回路５１は、スイッチＳＷ２とプリチャージコンデンサＣprとが互いに直列に接続された回路に置き換えられている。また、単位負荷回路５０１は、１本の映像信号線Ｌｓに対応する液晶パネル５００の容量性負荷をモデル化したものであって、一端が単位要部駆動回路３０１の出力信号線Ｌojに接続された負荷抵抗Ｒと、その負荷抵抗Ｒの他端に一端が接続され他端が共通電極Ｅｃに接続された負荷容量Ｃとからなる。なお、プリチャージコンデンサＣprの容量は、この負荷容量Ｃに比べて十分に大きいものとする。
【００４６】
正電圧印加制御信号φｐがＨレベルで負電圧印加制御信号φｎがＬレベルとなるＰ期間（図４（ａ）（ｂ）参照）では、図５（ａ）に示すように切換スイッチＳＷ１によって、単位要部駆動回路３０１の出力信号線Ｌojに正極性出力バッファ４１ｐが接続される。この出力信号線Ｌojは液晶パネル５００の映像信号線Ｌｓに接続されているので、正極性出力バッファ４１ｐから出力される正電圧Ｖｐは、駆動用映像信号Ｓｊとして、単位負荷回路５０１すなわち容量性負荷に印加され、映像信号線Ｌｓが正電位となるように負荷容量Ｃが充電される。このＰ期間では、単位プリチャージ回路５１におけるスイッチＳＷ２はオフ状態であり、プリチャージコンデンサＣprは出力信号線Ｌojから電気的に切り離されているため、プリチャージコンデンサＣprに対する充放電は行われない。
【００４７】
正電圧印加制御信号φｐと負電圧印加制御信号φｎが共にＬレベルとなるＯＦＦ期間（図４（ａ）（ｂ）参照）では、図５（ｂ）（ｃ）に示すように、単位要部駆動回路３０１の出力信号線Ｌojおよびそれに接続される映像信号線Ｌｓは、切換スイッチＳＷ１によって、正極性出力バッファ４１ｐおよび負極性出力バッファ４１ｎのいずれからも電気的に切り離される。また、このＯＦＦ期間には、第１プリチャージ極性制御信号Ｓcaと第２プリチャージ極性制御信号Ｓcbのうちいずれか一方のみがＨレベルとなる２つの期間が含まれている（この２つの期間のうち時間的に早い方を「第１プリチャージ期間」、遅い方を「第２プリチャージ期間」と呼ぶものとする）。
【００４８】
図４に示すＯＦＦ期間ｔ１〜ｔ６において第１プリチャージ極性制御信号ＳcaがＨレベルで第２プリチャージ極性制御信号ＳcbがＬレベルである第１プリチャージ期間Ｔ１pr＝ｔ２〜ｔ３では、図５（ｂ）に示すように、単位プリチャージ回路５１内のスイッチＳＷ２はオンされて、プリチャージコンデンサＣprの第１の電極Ｅｐが出力信号線Ｌojに接続され、第２の電極Ｅｎが共通電極Ｅｃに接続される。したがって、このＯＦＦ期間ｔ１〜ｔ６では、負荷容量Ｃに蓄積されていた電荷がプリチャージコンデンサＣprに移動し、負荷容量Ｃの電位とプリチャージコンデンサＣpr（の第１の電極Ｅｐ）の電位とは、期間ｔ２〜ｔ４において正の同電位Ｖp1（＜Ｖｐ）となる。
【００４９】
その後、第１プリチャージ極性制御信号ＳcaがＬレベルで第２プリチャージ極性制御信号ＳcbがＨレベルである第２プリチャージ期間Ｔ２pr＝ｔ４〜ｔ５においても、図５（ｃ）に示すように、単位プリチャージ回路５１内のスイッチＳＷ２はオンされて、プリチャージコンデンサＣprが出力信号線Ｌojに接続されるが、第１プリチャージ期間Ｔ１pr＝ｔ２〜ｔ３とは異なり、第２の電極Ｅｎが出力信号線Ｌojに接続され、第１の電極Ｅｐが共通電極Ｅｃに接続される。すなわち、プリチャージコンデンサＣprは、第１プリチャージ期間Ｔ１pr＝ｔ２〜ｔ３とは逆の向きで容量性負荷（単位負荷回路５０１）に並列に接続される。これにより、負荷容量Ｃに蓄積されていた電荷がプリチャージコンデンサＣprに移動し、負荷容量Ｃは逆方向に充電され、負荷容量Ｃの電位とプリチャージコンデンサＣpr（の第２の電極Ｅｎ）の電位とは、期間ｔ４〜ｔ６において負の同電位Ｖn1（｜Ｖn1｜＜｜Ｖｎ｜）となる。
【００５０】
正電圧印加制御信号φｐがＬレベルで負電圧印加制御信号φｎがＨレベルとなるＮ期間ｔ６〜ｔ７（図４（ａ）（ｂ）参照）では、図５（ｄ）に示すように切換スイッチＳＷ１によって、単位要部駆動回路３０１の出力信号線Ｌojに負極性出力バッファ４１ｎが接続される。この出力信号線Ｌojは液晶パネル５００の映像信号線Ｌｓに接続されているので、負極性出力バッファ４１ｎから出力される負電圧Ｖｎは、駆動用映像信号Ｓｊとして、単位負荷回路５０１すなわち容量性負荷に印加され、映像信号線Ｌｓが負電位となるように負荷容量Ｃが充電される。このときの映像信号Ｓｊ（出力信号線Ｌojの電位）の変化量すなわち負極性出力バッファ４１ｎが変化させるべき電位変化量ΔＶｎは、｜Ｖｎ−Ｖn1｜であって（図４（ｅ）参照）、図１４に示した回路構成等により消費電力を低減する従来方法よりも、プリチャージコンデンサＣprでの充電電圧分｜Ｖn1｜だけ小さくなる。
【００５１】
上記のＮ期間ｔ６〜ｔ７の経過後は、再びＯＦＦ期間ｔ７〜ｔ１２となるが、このＯＦＦ期間ｔ７〜ｔ１２における第１プリチャージ期間Ｔ１pr＝ｔ８〜ｔ９では、第１プリチャージ極性制御信号ＳcaがＬレベルであって第２プリチャージ極性制御信号ＳcbがＨレベルである。したがって、図５（ｃ）に示すようにプリチャージコンデンサＣprは、負の電位を有する第２の電極Ｅｎが出力信号線Ｌojに接続されるような向きで、容量性負荷（単位負荷回路５０１）に並列に接続される。すなわちプリチャージコンデンサＣprは、１周期前のＯＦＦ期間ｔ１〜ｔ６における第２プリチャージ期間Ｔ２prでの向きと同じ向きで容量性負荷に並列に接続される。これにより、既に負極性で充電されていたプリチャージコンデンサＣprに蓄積されていた電荷が負荷容量Ｃに移動することで負極性の充電が更に進行し、負荷容量Ｃの電位とプリチャージコンデンサＣpr（の第２の電極Ｅｎ）の電位とは、期間ｔ８〜ｔ１０において負の同電位Ｖn1’（｜Ｖn1’｜＜｜Ｖｎ｜）となる。
【００５２】
その後、第１プリチャージ極性制御信号ＳcaがＨレベルで第２プリチャージ極性制御信号ＳcbがＬレベルである第２プリチャージ期間Ｔ２pr＝ｔ１０〜ｔ１１においても、単位プリチャージ回路５１内のスイッチＳＷ２はオンされて、プリチャージコンデンサＣprが出力信号線Ｌojに接続される。しかし、第１プリチャージ期間Ｔ１pr＝ｔ８〜ｔ９とは異なり、図５（ｂ）に示すように、正の電位を有する第１の電極Ｅｐが出力信号線Ｌojに接続され、第２の電極Ｅｎが共通電極Ｅｃに接続される。すなわち、プリチャージコンデンサＣprは、第１プリチャージ期間Ｔ１pr＝ｔ８〜ｔ９とは逆の向きで容量性負荷（単位負荷回路５０１）に並列に接続される。これにより、プリチャージコンデンサＣprに蓄積されていた電荷が負荷容量Ｃに移動し、負極性に充電されていた負荷容量Ｃは放電後、逆極性に充電され、負荷容量Ｃの電位とプリチャージコンデンサＣpr（の第１の電極Ｅｐ）の電位とは、期間ｔ１０〜ｔ１２において正の同電位Ｖp1’（｜Ｖp1’｜＜｜Ｖｐ｜）となる。
【００５３】
その後（時刻ｔ１２以降）に再び正電圧印加制御信号φｐがＨレベルで負電圧印加制御信号φｎがＬレベルとなるＰ期間（図４（ａ）（ｂ）参照）となり、図５（ａ）に示すように切換スイッチＳＷ１によって、単位要部駆動回路３０１の出力信号線Ｌojに正極性出力バッファ４１ｐが接続される。この出力信号線Ｌojは液晶パネル５００の映像信号線Ｌｓに接続されているので、正極性出力バッファ４１ｐから出力される正電圧Ｖｐは、駆動用映像信号Ｓｊとして、単位負荷回路５０１すなわち容量性負荷に印加され、映像信号線Ｌｓが正電位となるように負荷容量Ｃが充電される。このときの映像信号Ｓｊ（出力信号線Ｌojの電位）の変化量すなわち正極性出力バッファ４１ｐが変化させるべき電位変化量ΔＶｐは、Ｖｐ−Ｖp1’であって、図１４に示す回路構成により消費電力を低減する従来方法よりも、プリチャージコンデンサＣprでの充電電圧分Ｖp1’だけ小さくなる。
【００５４】
上記のように本実施形態では、映像信号線Ｌｓに正電圧が印加されるＰ期間と負電圧が印加されるＮ期間との間にＯＦＦ期間が設けられている。このＯＦＦ期間は、映像信号線Ｌｓへの印加電圧の極性を反転させるための期間であって、第１プリチャージ期間Ｔ１prおよび第２プリチャージ期間Ｔ２prを含んでいる。そして第１プリチャージ期間Ｔ１prでは、プリチャージコンデンサＣprが、液晶パネル５００の１本の映像信号線当たりの容量性負荷である単位負荷回路５０１に並列に接続される。これにより、負荷容量ＣとプリチャージコンデンサＣprとの間で電荷が移動し、負荷容量ＣとプリチャージコンデンサＣprとが同電位で同極性に充電された状態となる。その後の第２プリチャージ期間Ｔ２prでは、プリチャージコンデンサＣprは、第１プリチャージ期間Ｔ１prとは逆の向きで容量性負荷に並列に接続され、これにより、負荷容量ＣとプリチャージコンデンサＣprとの間で電荷が移動し、負荷容量ＣとプリチャージコンデンサＣprとが同電位で第１プリチャージ期間Ｔ１prとは逆の極性に充電された状態となる。そして、このＯＦＦ期間直後のＰ期間またはＮ期間では、映像信号線駆動回路３００の正極性または負極性出力バッファ４１ｐ、４１ｎにより、その第２プリチャージ期間Ｔ２prでの負荷容量の充電電圧の極性と同じ極性の電圧ＶｐまたはＶｎが映像信号線Ｌｓを介して容量性負荷に印加される。
【００５５】
なお既述のように、負極性出力バッファ４１ｎによって負電圧Ｖｎが容量性負荷に印加された後（Ｎ期間ｔ６〜ｔ７後）のＯＦＦ期間ｔ７〜ｔ１２における第１プリチャージ期間Ｔ１prでは、その１周期前のＯＦＦ期間ｔ１〜ｔ６における第２プリチャージ期間Ｔ２prでの向きと同じ向きでプリチャージコンデンサＣprが容量性負荷に並列に接続される（図４（ｃ）（ｄ））。このように本実施形態では、各ＯＦＦ期間における第１プリチャージ期間Ｔ１prにおいて、その１周期前のＯＦＦ期間における第２プリチャージ期間Ｔ２prでの向きと同じ向きでプリチャージコンデンサＣprが容量性負荷に並列に接続される。これにより、容量性負荷への印加電圧の極性反転が繰り返されるにしたがってプリチャージコンデンサＣprの蓄積電荷量が増えていく。その結果、出力回路（出力バッファ４１ｐ、４１ｎ）によって変化させるべき映像信号線電位の変化量は、次第に小さくなっていく。ただし、下記のシミュレーションの結果にも示されているように、出力回路によって変化させるべき映像信号線電位の変化量は、所定値に漸近していく（図１２参照）。これは、プリチャージコンデンサＣprにおける蓄積電荷量が、容量性負荷への印加電圧の極性反転が繰り返されるにしたがって増大し所定値に漸近していくことを意味する。
【００５６】
＜６ 映像信号線駆動のシミュレーション＞
上記のように本実施形態によれば、液晶パネル５００の駆動の際に映像信号線駆動回路３００の出力回路３４０（正極性または負極性出力バッファ４１ｐ，４１ｎ）が変化させるべき映像信号線電位の変化量ΔＶｐまたはΔＶｎは、プリチャージコンデンサＣprでの充電電圧分｜Ｖp1｜または｜Ｖn1｜（｜Ｖp1’｜または｜Ｖn1’｜）に応じて低減され、その結果、液晶パネル５００の映像信号線Ｌｓを駆動するための消費電力を削減することができる。本願発明者は、この映像信号線駆動回路３００が変化させるべき映像信号線電位の変化量ΔＶｐまたはΔＶｎの低減効果および消費電力の低減効果をより具体的に調べるために、２つの従来例と本実施形態につき映像信号線の駆動の数値計算によるシミュレーションを行った。以下では、このシミュレーションにつき図６〜図１２を参照して説明する。なお以下では、液晶パネルにおける映像信号線１本当たりの容量性負荷を駆動する際の映像信号線駆動回路の動作をシミュレーションするものとし、当該容量性負荷は、１０［Ω］の抵抗Ｒ２と０．５［μＦ］の負荷容量Ｃ２とが互いに直列に接続された回路（以下「ＣＲ負荷回路」という）５０２で表現されるものとする。
【００５７】
図６は、液晶表示装置の第１の従来例における映像信号線の駆動のシミュレーションに使用した回路モデルを示す回路図である。この回路モデルでは、映像信号線駆動回路は、正電圧Ｖｐ＝＋５［Ｖ］の電源と、負電圧Ｖｎ＝−５［Ｖ］の電源と、一端が正電圧Ｖｐの電源に接続された正極側スイッチＳＷＰと、一端が負電圧Ｖｎの電源に接続された負極側スイッチＳＷＮとを備え、正極側スイッチＳＷＰの他端と負極側スイッチＳＷＮの他端とは互いに接続され、その接続点は、出力信号線Ｌｏを介してＣＲ負荷回路５０２に接続されている。このような回路モデルにおいて、正極側スイッチＳＷＰと負極側スイッチＳＷＮとを相反的にオン・オフさせると、ＣＲ負荷回路５０２には所定周期で極性が反転する電圧が印加される。図９は、ＣＲ負荷回路５０２に印加される電圧の極性が０．２［ｍｓ］毎に反転するように正極側および負極側スイッチＳＷＰ，ＳＷＮを相反的にオン・オフさせた場合のシミュレーション結果を示す図であって、この場合に映像信号線駆動回路（の出力バッファ）からＣＲ負荷回路５０２に供給される電流すなわち消費電流ｉｄを示している。図９によれば、第１の従来例における消費電流ｉｄのピーク値は約９６０［ｍＡ］である。
【００５８】
図７は、液晶表示装置の第２の従来例における映像信号線の駆動のシミュレーションに使用した回路モデルを示す回路図である。この回路モデルでは、映像信号線駆動回路は、正電圧Ｖｐ＝＋５［Ｖ］の電源と、負電圧Ｖｎ＝−５［Ｖ］の電源と、正極側スイッチＳＷＰと、負極側スイッチＳＷＮとからなる上記第１の従来例と同様の構成に加えて、映像信号線駆動回路３００とＣＲ負荷回路５０２とを接続する出力信号線Ｌｏに一端が接続され他端が接地されたスイッチＳＷＳを備えている。図１０は、このような回路モデルにおいてＣＲ負荷回路５０２に印加される電圧の極性がほぼ０．２［ｍｓ］毎に反転するように正極側および負極側スイッチＳＷＰ，ＳＷＮを概ね相反的にオン・オフさせた場合のシミュレーション結果を示す図であって、この場合に信号線駆動回路からＣＲ負荷回路５０２に供給される消費電流ｉｄを示している。ただし、図１５に示すように、正極側スイッチＳＷＰがオンする期間と負極側スイッチＳＷＮがオンする期間との間には、正極側および負極側スイッチＳＷＰ，ＳＷＮが共にオフ状態となるＯＦＦ期間が設けられている。このＯＦＦ期間内にスイッチＳＷＳがオンすることにより、負荷容量Ｃ２に蓄積されていた電荷が放電される。このような回路モデルについてのシミュレーション結果を示す図１０によれば、第２の従来例における消費電流ｉｄのピーク値は約４８０［ｍＡ］である。
【００５９】
図８は、本実施形態における映像信号線の駆動のシミュレーションに使用した回路モデルを示す回路図である。この回路モデルでは、映像信号線駆動回路は、正電圧Ｖｐ＝＋５［Ｖ］の電源と、負電圧Ｖｎ＝−５［Ｖ］の電源と、正極側スイッチＳＷＰと、負極側スイッチＳＷＮとからなる上記第１の従来例と同様の構成に加えて、映像信号線駆動回路とＣＲ負荷回路５０２とを接続する出力信号線Ｌｏに接続された単位プリチャージ回路５２を備えている。この単位プリチャージ回路５２は、図３に示した単位プリチャージ回路５１に相当し、プリチャージコンデンサが符号“Ｃ１”で示され、プリチャージ基準電圧Ｖｒが接地レベル“０”として示されている点を除けば、図３の単位プリチャージ回路５１と同様であるので、同一構成要素には同一の符号を付して説明を省略する。このような回路モデルにおいて、ＣＲ負荷回路５０２に印加される電圧の極性がほぼ０．２［ｍｓ］毎に反転するように正極側および負極側スイッチＳＷＰ，ＳＷＮを概ね相反的にオン・オフするが、図４に示すように、正極側スイッチＳＷＰがオンする期間（φｐがＨレベルとなるＰ期間）と負極側スイッチＳＷＮがオンする期間（φｎがＨレベルとなるＮ期間）との間には、正極側および負極側スイッチＳＷＰ，ＳＷＮが共にオフするＯＦＦ期間が設けられている。そして単位プリチャージ回路５２では、第１のスイッチＳＷＡ１と第２のスイッチＳＷＡ２とは連動しており、共に、図４（ｃ）に示す第１プリチャージ極性制御Ｓcaによって制御され、また、第３のスイッチＳＷＢ１と第４のスイッチＳＷＢ２も連動しており、共に、図４（ｄ）に示す第２プリチャージ極性制御Ｓcbによって制御される。このような回路モデルにより、図４および図５等を参照して既に説明した本実施形態における映像信号線の駆動がシミュレーションされる。なお、本シミュレーションでは、プリチャージコンデンサＣ１の容量を１０［μＦ］としているが、この数値は一例であり、一般的には、映像信号線駆動回路３００の消費電力低減等の本発明の効果を奏する上で適切な数値が負荷容量Ｃ２等を考慮して決定される。
【００６０】
図１１および図１２は、本実施形態における映像信号線の駆動についての上記シミュレーションの結果を示す図であり、図１１は、映像信号線駆動回路の出力バッファに相当する正電圧Ｖｐまたは負電圧Ｖｎの電源からＣＲ負荷回路５０２に供給される電流すなわち消費電流ｉｄを示し、図１２は、負荷容量Ｃ２に印加される電圧（以下「負荷容量電圧」という）を示している。図１２に示した電圧変化は、映像信号線Ｌｓの電位変化に対応するものであって、図４（ｅ）と比較すればわかるように、図１２に示されるΔＶｐは、電圧Ｖｐ＝＋５［Ｖ］の電源からＣＲ負荷回路５０２に供給される電流による負荷容量電圧の変化量であり、図１２に示されるΔＶｎは、電圧Ｖｎ＝−５［Ｖ］の電源からＣＲ負荷回路５０２に供給される電流（負の電流）による負荷容量電圧の変化量である。これらの電圧変化量ΔＶｐおよびΔＶｎは、シミュレーション上において図８の回路が動作を開始してから時間の経過と共に減少して所定値に漸近し、例えば５［ｍｓ］以上経過すると、ＣＲ負荷回路５０２への印加電圧の極性反転時における電位変化量｜Ｖｐ−Ｖｎ｜＝１０［Ｖ］のほぼ１／３となる。これに伴い消費電流ｉｄも低減され、図１１に示すように、消費電流ｉｄのピーク値は約３３０［ｍＡ］となる。
【００６１】
ところで映像信号線駆動回路の１出力当たりの消費電力Ｐは、単純なモデルでは次式で表すことができる。
Ｐ∝ｆ・ｃ・Ｖ2
ここで、ｆは周波数を、ｃは映像信号線駆動回路によって駆動される負荷容量を、Ｖは駆動電圧を、それぞれ示している。したがって、図９〜図１２に示される上記のシミュレーション結果より、本実施形態によれば映像信号線駆動回路３００の消費電力を従来（第１の従来例および第２の従来例）に比べて大幅に低減できることがわかる。
【００６２】
＜７ 効果＞
以上のように本実施形態によれば、容量性負荷としての液晶パネル５００に正電圧を印加すべきＰ期間と負電圧を印加すべきＮ期間との間に、映像信号線駆動回路３００内の出力バッファ（出力回路３４０）が映像信号線Ｌｓから電気的に切り離されるＯＦＦ期間が設けられ、このＯＦＦ期間内における第１プリチャージ期間Ｔ１prおよび第２プリチャージ期間Ｔ２prにおいて、各出力信号線ＬojにプリチャージコンデンサＣprが接続される（図３、図４（ｃ）（ｄ））。そして、第１プリチャージ期間Ｔ１prでは、液晶パネル５００の各映像信号線Ｌｓについての容量性負荷にプリチャージコンデンサＣprが並列に接続されることにより、負荷容量ＣとプリチャージコンデンサＣprとが同電位で同極性に充電された状態となり、その後の第２プリチャージ期間Ｔ２prでは、プリチャージコンデンサＣprは第１プリチャージ期間Ｔ１prとは逆の向きで容量性負荷に並列に接続されることにより、負荷容量ＣとプリチャージコンデンサＣprとが同電位で第１プリチャージ期間Ｔ１prとは逆の極性に充電された状態となる（図５（ｂ）（ｃ））。ＯＦＦ期間におけるこのようなプリチャージ回路３５０（単位プリチャージ回路５１）の動作により、映像信号線駆動回路３００の正極性および負極性出力バッファ４１ｐ，４１ｎが変化させるべき映像信号線電位の変化量Δｐ，Δｎは、プリチャージコンデンサＣprでの充電電圧に応じて低減され、極性反転時の映像信号線電位の変化量｜Ｖｐ−Ｖｎ｜の半分よりも小さくなる（図４（ｅ））。その結果、映像信号線駆動回路３００における消費電力を従来よりも削減することができる。そして上述のシミュレーション結果によれば、映像信号線駆動回路３００の出力回路（出力バッファ）によって変化させるべき映像信号線Ｌｓの電位変化量Δｐ，Δｎは、液晶パネル５００の容量性負荷への印加電圧の極性反転時における映像信号線電位の変化量のほぼ１／３にまで低減することができる（図１２）。これは、従来に比べ映像信号線駆動回路３００における消費電力の大幅な削減が可能であることを意味する。
【００６３】
また上記実施形態によれば、プリチャージ電源を使用する従来の構成（図１４および図１５または特許文献１参照）とは異なり、液晶パネル５００内の負荷容量Ｃでの充電電圧（これは画素値に対応する）に応じてプリチャージコンデンサＣprが充電され、次に、プリチャージコンデンサＣprにおける当該充電電圧の極性が反転され、その反転後の充電電圧で負荷容量Ｃがプリチャージされる。したがって、上記実施形態によれば、プリチャージコンデンサＣprによって第２プリチャージ期間に映像信号線Ｌｓに与えられる電圧であるプリチャージ電圧が表示内容（画素値）に応じて自動的に調整されることになる。このため、プリチャージ電圧を固定とする従来技術とは異なり、表示内容によってプリチャージ電圧が不適切な値となるような事態が回避される。さらに、本実施形態は、プリチャージ電源を必要としないので、図１４および図１５等に示される従来の構成に比べ、プリチャージ電源による電力消費が無いという点においても有利である。
【００６４】
＜８ 変形例＞
上記実施形態では、映像信号線駆動回路３００内にその出力端子ＴＳｊ毎に単位プリチャージ回路５１が設けられているが（ｊ＝１，２，…，ｎ）、これに代えて、液晶パネル５００内に映像信号線Ｌｓ毎に単位プリチャージ回路５１を設けてもよい。
【００６５】
また、上記実施形態では、液晶パネル５００における共通電極Ｅｃが固定電位（接地レベル）となっているが、これに代えて、図１３（ｂ）に示したように共通電極Ｅｃを交流駆動する構成としてもよい。そのような構成においても、プリチャージ回路３５０（単位プリチャージ回路５１）の動作により、映像信号線駆動回路３００の正極性および負極性出力バッファ４１ｐ，４１ｎが変化させるべき映像信号線電位の変化量Δｐ，Δｎは、プリチャージコンデンサＣprでの充電電圧に応じて小さくなり、映像信号線駆動回路３００における消費電力の低減等、上記実施形態と同様の効果が得られる。
【００６６】
さらに、上記実施形態は液晶表示装置およびその駆動回路に係るものであるが、本発明はこれに限定されるものではなく、入力信号に応じた電圧を容量性負荷に極性を周期的に反転させつつ印加することにより当該容量性負荷を駆動する駆動回路であれば、他の表示装置や表示装置以外のものの駆動回路にも本発明は適用可能である。そして、その場合においても、駆動回路による駆動電圧の振幅をプリチャージコンデンサでの充電電圧に応じて実質的に小さくすることで、駆動回路の消費電力の削減等、上記実施形態と同様の効果を得ることができる。
【００６７】
【発明の効果】
第１の発明によれば、駆動回路の出力回路により容量性負荷が充電された後、その出力回路が容量性負荷から電気的に切り離されるＯＦＦ期間のうち、第１の所定期間では、コンデンサが容量性負荷に並列に接続され、その後の第２の所定期間では、そのコンデンサが逆の向きで容量性負荷に並列に接続される。これにより、ＯＦＦ期間の第２の所定期間において、上記コンデンサの蓄積電荷により容量性負荷がプリチャージされるので、このＯＦＦ期間経過後に出力回路によって変化させるべき容量性負荷の電位変化量は、上記コンデンサの充電電圧に応じて低減され、容量性負荷への印加電圧の極性反転時の電位変化量の半分よりも小さくなる。その結果、駆動回路における消費電力の削減につき従来よりも大きな効果が得られる。
【００６８】
第２の発明によれば、第２のＯＦＦ期間における第１の所定期間では、第１のＯＦＦ期間における第２の所定期間での向きと同じ向きでコンデンサが容量性負荷に並列に接続される。これにより、容量性負荷への印加電圧の極性反転が繰り返されるにしたがって上記コンデンサにおける蓄積電荷量が増えるので、出力回路によって変化させるべき容量性負荷の電位変化量は、次第に小さくなっていく。その結果、駆動回路における消費電力を大きく削減することが可能となる。
【００６９】
第３の発明によれば、第１および第２の所定期間のうち一方の期間には、コンデンサの一端と容量性負荷の一端との間に挿入された第１のスイッチがオンするとともに、コンデンサの他端と容量性負荷の他端との間に挿入された第２のスイッチがオンし、第１および第２の所定期間のうち他方の期間には、コンデンサの一端と容量性負荷の他端との間に挿入された第４のスイッチがオンするとともに、コンデンサの他端と容量性負荷の一端との間に挿入された第３のスイッチがオンする。これにより、第１の発明と同様、出力回路によって変化させるべき容量性負荷の電位変化量は、上記コンデンサの充電電圧に応じて小さくなり、その結果、駆動回路における消費電力の削減につき従来よりも大きな効果が得られる。
【００７０】
第４の発明によれば、第１の発明と同様、出力回路による容量性負荷への電圧印加の前のＯＦＦ期間に、コンデンサの蓄積電荷により容量性負荷がプリチャージされるので、このＯＦＦ期間経過後に出力回路によって変化させるべき容量性負荷の電位変化量は、上記コンデンサの充電電圧に応じて小さくなり、その結果、駆動回路における消費電力が従来よりも低減される。
【００７１】
第５の発明によれば、各映像信号線および画素電極と共通電極とによって形成された容量性負荷につきコンデンサおよび接続切換回路が設けられており、ＯＦＦ期間に当該コンデンサおよび接続切換回路によりその容量性負荷がプリチャージされるので、その容量性負荷への印加電圧の極性反転時における各映像信号線の電位変化量のうち出力回路が変化させるべき電位変化量が、上記コンデンサの充電電圧に応じて小さくなる。これにより、液晶表示装置等において映像信号線の駆動回路における消費電力を従来よりも削減することができる。
【００７２】
第６の発明によれば、第１の発明と同様、出力回路によって変化させるべき容量性負荷の電位変化量は、コンデンサの充電電圧に応じて小さくなり、その結果、容量性負荷の駆動に要する電力が従来よりも低減される。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る液晶表示装置の構成を示すブロック図である。
【図２】上記実施形態における映像信号線駆動回路の構成を示すブロック図である。
【図３】上記実施形態における映像信号線駆動回路のＤＡ変換回路、出力回路およびプリチャージ回路のうち１本の映像信号線に対応する部分を示す回路図である。
【図４】上記実施形態における映像信号線駆動回路の動作を説明するための信号波形図である。
【図５】上記実施形態における映像信号線駆動回路の動作を説明するための等価回路を示す図である。
【図６】液晶表示装置の第１の従来例における映像信号線の駆動のシミュレーションに使用した回路モデルを示す図である。
【図７】液晶表示装置の第２の従来例における映像信号線の駆動の動作のシミュレーションに使用した回路モデルを示す図である。
【図８】上記実施形態における映像信号線の駆動のシミュレーションに使用した回路モデルを示す図である。
【図９】第１の従来例における映像信号線の駆動についてのシミュレーション結果である消費電流を示す信号波形図である。
【図１０】第２の従来例における映像信号線の駆動についてのシミュレーション結果である消費電流を示す信号波形図である。
【図１１】上記実施形態における映像信号線の駆動についてのシミュレーション結果である消費電流を示す信号波形図である。
【図１２】上記実施形態における映像信号線の駆動についてのシミュレーション結果である負荷容量への印加電圧を示す信号波形図である。
【図１３】液晶表示装置における１Ｈ反転駆動方式を説明するための模式図（ａ）ならびに電圧波形図（ｂ）および（ｃ）である。
【図１４】液晶表示装置において消費電力を低減するための従来の第１の方法を説明するための回路図である。
【図１５】上記従来の第１の方法を説明するための信号波形図である。
【図１６】液晶表示装置において消費電力を低減するための従来の第２の方法を説明するための回路図である。
【符号の説明】
２５ …極性切換制御回路
３１ｐ …正極性ＤＡ変換器
３１ｎ …負極性ＤＡ変換器
４１ｐ …正極性出力バッファ
４１ｎ …負極性出力バッファ
５１ …単位プリチャージ回路
２００ …表示制御回路
３００ …映像信号線駆動回路
３０１ …単位要部駆動回路
３３０ …ＤＡ変換回路
３４０ …出力回路
３５０ …プリチャージ回路
４００ …走査信号線駆動回路
５００ …液晶パネル
５０１ …単位負荷回路
ＳＷＰ …正極側スイッチ
ＳＷＮ …負極側スイッチ
Ｃpr，Ｃ１…プリチャージコンデンサ
Ｅｐ …プリチャージコンデンサの第１電極
Ｅｎ …プリチャージコンデンサの第２電極
Ｅｃ …共通電極
ＳＷＡ１，ＳＷＡ２ …（プリチャージコンデンサの接続切換用）スイッチ
ＳＷＢ１，ＳＷＢ２ …（プリチャージコンデンサの接続切換用）スイッチ
Ｃ …負荷容量
Ｒ …負荷抵抗
ＳＷ１ …切換スイッチ
ＳＷ２ …（プリチャージコンデンサ接続用）スイッチ
φｐ …正電圧印加制御信号
φｎ …負電圧印加制御信号
Ｓca …第１プリチャージ極性制御信号
Ｓcb …第２プリチャージ極性制御信号
Ｔ１pr …第１プリチャージ期間
Ｔ２pr …第２プリチャージ期間
Ｖｒ …プリチャージ基準電圧（共通電極電位）
ＣＫ …クロック信号
ＨＳＹ …水平同期信号
ＶＳＹ …垂直同期信号
Ｄａ …デジタル画像信号
Ｓｊ …駆動用映像信号（ｊ＝１，２，…，ｎ）
Ｌｓ …映像信号線
【発明の属する技術分野】
本発明は、容量性負荷を駆動するための駆動回路および駆動方法に関するものであり、例えば、アクティブマトリクス型液晶パネルのような容量性負荷に電圧を印加することにより画像を表示するための駆動回路、および、そのような駆動回路を備えた表示装置に関する。
【０００２】
【従来の技術】
液晶表示装置では、液晶パネルに設けられた映像信号線に入力映像信号に応じた電圧が印加されることにより画像が表示される。すなわち、液晶表示装置では画像を表示するために、液晶パネルにおける画素容量や配線容量等からなる容量性負荷が駆動回路によって駆動される。このような液晶表示装置、例えば薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）によるアクティブマトリクス型液晶表示装置（以下「ＴＦＴ−ＬＣＤ装置」という）は、以下のような構成となっている。
【０００３】
ＴＦＴ−ＬＣＤにおける液晶パネル（以下「ＴＦＴ−ＬＣＤパネル」という）は、互いに対向する一対の基板（以下「第１および第２の基板」という）を有している。これらの基板は、所定の距離（典型的には数μｍ）だけ離されて固定されており、液晶材料がこれらの基板間に充填されて液晶層が形成されている。これらの基板のうち少なくとも一方は透明であり、透過型表示を行う場合には、両基板は共に透明である。ＴＦＴ−ＬＣＤにおいて、第１の基板上には互いに平行する複数の走査信号線と、走査信号線に対して直交するように交差する複数の映像信号線とが設けられている。走査信号線と映像信号線との各交差部には、画素電極と、その交差部を通る映像信号線にその画素電極を電気的に接続するためのスイッチング素子である画素ＴＦＴとが設けられている。この画素ＴＦＴのゲート端子は、その交差部を通る走査信号線に接続され、ソース端子は、その交差部を通る映像信号線に接続され、ドレイン端子は上記画素電極に接続されている。
【０００４】
上記第１の基板に対向する第２の基板上には、全面に対向電極としての共通電極が設けられている。この共通電極には共通電極駆動回路により適切な電位が与えられる。従って、液晶層には画素電極と共通電極との電位差に相当する電圧が印加される。この印加電圧によって液晶層の光透過率を制御することができるので、映像信号線から適切な電圧が印加されることにより所望の画素表示を行うことができる。
【０００５】
ところで、一般に液晶表示装置では、液晶の劣化を抑えると共に表示品位を維持するために交流化駆動が行われている。この交流化駆動の方式としては、フレーム反転駆動方式や、１Ｈ反転駆動方式、ソース反転駆動方式、ドット反転駆動方式などがある。ここで、フレーム反転駆動方式は、表示すべき画像を表す映像信号の１フレーム期間毎に液晶への印加電圧の極性を反転させる方式であり、１Ｈ反転駆動方式は、その映像信号の１水平走査期間毎に（１走査信号線毎に）液晶への印加電圧の極性を反転させつつ１フレーム期間毎にも極性を反転させる駆動方式であり、ソース反転駆動方式は、表示すべき画像の１垂直ライン毎に、すなわち液晶パネルにおける１映像信号線毎に液晶への印加電圧の極性を反転させつつ１フレーム期間毎にも極性を反転させる駆動方式であり、ドット反転駆動方式は、液晶への印加電圧の極性を１走査信号線毎かつ１映像信号線毎に反転させつつ１フレーム毎にも反転させる駆動方式である。
【０００６】
例えば１Ｈ反転駆動方式の場合には、図１３（ａ）に示すように１フレーム期間毎に印加電圧の正負極性を反転させつつ１水平走査期間毎に正負極性を反転させるために、通常、図１３（ｂ）に示すように、映像信号線駆動回路（「ソースドライバ」とも呼ばれる）により映像信号線が、共通電極駆動回路により共通電極が、共に交流駆動される。このように共通電極も交流駆動される場合には、映像信号線駆動回路から出力されるパルス波電圧の振幅は比較的小さく、例えば５Ｖである。これに対し、共通電極の電位Ｖcomを固定して（ＤＣとして）１Ｈ反転駆動またはドット反転駆動等を行う場合には、図１３（ｃ）に示すように、映像信号線駆動回路から出力されるパルス波電圧（映像信号線電位Ｖｓ）の振幅は、例えば１０Ｖであって共通電極を交流駆動する場合の２倍となる。その結果、映像信号線駆動回路における消費電力は大きなものとなる。
【０００７】
これに対し、上記液晶表示装置において消費電力を低減する方法として次の２つの方法が考えられている。第１の方法は、液晶への印加電圧の極性の切り替わる時点毎にプリチャージを行うという方法であり、映像信号線駆動回路の各出力につき例えば図１４に示すような回路構成が採用される（例えば特許文献１参照）。この回路構成では、各映像信号線に印加されるべき駆動信号Ｓｊを出力する映像信号線駆動回路において、各出力端子ＴＳｊにつき映像信号線への印加電圧の極性を反転させるために概ね相反的にオン・オフする正極側スイッチＳＷＰおよび負極側スイッチＳＷＮが設けられている。正極側スイッチＳＷＰは、図１５（ａ）に示す正電圧印加制御信号φｐによって制御され、正電圧印加制御信号φｐがハイレベル（Ｈレベル）のときにオン状態となり、ローレベル（Ｌレベル）のときにオフ状態となる。負極側スイッチＳＷＮは、図１５（ｂ）に示す負電圧印加制御信号φｎによって制御され、負電圧印加制御信号φｎがＨレベルのときにオン状態となり、Ｌレベルのときにオフ状態となる。このような正極側および負極側スイッチＳＷＰ，ＳＷＮにより、画素電極と共通電極とによって形成される画素容量に正の電圧を保持させるべく映像信号線に正の電圧を印加する期間（以下「Ｐ期間」という）と、画素容量に負の電圧を保持させるべく映像信号線に負の電圧を印加する期間（以下「Ｎ期間」という）とが、図１５（ｄ）に示すように交互に切り換わる。これに加えて、Ｐ期間とＮ期間との間に、図１５（ａ）（ｂ）に示すように正極側および負極側スイッチＳＷＰ，ＳＷＮが共にオフ状態（φｐおよびφｎが共にＬレベル）となって映像信号線駆動回路の出力バッファ４１ｐ，４１ｎが映像信号線から電気的に切り離される期間（以下「ＯＦＦ期間」という）が設けられている。
【０００８】
この第１の方法では、上記正極側および負極側スイッチＳＷＰ，ＳＷＮに加えて、プリチャージ電源と呼ばれる電源が設けられ、正極側スイッチＳＷＰと負極側スイッチＳＷＮとの接続点と液晶パネルにおける映像信号線とを接続する信号線上の適宜の位置に一端が接続され、プリチャージ電源に他端が接続されたスイッチＳＷＳが設けられる。このスイッチＳＷＳは、図１５（ｃ）に示すプリチャージ制御信号ＳcsがＨレベルのときにオン状態となり、Ｌレベルのときにオフ状態となるスイッチであって、正極側および負極側スイッチＳＷＰ，ＳＷＮと連動している。すなわち、このスイッチＳＷＳは、プリチャージ制御信号Ｓcsに基づき、Ｐ期間とＮ期間との間に挿入されたＯＦＦ期間内にオンし、これにより、映像信号線がプリチャージ電源によってプリチャージされる。このプリチャージ電源の電圧Ｖprが、例えば、映像信号線駆動回路から出力される正の電圧と負の電圧とのちょうど中間の値の電圧“０”である場合、すなわちスイッチＳＷＳの他端が液晶パネルの共通電極に接続されている場合には、映像信号線駆動回路における出力バッファ４１ｐ，４１ｎが駆動すべき電圧は、このような方法を採用しない場合の半分となり、それに応じて消費電力が低減される。すなわち、例えばＰ期間からＮ期間への移行期間であるＯＦＦ期間にスイッチＳＷＳがオンすることによって、映像信号線の電位が中間電位にプリチャージされ、その後に、映像信号線駆動回路から負の電圧が印加される。これにより、映像信号線駆動回路における出力バッファ４１ｎが駆動すべき電圧は、図１５（ｄ）に示すように極性の切換時における電位変化量の半分となる。
【０００９】
液晶表示装置において消費電力を低減する第２の方法は、上記のＯＦＦ期間に相当する期間に液晶静電容量（上記画素容量に相当する容量）を含む閉ループを形成することによって、当該液晶静電容量に蓄積された電荷を放電し、これにより、消費電力の低減化を図るという方法である（例えば特許文献２参照）。図１６は、この第２の方法を説明するための簡易等価回路を示している。この第２の方法では、例えば、上記第１の方法におけるＰ期間に相当する期間に、図１６（ａ）に示すように液晶静電容量（ＬＣＤ）Ｃｏが充電され、上記第１の方法におけるＯＦＦ期間に相当する期間には、図１６（ｂ）に示すように、液晶静電容量Ｃｏを含む閉ループが形成され、液晶静電容量Ｃｏに蓄積されていた電荷が放電される。これにより、液晶駆動電流が削減され、液晶表示装置の消費電力が低減される。
【００１０】
【特許文献１】
特開平７−１３４５７３号
【特許文献２】
特開昭５３−１２４０９８号
【００１１】
【発明が解決しようとする課題】
以上のように、上記従来の第１および第２の方法では、駆動回路が変化させるべき映像信号線電位の変化量を小さくすることで低消費電力化が図られている。しかし、これらの方法による効果は、駆動回路が変化させるべき映像信号線電位の変化量を極性反転時における映像信号線の電位変化量の半分にすることに基づく消費電力の削減に留まっており、それ以上に消費電力を削減することはできなかった。
【００１２】
そこで、本発明では、液晶表示装置等のように容量性負荷に極性を周期的に反転させつつ電圧を印加することで当該容量性負荷を駆動する駆動回路および駆動方法であって、上記従来の方法よりも更に消費電力を低減できる駆動回路および駆動方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
第１の発明は、入力信号に応じた電圧を周期的に極性を反転させつつ容量性負荷に印加することにより当該容量性負荷を駆動する駆動回路であって、
前記入力信号に応じた電圧を出力して前記容量性負荷に印加する出力回路と、前記容量性負荷に印加される電圧の極性が反転する時に所定期間だけ前記出力回路を前記容量性負荷から電気的に切り離す開閉回路と、
所定容量を有するコンデンサと、
前記出力回路が前記容量性負荷から電気的に切り離されている前記所定期間であるＯＦＦ期間内において、第１の所定期間だけ前記コンデンサを前記容量性負荷に並列に接続し、かつ当該第１の所定期間後に第２の所定期間だけ前記コンデンサを当該第１の所定期間における向きと逆の向きで前記容量性負荷に並列に接続する接続切換回路とを備えることを特徴とする。
【００１４】
このような第１の発明によれば、出力回路により容量性負荷が充電された後、その出力回路が容量性負荷から電気的に切り離されるＯＦＦ期間のうち、第１の所定期間では、コンデンサが容量性負荷に並列に接続されることにより、そのコンデンサは容量性負荷と同電位で同極性に充電された状態となり、その後の第２の所定期間では、そのコンデンサは逆の向きで容量性負荷に並列に接続されることにより、容量性負荷はそのコンデンサと同電位で第１の所定期間とは逆の極性に充電された状態となる。このようにして、ＯＦＦ期間の第２の所定期間において、上記コンデンサの蓄積電荷により容量性負荷がプリチャージされるので、このＯＦＦ期間経過後に出力回路によって変化させるべき容量性負荷の電位変化量は、上記コンデンサの充電電圧に応じて低減され、極性反転時の電位変化量の半分よりも小さくなる。その結果、駆動回路における消費電力の削減につき従来よりも大きな効果が得られる。
【００１５】
第２の発明は、第１の発明において、
前記接続切換回路は、前記出力回路が前記容量性負荷から電気的に切り離されているＯＦＦ期間である第１のＯＦＦ期間から１周期経過した後のＯＦＦ期間である第２のＯＦＦ期間における前記第１の所定期間では、前記第１のＯＦＦ期間における前記第２の所定期間での向きと同じ向きで前記コンデンサを前記容量性負荷に並列に接続することを特徴とする。
【００１６】
第２の発明によれば、第２のＯＦＦ期間における第１の所定期間では、第１のＯＦＦ期間における第２の所定期間での向きと同じ向きでコンデンサが容量性負荷に並列に接続されるので、第１のＯＦＦ期間における第２の所定期間において充電された当該コンデンサは、第２のＯＦＦ期間における第１の所定期間において更に同極性で充電される。これにより、容量性負荷への印加電圧の極性反転が繰り返されるにしたがって上記コンデンサにおける蓄積電荷量が増えるので、出力回路によって変化させるべき容量性負荷の電位変化量は、次第に小さくなっていく。その結果、駆動回路における消費電力を大きく削減することができる。
【００１７】
第３の発明は、第１または第２の発明において、
前記接続切換回路は、
前記第１および第２の所定期間のうち一方の期間にオンし他方の期間にオフする第１および第２のスイッチと、
前記一方の期間にオフし前記他方の期間にオンする第３および第４のスイッチとを備え、
前記コンデンサの一端は、前記第１のスイッチを介して前記容量性負荷の一端に接続されるとともに、前記第４のスイッチを介して前記容量性負荷の他端に接続され、
前記コンデンサの他端は、前記第３のスイッチを介して前記容量性負荷の一端に接続されるとともに、前記第２のスイッチを介して前記容量性負荷の他端に接続されることを特徴とする。
【００１８】
このような第３の発明によれば、第１および第２の所定期間のうち一方の期間には、コンデンサの一端と容量性負荷の一端との間に挿入された第１のスイッチがオンするとともに、コンデンサの他端と容量性負荷の他端との間に挿入された第２のスイッチがオンし、第１および第２の所定期間のうち他方の期間には、コンデンサの一端と容量性負荷の他端との間に挿入された第４のスイッチがオンするとともに、コンデンサの他端と容量性負荷の一端との間に挿入された第３のスイッチがオンする。したがって、出力回路が容量性負荷から電気的に切り離されるＯＦＦ期間のうち、第１の所定期間において、コンデンサが容量性負荷に並列に接続され、その後の第２の所定期間では、そのコンデンサは逆の向きで容量性負荷に並列に接続される。これにより、出力回路によって変化させるべき容量性負荷の電位変化量は、上記コンデンサの充電電圧に応じて小さくなり、その結果、駆動回路における消費電力が従来よりも低減される。
【００１９】
第４の発明は、表示すべき画像を表す入力信号に応じた電圧を周期的に極性を反転させつつ容量性負荷に印加することにより、当該入力信号の表す画像を表示する表示装置であって、
前記入力信号に応じた電圧を出力して前記容量性負荷に印加する出力回路と、前記容量性負荷に印加される電圧の極性が反転する時に所定期間だけ前記出力回路を前記容量性負荷から電気的に切り離す開閉回路と、
所定容量を有するコンデンサと、
前記出力回路が前記容量性負荷から電気的に切り離されている前記所定期間であるＯＦＦ期間内において、第１の所定期間だけ前記コンデンサを前記容量性負荷に並列に接続し、かつ当該第１の所定期間後に第２の所定期間だけ前記コンデンサを当該第１の所定期間における向きと逆の向きで前記容量性負荷に並列に接続する接続切換回路とを備えることを特徴とする。
【００２０】
このような第４の発明によれば、第１の発明と同様、出力回路による容量性負荷への電圧印加の前のＯＦＦ期間に、コンデンサに充電された電荷により容量性負荷がプリチャージされるので、このＯＦＦ期間経過後に出力回路によって変化させるべき容量性負荷の電位変化量は、上記コンデンサの充電電圧に応じて小さくなる。その結果、駆動回路における消費電力が従来よりも低減される。
【００２１】
第５の発明は、第４の発明において、
複数の映像信号線と、
前記複数の映像信号線と交差する複数の走査信号線と、
前記複数の走査信号線を選択的に駆動する走査信号線駆動回路と、
前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素形成部とを備え、
各画素形成部は、
対応する交差点を通過する走査信号線によってオンおよびオフされるスイッチング素子と、
対応する交差点を通過する映像信号線に前記スイッチング素子を介して接続される画素電極と、
前記複数の画素形成部に共通的に設けられ、前記画素電極との間に所定容量が形成されるように配置された共通電極とを含み、
前記容量性負荷は、各映像信号線および前記画素電極と前記共通電極とによって形成され、
前記出力回路は、前記入力信号に応じた電圧を前記複数の映像信号線に印加し、
前記コンデンサおよび前記接続切換回路は、前記映像信号線毎に設けられていることを特徴とする。
【００２２】
このような第５の発明によれば、各映像信号線および画素電極と共通電極とによって形成された容量性負荷につきコンデンサおよび接続切換回路が設けられており、ＯＦＦ期間に当該コンデンサおよび接続切換回路によりその容量性負荷がプリチャージされるので、その容量性負荷への印加電圧の極性反転時における各映像信号線の電位変化量のうち出力回路が変化させるべき電位変化量が、上記コンデンサの充電電圧に応じて小さくなる。これにより、液晶表示装置等において映像信号線の駆動回路における消費電力を従来よりも削減することができる。
【００２３】
第６の発明は、入力信号に応じた電圧を出力回路によって極性を周期的に反転させつつ容量性負荷に印加することにより当該容量性負荷を駆動する駆動方法であって、
前記入力信号に応じた電圧を前記容量性負荷に印加する電圧印加ステップと、
前記容量性負荷に印加される電圧の極性が反転する時に所定期間だけ前記出力回路を前記容量性負荷から電気的に切り離す切断ステップと、
前記出力回路が前記容量性負荷から電気的に切り離されている前記所定期間であるＯＦＦ期間内において、第１の所定期間だけ、所定容量を有するコンデンサを前記容量性負荷に並列に接続する第１接続ステップと、
前記ＯＦＦ期間内において、前記第１の所定期間後に第２の所定期間だけ前記コンデンサを前記第１の所定期間における向きと逆の向きで前記容量性負荷に並列に接続する第２の接続ステップとを備えることを特徴とする。
【００２４】
【発明の実施の形態】
以下、本発明の実施形態について添付図面を参照して説明する。
＜１ 全体の構成および動作＞
図１（ａ）は、本発明の一実施形態に係る液晶表示装置の構成を示すブロック図である。この液晶表示装置は、表示制御回路２００と、映像信号線駆動回路３００と、走査信号線駆動回路４００と、アクティブマトリクス型の液晶パネル５００とを備えている。
【００２５】
この液晶表示装置における表示部としての液晶パネル５００は、外部のＣＰＵ等から受け取る画像データＤｖの表す画像における水平走査線にそれぞれが対応する複数本の走査信号線Ｌｇと、それら複数本の走査信号線Ｌｇのそれぞれと交差する複数本の映像信号線Ｌｓと、それら複数本の走査信号線Ｌｇと複数本の映像信号線Ｌｓとの交差点にそれぞれ対応して設けられた複数の画素形成部とを含む。これら複数の画素形成部はマトリクス状に配置され、各画素形成部は、基本的には従来のアクティブマトリクス型液晶パネルにおける構成と同様の構成であって、対応する交差点を通過する映像信号線Ｌｓにソース端子が接続されると共に、対応する交差点を通過する走査信号線Ｌｇにゲート端子が接続されたスイッチング素子としてのＴＦＴと、そのＴＦＴのドレイン端子に接続された画素電極と、上記複数の画素形成部に共通的に設けられた対向電極である共通電極Ｅｃと、上記複数の画素形成部に共通的に設けられ画素電極と共通電極Ｅｃとの間に挟持された液晶層とからなる。そして、画素電極と共通電極Ｅｃとそれらの間に挟持された液晶層とにより画素容量が形成される。
【００２６】
本実施形態では、液晶パネル５００に表示すべき画像を表す（狭義の）画像データおよび表示動作のタイミング等を決めるデータ（例えば表示用クロックの周波数を示すデータ）（以下「表示制御データ」という）は、外部のコンピュータにおけるＣＰＵ等から表示制御回路２００に送られる（以下、外部から送られるこれらのデータＤｖを「広義の画像データ」という）。すなわち、外部のＣＰＵ等は、広義の画像データＤｖを構成する（狭義の）画像データおよび表示制御データを、アドレス信号ＡＤｗを表示制御回路２００に供給して、表示制御回路２００内の後述の表示メモリおよびレジスタにそれぞれ書き込む。
【００２７】
表示制御回路２００は、レジスタに書き込まれた表示制御データに基づき、表示用のクロック信号ＣＫ、水平同期信号ＨＳＹ、垂直同期信号ＶＳＹ、スタートパルス信号ＳＰ、および、ラッチストローブ信号ＬＳを生成する。また、表示制御回路２００は、外部のＣＰＵ等によって表示メモリに書き込まれた画像データを読み出して、デジタル画像信号Ｄａとして出力する。さらにまた、表示制御回路２００は、液晶パネル５００における液晶への印加電圧の極性を周期的に反転させるための制御信号である正電圧印加制御信号φｐおよび負電圧印加制御信号φｎ、ならびに、後述のプリチャージの極性を制御するための制御信号である第１プリチャージ極性制御信号Ｓcaおよび第２プリチャージ極性制御信号Ｓcbを生成する。このようにして、表示制御回路２００によって生成される信号のうち、クロック信号ＣＫと、スタートパルス信号ＳＰと、ラッチストローブ信号ＬＳと、デジタル画像信号Ｄａと、正および負電圧印加制御信号φｐ，φｎと、第１および第２プリチャージ極性制御信号Ｓca，Ｓcbとは、映像信号線駆動回路３００に供給され、水平同期信号ＨＳＹと垂直同期信号ＶＳＹとは、走査信号線駆動回路４００に供給される。なお以下では、画像表示の階調数を６４として説明するが、階調数はこれに限られるものではない。本実施形態のように階調数を６４とした場合、デジタル画像信号Ｄａは６ビットの信号となる。
【００２８】
映像信号線駆動回路３００には、上記のようにして、液晶パネル５００に表示すべき画像を表すデータが画素単位でデジタル画像信号Ｄａとして供給されると共に、タイミングを示す信号としてクロック信号ＣＫと、スタートパルス信号ＳＰと、ラッチストローブ信号ＬＳと、正および負電圧印加制御信号φｐ，φｎと、第１および第２プリチャージ極性制御信号Ｓca，Ｓcbとが供給される。映像信号線駆動回路３００は、これらの信号ＣＫ，ＳＰ，ＬＳ，φｐ，φｎ，Ｓca，Ｓcbに基づき、液晶パネル５００を駆動するための映像信号（以下「駆動用映像信号」ともいう）Ｓ１〜Ｓｎを生成し、これを液晶パネル５００の各映像信号線Ｌｓに印加する。
【００２９】
走査信号線駆動回路４００は、水平同期信号ＨＳＹおよび垂直同期信号ＶＳＹに基づき、液晶パネル５００における走査信号線Ｌｇを１水平走査期間ずつ順次に選択するために各走査信号線Ｌｇに印加すべき走査信号Ｇ１〜Ｇｍを生成し、全走査信号線Ｌｇのそれぞれを順に選択するためのアクティブな走査信号の各走査信号線Ｌｇへの印加を１垂直走査期間を周期として繰り返す。
【００３０】
液晶パネル５００では、上記のようにして各映像信号線Ｌｓに、映像信号線駆動回路３００によってデジタル画像信号Ｄａに基づく駆動用の映像信号Ｓ１〜Ｓｎが印加され、各走査信号線Ｌｇには、走査信号線駆動回路４００によって走査信号Ｇ１〜Ｇｍが印加される。これにより、液晶パネル５００の液晶層には、駆動用映像信号Ｓ１〜Ｓｎによって与えられる画素電極の電位と所定の電源回路によって与えられる共通電極の電位との差に相当する電圧が印加され、この印加電圧によって液晶層の光透過率が制御される。これにより液晶パネル５００は、外部のＣＰＵ等から受け取った画像データＤｖの表す画像を表示する。なお、本実施形態では、共通電極Ｅｃには固定電位が与えられるが（以下、この固定電位は接地レベル（０）であるものとする）、本発明は、これに限定されるものではない。
【００３１】
＜２ 表示制御回路＞
図１（ｂ）は、上記の液晶表示装置における表示制御回路２００の構成を示すブロック図である。この表示制御回路２００は、入力制御回路２０と表示メモリ２１とレジスタ２２とタイミング発生回路２３とメモリ制御回路２４と極性切換制御回路２５とを備えている。
【００３２】
この表示制御回路２００が外部のＣＰＵ等から受け取る広義の画像データＤｖを示す信号（以下、この信号も符号“Ｄｖ”で表すものとする）およびアドレス信号ＡＤｗは、入力制御回路２０に入力される。入力制御回路２０は、アドレス信号ＡＤｗに基づき、広義の画像データＤｖを、画像データＤＡと表示制御データＤｃとに振り分ける。そして、画像データＤＡを表す信号（以下、これらの信号も符号“ＤＡ”で表すものとする）をアドレス信号ＡＤｗに基づくアドレス信号ＡＤと共に表示メモリ２１に供給することで画像データＤＡを表示メモリ２１に書き込むと共に、表示制御データＤｃをレジスタ２２に書き込む。表示制御データＤｃは、クロック信号ＣＫの周波数や、画像データＤｖの表す画像を表示するための水平走査期間および垂直走査期間等を指定するタイミング情報を含んでいる。
【００３３】
タイミング発生回路（以下「ＴＧ」と略記する）２３は、レジスタ２２の保持する上記表示制御データに基づき、クロック信号ＣＫ、水平同期信号ＨＳＹ、垂直同期信号ＶＳＹ、スタートパルス信号ＳＰ、およびラッチストローブ信号ＬＳを生成する。なお本実施形態では、映像信号線駆動回路３００から出力される駆動用映像信号Ｓ１〜Ｓｎは、１水平走査期間毎に切り換わる。これに対応して、映像信号線駆動回路３００に供給されるスタートパルス信号ＳＰおよびラッチストローブ信号ＬＳのパルス繰り返し周期も１水平走査期間となっている。また、ＴＧ２３は、表示メモリ２１およびメモリ制御回路２４をクロック信号ＣＫに同期させて動作させるためのタイミング信号を生成する。
【００３４】
メモリ制御回路２４は、外部から入力されて入力制御回路２０を介して表示メモリ２１に格納された画像データＤＡのうち、液晶パネル５００に表示すべき画像を表すデータを読み出すためのアドレス信号ＡＤｒと、表示メモリ２１の動作を制御するための信号とを生成する。これらのアドレス信号ＡＤｒおよび制御信号は表示メモリ２１に与えられ、これにより、液晶パネル５００に表示すべき画像を表すデータがデジタル画像信号Ｄａとして表示メモリ２１から読み出され、表示制御回路２００から出力される。このデジタル画像信号Ｄａは、既述のように映像信号線駆動回路３００に供給される。
【００３５】
極性切換制御回路２５は、水平同期信号ＨＳＹおよび垂直同期信号ＶＳＹに基づき、正および負電圧印加制御信号φｐ，φｎと、第１および第２プリチャージ極性制御信号Ｓca，Ｓcbとを生成する。ここで、正電圧印加制御信号φｐは、映像信号線駆動回路３００（の出力バッファ）から正極性の電圧を出力すべき期間にＨレベル、それ以外の期間でＬレベルとなる信号であり、負電圧印加制御信号φｎは、映像信号線駆動回路３００（の出力バッファ）から負極性の電圧を出力すべき期間にＨレベル、それ以外の期間でＬレベルとなる信号である。また、第１および第２プリチャージ極性制御信号Ｓca，Ｓcbは、後述のＯＦＦ期間において液晶パネル５００内の負荷容量に並列に接続されるプリチャージコンデンサの向きを切り換えるための制御信号であり、第１のプリチャージ極性制御信号Ｓcaは、プリチャージコンデンサを構成する互いに対向する第１および第２の電極Ｅｐ，Ｅｎのうち第１の電極Ｅｐ（本実施形態では電位の高い方の電極）が液晶パネル５００内の各映像信号線Ｌｓに接続されるような向きでプリチャージコンデンサを負荷容量に並列に接続すべき期間にＨレベル、それ以外の期間でＬレベルとなる。一方、第２のプリチャージ極性制御信号Ｓcbは、プリチャージコンデンサの第２の電極Ｅｎ（本実施形態では電位の低い方の電極）が液晶パネル５００内の各映像信号線Ｌｓに接続されるような向きでプリチャージコンデンサを負荷容量に並列に接続すべき期間にＨレベル、それ以外の期間でＬレベルとなる。
【００３６】
＜３ 映像信号線駆動回路＞
図２は、上記液晶表示装置における映像信号線駆動回路３００の構成を示すブロック図である。この映像信号線駆動回路３００は、出力端子ＴＳ１，ＴＳ２，…，ＴＳｎの数すなわち液晶パネル５００の映像信号線Ｌｓの数に等しい段数のシフトレジスタ３１０と、各６ビットからなり出力端子ＴＳ１，ＴＳ２，…，ＴＳｎの数に等しい数のデジタル画像信号ｄ１，ｄ２，…，ｄｎを出力するサンプリング・ラッチ回路３２０と、各デジタル画像信号ｄ１，ｄ２，…，ｄｎをアナログ信号に変換するＤＡ変換回路３３０と、このアナログ信号に基づき各出力端子ＴＳ１，ＴＳ２，…，ＴＳｎから出力すべき駆動用映像信号Ｓ１，Ｓ２，…，Ｓｎを生成する出力回路３４０と、この出力回路３４０に必要とされる駆動能力を低減するためのプリチャージ回路３５０とを備えている。
【００３７】
上記構成の映像信号線駆動回路３００において、シフトレジスタ３１０には、スタートパルス信号ＳＰとクロック信号ＣＫとが入力され、このシフトレジスタ３１０は、これらの信号ＳＰ，ＣＫに基づき、各水平走査期間において、スタートパルス信号ＳＰに含まれる１つのパルスを入力端から出力端へと順次転送する。この転送に応じて、サンプリング・ラッチ回路３２０には、サンプリングパルスが順次入力される。サンプリング・ラッチ回路３２０は、表示制御回路２００からのデジタル画像信号Ｄａを、これらのサンプリングパルスのタイミングでサンプリングして保持し、さらに、ラッチストローブ信号ＬＳでラッチして１水平走査期間ずつ保持する。ここで保持されるデジタル画像信号Ｄａは、各６ビットの内部画像信号ｄ１，ｄ２，…，ｄｎとしてサンプリング・ラッチ回路３２０から出力される。これらの内部画像信号ｄ１，ｄ２，…，ｄｎは、ＤＡ変換回路３３０に入力される。ＤＡ変換回路３３０は、各内部画像信号ｄ１，ｄ２，…，ｄｎを正極性および負極性の２種類のアナログ信号に変換する。出力回路３４０は、この正極性および負極性アナログ信号に対し例えば電圧ホロアによってインピーダンス変換することにより、所定周期で極性の反転する電圧を駆動用映像信号Ｓ１，Ｓ２，…，Ｓｎとして生成する。
【００３８】
プリチャージ回路３５０は、上記出力回路３４０に必要とされる駆動能力を低減すべく、液晶パネル５００における映像信号線Ｌｓの配線容量や画素容量からなる負荷容量を、出力回路３４０による映像信号線Ｌｓへの電圧印加に先立ってその印加電圧の極性の反転時毎に予備的に充電する。
【００３９】
＜４ 映像信号線駆動回路の要部構成＞
図３は、上記の映像信号線駆動回路３００におけるＤＡ変換回路３３０、出力回路３４０およびプリチャージ回路３５０のうち１個の出力端子ＴＳｊに対応する部分、すなわち１本の映像信号線Ｌｓに対応する部分（以下「単位要部駆動回路」という）３０１を示す回路図である。
【００４０】
ＤＡ変換回路３３０には、１個の出力端子ＴＳｊにつき、それに対応する内部画像信号であるデジタル信号ｄｊを正極性のアナログ信号である正電圧Ｖｐに変換する正極性ＤＡ変換器３１ｐと、そのデジタル信号ｄｊを負極性アナログ信号である負電圧Ｖｎに変換する負極性ＤＡ変換器３１ｎとが設けられている。
【００４１】
出力回路３４０には、１個の出力端子ＴＳｊにつき、正極性出力バッファ４１ｐとしての電圧ホロアと、負極性出力バッファ４１ｎとしての電圧ホロアと、正極性出力バッファ４１ｐの出力端子に一端が接続される正極側スイッチＳＷＰと、負極性出力バッファ４１ｎの出力端子に一端が接続される負極側スイッチＳＷＮとが設けられており、正極側スイッチＳＷＰの他端と負極側スイッチＳＷＮの他端とは互いに接続され、その接続点は出力回路３４０の出力端に相当する。この出力端は出力信号線Ｌojによって出力端子ＴＳｊに接続されている。正極側スイッチＳＷＰは、図４（ａ）に示す正電圧印加制御信号φｐによって制御され、正電圧印加制御信号φｐがＨレベルのときにオン状態となり、Ｌレベルのときにオフ状態となる。負極側スイッチＳＷＮは、図４（ｂ）に示す負電圧印加制御信号φｎによって制御され、負電圧印加制御信号φｎがＨレベルのときにオン状態となり、Ｌレベルのときにオフ状態となる。このような正極側および負極側スイッチＳＷＰ，ＳＷＮにより、正電圧Ｖｐを駆動用映像信号Ｓｊとして出力端子ＴＳｊから出力する期間であるＰ期間と、負電圧Ｖｎを駆動用映像信号Ｓｊとして出力端子ＴＳｊから出力する期間であるＮ期間とが、図４（ｅ）に示すように交互に切り換わる。本実施形態におけるＰ期間とＮ期間とは概ね１水平走査期間に等しいが、Ｐ期間とＮ期間との間には、図４（ａ）（ｂ）に示すように正極側および負極側スイッチＳＷＰ，ＳＷＮが共にオフ状態（φｐおよびφｎが共にＬレベル）となって映像信号線駆動回路３００の出力回路３４０（出力バッファ４１ｐ，４１ｎ）が液晶パネル５００内の映像信号線Ｌｓから電気的に切り離される期間が、ＯＦＦ期間として設けられている。このようにして、上記の正極側スイッチＳＷＰと負極側スイッチＳＷＮとにより、Ｐ期間、Ｎ期間およびＯＦＦ期間を実現すべく出力バッファ４１ｐまたは４１ｎと映像信号線Ｌｓとの電気的接続および遮断を行う開閉回路が構成される。
【００４２】
プリチャージ回路３５０には、各出力端子ＴＳｊにつき１つの単位プリチャージ回路５１が設けられている。この単位プリチャージ回路５１は、図３に示すように、正極側スイッチＳＷＰと負極側スイッチＳＷＮとの接続点と出力端子ＴＳｊとを結ぶ出力信号線Ｌoj上における適宜の位置に接続されており、互いに対向する第１の電極Ｅｐおよび第２の電極ＥｎからなるプリチャージコンデンサＣprと、液晶パネル５００の映像信号線Ｌｓに印加すべき正電圧と負電圧との中間の電圧であるプリチャージ基準電圧Ｖｒを供給するプリチャージ基準電圧供給要素と、一端が上記出力信号線Ｌojに接続され他端がプリチャージコンデンサＣprの第１の電極Ｅｐに接続された第１のスイッチＳＷＡ１と、一端がプリチャージ基準電圧供給要素に接続され他端がプリチャージコンデンサＣprの第２の電極Ｅｎに接続された第２のスイッチＳＷＡ２と、一端が上記出力信号線Ｌojに接続され他端がプリチャージコンデンサＣprの第２の電極Ｅｎに接続された第３のスイッチＳＷＢ１と、一端がプリチャージ基準電圧供給要素に接続され他端がプリチャージコンデンサＣprの第１の電極Ｅｐに接続された第４のスイッチＳＷＢ２とを備えている。このような単位プリチャージ回路５１において、スイッチＳＷＡ１，ＳＷＡ２，ＳＷＢ１，ＳＷＢ２は、液晶パネル５００における容量性負荷に対するプリチャージコンデンサＣprの並列接続を制御する接続切換回路を構成する。なお本実施形態では、プリチャージ基準電圧供給要素として共通電極Ｅｃが使用され、プリチャージ基準電圧Ｖｒは接地レベル“０”である。このため本実施形態では、プリチャージ電源は不要であるが、これに代えて、プリチャージ基準電圧供給要素としてプリチャージ電源を設け、その電源電圧を上記のプリチャージ基準電圧Ｖｒとしてもよい。
【００４３】
このような単位プリチャージ回路５１において、第１のスイッチＳＷＡ１と第２のスイッチＳＷＡ２とは連動しており、共に、図４（ｃ）に示す第１プリチャージ極性制御信号Ｓcaによって制御され、第１プリチャージ極性制御信号ＳcaがＨレベルのときにオンし、Ｌレベルのときにオフする。また、第３のスイッチＳＷＢ１と第４のスイッチＳＷＢ２とは連動しており、共に、図４（ｄ）に示す第２プリチャージ極性制御信号Ｓcbによって制御され、第２プリチャージ極性制御信号ＳcbがＨレベルのときにオンし、Ｌレベルのときにオフする。したがって、第１プリチャージ極性制御信号ＳcaがＨレベルであって第２プリチャージ極性制御信号ＳcbがＬレベルのときには、プリチャージコンデンサＣprの第１の電極Ｅｐが出力信号線Ｌojに接続され、第２の電極Ｅｎがプリチャージ基準電圧供給要素としての共通電極Ｅｃに接続される。そして、第１プリチャージ極性制御信号ＳcaがＬレベルであって第２プリチャージ極性制御信号ＳcbがＨレベルのときには、プリチャージコンデンサＣprの第１の電極Ｅｐがプリチャージ基準電圧供給要素としての共通電極Ｅｃに接続され、第２の電極Ｅｎが出力信号線Ｌojに接続される。また、第１および第２プリチャージ極性制御信号Ｓca，Ｓcbが共にＬレベルのときには、プリチャージコンデンサＣprが出力信号線Ｌoj（映像信号線Ｌｓ）から電気的に切り離される。なお、第１および第２プリチャージ極性制御信号Ｓca，Ｓcbが同時にＨレベルになることはない。
【００４４】
＜５ 駆動方法＞
次に、図４および図５を参照しつつ本実施形態に係る液晶表示装置の駆動方法について説明する。なお、本実施形態における液晶パネル５００の走査信号線Ｌｇの駆動は、従来のアクティブマトリクス型液晶パネルにおける典型的な走査信号線の駆動と同様であるので詳しい説明を省略し、以下では、液晶パネル５００の映像信号線Ｌｓの駆動につき説明する。また以下では、共通電極Ｅｃの電位は固定であって、記述のように、共通電極Ｅｃがプリチャージ基準電圧供給要素として機能し、プリチャージ基準電圧Ｖｒ＝０であるものとする。
【００４５】
図５（ａ）〜（ｄ）は、１本の映像信号線Ｌｓに対応する図３の単位要部駆動回路３０１の各期間における動作を説明するための図であって、単位要部駆動回路３０１に接続される１本の映像信号線Ｌｓに対応する液晶パネル５００の容量性負荷を示す等価回路（以下「単位負荷回路」という）５０１と共に、当該単位要部駆動回路３０１を示している。この図５（ａ）〜（ｄ）では、図３に示した単位要部駆動回路３０１における正極側スイッチＳＷＰおよび負極側スイッチＳＷＮは、１個の切換スイッチＳＷ１に等価的に置き換えられ、単位プリチャージ回路５１は、スイッチＳＷ２とプリチャージコンデンサＣprとが互いに直列に接続された回路に置き換えられている。また、単位負荷回路５０１は、１本の映像信号線Ｌｓに対応する液晶パネル５００の容量性負荷をモデル化したものであって、一端が単位要部駆動回路３０１の出力信号線Ｌojに接続された負荷抵抗Ｒと、その負荷抵抗Ｒの他端に一端が接続され他端が共通電極Ｅｃに接続された負荷容量Ｃとからなる。なお、プリチャージコンデンサＣprの容量は、この負荷容量Ｃに比べて十分に大きいものとする。
【００４６】
正電圧印加制御信号φｐがＨレベルで負電圧印加制御信号φｎがＬレベルとなるＰ期間（図４（ａ）（ｂ）参照）では、図５（ａ）に示すように切換スイッチＳＷ１によって、単位要部駆動回路３０１の出力信号線Ｌojに正極性出力バッファ４１ｐが接続される。この出力信号線Ｌojは液晶パネル５００の映像信号線Ｌｓに接続されているので、正極性出力バッファ４１ｐから出力される正電圧Ｖｐは、駆動用映像信号Ｓｊとして、単位負荷回路５０１すなわち容量性負荷に印加され、映像信号線Ｌｓが正電位となるように負荷容量Ｃが充電される。このＰ期間では、単位プリチャージ回路５１におけるスイッチＳＷ２はオフ状態であり、プリチャージコンデンサＣprは出力信号線Ｌojから電気的に切り離されているため、プリチャージコンデンサＣprに対する充放電は行われない。
【００４７】
正電圧印加制御信号φｐと負電圧印加制御信号φｎが共にＬレベルとなるＯＦＦ期間（図４（ａ）（ｂ）参照）では、図５（ｂ）（ｃ）に示すように、単位要部駆動回路３０１の出力信号線Ｌojおよびそれに接続される映像信号線Ｌｓは、切換スイッチＳＷ１によって、正極性出力バッファ４１ｐおよび負極性出力バッファ４１ｎのいずれからも電気的に切り離される。また、このＯＦＦ期間には、第１プリチャージ極性制御信号Ｓcaと第２プリチャージ極性制御信号Ｓcbのうちいずれか一方のみがＨレベルとなる２つの期間が含まれている（この２つの期間のうち時間的に早い方を「第１プリチャージ期間」、遅い方を「第２プリチャージ期間」と呼ぶものとする）。
【００４８】
図４に示すＯＦＦ期間ｔ１〜ｔ６において第１プリチャージ極性制御信号ＳcaがＨレベルで第２プリチャージ極性制御信号ＳcbがＬレベルである第１プリチャージ期間Ｔ１pr＝ｔ２〜ｔ３では、図５（ｂ）に示すように、単位プリチャージ回路５１内のスイッチＳＷ２はオンされて、プリチャージコンデンサＣprの第１の電極Ｅｐが出力信号線Ｌojに接続され、第２の電極Ｅｎが共通電極Ｅｃに接続される。したがって、このＯＦＦ期間ｔ１〜ｔ６では、負荷容量Ｃに蓄積されていた電荷がプリチャージコンデンサＣprに移動し、負荷容量Ｃの電位とプリチャージコンデンサＣpr（の第１の電極Ｅｐ）の電位とは、期間ｔ２〜ｔ４において正の同電位Ｖp1（＜Ｖｐ）となる。
【００４９】
その後、第１プリチャージ極性制御信号ＳcaがＬレベルで第２プリチャージ極性制御信号ＳcbがＨレベルである第２プリチャージ期間Ｔ２pr＝ｔ４〜ｔ５においても、図５（ｃ）に示すように、単位プリチャージ回路５１内のスイッチＳＷ２はオンされて、プリチャージコンデンサＣprが出力信号線Ｌojに接続されるが、第１プリチャージ期間Ｔ１pr＝ｔ２〜ｔ３とは異なり、第２の電極Ｅｎが出力信号線Ｌojに接続され、第１の電極Ｅｐが共通電極Ｅｃに接続される。すなわち、プリチャージコンデンサＣprは、第１プリチャージ期間Ｔ１pr＝ｔ２〜ｔ３とは逆の向きで容量性負荷（単位負荷回路５０１）に並列に接続される。これにより、負荷容量Ｃに蓄積されていた電荷がプリチャージコンデンサＣprに移動し、負荷容量Ｃは逆方向に充電され、負荷容量Ｃの電位とプリチャージコンデンサＣpr（の第２の電極Ｅｎ）の電位とは、期間ｔ４〜ｔ６において負の同電位Ｖn1（｜Ｖn1｜＜｜Ｖｎ｜）となる。
【００５０】
正電圧印加制御信号φｐがＬレベルで負電圧印加制御信号φｎがＨレベルとなるＮ期間ｔ６〜ｔ７（図４（ａ）（ｂ）参照）では、図５（ｄ）に示すように切換スイッチＳＷ１によって、単位要部駆動回路３０１の出力信号線Ｌojに負極性出力バッファ４１ｎが接続される。この出力信号線Ｌojは液晶パネル５００の映像信号線Ｌｓに接続されているので、負極性出力バッファ４１ｎから出力される負電圧Ｖｎは、駆動用映像信号Ｓｊとして、単位負荷回路５０１すなわち容量性負荷に印加され、映像信号線Ｌｓが負電位となるように負荷容量Ｃが充電される。このときの映像信号Ｓｊ（出力信号線Ｌojの電位）の変化量すなわち負極性出力バッファ４１ｎが変化させるべき電位変化量ΔＶｎは、｜Ｖｎ−Ｖn1｜であって（図４（ｅ）参照）、図１４に示した回路構成等により消費電力を低減する従来方法よりも、プリチャージコンデンサＣprでの充電電圧分｜Ｖn1｜だけ小さくなる。
【００５１】
上記のＮ期間ｔ６〜ｔ７の経過後は、再びＯＦＦ期間ｔ７〜ｔ１２となるが、このＯＦＦ期間ｔ７〜ｔ１２における第１プリチャージ期間Ｔ１pr＝ｔ８〜ｔ９では、第１プリチャージ極性制御信号ＳcaがＬレベルであって第２プリチャージ極性制御信号ＳcbがＨレベルである。したがって、図５（ｃ）に示すようにプリチャージコンデンサＣprは、負の電位を有する第２の電極Ｅｎが出力信号線Ｌojに接続されるような向きで、容量性負荷（単位負荷回路５０１）に並列に接続される。すなわちプリチャージコンデンサＣprは、１周期前のＯＦＦ期間ｔ１〜ｔ６における第２プリチャージ期間Ｔ２prでの向きと同じ向きで容量性負荷に並列に接続される。これにより、既に負極性で充電されていたプリチャージコンデンサＣprに蓄積されていた電荷が負荷容量Ｃに移動することで負極性の充電が更に進行し、負荷容量Ｃの電位とプリチャージコンデンサＣpr（の第２の電極Ｅｎ）の電位とは、期間ｔ８〜ｔ１０において負の同電位Ｖn1’（｜Ｖn1’｜＜｜Ｖｎ｜）となる。
【００５２】
その後、第１プリチャージ極性制御信号ＳcaがＨレベルで第２プリチャージ極性制御信号ＳcbがＬレベルである第２プリチャージ期間Ｔ２pr＝ｔ１０〜ｔ１１においても、単位プリチャージ回路５１内のスイッチＳＷ２はオンされて、プリチャージコンデンサＣprが出力信号線Ｌojに接続される。しかし、第１プリチャージ期間Ｔ１pr＝ｔ８〜ｔ９とは異なり、図５（ｂ）に示すように、正の電位を有する第１の電極Ｅｐが出力信号線Ｌojに接続され、第２の電極Ｅｎが共通電極Ｅｃに接続される。すなわち、プリチャージコンデンサＣprは、第１プリチャージ期間Ｔ１pr＝ｔ８〜ｔ９とは逆の向きで容量性負荷（単位負荷回路５０１）に並列に接続される。これにより、プリチャージコンデンサＣprに蓄積されていた電荷が負荷容量Ｃに移動し、負極性に充電されていた負荷容量Ｃは放電後、逆極性に充電され、負荷容量Ｃの電位とプリチャージコンデンサＣpr（の第１の電極Ｅｐ）の電位とは、期間ｔ１０〜ｔ１２において正の同電位Ｖp1’（｜Ｖp1’｜＜｜Ｖｐ｜）となる。
【００５３】
その後（時刻ｔ１２以降）に再び正電圧印加制御信号φｐがＨレベルで負電圧印加制御信号φｎがＬレベルとなるＰ期間（図４（ａ）（ｂ）参照）となり、図５（ａ）に示すように切換スイッチＳＷ１によって、単位要部駆動回路３０１の出力信号線Ｌojに正極性出力バッファ４１ｐが接続される。この出力信号線Ｌojは液晶パネル５００の映像信号線Ｌｓに接続されているので、正極性出力バッファ４１ｐから出力される正電圧Ｖｐは、駆動用映像信号Ｓｊとして、単位負荷回路５０１すなわち容量性負荷に印加され、映像信号線Ｌｓが正電位となるように負荷容量Ｃが充電される。このときの映像信号Ｓｊ（出力信号線Ｌojの電位）の変化量すなわち正極性出力バッファ４１ｐが変化させるべき電位変化量ΔＶｐは、Ｖｐ−Ｖp1’であって、図１４に示す回路構成により消費電力を低減する従来方法よりも、プリチャージコンデンサＣprでの充電電圧分Ｖp1’だけ小さくなる。
【００５４】
上記のように本実施形態では、映像信号線Ｌｓに正電圧が印加されるＰ期間と負電圧が印加されるＮ期間との間にＯＦＦ期間が設けられている。このＯＦＦ期間は、映像信号線Ｌｓへの印加電圧の極性を反転させるための期間であって、第１プリチャージ期間Ｔ１prおよび第２プリチャージ期間Ｔ２prを含んでいる。そして第１プリチャージ期間Ｔ１prでは、プリチャージコンデンサＣprが、液晶パネル５００の１本の映像信号線当たりの容量性負荷である単位負荷回路５０１に並列に接続される。これにより、負荷容量ＣとプリチャージコンデンサＣprとの間で電荷が移動し、負荷容量ＣとプリチャージコンデンサＣprとが同電位で同極性に充電された状態となる。その後の第２プリチャージ期間Ｔ２prでは、プリチャージコンデンサＣprは、第１プリチャージ期間Ｔ１prとは逆の向きで容量性負荷に並列に接続され、これにより、負荷容量ＣとプリチャージコンデンサＣprとの間で電荷が移動し、負荷容量ＣとプリチャージコンデンサＣprとが同電位で第１プリチャージ期間Ｔ１prとは逆の極性に充電された状態となる。そして、このＯＦＦ期間直後のＰ期間またはＮ期間では、映像信号線駆動回路３００の正極性または負極性出力バッファ４１ｐ、４１ｎにより、その第２プリチャージ期間Ｔ２prでの負荷容量の充電電圧の極性と同じ極性の電圧ＶｐまたはＶｎが映像信号線Ｌｓを介して容量性負荷に印加される。
【００５５】
なお既述のように、負極性出力バッファ４１ｎによって負電圧Ｖｎが容量性負荷に印加された後（Ｎ期間ｔ６〜ｔ７後）のＯＦＦ期間ｔ７〜ｔ１２における第１プリチャージ期間Ｔ１prでは、その１周期前のＯＦＦ期間ｔ１〜ｔ６における第２プリチャージ期間Ｔ２prでの向きと同じ向きでプリチャージコンデンサＣprが容量性負荷に並列に接続される（図４（ｃ）（ｄ））。このように本実施形態では、各ＯＦＦ期間における第１プリチャージ期間Ｔ１prにおいて、その１周期前のＯＦＦ期間における第２プリチャージ期間Ｔ２prでの向きと同じ向きでプリチャージコンデンサＣprが容量性負荷に並列に接続される。これにより、容量性負荷への印加電圧の極性反転が繰り返されるにしたがってプリチャージコンデンサＣprの蓄積電荷量が増えていく。その結果、出力回路（出力バッファ４１ｐ、４１ｎ）によって変化させるべき映像信号線電位の変化量は、次第に小さくなっていく。ただし、下記のシミュレーションの結果にも示されているように、出力回路によって変化させるべき映像信号線電位の変化量は、所定値に漸近していく（図１２参照）。これは、プリチャージコンデンサＣprにおける蓄積電荷量が、容量性負荷への印加電圧の極性反転が繰り返されるにしたがって増大し所定値に漸近していくことを意味する。
【００５６】
＜６ 映像信号線駆動のシミュレーション＞
上記のように本実施形態によれば、液晶パネル５００の駆動の際に映像信号線駆動回路３００の出力回路３４０（正極性または負極性出力バッファ４１ｐ，４１ｎ）が変化させるべき映像信号線電位の変化量ΔＶｐまたはΔＶｎは、プリチャージコンデンサＣprでの充電電圧分｜Ｖp1｜または｜Ｖn1｜（｜Ｖp1’｜または｜Ｖn1’｜）に応じて低減され、その結果、液晶パネル５００の映像信号線Ｌｓを駆動するための消費電力を削減することができる。本願発明者は、この映像信号線駆動回路３００が変化させるべき映像信号線電位の変化量ΔＶｐまたはΔＶｎの低減効果および消費電力の低減効果をより具体的に調べるために、２つの従来例と本実施形態につき映像信号線の駆動の数値計算によるシミュレーションを行った。以下では、このシミュレーションにつき図６〜図１２を参照して説明する。なお以下では、液晶パネルにおける映像信号線１本当たりの容量性負荷を駆動する際の映像信号線駆動回路の動作をシミュレーションするものとし、当該容量性負荷は、１０［Ω］の抵抗Ｒ２と０．５［μＦ］の負荷容量Ｃ２とが互いに直列に接続された回路（以下「ＣＲ負荷回路」という）５０２で表現されるものとする。
【００５７】
図６は、液晶表示装置の第１の従来例における映像信号線の駆動のシミュレーションに使用した回路モデルを示す回路図である。この回路モデルでは、映像信号線駆動回路は、正電圧Ｖｐ＝＋５［Ｖ］の電源と、負電圧Ｖｎ＝−５［Ｖ］の電源と、一端が正電圧Ｖｐの電源に接続された正極側スイッチＳＷＰと、一端が負電圧Ｖｎの電源に接続された負極側スイッチＳＷＮとを備え、正極側スイッチＳＷＰの他端と負極側スイッチＳＷＮの他端とは互いに接続され、その接続点は、出力信号線Ｌｏを介してＣＲ負荷回路５０２に接続されている。このような回路モデルにおいて、正極側スイッチＳＷＰと負極側スイッチＳＷＮとを相反的にオン・オフさせると、ＣＲ負荷回路５０２には所定周期で極性が反転する電圧が印加される。図９は、ＣＲ負荷回路５０２に印加される電圧の極性が０．２［ｍｓ］毎に反転するように正極側および負極側スイッチＳＷＰ，ＳＷＮを相反的にオン・オフさせた場合のシミュレーション結果を示す図であって、この場合に映像信号線駆動回路（の出力バッファ）からＣＲ負荷回路５０２に供給される電流すなわち消費電流ｉｄを示している。図９によれば、第１の従来例における消費電流ｉｄのピーク値は約９６０［ｍＡ］である。
【００５８】
図７は、液晶表示装置の第２の従来例における映像信号線の駆動のシミュレーションに使用した回路モデルを示す回路図である。この回路モデルでは、映像信号線駆動回路は、正電圧Ｖｐ＝＋５［Ｖ］の電源と、負電圧Ｖｎ＝−５［Ｖ］の電源と、正極側スイッチＳＷＰと、負極側スイッチＳＷＮとからなる上記第１の従来例と同様の構成に加えて、映像信号線駆動回路３００とＣＲ負荷回路５０２とを接続する出力信号線Ｌｏに一端が接続され他端が接地されたスイッチＳＷＳを備えている。図１０は、このような回路モデルにおいてＣＲ負荷回路５０２に印加される電圧の極性がほぼ０．２［ｍｓ］毎に反転するように正極側および負極側スイッチＳＷＰ，ＳＷＮを概ね相反的にオン・オフさせた場合のシミュレーション結果を示す図であって、この場合に信号線駆動回路からＣＲ負荷回路５０２に供給される消費電流ｉｄを示している。ただし、図１５に示すように、正極側スイッチＳＷＰがオンする期間と負極側スイッチＳＷＮがオンする期間との間には、正極側および負極側スイッチＳＷＰ，ＳＷＮが共にオフ状態となるＯＦＦ期間が設けられている。このＯＦＦ期間内にスイッチＳＷＳがオンすることにより、負荷容量Ｃ２に蓄積されていた電荷が放電される。このような回路モデルについてのシミュレーション結果を示す図１０によれば、第２の従来例における消費電流ｉｄのピーク値は約４８０［ｍＡ］である。
【００５９】
図８は、本実施形態における映像信号線の駆動のシミュレーションに使用した回路モデルを示す回路図である。この回路モデルでは、映像信号線駆動回路は、正電圧Ｖｐ＝＋５［Ｖ］の電源と、負電圧Ｖｎ＝−５［Ｖ］の電源と、正極側スイッチＳＷＰと、負極側スイッチＳＷＮとからなる上記第１の従来例と同様の構成に加えて、映像信号線駆動回路とＣＲ負荷回路５０２とを接続する出力信号線Ｌｏに接続された単位プリチャージ回路５２を備えている。この単位プリチャージ回路５２は、図３に示した単位プリチャージ回路５１に相当し、プリチャージコンデンサが符号“Ｃ１”で示され、プリチャージ基準電圧Ｖｒが接地レベル“０”として示されている点を除けば、図３の単位プリチャージ回路５１と同様であるので、同一構成要素には同一の符号を付して説明を省略する。このような回路モデルにおいて、ＣＲ負荷回路５０２に印加される電圧の極性がほぼ０．２［ｍｓ］毎に反転するように正極側および負極側スイッチＳＷＰ，ＳＷＮを概ね相反的にオン・オフするが、図４に示すように、正極側スイッチＳＷＰがオンする期間（φｐがＨレベルとなるＰ期間）と負極側スイッチＳＷＮがオンする期間（φｎがＨレベルとなるＮ期間）との間には、正極側および負極側スイッチＳＷＰ，ＳＷＮが共にオフするＯＦＦ期間が設けられている。そして単位プリチャージ回路５２では、第１のスイッチＳＷＡ１と第２のスイッチＳＷＡ２とは連動しており、共に、図４（ｃ）に示す第１プリチャージ極性制御Ｓcaによって制御され、また、第３のスイッチＳＷＢ１と第４のスイッチＳＷＢ２も連動しており、共に、図４（ｄ）に示す第２プリチャージ極性制御Ｓcbによって制御される。このような回路モデルにより、図４および図５等を参照して既に説明した本実施形態における映像信号線の駆動がシミュレーションされる。なお、本シミュレーションでは、プリチャージコンデンサＣ１の容量を１０［μＦ］としているが、この数値は一例であり、一般的には、映像信号線駆動回路３００の消費電力低減等の本発明の効果を奏する上で適切な数値が負荷容量Ｃ２等を考慮して決定される。
【００６０】
図１１および図１２は、本実施形態における映像信号線の駆動についての上記シミュレーションの結果を示す図であり、図１１は、映像信号線駆動回路の出力バッファに相当する正電圧Ｖｐまたは負電圧Ｖｎの電源からＣＲ負荷回路５０２に供給される電流すなわち消費電流ｉｄを示し、図１２は、負荷容量Ｃ２に印加される電圧（以下「負荷容量電圧」という）を示している。図１２に示した電圧変化は、映像信号線Ｌｓの電位変化に対応するものであって、図４（ｅ）と比較すればわかるように、図１２に示されるΔＶｐは、電圧Ｖｐ＝＋５［Ｖ］の電源からＣＲ負荷回路５０２に供給される電流による負荷容量電圧の変化量であり、図１２に示されるΔＶｎは、電圧Ｖｎ＝−５［Ｖ］の電源からＣＲ負荷回路５０２に供給される電流（負の電流）による負荷容量電圧の変化量である。これらの電圧変化量ΔＶｐおよびΔＶｎは、シミュレーション上において図８の回路が動作を開始してから時間の経過と共に減少して所定値に漸近し、例えば５［ｍｓ］以上経過すると、ＣＲ負荷回路５０２への印加電圧の極性反転時における電位変化量｜Ｖｐ−Ｖｎ｜＝１０［Ｖ］のほぼ１／３となる。これに伴い消費電流ｉｄも低減され、図１１に示すように、消費電流ｉｄのピーク値は約３３０［ｍＡ］となる。
【００６１】
ところで映像信号線駆動回路の１出力当たりの消費電力Ｐは、単純なモデルでは次式で表すことができる。
Ｐ∝ｆ・ｃ・Ｖ2
ここで、ｆは周波数を、ｃは映像信号線駆動回路によって駆動される負荷容量を、Ｖは駆動電圧を、それぞれ示している。したがって、図９〜図１２に示される上記のシミュレーション結果より、本実施形態によれば映像信号線駆動回路３００の消費電力を従来（第１の従来例および第２の従来例）に比べて大幅に低減できることがわかる。
【００６２】
＜７ 効果＞
以上のように本実施形態によれば、容量性負荷としての液晶パネル５００に正電圧を印加すべきＰ期間と負電圧を印加すべきＮ期間との間に、映像信号線駆動回路３００内の出力バッファ（出力回路３４０）が映像信号線Ｌｓから電気的に切り離されるＯＦＦ期間が設けられ、このＯＦＦ期間内における第１プリチャージ期間Ｔ１prおよび第２プリチャージ期間Ｔ２prにおいて、各出力信号線ＬojにプリチャージコンデンサＣprが接続される（図３、図４（ｃ）（ｄ））。そして、第１プリチャージ期間Ｔ１prでは、液晶パネル５００の各映像信号線Ｌｓについての容量性負荷にプリチャージコンデンサＣprが並列に接続されることにより、負荷容量ＣとプリチャージコンデンサＣprとが同電位で同極性に充電された状態となり、その後の第２プリチャージ期間Ｔ２prでは、プリチャージコンデンサＣprは第１プリチャージ期間Ｔ１prとは逆の向きで容量性負荷に並列に接続されることにより、負荷容量ＣとプリチャージコンデンサＣprとが同電位で第１プリチャージ期間Ｔ１prとは逆の極性に充電された状態となる（図５（ｂ）（ｃ））。ＯＦＦ期間におけるこのようなプリチャージ回路３５０（単位プリチャージ回路５１）の動作により、映像信号線駆動回路３００の正極性および負極性出力バッファ４１ｐ，４１ｎが変化させるべき映像信号線電位の変化量Δｐ，Δｎは、プリチャージコンデンサＣprでの充電電圧に応じて低減され、極性反転時の映像信号線電位の変化量｜Ｖｐ−Ｖｎ｜の半分よりも小さくなる（図４（ｅ））。その結果、映像信号線駆動回路３００における消費電力を従来よりも削減することができる。そして上述のシミュレーション結果によれば、映像信号線駆動回路３００の出力回路（出力バッファ）によって変化させるべき映像信号線Ｌｓの電位変化量Δｐ，Δｎは、液晶パネル５００の容量性負荷への印加電圧の極性反転時における映像信号線電位の変化量のほぼ１／３にまで低減することができる（図１２）。これは、従来に比べ映像信号線駆動回路３００における消費電力の大幅な削減が可能であることを意味する。
【００６３】
また上記実施形態によれば、プリチャージ電源を使用する従来の構成（図１４および図１５または特許文献１参照）とは異なり、液晶パネル５００内の負荷容量Ｃでの充電電圧（これは画素値に対応する）に応じてプリチャージコンデンサＣprが充電され、次に、プリチャージコンデンサＣprにおける当該充電電圧の極性が反転され、その反転後の充電電圧で負荷容量Ｃがプリチャージされる。したがって、上記実施形態によれば、プリチャージコンデンサＣprによって第２プリチャージ期間に映像信号線Ｌｓに与えられる電圧であるプリチャージ電圧が表示内容（画素値）に応じて自動的に調整されることになる。このため、プリチャージ電圧を固定とする従来技術とは異なり、表示内容によってプリチャージ電圧が不適切な値となるような事態が回避される。さらに、本実施形態は、プリチャージ電源を必要としないので、図１４および図１５等に示される従来の構成に比べ、プリチャージ電源による電力消費が無いという点においても有利である。
【００６４】
＜８ 変形例＞
上記実施形態では、映像信号線駆動回路３００内にその出力端子ＴＳｊ毎に単位プリチャージ回路５１が設けられているが（ｊ＝１，２，…，ｎ）、これに代えて、液晶パネル５００内に映像信号線Ｌｓ毎に単位プリチャージ回路５１を設けてもよい。
【００６５】
また、上記実施形態では、液晶パネル５００における共通電極Ｅｃが固定電位（接地レベル）となっているが、これに代えて、図１３（ｂ）に示したように共通電極Ｅｃを交流駆動する構成としてもよい。そのような構成においても、プリチャージ回路３５０（単位プリチャージ回路５１）の動作により、映像信号線駆動回路３００の正極性および負極性出力バッファ４１ｐ，４１ｎが変化させるべき映像信号線電位の変化量Δｐ，Δｎは、プリチャージコンデンサＣprでの充電電圧に応じて小さくなり、映像信号線駆動回路３００における消費電力の低減等、上記実施形態と同様の効果が得られる。
【００６６】
さらに、上記実施形態は液晶表示装置およびその駆動回路に係るものであるが、本発明はこれに限定されるものではなく、入力信号に応じた電圧を容量性負荷に極性を周期的に反転させつつ印加することにより当該容量性負荷を駆動する駆動回路であれば、他の表示装置や表示装置以外のものの駆動回路にも本発明は適用可能である。そして、その場合においても、駆動回路による駆動電圧の振幅をプリチャージコンデンサでの充電電圧に応じて実質的に小さくすることで、駆動回路の消費電力の削減等、上記実施形態と同様の効果を得ることができる。
【００６７】
【発明の効果】
第１の発明によれば、駆動回路の出力回路により容量性負荷が充電された後、その出力回路が容量性負荷から電気的に切り離されるＯＦＦ期間のうち、第１の所定期間では、コンデンサが容量性負荷に並列に接続され、その後の第２の所定期間では、そのコンデンサが逆の向きで容量性負荷に並列に接続される。これにより、ＯＦＦ期間の第２の所定期間において、上記コンデンサの蓄積電荷により容量性負荷がプリチャージされるので、このＯＦＦ期間経過後に出力回路によって変化させるべき容量性負荷の電位変化量は、上記コンデンサの充電電圧に応じて低減され、容量性負荷への印加電圧の極性反転時の電位変化量の半分よりも小さくなる。その結果、駆動回路における消費電力の削減につき従来よりも大きな効果が得られる。
【００６８】
第２の発明によれば、第２のＯＦＦ期間における第１の所定期間では、第１のＯＦＦ期間における第２の所定期間での向きと同じ向きでコンデンサが容量性負荷に並列に接続される。これにより、容量性負荷への印加電圧の極性反転が繰り返されるにしたがって上記コンデンサにおける蓄積電荷量が増えるので、出力回路によって変化させるべき容量性負荷の電位変化量は、次第に小さくなっていく。その結果、駆動回路における消費電力を大きく削減することが可能となる。
【００６９】
第３の発明によれば、第１および第２の所定期間のうち一方の期間には、コンデンサの一端と容量性負荷の一端との間に挿入された第１のスイッチがオンするとともに、コンデンサの他端と容量性負荷の他端との間に挿入された第２のスイッチがオンし、第１および第２の所定期間のうち他方の期間には、コンデンサの一端と容量性負荷の他端との間に挿入された第４のスイッチがオンするとともに、コンデンサの他端と容量性負荷の一端との間に挿入された第３のスイッチがオンする。これにより、第１の発明と同様、出力回路によって変化させるべき容量性負荷の電位変化量は、上記コンデンサの充電電圧に応じて小さくなり、その結果、駆動回路における消費電力の削減につき従来よりも大きな効果が得られる。
【００７０】
第４の発明によれば、第１の発明と同様、出力回路による容量性負荷への電圧印加の前のＯＦＦ期間に、コンデンサの蓄積電荷により容量性負荷がプリチャージされるので、このＯＦＦ期間経過後に出力回路によって変化させるべき容量性負荷の電位変化量は、上記コンデンサの充電電圧に応じて小さくなり、その結果、駆動回路における消費電力が従来よりも低減される。
【００７１】
第５の発明によれば、各映像信号線および画素電極と共通電極とによって形成された容量性負荷につきコンデンサおよび接続切換回路が設けられており、ＯＦＦ期間に当該コンデンサおよび接続切換回路によりその容量性負荷がプリチャージされるので、その容量性負荷への印加電圧の極性反転時における各映像信号線の電位変化量のうち出力回路が変化させるべき電位変化量が、上記コンデンサの充電電圧に応じて小さくなる。これにより、液晶表示装置等において映像信号線の駆動回路における消費電力を従来よりも削減することができる。
【００７２】
第６の発明によれば、第１の発明と同様、出力回路によって変化させるべき容量性負荷の電位変化量は、コンデンサの充電電圧に応じて小さくなり、その結果、容量性負荷の駆動に要する電力が従来よりも低減される。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る液晶表示装置の構成を示すブロック図である。
【図２】上記実施形態における映像信号線駆動回路の構成を示すブロック図である。
【図３】上記実施形態における映像信号線駆動回路のＤＡ変換回路、出力回路およびプリチャージ回路のうち１本の映像信号線に対応する部分を示す回路図である。
【図４】上記実施形態における映像信号線駆動回路の動作を説明するための信号波形図である。
【図５】上記実施形態における映像信号線駆動回路の動作を説明するための等価回路を示す図である。
【図６】液晶表示装置の第１の従来例における映像信号線の駆動のシミュレーションに使用した回路モデルを示す図である。
【図７】液晶表示装置の第２の従来例における映像信号線の駆動の動作のシミュレーションに使用した回路モデルを示す図である。
【図８】上記実施形態における映像信号線の駆動のシミュレーションに使用した回路モデルを示す図である。
【図９】第１の従来例における映像信号線の駆動についてのシミュレーション結果である消費電流を示す信号波形図である。
【図１０】第２の従来例における映像信号線の駆動についてのシミュレーション結果である消費電流を示す信号波形図である。
【図１１】上記実施形態における映像信号線の駆動についてのシミュレーション結果である消費電流を示す信号波形図である。
【図１２】上記実施形態における映像信号線の駆動についてのシミュレーション結果である負荷容量への印加電圧を示す信号波形図である。
【図１３】液晶表示装置における１Ｈ反転駆動方式を説明するための模式図（ａ）ならびに電圧波形図（ｂ）および（ｃ）である。
【図１４】液晶表示装置において消費電力を低減するための従来の第１の方法を説明するための回路図である。
【図１５】上記従来の第１の方法を説明するための信号波形図である。
【図１６】液晶表示装置において消費電力を低減するための従来の第２の方法を説明するための回路図である。
【符号の説明】
２５ …極性切換制御回路
３１ｐ …正極性ＤＡ変換器
３１ｎ …負極性ＤＡ変換器
４１ｐ …正極性出力バッファ
４１ｎ …負極性出力バッファ
５１ …単位プリチャージ回路
２００ …表示制御回路
３００ …映像信号線駆動回路
３０１ …単位要部駆動回路
３３０ …ＤＡ変換回路
３４０ …出力回路
３５０ …プリチャージ回路
４００ …走査信号線駆動回路
５００ …液晶パネル
５０１ …単位負荷回路
ＳＷＰ …正極側スイッチ
ＳＷＮ …負極側スイッチ
Ｃpr，Ｃ１…プリチャージコンデンサ
Ｅｐ …プリチャージコンデンサの第１電極
Ｅｎ …プリチャージコンデンサの第２電極
Ｅｃ …共通電極
ＳＷＡ１，ＳＷＡ２ …（プリチャージコンデンサの接続切換用）スイッチ
ＳＷＢ１，ＳＷＢ２ …（プリチャージコンデンサの接続切換用）スイッチ
Ｃ …負荷容量
Ｒ …負荷抵抗
ＳＷ１ …切換スイッチ
ＳＷ２ …（プリチャージコンデンサ接続用）スイッチ
φｐ …正電圧印加制御信号
φｎ …負電圧印加制御信号
Ｓca …第１プリチャージ極性制御信号
Ｓcb …第２プリチャージ極性制御信号
Ｔ１pr …第１プリチャージ期間
Ｔ２pr …第２プリチャージ期間
Ｖｒ …プリチャージ基準電圧（共通電極電位）
ＣＫ …クロック信号
ＨＳＹ …水平同期信号
ＶＳＹ …垂直同期信号
Ｄａ …デジタル画像信号
Ｓｊ …駆動用映像信号（ｊ＝１，２，…，ｎ）
Ｌｓ …映像信号線
Claims (6)
- 入力信号に応じた電圧を周期的に極性を反転させつつ容量性負荷に印加することにより当該容量性負荷を駆動する駆動回路であって、
前記入力信号に応じた電圧を出力して前記容量性負荷に印加する出力回路と、
前記容量性負荷に印加される電圧の極性が反転する時に所定期間だけ前記出力回路を前記容量性負荷から電気的に切り離す開閉回路と、
所定容量を有するコンデンサと、
前記出力回路が前記容量性負荷から電気的に切り離されている前記所定期間であるＯＦＦ期間内において、第１の所定期間だけ前記コンデンサを前記容量性負荷に並列に接続し、かつ当該第１の所定期間後に第２の所定期間だけ前記コンデンサを当該第１の所定期間における向きと逆の向きで前記容量性負荷に並列に接続する接続切換回路と
を備えることを特徴とする駆動回路。 - 前記接続切換回路は、前記出力回路が前記容量性負荷から電気的に切り離されているＯＦＦ期間である第１のＯＦＦ期間から１周期経過した後のＯＦＦ期間である第２のＯＦＦ期間における前記第１の所定期間では、前記第１のＯＦＦ期間における前記第２の所定期間での向きと同じ向きで前記コンデンサを前記容量性負荷に並列に接続することを特徴とする、請求項１に記載の駆動回路。
- 前記接続切換回路は、
前記第１および第２の所定期間のうち一方の期間にオンし他方の期間にオフする第１および第２のスイッチと、
前記一方の期間にオフし前記他方の期間にオンする第３および第４のスイッチとを備え、
前記コンデンサの一端は、前記第１のスイッチを介して前記容量性負荷の一端に接続されるとともに、前記第４のスイッチを介して前記容量性負荷の他端に接続され、
前記コンデンサの他端は、前記第３のスイッチを介して前記容量性負荷の一端に接続されるとともに、前記第２のスイッチを介して前記容量性負荷の他端に接続されることを特徴とする、請求項１または２に記載の駆動回路。 - 表示すべき画像を表す入力信号に応じた電圧を周期的に極性を反転させつつ容量性負荷に印加することにより、当該入力信号の表す画像を表示する表示装置であって、
前記入力信号に応じた電圧を出力して前記容量性負荷に印加する出力回路と、
前記容量性負荷に印加される電圧の極性が反転する時に所定期間だけ前記出力回路を前記容量性負荷から電気的に切り離す開閉回路と、
所定容量を有するコンデンサと、
前記出力回路が前記容量性負荷から電気的に切り離されている前記所定期間であるＯＦＦ期間内において、第１の所定期間だけ前記コンデンサを前記容量性負荷に並列に接続し、かつ当該第１の所定期間後に第２の所定期間だけ前記コンデンサを当該第１の所定期間における向きと逆の向きで前記容量性負荷に並列に接続する接続切換回路と
を備えることを特徴とする表示装置。 - 複数の映像信号線と、
前記複数の映像信号線と交差する複数の走査信号線と、
前記複数の走査信号線を選択的に駆動する走査信号線駆動回路と、
前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素形成部とを備え、
各画素形成部は、
対応する交差点を通過する走査信号線によってオンおよびオフされるスイッチング素子と、
対応する交差点を通過する映像信号線に前記スイッチング素子を介して接続される画素電極と、
前記複数の画素形成部に共通的に設けられ、前記画素電極との間に所定容量が形成されるように配置された共通電極とを含み、
前記容量性負荷は、各映像信号線および前記画素電極と前記共通電極とによって形成され、
前記出力回路は、前記入力信号に応じた電圧を前記複数の映像信号線に印加し、
前記コンデンサおよび前記接続切換回路は、前記映像信号線毎に設けられていることを特徴とする、請求項４に記載の表示装置。 - 入力信号に応じた電圧を出力回路によって極性を周期的に反転させつつ容量性負荷に印加することにより当該容量性負荷を駆動する駆動方法であって、
前記入力信号に応じた電圧を前記容量性負荷に印加する電圧印加ステップと、前記容量性負荷に印加される電圧の極性が反転する時に所定期間だけ前記出力回路を前記容量性負荷から電気的に切り離す切断ステップと、
前記出力回路が前記容量性負荷から電気的に切り離されている前記所定期間であるＯＦＦ期間内において、第１の所定期間だけ、所定容量を有するコンデンサを前記容量性負荷に並列に接続する第１接続ステップと、
前記ＯＦＦ期間内において、前記第１の所定期間後に第２の所定期間だけ前記コンデンサを前記第１の所定期間における向きと逆の向きで前記容量性負荷に並列に接続する第２の接続ステップと
を備えることを特徴とする駆動方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003193775A JP3722812B2 (ja) | 2003-07-08 | 2003-07-08 | 容量性負荷の駆動回路および駆動方法 |
| US10/871,066 US7330180B2 (en) | 2003-07-08 | 2004-06-21 | Circuit and method for driving a capacitive load, and display device provided with a circuit for driving a capacitive load |
| TW093118857A TWI316327B (en) | 2003-07-08 | 2004-06-28 | Circuit and method for driving a capacitive load, and display device provided with a circuit for driving a capacitive load |
| KR1020040053010A KR100553325B1 (ko) | 2003-07-08 | 2004-07-08 | 용량성 부하의 구동 회로 및 구동 방법과, 용량성 부하의구동 회로가 제공된 표시 장치 |
| CNB200410063398XA CN100356435C (zh) | 2003-07-08 | 2004-07-08 | 一种液晶显示装置及其驱动电路和驱动方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003193775A JP3722812B2 (ja) | 2003-07-08 | 2003-07-08 | 容量性負荷の駆動回路および駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005031202A JP2005031202A (ja) | 2005-02-03 |
| JP3722812B2 true JP3722812B2 (ja) | 2005-11-30 |
Family
ID=33562484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003193775A Expired - Fee Related JP3722812B2 (ja) | 2003-07-08 | 2003-07-08 | 容量性負荷の駆動回路および駆動方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7330180B2 (ja) |
| JP (1) | JP3722812B2 (ja) |
| KR (1) | KR100553325B1 (ja) |
| CN (1) | CN100356435C (ja) |
| TW (1) | TWI316327B (ja) |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100792447B1 (ko) * | 2001-09-12 | 2008-01-10 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동회로 |
| JP4074276B2 (ja) * | 2004-09-02 | 2008-04-09 | 株式会社東芝 | 半導体装置 |
| JP2006072078A (ja) * | 2004-09-03 | 2006-03-16 | Mitsubishi Electric Corp | 液晶表示装置及びその駆動方法 |
| JP4744851B2 (ja) * | 2004-11-12 | 2011-08-10 | ルネサスエレクトロニクス株式会社 | 駆動回路及び表示装置 |
| JP4584131B2 (ja) * | 2005-04-18 | 2010-11-17 | ルネサスエレクトロニクス株式会社 | 液晶表示装置及びその駆動回路 |
| KR101147104B1 (ko) * | 2005-06-27 | 2012-05-18 | 엘지디스플레이 주식회사 | 액정 표시 장치의 데이터 구동 방법 및 장치 |
| KR101157251B1 (ko) * | 2005-06-28 | 2012-06-15 | 엘지디스플레이 주식회사 | 액정표시장치와 그 구동방법 |
| CN100498916C (zh) * | 2006-02-13 | 2009-06-10 | 凌阳科技股份有限公司 | 液晶显示器的驱动电路 |
| TWI340941B (en) * | 2006-05-19 | 2011-04-21 | Chimei Innolux Corp | System for displaying image |
| JP4510849B2 (ja) * | 2007-05-14 | 2010-07-28 | 統寶光電股▲ふん▼有限公司 | ディスプレイ装置およびそのプリチャージ回路 |
| TW200847092A (en) * | 2007-05-17 | 2008-12-01 | Himax Display Inc | Method for driving liquid crystal display |
| US7880708B2 (en) * | 2007-06-05 | 2011-02-01 | Himax Technologies Limited | Power control method and system for polarity inversion in LCD panels |
| TWI352233B (en) * | 2007-08-21 | 2011-11-11 | Au Optronics Corp | Liquid crystal display with a precharge circuit |
| CN101903938B (zh) * | 2007-12-27 | 2013-09-04 | 夏普株式会社 | 液晶显示装置、液晶显示装置的驱动方法、以及电视接收机 |
| CN101896961A (zh) * | 2007-12-27 | 2010-11-24 | 夏普株式会社 | 液晶显示装置、液晶显示装置的驱动方法、以及电视接收机 |
| US20110001743A1 (en) * | 2008-03-11 | 2011-01-06 | Asahi Yamato | Drive circuit, drive method, liquid crystal display panel, liquid crystal module, and liquid cystal display device |
| KR101498230B1 (ko) * | 2008-09-17 | 2015-03-05 | 삼성디스플레이 주식회사 | 표시장치 및 이의 구동방법 |
| TWI401645B (zh) * | 2008-12-02 | 2013-07-11 | Au Optronics Corp | 具半源極驅動架構之顯示面板的驅動方法 |
| TWI408663B (zh) * | 2009-07-09 | 2013-09-11 | Raydium Semiconductor Corportation | 驅動電路及包含該驅動電路之液晶顯示系統 |
| KR101590155B1 (ko) * | 2009-08-11 | 2016-02-12 | 삼성전자주식회사 | 디스플레이 장치 및 상기 디스플레이 장치의 구동 회로 |
| US8717349B2 (en) * | 2009-08-28 | 2014-05-06 | Himax Technologies Limited | Source driver |
| TWI441146B (zh) * | 2009-10-16 | 2014-06-11 | Au Optronics Corp | 顯示面板驅動電路、顯示面板、與其驅動方法 |
| WO2011058749A1 (ja) * | 2009-11-12 | 2011-05-19 | パナソニック株式会社 | プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法 |
| US8653452B2 (en) * | 2010-05-07 | 2014-02-18 | DH Technologies Developmenty Pte. Ltd. | Triple switch topology for delivery ultrafast pulser polarity switching for mass spectrometry |
| TWI444983B (zh) * | 2011-07-21 | 2014-07-11 | Novatek Microelectronics Corp | 電荷回收裝置與相關之面板驅動裝置及驅動方法 |
| CN102915690A (zh) * | 2011-08-04 | 2013-02-06 | 联咏科技股份有限公司 | 电荷回收装置与相关的面板驱动装置及驱动方法 |
| TWI455104B (zh) * | 2011-08-15 | 2014-10-01 | Innolux Corp | 藍相液晶顯示裝置及其驅動方法 |
| TWI451394B (zh) * | 2011-12-30 | 2014-09-01 | Orise Technology Co Ltd | 應用於顯示面板之控制裝置及其控制方法 |
| TWI500019B (zh) * | 2013-04-26 | 2015-09-11 | Novatek Microelectronics Corp | 顯示器驅動器以及顯示器驅動方法 |
| JP5678989B2 (ja) * | 2013-06-17 | 2015-03-04 | セイコーエプソン株式会社 | 表示装置およびそれを用いた表示システム |
| JP2016109774A (ja) * | 2014-12-03 | 2016-06-20 | 株式会社Ｎｔｔドコモ | 情報提示システム |
| CN109427309A (zh) * | 2017-08-22 | 2019-03-05 | 京东方科技集团股份有限公司 | 源极驱动增强电路、源极驱动增强方法、源极驱动电路和显示设备 |
| CN109410857A (zh) * | 2018-11-12 | 2019-03-01 | 惠科股份有限公司 | 一种显示面板的跨压补偿方法、显示面板和显示装置 |
| US11916930B2 (en) | 2021-06-29 | 2024-02-27 | Acronis International Gmbh | Non-invasive virus scanning using remote access |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6051714B2 (ja) | 1977-03-29 | 1985-11-15 | セイコーエプソン株式会社 | 液晶表示装置駆動回路 |
| JPH0813004B2 (ja) * | 1984-09-07 | 1996-02-07 | 株式会社日立製作所 | Ａ／ｄ変換器 |
| KR0140041B1 (ko) * | 1993-02-09 | 1998-06-15 | 쯔지 하루오 | 표시 장치용 전압 발생 회로, 공통 전극 구동 회로, 신호선 구동 회로 및 계조 전압 발생 회로 |
| JP2849034B2 (ja) | 1993-11-11 | 1999-01-20 | シャープ株式会社 | 表示駆動装置 |
| US5528256A (en) * | 1994-08-16 | 1996-06-18 | Vivid Semiconductor, Inc. | Power-saving circuit and method for driving liquid crystal display |
| US6069605A (en) * | 1994-11-21 | 2000-05-30 | Seiko Epson Corporation | Liquid crystal driving device, liquid crystal display device, analog buffer, and liquid crystal driving method |
| JP3311224B2 (ja) * | 1994-12-28 | 2002-08-05 | キヤノン株式会社 | 表示素子用反転信号生成回路とそれを用いた表示装置 |
| JP2001134249A (ja) * | 1998-10-16 | 2001-05-18 | Seiko Epson Corp | 電気光学装置の駆動回路及びその駆動方法、ｄａコンバータ、信号線駆動回路、電気光学パネル、投写型表示装置、及び電子機器 |
| JP4032539B2 (ja) * | 1998-12-01 | 2008-01-16 | 三菱電機株式会社 | マトリックスディスプレイのデータライン駆動回路 |
| JP4701475B2 (ja) * | 1999-06-01 | 2011-06-15 | セイコーエプソン株式会社 | 電気光学装置の電源回路、電気光学装置の駆動回路、電気光学装置の駆動方法、電気光学装置および電子機器 |
| KR100312344B1 (ko) * | 1999-06-03 | 2001-11-03 | 최종선 | 다단계 전하 재활용을 이용한 ｔｆｔ-ｌｃｄ 및 그 방법 |
| JP3201603B1 (ja) * | 1999-06-30 | 2001-08-27 | 富士通株式会社 | 駆動装置、駆動方法およびプラズマディスプレイパネルの駆動回路 |
| US6603294B2 (en) * | 1999-10-21 | 2003-08-05 | Seiko Epson Corporation | Voltage supplying device, and semiconductor device, electro-optical device and electronic instrument using the same |
| JP2002149128A (ja) * | 2000-11-10 | 2002-05-24 | Seiko Epson Corp | 液晶駆動方法及び液晶駆動回路並びに液晶装置 |
| JP3899817B2 (ja) * | 2000-12-28 | 2007-03-28 | セイコーエプソン株式会社 | 液晶表示装置及び電子機器 |
| JP2002215089A (ja) | 2001-01-19 | 2002-07-31 | Fujitsu Hitachi Plasma Display Ltd | 平面表示装置の駆動装置および駆動方法 |
| JP4221183B2 (ja) * | 2002-02-19 | 2009-02-12 | 株式会社日立製作所 | 液晶表示装置 |
| US6727749B1 (en) * | 2002-08-29 | 2004-04-27 | Xilinx, Inc. | Switched capacitor summing system and method |
-
2003
- 2003-07-08 JP JP2003193775A patent/JP3722812B2/ja not_active Expired - Fee Related
-
2004
- 2004-06-21 US US10/871,066 patent/US7330180B2/en not_active Expired - Fee Related
- 2004-06-28 TW TW093118857A patent/TWI316327B/zh not_active IP Right Cessation
- 2004-07-08 KR KR1020040053010A patent/KR100553325B1/ko not_active IP Right Cessation
- 2004-07-08 CN CNB200410063398XA patent/CN100356435C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1577430A (zh) | 2005-02-09 |
| US20050007324A1 (en) | 2005-01-13 |
| TW200516847A (en) | 2005-05-16 |
| US7330180B2 (en) | 2008-02-12 |
| TWI316327B (en) | 2009-10-21 |
| KR20050006084A (ko) | 2005-01-15 |
| JP2005031202A (ja) | 2005-02-03 |
| KR100553325B1 (ko) | 2006-02-21 |
| CN100356435C (zh) | 2007-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3722812B2 (ja) | 容量性負荷の駆動回路および駆動方法 | |
| NL1002584C2 (nl) | Aandrijf schakeling. | |
| JP2001242818A (ja) | 表示装置、携帯用電子機器および表示装置の駆動方法 | |
| JP2002055325A (ja) | スイング共通電極を利用した液晶表示装置及びその駆動方法 | |
| JP2001215469A (ja) | 液晶表示装置 | |
| WO2004095404A2 (en) | Display system with frame buffer and power saving sequence | |
| TW200839694A (en) | LCD device driven by pre-charge procedure | |
| TWI249723B (en) | Liquid crystal display including data drivers in master-slave configuration and driving method thereof | |
| US7079096B2 (en) | Image display device and display driving method | |
| JP2002244623A (ja) | 液晶表示装置の駆動方式および駆動回路 | |
| US6417847B1 (en) | Flat-panel display device, array substrate, and method for driving flat-panel display device | |
| JP2001166741A (ja) | 半導体集積回路装置および液晶表示装置 | |
| JP3055620B2 (ja) | 液晶表示装置およびその駆動方法 | |
| WO2014041975A1 (ja) | 表示装置および表示方法 | |
| JP3770360B2 (ja) | 液晶表示装置及びその制御回路並びに液晶表示パネル駆動方法 | |
| KR101284940B1 (ko) | 액정표시소자의 구동 장치 및 방법 | |
| JP3318666B2 (ja) | 液晶表示装置 | |
| JP2005128153A (ja) | 液晶表示装置ならびにその駆動回路および駆動方法 | |
| JPH07281641A (ja) | アクティブマトリクス型液晶ディスプレイ | |
| KR100480176B1 (ko) | 2-도트 인버젼 구동방식의 액정표시장치 및 그 구동방법 | |
| JPH09258175A (ja) | 駆動装置 | |
| WO2012111551A1 (ja) | 表示装置 | |
| JP2005156633A (ja) | 液晶表示装置 | |
| JPH10282471A (ja) | アクティブマトリックス型液晶パネルとその駆動方法 | |
| JPH07199156A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050822 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050913 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050913 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080922 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130922 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |