JPH10282471A - アクティブマトリックス型液晶パネルとその駆動方法 - Google Patents

Abstract

(57)【要約】 【課題】レベルシフト電圧ΔVpの表示位置による差を減
少せしめ、これによってゲート線方向の表示むらの少な
いＴＦＴ液晶パネルを実現する。 【解決手段】液晶パネル１０１のゲート線１０３−１〜
２ｎ上に、ゲート信号の立ち下がり時において電荷の放
出を行なうために、２ｎ個のＴＦＴで構成したディスチ
ャージ回路１０９を設け，このディスチャージ回路１０
９において、画素内のＴＦＴをオン状態からオフ状態と
すると同時に、ディスチャージ回路１０９内のＴＦＴを
オフ状態からオン状態とすることによって立下り時間の
画素位置による差を減少せしめるか，あるいは、異なる
対向電極の電圧をゲート線と交差する方向に対して与え
ることで液晶印加電圧を一定とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶パネルに係わ
り、特に高精細で画面サイズが大きなアクティブマトリ
ックス型液晶パネルに対して、表示位置によるむらの少
ない画面を提供することができるアクティブマトリック
ス型液晶パネルとその駆動方法に関する。

【０００２】

【従来の技術】従来のアクティブマトリックス型液晶パ
ネルとして、各画素電極にＴＦＴ（Thin Film Transist
or）を配置したＴＦＴ液晶パネルの構成とその駆動方法
は、例えば産業図書“カラー液晶ディスプレイ”ｐ１４
８〜ｐ１５１や月刊ＬＣＤインテリジェンス‘９６.７
月号のｐ１２４〜ｐ１２７に記載されている。以下図１
３〜図１５を用いてこれを説明する。

【０００３】図１３は従来のＴＦＴ液晶パネルおよびそ
の駆動回路の構成を示す図である。本図において、１３
０１はｍ×ｎドットで構成されたＴＦＴ液晶パネル、１
３０２−１、１３０２−２、１３０２−３、…、１３０
２−ｍはｍ本からなるデータ線、１３０３−１、１３０
３−２、…、１３０３−ｎはｎ本からなるゲート線、１
３０４は対向電極、１３０５は補助電極である。１３０
６は各画素に配置されたＴＦＴであり、ｉ行ｊ列のＴＦ
Ｔ１３０６に対しては、そのゲート電極はｉ行目のゲー
ト線１３０３−ｉと接続しており、そのドレイン電極は
ｊ列目のデータ線１３０２−ｊと接続している。

【０００４】さらに、ソース電極は対向電極１３０４と
の間に液晶層を誘電材料とする液晶容量１３０７を、補
助電極１３０５との間に補助容量１３０８を形成してい
る。

【０００５】さらに、１３０９は電源回路、１３１０は
データ電圧生成用電圧線、１３１１はゲート電圧生成用
電圧線である。１３１２はデータドライバ、１３１３は
表示データ、１３１４はデータドライバ制御信号であ
る。データドライバ１３１２は図示しない外部システム
から入力される表示データ１３１３とデータドライバ制
御信号１３１４を基に電圧線１３１０の電圧値からデー
タ電圧を生成し、生成したデータ電圧Vx(j)をデータ線
１３０２−ｊに対して出力する。１３１５はゲートドラ
イバ、１３１６はゲートドライバ制御信号である。ゲー
トドライバ１３１５もまたデータドライバ１３１２と同
様に、ゲートドライバ制御信号１３１６を基に電圧線１
３１１の電圧値からゲート電圧を生成し、生成したゲー
ト電圧Vy(i)をゲート線１３０３−ｉに対して出力す
る。

【０００６】図１４は従来例のＴＦＴ液晶パネルの駆動
タイミングを示す図である。Vx(j)はｊ列目のデータ線
１３０２−ｊの電圧波形であり、-Vsh≦Vx(j)≦-Vsl、
及び、+Vsl≦Vx(j)≦+Vshなる電圧範囲を取る。Vy(i-
1)、Vy(i)はそれぞれｉ−１行目、ｉ行目のゲート線１
３０３−（ｉ−１）、１３０３−ｉの電圧波形であり、
Vgl≦Vy(i)≦Vghなる電圧範囲を取る。Vcomは対向電極
１３０４の電圧値である。

【０００７】図１５は図１３の駆動タイミングに対する
液晶容量間の差電圧を示す図である。Vp(i、j)はｉ行ｊ
列のＴＦＴのソース電極の電圧であり、Vceはデータ電
圧の中心電圧であり、即ち(+Vsh-Vsh)/2なる電圧であ
る。

【０００８】以上の構成で示されるＴＦＴ液晶パネルの
動作を次に説明する。

【０００９】ＴＦＴ１３０６は、そのゲート電圧がVgh
となるときオン状態となり、Vglとなるときオフ状態と
なる。そこでｉ−１行ｊ列の画素にデータの書き込みを
行う場合は、図１４に示すように、ｉ−１行目のゲート
線１３０３−（ｉ−１）の電圧値をVy(i-1)＝Vghとす
る。これによってｉ−１行目のＴＦＴ１３０６が全てオ
ン状態となり、各列のデータ線に与えられるデータ電圧
Vx(j)に従い、ソース電極の電圧をVp(i-1、j)＝Vx(j)と
することでデータが書き込まれる。次にVy(i-1)＝Vglと
すれば、当該行のＴＦＴ１３０６がオン状態からオフ状
態となることで画素容量の電荷が保持されるとととも
に、同じタイミングにおいてｉ行目のゲート線１３０３
−ｉの電圧値をVy(i)=Vghとし、ｉ行目のＴＦＴ１３０
６のソース電極に対してデータ電圧Vx(j)の書き込みを
行なう。液晶容量１３０７と補助容量１３０８からなる
画素容量に書き込まれたi行目のデータ電圧Vx(j)は次に
ゲート電圧がVy(i)＝Vghとなるまで保持される。ここ
で、+Vsl≦Vx(j)≦+Vshなる範囲であるとき、Vx(j)は対
向電圧Vcomに対して正であるため、正極性となり、-Vsh
≦Vx(j)≦-Vslなる範囲であるとき、Vx(j)は対向電圧Vc
omに対して負であるため、負極性となる。

【００１０】液晶パネルに対しては、直流成分による液
晶の焼き付きを防ぐため、ＴＦＴのゲート電極がオン状
態となる毎に極性反転を行なう。以上の動作を各行に対
して順次行なうことで、各画素電極に対して電荷の書き
込み、保持動作を行なう。液晶パネルの各画素は、この
保持されたソース電極の保持電圧Vp(i、j)と対向電極の
電圧Vcomの差電圧に応じて入射光の透過率が変化し、表
示を決定する。

【００１１】ここでソース電極の保持電圧Vp(i、j)を詳
細に観察した場合、図１５に示すように、ゲート電圧の
立ち下がり時に、ＴＦＴのゲート・ソース間寄生容量等
に起因して、以下の数１で与えられるレベルシフト電圧
ΔVpを生じる。

【００１２】

【数１】

【００１３】但し、数１においてClcは液晶容量値、Cst
は補助容量値、ＴＦＴのCgsはゲート・ソース間寄生容
量値であり、ΔVgはゲート線立ち下がりにおける差電圧
であり、すなわち、ΔVg＝Vgh-Vglである。このΔVpに
よって、Vp(i、j)の中心電圧は、ＴＦＴがオン状態にお
いて保持された電圧Vx(j)よりもΔVpだけ低電圧側にシ
フトすることとなる。液晶はVp(i、j)とVcomの差電圧に
従い表示が決定されるため、対向電極の電圧VcomをVce
−ΔVp近辺に設定することで、対向電極から見た画素電
極の電圧が正負対称となるように設定して駆動する。

【００１４】

【発明が解決しようとする課題】液晶パネルの解像度は
年々高精細化が進んでおり、現在ではデータ線３０００
本、ゲート線１０００本以上の解像度を有するものが開
発されている。また、画面サイズにおいても、対角１５
インチ以上となる液晶パネルの開発が進んでいる。ここ
で従来のＴＦＴにアモーファスＳｉを用いた液晶パネル
においては、データ線、ゲート線の一方から電圧を与え
るため、高精細化や大画面化を図った場合、ゲート線の
配線抵抗と画素容量によって、図１５で示したデータ線
X(1)上のＴＦＴのゲート電圧の立ち下がりタイミング
と、X(m)上のゲート電圧の立ち下がりタイミングとが異
なっており、表示品質が劣化するという欠点がある。こ
れを図１６を用いて更に詳細に説明する。図１６は従来
例による画素の位置によるΔVpの差を示す図である。

【００１５】ゲート線に対しては図１3左方向から図説
しない外部回路を介して電圧を与える。このためゲート
線に対しては、X(1)側から右方向の時定数とX(m)側から
右方向の時定数が大きく異なる。従って、ＴＦＴのゲー
ト電圧がしきい値近辺となる時間がX(1)側とX(m)側では
異なり、ゲート電圧の立ち下がりに起因するドレイン・
ソース間の電荷移動量に差を生じる。以上の結果、画面
サイズが大きくなれば上記数１で示したレベルシフト電
圧ΔVpは、以下の数２で与えられることとなる。

【００１６】

【数２】

【００１７】ここでΔVg(ω)はゲート線立ち下がり時の
差電圧であり、立ち下がりにおける周波数の関数とな
る。このΔVg(ω)によって、液晶パネルの両端を比較し
た場合、ωが高いX(1)側の画素電極とωが低いX(m)側の
画素電極では、X(m)側の画素電極の方が電荷移動量が大
きいことから、図１６に示すように、ΔVp(X1)＞ΔVp(X
m)となる。但しΔVp(X1)はX(1)側の画素に対するレベル
シフト電圧ΔVp、ΔVp(Xm)はX(m)側の画素に対するレベ
ルシフト電圧ΔVpを示す。

【００１８】以上の結果から、画素の位置によってΔVp
が異なることとなる。これに対して、対向電極の電圧値V
comは一定であるため、画素容量間の差電圧が画素位置に
よって異なり、これが左右の表示むらとして見えるとい
う課題があった。

【００１９】本発明の目的は、ΔVpの画素位置による差
電圧を減少させ、大画面においても左右の表示むらの少
ないアクティブマトリックス型液晶パネルおよびその駆
動方法を提供することである。

【００２０】

【課題を解決するための手段】前記目的を達成するた
め、本発明を適用した液晶パネルの第一の態様において
は、ゲート信号の立ち下がり時において各ゲート線に対
して電荷の放出を行なうためのスイッチング素子を備え
たディスチャージ回路を設ける。このディスチャージ回
路は、例えば当該液晶パネルの画素構造と同じアモーフ
ァスＳｉ−ＴＦＴで構成され、ＴＦＴ液晶パネルの基板
上に作成する。これによって液晶パネル内に簡単な回路
を設けるだけで、液晶パネル上の画素位置の違いによる
立下り時間の差を少なくすることができる。

【００２１】また、前記目的を達成するために、本発明
を適用した液晶パネルの第２の態様においては、対向電
極に対して、データ線のX(1)側とX(m)側に２本の入力端
子を設け、各端子に対してX(1)側およびX(m)側のΔVpの
差電圧と等しい差電圧をもって対向電極の電圧値Vcomを
与える。これによって、ΔVpがX(1)側とX(m)側とで異な
る場合においても、画素容量の電極間の差電圧を一定と
することができるため、表示むらを押さえることが可能
となる。

【００２２】

【発明の実施の形態】以下、本発明の第一の実施形態を
図１〜３を用いて説明する。

【００２３】図１は第一の実施形態における液晶パネル
およびその駆動系の構成を示す図である。本実施形態の
アクティブマトリックス型液晶パネルは、ｍ×２ｎドッ
トで構成されたＴＦＴ液晶パネル１０１と、ｍ本からな
るデータ線１０２−１、１０２−２、１０２−３、…、
１０３−ｍと、２ｎ本からなるゲート線１０３−１、１
０３−２、…、１０３−２ｎと、対向電極１０４と、補
助電極１０５とを備える。ここで、１０６は各画素に配
置されたＴＦＴであり、ｉ行ｊ列の画素のＴＦＴ１０６
に対して、そのゲート電極はｉ行のゲート線１０３−ｉ
と接続しており、ドレイン電極はｊ列のデータ線１０２
−ｊと接続している。さらにソース電極と対向電極１０
４との間に液晶容量１０７を、補助電極１０５との間に
補助容量１０８を形成している。

【００２４】本実施形態ではさらに、上記構成の液晶パ
ネルの駆動系として、電源回路１１２と、データ電圧生
成用電圧線１１３と、ゲート電圧線１１４ａと、ディス
チャージ信号生成用電圧線１１４ｂと、データドライバ
１１５と、ゲートドライバ１１８とを備えている。ま
た、１１６は表示データ、１１７はデータドライバ制御
信号、１１９はゲートドライバ制御信号である。以上の
構成は従来の構成と同じであり、データドライバ１１５
とゲートドライバ１１８の動作も、従来の液晶パネルと
同じである。

【００２５】本実施形態の液晶パネルは、さらに、その
特徴的構成の１つとして、２ｎ本からなるゲート線と接
続しているディスチャージ回路１０９と、ディスチャー
ジ信号生成回路１２０とを備えている。１１０−１、１
１０−２はディスチャージ信号線であり、１１１はディ
スチャージ線である。ディスチャージ信号生成回路１２
０は、ゲートドライバ制御信号１１９を基に、以下の図
３のタイミング図で示すディスチャージ信号Vdis1,Vdis
2を生成し、ディスチャージ信号線１１０―１、１１０
―２に出力する。

【００２６】ディスチャージ回路１０９は、例えば図２
に示すように、ＴＦＴ２０１−１、２０１−２、…、２
０１−ｎと、ＴＦＴ２０２−１、２０２−２、…、２０
２−ｎとからなる２ｎ個のＴＦＴで構成される。本例で
は、奇数行目のゲート線に対してはＴＦＴ２０１−ｉが
対応し、偶数行目のゲート線に対してはＴＦＴ２０２−
ｉが対応する。ディスチャージ回路１０９における各Ｔ
ＦＴのドレイン電極は、これに対応する行のゲート線と
接続され、ソース電極はディスチャージ線１１１と接続
される。また、ＴＦＴのゲート電極は、奇数行目のＴＦ
Ｔ２０１−ｉについてはディスチャージ信号線１１０−
１と接続され、偶数行目のＴＦＴ２０２−ｉについては
ディスチャージ信号線１１０−２と接続されている。

【００２７】本実施形態の液晶パネルに対する駆動タイ
ミングの一例を図３に示す。なお、ここでの駆動タイミ
ングは従来の駆動タイミングを基にしたものである。ゲ
ート線、データ線及び対向電極線の電圧の名称等は図１
４に用いたものと同じであり、それらに関する詳細説明
は省略する。又、Vdis1はディスチャージ信号線１１０
−１の電圧値であり、 Vdis2はディスチャージ信号線１
１０−２の電圧値である。

【００２８】以上の図面を基に第一の実施形態の動作に
ついて詳細に説明する。

【００２９】２ｉ−１行目のＴＦＴ１０６にデータを書
き込むため、該当するゲート線１０３−（２ｉ−１）に
Vy(2i-1)＝Vghなる電圧を与え、ＴＦＴ１０６をオン状
態とする。このとき、ディスチャージ回路１０９におい
て、図３に示すように２ｉ−１行目を含む奇数行目のＴ
ＦＴ２０１−ｉに対してはディスチャージ信号線１１０
−１の電圧をVdis1＝Vglとすることでオフ状態とする。
これによって、奇数行目のゲート線の電圧値は、図１に
おいてゲート線の左端から印加した電圧、即ちデータの
書き込みを行なうべき２ｉ−１行目のゲート線１０３−
（２ｉ−１）においてはVghとなり、その他の奇数行目
においてはVglとなる。

【００３０】逆に、偶数行目に対してはディスチャージ
信号線１１０−２の電圧をVdis2＝VghとすることでＴＦ
Ｔ２０２−ｉをオン状態とする。このとき、ディスチャ
ージ回路１０９におけるＴＦＴのソース電極をVglと同
電圧であるため、当該ゲート線の電圧はＴＦＴがオン状
態においてもVglとなる。

【００３１】２ｉ−１行目の画素電極に対する充電が完
了すると、当該行の画素容量の電荷を保持するため、Vy
(2i-1)＝Vglとし、ＴＦＴ１０６をオン状態からオフ状
態とする。これによって画素容量に書き込まれたデータ
電圧は次にゲート電圧がVy(2i-1)＝Vghとなるまで保持
される。このときゲート線の電圧がVghからVglに立ち下
がるのと同時にディスチャージ信号線１１０−１の電圧
をVglからVghとする。これによって２ｉ−１行目のゲー
ト線の電荷はディスチャージ回路１０９からも放電する
ことができ、これによって、X(m)側のゲート線において
も立下り時間を短くすることができる。

【００３２】以上の２ｉ−１行目のＴＦＴ１０６をオン
状態からオフ状態とする動作と同時に２ｉ行目のＴＦＴ
１０６をオフ状態からオン状態とする。このとき２ｉ行
目のゲート線の電圧をVglからVghに立ち上げるが、これ
と同時に、ディスチャージ回路１０９においては２ｉ行
目を含む偶数行目のＴＦＴ２０２−ｉをオフ状態とする
ために、ディスチャージ信号１１０−２の電圧をVghか
らVglとする。これによって２ｉ行目のディスチャージ
回路１０９からは放電されることはない。又、２ｉ行目
以外の偶数行目のゲート線の印加電圧はVglであり、デ
ィスチャージ回路１０９におけるＴＦＴ２０２−ｉのソ
ース電極と等しいため、ＴＦＴ２０２−ｉがオン状態で
あるかオフ状態であるかに関係なく、Vglとなる。

【００３３】以上の動作を各行に対して順次行なうこと
で、ゲート線の立下り時間におけるX(1)側とX(m)側の差
を減少させることが可能となり、これによって、上記数
２で示したレベルシフト電圧ΔVpの表示位置による差
を、減少せしめることができる。

【００３４】又、上記ディスチャージ回路１０９におけ
るＴＦＴは放電を行なうのみであるため、アモーファス
Ｓｉで十分である。従って、ＴＦＴ液晶パネルと同一基
板上に構成することができる。このため、液晶パネルの
価格上昇を招くことがない。さらに、液晶パネルの内部
にディスチャージ回路１０９を設けることができるた
め、液晶パネルの表示領域の周辺部分である、いわゆる
額縁部分のサイズが大きくなることもない。

【００３５】以上、本発明の第一の実施形態を説明して
きたが、その効果を確認するためにモデルを作成し、シ
ミュレーションを行なった。その結果を図４〜図７を用
いて説明する。

【００３６】図４はシミュレーションに用いた１画素の
モデルを示す図であり、４０１はＴＦＴ、４０２は液晶
容量、４０３は補助容量である。４０４はゲート・ソー
ス間寄生容量であり、シミュレーションにおいてはアモ
ーファスＳｉ−ＴＦＴの代わりにｎ−ＭＯＳを用いてお
り、ＴＦＴのゲート・ソース間寄生容量と特性を一致さ
せるために接続してある。ここで、４０５はデータ線抵
抗、４０６はゲート線抵抗、４０７はデータ線−ゲート
線間容量、４０８は隣接するデータ線間容量、４０９は
隣接するゲート線間容量である。

【００３７】図５はシミュレーションに用いた１画素分
の素子サイズを示す表である。

【００３８】以上で構成される１画素に対して、ゲート
方向に対しては１２８０×３画素、データ方向に対して
は１０２４画素で構成することで、１２８０×３×１０
２４画素で構成されるマトリックス型ＴＦＴ液晶パネル
をモデルとした。

【００３９】図６はシミュレーションに用いた印加電圧
を示す表であり、データ電圧Vx(j)は１０Ｖで固定と
し、ゲート電圧の立ち下がり時間は１００nsとした。ま
た、ディスチャージ信号については上記第一の実施形態
に従うように、ゲート電圧と同位相とし、立ち下がり、
立ち上がり時間を共に１００nsとした。

【００４０】以上のように構築したモデルに基づき、デ
ィスチャージ回路なしの場合とディスチャージ回路あり
の場合のモデルを作成し、解析プログラムにアナログシ
ミュレーションソフトであるＳＰＩＣＥ(Simulation Pr
ogram for Integrated Circuits Emphasis)を用いてシ
ミュレーションを行なった。図７はその結果を示す表で
あり、ゲート線２行目（Y(2)）における、データ線１列
目（X(1)）、データ線１９２０列目（X(1920)）、デー
タ線３８４０列目（X(3840)）に対して、ゲート線立ち
下がりのスルーレートdVg／dt、及びΔVpを示してあ
る。

【００４１】図７に示す結果からわかるように、ディス
チャージ回路１０９を設けることによって、液晶パネル
中の表示位置の違いに対するスルーレートdVg／dtの差
が少なくなり、これによってレベルシフト電圧ΔVpの差
が１０mVから６mVに減少している。

【００４２】以上のように、本発明によれば、ＴＦＴ液
晶パネルにおいて構成内容が比較的簡単なディスチャー
ジ回路を付加するだけで、レベルシフト電圧の左右の差
電圧を減少させ、これによって起因する左右の表示むら
を減少せしめることが可能となる。

【００４３】なお、上記第一の実施形態では、従来の液
晶駆動タイミングに基づいた駆動方法を用いたが、本実
施形態において用いることができる駆動方法はこれに限
定されるものではなく、ディスチャージ回路のオン、オ
フ制御タイミングと液晶パネルの駆動タイミングとが上
述した関係を満足できるものであれば、他の駆動方法を
用いても構わない。

【００４４】次に、本発明を適用した液晶パネルの第二
の実施形態について説明する。

【００４５】上記図７のシミュレーション結果から、上
記第一の実施形態における液晶パネルでのゲート線立ち
下がりにおけるスルーレートは、ディスチャージ回路な
しのときと比べて半分程度となっている。この点を考慮
して、上記第一の実施形態とは異なる駆動タイミングに
よる実施形態を第二の実施形態として、図８、図９、及
び従来技術の説明で用いた図１６を用いて説明する。

【００４６】本実施形態における液晶駆動タイミングを
図８に示す。本図において各信号の名称、及び機能等は
上記図３で示したものと同一であり、詳細な説明は省略
する。但し、図８においては２ｉ−１行目のゲート線が
立ち下がる前に、２ｉ行目のゲート線を立ち上げてあ
る。図９は本実施形態におけるＴＦＴの電極電圧を示す
図である。

【００４７】以上の図面に基づき、第二の実施形態につ
いて説明する。

【００４８】上記第一の実施形態におけるシミュレーシ
ョン結果から、ディスチャージ回路を設けることでゲー
ト線立ち下がりにおけるスルーレートの最小値は１２．
４V／μsから３３．２V／μsとなり、即ち２５Vから０V
まで立ち下がるのに要する時間は２．００μsから１．
３４μsとなる。このことは逆にゲート線に対しては、
立ち上がり時間をそのままとし、立下り時間を０．６６
μs遅くしたとしても、どの画素に対してもデータ線の
電圧Vx(j)を保持できる、ということになる。言い換え
れば、ホールド時間が確保できることを意味する。

【００４９】１２８０×３×１０２４画素で構成された
液晶パネルをフレーム周波数７５Hzで駆動した場合、１
水平走査期間は１３μsとなる。これに対し、実際の駆
動では、該画素の保持すべきデータ電圧Vx(j)が入力さ
れるまでの期間、即ち図９におけるΔTr、及び全ての表
示位置に対するゲート線が立ち下がるまでの期間、即ち
図９におけるΔTfを要するため、実質的な画素容量への
充電時間は、１３−（ΔTr +ΔTf ）となり、シミュレ
ーション結果からΔTf＝２．０μsである。

【００５０】従来はゲート線とデータ線の信号周波数は
同じであり、位相が異なるのみであるから、実質的な画
素容量への充電時間は、上記液晶パネルにおいてＴＦＴ
のしきい値電圧を５Vとしても13−（2.0＋2.0×20／2
5）＝９．４μsしかない。これに対して、ディスチャー
ジ回路を設ければ、立下り時間を遅くすることができ、
これによって充電時間を13−（2.0＋1.34×20／25）＝
９．９μsと長くすることが可能となる。

【００５１】この場合、ディスチャージ信号は、Vghな
る電圧が印加されているゲート線においてはディスチャ
ージ回路から放電させないため、図８に示すように、２
ｉ−１行目のゲート線がVy(2i-1)＝Vghなる期間におい
てはディスチャージ信号Vdis1の電圧をVglとし、２ｉ行
目のゲート線がVy(2i)＝Vghなる期間においてはディス
チャージ信号Vdis2の電圧をVglとする。従って、ディス
チャージ信号Vdis1、Vdis2のディユーティ比はともに５
０％よりも小さくなる。

【００５２】以上の駆動タイミングを採用することで、
上記第一の実施形態の効果に加えて、実質的な画素容量
への充電期間を従来よりも長くすることができ、逆に高
精細化によって１水平走査期間が短くなった場合や、ゲ
ート線の時定数が大きな場合においても安定して充電す
ることが可能となる。

【００５３】次に、本発明を適用した液晶パネルの第三
の実施形態について説明する。

【００５４】ここでは本発明の第三の実施形態として、
上記第一の実施形態とは異なる駆動方法に対するディス
チャージ回路の使用方法を図１０、１１を用いて説明す
る。本実施形態における駆動方式は対向電極交流化駆動
方式と呼ばれるもので、データ側と共に対向電極も交流
化を行なう駆動方式である。

【００５５】本実施形態における液晶パネルおよびその
駆動系の構成を図１０に示す。本図において、１００１
はｍ×２ｎドットで構成されたＴＦＴ液晶パネル、１０
０２−１、１００２−２、１００２−３、…、１００２
−ｍはｍ本からなるデータ線、１００３−１、１００３
−２、１００３−３、…、１００３−２ｎは２ｎ本から
なるゲート線、１００４は対向電極である。１００５は
各画素に配置されたＴＦＴであり、ｉ行ｊ列のＴＦＴ１
００５に対しては、そのゲート電極はｉ行目のゲート線
１００３−ｉと接続しており、ドレイン電極はｊ列目の
データ線１００２−ｊと接続している。さらに，ソース
電極と対向電極１００４との間に液晶容量１００６を形
成し、１行上のゲート線との間に補助容量１００７を形
成している。１００３−０は１行目の補助容量に対する
補助電極である。

【００５６】また、１００８はディスチャージ回路であ
り、２ｎ本からなるゲート線と接続している。このディ
スチャージ回路１００８の構成は上記第一の実施形態の
ものと同じである。１００９−１、１００９−２はディ
スチャージ信号線であり、１０１０はディスチャージ線
である。

【００５７】即ち、本実施形態と上記第一の実施形態と
は、補助容量の一方の接続端子が異なっている。

【００５８】さらに、図１０において、１０１１は電源
回路、１０１２はデータ電圧生成用電圧線、１０１３ａ
はゲート電圧線、１０１３ｂはディスチャージ信号生成
用電圧線である。１０１４はデータドライバ、１０１５
は表示データ、１０１６はデータドライバ制御信号であ
り、１０１７はゲートドライバ、１０１８はゲートドラ
イバ制御信号である。データドライバ１０１６とゲート
ドライバ１０１７の機能は従来技術と同じである。

【００５９】図１１は本実施形態における液晶パネルの
駆動タイミングを示すタイミング図であり、 ゲート
線、データ線及び対向電極線の電圧名称等は上記図２の
場合と同じである。Vfdはディスチャージ線１０１０の
電圧を示す。

【００６０】以上の図面に基づき、第三の実施形態を説
明する。

【００６１】対向電極交流化方式では、２ｉ−１行目の
走査期間中に対しては、ゲート線１００３−（２ｉ−
１）の電圧をVghとすることによって２ｉ−１行目のＴ
ＦＴ１００５をオン状態とし、データ電圧Vx(j)が液晶
容量と補助容量とからなる画素容量に書き込まれる。こ
のとき、ディスチャージ信号線１００９−１はディスチ
ャージ回路１００８における奇数行目のゲート線に対応
したＴＦＴ２０１−ｉをオフ状態とするため、Vdis1＝V
glとする。さらにディスチャージ線１００９−２はディ
スチャージ回路１００８における偶数行目のゲート線に
対応したＴＦＴ２０２−ｉをオン状態とするため、Vdis
2＝Vghとする。このときディスチャージ線１０１０の電
圧は走査を行なっていないゲート線の電圧、即ちゲート
線１００３−２ｉ以外のゲート線の電圧であるVglh又は
Vgllとする。次にゲート線１００３−（２ｉ−１）の電
圧がVglh又はVgllとなるとＴＦＴ１００５がオフ状態と
なり、ＴＦＴのソース電極に書き込まれた電圧が保持さ
れる。同時にディスチャージ信号線１００９−１と１０
０９−２の位相が反転され、ディスチャージ回路１００
８における奇数行目のＴＦＴ２０１−ｉはオン状態とな
り、偶数行目のＴＦＴ２０２−ｉはオフ状態となる。

【００６２】以上の構成によれば、本実施形態において
もデータ線のX(1)側とX(m)側の立下り時間の差を少なく
することができる。

【００６３】又、図１１に示すようにディスチャージ線
１０１０の電圧は、ＴＦＴをオフ状態とするゲート線の
電圧と等しくなるように交流化を行なっている。これに
よってディスチャージ回路を設けた場合においても画素
容量間の差電圧を一定に保つことができ、これによって
表示品質が劣化することない。

【００６４】以上のように、本実施形態によれば、対向
電極交流化駆動方式においてもディスチャージ回路を付
加することによってゲート線の立下り時間の差を少なく
することができ、表示の左右むらを減少せしめることが
可能となる。

【００６５】尚、補助容量の一方の端子位置が上記第一
の実施形態と異なるが、これはいずれの液晶パネルを用
いても同じ結果を得ることができる。

【００６６】また、本実施形態と上記第二の実施形態を
組み合わせて、即ち対向電極交流化駆動方式においてデ
ィスチャージ回路を設けるとともに、ゲート線の立ち上
がり時間を前行の立ち下がり時間よりも速めることで
も、実質的な画素電極への書き込み時間を長くできるこ
とは言うまでもない。

【００６７】次に、本発明を適用した液晶パネルの第四
の実施形態について説明する。

【００６８】本実施形態においては、対向電極を液晶パ
ネルの外部に対して、データ線のX(1)側とX(m)側から２
本引き出すとともに、この対向電極への印加電圧におい
ては、X(1)側とX(m)側で印加電圧に差を与える。本実施
形態を図１２を用いて更に詳細に説明する。

【００６９】図１２に本実施形態の液晶パネル及びその
駆動系の構成を示す。本実施形態の液晶パネルはｍ×ｎ
ドットで構成されたＴＦＴ液晶パネル１２０１と、ｍ本
のデータ線１２０２−１、１２０２−２、１２０２−
３、…、１２０２−ｍと、ｎ本のゲート線１２０３−
１、１２０３−２、１２０３−３、…、１２０３−ｎ
と、X(1)側の対向電極１２０４−１と、X(m)側の対向電
極１２０４−２とを備える。ここで、１２０５は各画素
に配置されたＴＦＴであり、ｉ行ｊ列のＴＦＴ１２０５
に対して、そのゲート電極はｉ行目のゲート線１２０３
−ｉと接続しており、ドレイン電極はｊ列のデータ線１
２０２−ｊと接続している。さらにソース電極と各画素
上の対向電極１２０４との間に液晶容量１２０６を形成
し、１行上のゲート線との間に補助容量１２０７を形成
している。１２０３−０は１行目の補助容量１２０７に
対する補助電極である。

【００７０】本実施形態では、液晶パネルの駆動系とし
て、正転アンプ１２０８−１、１２０８−２と、抵抗１
２０９−１、１２０９−２と、電源回路１２１０と、デ
ータ電圧生成用電圧線１２１１、ゲート電圧１２１２
と、データドライバ１２１３と、ゲートドライバ１２１
６とを備える。また、１２１４は表示データ、１２１５
はデータドライバ制御信号、１２１７はゲートドライバ
制御信号である。データドライバ１２１３とゲートドラ
イバ１２１６の機能等は上記第一の実施形態と同じもの
である。

【００７１】以上の図面に基づき、第四の実施形態を説
明する。

【００７２】上記図１６に示すように、２本の対向電極
の電圧においては、データ線のX(1)側とX(m)側に対して
電圧を印加されることとなり、従って、液晶パネル内に
おいてはゲート線１２０３−ｉと平行して電圧が降下す
ることとなる。

【００７３】X(1)側の対向電極１２０４−１、１２０４
−２の電圧値をそれぞれVcom(X1)、Vcom(Xm)、抵抗１２
０９−１、１２０９−２の抵抗値をそれぞれR1、R2とす
ると、抵抗による電圧降下によって、次の数３の関係が
成立する。

【００７４】

【数３】

【００７５】従って、レベルシフト電圧ΔVp(1)、ΔVp
(m)との間に以下の数４の関係を持てば、X(1)側とX(m)
側でレベルシフト電圧が異なる場合においても、液晶パ
ネル内の対向電極の抵抗値によって画素電極の差電圧は
一定となり、これによって液晶の透過率を一定とするこ
とができる。

【００７６】

【数４】

【００７７】この場合の駆動方式は、例えば従来例の説
明に用いた上記図１４の駆動タイミングや、上記第三の
実施形態に用いた上記図１１の液晶駆動タイミングにお
いてディスチャージ回路に関する信号を除いたもので駆
動することができる。

【００７８】尚、図１２においては、X(m)側の対向電極
の電圧は、X(1)側の対向電極電圧と接地電圧を分圧した
ものを用いたが、特に接地電圧に限定するものではな
く、X(1)側の対向電極電圧よりも低電圧かつ安定してい
る電圧値であればよい。

【００７９】更に、X(1)側とX(m)側の電圧を従属させて
生成する必要はなく、それぞれ独立して電圧を生成する
構成としてもよい。

【００８０】以上のように、X(1)側とX(m)側で対向電極
に差電圧を与えるとともに、その差電圧をX(1)側とX(m)
側のレベルシフト電圧ΔVpの差電圧と等しくすることで
液晶パネルの左右むらを減少せしめることが可能とな
る。

【００８１】

【発明の効果】本発明を適用した上記第一の実施形態〜
第三の実施形態においては、ＴＦＴ液晶パネル内に対し
て簡単な回路を設けるだけで、画素位置によって異なる
ゲート線の立ち下がり時間の差を小さくすることができ
る。これによって液晶パネルにおいて高精細化や大画面
化を図った場合においても、ゲート・ソース間突入電流
によるレベルシフト電圧ΔVpの画素の位置における差を
小さくでき、表示むらを少なくすることができる。さら
にはゲート線の立ち下がり時間の差を小さくできること
から、実質的な液晶容量への書き込み時間を長くするこ
とができ、十分な書き込み時間を確保することが可能と
なる。

【００８２】さらに、本発明を適用した上記第四の実施
形態においては、対向電極に対して左右で異なる電圧を
与えることで、ＴＦＴのソース電極と対向電極間の差電
圧を表示位置に係わらず一定とすることができ、左右方
向での表示むらを減少させることが可能となる。

【図面の簡単な説明】

【図１】第一の実施形態における液晶パネルの構成を示
すブロック図。

【図２】ディスチャージ回路の構成を示すブロック図。

【図３】第一の実施形態における液晶パネルの駆動タイ
ミングを示すタイミングチャート。

【図４】液晶パネルの１画素のモデルを示すブロック
図。

【図５】シミュレーションに用いた１画素分の素子サイ
ズを示す図表。

【図６】シミュレーションに用いた印加電圧を示す図
表。

【図７】シミュレーション結果を示す図表。

【図８】第二の実施形態における液晶パネルの駆動タイ
ミングを示すタイミングチャート。

【図９】第二の実施形態におけるＴＦＴの電極電圧の時
間変化を示す説明図。

【図１０】第三の実施形態における液晶パネルの構成を
示すブロック図。

【図１１】第三の実施形態における液晶パネルの駆動タ
イミングを示すタイミングチャート。

【図１２】第四の実施形態における液晶パネルの構成を
示すブロック図。

【図１３】従来の液晶パネルの構成を示すブロック図。

【図１４】従来例の液晶パネルの駆動タイミングを示す
タイミングチャート。

【図１５】ソース電極の保持電圧の時間変化を示す説明
図。

【図１６】画素の位置によるΔVpの差の時間変化を示す
説明図。

【符号の説明】

１０１…ＴＦＴ液晶パネル、１０２−１〜１０２−ｍ…
データ線、１０３−１〜１０３−２ｎ…ゲート線、１０
４…対向電極、１０５…補助電極、１０６…ＴＦＴ、１
０７…液晶容量、１０８…補助容量、１０９…ディスチ
ャージ回路、１１０−１、１１０−２…ディスチャージ
信号線、１１１…ディスチャージ線、１１２…電源回
路、１１３…データ電圧生成用電圧線、１１４ａ…ゲー
ト電圧線、１１４ｂ…ディスチャージ信号生成用電圧
線、１１５…データドライバ、１１６…表示データ、１
１７…データドライバ制御信号、１１８…ゲートドライ
バ、１１９…ゲートドライバ制御信号、１２０…ディス
チャージ信号生成回路、２０１−ｎ…ＴＦＴ、２０２−
ｎ…ＴＦＴ、４０１…ＴＦＴ、４０２…液晶容量、４０
３…補助容量、４０４…ゲート・ソース間寄生容量、４
０５…データ線抵抗、４０６…ゲート線抵抗、４０７…
データ線−ゲート線間容量、４０８…隣接するデータ線
間容量、４０９…隣接するゲート線間容量、１００１…
ＴＦＴ液晶パネル、１００２−１〜１００２−ｍ…デー
タ線、１００３−１〜１００３−２ｎ…ゲート線、１０
０４…対向電極、１００５…ＴＦＴ、１００６…液晶容
量、１００７…補助容量、１００８…ディスチャージ回
路、１００９−１、１００９−２…ディスチャージ信号
線、１０１０…ディスチャージ線、１０１１…電源回
路、１０１２…データ電圧生成用電圧線、１０１３ａ…
ゲート電圧線、１１４ｂ…ディスチャージ信号生成用電
圧線、１０１４…データドライバ、１０１５…表示デー
タ、１０１６…データドライバ制御信号、１０１７…ゲ
ートドライバ、１０１８…ゲートドライバ制御信号、１
０１９…ディスチャージ信号生成回路、１２０１… Ｔ
ＦＴ液晶パネル、１２０２−１〜１６０２−ｍ…データ
線、１２０３−０…補助電極、１２０３−１〜１２０３
−ｎ…ゲート線、１２０４−１…X(1)側の対向電極、１
２０４−２… X(m)側の対向電極、１２０５…ＴＦＴ、
１２０６…液晶容量、１２０７…補助容量、１２０８−
１、１２０８−２…正転アンプ、１２０９−１、１２０
９−２…抵抗、１２１０…電源回路、１２１１…データ
電圧生成用電圧線、１２１２…ゲート電圧線、１２１３
…データドライバ、１２１４…表示データ、１２１５…
データドライバ制御信号、１２１６…ゲートドライバ、
１２１７…ゲートドライバ制御信号、１２１８…ディス
チャージ信号生成回路、１３０１…ＴＦＴ液晶パネル、
１３０２−１〜１３０２−ｍ…データ線、１３０３−１
〜１３０３−ｎ…ゲート線、１３０４…対向電極、１３
０５…補助電極、１３０６…ＴＦＴ、１３０７…液晶容
量、１３０８…補助容量、１３０９…電源回路、１３１
０…データ電圧の電圧線、１３１１…ゲート電圧の電圧
線、１３１２…データドライバ、１３１３…表示デー
タ、１３１４…データドライバ制御信号、１３１５…ゲ
ートドライバ、１３１６…ゲートドライバ制御信号。

Claims (9)

【特許請求の範囲】
1. 【請求項１】ｍ本のデータ線とｎ本のゲート線がマトリ
   ックス状に交差し、前記交差部分には第１のスイッチン
   グ素子と画素電極と液晶と対向電極を有し、前記データ
   線と前記ゲート線に対しては外部から電圧が印加され、
   前記第１のスイッチング素子は前記ゲート線の電圧値に
   従いオン、オフの制御を受け、前記第１のスイッチング
   素子のオン期間には前記データ線の電圧値が該交差部分
   の画素電極に書き込まれ、オフ期間には画素電極に書き
   込まれた電圧値が保持されることで、前記画素電極と前
   記対向電極の差電圧に従い、光の透過率が制御されるア
   クティブマトリックス型液晶パネルにおいて、 前記ｍ本のゲート線の各々に対して、第２のスイッチン
   グ素子を少なくとも一つ有し、 前記第２のスイッチング素子の一端は対応しているゲー
   ト線と接続され、他端は前記第１のスイッチング素子が
   オフとなる電圧レベルとなるように接地されていること
   を特徴とするアクティブマトリックス型液晶パネル。
2. 【請求項２】請求項１記載のアクティブマトリックス型
   液晶パネルにおいて、 前記第１のスイッチング素子および前記第２のスイッチ
   ング素子は共にアモーファスＳｉ−ＴＦＴで構成される
   ことを特徴とするアクティブマトリックス型液晶パネ
   ル。
3. 【請求項３】ｍ本のデータ線とｎ本のゲート線がマトリ
   ックス状に交差し、前記交差部分には第１のスイッチン
   グ素子と画素電極と液晶と対向電極を有し、前記データ
   線と前記ゲート線に対しては外部から電圧が印加され、
   前記第１のスイッチング素子は前記ゲート線の電圧値に
   従いオン、オフの制御を受け、前記第１のスイッチング
   素子のオン期間には前記データ線の電圧値が該交差部分
   の画素電極に書き込まれ、オフ期間には画素電極に書き
   込まれた電圧値が保持されることで、前記画素電極と前
   記対向電極の差電圧に従い、光の透過率が制御されるア
   クティブマトリックス型液晶パネルにおいて、 前記ｍ本のゲート線の各々に対して、第２のスイッチン
   グ素子を少なくとも一つ有し、前記第２のスイッチング
   素子の一端は対応しているゲート線と接続され、他端は
   前記第１のスイッチング素子がオフとなる電圧レベルと
   なるように接地されていることを特徴とするアクティブ
   マトリックス型液晶パネルの駆動方法であって、 前記第１のスイッチング素子がオンからオフとなる前記
   ゲート線の電圧変化のタイミングと同期して、当該第１
   のスイッチング素子に対応する前記第２のスイッチング
   素子をオフからオンとすることを特徴とするアクティブ
   マトリックス型液晶パネルの駆動方法。
4. 【請求項４】請求項３記載のアクティブマトリックス型
   液晶パネルの駆動方法において、 ｉ行目の前記第１のスイッチング素子をオンからオフと
   する前記ゲート線の電圧変化のタイミングよりも前に、
   ｉ＋１行目の前記第１のスイッチング素子をオフからオ
   ンとし、当該ｉ＋１行目の前記第１のスイッチング素子
   に対応する前記第２のスイッチング素子をオンからオフ
   とすることを特徴とするアクティブマトリックス型液晶
   パネルの駆動方法。
5. 【請求項５】ｍ本のデータ線とｎ本のゲート線がマトリ
   ックス状に交差し、前記交差部分には第１のスイッチン
   グ素子と画素電極と液晶と対向電極を有し、前記データ
   線と前記ゲート線に対しては外部から電圧が印加され、
   前記第１のスイッチング素子は前記ゲート線の電圧値に
   従いオン、オフの制御を受け、前記第１のスイッチング
   素子のオン期間には前記データ線の電圧値が該交差部分
   の画素電極に書き込まれ、オフ期間には画素電極に書き
   込まれた電圧値が保持されることで、前記画素電極と前
   記対向電極の差電圧に従い、光の透過率が制御されるア
   クティブマトリックス型液晶パネルにおいて、 前記ｍ本のゲート線の各々に対して、第２のスイッチン
   グ素子を少なくとも一つ有し、前記第２のスイッチング
   素子の一端は対応しているゲート線と接続され、他端は
   前記第１のスイッチング素子がオフとなる電圧レベルと
   なるように接地されていることを特徴とするアクティブ
   マトリックス型液晶パネルの駆動方法であって、 前記ｍ本のゲート線に対応するｍ個の前記第２のスイッ
   チング素子は、少なくとも２つの群に分割され、 前記各群に含まれている第２のスイッチング素子のオ
   ン、オフは、各群毎に設けられた制御信号線を介して制
   御されることを特徴とするアクティブマトリックス型液
   晶パネルの駆動方法。
6. 【請求項６】ｍ本のデータ線とｎ本のゲート線がマトリ
   ックス状に交差し、前記交差部分にはスイッチング素子
   と画素電極と液晶と対向電極を有し、前記データ線とゲ
   ート線に対しては外部から電圧を印加され、スイッチン
   グ素子は前記ゲート線の電圧値に従いオン、オフの制御
   を受け、前記スイッチング素子のオン期間においては前
   記データ線の電圧値が該交差部分の画素電極に書き込ま
   れ、オフ期間においては画素電極に書き込まれた電圧値
   が保持されることで、画素電極と前記対向電極の差電圧
   に従い、光の透過率が制御されるアクティブマトリック
   ス型液晶パネルの駆動方法において、 前記ゲート線の一端に対しては前記スイッチング素子の
   オン、オフの制御電圧を印加するものであって、 前記ゲート線の一端からの印加電圧が前記スイッチング
   素子のオンの制御電圧であるときは他端を開放とし、オ
   フの制御電圧であるときは他端からも前記オフの制御電
   圧を印加し、 前記一端から印加する前記オフの制御電圧が変動する場
   合には、それと同期して他端からの印加電圧を変動させ
   ることを特徴とするアクティブマトリックス型液晶パネ
   ルの駆動方法。
7. 【請求項７】ｍ本のデータ線とｎ本のゲート線がマトリ
   ックス状に交差し、前記交差部分にはスイッチング素子
   と画素電極と液晶と対向電極を有し、前記データ線とゲ
   ート線に対しては外部から電圧を印加され、スイッチン
   グ素子は前記ゲート線の電圧値に従いオン、オフの制御
   を受け、前記スイッチング素子のオン期間においては前
   記データ線の電圧値が該交差部分の画素電極に書き込ま
   れ、オフ期間においては画素電極に書き込まれた電圧値
   が保持されることで、画素電極と前記対向電極の差電圧
   に従い、光の透過率が制御されるアクティブマトリック
   ス型液晶パネルにおいて、 前記対向電極の印加電圧の入力端子を少なくとも２つ設
   け、前記ゲート線と交差する方向に対して、当該入力端
   子の一方を前記ｍ本からなるデータ線の一端に配置し、
   他方をデータ線の異なる一端に配置することを特徴とす
   るアクティブマトリックス型液晶パネル。
8. 【請求項８】ｍ本のデータ線とｎ本のゲート線がマトリ
   ックス状に交差し、前記交差部分にはスイッチング素子
   と画素電極と液晶と対向電極を有し、前記データ線とゲ
   ート線に対しては外部から電圧を印加され、スイッチン
   グ素子は前記ゲート線の電圧値に従いオン、オフの制御
   を受け、前記スイッチング素子のオン期間においては前
   記データ線の電圧値が該交差部分の画素電極に書き込ま
   れ、オフ期間においては画素電極に書き込まれた電圧値
   が保持されることで、画素電極と前記対向電極の差電圧
   に従い、光の透過率が制御されるアクティブマトリック
   ス型液晶パネルにおいて、 前記対向電極の印加電圧の入力端子を少なくとも２つ設
   け、前記ゲート線と交差する方向に対して、当該入力端
   子の一方を前記ｍ本からなるデータ線の一端に配置し、
   他方をデータ線の異なる一端に配置することを特徴とす
   るアクティブマトリックス型液晶パネルの駆動方法であ
   って、 前記両端の２つの対向電極の入力端子の印加電圧の差電
   圧は、各入力端子に最も近い画素電極における、前記ス
   イッチング素子がオン状態からオフ状態となるときの画
   素電極のレベルシフト電圧の差電圧と略一致することを
   特徴とするアクティブマトリックス型液晶パネルの駆動
   方法。
9. 【請求項９】ｍ本のデータ線とｎ本のゲート線がマトリ
   ックス状に交差し、前記交差部分にはスイッチング素子
   と画素電極と液晶と対向電極を有し、前記データ線と前
   記ゲート線に対しては外部から電圧が印加され、前記ス
   イッチング素子は前記ゲート線の電圧値に従いオン、オ
   フの制御を受け、前記スイッチング素子のオン期間には
   前記データ線の電圧値が該交差部分の画素電極に書き込
   まれ、オフ期間には画素電極に書き込まれた電圧値が保
   持されることで、前記画素電極と前記対向電極の差電圧
   に従い、光の透過率が制御されるアクティブマトリック
   ス型液晶パネルと、当該アクティブマトリックス型液晶
   パネルを駆動させるための駆動回路とを備える液晶装置
   において、 前記アクティブマトリックス型液晶パネルのｍ本のゲー
   ト線の各々について、前記駆動回路により生成されたゲ
   ート信号の立ち下がりに同期して、蓄積された電荷の放
   出を行うディスチャージ回路を有することを特徴とする
   液晶装置。